JP2020528608A - セキュリティ・モジュールを備えた、コンピュータ・システム・ソフトウェア/ファームウェアおよび処理装置 - Google Patents
セキュリティ・モジュールを備えた、コンピュータ・システム・ソフトウェア/ファームウェアおよび処理装置 Download PDFInfo
- Publication number
- JP2020528608A JP2020528608A JP2020502203A JP2020502203A JP2020528608A JP 2020528608 A JP2020528608 A JP 2020528608A JP 2020502203 A JP2020502203 A JP 2020502203A JP 2020502203 A JP2020502203 A JP 2020502203A JP 2020528608 A JP2020528608 A JP 2020528608A
- Authority
- JP
- Japan
- Prior art keywords
- security module
- processor
- data
- cache
- computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1052—Security improvement
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Storage Device Security (AREA)
Abstract
Description
Claims (20)
- 秘密データのための揮発性メモリ中の守秘記憶機構、およびオペレーティング・システムと相互作用するためのインターフェースを設けるためのプログラム命令を含むセキュリティ・モジュール、とともに用いるコンピュータ実装の方法であって、前記方法は、
プロセッサのプロセッサ・キャッシュ中に、秘密鍵によって解読可能な暗号形式で前記セキュリティ・モジュールを構成しているデータを格納するステップと、
前記プロセッサを安全モードに切り替えるステップと、
前記安全モードに切り替える前記ステップに応じて書込みオペレーションを無効にするステップであって、前記書込みオペレーションは、前記セキュリティ・モジュールを構成している前記データを前記プロセッサ・キャッシュから揮発性メモリに書込むオペレーションである、前記無効にするステップと、
前記プロセッサ・キャッシュ中で、前記秘密鍵によって前記セキュリティ・モジュールを構成している前記データを解読するステップと、
前記守秘記憶機構の外側の前記揮発性メモリの部分へのアクセスを阻止するために動的アドレス変換を設定するステップと、
前記セキュリティ・モジュールの前記インターフェースを介してデータを受信するステップと、
前記プロセッサ・キャッシュの中で前記セキュリティ・モジュールによって、前記セキュリティ・モジュールの前記インターフェースを介して受信された前記データを、公開鍵を使って暗号化するステップと、
前記書込みオペレーションを有効にするステップと、
前記プロセッサを通常のオペレーティング・システム・モードに切り替えるステップと、
を含む方法。 - 非セキュア・フラグをタグされたデータに対する前記書込みオペレーションを無効にするステップ、
をさらに含む、請求項1に記載の方法。 - 前記プロセッサ・キャッシュが、第一レベル・キャッシュ(群)のセットおよび第二レベル・キャッシュ(群)のセットを含む、請求項1に記載の方法。
- 前記セキュリティ・モジュールの前記インターフェースが、暗号化アーキテクチャを用いるアプリケーション・プログラミング・インターフェースの形態である、請求項1に記載の方法。
- 前記プロセッサによって、割込み要求を受信するステップと、
前記割込み要求に応答して、前記セキュリティ・モジュールの実行を一時停止するステップと、
前記セキュリティ・モジュールの前記暗号化の後で、割込み処理プログラムに制御を渡すステップと、
をさらに含む、請求項1に記載の方法。 - 前記割込み要求を終了するステップと、
前記割込み要求の前記終了に応じて、前記セキュリティ・モジュールを再開するステップと、
をさらに含む、請求項5に記載の方法。 - 前記揮発性メモリの前記守秘記憶機構へのアクセスをシリアライズするためセマフォ・メカニズムを用いて、複数のプログラムの間で前記セキュリティ・モジュールを共用するステップ、
をさらに含む、請求項1に記載の方法。 - 秘密データのための揮発性メモリ中の守秘記憶機構、およびオペレーティング・システムと相互作用するためのインターフェースを設けるためのプログラム命令を含むセキュリティ・モジュール、とともに用いるコンピュータ・プログラム製品であって、前記コンピュータ・プログラム製品は、
マシン可読ストレージ・デバイス、および
前記マシン可読ストレージ・デバイス上に格納されたコンピュータ・コードであって、前記コンピュータ・コードは、プロセッサ(群)セットに、
プロセッサのプロセッサ・キャッシュ中に、秘密鍵によって解読可能な暗号形式で前記セキュリティ・モジュールを構成しているデータを格納するステップと、
前記プロセッサを安全モードに切り替えるステップと、
前記安全モードに切り替える前記ステップに応じて書込みオペレーションを無効にするステップであって、前記書込みオペレーションは、前記セキュリティ・モジュールを構成している前記データを前記プロセッサ・キャッシュから揮発性メモリに書込むオペレーションである、前記無効にするステップと、
前記プロセッサ・キャッシュ中で、前記秘密鍵によって前記セキュリティ・モジュールを構成している前記データを解読するステップと、
前記守秘記憶機構の外側の前記揮発性メモリの部分へのアクセスを阻止するために動的アドレス変換を設定するステップと、
前記セキュリティ・モジュールの前記インターフェースを介してデータを受信するステップと、
前記プロセッサ・キャッシュの中で前記セキュリティ・モジュールによって、前記セキュリティ・モジュールの前記インターフェースを介して受信された前記データを、公開鍵を使って暗号化するステップと、
前記書込みオペレーションを有効にするステップと、
前記プロセッサを通常のオペレーティング・システム・モードに切り替えるステップと、
を含むオペレーションを実行させる命令を含む、前記コンピュータ・コード、
を含むコンピュータ・プログラム製品。 - 前記コンピュータ・コードが、前記プロセッサ(群)セットに、
非セキュア・フラグをタグされたデータに対する前記書込みオペレーションを無効にする、
オペレーションを実行させるための命令をさらに含む、請求項8に記載のコンピュータ・プログラム製品。 - 前記プロセッサ・キャッシュが、第一レベル・キャッシュ(群)のセットおよび第二レベル・キャッシュ(群)のセットを含む、請求項8に記載のコンピュータ・プログラム製品。
- 前記セキュリティ・モジュールの前記インターフェースが、暗号化アーキテクチャを用いるアプリケーション・プログラミング・インターフェースの形態である、請求項8に記載のコンピュータ・プログラム製品。
- 前記コンピュータ・コードが、前記プロセッサ(群)セットに、
前記プロセッサによって、割込み要求を受信するステップと、
前記割込み要求に応答して、前記セキュリティ・モジュールの実行を一時停止するステップと、
前記セキュリティ・モジュールの前記暗号化の後で、割込み処理プログラムに制御を渡すステップと、
のオペレーションを実行させるための命令をさらに含む、請求項8に記載のコンピュータ・プログラム製品。 - 前記コンピュータ・コードが、前記プロセッサ(群)セットに、
前記割込み要求を終了するステップと、
前記割込み要求の前記終了に応じて、前記セキュリティ・モジュールを再開するステップと、
のオペレーションを実行させるための命令をさらに含む、請求項12に記載のコンピュータ・プログラム製品。 - 前記コンピュータ・コードが、前記プロセッサ(群)セットに、
前記揮発性メモリの前記守秘記憶機構へのアクセスをシリアライズするためセマフォ・メカニズムを用いて、複数のプログラムの間で前記セキュリティ・モジュールを共用するステップ、
のオペレーションを実行させるための命令をさらに含む、請求項8に記載のコンピュータ・プログラム製品。 - 秘密データのための揮発性メモリ中の守秘記憶機構、およびオペレーティング・システムと相互作用するためのインターフェースを設けるためのプログラム命令を含むセキュリティ・モジュール、とともに用いるコンピュータ・システムであって、前記コンピュータ・システムは、
プロセッサ(群)セットと
マシン可読ストレージ・デバイスと、
前記マシン可読ストレージ・デバイス上に格納されたコンピュータ・コードであって、前記コンピュータ・コードは、プロセッサ(群)セットに、
プロセッサのプロセッサ・キャッシュ中に、秘密鍵によって解読可能な暗号形式で前記セキュリティ・モジュールを構成しているデータを格納するステップと、
前記プロセッサを安全モードに切り替えるステップと、
前記安全モードに切り替える前記ステップに応じて書込みオペレーションを無効にするステップであって、前記書込みオペレーションは、前記セキュリティ・モジュールを構成している前記データを前記プロセッサ・キャッシュから揮発性メモリに書込むオペレーションである、前記無効にするステップと、
前記プロセッサ・キャッシュ中で、前記秘密鍵によって前記セキュリティ・モジュールを構成している前記データを解読するステップと、
前記守秘記憶機構の外側の前記揮発性メモリの部分へのアクセスを阻止するために動的アドレス変換を設定するステップと、
前記セキュリティ・モジュールの前記インターフェースを介してデータを受信するステップと、
前記プロセッサ・キャッシュの中で前記セキュリティ・モジュールによって、前記セキュリティ・モジュールの前記インターフェースを介して受信された前記データを、公開鍵を使って暗号化するステップと、
前記書込みオペレーションを有効にするステップと、
前記プロセッサを通常のオペレーティング・システム・モードに切り替えるステップと、
を含むオペレーションを実行させる命令を含む、前記コンピュータ・コード、
を含むコンピュータ・システム。 - 前記コンピュータ・コードが、前記プロセッサ(群)セットに、
非セキュア・フラグをタグされたデータに対する前記書込みオペレーションを無効にする、
オペレーションを実行させるための命令をさらに含む、請求項15に記載のコンピュータ・システム。 - 前記プロセッサ・キャッシュが、第一レベル・キャッシュ(群)のセットおよび第二レベル・キャッシュ(群)のセットを含む、請求項15に記載のコンピュータ・システム。
- 前記セキュリティ・モジュールの前記インターフェースが、暗号化アーキテクチャを用いるアプリケーション・プログラミング・インターフェースの形態である、請求項15に記載のコンピュータ・システム。
- 前記コンピュータ・コードが、前記プロセッサ(群)セットに、
前記プロセッサによって、割込み要求を受信するステップと、
前記割込み要求に応答して、前記セキュリティ・モジュールの実行を一時停止するステップと、
前記セキュリティ・モジュールの前記暗号化の後で、割込み処理プログラムに制御を渡すステップと、
のオペレーションを実行させるための命令をさらに含む、請求項15に記載のコンピュータ・システム。 - 前記コンピュータ・コードが、前記プロセッサ(群)セットに、
前記割込み要求を終了するステップと、
前記割込み要求の前記終了に応じて、前記セキュリティ・モジュールを再開するステップと、
のオペレーションを実行させるための命令をさらに含む、請求項19に記載のコンピュータ・システム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/658,441 | 2017-07-25 | ||
US15/658,441 US10534725B2 (en) | 2017-07-25 | 2017-07-25 | Computer system software/firmware and a processor unit with a security module |
PCT/IB2018/055462 WO2019021153A1 (en) | 2017-07-25 | 2018-07-23 | COMPUTER SYSTEM SOFTWARE / COMPUTER SOFTWARE AND PROCESSOR UNIT WITH SECURITY MODULE |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2020528608A true JP2020528608A (ja) | 2020-09-24 |
JP2020528608A5 JP2020528608A5 (ja) | 2020-11-12 |
JP6955619B2 JP6955619B2 (ja) | 2021-10-27 |
Family
ID=65037918
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020502203A Active JP6955619B2 (ja) | 2017-07-25 | 2018-07-23 | セキュリティ・モジュールを備えた、コンピュータ・システム・ソフトウェア/ファームウェアおよび処理装置 |
Country Status (6)
Country | Link |
---|---|
US (3) | US10534725B2 (ja) |
JP (1) | JP6955619B2 (ja) |
CN (1) | CN110998545B (ja) |
DE (1) | DE112018002947T5 (ja) |
GB (1) | GB2578410B (ja) |
WO (1) | WO2019021153A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10534725B2 (en) | 2017-07-25 | 2020-01-14 | International Business Machines Corporation | Computer system software/firmware and a processor unit with a security module |
US11520700B2 (en) * | 2018-06-29 | 2022-12-06 | Intel Corporation | Techniques to support a holistic view of cache class of service for a processor cache |
US11307857B2 (en) * | 2019-12-05 | 2022-04-19 | Marvell Asia Pte, Ltd. | Dynamic designation of instructions as sensitive for constraining multithreaded execution |
US11372647B2 (en) | 2019-12-05 | 2022-06-28 | Marvell Asia Pte, Ltd. | Pipelines for secure multithread execution |
CN111343041B (zh) * | 2020-01-19 | 2021-11-02 | 苏州浪潮智能科技有限公司 | 一种风扇状态监控方法和装置 |
CN115080158A (zh) * | 2021-03-12 | 2022-09-20 | Oppo广东移动通信有限公司 | 界面显示方法、装置、终端设备及计算机可读存储介质 |
US20230176901A1 (en) * | 2021-12-03 | 2023-06-08 | International Business Machines Corporation | Scheduling a secure code segment on a processor core of a processing unit |
US20230177143A1 (en) * | 2021-12-03 | 2023-06-08 | International Business Machines Corporation | Operating a secure code segment on a processor core of a processing unit |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08305558A (ja) * | 1995-04-27 | 1996-11-22 | Casio Comput Co Ltd | 暗号化プログラム演算装置 |
JP2005227995A (ja) * | 2004-02-12 | 2005-08-25 | Sony Corp | 情報処理装置、および情報処理方法、並びにコンピュータ・プログラム |
WO2017027195A1 (en) * | 2015-08-07 | 2017-02-16 | Qualcomm Incorporated | Hardware enforced content protection for graphics processing units |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6789197B1 (en) * | 1994-10-27 | 2004-09-07 | Mitsubishi Corporation | Apparatus for data copyright management system |
US6615349B1 (en) * | 1999-02-23 | 2003-09-02 | Parsec Sight/Sound, Inc. | System and method for manipulating a computer file and/or program |
US20070014403A1 (en) * | 2005-07-18 | 2007-01-18 | Creative Technology Ltd. | Controlling distribution of protected content |
US8261256B1 (en) | 2006-08-24 | 2012-09-04 | Bby Solutions, Inc. | System and method for automatically updating the software of a networked personal audiovisual device |
US8639945B2 (en) | 2010-05-25 | 2014-01-28 | Via Technologies, Inc. | Branch and switch key instruction in a microprocessor that fetches and decrypts encrypted instructions |
US20140281587A1 (en) * | 2013-03-14 | 2014-09-18 | Ologn Technologies Ag | Systems, methods and apparatuses for using a secure non-volatile storage with a computer processor |
US9430384B2 (en) * | 2013-03-31 | 2016-08-30 | Intel Corporation | Instructions and logic to provide advanced paging capabilities for secure enclave page caches |
US9231923B1 (en) | 2013-11-12 | 2016-01-05 | Amazon Technologies, Inc. | Secure data destruction in a distributed environment using key protection mechanisms |
WO2015157693A2 (en) | 2014-04-11 | 2015-10-15 | Rubicon Labs, Inc. | System and method for an efficient authentication and key exchange protocol |
US10169618B2 (en) * | 2014-06-20 | 2019-01-01 | Cypress Semiconductor Corporation | Encryption method for execute-in-place memories |
US9928080B2 (en) | 2014-09-30 | 2018-03-27 | International Business Machines Corporation | Hardware security module access management in a cloud computing environment |
US9715462B2 (en) | 2015-04-02 | 2017-07-25 | International Business Machines Corporation | Protecting contents of storage |
US9798678B2 (en) | 2015-04-02 | 2017-10-24 | International Business Machines Corporation | Protecting storage from unauthorized access |
US10089245B2 (en) * | 2015-05-18 | 2018-10-02 | Hewlett Packard Enterprise Development Lp | Management of encryption keys for multi-mode network storage device |
US9432183B1 (en) | 2015-12-08 | 2016-08-30 | International Business Machines Corporation | Encrypted data exchange between computer systems |
US10534725B2 (en) | 2017-07-25 | 2020-01-14 | International Business Machines Corporation | Computer system software/firmware and a processor unit with a security module |
-
2017
- 2017-07-25 US US15/658,441 patent/US10534725B2/en active Active
- 2017-11-08 US US15/806,440 patent/US10528487B2/en not_active Expired - Fee Related
-
2018
- 2018-07-23 WO PCT/IB2018/055462 patent/WO2019021153A1/en active Application Filing
- 2018-07-23 GB GB2002174.7A patent/GB2578410B/en active Active
- 2018-07-23 DE DE112018002947.6T patent/DE112018002947T5/de active Pending
- 2018-07-23 JP JP2020502203A patent/JP6955619B2/ja active Active
- 2018-07-23 CN CN201880048728.8A patent/CN110998545B/zh active Active
-
2019
- 2019-11-27 US US16/697,234 patent/US11204881B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08305558A (ja) * | 1995-04-27 | 1996-11-22 | Casio Comput Co Ltd | 暗号化プログラム演算装置 |
JP2005227995A (ja) * | 2004-02-12 | 2005-08-25 | Sony Corp | 情報処理装置、および情報処理方法、並びにコンピュータ・プログラム |
WO2017027195A1 (en) * | 2015-08-07 | 2017-02-16 | Qualcomm Incorporated | Hardware enforced content protection for graphics processing units |
Also Published As
Publication number | Publication date |
---|---|
WO2019021153A1 (en) | 2019-01-31 |
US10534725B2 (en) | 2020-01-14 |
CN110998545A (zh) | 2020-04-10 |
JP6955619B2 (ja) | 2021-10-27 |
US20190034356A1 (en) | 2019-01-31 |
US20190034357A1 (en) | 2019-01-31 |
CN110998545B (zh) | 2023-05-26 |
US20200110712A1 (en) | 2020-04-09 |
GB2578410A (en) | 2020-05-06 |
US11204881B2 (en) | 2021-12-21 |
GB2578410B (en) | 2020-10-28 |
DE112018002947T5 (de) | 2020-04-02 |
GB202002174D0 (en) | 2020-04-01 |
US10528487B2 (en) | 2020-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6955619B2 (ja) | セキュリティ・モジュールを備えた、コンピュータ・システム・ソフトウェア/ファームウェアおよび処理装置 | |
US10235304B2 (en) | Multi-crypto-color-group VM/enclave memory integrity method and apparatus | |
JP6347831B2 (ja) | ハイパーバイザに制御されるシステムにおいてゲスト・イベントを処理するための方法、データ処理プログラム、コンピュータ・プログラム製品、およびデータ処理システム | |
US10102152B2 (en) | Protecting a memory from unauthorized access | |
CN107454958B (zh) | 使用多个嵌套页表隔离客户机代码和数据 | |
US8856504B2 (en) | Secure virtual machine bootstrap in untrusted cloud infrastructures | |
US8812871B2 (en) | Method and apparatus for trusted execution in infrastructure as a service cloud environments | |
EP2577474B1 (en) | Virtual machine memory compartmentalization in multi-core architectures | |
US8646052B2 (en) | Method and apparatus for providing a secure display window inside the primary display | |
US10372628B2 (en) | Cross-domain security in cryptographically partitioned cloud | |
Du et al. | Secure encrypted virtualization is unsecure | |
US9779032B2 (en) | Protecting storage from unauthorized access | |
US11755753B2 (en) | Mechanism to enable secure memory sharing between enclaves and I/O adapters | |
WO2016075570A1 (en) | Processing guest event in hypervisor-controlled system | |
US20170371808A1 (en) | Direct memory access encryption with application provided keys | |
US20230236870A1 (en) | Safe entropy source for encrypted virtual machines |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200824 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210928 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210930 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211001 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6955619 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |