JP2020522018A - 光周波数コムロックシステム - Google Patents

Abstract

概して、光周波数コムをロックするためのシステム、装置、及び方法がここに開示される。装置はコム誤差測定・制御回路を含むことができ、このコム誤差測定・制御回路は、光周波数コムのビートトーン及びキャリアエンベロープオフセットを受信し、高速及び低速の繰り返し率制御と高速及び低速のキャリアエンベロープオフセット制御とを提供することができる。これらの繰り返し率制御及びキャリアエンベロープオフセット制御が、光周波数コム発生器のアクチュエータを制御する。

Description

本特許出願は、“ＯＰＴＩＣＡＬ ＦＲＥＱＵＥＮＣＹ ＣＯＭＢ ＬＯＣＫＩＮＧ ＳＹＳＴＥＭ”と題する２０１７年６月７日に出願された米国仮特許出願第６２／５１６，１８８号に対する優先権の利益を主張するものである２０１７年６月１３日に出願された米国特許出願第１５／６２１，５６９号に対する優先権の利益を主張するものであり、それらの出願をそれらの全体にてここに援用する。

ここに説明される実施形態は、光周波数コム（optical frequency combs）を制御する装置、システム、及び方法に関する。

光周波数コムは精密測定ツールとして使用されており、それは、少なくとも部分的に、高周波数の光波のドリフト及び／又は周波数を正確に測定するために光周波数コムが使用され得るからである。光周波数コムは、光周波数コムを光周波数基準にロックすることを必要とするものである超低位相雑音マイクロ波を生成するために使用されている。典型的に、これは、大規模な研究所システムを用いて行われてきた。

必ずしも縮尺通りに描かれていないものである図面において、似通った参照符号が異なる図における同様の要素を記述することがある。異なる添え字を持つ似通った参照符号が、同様の要素の異なるインスタンスを表すことがある。図面は、限定としてではなく例示として、本文書にて説明される様々な実施形態又は例を概略的に示している。
光周波数コムの生成及び制御のためのシステムの一実施形態のブロック図を例として示している。 コム誤差測定回路の一実施形態の図を例として示している。 制御回路の一実施形態の論理ブロック図を例として示している。 ビート生成回路の一実施形態の図を例として示している。 光周波数コム発生器を制御する方法の一実施形態のフロー図を例として示している。 ここに説明される方法のうちの１つ以上が実装され得るマシンの一実施形態のブロック図を例として示している。

本開示の実施形態は、概して、光周波数コムの生成に関する。

光周波数コムは、超低位相雑音マイクロ波信号を生成するために使用され得るが、そうするためには、光周波数コムが精緻に制御すなわちロックされる必要がある。光周波数コムは２自由度を有し得る。第１自由度は、繰り返し周波数すなわち繰り返し率とし得る。繰り返し率は、コムの歯同士の間の間隔及びコムの幅を制御する。第２自由度は、キャリアエンベロープオフセット（carrier envelope offset；ＣＥＯ）とし得る。キャリアエンベロープオフセットは、光周波数コムの歯の周波数をシフトさせる。光周波数コムを連続波の安定した光基準に対してロックされたまま保つために、制御システムは、これら２自由度を、ビートトーン及びキャリアエンベロープオフセット周波数という光周波数コムから生成される２つの信号を調整することによって制御し得る。ビートトーンは繰り返し率に対応し、キャリアエンベロープオフセット周波数は公称周波数からのオフセット（例えば、ゼロ）に対応する。

この制御は典型的に、多大な空間を占めるとともに多大な電力を使用する大規模な研究所システムを使用して行われてきた。１つ以上の実施形態は、この制御がそれら大規模な研究所システムよりも遥かに小さく実装され且つより少ない電力を使用することを可能にする。一部の実施形態において、ここに説明される制御システムは、例えばプリント回路基板（ＰＣＢ）上にマウントされ得るような、単一のフィールドプログラマブルゲートアレイ（ＦＰＧＡ）、特定用途向け集積回路（ＡＳＩＣ）チップ、システム・オン・チップ（ＳｏＣ）、又はこれらに類するもの上に実装され得る。

図１は、システム１００の一実施形態のブロック図を例として示している。システム１００は、１つ以上の実施形態において、光周波数コムの生成及び制御のためのものとし得る。図示したシステム１００は、ビート発生器回路１２０及び誤差測定・制御回路１３０に通信可能に結合された光周波数コム発生器１１０を含んでいる。

光周波数コム発生器１１０は、光周波数コムを提供するように構成され得る。光周波数コムは、一連の離散的な略等間隔の光周波数トーンである。光周波数コムは、パルス列のウェーブ変調若しくは安定化、又は他の技術を通じて生成され得る。ビート発生器回路１２０は、光周波数コム発生器１１０によって提供される光周波数コムからビートトーンを抽出するように構成され得る。ビートトーンは、その後、誤差測定・制御回路１３０によって使用され得る。誤差測定・制御回路１３０は、光周波数コムのビートトーン及びキャリアエンベロープオフセット（ＣＥＯ）を受信し、基準信号に基づいて誤差を決定し、且つ／或いは光周波数コム発生器１１０のアクチュエータ用の一組の制御信号を提供するように構成され得る。それらの制御信号が、光周波数コム発生器１１０に、指定の許容誤差範囲内で、指定のオフセットで、指定数のビートを有する周波数コムを生成させ得る。

“回路”として参照するアイテムは、電気及び／又は電子コンポーネント（例えば、１つ以上のトランジスタ、抵抗、インダクタ、キャパシタ、ダイオード、発振器、マルチプレクサ、レギュレータ、電源、整流器、アナログ−デジタル変換器、デジタル−アナログ変換器、無線器、アンテナ、論理ゲート（例えば、ＡＮＤ、ＮＡＮＤ、ＯＲ、ＮＯＲ、ＮＥＧＡＴＥ、又はこれらに類するもの）、ＦＰＧＡの一部、ＡＳＩＣ、又はこれらに類するもの）、又は他のハードウェアを含む。例えば、誤差測定・制御回路１３０は、誤差測定・制御回路１３０の動作を実行するように構成された、１つ以上のトランジスタ、抵抗、インダクタ、キャパシタ、ダイオード、発振器、マルチプレクサ、レギュレータ、電源、整流器、アナログ−デジタル変換器、デジタル−アナログ変換器、無線器、アンテナ、論理ゲート（例えば、ＡＮＤ、ＮＡＮＤ、ＯＲ、ＮＯＲ、ＮＥＧＡＴＥ、又はこれらに類するもの）、ＦＰＧＡの一部、ＡＳＩＣ、プロセッサに結合されたコンピュータ読み取り可能媒体、又はこれらに類するものを含み得る。ここに説明される他の回路も同様に構成され得る。

ビート発生器回路１２０は、光周波数コム発生器１１０から光周波数コムを受け取るように構成され得る。光周波数コムは、ビート発生器回路１２０の光サーキュレータ１２１によって受け取られ得る。光サーキュレータ１２１は、光周波数コムをファイバブラッググレーティング１２２に提供するように構成され得る。ファイバブラッググレーティング１２２は、光周波数コムのコム歯のうちの限られた組を光サーキュレータ１２１内に反射し返すように構成され得る。光サーキュレータ１２１は、このコム歯の組をカプラ１２３に提供するように構成され得る。カプラ１２３は、単一のコム歯と周波数安定化レーザとを足し合わせて、キャリアエンベロープオフセットと組み合わされたビートトーンを提供するように構成され得る。

誤差測定・制御回路１３０は、第１の信号及び第２の信号を受信するように構成され得る。第１の信号は、ビート発生器１２０のカプラ１２３によって提供されるキャリアエンベロープオフセットと組み合わされたビートトーンを含み得る。第２の信号は、キャリアエンベロープオフセットを含み得る。第１及び第２の信号は、誤差測定・制御回路１３０のコム誤差測定回路１４０によって受信され得る。キャリアエンベロープオフセットは、例えばビート発生器回路１２０の一部とし得るようなｆ−ｔｏ−２ｆ干渉計を用いて光周波数コムから提供され得る。

コム誤差測定回路１４０は、図示のように、ミキサ回路１４１を含む。ミキサ回路１４１は、第１の信号と第２の信号とをミキシングし得る。第１の信号と第２の信号とをミキシングする際に、キャリアエンベロープオフセットがビートトーンから分離され得る。分離されたビートトーン信号及びキャリアエンベロープオフセット信号が、ミキサ回路１４１によって提供され得る。ビートトーン信号は、ビートトーンデジタル位相検出器１４２に提供され得る。キャリアエンベロープオフセットは、キャリアエンベロープオフセットデジタル位相検出器１４３に提供され得る。

ビートトーンデジタル位相検出器１４２は、ビートトーンを受信し、受信したビートトーンに基づいてビートトーン誤差信号を提供するように構成され得る。一部の実施形態において、ビートトーンデジタル位相検出器１４２は、ビートトーン誤差信号を提供するために直交復調を使用し得る。

キャリアエンベロープオフセットトーンデジタル位相検出器１４３は、キャリアエンベロープオフセットトーンを受信し、受信したキャリアエンベロープオフセットトーンに基づいてキャリアエンベロープオフセット誤差信号を提供するように構成され得る。一部の実施形態において、キャリアエンベロープオフセットトーンデジタル位相検出器１４３は、キャリアエンベロープオフセット誤差信号を提供するための直交復調を使用し得る。これらビートトーン誤差信号及びキャリアエンベロープオフセット誤差信号が、それぞれ、繰り返し率制御回路１５０及びキャリアエンベロープ制御回路１６０に提供され得る。

繰り返し率制御回路１５０は、図示のように、低速制御回路１５１及び高速制御回路１５２を含んでいる。繰り返し率制御回路１５０は、ビートトーン誤差信号を受信するように構成され得る。低速制御回路１５１は、ビートトーン誤差信号に基づいて低速ビートトーン制御信号を提供し得る。高速制御回路１５２は、ビートトーン誤差信号に基づいて高速ビートトーン制御信号を提供し得る。一部の実施形態において、繰り返し率制御回路１５０は、フィードバック制御回路を用いて低速及び高速ビートトーン制御信号を提供するように構成され得る。フィードバック制御回路は、積分リード（integral-lead）制御、比例積分微分（proportional-integral-derivative）制御、リードラグ（lead-lag）コントローラ、又は他のフィードバック制御回路を含み得る。光周波数コム発生器１１０は、繰り返し率制御回路１５０から低速及び高速繰り返し率制御を受け取るように構成され得る。

ここで使用されるとき、“低速”及び“高速”は互いに対して使用される。例えば、低速制御回路１５１は、高速制御回路１５２によって提供される制御信号よりも遅い制御信号を提供する。

キャリアエンベロープオフセット制御回路１６０は、図示のように、低速制御回路１６１及び高速制御回路１６２を含んでいる。キャリアエンベロープオフセット制御回路１６０は、キャリアエンベロープオフセット誤差信号を受信するように構成され得る。低速制御回路１６１は、受信したキャリアエンベロープオフセット誤差信号に基づいて低速キャリアエンベロープオフセット制御信号を提供し得る。高速制御回路１６２は、受信したキャリアエンベロープオフセット誤差信号に基づいて高速キャリアエンベロープオフセット制御信号を提供し得る。一部の実施形態では、キャリアエンベロープオフセット制御回路１６０は、フィードバック制御回路を使用して低速及び高速キャリアエンベロープオフセット制御信号を提供するように構成され得る。フィードバック制御回路は、積分リード制御、比例積分微分制御、リードラグコントローラ、又は他のフィードバック制御回路を含み得る。光周波数コム発生器１１０は、キャリアエンベロープオフセット制御回路１６０から低速及び高速キャリアエンベロープオフセット制御信号を受信するように構成され得る。

一部の実施形態において、コム誤差測定回路１４０、繰り返し率制御回路１５０、及びキャリアエンベロープオフセット制御回路１６０は、単一のユニットの一部とし得る。単一のユニットは、例えばパッケージ内に収容された回路を含み得るような、プリント回路基板、システム・オン・チップ、フィールドプログラマブルゲートアレイ、又は他のエレクトロニクスシステムを含み得る。誤差測定・制御回路１３０を単一のエレクトロニクスパッケージに含めることによって、光周波数コムロックシステム１００のサイズ及び重量はが、光周波数コムロックに現在使用されている大規模な研究所システムと比較して大幅に縮小され得る。また、誤差測定・制御回路１３０の電力消費が、他の光周波数コムロックシステムの他の誤差測定・制御回路に対して低減され得る。

図２は、直交復調回路２００の一実施形態の図を例として示している。直交復調回路は、入力信号２１０の位相誤差測定結果２２０を提供し得る。図示した直交復調回路２００は、一部の実施形態における図１のビートトーンデジタル位相検出器１４２及び／又はキャリアエンベロープオフセットトーンデジタル位相検出器１４３の一部とし得る。

Ｉ成分ミキサ２１１が、入力信号２１０を、ローカル発振器２１５から生成された基準信号とミキシングする。次いで、ミキシングされたＩ成分信号がサイン（sine、正弦）回路２１２に提供される。サイン回路２１２は、サイン関数をＩ成分信号と掛け合わせる。サイン回路２１２の後、信号がアナログ−デジタル変換器２１３によってサンプリングされて、デジタル化されたＩ成分信号が作り出される。そして、デジタル化されたＩ成分信号が、更に後述するアークタンジェント２（arctangent 2；逆正接２）ブロック２１４に進む。

Ｑ成分ミキサ２１７が、入力信号２１０を、ローカル発振器２１５及び位相シフタから生成された９０度シフトされた基準信号とミキシングする。Ｑ成分信号がコサイン（cosine、余弦）回路２１８に提供される。コサイン回路２１８は、コサイン関数をＱ成分信号に掛け合わせる。コサイン回路２１８の後、Ｑ成分信号がアナログ−デジタル変換器２１９によってサンプリングされて、デジタル化されたＱ成分信号が作り出される。デジタル化されたＱ成分信号が、アークタンジェント２回路２１４に提供される。

アークタンジェント２回路２１４は、デジタル化されたＩ成分信号及びＱ成分信号を受信するように構成される。アークタンジェント２回路２１４は、Ｉ成分信号及びＱ成分信号に対してアークタンジェント２関数を実行する。アークタンジェント２回路２１４は、Ｉ成分信号及びＱ成分信号に基づいて、誤差測定値である位相差２２０を提供する。位相差２２０は、図１からのビートトーン誤差及び／又はキャリアエンベロープオフセット誤差とし得る。アークタンジェント２関数は、２つの入力に基づく逆正接である。アークタンジェント２関数は、２つの入力によって定められる点とＸ軸との間の角度（ラジアン単位）を提供する。

図３は、制御回路３００の一実施形態の論理ブロック図を例として示している。制御回路３００は、１つ以上の特定の特性を有する光周波数を光周波数コム発生器１１０に生成させるように、光周波数コム発生器１１０をロックするために使用され得る。制御回路３００は、図１の繰り返し率制御回路１５０及び／又はキャリアエンベロープオフセット制御回路１６０の一部とし得る。制御回路３００は、例えばデジタル位相検出器（例えば、ビートトーンデジタル位相検出器１４２及び／又はＣＥＯトーンデジタル位相検出器１４３）などからの誤差測定結果３４０を受信するように構成され得る。誤差測定結果３４０は、ビートトーン誤差信号及び／又はキャリアエンベロープオフセット誤差信号を含み得る。制御回路３００は、リード補償器（lead compensator）回路３１１と直列にされた積分器回路３１０を含んでいる。積分器回路３１０によって誤差測定結果３４０が受信される。積分器回路３１０は、誤差測定結果３４０に対する積分器制御を提供する。一部の実施形態において、積分器３１０は、スプリット積分器である。積分器回路３１０は、積分器制御信号３４１をリード補償器回路３１１に提供する。リード補償器回路３１１は、信号に対するリード補償を提供し、積分リード制御信号３４２を提供する。

積分リード制御信号３４２は、低速利得回路３２０及び高速利得回路３３０に提供され得る。図示した低速利得回路３２０は、積分器回路３２１及び周波数−電圧変換器回路３２２と直列にされている。低速利得回路３２０は、積分リード制御信号に比例利得を適用して、低速利得出力信号３５０を積分器回路３２１に提供する。積分器回路３２１は、更なる積分制御を提供し、積分された低速利得出力信号３５１を周波数−電圧変換器回路３２２に提供する。周波数−電圧変換器３２２は、積分された低速利得出力信号３５１の周波数を、低速制御信号３５２として参照することもある比例電圧に変換する。低速制御信号３５２は、図１にて言及した低速繰り返し率制御信号及び／又は低速キャリアエンベロープオフセット制御信号とし得る。低速利得回路３２０、積分器回路３２１、及び／又は周波数−電圧変換器３２２は、低速制御１５１及び／又は１６１の一部とし得る。

図示した高速利得回路３３０は、周波数−電圧変換器３３１と直列にされている。高速利得回路３３０は、積分リード制御信号３４２に比例利得を適用して、高速積分リード信号３６０を周波数−電圧変換器３３１に提供する。周波数−電圧変換器３３１は、高速積分リード信号３６０の周波数を、高速制御信号３６１として参照することもある比例電圧に変換する。高速制御信号３６１は、図１にて言及した高速繰り返し率制御信号及び／又は高速キャリアエンベロープオフセット制御信号とし得る。高速利得回路３３０及び／又は周波数−電圧変換器３３１は、高速制御１５２及び／又は１６２の一部とし得る。

図４は、ビート発生器回路１２０の一実施形態の図を例として示している。ビート生成回路は、例えば光周波数コムに基づいてなどで、ビートトーンを生成する。ビート生成回路１２０は、光サーキュレータ１２１の第１のポート４２０を用いて光周波数コムを受け取るように構成される。光周波数コムは、光サーキュレータ１２１の第２のポート４２１を用いてセンサ（例えば、ファイバブラッググレーティング１２２）に伝送される。ファイバブラッググレーティング１２２は、光サーキュレータ１２１の第２のポート４２１を用いて、光周波数コムのうちの単一の歯を戻すように構成され得る。光周波数コムのうちのこの単一の歯が、光サーキュレータ１２１の第３のポート４２３を用いて光カプラ１２３に提供される。光カプラ１２３は、光周波数コムのうちの単一の歯を、周波数安定化レーザ４１２の光信号４２２と光ミキシングして、ミキシングされた光信号４２４を提供する。ミキシングされた光信号４２４は、フォトダイオード１２４によって受信されて、電気信号４２５へと変換される。電気信号４２５は、図１及び図２のキャリアエンベロープオフセットとミキシングされたビートトーンである。

図５は、方法５００の一実施形態のフロー図を例として示している。動作５０２にて、図示のように、光周波数コムに対応するビートトーン及びキャリアエンベロープオフセットを有する第１の信号と、キャリアエンベロープオフセットを有する第２の信号とが受信される。第１及び第２の信号は、光周波数コムから生成され得る。第１の信号は、光周波数コムの単一の歯と周波数安定化レーザとの組み合わせから提供され得る。

動作５０４にて、図示のように、コム誤差測定回路と第１及び第２の信号とを用いて、ビートトーン誤差及びキャリアエンベロープオフセット誤差が決定される。キャリアエンベロープオフセットは、ミキサ回路と第２の信号とを用いて第１信号からミキシングアウトされることができ、それにより、ビートトーンとキャリアエンベロープオフセットとが別々に提供され得る。次いで、ビートトーン及びキャリアエンベロープオフセットに対する直交復調を用いて、それぞれ、ビートトーン誤差及びキャリアエンベロープオフセット誤差が決定され得る。

動作５０６にて、図示のように、高速繰り返し率制御信号及び低速繰り返し率制御信号が提供される。高速繰り返し率制御信号及び低速繰り返し率制御信号は、繰り返し率制御回路とビートトーン誤差とを用いて提供され得る。ビートトーン誤差に積分リード制御信号を適用することができ、その後、その結果が、低速繰り返し率制御回路及び高速繰り返し率制御回路によって使用され得る。高速繰り返し率制御回路は、利得を適用し、そして、その結果を周波数から電圧へと変換して、高速繰り返し率制御信号を提供する。低速繰り返し率回路は、利得を積分と直列に適用し、次いで、その結果を周波数から電圧へと変換して、低速繰り返し率制御信号を提供する。

動作５０８にて、図示のように、キャリアエンベロープオフセット制御回路とキャリアエンベロープオフセット誤差とを用いて、高速キャリアエンベロープオフセット制御信号及び低速キャリアエンベロープオフセット制御信号が提供される。キャリアエンベロープオフセット誤差に積分リード制御を適用することができ、その後、その結果が、低速キャリアエンベロープオフセット制御回路及び高速キャリアエンベロープオフセット制御回路によって使用され得る。高速キャリアエンベロープオフセット制御回路は、利得を適用し、そして、その結果を周波数から電圧へと変換して、高速キャリアエンベロープオフセット制御を提供する。低速キャリアエンベロープオフセット回路は、利得を積分と直列に適用し、次いで、その結果を周波数から電圧へと変換して、低速キャリアエンベロープオフセット制御信号を提供する。

動作５１０にて、図示のように、光周波数コム発生器と、高速繰り返し率制御信号と、低速繰り返し率制御信号と、高速キャリアエンベロープオフセット制御信号と、低速キャリアエンベロープオフセット制御信号とを用いて、光周波数コムがロックされる。これらの制御信号が各々、光周波数コムをロックするように光周波数コム発生器のアクチュエータを制御し得る。

図６は、ここに説明された方法のうちの１つ以上が実装され得る機械（マシン）６００の一実施形態のブロック図を例として示している。１つ以上の実施形態において、ビート発生器回路１２０、誤差測定・制御回路１３０、及び光周波数コム発生器１１０の１つ以上のアイテムが、機械６００によって実装され得る。これに代わる実施形態では、機械６００は、スタンドアロン装置として動作してもよいし、他の機械に接続（例えば、ネットワーク化）されてもよい。１つ以上の実施形態において、ビート発生器回路１２０、誤差測定・制御回路１３０、及び光周波数コム発生器１１０の１つ以上のアイテムが、機械６００のアイテムのうちの１つ以上を含むことができる。ネットワーク化された展開では、機械６００は、サーバ−クライアントネットワーク環境内のサーバ又はクライアントマシンの能力で動作することができ、あるいは、ピアツーピア（又は分散）ネットワーク環境におけるピアマシンとして動作することができる。この機械は、パーソナルコンピュータ（ＰＣ）、タブレットＰＣ、セットトップボックス（ＳＴＢ）、携帯情報端末（ＰＤＡ）、携帯電話、ウェブ機器、ネットワークルータ、スイッチ若しくはブリッジ、又はこの機械によって採られるべきアクションを規定する命令（シーケンシャル又はその他）を実行可能な何らかのマシンとし得る。また、単一の機械のみが図示されているが、用語“機械”は、命令のセット（又は複数のセット）を個別又は連帯して実行してここで論じられた方法のうちの何れか１つ以上を行う複数の機械の集合をも含むものとして解されるべきである。

この機械６００の例は、プロセッシング回路６０２（例えば、中央演算処理ユニット（ＣＰＵ）、グラフィック処理ユニット（ＧＰＵ）、特定用途向け集積回路、例えば、１つ以上のトランジスタ、抵抗、キャパシタ、インダクタ、ダイオード、論理ゲート、マルチプレクサ、バッファ、変調器、復調器、無線装置（例えば、送信若しくは受信無線装置又はトランシーバ）、センサ６２１（例えば、１つの形態のエネルギー（例えば、光、熱、電気、機械、又は他のエネルギー）を別の形態のエネルギーに変換するトランスデューサ）、若しくはこれらに類するもの、又はこれらの組み合わせなどの回路）、メインメモリ６０４、及びスタティックメモリ６０６を含むことができ、これらは、バス６０８を介して互いに通信する。機械６００（例えば、コンピュータシステム）は更に、ビデオ表示ユニット６１０（例えば、液晶ディスプレイ（ＬＣＤ）又は陰極線管（ＣＲＴ））を含み得る。機械６００はまた、英数字入力装置６１２（例えば、キーボード）、及びユーザインタフェース（ＵＩ）ナビゲーション装置６１４（例えば、マウス）、ディスクドライブユニット若しくは大容量ストレージユニット６１６、信号生成装置６１８（例えば、スピーカ）、及びネットワークインタフェース装置６２０を含んでいる。

ディスクドライブユニット６１６は、ここに記載された方法又は機能のうちの何れか１つ以上を具現化する又はそれによって使用される一組以上の命令及びデータ構造（例えば、ソフトウェア）６２４を格納した、機械読み取り可能媒体６２２を含む。命令６２４はまた、全体として又は少なくとも部分的に、メインメモリ６０４内にあることができ、及び／又は機械６００によるその実行中にプロセッサ６０２内にあることができ、メインメモリ６０４及びプロセッサ６０２も機械読み取り可能媒体を構成し得る。

図示した機械６００は、出力コントローラ６２８を含んでいる。出力コントローラ６２８は、機械６００への／からのデータフローを管理する。出力コントローラ６２８は、デバイスコントローラと呼ばれるときがあり、出力コントローラ６２８と直接的にインタラクトするソフトウェアは、デバイスドライバと呼ばれる。

機械読み取り可能媒体６２２は、一実施形態例において、単一の媒体であるとして示されるが、用語“機械読み取り可能媒体”は、１つ以上の命令又はデータ構造を格納する単一の媒体又は複数の媒体（例えば、集中型若しくは分散型データベース、及び／又は関連するキャッシュやサーバ）を含み得る。用語“機械読み取り可能媒体”はまた、機械による実行のために命令を格納、エンコード、又は搬送することができ且つ機械に本発明の方法のいずれか１つ以上を実行させる、あるいはそのような命令によって利用されるデータ構造若しくはそのような命令に関連付けられたデータ構造を格納、エンコード、又は搬送することができる、如何なる有形媒体をも含むように解されるべきである。用語“機械読み取り可能媒体”は、従って、以下に限られないが、ソリッドステートメモリ、並びに光学媒体及び磁気媒体を含むように解されるべきである。機械読み取り可能媒体の具体例は、例えば電気的プログラム可能読み出し専用メモリ（ＥＰＲＯＭ）、電気的消去可能プログラム可能読み出し専用メモリ（ＥＥＰＲＯＭ））及びフラッシュメモリデバイスといった半導体メモリデバイス、例えば内蔵ハードディスク及びリムーバブルディスクなどの磁気ディスク、光磁気ディスク；並びにＣＤ−ＲＯＭ及びＤＶＤ−ＲＯＭディスクを、例として含む不揮発性メモリを含む
命令６２４は更に、伝送媒体を用いて通信ネットワーク６２６上で送信又は受信されてもよい。命令６２４は、ネットワークインタフェース装置６２０と、幾つもある周知の伝送プロトコル（例えば、ＨＴＴＰ）とを用いて伝送され得る。通信ネットワークの例は、ローカルエリアネットワーク（ＬＡＮ）、広域ネットワーク（ＷＡＮ）、インターネット、移動電話ネットワーク、プレイン・オールド・テレフォン（ＰＯＴＳ）ネットワーク、及び無線データネットワーク（例えば、ＷｉＦｉ及びＷｉＭａｘネットワーク）を含む。用語“伝送媒体”は、機械による実行のために命令を格納、エンコード又は搬送することが可能な如何なる無形媒体をも含むように解されるべきであり、また、デジタル若しくはアナログの通信信号、又はソフトウェアの通信を容易にするための他の無形媒体を含む。

実施形態及び付記
実施形態１は、光周波数コムをロックするシステムを含み、このシステムは、前記光周波数コムに対応するビートトーン及びキャリアエンベロープオフセットを有する第１の信号と、前記キャリアエンベロープオフセットを有する第２の信号とを受信し、光周波数コムをロックするための、高速繰り返し率制御、低速繰り返し率制御、高速キャリアエンベロープオフセット制御、及び低速キャリアエンベロープオフセット制御を提供するように構成された誤差測定・制御回路、を有し、前記誤差測定・制御回路は、前記第１及び第２の信号を受信し、ビートトーン誤差及びキャリアエンベロープオフセット誤差を提供するように構成されたコム誤差測定回路と、前記ビートトーン誤差の信号を受信し、前記光周波数コムの前記ビートトーンをロックするための高速繰り返し率制御及び低速繰り返し率制御を提供するように構成された繰り返し率制御回路と、キャリアエンベロープオフセット誤差を受信し、前記光周波数コムの前記キャリアエンベロープオフセットをロックするための高速キャリアエンベロープオフセット制御及び低速キャリアエンベロープオフセット制御を提供するように構成されたキャリアエンベロープオフセット制御回路と、を含む。

実施形態２において、実施形態１の事項は、オプションで、前記コム誤差測定回路は、
前記第１及び第２の信号を用いて前記第１の信号から前記キャリアエンベロープオフセットをミキシングアウトして、前記ビートトーン及び前記キャリアエンベロープオフセットを提供するように構成されたミキサ回路と、前記ビートトーンを受信し、ローカル発振器によって生成された基準信号と前記ビートトーンとの間の位相差を、直交復調を用いて検出して、前記ビートトーン誤差を提供するように構成されたビートトーンデジタル位相検出器回路と、前記キャリアエンベロープオフセットを受信し、前記ローカル発振器によって生成された前記基準信号と前記キャリアエンベロープオフセットとの間の位相差を、直交復調を用いて検出して、前記キャリアエンベロープオフセット誤差を提供するように構成されたキャリアエンベロープオフセットデジタル位相検出器回路とを含む、ことを含む。

実施形態３において、実施形態２の事項は、オプションで、前記ビートトーンデジタル位相検出器回路は、前記ビートトーンを、前記ローカル発振器から生成された第１の基準信号及び第２の基準信号とミキシングして、第１のミキシングされた信号及び第２のミキシングされた信号を生成するミキシング回路と、前記第１のミキシングされた信号及び前記第２のミキシングされた信号をサンプリングして、第１のミキシングされたデジタル信号及び第２のミキシングされたデジタル信号を提供するアナログ−デジタル変換器と、前記第１及び第２のミキシングされたデジタル信号を受信し、前記第１及び第２のミキシングされたデジタル信号に対してアークタンジェント２演算を実行し、そして、前記アークタンジェント２演算の結果を前記ビートトーン誤差として提供するように構成されたアークタンジェント２回路とを含む、ことを含む。

実施形態４において、実施形態１−３のうちのいずれか１つ以上の事項は、オプションで、前記繰り返し率制御回路は、前記ビートトーン誤差に積分リード制御を適用して、積分リード繰り返し率制御を提供するように構成された積分リード制御回路と、前記積分リード繰り返し率制御に比例利得制御及び周波数−電圧変換を適用して、前記高速繰り返し率制御を提供するように構成された高速繰り返し率制御回路と、前記積分リード繰り返し率制御に比例利得制御、積分制御、及び周波数−電圧変換を適用して、前記低速繰り返し率制御を提供するように構成された低速繰り返し率制御回路とを含む、ことを含む。

実施形態５において、実施形態１−４のうちのいずれか１つ以上の事項は、オプションで、前記キャリアエンベロープオフセット制御回路は、前記ビートトーン誤差に積分リード制御を適用して、積分リードキャリアエンベロープオフセット制御を提供するように構成された積分リード制御回路と、前記積分リードキャリアエンベロープオフセット制御に比例利得制御及び周波数−電圧変換を適用して、前記高速キャリアエンベロープオフセット制御を提供するように構成された高速キャリアエンベロープオフセット制御回路と、前記積分リードキャリアエンベロープオフセット制御に比例利得制御、積分制御、及び周波数−電圧変換を適用して、前記低速キャリアエンベロープオフセット制御を提供するように構成された低速キャリアエンベロープオフセット制御回路とを含む、ことを含む。

実施形態６において、実施形態１−５のうちのいずれか１つ以上の事項は、オプションで、前記高速繰り返し率制御、前記低速繰り返し率制御、前記高速キャリアエンベロープオフセット制御、及び前記低速キャリアエンベロープオフセット制御を使用して、ロックされた光周波数コムを提供する光周波数コム発生器、を含む。

実施形態７において、実施形態１−６のうちのいずれか１つ以上の事項は、オプションで、前記光周波数コムの単一のコム歯を使用するビート発生器と、前記第１の信号を提供する周波数安定化レーザと、を含む。

実施形態８において、実施形態１−７のうちのいずれか１つ以上の事項は、オプションで、前記コム誤差測定回路、前記繰り返し率制御回路、及び前記キャリアエンベロープオフセット制御回路が、単一のフィールドプログラマブルゲートアレイにて実装されている、ことを含む。

実施形態９は、光周波数コムをロックする方法を含み、この方法は、誤差測定・制御回路を用いて、前記光周波数コムに対応するビートトーン及びキャリアエンベロープオフセットを有する第１の信号と、前記キャリアエンベロープオフセットを有する第２の信号とを受信し、コム誤差測定回路と前記第１及び第２の信号とを用いて、ビートトーン誤差及びキャリアエンベロープオフセット誤差を決定し、繰り返し率制御回路と前記ビートトーン誤差とを用いて、前記光周波数コムの前記ビートトーンをロックするための高速繰り返し率制御及び低速繰り返し率制御を提供し、キャリアエンベロープオフセット制御回路と前記キャリアエンベロープオフセット誤差とを用いて、前記光周波数コムの前記キャリアエンベロープオフセットをロックするための高速キャリアエンベロープオフセット制御及び低速キャリアエンベロープオフセット制御を提供する、ことを有する。

実施形態１０において、実施形態９の事項は、オプションで、前記ビートトーン誤差及び前記キャリアエンベロープオフセット誤差を決定することは、ミキシング回路、前記第１の信号、及び前記第２の信号を用いて、前記第１の信号から前記キャリアエンベロープオフセットをミキシングアウトし、ビートトーンデジタル位相検出器回路、直交復調、及び前記ビートトーンを用いて、前記ビートトーン誤差を決定し、キャリアエンベロープ位相検出器回路、直交復調、及び前記キャリアエンベロープオフセットを用いて、前記キャリアエンベロープオフセット誤差を決定することを含む、ことを含む。
実施形態９に記載の方法。

実施形態１１において、実施形態１０の事項は、オプションで、直交復調を用いて前記ビートトーン誤差を決定することは、ミキサ回路を用いて、前記ビートトーンを、ローカル発振器から生成された第１の基準信号とミキシングして、第１のミキシングされた信号を作り出し、ミキサ回路を用いて、前記ビートトーンを、前記ローカル発振器から生成された、前記第１の基準信号と位相が９０度ずれた第２の基準信号とミキシングして、第２のミキシングされた信号を作り出し、アナログ−デジタル変換器回路を用いて、前記第１のミキシングされた信号及び前記第２のミキシングされた信号をサンプリングして、第１のミキシングされたデジタル信号及び第２のミキシングされたデジタル信号を生成し、アークタンジェント２回路を用いて前記第１及び第２のミキシングされたデジタル信号に対してアークタンジェント２関数を実行して、前記ビートトーン誤差を決定することを含む、ことを含む。

実施形態１２において、実施形態９−１１のうちのいずれか１つ以上の事項は、オプションで、前記高速繰り返し率制御及び前記低速繰り返し率制御を提供することは、積分リード回路及び前記ビートトーン誤差を用いて、積分リードループ制御を決定し、高速利得回路及び周波数−電圧変換器回路を用いて、前記高速繰り返し率制御を決定し、低速利得回路、積分回路、及び周波数−電圧変換器回路を用いて、前記低速繰り返し率制御を決定することを含む、ことを含む。

実施形態１３において、実施形態９−１２のうちのいずれか１つ以上の事項は、オプションで、前記高速キャリアエンベロープオフセット制御及び前記低速キャリアエンベロープオフセット制御を提供することは、積分リード回路及び前記キャリアエンベロープオフセット誤差を用いて、積分リードループ制御を決定し、高速利得回路及び周波数−電圧変換器回路を用いて、前記高速キャリアエンベロープオフセット制御を決定し、低速利得回路、積分回路、及び周波数−電圧変換器回路を用いて、前記低速キャリアエンベロープオフセット制御を決定することを含む、ことを含む。

実施形態１４において、実施形態９−１３のうちのいずれか１つ以上の事項は、オプションで、光周波数コム発生器、前記高速繰り返し率制御、前記低速繰り返し率制御、前記高速キャリアエンベロープオフセット制御、及び前記低速キャリアエンベロープオフセット制御を使用して、光周波数コムをロックする、ことを含む。

実施形態１５において、実施形態９−１４のうちのいずれか１つ以上の事項は、オプションで、前記コム誤差測定回路、前記繰り返し率制御回路、及び前記キャリアエンベロープオフセット制御回路を用いることは、フィールドプログラマブルゲートアレイを用いて実行される、ことを含む。

実施形態１６は、光周波数コムをロックするための少なくとも１つの機械読み取り可能媒体を含み、この機械読み取り可能媒体は命令を含み、該命令は、機械によって実行されるときに該機械に、誤差測定・制御回路を用いて、前記光周波数コムに対応するビートトーン及びキャリアエンベロープオフセットを有する第１の信号と、前記キャリアエンベロープオフセットを有する第２の信号とを受信し、コム誤差測定回路と前記第１及び第２の信号とを用いて、ビートトーン誤差及びキャリアエンベロープオフセット誤差を決定し、繰り返し率制御回路と前記ビートトーン誤差とを用いて、前記光周波数コムの前記ビートトーンをロックするための高速繰り返し率制御及び低速繰り返し率制御を提供し、キャリアエンベロープオフセット制御回路と前記キャリアエンベロープオフセット誤差とを用いて、前記光周波数コムの前記キャリアエンベロープオフセットをロックするための高速キャリアエンベロープオフセット制御及び低速キャリアエンベロープオフセット制御を提供する、ことを有する動作を実行する光周波数コムロックプロセスを実行させる。

実施形態１７において、実施形態１６の事項は、オプションで、前記動作は更に、ミキシング回路、前記第１の信号、及び前記第２の信号を用いて、前記第１の信号から前記キャリアエンベロープオフセットをミキシングアウトし、ビートトーンデジタル位相検出器回路、直交復調、及び前記ビートトーンを用いて、前記ビートトーン誤差を決定し、キャリアエンベロープ位相検出器回路、直交復調、及び前記キャリアエンベロープオフセットを用いて、前記キャリアエンベロープオフセット誤差を決定することを有する、ことを含む。

実施形態１８において、実施形態１７の事項は、オプションで、直交復調を用いて前記ビートトーン誤差を決定することは、ミキサ回路を用いて、前記ビートトーンを、ローカル発振器から生成された第１の基準信号とミキシングして、第１のミキシングされた信号を作り出し、ミキサ回路を用いて、前記ビートトーンを、前記ローカル発振器から生成された、前記第１の基準信号と位相が９０度ずれた第２の基準信号とミキシングして、第２のミキシングされた信号を作り出し、アナログ−デジタル変換器回路を用いて、前記第１のミキシングされた信号及び前記第２のミキシングされた信号をサンプリングして、第１のミキシングされたデジタル信号及び第２のミキシングされたデジタル信号を生成し、アークタンジェント２回路を用いて前記第１及び第２のミキシングされたデジタル信号に対してアークタンジェント２関数を実行して、前記ビートトーン誤差を決定することを含む、ことを含む。

実施形態１９において、実施形態１６−１８のうちのいずれか１つ以上の事項は、オプションで、前記高速繰り返し率制御及び前記低速繰り返し率制御を提供することは、積分リード回路及び前記ビートトーン誤差を用いて、積分リードループ制御を決定し、高速利得回路及び周波数−電圧変換器回路を用いて、前記高速繰り返し率制御を決定し、低速利得回路、積分回路、及び周波数−電圧変換器回路を用いて、前記低速繰り返し率制御を決定することを含む、ことを含む。

実施形態２０において、実施形態１６−１９のうちのいずれか１つ以上の事項は、オプションで、前記高速キャリアエンベロープオフセット制御及び前記低速キャリアエンベロープオフセット制御を提供することは、積分リード回路及び前記キャリアエンベロープオフセット誤差を用いて、積分リードループ制御を決定し、高速利得回路及び周波数−電圧変換器回路を用いて、前記高速キャリアエンベロープオフセット制御を決定し、低速利得回路、積分回路、及び周波数−電圧変換器回路を用いて、前記低速キャリアエンベロープオフセット制御を決定することを含む、ことを含む。

実施形態２１において、実施形態１６−２０のうちのいずれか１つ以上の事項は、オプションで、前記動作は更に、光周波数コム発生器、前記高速繰り返し率制御、前記低速繰り返し率制御、前記高速キャリアエンベロープオフセット制御、及び前記低速キャリアエンベロープオフセット制御を使用して、光周波数コムをロックすることを有する、ことを含む。

特定の実施形態を参照して実施形態を説明してきたが、明らかになることには、これらの実施形態には、本発明のより広い精神及び範囲から逸脱することなく、様々な変更及び変形が為され得る。従って、明細書及び図面は、限定的な意味ではなく例示的な意味で参酌されるべきである。本明細書の一部を形成する添付の図面は、限定ではなく例示として、主題が実施され得る特定の実施形態を示している。例示された実施形態は、ここに開示された教示を当業者が実施することができるように十分詳細に記載されている。これらから、本開示の範囲から逸脱することなく構造的及び論理的な置換及び変形が為され得るように、他の実施形態が利用され得るとともに導き出され得る。故に、この詳細な説明は限定的な意味で解されるべきでなく、様々な実施形態の範囲は、添付の請求項によって、それら請求項に付与される均等の範囲全体と共に定められる。

Claims (21)

1. 光周波数コムに対応するビートトーン及びキャリアエンベロープオフセットを有する第１の信号と、前記キャリアエンベロープオフセットを有する第２の信号とを受信し、光周波数コムをロックするための、高速繰り返し率制御、低速繰り返し率制御、高速キャリアエンベロープオフセット制御、及び低速キャリアエンベロープオフセット制御を提供するように構成された誤差測定・制御回路、
   を有し、
   前記誤差測定・制御回路は、
   前記第１及び第２の信号を受信し、ビートトーン誤差及びキャリアエンベロープオフセット誤差を提供するように構成されたコム誤差測定回路と、
   前記ビートトーン誤差の信号を受信し、前記光周波数コムの前記ビートトーンをロックするための高速繰り返し率制御及び低速繰り返し率制御を提供するように構成された繰り返し率制御回路と、
   キャリアエンベロープオフセット誤差を受信し、前記光周波数コムの前記キャリアエンベロープオフセットをロックするための高速キャリアエンベロープオフセット制御及び低速キャリアエンベロープオフセット制御を提供するように構成されたキャリアエンベロープオフセット制御回路と、
   を含む、
   システム。
2. 前記コム誤差測定回路は、
   前記第１及び第２の信号を用いて前記第１の信号から前記キャリアエンベロープオフセットをミキシングアウトして、前記ビートトーン及び前記キャリアエンベロープオフセットを提供するように構成されたミキサ回路と、
   前記ビートトーンを受信し、ローカル発振器によって生成された基準信号と前記ビートトーンとの間の位相差を、直交復調を用いて検出して、前記ビートトーン誤差を提供するように構成されたビートトーンデジタル位相検出器回路と、
   前記キャリアエンベロープオフセットを受信し、前記ローカル発振器によって生成された前記基準信号と前記キャリアエンベロープオフセットとの間の位相差を、直交復調を用いて検出して、前記キャリアエンベロープオフセット誤差を提供するように構成されたキャリアエンベロープオフセットデジタル位相検出器回路と、
   を含む、請求項１に記載のシステム。
3. 前記ビートトーンデジタル位相検出器回路は、
   前記ビートトーンを、前記ローカル発振器から生成された第１の基準信号及び第２の基準信号とミキシングして、第１のミキシングされた信号及び第２のミキシングされた信号を生成するミキシング回路と、
   前記第１のミキシングされた信号及び前記第２のミキシングされた信号をサンプリングして、第１のミキシングされたデジタル信号及び第２のミキシングされたデジタル信号を提供するアナログ−デジタル変換器と、
   前記第１及び第２のミキシングされたデジタル信号を受信し、前記第１及び第２のミキシングされたデジタル信号に対してアークタンジェント２演算を実行し、そして、前記アークタンジェント２演算の結果を前記ビートトーン誤差として提供するように構成されたアークタンジェント２回路と、
   を含む、請求項２に記載のシステム。
4. 前記繰り返し率制御回路は、
   前記ビートトーン誤差に積分リード制御を適用して、積分リード繰り返し率制御を提供するように構成された積分リード制御回路と、
   前記積分リード繰り返し率制御に比例利得制御及び周波数−電圧変換を適用して、前記高速繰り返し率制御を提供するように構成された高速繰り返し率制御回路と、
   前記積分リード繰り返し率制御に比例利得制御、積分制御、及び周波数−電圧変換を適用して、前記低速繰り返し率制御を提供するように構成された低速繰り返し率制御回路と、
   を含む、請求項１に記載のシステム。
5. 前記キャリアエンベロープオフセット制御回路は、
   前記ビートトーン誤差に積分リード制御を適用して、積分リードキャリアエンベロープオフセット制御を提供するように構成された積分リード制御回路と、
   前記積分リードキャリアエンベロープオフセット制御に比例利得制御及び周波数−電圧変換を適用して、前記高速キャリアエンベロープオフセット制御を提供するように構成された高速キャリアエンベロープオフセット制御回路と、
   前記積分リードキャリアエンベロープオフセット制御に比例利得制御、積分制御、及び周波数−電圧変換を適用して、前記低速キャリアエンベロープオフセット制御を提供するように構成された低速キャリアエンベロープオフセット制御回路と、
   を含む、請求項１に記載のシステム。
6. 前記高速繰り返し率制御、前記低速繰り返し率制御、前記高速キャリアエンベロープオフセット制御、及び前記低速キャリアエンベロープオフセット制御を使用して、ロックされた光周波数コムを提供する光周波数コム発生器、を更に含む請求項１に記載のシステム。
7. 前記光周波数コムの単一のコム歯を使用するビート発生器と、前記第１の信号を提供する周波数安定化レーザと、を更に含む請求項６に記載のシステム。
8. 前記コム誤差測定回路、前記繰り返し率制御回路、及び前記キャリアエンベロープオフセット制御回路が、単一のフィールドプログラマブルゲートアレイにて実装されている、請求項１に記載のシステム。
9. 光周波数コムをロックする方法であって、
   誤差測定・制御回路を用いて、前記光周波数コムに対応するビートトーン及びキャリアエンベロープオフセットを有する第１の信号と、前記キャリアエンベロープオフセットを有する第２の信号とを受信し、
   コム誤差測定回路と前記第１及び第２の信号とを用いて、ビートトーン誤差及びキャリアエンベロープオフセット誤差を決定し、
   繰り返し率制御回路と前記ビートトーン誤差とを用いて、前記光周波数コムの前記ビートトーンをロックするための高速繰り返し率制御及び低速繰り返し率制御を提供し、
   キャリアエンベロープオフセット制御回路と前記キャリアエンベロープオフセット誤差とを用いて、前記光周波数コムの前記キャリアエンベロープオフセットをロックするための高速キャリアエンベロープオフセット制御及び低速キャリアエンベロープオフセット制御を提供する、
   ことを有する方法。
10. 前記ビートトーン誤差及び前記キャリアエンベロープオフセット誤差を決定することは、
    ミキシング回路、前記第１の信号、及び前記第２の信号を用いて、前記第１の信号から前記キャリアエンベロープオフセットをミキシングアウトし、
    ビートトーンデジタル位相検出器回路、直交復調、及び前記ビートトーンを用いて、前記ビートトーン誤差を決定し、
    キャリアエンベロープ位相検出器回路、直交復調、及び前記キャリアエンベロープオフセットを用いて、前記キャリアエンベロープオフセット誤差を決定する、
    ことを含む、請求項９に記載の方法。
11. 直交復調を用いて前記ビートトーン誤差を決定することは、
    ミキサ回路を用いて、前記ビートトーンを、ローカル発振器から生成された第１の基準信号とミキシングして、第１のミキシングされた信号を作り出し、
    ミキサ回路を用いて、前記ビートトーンを、前記ローカル発振器から生成された、前記第１の基準信号と位相が９０度ずれた第２の基準信号とミキシングして、第２のミキシングされた信号を作り出し、
    アナログ−デジタル変換器回路を用いて、前記第１のミキシングされた信号及び前記第２のミキシングされた信号をサンプリングして、第１のミキシングされたデジタル信号及び第２のミキシングされたデジタル信号を生成し、
    アークタンジェント２回路を用いて前記第１及び第２のミキシングされたデジタル信号に対してアークタンジェント２関数を実行して、前記ビートトーン誤差を決定する、
    ことを含む、請求項１０に記載の方法。
12. 前記高速繰り返し率制御及び前記低速繰り返し率制御を提供することは、
    積分リード回路及び前記ビートトーン誤差を用いて、積分リードループ制御を決定し、
    高速利得回路及び周波数−電圧変換器回路を用いて、前記高速繰り返し率制御を決定し、
    低速利得回路、積分回路、及び周波数−電圧変換器回路を用いて、前記低速繰り返し率制御を決定する、
    ことを含む、請求項９に記載の方法。
13. 前記高速キャリアエンベロープオフセット制御及び前記低速キャリアエンベロープオフセット制御を提供することは、
    積分リード回路及び前記キャリアエンベロープオフセット誤差を用いて、積分リードループ制御を決定し、
    高速利得回路及び周波数−電圧変換器回路を用いて、前記高速キャリアエンベロープオフセット制御を決定し、
    低速利得回路、積分回路、及び周波数−電圧変換器回路を用いて、前記低速キャリアエンベロープオフセット制御を決定する、
    ことを含む、請求項９に記載の方法。
14. 光周波数コム発生器、前記高速繰り返し率制御、前記低速繰り返し率制御、前記高速キャリアエンベロープオフセット制御、及び前記低速キャリアエンベロープオフセット制御を使用して、光周波数コムをロックする、ことを更に有する請求項９に記載の方法。
15. 前記コム誤差測定回路、前記繰り返し率制御回路、及び前記キャリアエンベロープオフセット制御回路を用いることは、フィールドプログラマブルゲートアレイを用いて実行される、請求項９に記載の方法。
16. 命令を含んだ少なくとも１つの機械読み取り可能媒体であって、前記命令は、機械によって実行されるときに該機械に、光周波数コムをロックするための動作を実行させ、前記動作は、
    誤差測定・制御回路を用いて、前記光周波数コムに対応するビートトーン及びキャリアエンベロープオフセットを有する第１の信号と、前記キャリアエンベロープオフセットを有する第２の信号とを受信し、
    コム誤差測定回路と前記第１及び第２の信号とを用いて、ビートトーン誤差及びキャリアエンベロープオフセット誤差を決定し、
    繰り返し率制御回路と前記ビートトーン誤差とを用いて、前記光周波数コムの前記ビートトーンをロックするための高速繰り返し率制御及び低速繰り返し率制御を提供し、
    キャリアエンベロープオフセット制御回路と前記キャリアエンベロープオフセット誤差とを用いて、前記光周波数コムの前記キャリアエンベロープオフセットをロックするための高速キャリアエンベロープオフセット制御及び低速キャリアエンベロープオフセット制御を提供する、
    ことを有する、機械読み取り可能媒体。
17. 前記動作は更に、
    ミキシング回路、前記第１の信号、及び前記第２の信号を用いて、前記第１の信号から前記キャリアエンベロープオフセットをミキシングアウトし、
    ビートトーンデジタル位相検出器回路、直交復調、及び前記ビートトーンを用いて、前記ビートトーン誤差を決定し、
    キャリアエンベロープ位相検出器回路、直交復調、及び前記キャリアエンベロープオフセットを用いて、前記キャリアエンベロープオフセット誤差を決定する、
    ことを有する、請求項１６に記載の機械読み取り可能媒体。
18. 直交復調を用いて前記ビートトーン誤差を決定することは、
    ミキサ回路を用いて、前記ビートトーンを、ローカル発振器から生成された第１の基準信号とミキシングして、第１のミキシングされた信号を作り出し、
    ミキサ回路を用いて、前記ビートトーンを、前記ローカル発振器から生成された、前記第１の基準信号と位相が９０度ずれた第２の基準信号とミキシングして、第２のミキシングされた信号を作り出し、
    アナログ−デジタル変換器回路を用いて、前記第１のミキシングされた信号及び前記第２のミキシングされた信号をサンプリングして、第１のミキシングされたデジタル信号及び第２のミキシングされたデジタル信号を生成し、
    アークタンジェント２回路を用いて前記第１及び第２のミキシングされたデジタル信号に対してアークタンジェント２関数を実行して、前記ビートトーン誤差を決定する、
    ことを含む、請求項１７に記載の機械読み取り可能媒体。
19. 前記高速繰り返し率制御及び前記低速繰り返し率制御を提供することは、
    積分リード回路及び前記ビートトーン誤差を用いて、積分リードループ制御を決定し、
    高速利得回路及び周波数−電圧変換器回路を用いて、前記高速繰り返し率制御を決定し、
    低速利得回路、積分回路、及び周波数−電圧変換器回路を用いて、前記低速繰り返し率制御を決定する、
    ことを含む、請求項１６に記載の機械読み取り可能媒体。
20. 前記高速キャリアエンベロープオフセット制御及び前記低速キャリアエンベロープオフセット制御を提供することは、
    積分リード回路及び前記キャリアエンベロープオフセット誤差を用いて、積分リードループ制御を決定し、
    高速利得回路及び周波数−電圧変換器回路を用いて、前記高速キャリアエンベロープオフセット制御を決定し、
    低速利得回路、積分回路、及び周波数−電圧変換器回路を用いて、前記低速キャリアエンベロープオフセット制御を決定する、
    ことを含む、請求項１６に記載の機械読み取り可能媒体。
21. 前記動作は更に、光周波数コム発生器、前記高速繰り返し率制御、前記低速繰り返し率制御、前記高速キャリアエンベロープオフセット制御、及び前記低速キャリアエンベロープオフセット制御を使用して、光周波数コムをロックすることを有する、請求項１６に記載の機械読み取り可能媒体。

Images