JP2020512712A - 計算における誤り訂正 - Google Patents
計算における誤り訂正 Download PDFInfo
- Publication number
- JP2020512712A JP2020512712A JP2019538257A JP2019538257A JP2020512712A JP 2020512712 A JP2020512712 A JP 2020512712A JP 2019538257 A JP2019538257 A JP 2019538257A JP 2019538257 A JP2019538257 A JP 2019538257A JP 2020512712 A JP2020512712 A JP 2020512712A
- Authority
- JP
- Japan
- Prior art keywords
- matrix
- error
- result
- detecting
- error correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/079—Root cause analysis, i.e. error or fault diagnosis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0793—Remedial or corrective actions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
- G06F11/104—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error using arithmetic codes, i.e. codes which are preserved during operation, e.g. modulo 9 or 11 check
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3024—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a central processing unit [CPU]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/02—Comparing digital values
- G06F7/026—Magnitude comparison, i.e. determining the relative order of operands based on their numerical value, e.g. window comparator
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49905—Exception handling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Quality & Reliability (AREA)
- Data Mining & Analysis (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- Detection And Correction Of Errors (AREA)
- Error Detection And Correction (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
本出願は、その内容全体が参照により本明細書に組み込まれている、2017年1月11日に出願された米国特許仮出願第62/444,950号明細書の優先権を主張するものである。
本出願を通して使用される用語、略語および語句の簡潔な定義が以下に与えられる。
本明細書に開示される1つまたは複数の実施形態は、計算における誤りを検出および/または訂正する技法を含んでよい。計算における誤りを訂正する能力は、そのような生成された誤りが検出され訂正されることが可能であるため、プロセッサの速度を増大させ、プロセッサの電力消費を減少させ、プロセッサ内のトランジスタ間の距離を減少させることができる。一実施形態において、ソフトウェアまたはハードウェアにおいて動作している誤り訂正モジュールが、結果行列におけるすべての要素の予想される和と、結果行列におけるすべての要素の実際の和とを算出することによって、行列乗算における誤りを検出することができる。予想された和と結果の和との間に差があるとき、誤り訂正モジュールが誤りを検出する。別の実施形態において、誤りを検出することに加えて、誤り訂正モジュールは、誤りの位置および大きさを決定し、したがって、誤った計算を訂正することができる。
本明細書に開示されている少なくとも1つの実施形態は、プロセッサの効率を増大させ、それによってプロセッサからの誤った出力の増大が生じる方法である。この方法は、第1の行列と第2の行列とを乗算するステップであって、第1の行列と第2の行列とを乗算することは、結果行列を得ることを含む、ステップと、複数の乗算計算を行うことによって、結果行列における誤りを効率的に訂正するステップであって、複数の乗算計算は、第1の行列と第2の行列とを乗算することよりも指数関数的に安価である、ステップとを含む。結果行列における誤りを検出するステップは、結果行列の複数のアイテムについての複数の予想される結果を、第1の行列の対応する複数のアイテムおよび第2の行列の対応する複数のアイテムに基づいて算出するステップと、結果行列に基づいて、結果行列の複数のアイテムについての複数の実際の結果を算出するステップと、複数の予想される結果における少なくとも1つの予想される結果が複数の実際の結果における対応する実際の結果と異なるとき、誤りを検出するステップとを含む。誤りを検出すると、少なくとも1つの予想される結果、および対応する実際の結果の間の差に基づいて、誤りが訂正される。
図10は、コンピュータシステム1000の例示的形態のマシンであって、本明細書で論じられる方法論およびモジュールのいずれか1つまたは複数をマシンに実行させるための命令のセットが実行されてよい、マシンの概略図である。
特許請求される主題の様々な実施形態の上記の説明は、例示および説明のために提供されている。それは、網羅的であること、または特許請求される主題を開示された具体的形態に限定することは意図されていない。多くの修正および変形は当業者には明らかであろう。実施形態は、本発明の原理およびその実際の適用を最も良く説明するために選択され記載されており、それによって、関連技術の他の当業者が、企図される特定の使用に適した特許請求される主題、様々な実施形態、および様々な修正を理解することを可能にする。
Claims (20)
- 第1の行列と第2の行列とを乗算して結果行列を得るためのコンピューティング装置と、
命令を記憶する非一時的コンピュータ可読媒体と
を備え、前記命令は、プロセッサによって実行されたとき、
いくつかの回数の乗算計算を行うことによって、前記結果行列における誤りの位置および大きさを検出することであって、乗算計算の前記回数は、前記第1の行列と前記第2の行列とを乗算することに関わる乗算計算の回数よりも少ない、検出することと、
前記誤りの前記位置および前記大きさに基づいて、前記結果行列における前記誤りを訂正することと
を前記プロセッサに行わせることを特徴とする装置。 - 前記誤りの前記位置および前記大きさは、
前記結果行列の複数のアイテムについての複数の予想される結果を、前記第1の行列の対応する複数のアイテムと前記第2の行列の対応する複数のアイテムとに基づいて算出することと、
前記結果行列に基づいて、前記結果行列の前記複数のアイテムについての複数の実際の結果を算出することと、
前記複数の予想される結果における予想される結果が前記複数の実際の結果における対応する実際の結果と異なることに応答して、前記誤りの前記位置および大きさを検出することと
によって検出されることを特徴とする請求項1に記載の装置。 - 前記誤りの前記大きさは、前記複数の予想される結果における前記予想される結果と、前記複数の実際の結果における前記対応する実際の結果との間の差であるように決定されることを特徴とする請求項2に記載の装置。
- 前記誤りの前記位置は、前記予想される結果および前記実際の結果に基づいて、前記誤りの列を検出することおよび前記誤りの行を検出することによって検出されることを特徴とする請求項2に記載の装置。
- 前記命令は、
前記誤りに関連付けられた誤り率をモニタすることと、
予め定義された閾値よりも前記誤り率が大きいことに応答して、前記コンピューティング装置を変更する旨の通知を作成することと
を前記プロセッサに行わせることを特徴とする請求項1に記載の装置。 - 前記命令は、
前記誤りを生成する前記コンピューティング装置の計算ユニットを決定することと、
前記計算ユニットへの電圧入力を増大させることと
を前記プロセッサに行わせることを特徴とする請求項1に記載の装置。 - 前記命令は、
前記誤りに関連付けられた誤り率をモニタすることと、
予め定義された閾値よりも前記誤り率が大きいことに応答して、前記コンピューティング装置への電圧入力を動的に調整することと
を前記プロセッサに行わせることを特徴とする請求項1に記載の装置。 - 前記命令は、
前記コンピューティング装置に、前記誤りの検出に応答して前記第1の行列と前記第2の行列との乗算を繰り返させること
を前記プロセッサに行わせることを特徴とする請求項1に記載の装置。 - 前記コンピューティング装置は、前記誤りの検出に応答して、
前記第1の行列における要素の第1のグループと前記第2の行列における要素の第2のグループとを並べ替えることと、
前記並べ替えられた第1の行列と前記並べ替えられた第2の行列とを乗算して、並べ替えられた結果行列を得ることと、
前記並べ替えられた結果行列における要素のグループを並べ替えて、前記結果行列を得ることと
を行うことを特徴とする請求項1に記載の装置。 - コンピューティング装置によって、第1の行列と第2の行列とを乗算して結果行列を得るステップと、
いくつかの回数の乗算計算を行うことによって、前記結果行列における誤りの位置および大きさを検出するステップであって、前記乗算計算の回数は、前記第1の行列と前記第2の行列とを乗算することに必要とされる乗算計算の回数よりも少ない、ステップと、
前記誤りの前記位置および前記大きさに基づいて、前記結果行列における前記誤りを訂正するステップと
を含むことを特徴とする方法。 - 前記誤りの前記位置および前記大きさを検出するステップは、
前記結果行列の複数のアイテムについての複数の予想される結果を、前記第1の行列の対応する複数のアイテムおよび前記第2の行列の対応する複数のアイテムに基づいて算出するステップと、
前記結果行列に基づいて、前記結果行列の前記複数のアイテムについての複数の実際の結果を算出するステップと、
前記複数の予想される結果における予想される結果が、前記複数の実際の結果における対応する実際の結果と異なることに応答して、前記誤りの前記位置および大きさを検出するステップと
を含むことを特徴とする請求項10に記載の方法。 - 前記誤りの前記大きさは、前記複数の予想される結果における前記予想される結果と、前記複数の実際の結果における前記対応する実際の結果との間の差であるように決定されることを特徴とする請求項11に記載の方法。
- 前記誤りの前記位置を検出するステップは、前記予想される結果および前記実際の結果に基づいて、前記誤りの列を検出しおよび前記誤りの行を検出するステップを含むことを特徴とする請求項11に記載の方法。
- 前記誤りに関連付けられた誤り率をモニタするステップと、
予め定義された閾値よりも前記誤り率が大きいことに応答して、前記コンピューティング装置を変更する旨の通知を作成するステップと
をさらに含むことを特徴とする請求項10に記載の方法。 - 前記誤りを生成する前記コンピューティング装置の計算ユニットを決定するステップと、
前記計算ユニットへの電圧入力を増大させるステップと
をさらに含むことを特徴とする請求項10に記載の方法。 - 前記誤りに関連付けられた誤り率をモニタするステップと、
予め定義された閾値よりも前記誤り率が大きいことに応答して、前記コンピューティング装置への電圧入力を動的に調整するステップと
をさらに含むことを特徴とする請求項10に記載の方法。 - 前記誤りの検出に応答して前記第1の行列と前記第2の行列との乗算を繰り返すステップをさらに含むことを特徴とする請求項10に記載の方法。
- 前記誤りの検出に応答して、
前記第1の行列における要素の第1のグループと前記第2の行列における要素の第2のグループとを並べ替えるステップと、
前記コンピューティング装置によって、前記並べ替えられた第1の行列と前記並べ替えられた第2の行列とを乗算して、並べ替えられた結果行列を得るステップと、
前記並べ替えられた結果行列における要素のグループを並べ替えて、前記結果行列を得るステップと
をさらに含むことを特徴とする請求項10に記載の方法。 - 第1の行列と第2の行列とを乗算して、結果行列を得るためのコンピューティング装置と、
いくつかの回数の乗算計算を行うことによって、前記結果行列における誤りの位置および大きさを検出するための誤り訂正回路であって、前記乗算計算の回数は、前記第1の行列と前記第2の行列とを乗算することに関わる乗算計算の回数よりも少ない、該誤り訂正回路と
を備え、
前記誤り訂正回路は、前記誤りの前記位置および前記大きさに基づいて、前記結果行列における前記誤りを訂正することを特徴とする装置。 - 前記誤り訂正回路は、前記誤りの前記位置および前記大きさを、
前記結果行列の複数のアイテムについての複数の予想される結果を、前記第1の行列の対応する複数のアイテムおよび前記第2の行列の対応する複数のアイテムに基づいて算出することと、
前記結果行列に基づいて、前記結果行列の前記複数のアイテムについての複数の実際の結果を算出することと、
前記複数の予想される結果における予想される結果が前記複数の実際の結果における対応する実際の結果と異なることに応答して、前記誤りの前記位置および大きさを検出することと
によって検出することを特徴とする請求項19に記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201762444950P | 2017-01-11 | 2017-01-11 | |
US62/444,950 | 2017-01-11 | ||
PCT/US2018/013119 WO2018132444A1 (en) | 2017-01-11 | 2018-01-10 | Error correction in computation |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020512712A true JP2020512712A (ja) | 2020-04-23 |
JP7144423B2 JP7144423B2 (ja) | 2022-09-29 |
Family
ID=62840561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019538257A Active JP7144423B2 (ja) | 2017-01-11 | 2018-01-10 | 計算における誤り訂正 |
Country Status (6)
Country | Link |
---|---|
US (2) | US11461433B2 (ja) |
EP (1) | EP3568749A4 (ja) |
JP (1) | JP7144423B2 (ja) |
KR (1) | KR102478930B1 (ja) |
CN (1) | CN110291501B (ja) |
WO (1) | WO2018132444A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11080131B2 (en) * | 2017-06-19 | 2021-08-03 | Yissum Research Development Company Of The Hebrew University Of Jerusalem Ltd. | High performance method and system for performing fault tolerant matrix multiplication |
US10545821B2 (en) | 2017-07-31 | 2020-01-28 | Hewlett Packard Enterprise Development Lp | Fault-tolerant dot product engine |
US10540228B2 (en) * | 2018-03-07 | 2020-01-21 | Micron Technology, Inc. | Providing data of a memory system based on an adjustable error rate |
US11316537B2 (en) | 2019-06-03 | 2022-04-26 | Hewlett Packard Enterprise Development Lp | Fault-tolerant analog computing |
US11321619B2 (en) | 2019-08-14 | 2022-05-03 | International Business Machines Corporation | State dependent calibration of qubit measurements |
CN112579337A (zh) * | 2021-01-05 | 2021-03-30 | 株洲中车时代电气股份有限公司 | 一种表决错误信息的定位方法、系统及存储介质 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004135013A (ja) * | 2002-10-10 | 2004-04-30 | Matsushita Electric Ind Co Ltd | 伝送装置及び伝送方法 |
US20120005513A1 (en) * | 2010-06-30 | 2012-01-05 | International Business Machines Corporation | Performance control of frequency-adapting processors by voltage domain adjustment |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8645803B2 (en) * | 2010-05-10 | 2014-02-04 | Ternarylogic Llc | Methods and systems for rapid error correction by forward and reverse determination of coding states |
US7493516B2 (en) * | 2005-08-29 | 2009-02-17 | Searete Llc | Hardware-error tolerant computing |
US8359515B2 (en) | 2009-12-02 | 2013-01-22 | Lsi Corporation | Forward substitution for error-correction encoding and the like |
EP2916461B1 (en) * | 2012-11-05 | 2019-08-28 | Mitsubishi Electric Corporation | Encoding method for qc-ldpc codes |
-
2018
- 2018-01-10 JP JP2019538257A patent/JP7144423B2/ja active Active
- 2018-01-10 US US16/475,297 patent/US11461433B2/en active Active
- 2018-01-10 EP EP18738977.0A patent/EP3568749A4/en active Pending
- 2018-01-10 CN CN201880006508.9A patent/CN110291501B/zh active Active
- 2018-01-10 KR KR1020197022869A patent/KR102478930B1/ko active IP Right Grant
- 2018-01-10 WO PCT/US2018/013119 patent/WO2018132444A1/en unknown
-
2022
- 2022-08-30 US US17/899,307 patent/US20220414185A1/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004135013A (ja) * | 2002-10-10 | 2004-04-30 | Matsushita Electric Ind Co Ltd | 伝送装置及び伝送方法 |
US20120005513A1 (en) * | 2010-06-30 | 2012-01-05 | International Business Machines Corporation | Performance control of frequency-adapting processors by voltage domain adjustment |
Non-Patent Citations (2)
Title |
---|
CHONG DING ET AL.: "Matrix Multiplication on GPUs with On-Line Fault Tolerance", 9TH IEEE INTERNATIONAL SYMPOSIUM ON PARALLEL AND DISTRIBUTED PROCESSING WITH APPLICATIONS, JPN7022000362, 26 May 2011 (2011-05-26), pages 311 - 317, XP031895013, ISSN: 0004696203, DOI: 10.1109/ISPA.2011.50 * |
KUANG-HUA HUANG ET AL.: "Algorithm-Based Fault Tolerance for Matrix Operations", IEEE TRANSACTIONS ON COMPUTERS, vol. 33, no. 6, JPN7022000361, 1 June 1984 (1984-06-01), pages 518 - 528, ISSN: 0004696202 * |
Also Published As
Publication number | Publication date |
---|---|
CN110291501A (zh) | 2019-09-27 |
KR20190104192A (ko) | 2019-09-06 |
WO2018132444A1 (en) | 2018-07-19 |
KR102478930B1 (ko) | 2022-12-19 |
CN110291501B (zh) | 2024-01-12 |
EP3568749A4 (en) | 2020-08-26 |
US20190332467A1 (en) | 2019-10-31 |
JP7144423B2 (ja) | 2022-09-29 |
US11461433B2 (en) | 2022-10-04 |
US20220414185A1 (en) | 2022-12-29 |
EP3568749A1 (en) | 2019-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2020512712A (ja) | 計算における誤り訂正 | |
US10877733B2 (en) | Segment divider, segment division operation method, and electronic device | |
CN102362274A (zh) | 方程的线性系统的处理 | |
US20190244098A1 (en) | Optimization system, optimization apparatus, and optimization system control method | |
KR102406312B1 (ko) | 양자회로 에러 보정 방법 및 그 장치 | |
US20220107867A1 (en) | End-to-end data protection for compute in memory (cim)/compute near memory (cnm) | |
CN112835551B (zh) | 用于处理单元的数据处理方法、电子设备和计算机可读存储介质 | |
US20230254145A1 (en) | System and method to improve efficiency in multiplicationladder-based cryptographic operations | |
CN114649048A (zh) | 用于存储器中矩阵向量运算的并发计算和ecc | |
CN103765493A (zh) | 数字平方计算机实现的方法和设备 | |
US9720851B2 (en) | Method and apparatus for managing access to a memory | |
EP3735659A1 (en) | Optimization of learning network in equivalent class space | |
US20220405347A1 (en) | Data processing apparatus, computer-readable recording medium storing program of processing data, and method of processing data | |
US20240211538A1 (en) | Data processing apparatus, data processing method, and storage medium | |
WO2024065794A1 (en) | Evaluation and mitigation of soft-errors in parallel and distributed training and inference of transformers | |
US20240013850A1 (en) | Techniques for error mitigation to improve reliability for analog compute-in-memory | |
US20170097883A1 (en) | Differential data access | |
EP4105843A1 (en) | Data processing apparatus, computer-readable recording medium storing program, and method of procesing data | |
US11782642B2 (en) | Systems and methods of determining degradation in analog compute-in-memory (ACIM) modules | |
US12086461B2 (en) | Systems and methods of compensating degradation in analog compute-in-memory (ACIM) modules | |
US11528037B1 (en) | Hardware architecture for local erasure correction in SSD/UFS via maximally recoverable codes | |
US20220060315A1 (en) | Sign-based partial reduction of modular operations in arithmetic logic units | |
Hitesh et al. | Efficient Multi-Bit Error Tolerant design for MVM | |
US9325349B2 (en) | Encoder, decoder and semiconductor device including the same | |
CN115828986A (zh) | 神经网络处理器的稀疏化数据处理方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220413 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220823 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220915 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7144423 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |