JP2020198099A - グラフィック処理システムにおける機能的安全性 - Google Patents
グラフィック処理システムにおける機能的安全性 Download PDFInfo
- Publication number
- JP2020198099A JP2020198099A JP2020094564A JP2020094564A JP2020198099A JP 2020198099 A JP2020198099 A JP 2020198099A JP 2020094564 A JP2020094564 A JP 2020094564A JP 2020094564 A JP2020094564 A JP 2020094564A JP 2020198099 A JP2020198099 A JP 2020198099A
- Authority
- JP
- Japan
- Prior art keywords
- tile
- processing
- geometry
- protected
- tiles
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims abstract description 536
- 239000012634 fragment Substances 0.000 claims abstract description 121
- 238000009877 rendering Methods 0.000 claims abstract description 81
- 238000000034 method Methods 0.000 claims abstract description 67
- 230000008569 process Effects 0.000 claims abstract description 54
- 239000000872 buffer Substances 0.000 claims description 50
- 238000013467 fragmentation Methods 0.000 claims description 27
- 238000006062 fragmentation reaction Methods 0.000 claims description 27
- 238000004590 computer program Methods 0.000 claims description 3
- 231100000817 safety factor Toxicity 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 44
- 230000004044 response Effects 0.000 description 14
- 238000013459 approach Methods 0.000 description 10
- 238000001914 filtration Methods 0.000 description 10
- 238000007493 shaping process Methods 0.000 description 9
- 238000004364 calculation method Methods 0.000 description 8
- 230000009977 dual effect Effects 0.000 description 7
- 230000007246 mechanism Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 230000005865 ionizing radiation Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000001052 transient effect Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000006399 behavior Effects 0.000 description 3
- 238000004422 calculation algorithm Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229920006344 thermoplastic copolyester Polymers 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000035508 accumulation Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- 239000003921 oil Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000035484 reaction time Effects 0.000 description 2
- 238000011076 safety test Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000009897 systematic effect Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000004378 air conditioning Methods 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000012993 chemical processing Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
- G06T15/005—General purpose rendering architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/329—Power saving characterised by the action undertaken by task scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1497—Details of time redundant execution on a single processing unit
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—2D [Two Dimensional] image generation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—2D [Two Dimensional] image generation
- G06T11/40—Filling a planar surface by adding surface attributes, e.g. colour or texture
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—2D [Two Dimensional] image generation
- G06T11/60—Editing figures and text; Combining figures or text
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/83—Indexing scheme relating to error detection, to error correction, and to monitoring the solution involving signatures
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Graphics (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Image Generation (AREA)
- Instrument Panels (AREA)
Abstract
Description
幾何学的形状の要素の一つ以上が幾何学的形状の安全重要要素である、レンダリングされるシーンの幾何学的形状の要素を受け取り、
レンダリング空間の各タイルに対して、そのタイルに含まれる幾何学的形状の要素を示すそれぞれのタイルリストを形成するため、幾何学的形状処理段階で、幾何学的形状の要素を処理し、
それぞれの断片処理された出力を生成するために、複数のタイルそれぞれに対して、断片処理段階で、タイル内の幾何学的形状の要素を処理するように構成され、
幾何学的形状の一つ以上の安全重要要素からなるセットを、幾何学的形状処理段階で処理させ、
幾何学的形状処理段階で幾何学的形状の一つ以上の安全重要要素からなるセットを処理することによって、対応する一つ以上のタイルリストが修正される一つ以上のタイルを、保護されたタイルとして識別し、
それぞれ第一および第二の断片処理された出力を生成するため、断片処理段階で保護されたタイルのそれぞれを一度目および二度目に処理させ、
保護されたタイルの第一および第二の断片処理された出力が一致しない場合、フォルト信号を生成するように構成されたコントローラを備える、グラフィック処理システムが提供される。
チェックユニットに、保護されたタイルの第一および第二の断片処理された出力に対してそれぞれ第一および第二のシグネチャを形成させ、
保護されたタイルの第一および第二の断片処理された出力が一致するかどうかを判定するため第一および第二のシグネチャを比較するように構成される。
幾何学的形状の要素の一つ以上が幾何学的形状の安全重要要素である、レンダリングされるシーンの幾何学的形状の要素を受け取ることと、
レンダリング空間の各タイルに対して、そのタイルに含まれる幾何学的形状の要素を示すそれぞれのタイルリストを形成するように、幾何学的形状処理段階で幾何学的形状の要素を処理することであって、幾何学的形状の一つ以上の安全重要要素からなるセットが幾何学的形状処理段階で処理される、処理することと、
幾何学的形状処理段階で幾何学的形状の一つ以上の安全重要要素からなるセットを処理することによって、対応する一つ以上のタイルリストが修正される一つ以上のタイルを、保護されたタイルとして識別することと、
それぞれの断片処理された出力を生成するために、複数のタイルそれぞれに対して、断片処理段階で、タイル内の幾何学的形状の要素を処理することであって、それぞれ、第一および第二の断片処理された出力を生成するため、保護されたタイルがそれぞれ、断片処理段階で一度目および二度目に処理される、処理することと、
保護されたタイルの第一および第二の断片処理された出力が一致しない場合、フォルト信号を生成することと、を含む方法が提供される。
本明細書に記載の原理に従って構成されたグラフィック処理システムは、レンダリングされるフレームのどのタイルが安全重要要素を含むかを、幾何学的形状段階で識別するように構成されている。こうしたタイルは、保護されたタイルと呼ばれ得る。保護されたタイルは、所定の安全レベルを満たすため、例えば、レンダリング段階における保護されたタイルの処理(本明細書では「断片処理段階」とも呼ばれる)を複数回行い、同じ結果が毎回生成されることを確認することにより、グラフィック処理システムで処理され得る。安全重要要素を含まない保護されていないタイルは、レンダリング段階では冗長に処理される必要はなく、安全重要要素を含むタイルと安全重要要素を含まないタイルとの混合を有するフレームの安全レベルを満たす処理要求を低減する。タイリング中に保護されたタイルの識別を、ここで説明する。
幾何学的形状計算におけるエラーは、シーンの非安全重要要素に関連するものでも、フレームの保護されたタイルに書き込まれる要素がレンダリングされるのを生じさせ得る。例えば、図2を参照すると、情報アイコン204に関連する幾何学的形状計算のエラーは、保護されたタイル209の一つ以上にわたってアイコンが誤ってレンダリングされ、機器クラスタの安全重要要素を不明瞭することになり得る。従って、任意の安全重要要素を含むフレームをレンダリングする幾何学的形状処理段階は、グラフィック処理システムで少なくとも二回実施されてもよく、各パスの出力は、幾何学的形状計算が一致することを確認するため比較される。これは、図4の例示的なフローチャートにおいて繰り返す幾何学的形状処理工程406および工程407で実施された確認によって表される。幾何学的形状処理パスの出力が一致しない場合、フォルト信号408がコントローラ316によって発生されて、フォルトが発生したことを示してもよい。冗長化処理を実施することによって、本明細書に記載の原理に従って構成されたグラフィック処理システムは、安全重要幾何学的形状の処理に関して必要な安全レベルを満たすように配置され得る。幾何学的形状処理はタイリングを含む。一部の実施例では、タイリングは、一つ以上のタイリングエンジン310で実施されてもよい。
幾何学的形状処理が完了すると、タイルは断片処理のために処理ユニットに提出され得る。本明細書に記載の原理に従って構成されたグラフィック処理システムは、各保護されたタイルで少なくとも二回の断片処理を実施し、それらのパスの出力を比較してそれらが一致することをチェックするように配置される。断片処理パスの出力が一致しない場合、フォルト信号がコントローラ316によって発生されて、フォルトが起きたことを示すことができる。こうした冗長化処理を実施することにより、グラフィック処理システムは、保護されたタイルの処理に関して必要な安全レベルを満たすように配置され得る。シーン全体を二重にレンダリングすることを避けるため、保護されていないタイルのために断片処理は繰り返さない。したがって、本明細書に記載されるグラフィック処理システムは、安全重要幾何学的形状を含むフレームをレンダリングすることに関与するすべての処理を複製するシステムと比較して、(例えば、電力消費量の減少と遅延の低減の点で)より効率的である。
Claims (20)
- 幾何学的形状の安全重要要素を含むシーンをレンダリングするため複数のタイルに分割されたレンダリング空間を使用するように構成されたグラフィック処理システムであって、
幾何学的形状の要素の一つ以上が幾何学的形状の安全重要要素である、レンダリングされる前記シーンの幾何学的形状の前記要素を受け取り、
前記レンダリング空間の各タイルに対して、そのタイルに含まれる幾何学的形状の要素を示すそれぞれのタイルリストを形成するため、幾何学的形状処理段階で幾何学的形状の前記要素を処理し、
それぞれの断片処理された出力を生成するために、複数の前記タイルそれぞれに対して、断片処理段階で前記タイル内の幾何学的形状要素を処理するように構成され、
前記グラフィック処理システムが、
幾何学的形状の一つ以上の安全重要要素からなるセットを、前記幾何学的形状処理段階で処理させ、
前記幾何学的形状処理段階で、幾何学的形状の一つ以上の安全重要要素からなる前記セットを処理することによって、対応する一つ以上のタイルリストが修正される一つ以上のタイルを、保護されたタイルとして識別し、
それぞれ第一および第二の断片処理された出力を生成するため、前記断片処理段階で、前記保護されたタイルのそれぞれを一度目および二度目に処理させ、
保護されたタイルの前記第一および第二の断片処理された出力が一致しない場合、フォルト信号を生成するように構成されたコントローラを備える、グラフィック処理システム。 - 前記コントローラが、保護されたタイルとして識別されていない一つ以上のタイルを前記断片処理段階で一度処理させるように構成されている、請求項1に記載のグラフィック処理システム。
- 断片処理された出力のシグネチャの特徴を形成するように動作可能なチェックユニットをさらに備え、前記コントローラが、
前記チェックユニットに、保護されたタイルの前記第一および第二の断片処理された出力に対してそれぞれ第一および第二のシグネチャを形成させ、
前記保護されたタイルの前記第一および第二の断片処理された出力が一致するかどうかを判定するため、前記第一および第二のシグネチャを比較するように構成される、請求項1または2に記載のグラフィック処理システム。 - 前記コントローラが、前記チェックユニットに一つ以上の第一の断片処理された出力に関して前記第一のシグネチャを形成させ、一つ以上の第二の断片処理された出力に関して前記第二のシグネチャを形成させるように構成されている、請求項3に記載のグラフィック処理システム。
- 前記第一および第二のシグネチャが、前記コントローラによって前記チェックユニットに向けられた複数の断片処理された出力の上にそれぞれ累積される、請求項3または4に記載のグラフィック処理システム。
- それぞれ第一および第二の断片処理された出力が、データストアで一つ以上のバッファへの書き込みを表す、請求項1〜5のいずれか一項に記載のグラフィック処理システム。
- 前記コントローラが、命令の識別子からの安全重要要素を識別するように構成されている、請求項1〜6のいずれか一項に記載のグラフィック処理システム。
- 前記コントローラが、安全重要要素を含むタイルを保護されたタイルとしてマークするように構成されている、請求項1〜7のいずれか一項に記載のグラフィック処理システム。
- 前記グラフィック処理システムが、アプリケーションからの前記幾何学的形状の要素を受け取るように構成され、前記アプリケーションが、安全重要要素に関連する複数の命令を第一のセットに一緒にグループ化し、非安全重要要素に関連する複数の命令を第二のセットに一緒にグループ化するように構成される、請求項1〜8のいずれか一項に記載のグラフィック処理システム。
- 前記コントローラが、前記幾何学的形状処理段階の幾何学的形状の一つ以上の安全重要要素からなる前記セットを処理する前および後に、前記タイルリストを比較することによって、前記幾何学的形状処理段階の幾何学的形状の一つ以上の安全重要要素からなる前記セットを処理することによってどの前記タイルリストを修正するかを決定するように構成される、請求項1〜9のいずれか一項に記載のグラフィック処理システム。
- 前記グラフィック処理システムが、前記タイルリストのそれぞれについて状態情報を維持するように構成され、前記コントローラが、前記幾何学的形状処理段階の幾何学的形状の一つ以上の安全重要要素からなる前記セットを処理することによってどの前記タイルリストを修正するかを決定するため、前記状態情報を比較するよう構成されている、請求項1〜10のいずれか一項に記載のグラフィック処理システム。
- 前記コントローラが、前記二度目の断片処理のために前記保護されたタイルをメモリに維持するために、前記一度目の断片処理中に前記グラフィック処理システムが前記保護されたタイルに割り当てられたメモリを解放するのを防止するように構成されている、請求項1〜11のいずれか一項に記載のグラフィック処理システム。
- 前記コントローラが、前記グラフィック処理システムに、それぞれ、第一および第二の幾何学的形状処理された出力を生成するように、レンダリングされる前記シーンに対して、一度目および二度目に、前記幾何学的形状処理段階の幾何学的形状の要素を処理させ、前記第一および第二の幾何学的形状処理された出力を比較させ、前記第一および第二の幾何学的形状処理された出力が一致しない場合に、フォルト信号を生成するように構成されている、請求項1〜12のいずれかに記載のグラフィック処理システム。
- 前記コントローラが、幾何学的形状処理された出力をチェックユニットに向けるように構成され、前記チェックユニットが、前記第一の幾何学的形状処理された出力の特徴である一つ以上の第一の幾何学的形状シグネチャを形成し、前記第二の幾何学的形状処理された出力の特徴である一つ以上の第二の幾何学的形状シグネチャを形成するように構成され、前記コントローラが、前記それぞれの第一および第二の幾何学的形状シグネチャを比較することによって前記第一および第二の幾何学的形状処理された出力の比較を実施するように構成される、請求項13に記載のグラフィック処理システム。
- 各断片処理された出力が、前記フォルト信号がどの保護されたタイルが故障を起こしたかを識別するように、単一の保護されたタイルに対応し、前記コントローラが、前記グラフィック処理システムでの断片処理のためにその保護されたタイルを再提出させるように構成されている、請求項1〜14のいずれか一項に記載のグラフィック処理システム。
- 保護されたタイルのレンダリングされた出力が、フォルト信号がその保護されたタイルに関して発生されない場合に、かつその場合にのみ、フレームバッファに記述される、請求項1〜15のいずれか一項に記載のグラフィック処理システム。
- 前記グラフィック処理システムが、一つ以上の以前のレンダリングの前記タイルに関連して形成されたシグネチャを維持するように構成され、保護されたタイルに対して形成された前記第一および/または第二のシグネチャが一つ以上の以前のフレームの対応するタイルのシグネチャと一致する場合、前記グラフィック処理システムが、データバス上でアクセス可能なメモリにその保護されたタイルに対する前記断片処理された出力を記述せず、代わりに前記保護されたタイルのレンダリングされた出力としてその以前のフレームの前記断片処理された出力を使用するように構成されている、請求項1〜16のいずれか一項に記載のグラフィック処理システム。
- 複数のタイルに分割されるレンダリング空間を使用して幾何学的形状の安全重要要素を含むシーンのタイルベースのレンダリングを実施する方法であって、
レンダリングされる前記シーンの幾何学的形状の要素を受け取ることであって、幾何学的形状の前記要素の一つ以上が幾何学的形状の安全重要要素である、受け取ることと、
前記レンダリング空間の各タイルに対して、そのタイルに含まれる幾何学的形状の前記要素を示すそれぞれのタイルリストを形成するように幾何学的形状処理段階で幾何学的形状の要素を処理することであって、幾何学的形状の一つ以上の安全重要要素からなるセットが前記幾何学的形状処理段階で処理される、処理することと、
前記幾何学的形状処理段階で幾何学的形状の一つ以上の安全重要要素からなる前記セットを処理することによって、対応する一つ以上のタイルリストが修正される一つ以上のタイルを、保護されたタイルとして識別することと、
それぞれの断片処理された出力を生成するために、複数の前記タイルのそれぞれに対して、断片処理段階で前記タイル内の幾何学的形状の要素を処理することであって、それぞれ第一および第二の断片処理された出力を生成するように、前記保護されたタイルがそれぞれ前記断片処理段階で一度目および二度目に処理される、処理することと、
保護されたタイルの前記第一および第二の断片処理された出力が一致しない場合、フォルト信号を生成することと、を含む、方法。 - 前記断片処理段階において、保護されたタイルとして識別されていない一つ以上のタイルを一度処理することをさらに含む、請求項18に記載の方法。
- 請求項18または19に記載の方法を実施するためのコンピュータプログラムコード。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB1907697.5A GB2579111B (en) | 2019-05-30 | 2019-05-30 | Functional safety in graphics processing systems |
GB1907697.5 | 2019-05-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020198099A true JP2020198099A (ja) | 2020-12-10 |
JP6961755B2 JP6961755B2 (ja) | 2021-11-05 |
Family
ID=67385716
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020094564A Active JP6961755B2 (ja) | 2019-05-30 | 2020-05-29 | グラフィック処理システムにおける機能的安全性 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20200380758A1 (ja) |
EP (1) | EP3745268B1 (ja) |
JP (1) | JP6961755B2 (ja) |
CN (1) | CN112017104B (ja) |
GB (1) | GB2579111B (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11625808B2 (en) | 2020-07-30 | 2023-04-11 | Arm Limited | Graphics processing systems |
CN112598092B (zh) * | 2020-12-18 | 2022-10-18 | 湖南特能博世科技有限公司 | 图元识别匹配方法、装置、计算机设备及可读存储介质 |
GB2598423B (en) * | 2021-01-26 | 2022-11-09 | Imagination Tech Ltd | Method and system for safety critical rendering of a frame |
EP4033450B1 (en) | 2021-01-26 | 2023-12-06 | Imagination Technologies Limited | Method and system for safety critical rendering of a frame |
GB2598422B (en) * | 2021-01-26 | 2022-11-02 | Imagination Tech Ltd | Method and system for safety critical rendering of a frame |
GB2600789B (en) * | 2021-04-19 | 2023-05-31 | Imagination Tech Ltd | Tile Region Protection using multiple GPUs |
GB2610659B (en) * | 2021-09-08 | 2024-01-03 | Advanced Risc Mach Ltd | Graphics processing systems |
GB2605664B (en) | 2021-09-30 | 2023-03-29 | Imagination Tech Ltd | Processor with hardware pipeline |
GB2605665B (en) * | 2021-09-30 | 2023-11-01 | Imagination Tech Ltd | Graphics processor |
CN114463160B (zh) * | 2022-01-30 | 2022-10-28 | 摩尔线程智能科技(北京)有限责任公司 | 一种图形流水线的并行处理方法、装置及可读存储介质 |
DE102022110711A1 (de) | 2022-05-02 | 2023-11-02 | Pilz Gmbh & Co. Kg | Computerimplementiertes Verfahren, Verfahren, Computerprogrammprodukt |
CN115100022B (zh) * | 2022-08-23 | 2022-12-06 | 芯动微电子科技(珠海)有限公司 | 图形处理方法及系统 |
CN115880408A (zh) * | 2022-10-13 | 2023-03-31 | 芯动微电子科技(珠海)有限公司 | 一种分块渲染模式图形处理方法及系统 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016511869A (ja) * | 2013-01-29 | 2016-04-21 | バイエリシエ・モトーレンウエルケ・アクチエンゲゼルシヤフト | 3d画像データの処理のための方法及び装置 |
US20160138968A1 (en) * | 2013-07-18 | 2016-05-19 | Freescale Semiconductor, Inc. | Apparatus and method for checking the integrity of visual display information |
US20160379333A1 (en) * | 2015-06-23 | 2016-12-29 | Freescale Semiconductor, Inc. | Apparatus and method for verifying fragment processing related data in graphics pipeline processing |
US20180165814A1 (en) * | 2016-12-13 | 2018-06-14 | Qualcomm Incorporated | Data content integrity in display subsystem for safety critical use cases |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9836808B2 (en) * | 2015-06-23 | 2017-12-05 | Nxp Usa, Inc. | Apparatus and method for verifying image data comprising mapped texture image data |
GB2542133B (en) * | 2015-09-08 | 2020-05-27 | Imagination Tech Ltd | Graphics processing method and system for processing sub-primitives |
GB2559042B (en) * | 2015-12-21 | 2019-06-05 | Imagination Tech Ltd | Allocation of tiles to processing engines in a graphics processing system |
GB201602117D0 (en) * | 2016-02-05 | 2016-03-23 | Bae Systems Plc | Method and apparatus for generating an image |
GB2558886B (en) * | 2017-01-12 | 2019-12-25 | Imagination Tech Ltd | Graphics processing units and methods for controlling rendering complexity using cost indications for sets of tiles of a rendering space |
GB2558885B (en) * | 2017-01-12 | 2021-04-07 | Imagination Tech Ltd | Graphics processing units and methods for subdividing a set of one or more tiles of a rendering space for rendering |
US10467774B2 (en) * | 2017-11-06 | 2019-11-05 | Qualcomm Incorporated | Memory address flipping to determine data content integrity in GPU sub-system |
US10848272B2 (en) * | 2017-12-13 | 2020-11-24 | Qualcomm Incorporated | Error detection in automobile tell-tales |
US11001143B2 (en) * | 2018-12-19 | 2021-05-11 | Qualcomm Incorporated | Dynamically re-configurable displays with reconfigurable regions of interest for safety critical content |
-
2019
- 2019-05-30 GB GB1907697.5A patent/GB2579111B/en active Active
-
2020
- 2020-05-29 EP EP20177302.5A patent/EP3745268B1/en active Active
- 2020-05-29 JP JP2020094564A patent/JP6961755B2/ja active Active
- 2020-06-01 CN CN202010484661.1A patent/CN112017104B/zh active Active
- 2020-06-01 US US16/889,233 patent/US20200380758A1/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016511869A (ja) * | 2013-01-29 | 2016-04-21 | バイエリシエ・モトーレンウエルケ・アクチエンゲゼルシヤフト | 3d画像データの処理のための方法及び装置 |
US20160138968A1 (en) * | 2013-07-18 | 2016-05-19 | Freescale Semiconductor, Inc. | Apparatus and method for checking the integrity of visual display information |
US20160379333A1 (en) * | 2015-06-23 | 2016-12-29 | Freescale Semiconductor, Inc. | Apparatus and method for verifying fragment processing related data in graphics pipeline processing |
US20180165814A1 (en) * | 2016-12-13 | 2018-06-14 | Qualcomm Incorporated | Data content integrity in display subsystem for safety critical use cases |
Also Published As
Publication number | Publication date |
---|---|
GB2579111B (en) | 2021-06-23 |
EP3745268A1 (en) | 2020-12-02 |
US20200380758A1 (en) | 2020-12-03 |
JP6961755B2 (ja) | 2021-11-05 |
GB2579111A (en) | 2020-06-10 |
GB201907697D0 (en) | 2019-07-17 |
CN112017104A (zh) | 2020-12-01 |
CN112017104B (zh) | 2022-06-14 |
EP3745268B1 (en) | 2023-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6961755B2 (ja) | グラフィック処理システムにおける機能的安全性 | |
JP7512032B2 (ja) | タイル領域保護 | |
JP7568675B2 (ja) | 定期的リセット | |
US11880907B2 (en) | Configuration check for safety-critical GPU | |
GB2579699A (en) | Tile region protection | |
US11587198B2 (en) | Critical workload check | |
CN114898030B (zh) | 用于帧的安全关键渲染的方法和系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210510 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20210510 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210813 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210914 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211013 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6961755 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |