JP2020188569A - Switching circuit and gate drive circuit - Google Patents
Switching circuit and gate drive circuit Download PDFInfo
- Publication number
- JP2020188569A JP2020188569A JP2019091202A JP2019091202A JP2020188569A JP 2020188569 A JP2020188569 A JP 2020188569A JP 2019091202 A JP2019091202 A JP 2019091202A JP 2019091202 A JP2019091202 A JP 2019091202A JP 2020188569 A JP2020188569 A JP 2020188569A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- gate
- sense
- current
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 48
- 239000000758 substrate Substances 0.000 claims description 6
- 230000006866 deterioration Effects 0.000 abstract description 8
- 238000000034 method Methods 0.000 description 17
- 230000036413 temperature sense Effects 0.000 description 11
- 230000008569 process Effects 0.000 description 9
- 230000007423 decrease Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Landscapes
- Power Conversion In General (AREA)
Abstract
Description
本明細書に開示の技術は、スイッチング回路とゲート駆動回路に関する。 The techniques disclosed herein relate to switching circuits and gate drive circuits.
特許文献1には、メインスイッチング素子と、メインスイッチング素子に対して並列に接続されたセンススイッチング素子を備えるスイッチング回路が開示されている。メインスイッチング素子のゲートとセンススイッチング素子のゲートは共通化されている。このため、センススイッチング素子はメインスイッチング素子と略同時にオン−オフする。メインスイッチング素子とセンススイッチング素子が同時にオンしたときに、センススイッチング素子に流れる電流がメインスイッチング素子に流れる電流よりも小さくなるようにメインスイッチング素子とセンススイッチング素子が構成されている。センススイッチング素子には、センス抵抗が直列に接続されている。センス抵抗に生じる電圧から、センススイッチング素子に流れる電流が検出される。センススイッチング素子に流れる電流を検出することで、メインスイッチング素子に流れる電流を予測することができる。このため、センススイッチング素子に流れる電流に基づいて、メインスイッチング素子に過電流が流れているか否かを判定することができる。 Patent Document 1 discloses a switching circuit including a main switching element and a sense switching element connected in parallel to the main switching element. The gate of the main switching element and the gate of the sense switching element are shared. Therefore, the sense switching element is turned on and off substantially at the same time as the main switching element. When the main switching element and the sense switching element are turned on at the same time, the main switching element and the sense switching element are configured so that the current flowing through the sense switching element becomes smaller than the current flowing through the main switching element. A sense resistor is connected in series to the sense switching element. The current flowing through the sense switching element is detected from the voltage generated in the sense resistor. By detecting the current flowing through the sense switching element, the current flowing through the main switching element can be predicted. Therefore, it is possible to determine whether or not an overcurrent is flowing in the main switching element based on the current flowing in the sense switching element.
メインスイッチング素子の使用中に、メインスイッチング素子が繰り返し発熱する。その結果、メインスイッチング素子が熱によって劣化する。本明細書では、第1の発明として、メインスイッチング素子の劣化を検出する技術を提案する。 During the use of the main switching element, the main switching element repeatedly generates heat. As a result, the main switching element is deteriorated by heat. In the present specification, as the first invention, a technique for detecting deterioration of a main switching element is proposed.
本明細書が開示する第1の発明は、スイッチング回路であって、第1配線と、第2配線と、前記第1配線と前記第2配線の間に接続されたメインスイッチング素子と、前記メインスイッチング素子と共通の半導体基板に設けられているとともに前記第1配線と前記第2配線の間に前記メインスイッチング素子に対して並列に接続されたセンススイッチング素子と、メイン電流検出器と、センス電流検出器と、制御装置を有している。前記メインスイッチング素子と前記センススイッチング素子が同時にオンしたときに、前記センススイッチング素子に流れる電流が前記メインスイッチング素子に流れる電流よりも小さくなるように前記メインスイッチング素子と前記センススイッチング素子が構成されている。前記メイン電流検出器が、前記第1配線または前記第2配線に流れる電流であるメイン電流を検出する。前記センス電流検出器が、前記センススイッチング素子に流れる電流であるセンス電流を検出する。前記制御装置が、前記メイン電流と前記センス電流の比が予め定められた範囲内の値であるか否かを判定する。 The first invention disclosed in the present specification is a switching circuit, which comprises a first wiring, a second wiring, a main switching element connected between the first wiring and the second wiring, and the main. A sense switching element provided on a semiconductor substrate common to the switching element and connected in parallel to the main switching element between the first wiring and the second wiring, a main current detector, and a sense current. It has a detector and a control device. When the main switching element and the sense switching element are turned on at the same time, the main switching element and the sense switching element are configured so that the current flowing through the sense switching element becomes smaller than the current flowing through the main switching element. There is. The main current detector detects the main current, which is the current flowing through the first wiring or the second wiring. The sense current detector detects a sense current, which is a current flowing through the sense switching element. The control device determines whether or not the ratio of the main current to the sense current is within a predetermined range.
このスイッチング回路では、メインスイッチング素子とセンススイッチング素子が同時にオンすると、第1配線と第2配線の間に電流が流れる。この場合、メインスイッチング素子に流れる電流とセンススイッチング素子に流れる電流を合わせた電流が、第1配線及び第2配線に流れる電流と等しくなる。センススイッチング素子に流れる電流がメインスイッチング素子に流れる電流よりも小さいので、第1配線及び第2配線に流れる電流はメインスイッチング素子に流れる電流と略等しい。このスイッチング回路では、メイン電流検出器が、第1配線または第2配線に流れるメイン電流(すなわち、メインスイッチング素子に流れる電流と略等しい電流)を検出する。また、センス電流検出器が、センススイッチング素子に流れるセンス電流を検出する。また、制御装置が、メイン電流とセンス電流の比が予め定められた範囲内の値であるか否かを判定する。熱によって半導体基板に歪が生じると、メインスイッチング素子の特性とセンススイッチング素子の特性が変化する。すると、メインスイッチング素子に流れる電流とセンススイッチング素子に流れるセンス電流の比が変化する。したがって、制御装置がメイン電流とセンス電流の比が予め定められた範囲内の値であるか否かを判定することで、メインスイッチング素子の劣化を検出することができる。 In this switching circuit, when the main switching element and the sense switching element are turned on at the same time, a current flows between the first wiring and the second wiring. In this case, the total current of the current flowing through the main switching element and the current flowing through the sense switching element becomes equal to the current flowing through the first wiring and the second wiring. Since the current flowing through the sense switching element is smaller than the current flowing through the main switching element, the current flowing through the first wiring and the second wiring is substantially equal to the current flowing through the main switching element. In this switching circuit, the main current detector detects the main current flowing through the first or second wiring (that is, a current substantially equal to the current flowing through the main switching element). Further, the sense current detector detects the sense current flowing through the sense switching element. Further, the control device determines whether or not the ratio of the main current and the sense current is within a predetermined range. When the semiconductor substrate is distorted by heat, the characteristics of the main switching element and the characteristics of the sense switching element change. Then, the ratio of the current flowing through the main switching element and the sense current flowing through the sense switching element changes. Therefore, the deterioration of the main switching element can be detected by the control device determining whether or not the ratio of the main current to the sense current is within a predetermined range.
また、本明細書では、第2の発明として、スイッチング素子のゲートの電位を好適に制御する技術を提案する。 Further, in the present specification, as a second invention, a technique for appropriately controlling the potential of the gate of the switching element is proposed.
一般に、スイッチング素子のゲートの電位は、ゲート閾値よりも高いゲートオン電位と前記ゲート閾値よりも低いゲートオフ電位の間で制御される。ゲートにゲートオン電位が印加されるとスイッチング素子がオンし、ゲートにゲートオフ電位が印加されるとスイッチング素子がオフする。また、スイッチング素子のゲートにノイズが印加され、誤ってスイッチング素子がオンする場合がある。このように意図せずスイッチング素子がオンする現象は、誤点弧と呼ばれる。誤点弧を防止するために、ゲートオフ電位として負電位(負極(ソース、エミッタ等)の電位よりも低い電位)を印加することができる。しかしながら、ゲートオフ電位として負電位を用いると、スイッチング素子がターンオフするときに高いサージ電圧が発生し易い。本明細書では、第2の発明として、スイッチング素子の誤点弧を防止しながら、ターンオフ時のサージ電圧を抑制する技術を提案する。 In general, the gate potential of a switching element is controlled between a gate-on potential higher than the gate threshold and a gate-off potential lower than the gate threshold. When a gate-on potential is applied to the gate, the switching element is turned on, and when a gate-off potential is applied to the gate, the switching element is turned off. In addition, noise may be applied to the gate of the switching element, and the switching element may be turned on by mistake. The phenomenon in which the switching element is turned on unintentionally in this way is called an erroneous arc. A negative potential (a potential lower than the potential of the negative electrode (source, emitter, etc.)) can be applied as the gate-off potential in order to prevent false ignition. However, when a negative potential is used as the gate-off potential, a high surge voltage is likely to be generated when the switching element is turned off. In the present specification, as a second invention, a technique for suppressing a surge voltage at turn-off while preventing an erroneous arc of a switching element is proposed.
本明細書が開示する第2の発明は、ゲート駆動回路であって、スイッチング素子のゲートの電位を、ゲート閾値よりも高いゲートオン電位と前記ゲート閾値よりも低いゲートオフ電位の間で変化させる。このゲート駆動回路は、前記スイッチング素子の温度が基準温度以上のときに前記ゲートオフ電位として負電位である第1電位を前記ゲートに印加し、前記スイッチング素子の温度が基準温度未満のときに前記ゲートオフ電位として前記第1電位よりも高い第2電位を前記ゲートに印加する。 A second invention disclosed herein is a gate drive circuit that changes the gate potential of a switching element between a gate-on potential higher than the gate threshold and a gate-off potential lower than the gate threshold. This gate drive circuit applies a first potential, which is a negative potential as the gate-off potential, to the gate when the temperature of the switching element is equal to or higher than the reference temperature, and the gate-off when the temperature of the switching element is lower than the reference temperature. A second potential higher than the first potential is applied to the gate as a potential.
スイッチング素子のゲート閾値は、スイッチング素子の温度が高いほど低くなる。このため、スイッチング素子の誤点弧は、スイッチング素子の温度が高いほど生じ易い。上記のゲート駆動回路では、スイッチング素子の温度が基準温度以上(すなわち、高温)のときにゲートオフ電位として負電位である第1電位をゲートに印加する。このため、誤点弧が生じやすい高温時でも、スイッチング素子の誤点弧が防止される。また、上記のゲート駆動回路では、スイッチング素子の温度が基準温度未満(すなわち、低温)のときにゲートオフ電位として第1電位よりも高い第2電位をゲートに印加する。低温時には誤点弧が生じ難いので、ゲートオフ電位として第1電位よりも高い第2電位を用いても、誤点弧が防止される。また、第1電位よりも高い第2電位をゲートに印加すると、ターンオフ時に生じるサージ電圧を抑制することができる。以上に説明したように、このゲート駆動回路によれば、スイッチング素子の誤点弧を防止しながら、ターンオフ時のサージ電圧を抑制することができる。 The gate threshold value of the switching element decreases as the temperature of the switching element increases. Therefore, an erroneous arc of the switching element is more likely to occur as the temperature of the switching element is higher. In the above gate drive circuit, when the temperature of the switching element is equal to or higher than the reference temperature (that is, high temperature), a first potential, which is a negative potential, is applied to the gate as a gate-off potential. Therefore, even at a high temperature where an erroneous arc is likely to occur, the erroneous arc of the switching element is prevented. Further, in the above-mentioned gate drive circuit, when the temperature of the switching element is lower than the reference temperature (that is, low temperature), a second potential higher than the first potential is applied to the gate as the gate-off potential. Since erroneous arcs are unlikely to occur at low temperatures, erroneous arcs can be prevented even if a second potential higher than the first potential is used as the gate-off potential. Further, when a second potential higher than the first potential is applied to the gate, the surge voltage generated at turn-off can be suppressed. As described above, according to this gate drive circuit, it is possible to suppress the surge voltage at the time of turn-off while preventing the erroneous arc of the switching element.
(実施例1)
図1に示すインバータ回路10は、直流電源16が供給する直流電力を三相交流電力に変換し、三相交流電力をモータ18に供給する。インバータ回路10は、高電位配線12と、低電位配線14と、3つの出力配線50a〜50cを有している。直流電源16の正極は高電位配線12に接続されている。直流電源16の負極は低電位配線14に接続されている。出力配線50a〜50cは、モータ18に接続されている。
(Example 1)
The
インバータ回路10は、6個の半導体モジュール20a〜20fを有している。半導体モジュール20a〜20fに対して、ゲート制御回路30a〜30fが接続されている。各ゲート制御回路30は、各半導体モジュール20が内蔵するスイッチング素子をオン−オフさせる。半導体モジュール20aは、高電位配線12と出力配線50aの間に接続されている。半導体モジュール20aがオンすると、高電位配線12から出力配線50aへ電流が流れる。半導体モジュール20bは、高電位配線12と出力配線50bの間に接続されている。半導体モジュール20bがオンすると、高電位配線12から出力配線50bへ電流が流れる。半導体モジュール20cは、高電位配線12と出力配線50cの間に接続されている。半導体モジュール20cがオンすると、高電位配線12から出力配線50cへ電流が流れる。半導体モジュール20dは、出力配線50aと低電位配線14の間に接続されている。半導体モジュール20dがオンすると、出力配線50aから低電位配線14へ電流が流れる。半導体モジュール20eは、出力配線50bと低電位配線14の間に接続されている。半導体モジュール20eがオンすると、出力配線50bから低電位配線14へ電流が流れる。半導体モジュール20fは、出力配線50cと低電位配線14の間に接続されている。半導体モジュール20fがオンすると、出力配線50cから低電位配線14へ電流が流れる。各半導体モジュール20a〜20fがスイッチングすることで、直流電力が三相交流電力に変換される。
The
インバータ回路10は、処理回路40を有している。処理回路40は、ゲート制御回路30a〜30fのそれぞれに接続されている。処理回路40は、ゲート制御回路30a〜30fのそれぞれを制御する。処理回路40は、ゲート制御回路30a〜30fを介して半導体モジュール20a〜20fの動作を制御する。半導体モジュール20a〜20fが適宜スイッチングすることで、高電位配線12と低電位配線14の間に供給されている直流電力が三相交流電圧に変換され、変換された三相交流電圧が出力配線50a〜50cを介してモータ18に供給される。
The
出力配線50aには、電流センサ52aが設置されている。電流センサ52aは、出力配線50aに流れる電流を検出する。出力配線50bには、電流センサ52bが設置されている。電流センサ52bは、出力配線50bに流れる電流を検出する。出力配線50cには、電流センサ52cが設置されている。電流センサ52cは、出力配線50cに流れる電流を検出する。電流センサ52a〜52cの検出値は、処理回路40に入力される。
A
次に、半導体モジュール20とゲート制御回路30の詳細について説明する。なお、半導体モジュール20a〜20f及びゲート制御回路30a〜30fは共通の構成を有しているので、以下では、半導体モジュール20dとゲート制御回路30dについて説明する。
Next, the details of the semiconductor module 20 and the gate control circuit 30 will be described. Since the
図2に示すように、半導体モジュール20dは、還流ダイオード22、メインスイッチング素子23、還流ダイオード24、センススイッチング素子25、及び、温度センスダイオード26を有している。還流ダイオード22、メインスイッチング素子23、還流ダイオード24、センススイッチング素子25、及び、温度センスダイオード26は、共通の半導体基板に設けられている。したがって、半導体モジュール20dの動作中に、還流ダイオード22、メインスイッチング素子23、還流ダイオード24、センススイッチング素子25、及び、温度センスダイオード26は、略同じ温度となる。
As shown in FIG. 2, the
メインスイッチング素子23は、絶縁ゲート型のスイッチング素子であり、本実施例ではMOSFET(metal oxide semiconductor field effect transistor)である。メインスイッチング素子23のドレインは、出力配線50aに接続されている。メインスイッチング素子23のソースは、低電位配線14に接続されている。メインスイッチング素子23に対して並列に、還流ダイオード22が接続されている。還流ダイオード22のアノードはメインスイッチング素子23のソースに接続されている。還流ダイオード22のカソードはメインスイッチング素子23のドレインに接続されている。
The
センススイッチング素子25は、絶縁ゲート型のスイッチング素子であり、本実施例ではMOSFETである。センススイッチング素子25のドレインは、出力配線50aに接続されている。センススイッチング素子25のソースは、後述する電流センス抵抗36を介して低電位配線14に接続されている。すなわち、センススイッチング素子25は、出力配線50aと低電位配線14の間にメインスイッチング素子23に対して並列に接続されている。センススイッチング素子25のゲートは、メインスイッチング素子23のゲートに接続されている。したがって、センススイッチング素子25のゲートは、メインスイッチング素子23のゲートと同電位である。このため、センススイッチング素子25は、メインスイッチング素子23と同時にオンし、同時にオフする。センススイッチング素子25は、メインスイッチング素子23よりもはるかに小型(小面積)である。センススイッチング素子25に対して並列に、還流ダイオード24が接続されている。還流ダイオード24のアノードはセンススイッチング素子25のソースに接続されている。還流ダイオード24のカソードはセンススイッチング素子25のドレインに接続されている。
The
センススイッチング素子25とメインスイッチング素子23がオンすると、図2に示すように、出力配線50aから半導体モジュール20dに電流IM1(以下、メイン電流IM1という)が流れる。メイン電流IM1は、半導体モジュール20dを介して低電位配線14へ流れる。メイン電流IM1は、半導体モジュール20d内で、メインスイッチング素子23とセンススイッチング素子25に分岐して流れる。上述したように、センススイッチング素子25は、メインスイッチング素子23よりもはるかに小型である。このため、センススイッチング素子25に流れる電流IS(以下、センス電流ISという)は、メインスイッチング素子23に流れる電流IM2よりもはるかに小さい。このため、電流IM2はメイン電流IM1と略等しい。通常時は、メイン電流IM1(≒電流IM2)とセンス電流ISの比IM1/ISは、略一定となる。より詳細には、通常時は、比IM1/ISは、半導体モジュール20dの温度によって若干変動するものの、それほど大きく変動しない。但し、半導体モジュール20dを構成する半導体基板に歪が生じると、比IM1/ISが大きく変動する。
When the
温度センスダイオード26は、半導体モジュール20dの温度を検出するために設けられている。半導体モジュール20dの温度に応じて、温度センスダイオード26の順方向電圧降下が変化する。したがって、温度センスダイオード26の順方向電圧降下を検出することで、半導体モジュール20dの温度を検出することができる。
The
ゲート制御回路30dは、半導体モジュール20dに接続されている。また、ゲート制御回路30dは、絶縁素子39a〜39cを介して処理回路40に接続されている。絶縁素子39a〜39cは、例えばフォトカプラ等のような、ゲート制御回路30dと処理回路40の間を絶縁した状態で信号の送受信を行うことが可能な素子である。ゲート制御回路30dは、ゲート駆動回路32、温度モニタ回路34、電流センス抵抗36、及び、AD変換器38を有している。
The
ゲート駆動回路32は、メインスイッチング素子23のゲート及びセンススイッチング素子25のゲートに接続されている。ゲート駆動回路32は、メインスイッチング素子23のゲート及びセンススイッチング素子25のゲートの電位を制御することで、メインスイッチング素子23及びセンススイッチング素子25をスイッチングさせる。また、ゲート駆動回路32は、絶縁素子39aを介して処理回路40に接続されている。ゲート駆動回路32には、処理回路40からPWM信号が送信される。PWM信号は、メインスイッチング素子23及びセンススイッチング素子25のスイッチングタイミングを指示する信号である。ゲート駆動回路32は、PWM信号に応じて、メインスイッチング素子23及びセンススイッチング素子25をスイッチングさせる。
The
上述したように、電流センス抵抗36は、センススイッチング素子25のソースと低電位配線14の間に接続されている。センススイッチング素子25がオンすると、センス電流ISが電流センス抵抗36に流れる。このため、電流センス抵抗36の両端の間に、センス電流ISに比例する電圧VSが生じる。AD変換器38は、センススイッチング素子25の両端に接続されている。また、AD変換器38は、絶縁素子39cを介して処理回路40に接続されている。AD変換器38は、電流センス抵抗36の両端間の電圧VSをデジタル値に変換し、電圧VSのデジタル値を処理回路40に送信する。上述したように、電圧VSはセンス電流ISに比例する。したがって、AD変換器38は、センス電流ISのデジタル値を処理回路40に送信しているに等しい。
As described above, the
温度モニタ回路34は、温度センスダイオード26に接続されている。温度モニタ回路34は、温度センスダイオード26に直流電流を流すとともに、温度センスダイオード26のアノード−カソード間の電圧(すなわち、順方向電圧降下)を検出する。上述したように、温度センスダイオード26の順方向電圧降下は、半導体モジュール20dの温度によって変化する。温度モニタ回路34は、検出した順電圧降下に基づいて、半導体モジュール20dの温度Taを特定する。温度モニタ回路34は、絶縁素子39bを介して処理回路40に接続されている。温度モニタ回路34は、検出した温度Taを絶縁素子39bを介して処理回路40に送信する。
The
上述したように、処理回路40は、PWM信号をゲート駆動回路32に送信することで、メインスイッチング素子23とセンススイッチング素子25を制御する。また、処理回路40は、メモリを内蔵している。メモリには、メイン電流IM1とセンス電流ISの比IM1/ISの初期値(出荷時の値)が記憶されている。なお、上述したように、比IM1/ISは、半導体モジュール20dの温度Taに応じて若干変化する。したがって、メモリには、比IM1/ISの初期値の温度特性が記憶されている。例えば、温度毎に比IM1/ISの初期値が記憶されていてもよいし、比IM1/ISと温度Taとの相関を示す関数やグラフが記憶されていてもよい。上述したように、処理回路40には、半導体モジュール20dの温度Taと電圧VS(センス電流ISの大きさを示す値)が送信される。また、処理回路40は、電流センサ52aに接続されている。電流センサ52aは、出力配線50aに流れるメイン電流IM1の値を処理回路40に送信する。処理回路40は、比IM1/ISの初期値の温度特性、温度Ta、センス電流IS、及び、メイン電流IM1に基づいて、半導体モジュール20dが劣化したか否かを判定する。処理回路40は、図3に示す処理によって、半導体モジュール20dが劣化したか否かを判定する。
As described above, the
図3のステップS2において、処理回路40は、メインスイッチング素子23のゲート電圧がハイレベルか否か(すなわち、メインスイッチング素子23とセンススイッチング素子25がオンしているか否か)を判定する。なお、図2の回路では、処理回路40は、PWM信号に基づいて、ゲート電圧がハイレベルか否か(すなわち、PWM信号がゲート電圧をハイレベルにすることを指示しているか否か)を判定する。また、変形例では、図4に示すように、ゲート電圧を検出するゲート電圧モニタ回路33を設け、ゲート電圧モニタ回路33から絶縁素子39dを介して処理回路40にゲート電圧の検出値を送信するようにしてもよい。処理回路40は、ゲート電圧がローレベルである間(すなわち、メインスイッチング素子23とセンススイッチング素子25がオフしている間)は、ステップS2の判定を繰り返し実施する。処理回路40は、ステップS2でゲート電圧がハイレベルだと判定すると、ステップS4を実行する。したがって、ステップS4以降の処理は、メインスイッチング素子23とセンススイッチング素子25がオンしている状態で実行される。
In step S2 of FIG. 3, the
ステップS4において、処理回路40は、メイン電流IM1、センス電流IS、及び、温度Taを取得する。より詳細には、処理回路40は、電流センサ52aからメイン電流IM1を読み取る。また、処理回路40は、AD変換器38からセンス電流ISを読み取る。また、処理回路40は、温度モニタ回路34から温度Taを読み取る。以下では、ステップS4で読み取ったメイン電流IM1、センス電流IS、及び、温度Taを、メイン電流IM1、センス電流IS、及び、温度Taの現在値という場合がある。
In step S4, the
ステップS6において、処理回路40は、メイン電流IM1及びセンス電流ISの現在値から、比IM1/ISを算出する。以下では、ステップS6で算出した比IM1/ISを、比IM1/ISの現在値という場合がある。
In step S6, the
ステップS8において、処理回路40は、温度Taに対応する比IM1/ISの初期値を特定する。上述したように、処理回路40のメモリは、比IM1/ISの初期値の温度特性を記憶している。処理回路40は、ステップS4で読み取った温度Ta(温度Taの現在値)とメモリに記憶されている比IM1/ISの初期値の温度特性に基づいて、その温度Taのときの比IM1/ISの初期値を算出する。
In step S8, the
ステップS10において、処理回路40は、ステップS6で算出した比IM1/ISの現在値と、ステップS8で算出した比IM1/ISの初期値とを比較する。これによって、処理回路40は、比IM1/ISの現在値が比IM1/ISの初期値に対して正常範囲内にあるか否かを判定する。例えば、比IM1/ISの初期値に対して一定の割合の範囲内(例えば、プラスマイナス10%の範囲内)を正常範囲としてもよいし、比IM1/ISの初期値に対して一定の値の範囲内(例えば、初期値と現在値の差の絶対値が所定値以内となる範囲内)を正常範囲としてもよい。上述したように、半導体基板が劣化すると、比IM1/ISが初期値に対して変動する。したがって、比IM1/ISの現在値が比IM1/ISの初期値に対して予め定められた範囲内にあるか否かを判定することで、メインスイッチング素子23が劣化したか否かを判定することができる。
In step S10, the
ステップS10で比IM1/ISの現在値が正常範囲内であると判定した場合には、処理回路40は、図3の処理を最初から繰り返す。ステップS10で比IM1/ISの現在値が正常範囲内にないと判定した場合には、処理回路40は、ステップS12で劣化アラームを出力(例えば、警告灯を点灯)する。さらに、処理回路40は、メインスイッチング素子23に流れる電流IM2が一定値以下となるように、モータ18に供給する出力電流を制限する。これにより、劣化したメインスイッチング素子23に流れる電流IM2が抑制され、メインスイッチング素子23のそれ以上の劣化が抑制される。
When it is determined in step S10 that the current value of the ratio IM1 / IS is within the normal range, the
なお、図3の処理に代えて、図5の処理を実行してもよい。図5の処理では、図3のステップS6〜S10の代わりに、ステップS8a、S10aを実行する。ステップS8aでは、処理回路40は、メモリに記憶されている比IM1/ISの初期値の温度特性と、温度Taの現在値と、メイン電流IM1の現在値に基づいて、その温度Taとそのメイン電流IM1に対応するセンス電流ISの初期値を算出する。その後、処理回路40は、ステップS10aにおいて、センス電流ISの現在値が、ステップS8aで特定したセンス電流ISの初期値に対して、正常範囲内にあるか否かを判定する。図5のステップS8a〜S10aの処理は、図3のステップS6〜S10の処理と実質的に等しい。したがって、図5の処理でも、メインスイッチング素子23が劣化したか否かを判定することができる。
The process of FIG. 5 may be executed instead of the process of FIG. In the process of FIG. 5, steps S8a and S10a are executed instead of steps S6 to S10 of FIG. In step S8a, the
また、処理回路40は、劣化の有無の判定だけでなく、劣化の度合いを判定してもよい。そして、劣化の度合いが高いほど、メインスイッチング素子23に流れる電流IM2を少なくするように制御を行ってもよい。
Further, the
また、図2では、AD変換器38が電圧VS(すなわち、センス電流IS)の値を、その数値を示す信号として処理回路40へ送信した。しかしながら、ゲート制御回路30dが、電圧VSの大きさに応じてデューティ比が変化する信号を処理回路40へ送信してもよい。この場合、電圧VSを検出する回路が、図6に示す構成を備えていてもよい。図6では、電圧VSが増幅器38aによって増幅される。増幅器38aの出力電圧Vout1は、コンパレータ38bの非反転入力端子に入力される。コンパレータ38bの反転入力端子には三角波生成器38cから一定振幅かつ一定周波数の三角波が入力される。増幅器38aの出力電圧Vout1は、三角波の振幅範囲内で変化する。コンパレータ38bは、出力電圧Vout1が三角波よりも高いときはハイレベルを出力し、出力電圧Vout1が三角波以下であるときはローレベルを出力する。したがって、コンパレータ38bの出力電圧Vout2は、電圧VSに応じてデューティ比が変化するパルス信号となる。処理回路40は、パルス信号から電圧VSを検出することができる。また、図7に示すように、AD変換器38と絶縁素子39cの間にデューティ変換器38dを設け、デューティ変換器38dからデューティ比が変化する信号を処理回路40に送信してもよい。
Further, in FIG. 2, the
(実施例2)
図8に示すインバータ回路100は、直流電源116が供給する直流電力を三相交流電力に変換し、三相交流電力をモータ118に供給する。インバータ回路100は、高電位配線112と、低電位配線114と、3つの出力配線150a〜150cを有している。直流電源116の正極は高電位配線112に接続されている。直流電源116の負極は低電位配線114に接続されている。出力配線150a〜150cは、モータ118に接続されている。
(Example 2)
The
インバータ回路100は、6個のスイッチング素子125a〜125fと6個のゲート制御回路130a〜130fを有している。スイッチング素子125a〜125fは、それぞれ、絶縁ゲート型のスイッチング素子であり、本実施例ではMOSFETである。スイッチング素子125aのドレインは高電位配線112に接続されている。スイッチング素子125aのソースは出力配線150aに接続されている。スイッチング素子125aのゲートはゲート制御回路130aに接続されている。ゲート制御回路130aは、スイッチング素子125aのゲートの電位を制御する。スイッチング素子125aがオンすると、高電位配線112から出力配線150aへ電流が流れる。スイッチング素子125bのドレインは高電位配線112に接続されている。スイッチング素子125bのソースは出力配線150bに接続されている。スイッチング素子125bのゲートはゲート制御回路130bに接続されている。ゲート制御回路130bは、スイッチング素子125bのゲートの電位を制御する。スイッチング素子125bがオンすると、高電位配線112から出力配線150bへ電流が流れる。スイッチング素子125cのドレインは高電位配線112に接続されている。スイッチング素子125cのソースは出力配線150cに接続されている。スイッチング素子125cのゲートはゲート制御回路130cに接続されている。ゲート制御回路130cは、スイッチング素子125cのゲートの電位を制御する。スイッチング素子125cがオンすると、高電位配線112から出力配線150cへ電流が流れる。スイッチング素子125dのドレインは出力配線150aに接続されている。スイッチング素子125dのソースは低電位配線114に接続されている。スイッチング素子125dのゲートはゲート制御回路130dに接続されている。ゲート制御回路130dは、スイッチング素子125dのゲートの電位を制御する。スイッチング素子125dがオンすると、出力配線150aから低電位配線114へ電流が流れる。スイッチング素子125eのドレインは出力配線150bに接続されている。スイッチング素子125eのソースは低電位配線114に接続されている。スイッチング素子125eのゲートはゲート制御回路130eに接続されている。ゲート制御回路130eは、スイッチング素子125eのゲートの電位を制御する。スイッチング素子125eがオンすると、出力配線150bから低電位配線114へ電流が流れる。スイッチング素子125fのドレインは出力配線150cに接続されている。スイッチング素子125fのソースは低電位配線114に接続されている。スイッチング素子125fのゲートはゲート制御回路130fに接続されている。ゲート制御回路130fは、スイッチング素子125fのゲートの電位を制御する。スイッチング素子125fがオンすると、出力配線150cから低電位配線114へ電流が流れる。また、スイッチング素子125a〜125fのそれぞれに対して、ダイオード124a〜124fが並列に接続されている。ダイオード124a〜124fのアノードは、対応するスイッチング素子のソースに接続されている。ダイオード124a〜124fのカソードは、対応するスイッチング素子のドレインに接続されている。各スイッチング素子125a〜125fがスイッチングすることで、直流電力が三相交流電力に変換される。
The
次に、スイッチング素子125a〜125fのゲートに印加されるサージ電圧について説明する。なお、以下では、スイッチング素子125aとスイッチング素子125dの直列回路の動作を例として説明するが、スイッチング素子125bとスイッチング素子125eの直列回路、及び、スイッチング素子125cとスイッチング素子125fの直列回路も同様に動作する。
Next, the surge voltage applied to the gates of the
図9は、スイッチング素子125aとスイッチング素子125dの直列回路を示している。図9に示すように、スイッチング素子125aのドレイン−ゲート間には帰還容量Cgd1(寄生容量)が存在し、スイッチング素子125dのドレイン−ゲート間には帰還容量Cgd2(寄生容量)が存在する。帰還容量Cgd1、Cgd2を介した容量結合によって、スイッチング素子125a、125dのゲートにサージ電圧が印加される場合がある。以下に、スイッチング素子125dのゲートにサージ電圧が印加される場合について、図10を用いて説明する。
FIG. 9 shows a series circuit of the
図10は、スイッチング素子125aのドレイン電圧Vds1(ドレイン−ソース間電圧)、スイッチング素子125dのドレイン電圧Vds2(ドレイン−ソース間電圧)、及び、スイッチング素子125dのゲート電圧Vgs2(ゲート−ソース間電圧)を示している。図10の初期状態では、スイッチング素子125a、125dの両方がオフしているとともに、ダイオード124dがオンしている。このため、スイッチング素子125dのドレイン電圧Vds2が略0Vとなっている。この状態では、出力配線150aが低電位配線114と略同電位となるので、スイッチング素子125aに高電圧が印加される。このため、スイッチング素子125aのドレイン電圧Vds1が高電圧となっている。図10に示す全期間に亘って、ゲート制御回路130dは、スイッチング素子125dのゲート電圧Vgs2をローレベルVoff(ゲート閾値よりも低い電圧)に維持しようとする。なお、図10では、ローレベルVoffが0Vである場合を例示している。図10のタイミングtaにおいて、スイッチング素子125aがオンする。すると、スイッチング素子125aのドレイン電圧Vds1が略0Vまで低下する。すると、出力配線150aの電位が高電位配線112と略同電位まで上昇するので、ダイオード124dがオフし、スイッチング素子125dのドレイン電圧Vds2が急激に上昇する。ドレイン電圧Vds2が急激に上昇すると、帰還容量Cgd2を介した容量結合によって、スイッチング素子125dのゲート電圧Vgs2が瞬間的に上昇し、スイッチング素子125dのゲートにサージ電圧Vsrgが印加される。サージ電圧Vsrgによってスイッチング素子125dが誤オン(誤点弧)すると、高電位配線112と低電位配線114が短絡し、問題となる。図10では、上アームのスイッチング素子125aがターンオンするときに下アームのスイッチング素子125dのゲートにサージ電圧Vsrgが印加される場合について説明した。しかしながら、下アームのスイッチング素子125dがターンオンするときには上アームのスイッチング素子125aのゲートにサージ電圧が印加される。実施例2のインバータ回路100は、各スイッチング素子の温度に応じてゲート電圧のローレベルVoffを変更することで、誤点弧を防止しながら、高いサージ電圧の発生を抑制する。なお、以下では、スイッチング素子125dのゲート電圧Vgs2の制御について説明するが、他のスイッチング素子のゲート電圧も同様に制御される。
FIG. 10 shows the drain voltage Vds1 (drain-source voltage) of the
図11、12は、スイッチング素子125dのゲート電圧Vgs2を示している。図11はスイッチング素子125dが低温の時(予め定められた基準温度未満のとき)のゲート電圧Vgs2を示しており、図12はスイッチング素子125dが高温の時(上記基準温度以上のとき)のゲート電圧Vgs2を示している。また、図11、12の電圧Vthは、スイッチング素子125dのゲート閾値を示している。ゲート閾値Vthは、スイッチング素子125dの温度が高いほど低くなる。したがって、図12では図11よりもゲート閾値Vthが低い。ゲート制御回路130dは、図示しない温度検出素子(スイッチング素子125dを備える半導体チップに内蔵されている温度検出素子)からスイッチング素子125dの温度を読み取り、その温度に応じて図11の制御と図12の制御のいずれかを実行する。
11 and 12 show the gate voltage Vgs2 of the
図11、12に示すように、ゲート制御回路130dは、ゲート電圧Vgs2を、ハイレベルVonとローレベルVoff(Voff1またはVoff2)の間で変化させる。ハイレベルVonはゲート閾値Vthよりも高い電圧であり、ローレベルVoffはゲート閾値Vthよりも低い電圧である。ゲート電圧Vgs2がハイレベルVonである間はスイッチング素子125dがオンしており、ゲート電圧Vgs2がローレベルVoffである間はスイッチング素子125dがオフしている。図12に示すように、高温時には、ゲート制御回路130dは、ローレベルVoffとして負電圧Voff2を用いる。すなわち、高温時には、ゲート制御回路130dは、ゲート電圧Vgs2をハイレベルVonと負電圧Voff2(<0V)の間で変化させる。図11に示すように、低温時には、ゲート制御回路130dは、ローレベルVoffとして、負電圧Voff2よりも高い電圧Voff1を用いる。すなわち、低温時には、ゲート制御回路130dは、ゲート電圧Vgs2をハイレベルVonと電圧Voff1の間で変化させる。本実施例では、電圧Voff1は0Vである。但し、電圧Voff1は、負電圧Voff2よりも高い電圧(但し、ゲート閾値Vthよりも低い電圧)であれば、負電圧であっても、正電圧であってもよい。
As shown in FIGS. 11 and 12, the
上記のとおり、低温時はゲート閾値Vthが高い。したがって、図11に示すように、電圧Voff1にサージ電圧Vsrgが重畳されても、ゲート電圧Vgs2がゲート閾値Vthに達しない。このため、スイッチング素子125dの誤点弧が防止される。高温時はゲート閾値Vthが低い。しかしながら、低温時には、ローレベルVoffとして負電圧Voff2が印加される。このため、図12に示すように、負電圧Voff2にサージ電圧Vsrgが重畳されても、ゲート電圧Vgs2がゲート閾値Vthに達しない。このため、スイッチング素子125dの誤点弧が防止される。以上に説明したように、高温時と低温時のいずれでも、スイッチング素子125dの誤点弧を防止することができる。
As described above, the gate threshold Vth is high at low temperatures. Therefore, as shown in FIG. 11, even if the surge voltage Vsrg is superimposed on the voltage Voff1, the gate voltage Vgs2 does not reach the gate threshold value Vth. Therefore, an erroneous arc of the
次に、スイッチング素子125dのターンオフ時に発生するサージの大きさについて説明する。図13、14は、スイッチング素子125dがターンオフするときのゲート電圧Vgs2の変化を示している。図13は低温時(Voff=Voff1)を示しており、図14は高温時(Voff=Voff2)を示している。図14に示すように、ローレベルVoffとして負電圧Voff2を用いる場合(すなわち、高温時)には、ゲート電圧Vgs2が減少を開始するタイミングt1におけるゲート電圧Vgs2の減少速度が速い。しかしながら、高温時にはゲート閾値Vthが低いので、ゲート電圧Vgs2がゲート閾値Vthまで低下したタイミングt2におけるゲート電圧Vgs2の減少速度は遅い。このため、高温時にはそれほど高いサージ電圧が生じない。図13に示すように、ローレベルVoffとして電圧Voff1を用いる場合(すなわち、低温時)には、タイミングt1におけるゲート電圧Vgs2の減少速度が遅い。このため、低温時にはゲート閾値Vthが高いものの、タイミングt2におけるゲート電圧Vgs2の減少速度は遅い。このため、低温時にもそれほど高いサージ電圧が生じない。以上に説明したように、ゲート閾値Vthが高い低温時には、ローレベルVoffとして負電圧Voff2よりも高い電圧Voff1を用いることで、ターンオフ時に発生するサージ電圧を抑制することができる。なお、ターンオン時のサージ電圧については、ローレベルVoffとして負電圧Voff2を用いる場合と電圧Voff1を用いる場合とで、差はほとんど生じない。
Next, the magnitude of the surge generated at the turn-off of the
以上に説明したように、本実施例のインバータ回路100によれば、高温時と低温時のいずれでも、誤点弧を防止しながらターンオフ時のサージ電圧を抑制することができる。
As described above, according to the
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの1つの目的を達成すること自体で技術有用性を持つものである。 Although the embodiments have been described in detail above, these are merely examples and do not limit the scope of claims. The techniques described in the claims include various modifications and modifications of the specific examples illustrated above. The technical elements described in the present specification or drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the techniques illustrated in the present specification or drawings achieve a plurality of objectives at the same time, and achieving one of the objectives itself has technical usefulness.
10 :インバータ回路
12 :高電位配線
14 :低電位配線
16 :直流電源
18 :モータ
20 :半導体モジュール
22 :還流ダイオード
23 :メインスイッチング素子
24 :還流ダイオード
25 :センススイッチング素子
26 :温度センスダイオード
30 :ゲート制御回路
33 :ゲート電圧モニタ回路
34 :温度モニタ回路
36 :電流センス抵抗
38 :AD変換器
39 :絶縁素子
40 :処理回路
50 :出力配線
52 :電流センサ
100 :インバータ回路
112 :高電位配線
114 :低電位配線
116 :直流電源
118 :モータ
124 :ダイオード
125 :スイッチング素子
130 :ゲート制御回路
150 :出力配線
10: Inverter circuit 12: High potential wiring 14: Low potential wiring 16: DC power supply 18: Motor 20: Semiconductor module 22: Freewheeling diode 23: Main switching element 24: Freewheeling diode 25: Sense switching element 26: Temperature sense diode 30: Gate control circuit 33: Gate voltage monitor circuit 34: Temperature monitor circuit 36: Current sense resistance 38: AD converter 39: Insulation element 40: Processing circuit 50: Output wiring 52: Current sensor 100: Inverter circuit 112: High potential wiring 114 : Low potential wiring 116: DC power supply 118: Motor 124: Diode 125: Switching element 130: Gate control circuit 150: Output wiring
Claims (2)
第1配線と、
第2配線と、
前記第1配線と前記第2配線の間に接続されたメインスイッチング素子と、
前記メインスイッチング素子と共通の半導体基板に設けられており、前記第1配線と前記第2配線の間に前記メインスイッチング素子に対して並列に接続されたセンススイッチング素子と、
メイン電流検出器と、
センス電流検出器と、
制御装置、
を有しており、
前記メインスイッチング素子と前記センススイッチング素子が同時にオンしたときに、前記センススイッチング素子に流れる電流が前記メインスイッチング素子に流れる電流よりも小さくなるように前記メインスイッチング素子と前記センススイッチング素子が構成されており、
前記メイン電流検出器が、前記第1配線または前記第2配線に流れる電流であるメイン電流を検出し、
前記センス電流検出器が、前記センススイッチング素子に流れる電流であるセンス電流を検出し、
前記制御装置が、前記メイン電流と前記センス電流の比が予め定められた範囲内の値であるか否かを判定する、
スイッチング回路。 It's a switching circuit
1st wiring and
2nd wiring and
The main switching element connected between the first wiring and the second wiring,
A sense switching element provided on a semiconductor substrate common to the main switching element and connected in parallel to the main switching element between the first wiring and the second wiring.
With the main current detector
Sense current detector and
Control device,
Have and
When the main switching element and the sense switching element are turned on at the same time, the main switching element and the sense switching element are configured so that the current flowing through the sense switching element becomes smaller than the current flowing through the main switching element. Ori,
The main current detector detects the main current, which is the current flowing through the first wiring or the second wiring, and determines the main current.
The sense current detector detects the sense current, which is the current flowing through the sense switching element, and
The control device determines whether or not the ratio of the main current to the sense current is within a predetermined range.
Switching circuit.
前記スイッチング素子の温度が基準温度以上のときに、前記ゲートオフ電位として負電位である第1電位を前記ゲートに印加し、
前記スイッチング素子の温度が基準温度未満のときに、前記ゲートオフ電位として前記第1電位よりも高い第2電位を前記ゲートに印加する、
ゲート駆動回路。 A gate drive circuit that changes the gate potential of a switching element between a gate-on potential higher than the gate threshold value and a gate-off potential lower than the gate threshold value.
When the temperature of the switching element is equal to or higher than the reference temperature, a first potential, which is a negative potential, is applied to the gate as the gate-off potential.
When the temperature of the switching element is lower than the reference temperature, a second potential higher than the first potential is applied to the gate as the gate-off potential.
Gate drive circuit.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019091202A JP7279502B2 (en) | 2019-05-14 | 2019-05-14 | Switching circuit and gate drive circuit |
JP2023022722A JP7444307B2 (en) | 2019-05-14 | 2023-02-16 | Switching circuit and gate drive circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019091202A JP7279502B2 (en) | 2019-05-14 | 2019-05-14 | Switching circuit and gate drive circuit |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023022722A Division JP7444307B2 (en) | 2019-05-14 | 2023-02-16 | Switching circuit and gate drive circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020188569A true JP2020188569A (en) | 2020-11-19 |
JP7279502B2 JP7279502B2 (en) | 2023-05-23 |
Family
ID=73222139
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019091202A Active JP7279502B2 (en) | 2019-05-14 | 2019-05-14 | Switching circuit and gate drive circuit |
JP2023022722A Active JP7444307B2 (en) | 2019-05-14 | 2023-02-16 | Switching circuit and gate drive circuit |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023022722A Active JP7444307B2 (en) | 2019-05-14 | 2023-02-16 | Switching circuit and gate drive circuit |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP7279502B2 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001001555A1 (en) * | 1999-06-29 | 2001-01-04 | Mitsubishi Denki Kabushiki Kaisha | Power conversion device |
JP2007040817A (en) * | 2005-08-03 | 2007-02-15 | Fuji Electric Device Technology Co Ltd | Apparatus for detecting anomaly of semiconductor device for electric power |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4636337B2 (en) | 2007-01-17 | 2011-02-23 | 株式会社デンソー | Power semiconductor switching circuit |
US8040162B2 (en) | 2007-07-03 | 2011-10-18 | Mitsubishi Electric Corporation | Switch matrix drive circuit for a power element |
JP2013187940A (en) | 2012-03-06 | 2013-09-19 | Nissan Motor Co Ltd | Power conversion device |
CN111066234B (en) | 2017-09-21 | 2023-05-26 | 新电元工业株式会社 | Switching element control circuit and power module |
-
2019
- 2019-05-14 JP JP2019091202A patent/JP7279502B2/en active Active
-
2023
- 2023-02-16 JP JP2023022722A patent/JP7444307B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001001555A1 (en) * | 1999-06-29 | 2001-01-04 | Mitsubishi Denki Kabushiki Kaisha | Power conversion device |
JP2007040817A (en) * | 2005-08-03 | 2007-02-15 | Fuji Electric Device Technology Co Ltd | Apparatus for detecting anomaly of semiconductor device for electric power |
Also Published As
Publication number | Publication date |
---|---|
JP7444307B2 (en) | 2024-03-06 |
JP2023056020A (en) | 2023-04-18 |
JP7279502B2 (en) | 2023-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10236677B2 (en) | Semiconductor device | |
US10700678B2 (en) | Drive control circuit for power semiconductor element | |
US9628072B2 (en) | Driving device and switching circuit control method | |
US9685945B2 (en) | Electric circuit | |
US20130265016A1 (en) | Direct Current Converter for Bootstrap Circuit | |
JP5979184B2 (en) | Semiconductor device and power conversion device | |
US9825453B2 (en) | Protection mode control circuit, switch control circuit including the protection mode control circuit and power supply device including the switch control circuit | |
CN107852155B (en) | Overcurrent protection device for semiconductor element | |
US10084390B2 (en) | Power converter, short circuit protection circuit, and control method | |
US10109995B2 (en) | Switch drive circuit | |
JP6665761B2 (en) | Switch drive controller | |
US20150180463A1 (en) | Monitoring method and device for power semiconductor switch | |
US20140169050A1 (en) | Blanking control circuit for controlling synchronous rectifier and method of controlling synchronous rectifier using the circuit | |
US20160241242A1 (en) | Drive unit | |
US9300198B2 (en) | Semiconductor device, including temperature sensing circut | |
US20150346038A1 (en) | Semiconductor apparatus | |
KR20190032998A (en) | Protection circuit, oscillation compensation circuit and power supply circuit in solid state pulse modulator | |
US20150365083A1 (en) | Circuit and method for driving a power semiconductor switch | |
US20160269007A1 (en) | Semiconductor device | |
JP2016005289A (en) | Power conversion device having deterioration diagnosis function | |
US20190280473A1 (en) | Control device and semiconductor device | |
JP2019017210A (en) | Drive circuit of high-side transistor, control circuit of dc/dc converter arranged by use thereof, and dc/dc converter | |
JP2011027625A (en) | Device for detection of temperature in switching element | |
JP2011024382A (en) | Gate drive circuit | |
US10542592B2 (en) | LED driver and LED driving method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20200720 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230411 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230424 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7279502 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |