JP2020181985A - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP2020181985A
JP2020181985A JP2020109373A JP2020109373A JP2020181985A JP 2020181985 A JP2020181985 A JP 2020181985A JP 2020109373 A JP2020109373 A JP 2020109373A JP 2020109373 A JP2020109373 A JP 2020109373A JP 2020181985 A JP2020181985 A JP 2020181985A
Authority
JP
Japan
Prior art keywords
tft
display device
film
taos
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020109373A
Other languages
Japanese (ja)
Inventor
功 鈴村
Isao Suzumura
功 鈴村
一史 渡部
Kazufumi Watabe
一史 渡部
石井 良典
Yoshinori Ishii
良典 石井
秀和 三宅
Hidekazu Miyake
秀和 三宅
陽平 山口
Yohei Yamaguchi
陽平 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2020109373A priority Critical patent/JP2020181985A/en
Publication of JP2020181985A publication Critical patent/JP2020181985A/en
Pending legal-status Critical Current

Links

Images

Abstract

To provide an LTPS TFT and an oxide semiconductor TFT on the same substrate.SOLUTION: A display device includes a substrate including a display area where a pixel is formed. The pixel includes a first TFT including an oxide semiconductor 109. An oxide film 110 that is an insulator is formed on the oxide semiconductor 109. A gate electrode 111 is formed on the oxide film 110. To a drain of the first TFT, a first electrode 115 is connected through a first through-hole formed in the oxide film 110. To a source of the first TFT, a second electrode 116 is connected through a second through-hole formed in the oxide film 110.SELECTED DRAWING: Figure 8

Description

本発明は表示装置に係り、Poly−Siを用いたTFTと酸化物半導体を用いたTFTの両者による、ハイブリッド構造を用いた表示装置に関する。 The present invention relates to a display device, and relates to a display device using a hybrid structure using both a TFT using Poly-Si and a TFT using an oxide semiconductor.

液晶表示装置では画素電極および薄膜トランジスタ(TFT)等を有する画素がマトリクス状に形成されたTFT基板と、TFT基板に対向して対向基板が配置され、TFT基板と対向基板の間に液晶が挟持されている構成となっている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。一方、有機EL表示装置は、各画素に自発光する有機EL層とTFTを配置することによってカラー画像を形成する。有機EL表示装置はバックライトを必要としないので、薄型化には有利である。 In a liquid crystal display device, a TFT substrate in which pixels having pixel electrodes and thin film transistors (TFTs) are formed in a matrix and an opposing substrate are arranged facing the TFT substrate, and the liquid crystal is sandwiched between the TFT substrate and the opposing substrate. It has a structure of. Then, the image is formed by controlling the light transmittance of the liquid crystal molecules for each pixel. On the other hand, the organic EL display device forms a color image by arranging a self-luminous organic EL layer and a TFT on each pixel. Since the organic EL display device does not require a backlight, it is advantageous for thinning.

LTPS(Low Tempearture Poly−Si)は移動度が高いので、駆動回路用TFTとして適している。一方、酸化物半導体はOFF抵抗が高く、これをTFTに用いるとOFF電流を小さくすることが出来る。 LTPS (Low Temperature Poly-Si) has high mobility and is therefore suitable as a TFT for a drive circuit. On the other hand, oxide semiconductors have a high OFF resistance, and when this is used for TFTs, the OFF current can be reduced.

酸化物半導体を用いたTFTを記載したものとして、特許文献1および特許文献2が挙げられる。特許文献1には、チャネルを構成する酸化物半導体の上に金属酸化物を形成して、これをゲート絶縁膜として用いる構成が記載されている。特許文献2には、酸化物半導体を用いたボトム型TFTにおいて、チャネルエッチングの犠牲層として金属酸化物あるいは半導体層を用いることが記載されている。 Patent Document 1 and Patent Document 2 are examples of TFTs using oxide semiconductors. Patent Document 1 describes a configuration in which a metal oxide is formed on an oxide semiconductor constituting a channel and used as a gate insulating film. Patent Document 2 describes that a metal oxide or a semiconductor layer is used as a sacrificial layer for channel etching in a bottom type TFT using an oxide semiconductor.

特開2013−175718号公報Japanese Unexamined Patent Publication No. 2013-175718 特開2011−54812号公報Japanese Unexamined Patent Publication No. 2011-54812

画素のスイッチングとして用いられるTFTは、リーク電流が小さいことが必要である。酸化物半導体によるTFTは、リーク電流を小さくすることが出来る。以後酸化物半導体のうち光学的に透明でかつ結晶質でないものをTAOS(Transparent Amorphous Oxide Semiconductor)と呼ぶ。TAOSには、IGZO(Indium Gallium Zinc Oxide)、ITZO(Indium Tin Zinc Oxide)、ZnON(Zinc Oxide Nitride)、IGO(Indium Gallium Oxide)等がある。しかしTAOSはキャリアの移動度が小さいので、表示装置内に内蔵する駆動回路を、TAOSを用いたTFTで形成することは難しい場合がある。以後TAOSは、TAOSを用いたTFTの意味でも使用する。 The TFT used for pixel switching needs to have a small leakage current. A TFT made of an oxide semiconductor can reduce the leakage current. Hereinafter, oxide semiconductors that are optically transparent and non-crystalline are referred to as TAOS (Transient Amorphous Oxide Semiconductor). TAOS includes IGZO (Indium Galium Zinc Oxide), ITZO (Indium Tin Zinc Oxide), ZnON (Zinc Oxide Nitride), IGO (Indium Galium Oxide), and the like. However, since TAOS has low carrier mobility, it may be difficult to form a drive circuit built in the display device with a TFT using TAOS. Hereinafter, TAOS will also be used in the meaning of TFT using TAOS.

一方、LTPSで形成したTFTは移動度が大きいので、駆動回路をLTPSを用いたTFTで形成することが出来る。以後LTPSは、LTPSを用いたTFTの意味でも使用する。しかし、LTPSを画素におけるスイッチングTFTとして使用する場合には、LTPSはリーク電流が大きいので、通常は、2個のLTPSを直列にして使用する。 On the other hand, since the TFT formed by LTPS has a high mobility, the drive circuit can be formed by the TFT using LTPS. Hereinafter, LTPS will also be used in the meaning of TFT using LTPS. However, when LTPS is used as a switching TFT in a pixel, since LTPS has a large leakage current, two LTPS are usually used in series.

そこで、表示領域における画素のスイッチング素子としてTAOSを用い、周辺駆動回路のTFTにLTPSを用いれば、合理的である。しかし、LTPSとTAOSでは、材料の性質が異なるために、同一基板に形成するには課題がある。すなわち、LTPSにソース電極とドレイン電極を形成する場合、表面酸化物を除去するためにLTPSを佛酸(HF)洗浄する必要があるが、TAOSは佛酸(HF)によって溶解してしまうので、同じプロセスを用いることが出来ない。 Therefore, it is rational to use TAOS as the pixel switching element in the display region and LTPS for the TFT of the peripheral drive circuit. However, since LTPS and TAOS have different material properties, there is a problem in forming them on the same substrate. That is, when forming a source electrode and a drain electrode on LTPS, it is necessary to wash LTPS with hydrofluoric acid (HF) in order to remove surface oxides, but TAOS is dissolved by hydrofluoric acid (HF). The same process cannot be used.

本発明の課題は、このような問題を解決することによって、LTPSによるTFTをTAOSによるTFTを同じ基板に形成することを可能にすることである。 An object of the present invention is to make it possible to form a TFT by LTPS and a TFT by TAOS on the same substrate by solving such a problem.

本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。 The present invention overcomes the above problems, and specific means are as follows.

(1) 画素が形成された表示領域を有する基板を含む表示装置であって、前記画素は酸化物半導体を用いた第1のTFTを含み、前記酸化物半導体の上には絶縁物である酸化膜が形成され、前記酸化膜の上にゲート電極が形成され、前記第1のTFTのドレインには、前記酸化膜に形成された第1のスルーホールを介して第1の電極が接続し、前記第1のTFTのソースには、前記酸化膜に形成された第2のスルーホールを介して第2の電極が接続していることを特徴とする表示装置。 (1) A display device including a substrate having a display region on which pixels are formed, wherein the pixels include a first TFT using an oxide semiconductor, and oxidation which is an insulator on the oxide semiconductor. A film is formed, a gate electrode is formed on the oxide film, and a first electrode is connected to the drain of the first TFT via a first through hole formed in the oxide film. A display device characterized in that a second electrode is connected to the source of the first TFT via a second through hole formed in the oxide film.

(2)前記酸化膜に形成された前記スルーホールの壁は、前記酸化物半導体とは逆の側に第1のテーパθ1を持ち、前記酸化物半導体側に第2のテーパθ2を持ち、θ1>θ2であることを特徴とする(1)に記載の表示装置。 (2) The wall of the through hole formed in the oxide film has a first taper θ1 on the side opposite to the oxide semiconductor and a second taper θ2 on the oxide semiconductor side, and θ1. The display device according to (1), wherein the display device is> θ2.

(3)前記酸化膜はAlOxであることを特徴とする(1)に記載の表示装置。 (3) The display device according to (1), wherein the oxide film is AlOx.

液晶表示装置の平面図である。It is a top view of the liquid crystal display device. 図1のA−A断面図である。FIG. 1 is a sectional view taken along the line AA of FIG. 本発明の第1の製造工程を示す断面図である。It is sectional drawing which shows the 1st manufacturing process of this invention. 本発明の第2の製造工程を示す断面図である。It is sectional drawing which shows the 2nd manufacturing process of this invention. 本発明の第3の製造工程を示す断面図である。It is sectional drawing which shows the 3rd manufacturing process of this invention. 本発明の第4の製造工程を示す断面図である。It is sectional drawing which shows the 4th manufacturing process of this invention. 本発明の第5の製造工程を示す断面図である。It is sectional drawing which shows the 5th manufacturing process of this invention. 本発明の特徴を示す断面図である。It is sectional drawing which shows the feature of this invention. 犠牲層の平面図である。It is a plan view of the sacrificial layer. 犠牲層のスルーホールの形状を示す断面図である。It is sectional drawing which shows the shape of the through hole of a sacrificial layer. 犠牲層のスルーホールの詳細形状を示す断面図である。It is sectional drawing which shows the detailed shape of the through hole of a sacrificial layer. 2段階エッチングのプロセスを示す断面図である。It is sectional drawing which shows the process of two-step etching. 佛酸のみでエッチングした場合の問題点を示す断面図である。It is sectional drawing which shows the problem in the case of etching only with hydrofluoric acid. AlOxのサンプルの仕様を示す表である。It is a table which shows the specification of the sample of AlOx. Al原子の結合ネエルギーを示す図である。It is a figure which shows the bond energy of an Al atom. 酸素原子の結合ネエルギーを示す図である。It is a figure which shows the bond energy of an oxygen atom. 実施例2のTFTの構成を示す断面図である。It is sectional drawing which shows the structure of the TFT of Example 2. FIG. 実施例2における犠牲層の平面図である。It is a top view of the sacrificial layer in Example 2. FIG. 実施例3のTFTの構成を示す断面図である。It is sectional drawing which shows the structure of the TFT of Example 3. FIG. 液晶表示装置の断面図である。It is sectional drawing of the liquid crystal display device. 有機EL表示装置の平面図である。It is a top view of the organic EL display device. 図19のB−B断面図である。FIG. 19 is a cross-sectional view taken along the line BB of FIG. 有機EL表示装置の断面図である。It is sectional drawing of the organic EL display device.

以下、実施例によって本発明の内容を詳細に説明する。 Hereinafter, the contents of the present invention will be described in detail with reference to Examples.

図1は、本発明が適用される液晶表示装置の平面図である。図2は、図1のA−A断面図である。図1および図2において、TFT基板100と対向基板200が対向して形成され、TFT基板100と対向基板200の間に液晶が挟持されている。TFT基板100の下には下偏光板130が貼り付けられ、対向基板200の上側には上偏光板230が貼り付けられている。TFT基板100、対向基板200、下偏光板130、上偏光板230の組み合わせを液晶表示パネル500と呼ぶ。 FIG. 1 is a plan view of a liquid crystal display device to which the present invention is applied. FIG. 2 is a cross-sectional view taken along the line AA of FIG. In FIGS. 1 and 2, the TFT substrate 100 and the opposing substrate 200 are formed so as to face each other, and a liquid crystal is sandwiched between the TFT substrate 100 and the opposing substrate 200. A lower polarizing plate 130 is attached below the TFT substrate 100, and an upper polarizing plate 230 is attached above the opposing substrate 200. The combination of the TFT substrate 100, the opposing substrate 200, the lower polarizing plate 130, and the upper polarizing plate 230 is called a liquid crystal display panel 500.

TFT基板100は対向基板200よりも大きく形成され、TFT基板100が1枚になっている部分が端子部150となっており、液晶表示装置に外部から信号や電力を供給するためのフレキシブル配線基板160が接続される。液晶表示パネル500は自身では発光しないので、背面にバックライト400が配置している。 The TFT substrate 100 is formed larger than the facing substrate 200, and the portion where the TFT substrate 100 is one is the terminal portion 150, and is a flexible wiring board for supplying signals and power to the liquid crystal display device from the outside. 160 is connected. Since the liquid crystal display panel 500 does not emit light by itself, a backlight 400 is arranged on the back surface.

液晶表示装置は図1に示すように、表示領域10と周辺領域20に分けることが出来る。表示領域には多数の画素がマトリクス状に形成され、各画素はスイッチングTFTを有している。周辺領域には、走査線、映像信号線等を駆動するための、駆動回路が形成されている。 As shown in FIG. 1, the liquid crystal display device can be divided into a display area 10 and a peripheral area 20. A large number of pixels are formed in a matrix in the display area, and each pixel has a switching TFT. A drive circuit for driving a scanning line, a video signal line, or the like is formed in the peripheral region.

画素に使用されるTFTは、リーク電流が小さいことが必要なので、TAOSを用い、周辺駆動回路に使用されるTFTは移動度が大きい必要があるので、LTPSを使用することが合理的である。LTPS工程において、LTPSとドレイン電極あるいはソース電極を接続する場合は、LTPSを覆っている絶縁膜にスルーホールを形成し、かつ、スルーホールにおけるLTPSの表面酸化物を除去するために佛酸(HF)洗浄する必要がある。 Since the TFT used for the pixel needs to have a small leakage current, TAOS needs to be used, and the TFT used for the peripheral drive circuit needs to have a high mobility, so it is rational to use LTPS. In the LTPS step, when the LTPS is connected to the drain electrode or the source electrode, hydrofluoric acid (HF) is formed to form a through hole in the insulating film covering the LTPS and to remove the surface oxide of the LTPS in the through hole. ) Need to be cleaned.

しかし、同じプロセスを、TAOSを用いたTFTに適用するとTAOSが佛酸(HF)に溶けてしまい、TFTを形成することが出来ない。したがって、同一基板にLTPSによるTFTとTAOSによるTFTを形成するためには、この問題を解決しなければならない。図8はこの問題を解決する本発明の構成を示すものであり、図3乃至図7は図8の構成を実現するプロセスである。 However, when the same process is applied to a TFT using TAOS, TAOS dissolves in hydrofluoric acid (HF) and the TFT cannot be formed. Therefore, in order to form a TFT by LTPS and a TFT by TAOS on the same substrate, this problem must be solved. FIG. 8 shows a configuration of the present invention that solves this problem, and FIGS. 3 to 7 are processes for realizing the configuration of FIG.

図3は、ガラスで形成されたTFT基板100に、第1下地膜101と第2下地膜102を形成し、その上にa−Si(非晶質Si)1031を形成したものである。第1下地膜101は例えばシリコン窒化物SiNxで形成され、第2下地膜102はシリコン酸化物SiOx形成されている。第1下地膜101と第2下地膜102は、ガラスに含まれる不純物が半導体層を汚染することを防止する。a−Si1031は第2下地膜102の上に厚さ50nm程度に形成される。第1下地膜101、第2下地膜102、a−Si1031はCVDによって連続して形成される。 In FIG. 3, a first base film 101 and a second base film 102 are formed on a TFT substrate 100 made of glass, and a—Si (amorphous Si) 1031 is formed on the first base film 101 and the second base film 102. The first base film 101 is formed of, for example, silicon nitride SiNx, and the second base film 102 is formed of silicon oxide SiOx. The first base film 101 and the second base film 102 prevent impurities contained in the glass from contaminating the semiconductor layer. a-Si1031 is formed on the second base film 102 to a thickness of about 50 nm. The first base film 101, the second base film 102, and a-Si1031 are continuously formed by CVD.

その後、a−Si1031にエキシマレーザを照射して、a−SiをPoly−Si103に変換する。図4は、Poly−Si103に変換された半導体層103をパターニングした状態を示す断面図である。以後このPoly−SiをLTPS(Low Temperature Poly−Si)103と呼ぶ。 Then, a-Si1031 is irradiated with an excimer laser to convert a-Si into Poly-Si103. FIG. 4 is a cross-sectional view showing a state in which the semiconductor layer 103 converted to Poly-Si 103 is patterned. Hereinafter, this Poly-Si will be referred to as LTPS (Low Temperature Poly-Si) 103.

LTPS103を覆って、ゲート絶縁膜104を形成する。ゲート絶縁膜104はTEOS(テトラエトキシシラン)を原料にしてCVDによって形成したSiOxである。ゲート絶縁膜104の上にゲート電極105を形成する。ゲート電極105は、Al合金、Mo、Wあるいはこれらの積層膜等で形成される。 The gate insulating film 104 is formed by covering the LTPS 103. The gate insulating film 104 is SiOx formed by CVD using TEOS (tetraethoxysilane) as a raw material. The gate electrode 105 is formed on the gate insulating film 104. The gate electrode 105 is formed of an Al alloy, Mo, W, a laminated film thereof, or the like.

図5乃至図8において、TAOSを用いたTFTは各図の右側に記載されるが、TAOSTFTが形成される領域には、ゲート電極105と同時に遮光膜106が形成される。TAOSは表示領域に形成されることを予定しているが、表示領域では、バックライトからの光に晒されるので、TAOSに光電流が流れることを防止する必要があるからである。なお、LTPS TFTを表示領域に使用する場合は、第1下地膜101の下に遮光膜を形成することが望ましい。ゲート電極105および遮光膜106を構成する金属はスパッタリングによって形成され、その後、フォトリソグラフィによって、パターニングする。 In FIGS. 5 to 8, TFTs using TAOS are shown on the right side of each figure, and a light-shielding film 106 is formed at the same time as the gate electrode 105 in the region where the TAOS TFT is formed. The TAOS is planned to be formed in the display area, but since the display area is exposed to the light from the backlight, it is necessary to prevent the photocurrent from flowing through the TAOS. When the LTPS TFT is used in the display area, it is desirable to form a light-shielding film under the first base film 101. The metal constituting the gate electrode 105 and the light-shielding film 106 is formed by sputtering, and then patterned by photolithography.

その後、図6に示すように、ゲート電極105および遮光膜106を覆って第1層間絶縁膜107がSiNxで形成され、その上に第2層間絶縁膜108がSiOxによって形成される。この第1層間絶縁膜107と第2層間絶縁膜108はTAOS層109とゲート電極105あるいは遮光膜106との絶縁のためであるが、TAOS層109に対する、下地膜としての作用もある。 After that, as shown in FIG. 6, the first interlayer insulating film 107 is formed of SiNx so as to cover the gate electrode 105 and the light-shielding film 106, and the second interlayer insulating film 108 is formed of SiOx on the first interlayer insulating film 107. The first interlayer insulating film 107 and the second interlayer insulating film 108 are for insulating the TAOS layer 109 from the gate electrode 105 or the light-shielding film 106, but also act as a base film for the TAOS layer 109.

第2層間絶縁膜108の上にTAOS層109を形成し、その上に犠牲層110を例えばアルミニウム酸化物AlOxで形成する。その後、図7に示すように、TAOS層109および犠牲層110をパターニングする。TAOS109は例えば、IGZO、ITZO、IGO等、あるいはこれらの合金によって形成される。TAOS109の厚さは例えば、10nm乃至100nmである。 The TAOS layer 109 is formed on the second interlayer insulating film 108, and the sacrificial layer 110 is formed on the TAOS layer 109 with, for example, aluminum oxide AlOx. Then, as shown in FIG. 7, the TAOS layer 109 and the sacrificial layer 110 are patterned. TAOS109 is formed, for example, by IGZO, ITZO, IGO, etc., or an alloy thereof. The thickness of TAOS109 is, for example, 10 nm to 100 nm.

犠牲層110は酸化物、特にAlOxが好適であり、厚さは5nm乃至50nmが望ましい。犠牲層110の膜厚が小さすぎると連続した膜でなくなり、佛酸がTAOS109に浸透してしまう可能性がある。一方、犠牲層110の膜厚が厚いと、犠牲層110の形成に時間がかかる。また、TFTがディプリートし易くなる。 The sacrificial layer 110 is preferably an oxide, particularly AlOx, and the thickness is preferably 5 nm to 50 nm. If the film thickness of the sacrificial layer 110 is too small, it will not be a continuous film, and hydrofluoric acid may permeate into TAOS 109. On the other hand, if the film thickness of the sacrificial layer 110 is thick, it takes time to form the sacrificial layer 110. In addition, the TFT is easily depleted.

一方、犠牲層110として使用されるAlOxは、膜質によってエッチングレートが大きく異なる。したがって、犠牲層110の適当な膜厚を決めるには、エッチングレートとの関係で決める必要がある。佛酸によるLTPS103の洗浄は30秒以下であるので、30秒を目安に必要な犠牲層の膜厚を表示したものが表1である。 On the other hand, the etching rate of AlOx used as the sacrificial layer 110 varies greatly depending on the film quality. Therefore, in order to determine an appropriate film thickness of the sacrificial layer 110, it is necessary to determine it in relation to the etching rate. Since the cleaning of LTPS103 with hydrofluoric acid takes 30 seconds or less, Table 1 shows the film thickness of the sacrificial layer required for 30 seconds as a guide.

Figure 2020181985
Figure 2020181985

表1は、LTPS103のスルーホール113の洗浄に使用される0.5%の希釈佛酸のエッチングレートを評価したものである。表1に示すように、犠牲層110は5nm乃至50nm程度の膜厚が、犠牲層の成膜速度、エッチング液に対する耐性等を考慮すると適当である。なお、犠牲層110は、何層かに分割して形成してもよい。多層膜とすることによって、異物による膜欠陥を抑制することが出来る。 Table 1 evaluates the etching rate of 0.5% diluted hydrofluoric acid used for cleaning the through hole 113 of LTPS 103. As shown in Table 1, the film thickness of the sacrificial layer 110 is about 5 nm to 50 nm, which is appropriate in consideration of the film formation rate of the sacrificial layer, resistance to the etching solution, and the like. The sacrificial layer 110 may be formed by dividing it into several layers. By using a multilayer film, film defects due to foreign substances can be suppressed.

犠牲層110とTAOS109のパターニングは、Cl系のドライエッチングか、シュウ酸、現像液等を用いたウェットエッチングによって行う。犠牲層110とTAOS109は同時にパターニングを行うので、TAOS109のみを極端に早いエッチングレートを持つようなエッチング液は避けたほうが良い。 Patterning of the sacrificial layer 110 and TAOS 109 is performed by Cl-based dry etching or wet etching using oxalic acid, a developing solution, or the like. Since the sacrificial layer 110 and TAOS 109 are patterned at the same time, it is better to avoid an etching solution in which only TAOS 109 has an extremely fast etching rate.

その後、図8に示すように、犠牲層110の上にTAOS TFTのためのゲート電極111を形成する。ゲート電極111は、ゲート電極105と同様な製法で形成する。すなわち、ゲート電極111となる金属をスパッタリングで成膜し、その後パターニングする。図8の構成においては、AlOxによる犠牲層110がゲート絶縁膜を構成している。 Then, as shown in FIG. 8, a gate electrode 111 for the TAOS TFT is formed on the sacrificial layer 110. The gate electrode 111 is formed by the same manufacturing method as the gate electrode 105. That is, the metal to be the gate electrode 111 is formed into a film by sputtering, and then patterned. In the configuration of FIG. 8, the sacrificial layer 110 made of AlOx constitutes the gate insulating film.

TAOS109および犠牲層110およびゲート電極111を覆って無機パッシベーション膜112を形成する。その後、図8に示すように、LTPS103によるTFTにドレイン電極とソース電極を形成するためのスルーホール113を、無機パッシベーション膜112、第2層間絶縁膜108、第1層間絶縁膜107、ゲート絶縁膜104を貫通して形成する。また、TAOS109によるTFTにドレイン電極とソース電極を形成するためのスルーホール114を無機パッシベーション膜112および犠牲層に形成する。スルーホール113およびスルーホール114の形成は、ドライエッチングによって同時に行われる。 An inorganic passivation film 112 is formed by covering the TAOS 109, the sacrificial layer 110, and the gate electrode 111. After that, as shown in FIG. 8, a through hole 113 for forming a drain electrode and a source electrode in the TFT by LTPS 103 is provided with an inorganic passivation film 112, a second interlayer insulating film 108, a first interlayer insulating film 107, and a gate insulating film. It is formed through 104. Further, through holes 114 for forming the drain electrode and the source electrode in the TFT formed by TAOS 109 are formed in the inorganic passivation film 112 and the sacrificial layer. The formation of the through holes 113 and the through holes 114 is performed simultaneously by dry etching.

ドライエッチングはCF系(CF4)、あるいは、CHF系(CHF3)のガスを用いて行われる。ドライエッチングのエッチング速度は、例えば、SiOxは70nm/min、AlOxは6nm/minであり、AlOxのほうがSiOxよりも極端に小さい。したがって、LTPS側のスルーホール113は4層のドライエッチングを行うのに対して、TAOS側のスルーホール114は2層のエッチングを行うのみであるが、スルーホール114側にAlOxが残存し、犠牲層110としての役割を維持することが出来る。 Dry etching is performed using CF-based (CF4) or CHF-based (CHF3) gas. The etching rate of dry etching is, for example, 70 nm / min for SiOx and 6 nm / min for AlOx, and AlOx is extremely smaller than SiOx. Therefore, while the through hole 113 on the LTPS side performs dry etching of four layers, the through hole 114 on the TAOS side only etches two layers, but AlOx remains on the through hole 114 side and is sacrificed. The role as the layer 110 can be maintained.

図8において、LTPS103側のスルーホール113を佛酸洗浄するが、同時にTAOS109側のスルーホール114も佛酸洗浄される。本発明では、TAOS109側のスルーホール114には、AlOxが存在しているので、佛酸はTAOS109に接触しないため、TAOS109側のTFTが破壊することは免れる。 In FIG. 8, the through hole 113 on the LTPS 103 side is hydrofluoric acid-cleaned, and at the same time, the through hole 114 on the TAOS 109 side is also hydrofluoric acid-cleaned. In the present invention, since AlOx is present in the through hole 114 on the TAOS109 side, hydrofluoric acid does not come into contact with the TAOS109, so that the TFT on the TAOS109 side is prevented from being destroyed.

5%佛酸によるエッチングレートは、AlOx:4〜14nm/min、IGZO:6000nm以上/min、ITZO:480nm/min、Poly−IGO:0nm/minである。Poly−IGOはほとんどエッチングされないが、これはバルク結晶の場合の値である、薄膜の状態では、粒界から佛酸がしみ込んでTAOS109を破壊する危険がある。 The etching rate with 5% hydrofluoric acid is AlOx: 4 to 14 nm / min, IGZO: 6000 nm or more / min, ITZO: 480 nm / min, Poly-IGO: 0 nm / min. Poly-IGO is hardly etched, which is the value in the case of bulk crystals. In the thin film state, there is a risk that hydrofluoric acid permeates from the grain boundaries and destroys TAOS109.

図9は犠牲層110の平面図である。犠牲層110の両側にスルーホール114が形成され、それぞれに、ドレイン電極115とソース電極116が形成されている。ドレイン電極115及びソース電極116を形成するためのスルーホール114は、犠牲層110の端部よりもΔx、およびΔyだけ内側に形成されている。佛酸でエッチングする際、犠牲層110の周りから佛酸が入り込んで、TAOS層109を溶解することを防止するためである。 FIG. 9 is a plan view of the sacrificial layer 110. Through holes 114 are formed on both sides of the sacrificial layer 110, and drain electrodes 115 and source electrodes 116 are formed on the through holes 114, respectively. The through holes 114 for forming the drain electrode 115 and the source electrode 116 are formed inside by Δx and Δy from the end of the sacrificial layer 110. This is to prevent hydrofluoric acid from entering from around the sacrificial layer 110 and dissolving the TAOS layer 109 when etching with hydrofluoric acid.

図8のAで示した領域、すなわち、犠牲層110に形成されるスルーホール112の断面形状は重要である。図10は、図8の領域Aに対応する、犠牲層110のスルーホール114の断面図である。図10に示すように、スルーホール114のテーパは2段階になっている。犠牲層110のスルーホール114のテーパ角は、犠牲層110の表面側のほうが、TAOS109側よりも大きい。図11は、図10のB部の拡大図であり、テーパ角の定義を示す断面図である。図11において、スルーホールの、犠牲層110の表面側のテーパ角度θ1のほうが、TAOS109側のテーパ角θ2よりも大きい。 The cross-sectional shape of the region shown by A in FIG. 8, that is, the through hole 112 formed in the sacrificial layer 110 is important. FIG. 10 is a cross-sectional view of the through hole 114 of the sacrificial layer 110 corresponding to the region A of FIG. As shown in FIG. 10, the taper of the through hole 114 has two stages. The taper angle of the through hole 114 of the sacrificial layer 110 is larger on the surface side of the sacrificial layer 110 than on the TAOS 109 side. FIG. 11 is an enlarged view of a portion B of FIG. 10, and is a cross-sectional view showing a definition of a taper angle. In FIG. 11, the taper angle θ1 on the surface side of the sacrificial layer 110 of the through hole is larger than the taper angle θ2 on the TAOS 109 side.

これは、スルーホール112を2段階でエッチングを行った結果である。この様子を図12に示す。図12において、左側の図は、佛酸洗浄を行った後の状態である。これが第1段階エッチングに相当する。その後、図12の右側の図に示すように、TMAH(テトラメチルアンモニウム)の水溶液によって、第2段階のエッチングを行う。 This is the result of etching the through hole 112 in two steps. This situation is shown in FIG. In FIG. 12, the figure on the left side shows the state after hydrofluoric acid cleaning. This corresponds to the first stage etching. Then, as shown in the figure on the right side of FIG. 12, the second stage etching is performed with an aqueous solution of TMAH (tetramethylammonium).

TMAHは、一般には現像液として使用されている。TMAHによるAlOxのエッチングレートは7nm/minと小さい。また、オーバーエッチングの時間が多少長くなっても、TAOS109の減少は非常に小さく抑えることが出来る。AlOxの犠牲層110の厚さを適切に設定することによって、2段階エッチングを可能にすることが出来る。なお、第2段階のエッチング液は、TMAHのみでなく、AlOxに対して、佛酸よりもエッチング速度の遅いエッチング液であればよい。 TMAH is generally used as a developing solution. The etching rate of AlOx by TMAH is as small as 7 nm / min. Further, even if the overetching time is slightly longer, the decrease in TAOS109 can be suppressed to a very small value. Two-step etching can be enabled by appropriately setting the thickness of the sacrificial layer 110 of AlOx. The etching solution in the second stage may be not only TMAH but also an etching solution having an etching rate slower than that of hydrofluoric acid with respect to AlOx.

一方、佛酸のみで犠牲層110をエッチングした場合、犠牲層110とTAOS109のエッチングレートの差が大きいので、図13に示すように、スルーホールで、犠牲層110の庇が出来てしまう。このような形状になると、ドレインあるいはソースにおけるコンタクト不良が生じたり、TAOS TFTの信頼性が低下したりする。 On the other hand, when the sacrificial layer 110 is etched only with hydrofluoric acid, the difference in etching rate between the sacrificial layer 110 and the TAOS 109 is large, so that the eaves of the sacrificial layer 110 are formed in the through holes as shown in FIG. Such a shape causes poor contact at the drain or source, and reduces the reliability of the TAOS TFT.

図14は、犠牲層110として使用されるAlOxの膜質と各特性を示した表である。サンプルA、B、CはAlOxの組成比、すなわち、O/Alが異なっている。そして、この3種類のAlOxについて、AlとOの化学結合状態、屈折率、膜応力の評価を表にしたものである。サンプルAおよびBは、AlOx中の水分がサンプルCよりも若干多い。 FIG. 14 is a table showing the film quality and characteristics of AlOx used as the sacrificial layer 110. Samples A, B, and C have different AlOx composition ratios, that is, O / Al. Then, for these three types of AlOx, the evaluation of the chemical bond state of Al and O, the refractive index, and the film stress is shown in a table. Samples A and B have slightly higher water content in AlOx than sample C.

図14において、AlOxに特徴的な点は、組成比がわずかに変わっただけで、AlOxの膜応力が圧縮応力から引っ張り応力に代わることである。一方、膜の緻密度が高いほど屈折率は大きい。したがって、サンプルCは緻密な膜であるといえる。 In FIG. 14, the characteristic point of AlOx is that the film stress of AlOx changes from the compressive stress to the tensile stress with only a slight change in the composition ratio. On the other hand, the higher the density of the film, the higher the refractive index. Therefore, it can be said that sample C is a dense film.

膜の緻密度には水分が影響する。図15および図16は各サンプルについてのXPS(X‐ray photoelectron Spectroscopy)による測定結果である。図15および図16において、横軸は結合エネルギー、縦軸は、各エネルギーにおいて放出される電子の数である。 Moisture affects the density of the film. 15 and 16 are the measurement results by XPS (X-ray photoelectron Spectroscopy) for each sample. In FIGS. 15 and 16, the horizontal axis represents the binding energy and the vertical axis represents the number of electrons emitted at each energy.

図15は、Al原子の酸素との結合エネルギーをAl原子の2p軌道の電子について測定したものである。これについては、図15に示すように、3個のサンプルについて、殆ど同じ特性を示している。 FIG. 15 shows the binding energy of an Al atom with oxygen measured for an electron in the 2p orbital of the Al atom. In this regard, as shown in FIG. 15, the three samples show almost the same characteristics.

図16は、Oにおける1s軌道の電子について測定したものである。O−Al結合、O−H結合は3個のサンプルについてもほとんど同じであるが、O−吸着水で示す水分由来の結合エネルギーの強度は、サンプルCにおいて、サンプルAおよびBよりも小さい。これは、AlOx中に水分が少ないことを示している。 FIG. 16 is a measurement of electrons in the 1s orbit at O. The O-Al bond and the O-H bond are almost the same for the three samples, but the strength of the binding energy derived from water shown by the O-adsorbed water is smaller in the sample C than in the samples A and B. This indicates that there is little water in AlOx.

実験結果から、水分の少ない、また、屈折率の大きい、サンプルCが犠牲層110としての安定した特性を示すことがわかった。これに対応して、犠牲層110として使用されるAlOxの屈折率は、1.58乃至1.65が好ましい。なお、図14に示すように、AlOxの膜応力は、AlとOのわずかな組成比の差、あるいは水分量によって大きく変化する。この特性を膜応力の調整に使用することも可能である。 From the experimental results, it was found that the sample C, which has a low water content and a high refractive index, exhibits stable characteristics as the sacrificial layer 110. Correspondingly, the refractive index of AlOx used as the sacrificial layer 110 is preferably 1.58 to 1.65. As shown in FIG. 14, the film stress of AlOx changes greatly depending on the slight difference in the composition ratio of Al and O or the amount of water. This property can also be used to adjust the membrane stress.

表2は、TAOS109と犠牲層110の組み合わせの例である。TAOS109は、単層のみでなく、複数の層で形成することが出来る。また、犠牲層110は、AlOxを使用しているが、このAlOxも複数の層で形成することによって、異物による膜欠陥を低減することができる。 Table 2 is an example of the combination of TAOS 109 and the sacrificial layer 110. TAOS109 can be formed not only of a single layer but also of a plurality of layers. Further, although AlOx is used for the sacrificial layer 110, film defects due to foreign matter can be reduced by forming this AlOx also with a plurality of layers.

Figure 2020181985
Figure 2020181985

表2において、配向性とは結晶性と同義であるが、TAOS109、犠牲層110とも薄膜であるため、膜厚方向には結晶が成長せず、面方向にのみ結晶が成長する。これを表現するために、配向性という言葉を使用している。 In Table 2, orientation is synonymous with crystallinity, but since both TAOS109 and the sacrificial layer 110 are thin films, crystals do not grow in the film thickness direction, but crystals grow only in the plane direction. To describe this, we use the term orientation.

以上のように、本発明を使用すれば、LTPS103側のスルーホール113を佛酸洗浄した場合であっても、TAOS109側のスルーホール114においてTFTが破壊されることは無いので、LTPS103によるTFTとTAOS109によるTFTを同じ基板に形成することが出来る。したがって、高画質で、かつ、信頼性の高い表示装置を実現することが出来る。 As described above, according to the present invention, even when the through hole 113 on the LTPS103 side is hydrofluoric acid-cleaned, the TFT is not destroyed in the through hole 114 on the TAOS109 side. The TFT by TAOS109 can be formed on the same substrate. Therefore, it is possible to realize a display device having high image quality and high reliability.

図17は、本発明の実施例2を示す断面図である。図17が実施例1の図8と異なる点は、犠牲層110がTAOS109の側面も覆っていることである。これによって、仮に、佛酸がTAOS109の側面方向に侵入することがあっても、TAOS109の側面は犠牲層110で保護されているので、TAOS109への影響は回避できる。 FIG. 17 is a cross-sectional view showing a second embodiment of the present invention. The difference between FIG. 17 and FIG. 8 of the first embodiment is that the sacrificial layer 110 also covers the side surface of the TAOS 109. As a result, even if hydrofluoric acid may invade toward the side surface of TAOS 109, the side surface of TAOS 109 is protected by the sacrificial layer 110, so that the influence on TAOS 109 can be avoided.

この結果、図18に示すように、ドレイン電極115およびソース電極116が形成されるスルーホール114の径を犠牲層の径yyよりも大きくすることが出来る。つまり、TFTのチャネル幅を大きくすることが出来、ON電流を大きくすることが出来る。 As a result, as shown in FIG. 18, the diameter of the through hole 114 in which the drain electrode 115 and the source electrode 116 are formed can be made larger than the diameter yy of the sacrificial layer. That is, the channel width of the TFT can be increased and the ON current can be increased.

なお、TAOS109および犠牲層110について図17のような構成をとることによって、工程数は増えるが、プロセスの自由度を上げることが出来る。あるいは、プロセスの裕度を大きくすることが出来る。また、チャネル幅を大きくすることが出来るので、その分TFTのサイズを小さくすることが出来、画素密度も大きくすることが出来る。 By adopting the configuration shown in FIG. 17 for the TAOS 109 and the sacrificial layer 110, the number of steps can be increased, but the degree of freedom of the process can be increased. Alternatively, the process can be increased. Further, since the channel width can be increased, the size of the TFT can be reduced by that amount, and the pixel density can be increased accordingly.

図19は、本発明の実施例3を示す断面図である。図19が実施例1の図8と異なる点は、TAOS109によるTFTのゲート絶縁膜として、犠牲層110に加え、SiOxによるゲート絶縁膜117が加わっていることである。SiOxによるゲート絶縁膜117を加えることによって、AlOxで形成される犠牲層110の膜厚の自由度を上げることが出来る。すなわち、犠牲層110の膜厚や膜質を、絶縁特性ではなく、TAOS TFTのスレッショルドおよび犠牲層としてのエッチング特性のみに着目して決めることが出来る。 FIG. 19 is a cross-sectional view showing a third embodiment of the present invention. The difference between FIG. 19 and FIG. 8 of Example 1 is that a gate insulating film 117 made of SiOx is added to the sacrificial layer 110 as the gate insulating film of the TFT made of TAOS 109. By adding the gate insulating film 117 made of SiOx, the degree of freedom in the film thickness of the sacrificial layer 110 formed of AlOx can be increased. That is, the film thickness and film quality of the sacrificial layer 110 can be determined by focusing only on the threshold of the TAOS TFT and the etching characteristics as the sacrificial layer, not on the insulating characteristics.

図20は、実施例1乃至3で説明した、TAOSによるTFTを表示領域に適用した場合を示す断面図である。図20において、TFT基板100の上にTFTアレイ層120が形成されている。TFTアレイ層120は図8あるいは図19等で示すTAOS TFTの層構造を有しており、その上に有機パッシベーション膜が形成されている。 FIG. 20 is a cross-sectional view showing a case where the TFT by TAOS described in Examples 1 to 3 is applied to the display region. In FIG. 20, the TFT array layer 120 is formed on the TFT substrate 100. The TFT array layer 120 has a layer structure of the TAOS TFT shown in FIG. 8 or FIG. 19, and an organic passivation film is formed on the layer structure of the TAOS TFT.

図20はIPS方式の液晶表示装置の場合であり、TFTアレイ層120の上にコモン電極121が平面状に形成されている。コモン電極121を覆って容量絶縁膜122が形成され、その上に画素電極123が形成されている。画素電極123は、櫛歯状あるいはストライプ状である。画素電極123を覆って液晶分子301を初期配向させるための配向膜124が形成されている。 FIG. 20 shows a case of an IPS type liquid crystal display device, in which a common electrode 121 is formed in a plane on the TFT array layer 120. A capacitive insulating film 122 is formed so as to cover the common electrode 121, and a pixel electrode 123 is formed on the capacitive insulating film 122. The pixel electrode 123 has a comb-like shape or a striped shape. An alignment film 124 for initially aligning the liquid crystal molecules 301 is formed so as to cover the pixel electrode 123.

画素電極123とコモン電極121の間に映像信号が印加されると、矢印で示すように電気力線が発生し、液晶分子301を回転させて液晶層300の透過率を制御することによって、画像を形成する。 When a video signal is applied between the pixel electrode 123 and the common electrode 121, electric lines of force are generated as shown by the arrows, and the liquid crystal molecules 301 are rotated to control the transmittance of the liquid crystal layer 300 to control the image. To form.

図20において液晶層300を挟んで対向基板200が配置されている。対向基板200にはカラーフィルタ201とブラックマトリクス202が形成されている。カラーフィルタ201とブラックマトリクス202を覆ってオーバーコート膜203が形成され、その上に液晶分子301を初期配向させるための配向膜204が形成されている。 In FIG. 20, the opposing substrate 200 is arranged with the liquid crystal layer 300 interposed therebetween. A color filter 201 and a black matrix 202 are formed on the facing substrate 200. An overcoat film 203 is formed over the color filter 201 and the black matrix 202, and an alignment film 204 for initially orienting the liquid crystal molecules 301 is formed on the overcoat film 203.

液晶表示装置において、画素電極123に映像信号が書き込まれると、画素電極123とコモン電極121と容量絶縁膜122によって形成される保持容量によって、1フレームの間、電圧が保持される。この時TFTのリーク電流が大きいと、画素電極123の電圧が変化し、フリッカ等が発生して、良好な画像を形成できなくなる。本発明のTAOS TFTを用いることによって、リーク電流が小さい、良好な画像を有する液晶表示装置を実現することが出来る。 When a video signal is written to the pixel electrode 123 in the liquid crystal display device, the voltage is held for one frame by the holding capacitance formed by the pixel electrode 123, the common electrode 121, and the capacitive insulating film 122. At this time, if the leakage current of the TFT is large, the voltage of the pixel electrode 123 changes, flicker or the like occurs, and a good image cannot be formed. By using the TAOS TFT of the present invention, it is possible to realize a liquid crystal display device having a small leakage current and a good image.

実施例1乃至3で説明したLTPS TFTとTAOS TFTの組み合わせは、有機EL表示装置にも適用することが出来る。図21は、有機EL表示装置2の平面図である。図21において、表示領域10と周辺回路領域20が形成されている。表示領域10には、有機EL駆動TFTやスイッチングTFTが形成されている。スッチングTFTには、リーク電流の小さいTAOS TFTが好適である。周辺駆動回路はTFTによって形成されるが、主に、LTPS TFTが用いられる。 The combination of the LTPS TFT and the TAOS TFT described in Examples 1 to 3 can also be applied to an organic EL display device. FIG. 21 is a plan view of the organic EL display device 2. In FIG. 21, a display area 10 and a peripheral circuit area 20 are formed. An organic EL drive TFT and a switching TFT are formed in the display region 10. As the switching TFT, a TAOS TFT having a small leakage current is suitable. Peripheral drive circuits are formed by TFTs, but LTPS TFTs are mainly used.

図21において、表示領域10を覆って反射防止用偏光板220が貼り付けられている。有機EL表示装置には反射電極が形成されているので、外光反射を抑えるために偏光板220が使用されている。表示領域20以外の部分に端子部150が形成され、端子部150には有機EL表示装置に電源や信号を供給するためのフレキシブル配線基板160が接続している。 In FIG. 21, an antireflection polarizing plate 220 is attached so as to cover the display area 10. Since a reflective electrode is formed on the organic EL display device, a polarizing plate 220 is used to suppress reflection of external light. A terminal portion 150 is formed in a portion other than the display area 20, and a flexible wiring board 160 for supplying a power supply or a signal to the organic EL display device is connected to the terminal portion 150.

図22は図21のB−B断面図である。図22において、TFT基板100に有機EL層を含む表示素子層210が形成されている。表示素子層210は図22の表示領域10に対応して形成されている。有機EL材料は水分によって分解するので、外部からの水分の侵入を防止するために、表示素子層210を覆って保護層215がSiNx等によって形成されている。保護層215の上に偏光板220が貼り付けられている。また、表示素子層215以外の部分には端子部150が形成され、端子部150にフレキシブル配線基板160が接続している。 FIG. 22 is a cross-sectional view taken along the line BB of FIG. In FIG. 22, a display element layer 210 including an organic EL layer is formed on the TFT substrate 100. The display element layer 210 is formed corresponding to the display region 10 of FIG. Since the organic EL material is decomposed by water, the protective layer 215 is formed of SiNx or the like so as to cover the display element layer 210 in order to prevent the invasion of water from the outside. A polarizing plate 220 is attached on the protective layer 215. Further, a terminal portion 150 is formed in a portion other than the display element layer 215, and the flexible wiring board 160 is connected to the terminal portion 150.

図23は有機EL表示装置の表示領域の断面図である。図23において、TFT基板100の上にTFTアレイ層120が形成されている。TFTアレイ層120は図8あるいは図19等で示すTAOS TFTの層構造を含むものであり、その上に有機パッシベーション膜が形成されている。 FIG. 23 is a cross-sectional view of a display area of the organic EL display device. In FIG. 23, the TFT array layer 120 is formed on the TFT substrate 100. The TFT array layer 120 includes the layer structure of the TAOS TFT shown in FIG. 8 or FIG. 19, and an organic passivation film is formed on the layer structure of the TAOS TFT.

図23において、TFTアレイ層120の上に反射電極211がAl合金等によって形成され、その上にカソードとしての下部電極212がITO等によって形成されている。下部電極212の上には、有機EL層213が形成されている。有機EL層213は、例えば電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層等で形成される。有機EL層213の上には、アノードとしての上部電極214が形成される。上部電極214は、透明導電膜であるIZO(Indium Zinc Oxide)、ITO(Indium Tin Oxide)等によって形成されるほか、銀等の金属の薄膜で形成される場合もある。上部電極214を覆って保護膜215がSiNx等によって形成され、保護膜215には反射を防止するための偏光板220が粘着材216によって接着している。 In FIG. 23, the reflection electrode 211 is formed of an Al alloy or the like on the TFT array layer 120, and the lower electrode 212 as a cathode is formed of an ITO or the like on the reflection electrode 211. An organic EL layer 213 is formed on the lower electrode 212. The organic EL layer 213 is formed of, for example, an electron injection layer, an electron transport layer, a light emitting layer, a hole transport layer, a hole injection layer, and the like. An upper electrode 214 as an anode is formed on the organic EL layer 213. The upper electrode 214 is formed of a transparent conductive film such as IZO (Indium Zinc Oxide) or ITO (Indium Tin Oxide), or may be formed of a thin film of a metal such as silver. A protective film 215 is formed of SiNx or the like so as to cover the upper electrode 214, and a polarizing plate 220 for preventing reflection is adhered to the protective film 215 by an adhesive material 216.

TFTアレイ層には、駆動TFT、スイッチングTFT等の種々のTFTが形成されるが、本発明を用いることによって、LTPS TFTとTAOS TFTを共通のプロセスで形成できるので、LTPS TFTとTAOS TFTの種々の組み合わせを用いることが出来るため、画像品質の優れた、かつ、消費電力を小さくすることができる有機EL表示装置を実現することが出来る。 Various TFTs such as driving TFTs and switching TFTs are formed in the TFT array layer. However, since the LTPS TFT and the TAOS TFT can be formed by a common process by using the present invention, various types of the LTPS TFT and the TAOS TFT can be formed. Since the combination of the above can be used, it is possible to realize an organic EL display device having excellent image quality and capable of reducing power consumption.

以上の説明では、TAOS TFTを表示領域に使用し、LTPS TFTを周辺駆動回路に使用するとして説明したが、製品仕様に応じて、周辺回路にTAOS TFTを加えても良いし、表示領域にLTPS TFTを加えても良い。 In the above description, the TAOS TFT is used for the display area and the LTPS TFT is used for the peripheral drive circuit. However, depending on the product specifications, the TAOS TFT may be added to the peripheral circuit or the LTPS TFT may be used for the display area. A TFT may be added.

1…液晶表示装置、 2…有機EL表示装置、 10…表示領域、 20…周辺回路領域、 100…TFT基板、 101…第1下地膜、 101…第2下地膜、 103…LTPS半導体層、 104…ゲート絶縁膜、 105…ゲート電極、 106…遮光膜、 107…第1層間絶縁膜、 108…第2層間絶縁膜、 109…TAOS層、 110…犠牲層、 111…ゲート電極、 112…無機パッシベーション膜、 113…スルーホール、 114…スルーホール、 115…ドレイン電極、 116…ソース電極、 117…ゲート絶縁膜、 120…TFTアレイ層、 121…コモン電極、 122…容量絶縁膜、 123…画素電極、 124…配向膜、 130…下偏光板、 140…スルーホール、 150…端子部、 160…フレキシブル配線基板、 200…対向基板、 201…カラーフィルタ、 202…ブラックマトリクス、 203…オーバーコート膜、 210…表示素子層、 211…反射電極、 212…下部電極、 213…有機EL層、 214…上部電極、 215…保護層、 216…粘着材、 220…反射防止用偏光板、 230…上偏光板、 300…液晶層、 301…液晶分子、 400…バックライト、 500…液晶表示パネル、 1031…a−Si 1 ... Liquid crystal display device, 2 ... Organic EL display device, 10 ... Display area, 20 ... Peripheral circuit area, 100 ... TFT substrate, 101 ... First base film, 101 ... Second base film, 103 ... LTPS semiconductor layer, 104 … Gate insulating film, 105… gate electrode, 106… light-shielding film, 107… first interlayer insulating film, 108… second interlayer insulating film, 109… TAOS layer, 110… sacrificial layer, 111… gate electrode, 112… inorganic passivation Film, 113 ... through hole, 114 ... through hole, 115 ... drain electrode, 116 ... source electrode, 117 ... gate insulating film, 120 ... TFT array layer, 121 ... common electrode, 122 ... capacitive insulating film, 123 ... pixel electrode, 124 ... Alignment film, 130 ... Lower polarizing plate, 140 ... Through hole, 150 ... Terminal part, 160 ... Flexible wiring board, 200 ... Opposite board, 201 ... Color filter, 202 ... Black matrix, 203 ... Overcoat film, 210 ... Display element layer, 211 ... Reflective electrode, 212 ... Lower electrode, 213 ... Organic EL layer, 214 ... Upper electrode, 215 ... Protective layer, 216 ... Adhesive material, 220 ... Antireflection polarizing plate, 230 ... Upper polarizing plate, 300 ... Liquid crystal layer, 301 ... Liquid crystal molecule, 400 ... Backlight, 500 ... Liquid crystal display panel, 1031 ... a-Si

Claims (12)

画素が形成された表示領域を有する基板を含む表示装置であって、
前記画素は酸化物半導体を用いた第1のTFTを含み、
前記酸化物半導体の上には絶縁物である酸化膜が形成され、前記酸化膜の上にゲート電極が形成され、
前記第1のTFTのドレインには、前記酸化膜に形成された第1のスルーホールを介して第1の電極が接続し、
前記第1のTFTのソースには、前記酸化膜に形成された第2のスルーホールを介して第2の電極が接続しており、
前記基板は、前記表示領域にLTPSによる第2のTFTを含み、
前記第2のTFTのゲート電極と同層で、前記第1のTFTの下層に金属層が形成されていることを特徴とする表示装置。
A display device including a substrate having a display area in which pixels are formed.
The pixel includes a first TFT using an oxide semiconductor.
An oxide film which is an insulator is formed on the oxide semiconductor, and a gate electrode is formed on the oxide film.
A first electrode is connected to the drain of the first TFT via a first through hole formed in the oxide film.
A second electrode is connected to the source of the first TFT via a second through hole formed in the oxide film.
The substrate comprises a second TFT by LTPS in the display area.
A display device characterized in that a metal layer is formed in the same layer as the gate electrode of the second TFT and in the lower layer of the first TFT.
前記第1のTFTと前記第2のTFTはいずれもトップゲートのTFTであることを特徴とする請求項1に記載の表示装置。 The display device according to claim 1, wherein both the first TFT and the second TFT are top-gate TFTs. 前記基板は駆動回路を有し、前記駆動回路は、さらに前記LTPSによるTFTを含むことを特徴とする請求項1に記載の表示装置。 The display device according to claim 1, wherein the substrate has a drive circuit, and the drive circuit further includes a TFT by the LTPS. 前記第1のスルーホールと前記第2のスルーホールは、平面で視て、前記酸化膜内に形成されていることを特徴とする請求項1に記載の表示装置。 The display device according to claim 1, wherein the first through hole and the second through hole are formed in the oxide film when viewed in a plane. 前記酸化膜に形成された前記第1のスルーホールの壁又は前記第2のスルーホールの壁は、前記酸化物半導体とは逆の側に第1のテーパθ1を持ち、前記酸化物半導体側に第2のテーパθ2を持ち、θ1>θ2であることを特徴とする請求項1乃至4に記載の表示装置。 The wall of the first through hole or the wall of the second through hole formed in the oxide film has a first taper θ1 on the side opposite to the oxide semiconductor and is on the oxide semiconductor side. The display device according to claim 1 to 4, wherein the display device has a second taper θ2 and θ1> θ2. 前記酸化膜はAlOxであることを特徴とする請求項1乃至5のいずれか1項に記載の表示装置。 The display device according to any one of claims 1 to 5, wherein the oxide film is AlOx. 前記AlOxの屈折率は、1.58乃至1.65であることを特徴とする請求項6に記載の表示装置。 The display device according to claim 6, wherein the refractive index of AlOx is 1.58 to 1.65. 前記酸化膜は複数のAlOxの層からなることを特徴とする請求項1乃至7のいずれか1項に記載の表示装置。 The display device according to any one of claims 1 to 7, wherein the oxide film is composed of a plurality of layers of AlOx. 前記酸化物半導体は、IGZO、ITZO、IGOまたはこれらの組み合わせであることを特徴とする請求項1乃至8のいずれか1項に記載の表示装置。 The display device according to any one of claims 1 to 8, wherein the oxide semiconductor is IGZO, ITZO, IGO or a combination thereof. 前記ゲート電極と前記酸化膜の間には絶縁膜が形成されていることを特徴とする請求項1乃至9のいずれか1項に記載の表示装置。 The display device according to any one of claims 1 to 9, wherein an insulating film is formed between the gate electrode and the oxide film. 前記表示装置は液晶表示装置であることを特徴とする請求項1乃至10のいずれか1項に記載の表示装置。 The display device according to any one of claims 1 to 10, wherein the display device is a liquid crystal display device. 前記表示装置は有機EL表示装置であることを特徴とする請求項1乃至10のいずれか1項に記載の表示装置。 The display device according to any one of claims 1 to 10, wherein the display device is an organic EL display device.
JP2020109373A 2020-06-25 2020-06-25 Display device Pending JP2020181985A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020109373A JP2020181985A (en) 2020-06-25 2020-06-25 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020109373A JP2020181985A (en) 2020-06-25 2020-06-25 Display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016100493A Division JP6725317B2 (en) 2016-05-19 2016-05-19 Display device

Publications (1)

Publication Number Publication Date
JP2020181985A true JP2020181985A (en) 2020-11-05

Family

ID=73024690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020109373A Pending JP2020181985A (en) 2020-06-25 2020-06-25 Display device

Country Status (1)

Country Link
JP (1) JP2020181985A (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05271993A (en) * 1992-03-30 1993-10-19 Sanyo Electric Co Ltd Production of insulating film
JP2006066489A (en) * 2004-08-25 2006-03-09 Casio Comput Co Ltd Thin-film transistor panel and its manufacturing method
JP2007073703A (en) * 2005-09-06 2007-03-22 Canon Inc Thin-film transistor and thin-film diode
JP2011146698A (en) * 2009-12-18 2011-07-28 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
WO2014171056A1 (en) * 2013-04-19 2014-10-23 パナソニック株式会社 Thin film semiconductor device, organic el display device, and manufacturing method of these
US20150055051A1 (en) * 2013-08-26 2015-02-26 Apple Inc. Displays With Silicon and Semiconducting Oxide Thin-Film Transistors
JP2015181185A (en) * 2011-05-05 2015-10-15 株式会社半導体エネルギー研究所 display device
JP2016015484A (en) * 2014-06-13 2016-01-28 株式会社半導体エネルギー研究所 Semiconductor device, semiconductor device manufacturing method and electronic apparatus including semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05271993A (en) * 1992-03-30 1993-10-19 Sanyo Electric Co Ltd Production of insulating film
JP2006066489A (en) * 2004-08-25 2006-03-09 Casio Comput Co Ltd Thin-film transistor panel and its manufacturing method
JP2007073703A (en) * 2005-09-06 2007-03-22 Canon Inc Thin-film transistor and thin-film diode
JP2011146698A (en) * 2009-12-18 2011-07-28 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2015181185A (en) * 2011-05-05 2015-10-15 株式会社半導体エネルギー研究所 display device
WO2014171056A1 (en) * 2013-04-19 2014-10-23 パナソニック株式会社 Thin film semiconductor device, organic el display device, and manufacturing method of these
US20150055051A1 (en) * 2013-08-26 2015-02-26 Apple Inc. Displays With Silicon and Semiconducting Oxide Thin-Film Transistors
JP2016015484A (en) * 2014-06-13 2016-01-28 株式会社半導体エネルギー研究所 Semiconductor device, semiconductor device manufacturing method and electronic apparatus including semiconductor device

Similar Documents

Publication Publication Date Title
JP6725317B2 (en) Display device
US8957418B2 (en) Semiconductor device and display apparatus
US11855102B2 (en) Display device
US10439010B2 (en) Display device
JP4967631B2 (en) Display device
JP2018074076A (en) Display device
US10211235B2 (en) Display device and manufacturing method thereof
KR101658533B1 (en) Oxide thin film transistor and method of fabricating the same
WO2019146264A1 (en) Display device and production method therefor
JP6668160B2 (en) Display device manufacturing method
US20220262825A1 (en) Display device and manufacturing method thereof
JP5475250B2 (en) Semiconductor device manufacturing method and semiconductor device
JP2020181985A (en) Display device
JP2008218626A (en) Tft array substrate and manufacturing method therefor
WO2018185967A1 (en) Thin-film transistor substrate and method for manufacturing same
JP2009158871A (en) Display device
JP2009224396A (en) Thin film transistor substrate and method of manufacturing the same, and display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220325

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220802