JP2020177875A - Direct-current interrupting device - Google Patents

Direct-current interrupting device Download PDF

Info

Publication number
JP2020177875A
JP2020177875A JP2019081555A JP2019081555A JP2020177875A JP 2020177875 A JP2020177875 A JP 2020177875A JP 2019081555 A JP2019081555 A JP 2019081555A JP 2019081555 A JP2019081555 A JP 2019081555A JP 2020177875 A JP2020177875 A JP 2020177875A
Authority
JP
Japan
Prior art keywords
semiconductor switch
circuit
drive
control unit
switch elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019081555A
Other languages
Japanese (ja)
Inventor
隆広 大木
Takahiro Oki
隆広 大木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Mitsubishi Electric Industrial Systems Corp
Original Assignee
Toshiba Mitsubishi Electric Industrial Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mitsubishi Electric Industrial Systems Corp filed Critical Toshiba Mitsubishi Electric Industrial Systems Corp
Priority to JP2019081555A priority Critical patent/JP2020177875A/en
Publication of JP2020177875A publication Critical patent/JP2020177875A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Driving Mechanisms And Operating Circuits Of Arc-Extinguishing High-Tension Switches (AREA)
  • Keying Circuit Devices (AREA)
  • Electronic Switches (AREA)

Abstract

To provide a direct-current interrupting device capable of determining whether or not each semiconductor switch element can be normally turned on and off before performing an interrupting operation.SOLUTION: A direct-current interrupting device according to an embodiment includes: a mechanical circuit interrupter; an interrupting circuit configured to perform an interrupting operation by flowing an interrupting current before the mechanical circuit interrupter performs an interrupting operation; and a control unit configured to control a conductive state and an interrupted state of the mechanical circuit interrupter and the interrupting circuit. The interrupting circuit includes: a plurality of semiconductor switch elements connected in series to one another; and a driving circuit configured to supply a drive signal generated by the control unit to each of the plurality of semiconductor switch elements, and generates and transmits a confirmation signal for each of the plurality of semiconductor switch elements when the drive signal is normal. When the interrupting current is not detected, the control unit generates the drive signal to be supplied so that the plurality of semiconductor switch elements are not simultaneously turned on, and receives the confirmation signal.SELECTED DRAWING: Figure 1

Description

本発明の実施形態は、直流遮断装置に関する。 An embodiment of the present invention relates to a DC cutoff device.

直流遮断装置は、直流では交流のようにゼロクロスしないため、遮断時のエネルギの処理をどのようにするか、さまざま方式が検討され、提案されている（たとえば特許文献１等）。 Since a DC cutoff device does not zero-cross like an alternating current in direct current, various methods have been studied and proposed as to how to process energy at the time of cutoff (for example, Patent Document 1 and the like).

機械遮断器は、両端の電圧がゼロクロスしたときに遮断動作をすれば、アークが発生しないようにすることができる。半導体スイッチは、オフ時にアーク放電を生じないので、機械遮断器と組み合わせて、機械式遮断器の両端電圧がゼロクロスするまで遮断エネルギを転流する。 The mechanical circuit breaker can prevent the arc from being generated by performing a circuit breaker operation when the voltage across the ends crosses zero. Since the semiconductor switch does not generate an arc discharge when it is off, it is combined with a mechanical circuit breaker to transfer the breaking energy until the voltage across the mechanical circuit breaker crosses zero.

このような半導体スイッチは、機械遮断器に並列に設けられ、通常運転時には、オフ状態である。半導体スイッチは、オフ時に直流線路の電圧に応じた高電圧が印加されるため、遮断する直流線路の電圧に応じて半導体スイッチ素子を多数個直列接続して用いられる。 Such a semiconductor switch is provided in parallel with the mechanical circuit breaker and is in an off state during normal operation. Since a high voltage corresponding to the voltage of the DC line is applied to the semiconductor switch when it is off, a large number of semiconductor switch elements are connected in series according to the voltage of the DC line to be cut off.

直流遮断装置が遮断動作を開始すると、直列に接続された半導体スイッチ素子は、すべて一旦オンして、その後ターンオフして遮断時のエネルギを処理する。直列接続された半導体スイッチ素子が、ほぼ同時にオンオフ動作をすることができないと、正常な転流動作をすることができず、機械遮断器を適切に遮断することができなくなる。 When the DC cutoff device starts the cutoff operation, all the semiconductor switch elements connected in series are turned on once and then turned off to process the energy at the time of cutoff. If the semiconductor switch elements connected in series cannot perform on / off operations at almost the same time, normal commutation operation cannot be performed, and the mechanical circuit breaker cannot be properly shut off.

半導体スイッチ素子がオンオフすることができない要因はいくつかあるが、オンオフできないことを事前に検出することができれば、原因をあらかじめ点検し、修理等することができる。 There are several factors that prevent the semiconductor switch element from turning on and off, but if it is possible to detect in advance that the semiconductor switch element cannot be turned on and off, the cause can be inspected and repaired in advance.

しかし、直流遮断装置が遮断動作をしていない場合には、半導体スイッチ素子に電流が流れていないため、半導体スイッチ素子がオンオフできるか否かを判定することが困難である。 However, when the DC cutoff device is not performing a cutoff operation, it is difficult to determine whether or not the semiconductor switch element can be turned on and off because no current is flowing through the semiconductor switch element.

特開２０１６−１２７０２６号公報JP-A-2016-127026

実施形態は、各半導体スイッチ素子が正常にオンオフすることができるかを、遮断動作をする前に判定することができる直流遮断装置を提供する。 The embodiment provides a DC cutoff device capable of determining whether or not each semiconductor switch element can be turned on and off normally before performing a cutoff operation.

実施形態に係る直流遮断装置は、機械遮断器と、前記機械遮断器と並列に接続され、遮断電流を検出した前記機械遮断器が遮断する前に、前記遮断電流を流しその後遮断する遮断回路と、前記機械遮断器および前記遮断回路の導通状態および遮断状態を制御する制御部と、を備える。前記遮断回路は、直列に接続され、自己消弧形の複数の半導体スイッチ素子と、前記複数の半導体スイッチ素子と前記制御部との間に設けられ、前記制御部が生成する駆動信号を前記複数の半導体スイッチ素子を駆動する駆動電圧に変換して前記複数の半導体スイッチ素子のそれぞれに供給し、前記駆動電圧が正常に変換された場合に、前記複数の半導体スイッチ素子のそれぞれの確認信号を生成して、前記制御部に送信する駆動回路と、を含む。前記制御部は、前記遮断電流を検出していない場合に、前記駆動信号を生成し前記複数の半導体スイッチ素子が同時にオンしないように供給し、前記確認信号を受信する。 The DC circuit breaker according to the embodiment includes a mechanical circuit breaker and a circuit breaker that is connected in parallel with the mechanical circuit breaker and allows the circuit breaker to flow before the mechanical circuit breaker that detects the circuit breaker cuts off. , The mechanical circuit breaker and a control unit for controlling the conduction state and the interruption state of the circuit breaker. The break circuit is connected in series and is provided between a plurality of self-extinguishing semiconductor switch elements and the plurality of semiconductor switch elements and the control unit, and the plurality of drive signals generated by the control unit are generated. Is converted into a driving voltage for driving the semiconductor switch element and supplied to each of the plurality of semiconductor switch elements, and when the driving voltage is normally converted, a confirmation signal for each of the plurality of semiconductor switch elements is generated. Then, the drive circuit for transmitting to the control unit is included. When the breaking current is not detected, the control unit generates the drive signal, supplies the plurality of semiconductor switch elements so as not to be turned on at the same time, and receives the confirmation signal.

本実施形態では、各半導体スイッチ素子が正常にオンオフすることができるかを、遮断動作をする前に判定することができる直流遮断装置が実現される。 In the present embodiment, a DC cutoff device capable of determining whether each semiconductor switch element can be turned on and off normally before performing a cutoff operation is realized.

実施形態に係る直流遮断装置の主要部を例示するブロック図である。It is a block diagram which illustrates the main part of the DC cutoff device which concerns on embodiment. 図２（ａ）は、実施形態の直流遮断装置を例示するブロック図である。図２（ｂ）は、図２（ａ）の直流遮断装置を備えた直流送電システムを例示するブロック図である。FIG. 2A is a block diagram illustrating the DC cutoff device of the embodiment. FIG. 2B is a block diagram illustrating a DC power transmission system including the DC cutoff device of FIG. 2A. 実施形態の直流遮断装置の動作を説明するための模式的なタイミングチャートの例である。This is an example of a schematic timing chart for explaining the operation of the DC cutoff device of the embodiment.

以下、図面を参照しつつ、本発明の実施形態について説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して詳細な説明を適宜省略する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
The drawings are schematic or conceptual, and the relationship between the thickness and width of each part, the ratio of the sizes between the parts, and the like are not necessarily the same as the actual ones. Further, even when the same parts are represented, the dimensions and ratios may be different from each other depending on the drawings.
In addition, in the present specification and each figure, the same elements as those described above with respect to the above-mentioned figures are designated by the same reference numerals, and detailed description thereof will be omitted as appropriate.

図１は、実施形態に係る直流遮断装置の主要部を例示するブロック図である。
図１に示すように、実施形態の直流遮断装置１０は、半導体スイッチ回路２１と、駆動回路１２２ａ〜１２２ｄと、を備える。半導体スイッチ回路２１は、主端子２１ａ，２１ｂを含む。主端子２１ａは、後に詳述するが、直流送電線等の直流線の高電位側に接続され、主端子２１ｂは低電位側に接続される。半導体スイッチ回路２１は、複数の半導体スイッチ素子１２１ａ〜１２１ｄを含んでおり、複数の半導体スイッチ素子１２１ａ〜１２１ｄは、直列に接続されている。 FIG. 1 is a block diagram illustrating a main part of the DC cutoff device according to the embodiment.
As shown in FIG. 1, the DC cutoff device 10 of the embodiment includes a semiconductor switch circuit 21 and drive circuits 122a to 122d. The semiconductor switch circuit 21 includes main terminals 21a and 21b. As will be described in detail later, the main terminal 21a is connected to the high potential side of a DC line such as a DC transmission line, and the main terminal 21b is connected to the low potential side. The semiconductor switch circuit 21 includes a plurality of semiconductor switch elements 121a to 121d, and the plurality of semiconductor switch elements 121a to 121d are connected in series.

複数の半導体スイッチ素子１２１ａ〜１２１ｄは、自己消弧形半導体素子であり、同一の定格、特性を有する素子でよい。半導体スイッチ素子１２１ａ〜１２１ｄは、たとえばＩＧＢＴ（Insulated Gate Bipolar Transistor）である。つまり、半導体スイッチ素子１２１ａのエミッタ（Ｅ）端子には、半導体スイッチ素子１２１ｂのコレクタ端子（Ｃ）が接続され、半導体スイッチ素子１２１ｂのエミッタ端子（Ｅ）には、半導体スイッチ素子１２１ｃのコレクタ端子（Ｃ）が接続され、半導体スイッチ素子１２１ｃのエミッタ端子（Ｅ）には、半導体スイッチ素子１２１ｄのコレクタ端子（Ｃ）が接続されている。 The plurality of semiconductor switch elements 121a to 121d are self-extinguishing semiconductor elements and may have the same rating and characteristics. The semiconductor switch elements 121a to 121d are, for example, IGBTs (Insulated Gate Bipolar Transistors). That is, the collector terminal (C) of the semiconductor switch element 121b is connected to the emitter (E) terminal of the semiconductor switch element 121a, and the collector terminal (C) of the semiconductor switch element 121c is connected to the emitter terminal (E) of the semiconductor switch element 121b. C) is connected, and the collector terminal (C) of the semiconductor switch element 121d is connected to the emitter terminal (E) of the semiconductor switch element 121c.

たとえば、半導体スイッチ回路２１は、圧接型半導体素子を積層するように接続した半導体スタックである。１つの半導体スタックは、印加される電圧に応じて、４つの半導体スイッチ素子を含む場合に限らず、５つ以上とされ、３つ以下とされる。隣接して配置された半導体スイッチ素子の間に放熱のためにヒートシンクを設けてもよい。また、上述のように構成された半導体スタックは、複数個、直列に接続されてもよい。 For example, the semiconductor switch circuit 21 is a semiconductor stack in which pressure-welded semiconductor elements are connected so as to be laminated. One semiconductor stack is not limited to the case where four semiconductor switch elements are included, and may be five or more, and three or less, depending on the applied voltage. A heat sink may be provided between the semiconductor switch elements arranged adjacent to each other for heat dissipation. Further, a plurality of semiconductor stacks configured as described above may be connected in series.

駆動回路（図上、Ｄ１〜Ｄ４と表記）１２２ａ〜１２２ｄは、半導体スイッチ素子１２１ａ〜１２１ｄに対応して設けられている。つまり、駆動回路１２２ａは、半導体スイッチ素子１２１ａに接続され、駆動回路１２２ｂは、半導体スイッチ素子１２１ｂに接続され、駆動回路１２２ｃは、半導体スイッチ素子１２１ｃに接続され、駆動回路１２２ｄは、半導体スイッチ素子１２１ｄに接続されている。半導体スイッチの直列個数が異なる場合には、駆動回路は、半導体スイッチの個数に応じて設けられる。 The drive circuits (denoted as D1 to D4 in the figure) 122a to 122d are provided corresponding to the semiconductor switch elements 121a to 121d. That is, the drive circuit 122a is connected to the semiconductor switch element 121a, the drive circuit 122b is connected to the semiconductor switch element 121b, the drive circuit 122c is connected to the semiconductor switch element 121c, and the drive circuit 122d is connected to the semiconductor switch element 121d. It is connected to the. When the number of semiconductor switches in series is different, the drive circuit is provided according to the number of semiconductor switches.

駆動回路１２２ａ〜１２２ｄは、半導体スイッチ素子１２１ａ〜１２１ｄのそれぞれのゲート端子（Ｇ）およびエミッタ端子（Ｅ）に接続されている。 The drive circuits 122a to 122d are connected to the gate terminals (G) and emitter terminals (E) of the semiconductor switch elements 121a to 121d, respectively.

駆動回路１２２ａ〜１２２ｄは、図示しないが、それぞれ正負の電源が供給されている。正電源は、たとえば＋ＶＧを出力する電源であり、負電源は、たとえば−ＶＧを出力する電源である。＋ＶＧは、半導体スイッチ素子１２１ａ〜１２１ｄのしきい値電圧よりも十分高い電圧である。−ＶＧは、半導体スイッチ素子１２１ａ〜１２１ｄのしきい値電圧よりも十分低い電圧であり、半導体スイッチ素子１２１ａ〜１２１ｄのゲートに蓄積された電荷を急速に放電するために印加される。正負の電源の電圧の絶対値は異なっていてもよい。 Although not shown, the drive circuits 122a to 122d are supplied with positive and negative power supplies, respectively. A positive power source is, for example, a power source that outputs + VG, and a negative power source is a power source that outputs, for example, −VG. + VG is a voltage sufficiently higher than the threshold voltage of the semiconductor switch elements 121a to 121d. -VG is a voltage sufficiently lower than the threshold voltage of the semiconductor switch elements 121a to 121d, and is applied to rapidly discharge the electric charge accumulated in the gates of the semiconductor switch elements 121a to 121d. The absolute values of the positive and negative power supply voltages may be different.

駆動回路１２２ａ〜１２２ｄは、アクティブな駆動信号が入力されると、ゲート−エミッタ間に＋ＶＧの電圧をそれぞれ出力する。半導体スイッチ素子１２１ａ〜１２１ｄは、ゲート−エミッタ間に＋ＶＧの電圧が印加されるのでオンする。駆動回路１２２ａ〜１２２ｄは、駆動信号が非アクティブとなると、ゲート−エミッタ間にあらかじめ設定した時間にわたって−ＶＧの電圧を出力する。半導体スイッチ素子１２１ａ〜１２１ｄは、ゲート−エミッタ間に−ＶＧの電圧が印加されるのでターンオフする。 When an active drive signal is input, the drive circuits 122a to 122d output a + VG voltage between the gate and the emitter, respectively. The semiconductor switch elements 121a to 121d are turned on because a + VG voltage is applied between the gate and the emitter. When the drive signal becomes inactive, the drive circuits 122a to 122d output a voltage of −VG between the gate and the emitter for a preset time. The semiconductor switch elements 121a to 121d are turned off because a voltage of −VG is applied between the gate and the emitter.

なお、駆動信号がアクティブであるとは、たとえばハイレベルの論理を有する信号であり、非アクティブであるとは、ローレベルの論理を有する信号である。アクティブをローレベルとし、非アクティブをハイレベルとしてももちろんよい。アクティブの信号を特定の値を有する信号に対応させ、非アクティブの信号を無信号やハイインピーダンスの信号に対応させるようにしてもよい。 Note that the active drive signal is, for example, a signal having high-level logic, and the inactive signal is a signal having low-level logic. Of course, active may be low level and inactive may be high level. The active signal may correspond to a signal having a specific value, and the inactive signal may correspond to a non-signal or a high impedance signal.

駆動回路１２２ａ〜１２２ｄは、制御部６０に接続されている。上述のように、各駆動回路１２２ａ〜１２２ｄは、互いに電気的に絶縁されているので、駆動回路１２２ａ〜１２２ｄと制御部６０との接続には、ライトガイドが用いられる。ライトガイドは、制御部６０から駆動回路１２２ａ〜１２２ｄにそれぞれ信号を送信する送信用のライトガイド３１ａ〜３１ｄおよび制御部６０が駆動回路１２２ａ〜１２２ｄから受信する信号のためのライトガイド３２ａ〜３２ｄである。つまり、ライトガイドは、制御部６０と駆動回路１２２ａ〜１２２ｄとの間に送受信用にそれぞれ１本ずつ設けられている。 The drive circuits 122a to 122d are connected to the control unit 60. As described above, since the drive circuits 122a to 122d are electrically isolated from each other, a light guide is used to connect the drive circuits 122a to 122d and the control unit 60. The light guides are light guides 31a to 31d for transmission for transmitting signals from the control unit 60 to the drive circuits 122a to 122d, and light guides 32a to 32d for signals received from the drive circuits 122a to 122d by the control unit 60. is there. That is, one light guide is provided between the control unit 60 and the drive circuits 122a to 122d for transmission and reception.

制御部６０は、テスト用の駆動信号Ｇ１〜Ｇ４を生成して、ライトガイド３１ａ〜３１ｄを介して、たとえば順次駆動回路１２２ａ〜１２２ｄに送信する。 The control unit 60 generates test drive signals G1 to G4 and transmits them to, for example, sequential drive circuits 122a to 122d via the write guides 31a to 31d.

駆動回路１２２ａ〜１２２ｄは、駆動信号Ｇ１〜Ｇ４に応じて、正の振幅＋ＶＧを有する駆動電圧を半導体スイッチ素子１２１ａ〜１２１ｄのゲート−エミッタ間にそれぞれ印加する。駆動回路１２２ａ〜１２２ｄは、駆動信号Ｇ１〜Ｇ４が非アクティブになると、負の振幅−ＶＧを有する駆動電圧を半導体スイッチ素子１２１ａ〜１２１ｄのゲート−エミッタ間にそれぞれ印加するとともに、負の振幅の駆動電圧に応じた逆電圧印加確認信号Ｒ１〜Ｒ４を生成する。 The drive circuits 122a to 122d apply a drive voltage having a positive amplitude + VG between the gate and the emitter of the semiconductor switch elements 121a to 121d, respectively, according to the drive signals G1 to G4. When the drive signals G1 to G4 become inactive, the drive circuits 122a to 122d apply a drive voltage having a negative amplitude-VG between the gate and the emitter of the semiconductor switch elements 121a to 121d, respectively, and drive with a negative amplitude. Reverse voltage application confirmation signals R1 to R4 corresponding to the voltage are generated.

制御部６０は、駆動回路１２２ａ〜１２２ｄが生成する逆電圧印加確認信号Ｒ１〜Ｒ４を受信する。制御部６０は、適切なタイミングで、正常な逆電圧印加確認信号Ｒ１〜Ｒ４を受信することによって、送信用のライトガイド３１ａ〜３１ｄ、受信用のライトガイド３２ａ〜３２ｄ、駆動回路１２２ａ〜１２２ｄ、および半導体スイッチ素子１２１ａ〜１２１のいずれにも異常がないと判定する。 The control unit 60 receives the reverse voltage application confirmation signals R1 to R4 generated by the drive circuits 122a to 122d. By receiving the normal reverse voltage application confirmation signals R1 to R4 at an appropriate timing, the control unit 60 receives the light guides 31a to 31d for transmission, the light guides 32a to 32d for reception, and the drive circuits 122a to 122d. And it is determined that there is no abnormality in any of the semiconductor switch elements 121a to 121.

逆電圧印加確認信号Ｒ１〜Ｒ４のいずれかの受信タイミングに異常があったり、受信できなかったりした場合には、その系統の送信用のライトガイド、受信用のライトガイド、駆動回路または半導体スイッチ素子のいずれかに不具合が生じていると判定される。 If there is an abnormality in the reception timing of any of the reverse voltage application confirmation signals R1 to R4, or if reception is not possible, a light guide for transmission, a light guide for reception, a drive circuit, or a semiconductor switch element of that system It is determined that one of the above is defective.

駆動回路１２２ａ〜１２２ｄは、図示しないが、たとえば送信用のフォトカプラおよび受信用のフォトダイオードを含んでいる。送信用のフォトカプラは、送信用のライトガイド３１ａ〜３１ｄの発光に応じて点灯する受光用フォトダイオードと、この受光用フォトダイオードの発光に応じて、正負の駆動電圧を生成して出力するフォトトランジスタを含む論理回路とを含んでいる。受信用のフォトダイオードは、負の振幅−ＶＧの駆動電圧に応じて発光するように設けられている。駆動回路１２２ａ〜１２２ｄは、上述した機能を充足するように構成されていればよく、他の構成であってももちろんよい。 Drive circuits 122a to 122d include, for example, a photocoupler for transmission and a photodiode for reception, although not shown. The photocoupler for transmission is a light-receiving photodiode that lights up according to the light emission of the light guides 31a to 31d for transmission, and a photo that generates and outputs positive and negative drive voltages according to the light emission of the light-receiving photodiode. It includes a logic circuit including a transistor. The receiving photodiode is provided so as to emit light in response to a negative amplitude −VG drive voltage. The drive circuits 122a to 122d may be configured so as to satisfy the above-mentioned functions, and may of course have other configurations.

図２（ａ）は、実施形態の直流遮断装置を例示するブロック図である。図２（ｂ）は、図２（ａ）の直流遮断装置を備えた直流送電システムを例示するブロック図である。
図２（ａ）には、より具体的な直流遮断装置１０の構成例が示されている。図２（ａ）に示すように、実施形態の直流遮断装置１０は、遮断回路２０と、機械遮断器５０と、を備える。遮断回路２０は、上述した半導体スイッチ回路２１と、駆動回路１２２ａ〜１２２ｄと、を備えている。直流遮断装置１０は、このほか、主スイッチ回路４０と、制御部６０と、をさらに備える。 FIG. 2A is a block diagram illustrating the DC cutoff device of the embodiment. FIG. 2B is a block diagram illustrating a DC power transmission system including the DC cutoff device of FIG. 2A.
FIG. 2A shows a more specific configuration example of the DC cutoff device 10. As shown in FIG. 2A, the DC circuit breaker 10 of the embodiment includes a circuit breaker 20 and a mechanical circuit breaker 50. The cutoff circuit 20 includes the above-mentioned semiconductor switch circuit 21 and drive circuits 122a to 122d. In addition, the DC cutoff device 10 further includes a main switch circuit 40 and a control unit 60.

主スイッチ回路４０および機械遮断器５０は、直列に接続されている。主スイッチ回路４０および機械遮断器５０の直列回路は、端子１１ａ，１１ｂ間に接続されている。 The main switch circuit 40 and the mechanical circuit breaker 50 are connected in series. The series circuit of the main switch circuit 40 and the mechanical circuit breaker 50 is connected between the terminals 11a and 11b.

主スイッチ回路４０は、たとえばＩＧＢＴ等の自己消弧型の半導体素子である。主スイッチ回路４０は、通常には導通しており、直流送電線等の直流線路において短絡事故等を生じた場合には、遮断される。なお、主スイッチ回路４０は、この例のように遮断後には、遮断電流は、遮断回路２０に流れ、両端に高電圧が印加されないので、多くの場合には、直列数は１つとされる。 The main switch circuit 40 is a self-extinguishing semiconductor element such as an IGBT. The main switch circuit 40 is normally conducting, and is cut off when a short-circuit accident or the like occurs in a DC line such as a DC transmission line. In the main switch circuit 40, after breaking as in this example, the breaking current flows through the breaking circuit 20 and a high voltage is not applied to both ends. Therefore, in many cases, the number of series is one.

機械遮断器５０は、通常には閉じており、直流線路において短絡事故等を生じた場合には、遮断電流が半導体スイッチ回路２１に転流された後に開放される。機械遮断器５０は、たとえば真空遮断器である。 The mechanical circuit breaker 50 is normally closed, and when a short-circuit accident or the like occurs in a DC line, the circuit breaker 50 is opened after being transferred to the semiconductor switch circuit 21. The mechanical circuit breaker 50 is, for example, a vacuum circuit breaker.

遮断回路２０は、主スイッチ回路４０および機械遮断器５０の直列回路に並列に接続されている。遮断回路２０の半導体スイッチ回路２１は、通常には遮断されている。半導体スイッチ回路２１は、直流線路２において短絡事故等を生じた場合に、導通した後遮断される。 The breaker circuit 20 is connected in parallel to the series circuit of the main switch circuit 40 and the mechanical circuit breaker 50. The semiconductor switch circuit 21 of the cutoff circuit 20 is normally cut off. When a short-circuit accident or the like occurs in the DC line 2, the semiconductor switch circuit 21 conducts and then shuts off.

遮断回路２０は、上述した半導体スイッチ回路２１を含んでいる。半導体スイッチ回路２１は、主端子２１ａ，２１ｂを介して端子２２ａ，２２ｂに接続されている。主端子２１ａ，２１ｂと端子２２ａ，２２ｂとは、直接接続されていてもよいし、インダクタンス等が接続されていてもよい。 The break circuit 20 includes the semiconductor switch circuit 21 described above. The semiconductor switch circuit 21 is connected to the terminals 22a and 22b via the main terminals 21a and 21b. The main terminals 21a and 21b and the terminals 22a and 22b may be directly connected or may be connected with an inductance or the like.

遮断回路２０は、半導体スイッチ回路２１のほか、スナバ回路２３およびアレスタ２６を含んでいる。スナバ回路２３は、たとえば半導体スイッチ素子１２１ａ〜１２１ｄのそれぞれに接続されており、半導体スイッチ回路２１に印加される転流エネルギを蓄積する。アレスタ２６は、スナバ回路２３で回収し切れなかった転流エネルギを吸収する。 The break circuit 20 includes a snubber circuit 23 and an arrester 26 in addition to the semiconductor switch circuit 21. The snubber circuit 23 is connected to each of the semiconductor switch elements 121a to 121d, for example, and stores the commutation energy applied to the semiconductor switch circuit 21. The arrester 26 absorbs the commutation energy that could not be recovered by the snubber circuit 23.

制御部６０は、端子１１ｃを介して、電流検出器３（図２（ｂ））に接続されている。制御部６０は、端子１１ｄを介して、上位制御装置１００（図２（ｂ））に接続されている。制御部６０は、電流検出器３や上位制御装置１００からの信号や指令にもとづいて動作する。 The control unit 60 is connected to the current detector 3 (FIG. 2B) via the terminal 11c. The control unit 60 is connected to the host control device 100 (FIG. 2B) via the terminal 11d. The control unit 60 operates based on signals and commands from the current detector 3 and the host control device 100.

図２（ｂ）に示すように、直流遮断装置１０は、直流回路１ａ，１ｂの間の直流線路２に直列に接続されて用いられる。直流回路１ａ，１ｂは、たとえば電力系統等の交流電圧を直流電圧に変換する交直電力変換器や、太陽光発電パネル、蓄電池等の直流電源等である。直流回路１ａ，１ｂは、直流電源で動作する直流負荷を含んでもよい。直流線路２は、たとえば直流送電線である。直流線路２には、電流検出器３が設けられており、直流遮断装置１０は、電流検出器３によって検出された電流値Ｉｓを入力して、電流値Ｉｓがあらかじめ設定されたしきい値以上の場合に、遮断動作を開始する。 As shown in FIG. 2B, the DC cutoff device 10 is used by being connected in series to the DC line 2 between the DC circuits 1a and 1b. The DC circuits 1a and 1b are, for example, an AC / DC power converter that converts an AC voltage of a power system or the like into a DC voltage, a DC power source of a photovoltaic power generation panel, a storage battery, or the like. The DC circuits 1a and 1b may include a DC load operating on a DC power source. The DC line 2 is, for example, a DC transmission line. The DC line 2 is provided with a current detector 3, and the DC cutoff device 10 inputs the current value Is detected by the current detector 3 and the current value Is is equal to or higher than a preset threshold value. In the case of, the shutoff operation is started.

制御部６０は、少なくとも３つの動作モードを有する。動作モードの１つは、遮断回路テストモードである。遮断回路テストモードは、直流遮断装置１０が通常の状態、つまり、直流線路に直流電流が正常に流れることができる状態において実行される。遮断回路テストモードは、遮断回路２０の各半導体スイッチ素子が正常にオンオフできるか否かをテストするモードである。 The control unit 60 has at least three operation modes. One of the operation modes is a break circuit test mode. The break circuit test mode is executed in a normal state of the DC break device 10, that is, a state in which a DC current can normally flow through the DC line. The break circuit test mode is a mode for testing whether or not each semiconductor switch element of the break circuit 20 can be turned on and off normally.

遮断回路テストモードは、たとえば端子１１ｄを介して、上位制御装置１００からテスト指令を受信することによって、開始される。テスト指令を受信する場合に限らず、制御部６０にあらかじめ設定された期間ごとに遮断回路テストモードを開始するようにしてもよい。 The break circuit test mode is started by receiving a test command from the host controller 100, for example, via the terminal 11d. Not limited to the case of receiving the test command, the break circuit test mode may be started at intervals set in advance in the control unit 60.

遮断回路テストモードは、動作を終了した場合には、たとえばテストの結果を端子１１ｄを介して、上位制御装置１００に送信する。テストの結果を取得するごとに制御部６０に結果を記憶し、上位制御装置１００からリクエストがあった場合に、結果を送信するようにしてもよい。 In the break circuit test mode, when the operation is completed, for example, the test result is transmitted to the host control device 100 via the terminal 11d. Each time the test result is acquired, the control unit 60 may store the result, and when there is a request from the host control device 100, the result may be transmitted.

遮断回路テストモードでは、制御部６０は、主スイッチ回路４０および機械遮断器５０を閉じるように、遮断信号Ｓ１，Ｓ２を主スイッチ回路４０および機械遮断器５０に供給する。また、制御部６０は、遮断回路２０の各半導体スイッチ素子に対応する駆動回路に順次テスト用の遮断信号Ｓ３を送信する。遮断信号Ｓ３は、半導体スイッチ素子の直列数に応じて設定される。この場合、遮断信号Ｓ３は、上述したテスト用の駆動信号Ｇ１〜Ｇ４であり、順次生成され、駆動回路１２２ａ〜１２２ｄに送信される。 In the break circuit test mode, the control unit 60 supplies the cutoff signals S1 and S2 to the main switch circuit 40 and the mechanical circuit breaker 50 so as to close the main switch circuit 40 and the mechanical circuit breaker 50. Further, the control unit 60 sequentially transmits a test cutoff signal S3 to the drive circuit corresponding to each semiconductor switch element of the cutoff circuit 20. The cutoff signal S3 is set according to the number of semiconductor switch elements in series. In this case, the cutoff signals S3 are the test drive signals G1 to G4 described above, are sequentially generated, and are transmitted to the drive circuits 122a to 122d.

テスト用の駆動信号である遮断信号は、半導体スイッチ素子が同時にオンして、半導体スイッチ回路２１が導通しないように生成して送信すればよく、１つずつ順次駆動回路に送信する場合に限らず、２つずつ同時に送信する等してもよい。 The cutoff signal, which is a test drive signal, may be generated and transmitted so that the semiconductor switch elements are turned on at the same time and the semiconductor switch circuit 21 does not conduct, and is not limited to the case where the semiconductor switch circuit 21 is sequentially transmitted to the drive circuit one by one. You may send two or two at the same time.

遮断信号Ｓ３は、テスト用の駆動信号に応じて、制御部６０が駆動回路から受信する逆電圧印加確認信号である。つまり、遮断信号Ｓ３は、送受信用のｎ組の信号からなる。 The cutoff signal S3 is a reverse voltage application confirmation signal received from the drive circuit by the control unit 60 according to the test drive signal. That is, the cutoff signal S3 is composed of n sets of signals for transmission and reception.

制御部６０は、ｎ本のテスト用の駆動信号を送信した後、適切なタイミングでｎ本の逆電圧印加確認信号を受信した場合には、遮断回路２０および制御部６０から遮断回路２０までの通信経路に異常がないと判定することができる。 When the control unit 60 receives n reverse voltage application confirmation signals at an appropriate timing after transmitting n test drive signals, the cutoff circuit 20 and the control unit 60 to the cutoff circuit 20 It can be determined that there is no abnormality in the communication path.

動作モードの残りの２つは、通常動作モードおよび遮断モードである。通常動作モードでは、制御部６０は、主スイッチ回路４０および機械遮断器５０を閉じるように、遮断信号Ｓ１，Ｓ２を主スイッチ回路４０および機械遮断器５０に供給する。また、制御部６０は、遮断信号Ｓ３をすべての半導体スイッチ素子がオフするように遮断回路２０に供給する。通常動作モードでは、ｎ組の遮断信号Ｓ３は、各半導体スイッチ素子がほぼ同時にオンし、ほぼ同時にオフするように生成され、遮断回路に送信される。 The remaining two operating modes are the normal operating mode and the cutoff mode. In the normal operation mode, the control unit 60 supplies the cutoff signals S1 and S2 to the main switch circuit 40 and the mechanical circuit breaker 50 so as to close the main switch circuit 40 and the mechanical circuit breaker 50. Further, the control unit 60 supplies the cutoff signal S3 to the cutoff circuit 20 so that all the semiconductor switch elements are turned off. In the normal operation mode, n sets of cutoff signals S3 are generated so that each semiconductor switch element turns on and off almost at the same time, and is transmitted to the cutoff circuit.

制御部６０は、電流検出器３に流れる電流値Ｉｓがしきい値以上であると判定された場合には、動作モードを、通常動作モードまたは遮断回路テストモードから遮断モードに切り替える。まず、制御部６０は、主スイッチ回路４０を遮断するように遮断信号Ｓ１を生成して、主スイッチ回路４０に供給するとともに、遮断回路２０をオンするようにｎ本の遮断信号Ｓ３を遮断回路２０に供給する。 When the control unit 60 determines that the current value Is flowing through the current detector 3 is equal to or greater than the threshold value, the control unit 60 switches the operation mode from the normal operation mode or the cutoff circuit test mode to the cutoff mode. First, the control unit 60 generates a cutoff signal S1 so as to cut off the main switch circuit 40, supplies the cutoff signal S1 to the main switch circuit 40, and cuts off n cutoff signals S3 so as to turn on the cutoff circuit 20. Supply to 20.

その後、制御部６０は、適切なタイミングで、遮断回路２０をオフするように遮断信号を供給し、さらにその後、機械遮断器５０を遮断するように遮断信号Ｓ１を機械遮断器５０に供給する。 After that, the control unit 60 supplies a cutoff signal so as to turn off the cutoff circuit 20 at an appropriate timing, and then supplies a cutoff signal S1 to the mechanical circuit breaker 50 so as to cut off the mechanical circuit breaker 50.

遮断回路テストモードを実行中に、制御部６０がしきい値を超える電流が流れたことを感知した場合には、好ましくは、遮断回路テストモードにかかわらず、遮断モードに移行する。 When the control unit 60 detects that a current exceeding the threshold value has flowed while executing the break circuit test mode, it preferably shifts to the break mode regardless of the break circuit test mode.

なお、実施形態の直流遮断装置１０は、半導体スイッチ回路２１を備えていればよく、上述の図２（ａ）の構成例に限らない。また、直流遮断装置が電流検出器を含んでいてもよいし、直流遮断装置が制御部を含まず、たとえば、交直電力変換器を制御する制御装置によって、遮断制御を行うようにしてもよい。 The DC cutoff device 10 of the embodiment may include the semiconductor switch circuit 21, and is not limited to the configuration example of FIG. 2A described above. Further, the DC cutoff device may include a current detector, or the DC cutoff device may not include a control unit, and for example, the cutoff control may be performed by a control device that controls an AC / DC power converter.

実施形態の直流遮断装置１０の動作について説明する。
図３は、実施形態の直流遮断装置の動作を説明するための模式的なタイミングチャートの例である。
図３の最上段の図は、送信用のライトガイド３１ａを介して制御部６０から送信されるテスト用の駆動信号Ｇ１である。
図３の２段目の図は、駆動回路１２２ａが出力する駆動電圧ＶＧＥ１の波形であり、半導体スイッチ素子１２１ａのゲート−エミッタ間に印加される電圧を表している。
図３の３段目の図は、受信用のライトガイド３２ａを介して、制御部６０が駆動回路１２２ａから受信する逆電圧印加確認信号Ｒ１である。
図３の４段目の図は、送信用のライトガイド３１ｂを介して制御部６０から送信されるテスト用の駆動信号Ｇ２である。
図３の５段目の図は、駆動回路１２２ｂが出力する駆動電圧ＶＧＥ２の波形であり、半導体スイッチ素子１２１ｂのゲート−エミッタ間に印加される電圧を表している。
図３の６段目の図は、受信用のライトガイド３２ｂを介して、制御部６０が駆動回路１２２ｂから受信する逆電圧印加確認信号Ｒ２である。
これに限るものではないが、この例では、制御部６０は、Ｇ１、Ｇ２、Ｇ３、Ｇ４の順で信号を送信し、Ｒ１、Ｒ２、Ｒ３、Ｒ４の順に信号を受信するものとする。 The operation of the DC cutoff device 10 of the embodiment will be described.
FIG. 3 is an example of a schematic timing chart for explaining the operation of the DC cutoff device of the embodiment.
The uppermost figure of FIG. 3 is a test drive signal G1 transmitted from the control unit 60 via the light guide 31a for transmission.
The second-stage diagram of FIG. 3 is a waveform of the drive voltage VGE1 output by the drive circuit 122a, and represents the voltage applied between the gate and the emitter of the semiconductor switch element 121a.
The third figure of FIG. 3 is a reverse voltage application confirmation signal R1 received from the drive circuit 122a by the control unit 60 via the light guide 32a for reception.
The fourth figure of FIG. 3 is a test drive signal G2 transmitted from the control unit 60 via the light guide 31b for transmission.
The fifth stage of FIG. 3 is a waveform of the drive voltage VGE2 output by the drive circuit 122b, and represents the voltage applied between the gate and the emitter of the semiconductor switch element 121b.
The sixth figure of FIG. 3 is a reverse voltage application confirmation signal R2 received from the drive circuit 122b by the control unit 60 via the reception light guide 32b.
Although not limited to this, in this example, it is assumed that the control unit 60 transmits signals in the order of G1, G2, G3, and G4, and receives signals in the order of R1, R2, R3, and R4.

制御部６０はテスト用の駆動信号Ｇ１を生成して送信し、時刻ｔ１において、駆動回路１２２ａは、駆動信号Ｇ１を受信する。駆動回路１２２ａは、受信した駆動信号Ｇ１を正の振幅＋ＶＧを有する駆動電圧ＶＧＥ１に変換して半導体スイッチ素子１２１ａに印加する。 The control unit 60 generates and transmits a test drive signal G1, and at time t1, the drive circuit 122a receives the drive signal G1. The drive circuit 122a converts the received drive signal G1 into a drive voltage VGE1 having a positive amplitude + VG and applies it to the semiconductor switch element 121a.

時刻ｔ２において、駆動信号Ｇ１が非アクティブとなる。これに応じて、駆動回路１２２ａは、時刻ｔ３まで負の振幅−ＶＧを有する駆動電圧ＶＧＥ１を半導体スイッチ素子１２１ａに印加する。 At time t2, the drive signal G1 becomes inactive. In response to this, the drive circuit 122a applies a drive voltage VGE1 having a negative amplitude −VG to the semiconductor switch element 121a until time t3.

駆動回路１２２ａは、駆動電圧ＶＧＥ１に応じて、時刻ｔ２〜ｔ３までアクティブの逆電圧印加確認信号Ｒ１を生成して、制御部６０に送信する。 The drive circuit 122a generates an active reverse voltage application confirmation signal R1 from time t2 to t3 according to the drive voltage VGE1 and transmits it to the control unit 60.

制御部６０は、駆動信号Ｇ１に続いて、駆動信号Ｇ２を生成して駆動回路１２２ｂに送信し、時刻ｔ４において、駆動回路１２２ｂは駆動信号Ｇ２を受信する。駆動回路１２２ｂは、受信した駆動信号Ｇ２を正の振幅＋ＶＧを有する駆動電圧ＶＧＥ２に変換して半導体スイッチ素子１２１ｂに印加する。 Following the drive signal G1, the control unit 60 generates a drive signal G2 and transmits it to the drive circuit 122b, and at time t4, the drive circuit 122b receives the drive signal G2. The drive circuit 122b converts the received drive signal G2 into a drive voltage VGE2 having a positive amplitude + VG and applies it to the semiconductor switch element 121b.

駆動回路１２２ｂは、駆動電圧ＶＧＥ２に応じて、時刻ｔ５〜ｔ６までアクティブの逆電圧印加確認信号Ｒ２を生成して、制御部６０に送信する。 The drive circuit 122b generates an active reverse voltage application confirmation signal R2 from time t5 to t6 according to the drive voltage VGE2 and transmits it to the control unit 60.

以降も同様に、制御部６０は、他の系統に対しても駆動信号Ｇｎを生成して駆動回路に送信し、駆動信号Ｇｎを受信した駆動回路は、駆動電圧ＶＧＥｎに変換して半導体スイッチ素子に印加する。半導体スイッチ素子に負の振幅−ＶＧを有する駆動電圧ＶＧＥｎが印加されて、制御部６０は、それに応じて生成され送信された逆電圧印加確認信号Ｒｎを受信できれば、遮断回路２０および制御部６０から遮断回路２０までの通信経路に異常がないと判定される。 Similarly thereafter, the control unit 60 also generates a drive signal Gn for other systems and transmits the drive signal Gn to the drive circuit, and the drive circuit that receives the drive signal Gn converts the drive signal Gn into a drive voltage VGen and is a semiconductor switch element. Apply to. If a drive voltage VGen having a negative amplitude -VG is applied to the semiconductor switch element and the control unit 60 can receive the reverse voltage application confirmation signal Rn generated and transmitted accordingly, the cutoff circuit 20 and the control unit 60 It is determined that there is no abnormality in the communication path to the cutoff circuit 20.

たとえば、図１の最上段の送信用のライトガイド３１ａやその送受信のための変換素子に異常がある場合には、時刻ｔ１等で駆動信号Ｇ１等が制御部６０から遮断回路２０に送信されない。そのため、駆動電圧ＶＧＥ１等も図示のように生成されないので、制御部６０は逆電圧印加確認信号Ｒ１等を適切なタイミング、つまり図示の時刻ｔ２等で受信することができない。 For example, if there is an abnormality in the light guide 31a for transmission at the top of FIG. 1 or the conversion element for transmission / reception thereof, the drive signal G1 or the like is not transmitted from the control unit 60 to the cutoff circuit 20 at time t1 or the like. Therefore, since the drive voltage VGE1 and the like are not generated as shown in the figure, the control unit 60 cannot receive the reverse voltage application confirmation signal R1 and the like at an appropriate timing, that is, at the time t2 and the like shown in the figure.

送信用のライトガイド３１ａやその送受信のための変換素子が正常であっても、駆動回路１２２ａや半導体スイッチ素子１２１ａに異常がある場合には、駆動電圧ＶＧＥ１の波形が異常となり、制御部６０は、逆電圧印加確認信号Ｒ１を適切なタイミングで受信することができない。 Even if the light guide 31a for transmission and the conversion element for transmission / reception thereof are normal, if there is an abnormality in the drive circuit 122a or the semiconductor switch element 121a, the waveform of the drive voltage VGE1 becomes abnormal, and the control unit 60 , The reverse voltage application confirmation signal R1 cannot be received at an appropriate timing.

また、送信用のライトガイド３１ａ、駆動回路１２２ａおよび半導体スイッチ素子１２１ａが正常であっても、受信用のライトガイド３２ａに異常がある場合には、制御部６０は逆電圧印加確認信号Ｒ１を受信することができない。 Further, even if the light guide 31a for transmission, the drive circuit 122a, and the semiconductor switch element 121a are normal, if there is an abnormality in the light guide 32a for reception, the control unit 60 receives the reverse voltage application confirmation signal R1. Can not do it.

このように、実施形態の直流遮断装置１０では、制御部６０がテスト用の駆動信号を生成して送信し、その後適切なタイミングで逆電圧印加確認信号を受信できるか否かによって、遮断回路２０および制御部６０から遮断回路２０までの通信経路の異常の有無を判定することができる。 As described above, in the DC cutoff device 10 of the embodiment, the cutoff circuit 20 depends on whether or not the control unit 60 can generate and transmit a test drive signal and then receive a reverse voltage application confirmation signal at an appropriate timing. And it is possible to determine whether or not there is an abnormality in the communication path from the control unit 60 to the cutoff circuit 20.

実施形態の直流遮断装置１０の効果について説明する。
実施形態の直流遮断装置１０では、遮断回路テストモードを備えた制御部６０を有している。遮断回路テストモードは、直流線路に直流電流が流れ得る通常の動作状態において、実行される。遮断回路テストモードをたとえば定期的に実行することによって、遮断回路２０および制御部６０から遮断回路２０までの通信経路の異常の有無を判定することができる。直流送電線等の地絡事故等は、不特定なタイミングで予期せず生じ得るものである場合も多いので、あらかじめ直流遮断装置１０の不具合を発見し、あらかじめ修理等することによって、このような事故に確実に対応することができるようになる。 The effect of the DC cutoff device 10 of the embodiment will be described.
The DC cutoff device 10 of the embodiment has a control unit 60 having a cutoff circuit test mode. The break circuit test mode is performed under normal operating conditions where a direct current can flow through the direct current line. By executing the break circuit test mode, for example, periodically, it is possible to determine whether or not there is an abnormality in the communication path from the break circuit 20 and the control unit 60 to the break circuit 20. In many cases, a ground fault accident such as a DC power transmission line can occur unexpectedly at an unspecified timing. Therefore, by discovering a defect in the DC cutoff device 10 in advance and repairing it in advance, such an accident may occur. You will be able to respond reliably to accidents.

電力変換装置の主回路のように、常時電流が流れている回路の場合には、流れている電流を検出したり、充電されたコンデンサの両端の電圧を検出したりすること等によって、回路の異常を容易に検出することができる。しかしながら、直流遮断装置１０の遮断回路２０は、通常には、オフしており、電流が流れることがないので、半導体スイッチ素子１２１ａ〜１２１ｄ等の異常を検出することが困難であった。 In the case of a circuit in which a current is constantly flowing, such as the main circuit of a power converter, the circuit can be detected by detecting the flowing current or the voltage across a charged capacitor. Abnormalities can be easily detected. However, since the cutoff circuit 20 of the DC cutoff device 10 is normally off and no current flows, it is difficult to detect an abnormality in the semiconductor switch elements 121a to 121d and the like.

これに対して、実施形態の直流遮断装置１０では、半導体スイッチ素子１２１ａ〜１２１ｄを含む駆動のための通信経路の信号の異常の有無を判定するので、無駄に遮断回路２０に電流等を流すことなく、異常の有無をあらかじめ判定することができる。 On the other hand, in the DC cutoff device 10 of the embodiment, since it is determined whether or not there is an abnormality in the signal of the communication path for driving including the semiconductor switch elements 121a to 121d, a current or the like is unnecessarily passed through the cutoff circuit 20. It is possible to determine in advance whether or not there is an abnormality.

上述した駆動回路１２２ａ〜１２２ｄの機能、すなわち駆動信号Ｇ１〜Ｇ４に応じて出力された駆動電圧ＶＧＥ１〜ＶＧＥ４が正常であるか否かを判定するための逆電圧印加確認信号Ｒ１〜Ｒ４を生成して、制御部６０に送信する機能は、すでに実装されている場合がある。そのような場合には、遮断回路テストモードを実装するには、通常動作モード時に、順次、つまり同時でなく各半導体スイッチ素子１２１ａ〜１２１ｄをオンオフさせるようにプログラムを変更すればよく、容易に実装することができる。 The functions of the drive circuits 122a to 122d described above, that is, the reverse voltage application confirmation signals R1 to R4 for determining whether or not the drive voltages VGE1 to VGE4 output according to the drive signals G1 to G4 are normal are generated. Therefore, the function of transmitting to the control unit 60 may have already been implemented. In such a case, in order to implement the break circuit test mode, the program may be changed so that the semiconductor switch elements 121a to 121d are turned on and off sequentially, that is, not simultaneously in the normal operation mode, and the implementation can be easily performed. can do.

以上説明した実施形態によれば、半導体スイッチ素子へのサージ電圧を抑制する直流遮断装置を実現することができる。 According to the embodiment described above, it is possible to realize a DC cutoff device that suppresses a surge voltage to the semiconductor switch element.

以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他のさまざまな形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明およびその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。 Although some embodiments of the present invention have been described above, these embodiments are presented as examples and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other embodiments, and various omissions, replacements, and changes can be made without departing from the gist of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are also included in the scope of the invention and its equivalents described in the claims. In addition, the above-described embodiments can be implemented in combination with each other.

１ａ，１ｂ 直流回路、２ 直流線路、３ 電流検出器、１０ 直流遮断装置、２０ 遮断回路、２１ 半導体スイッチ回路、２３ スナバ回路、２６ アレスタ、３１ａ〜３２ｄ ライトガイド、４０ 主スイッチ回路、５０ 機械遮断器、６０ 制御部、１００ 上位制御装置、１２１ａ〜１２１ｄ 半導体スイッチ素子、１２２ａ〜１２２ｄ 駆動回路 1a, 1b DC circuit, 2 DC line, 3 current detector, 10 DC circuit breaker, 20 circuit breaker, 21 semiconductor switch circuit, 23 snubber circuit, 26 arrester, 31a to 32d light guide, 40 main switch circuit, 50 mechanical circuit breaker Instrument, 60 control unit, 100 upper control device, 121a to 121d semiconductor switch element, 122a to 122d drive circuit

Claims (5)

機械遮断器と、
前記機械遮断器と並列に接続され、遮断電流を検出した前記機械遮断器が遮断する前に、前記遮断電流を流しその後遮断する遮断回路と、
前記機械遮断器および前記遮断回路の導通状態および遮断状態を制御する制御部と、
を備え、
前記遮断回路は、
直列に接続された自己消弧形の複数の半導体スイッチ素子と、
前記複数の半導体スイッチ素子と前記制御部との間に設けられ、前記制御部が生成する駆動信号を前記複数の半導体スイッチ素子を駆動する駆動電圧に変換して前記複数の半導体スイッチ素子のそれぞれに供給し、前記駆動電圧が正常に変換された場合に、前記複数の半導体スイッチ素子のそれぞれの確認信号を生成して、前記制御部に送信する駆動回路と、
を含み、
前記制御部は、前記遮断電流を検出していない場合に、前記駆動信号を生成し前記複数の半導体スイッチ素子が同時にオンしないように供給し、前記確認信号を受信する直流遮断装置。 With a mechanical circuit breaker
A circuit breaker connected in parallel with the mechanical circuit breaker, in which the breaking current is passed and then cut off before the mechanical circuit breaker that detects the breaking current cuts off.
A control unit that controls the conduction state and the cutoff state of the mechanical circuit breaker and the breaker circuit,
With
The break circuit
Multiple self-extinguishing semiconductor switch elements connected in series,
A drive signal provided between the plurality of semiconductor switch elements and the control unit is converted into a drive voltage for driving the plurality of semiconductor switch elements, and each of the plurality of semiconductor switch elements is subjected to conversion. A drive circuit that supplies and generates a confirmation signal for each of the plurality of semiconductor switch elements and transmits the confirmation signal to the control unit when the drive voltage is normally converted.
Including
The control unit is a DC cutoff device that generates the drive signal, supplies the drive signal so that the plurality of semiconductor switch elements do not turn on at the same time, and receives the confirmation signal when the cutoff current is not detected. 前記制御部は、前記複数の半導体スイッチ素子のそれぞれに対応する前記駆動信号を前記駆動回路に順次送信する請求項１記載の直流遮断装置。 The DC cutoff device according to claim 1, wherein the control unit sequentially transmits the drive signals corresponding to each of the plurality of semiconductor switch elements to the drive circuit. 前記駆動回路は、前記駆動信号が非アクティブとなったことに応じて、前記確認信号を生成し送信する請求項１または２に記載の直流遮断装置。 The DC cutoff device according to claim 1 or 2, wherein the drive circuit generates and transmits the confirmation signal in response to the drive signal becoming inactive. 前記複数の半導体スイッチ素子のそれぞれは、ＩＧＢＴであり、
前記駆動回路は、前記複数の半導体スイッチ素子のそれぞれをターンオフするために前記複数の半導体スイッチ素子のゲート−エミッタ間に負の振幅を有する前記駆動電圧を印加し、
前記駆動回路は、前記負の振幅の駆動電圧に応じて前記確認信号を生成し送信する請求項３記載の直流遮断装置。 Each of the plurality of semiconductor switch elements is an IGBT.
The drive circuit applies the drive voltage having a negative amplitude between the gate and the emitter of the plurality of semiconductor switch elements in order to turn off each of the plurality of semiconductor switch elements.
The DC cutoff device according to claim 3, wherein the drive circuit generates and transmits the confirmation signal according to a drive voltage having a negative amplitude. 前記制御部と前記駆動回路とはライトガイドによって接続された請求項１〜４のいずれか１つに記載の直流遮断装置。 The DC cutoff device according to any one of claims 1 to 4, wherein the control unit and the drive circuit are connected by a light guide.
JP2019081555A 2019-04-23 2019-04-23 Direct-current interrupting device Pending JP2020177875A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019081555A JP2020177875A (en) 2019-04-23 2019-04-23 Direct-current interrupting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019081555A JP2020177875A (en) 2019-04-23 2019-04-23 Direct-current interrupting device

Publications (1)

Publication Number Publication Date
JP2020177875A true JP2020177875A (en) 2020-10-29

Family

ID=72935721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019081555A Pending JP2020177875A (en) 2019-04-23 2019-04-23 Direct-current interrupting device

Country Status (1)

Country Link
JP (1) JP2020177875A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023145511A1 (en) * 2022-01-31 2023-08-03 ネクスファイ・テクノロジー株式会社 Dc circuit breaker

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5517960A (en) * 1978-07-25 1980-02-07 Tokyo Electric Power Co Breaker tripping circuit normally inspecting system
JPH10271810A (en) * 1997-03-24 1998-10-09 Asea Brown Boveri Ab High-voltage converter circuit
US20130009491A1 (en) * 2010-02-03 2013-01-10 Abb Technology Ag Switching module for use in a device to limit and/or break the current of a power transmission or distribution line
JP2016181382A (en) * 2015-03-24 2016-10-13 株式会社東芝 Dc cutoff device and dc cutoff method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5517960A (en) * 1978-07-25 1980-02-07 Tokyo Electric Power Co Breaker tripping circuit normally inspecting system
JPH10271810A (en) * 1997-03-24 1998-10-09 Asea Brown Boveri Ab High-voltage converter circuit
US20130009491A1 (en) * 2010-02-03 2013-01-10 Abb Technology Ag Switching module for use in a device to limit and/or break the current of a power transmission or distribution line
JP2016181382A (en) * 2015-03-24 2016-10-13 株式会社東芝 Dc cutoff device and dc cutoff method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023145511A1 (en) * 2022-01-31 2023-08-03 ネクスファイ・テクノロジー株式会社 Dc circuit breaker

Similar Documents

Publication Publication Date Title
EP3382763B1 (en) Photovoltaic rapid shutdown device and photovoltaic system
US9214877B2 (en) Gate driving circuit having a fault detecting circuit for a semiconductor switching device
JP7421633B2 (en) Flying capacitor type NPC 3-level topology
US7583109B2 (en) Apparatus and methods for monitoring parallel-connected power switching devices responsive to drive circuit parameters
KR20120112734A (en) Switching module to limit and/or break the current of an electric power line
CN103944148A (en) T-type three-level inverter protecting method and device and inverter circuit
WO2021003790A1 (en) Module switchoff device and security protection system of photovoltaic power generation system
CN111313825A (en) Photovoltaic module shutoff device
US20220045624A1 (en) Power Converter and Power Conversion System
JP6071859B2 (en) Power converter
DK2926455T3 (en) DEVICE FOR SWITCHING OF DC DIRECTIONS IN THE DEFINITIONS OF A DC TENSION
JP2020177875A (en) Direct-current interrupting device
US20150207440A1 (en) Motion and control system
JP2008017650A (en) Power converter
JP6921319B2 (en) Power converter
US12015266B2 (en) DC distribution panel
CN102006040A (en) Insulated gate bipolar transistor (IGBT) circuit
WO2023045449A1 (en) Solid-state transformer fault processing system
CN107390079B (en) Current transformer, crowbar circuit, state detection method and control method of crowbar circuit
WO2013046658A1 (en) Switching apparatus and power storage system
JP2019071239A (en) Direct current cutout gear
JP2023026819A (en) Power conversion device
KR20220074931A (en) Fuel Cell Stack Insulation Monitoring System
JP6567780B1 (en) Power converter
US20220181869A1 (en) Power conversion device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220401

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220603

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220819