JP2020173602A - Information processing system - Google Patents

Information processing system Download PDF

Info

Publication number
JP2020173602A
JP2020173602A JP2019074981A JP2019074981A JP2020173602A JP 2020173602 A JP2020173602 A JP 2020173602A JP 2019074981 A JP2019074981 A JP 2019074981A JP 2019074981 A JP2019074981 A JP 2019074981A JP 2020173602 A JP2020173602 A JP 2020173602A
Authority
JP
Japan
Prior art keywords
memory
data
priority
processing unit
ports
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019074981A
Other languages
Japanese (ja)
Inventor
邦裕 宮内
Kunihiro Miyauchi
邦裕 宮内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2019074981A priority Critical patent/JP2020173602A/en
Publication of JP2020173602A publication Critical patent/JP2020173602A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Bus Control (AREA)
  • Memory System (AREA)
  • Traffic Control Systems (AREA)

Abstract

To provide an information processing system including a device capable of preferentially transmitting transmission data with high priority.SOLUTION: An information processing system includes a first device and a second device for controlling an imaging device and a vehicle. The first device includes a processing unit, a memory, a memory controller having a plurality of ports and controlling memory access, and a register unit for storing a priority. The imaging device, the second device, and the processing unit are connected to any of the plurality of ports. The memory controller controls writing of data to the memory and reading of data from the memory based on the priority stored in the register unit. When an obstacle is detected based on image data photographed by the imaging device, the processing unit updates the register unit to make a priority of reading a port to which the second device is connected higher than a priority of writing of the port and generates control data for controlling the vehicle to transmit it to the second device.SELECTED DRAWING: Figure 2

Description

本発明は、車両等に搭載される情報処理システムに関する。 The present invention relates to an information processing system mounted on a vehicle or the like.

車両には、複数のECU(Electronic Control Unit)と呼ばれる装置がバスを介して互いに接続された情報処理システムが搭載されている。各装置は、互いに通信路を介してデータを送受信したり、車両が備えるセンサからデータを取得したりして、各種データに基づく処理を行い、車両が備えるアクチュエータの制御を行って、車両の各機能を分担して実行する。 The vehicle is equipped with an information processing system in which a plurality of devices called ECUs (Electronic Control Units) are connected to each other via a bus. Each device sends and receives data to and from each other via a communication path, acquires data from sensors provided in the vehicle, performs processing based on various data, controls actuators provided in the vehicle, and controls each of the vehicles. The functions are shared and executed.

このような情報処理システムにおいては、緊急性や重要性の高いデータを優先的に伝送したり処理したりすることが求められる。これに関連して、例えば以下のような技術が提案されている。 In such an information processing system, it is required to preferentially transmit and process urgent and important data. In connection with this, for example, the following techniques have been proposed.

特許文献1、2は、複数のセンサとそれぞれの通信路を介して接続された情報処理装置において、各センサからのデータに基づいて、センサごとの優先度を判定し、優先度の高いセンサからのデータを優先的に受信するよう通信路の調停を行うことを開示している。 In Patent Documents 1 and 2, in an information processing device connected to a plurality of sensors via their respective communication paths, the priority of each sensor is determined based on the data from each sensor, and the sensor having the higher priority is used first. It is disclosed that the communication path is arbitrated so that the data of the above is received preferentially.

特許文献3は、複数のカメラモジュールの映像を表示装置に選択的に表示させる車載カメラシステムにおいて、各カメラモジュールが備える距離センサの検出距離が所定の距離よりも小さい場合、そのカメラモジュールの映像を優先的に表示装置に表示させることを開示している。 Patent Document 3 describes, in an in-vehicle camera system for selectively displaying images of a plurality of camera modules on a display device, when the detection distance of a distance sensor included in each camera module is smaller than a predetermined distance, the image of the camera module is displayed. It is disclosed that the display device is preferentially displayed.

特開2018−139120号公報JP-A-2018-139120 特開2016−18295号公報Japanese Unexamined Patent Publication No. 2016-18295 特開2014−36400号公報Japanese Unexamined Patent Publication No. 2014-36400

情報処理システムにおいて、複数の通信路に接続された装置が、これらの通信路を介してデータを送受信する場合、受信データのメモリへの書き込みや送信データのメモリからの読み出しが発生する。メモリの書き込みおよび読み出しは、通信路ごとに設けられたDMAC(Direct Memory Access Controller)が、メモリコントローラに書き込み要求や読み出し要求を行い、メモリコントローラが、各DMACからの書き込み要求や読み出し要求を調停し、調停結果に応じてメモリにアクセスすることで行われる。 In an information processing system, when devices connected to a plurality of communication paths transmit and receive data via these communication paths, writing of received data to the memory and reading of transmitted data from the memory occur. For memory writing and reading, a DMAC (Direct Memory Access Controller) provided for each communication path makes a write request or read request to the memory controller, and the memory controller mediates the write request or read request from each DMAC. , It is done by accessing the memory according to the arbitration result.

緊急性や重要性の高いデータを優先的に伝送するために、特許文献1、2のように通信路(バス)単位での調停を行う場合、一般に、その通信路におけるデータの送信方向および受信方向の優先度が同一となる。そのため、装置から優先的に送信データを送信することが必要であり、送信データの生成処理が完了していても、同じ通信路からの受信データが多い場合、受信データのメモリへの書き込み処理のために、送信データのメモリからの読み出し処理が待機させられ、送信データを優先的に送信できないおそれがある。 When arbitration is performed in units of communication paths (buses) as in Patent Documents 1 and 2 in order to preferentially transmit data with high urgency and importance, in general, the transmission direction and reception of data in the communication path are performed. The order priority is the same. Therefore, it is necessary to preferentially transmit the transmission data from the device, and even if the transmission data generation processing is completed, if there is a lot of reception data from the same communication path, the reception data is written to the memory. Therefore, the process of reading the transmission data from the memory is made to wait, and the transmission data may not be preferentially transmitted.

本発明は、上記課題を鑑みてなされたものであり、優先度の高い送信データを優先的に他の装置に送信できる装置を含む情報処理システムを提供することを目的とする。 The present invention has been made in view of the above problems, and an object of the present invention is to provide an information processing system including a device capable of preferentially transmitting high-priority transmission data to another device.

上記課題を解決するために、本発明の一局面は、車両に搭載され、第1装置と、少なくとも撮像装置と車両を制御する第2装置とを備える情報処理システムであって、第1装置は、処理部と、メモリと、複数のポートを有し、メモリの書き込みおよび読み出しを制御するメモリコントローラと、複数のポートのメモリへの書き込みおよびメモリからの読み出しごとに定められた優先度を記憶するレジスタ部とを含み、撮像装置、第2装置および処理部は、複数のポートのいずれかに接続され、メモリコントローラは、レジスタ部に記憶された優先度に基づいて、複数のポートのそれぞれに対して発行された書き込み要求に基づくメモリへのデータの書き込み、および、複数のポートのそれぞれに対して発行された読み出し要求に基づくメモリからのデータの読み出しを制御し、処理部は、メモリを介して撮像装置が撮影した画像データを取得し、取得した画像データに基づく処理を行い、処理の結果、障害物を検出した場合、車両の制御を行うための制御データを生成し、メモリを介して第2装置に送信し、処理部は、障害物を検出している間は、レジスタ部が記憶する第2装置が接続されたポートの読み出しの優先度を、第2装置が接続されたポートの書き込みの優先度より高くする、情報処理システムである。 In order to solve the above problems, one aspect of the present invention is an information processing system mounted on a vehicle and including a first device, at least an image pickup device, and a second device for controlling the vehicle. , A processing unit, a memory, a memory controller having a plurality of ports and controlling the writing and reading of the memory, and storing the priority determined for each writing to the memory and reading from the memory of the plurality of ports. The imaging device, the second device, and the processing unit are connected to any of the plurality of ports, including the register unit, and the memory controller is used for each of the plurality of ports based on the priority stored in the register unit. Controls the writing of data to the memory based on the write request issued and the reading of data from the memory based on the read request issued to each of the plurality of ports, and the processing unit controls the reading of the data from the memory based on the read request issued for each of the plurality of ports. Image data taken by the image pickup device is acquired, processing is performed based on the acquired image data, and when an obstacle is detected as a result of the processing, control data for controlling the vehicle is generated, and the control data is generated via the memory. While transmitting to the two devices, the processing unit writes the read priority of the port to which the second device is connected, which is stored in the register unit, to the port to which the second device is connected, while the processing unit detects an obstacle. It is an information processing system that has a higher priority than.

本発明によれば、優先度の高い送信データを優先的に他の装置に送信できる装置を含む情報処理システムを提供することができる。 According to the present invention, it is possible to provide an information processing system including a device capable of preferentially transmitting transmission data having a high priority to another device.

本発明の第1および第2実施形態に係る情報処理システムの構成図Configuration diagram of the information processing system according to the first and second embodiments of the present invention. 本発明の第1および第2実施形態に係る処理を示すフローチャートA flowchart showing the processes according to the first and second embodiments of the present invention. 本発明の第1実施形態に係る優先度設定の初期値の例を示す図The figure which shows the example of the initial value of the priority setting which concerns on 1st Embodiment of this invention. 本発明の第1実施形態に係る優先度設定の変更時の値の例を示す図The figure which shows the example of the value at the time of changing the priority setting which concerns on 1st Embodiment of this invention. 本発明の第2実施形態に係る優先度設定の初期値の例を示す図The figure which shows the example of the initial value of the priority setting which concerns on 2nd Embodiment of this invention. 本発明の第2実施形態に係る優先度設定の変更時の値の例を示す図The figure which shows the example of the value at the time of changing the priority setting which concerns on 2nd Embodiment of this invention.

(第1実施形態)
本発明に係る情報処理システムにおいては、優先的に送信されるべきデータを送信する場合、メモリコントローラのポートのうち、そのデータの読み出し用のポートの読み出し制御の優先度を、同じポートの書き込み制御の優先度より高くする。これにより、該当のポートにおいてデータの読み出しが書き込みより優先的に行われ、同じポートから受信するデータが多くても、その影響を抑制し優先的に送信すべきデータをより早期に送信することができる。
(First Embodiment)
In the information processing system according to the present invention, when data to be transmitted preferentially is transmitted, the priority of the read control of the port for reading the data among the ports of the memory controller is set to the write control of the same port. Higher than the priority of. As a result, data reading is prioritized over writing on the corresponding port, and even if there is a lot of data received from the same port, its influence can be suppressed and data that should be preferentially transmitted can be transmitted earlier. it can.

<構成>
図1に、本実施形態に係る情報処理システム1の構成を示す。情報処理システム1は車両に搭載される。情報処理システム1は、第1装置101と、他の装置として第2装置204、撮像装置201、202、203とを含む。第1装置101は、一例として運転補助機能を実行するECUである。第1装置101は、後述するメモリコントローラ140の各ポートのいずれかにおいて、撮像装置201、202、203、第2装置204とそれぞれの通信路を介して接続されている。撮像装置201、202、203は、車両の周囲を撮像する。
<Composition>
FIG. 1 shows the configuration of the information processing system 1 according to the present embodiment. The information processing system 1 is mounted on the vehicle. The information processing system 1 includes a first device 101, and other devices such as a second device 204 and imaging devices 201, 202, and 203. The first device 101 is an ECU that executes a driving assistance function as an example. The first device 101 is connected to the image pickup devices 201, 202, 203, and the second device 204 via their respective communication paths at any of the ports of the memory controller 140 described later. The imaging devices 201, 202, and 203 image the surroundings of the vehicle.

第1装置101は、撮像装置201、202、203が撮影した画像データを、各通信路を介して受信し、画像データに基づいて、車両の周囲の障害物の有無や障害物との距離を算出する。第1装置101は車両の周囲に障害物があることを検出した場合、障害物を回避するために車両の進行方向や加減速を制御する制御データを生成する。第2装置204は、一例としてブレーキを制御するECUであり、第1装置101は、例えばブレーキ動作を指示する制御データを、第2装置204に送信して、ブレーキを動作させることで、ユーザの運転を支援する。あるいは、第2装置204は、一例としてパワーステアリングを制御するECUであり、第1装置101は、例えばステアリング動作を指示する制御データを、第2装置204に送信して、ステアリング動作を実行させることで、ユーザの運転を支援してもよい。本実施形態では、第2装置204に送信する制御データが、優先的に送信されるべきデータであるものとする。 The first device 101 receives the image data taken by the image pickup devices 201, 202, and 203 via each communication path, and based on the image data, determines the presence or absence of obstacles around the vehicle and the distance from the obstacles. calculate. When the first device 101 detects that there is an obstacle around the vehicle, the first device 101 generates control data for controlling the traveling direction and acceleration / deceleration of the vehicle in order to avoid the obstacle. The second device 204 is an ECU that controls the brake as an example, and the first device 101 transmits, for example, control data instructing the brake operation to the second device 204 to operate the brake, thereby causing the user to operate the brake. Support driving. Alternatively, the second device 204 is an ECU that controls the power steering as an example, and the first device 101 transmits, for example, control data instructing the steering operation to the second device 204 to execute the steering operation. Then, the user's driving may be assisted. In the present embodiment, it is assumed that the control data to be transmitted to the second device 204 is the data to be transmitted preferentially.

第1装置101は、集積回路であるSOC110(System On Chip)と呼ばれる集積回路、CAN(登録商標)方式の通信規格に応じたトランシーバであるCANトランシーバ102、NORフラッシュメモリ105、NANDフラッシュメモリ106、RAMであるメモリ107、これらの各部に電力を供給する電源回路104を備える。 The first device 101 is an integrated circuit called an integrated circuit SOC110 (System On Chip), a CAN transceiver 102 which is a transceiver conforming to a CAN (registered trademark) communication standard, a NOR flash memory 105, and a NAND flash memory 106. A memory 107, which is a RAM, and a power supply circuit 104 that supplies power to each of these parts are provided.

SOC110は、CPU(Central Processing Unit)である処理部109、メモリ107の書き込み、読み出しのアクセス制御を行うメモリコントローラ140、メモリコントローラ140等の動作を設定するレジスタを含むレジスタ部108、バッファ111〜115、DMAC121〜124、中継部130を備える。メモリコントローラ140は、それぞれバッファを有するポート141〜143を有する。レジスタ部108は、ポート141〜143ごとに、メモリ107への書き込みの優先度およびメモリ107からの読み出しの優先度を記憶する。レジスタ部108が記憶する優先度は、処理部109によって変更可能である。 The SOC 110 includes a processing unit 109 that is a CPU (Central Processing Unit), a memory controller 140 that controls access to write and read of the memory 107, a register unit 108 that includes registers for setting operations of the memory controller 140, and buffers 111 to 115. , DMAC 121-124, and a relay unit 130. The memory controller 140 has ports 141 to 143, each having a buffer. The register unit 108 stores the priority of writing to the memory 107 and the priority of reading from the memory 107 for each of the ports 141 to 143. The priority stored in the register unit 108 can be changed by the processing unit 109.

ここで、メモリ107の書き込み、読み出しの制御について説明する。処理部109は、処理実行上の必要に応じて、メモリコントローラ140のポート141に例えばアドレスを指定してデータの読み出し要求または書き込み要求を発行する。DMAC121〜124は、それぞれバッファ111〜バッファ114に他の装置から受信したデータが格納された場合、メモリコントローラ140のポート142、143に受信データを例えばアドレスを指定して書き込み要求を発行する。また、DMAC121〜124は、それぞれ処理部109や他の各部からの制御や、処理部109から予め指定された周期等の条件に基づいて、メモリコントローラ140のポート142、143に例えばアドレスを指定して読み出し要求を発行する。メモリコントローラ140は、これらの書き込み要求および読み出し要求を受け付け、レジスタ部108に設定されたポート141〜143のそれぞれの書き込みおよび読み出しの優先度に基づいて、メモリ107へのアクセス制御を行う。すなわち、複数のポート141〜143のそれぞれに対して発行される書き込み要求や読み出し要求に対して、優先度の高いものが先となるよう順序を決定し、決定した順序で、データの書き込みおよび読み出しを実行する。 Here, the control of writing and reading of the memory 107 will be described. The processing unit 109 issues a data read request or a write request to port 141 of the memory controller 140 by designating an address, for example, as necessary for processing execution. When the data received from another device is stored in the buffers 111 to 114, respectively, the DMACs 121 to 124 issue a write request to the received data to the ports 142 and 143 of the memory controller 140 by designating an address, for example. Further, the DMACs 121 to 124 specify, for example, addresses to the ports 142 and 143 of the memory controller 140 based on conditions such as control from the processing unit 109 and other units and a period specified in advance by the processing unit 109. Issue a read request. The memory controller 140 receives these write requests and read requests, and controls access to the memory 107 based on the write and read priorities of the ports 141 to 143 set in the register unit 108. That is, for write requests and read requests issued to each of the plurality of ports 141 to 143, the order is determined so that the one with the highest priority comes first, and data is written and read in the determined order. To execute.

具体例をいくつか説明する。撮像装置201から受信した画像データがバッファ111に格納されると、DMAC121がポート142に対して書き込み要求を発行し、画像データは中継部130、ポート142を介して、メモリコントローラ140に送信され、メモリ107に書き込まれる。撮像装置202から受信した画像データがバッファ112に格納されると、DMAC122がポート142に対して書き込み要求を発行し、画像データは中継部130、ポート142を介して、メモリコントローラ140に送信され、メモリ107に書き込まれる。撮像装置203から受信した画像データがバッファ113に格納されると、DMAC123がポート142に対して書き込み要求を発行し、画像データは中継部130、ポート142を介して、メモリコントローラ140に送信され、メモリ107に書き込まれる。 Some specific examples will be described. When the image data received from the image pickup apparatus 201 is stored in the buffer 111, the DMAC 121 issues a write request to the port 142, and the image data is transmitted to the memory controller 140 via the relay unit 130 and the port 142. Written to memory 107. When the image data received from the image pickup apparatus 202 is stored in the buffer 112, the DMAC 122 issues a write request to the port 142, and the image data is transmitted to the memory controller 140 via the relay unit 130 and the port 142. Written to memory 107. When the image data received from the image pickup apparatus 203 is stored in the buffer 113, the DMAC 123 issues a write request to the port 142, and the image data is transmitted to the memory controller 140 via the relay unit 130 and the port 142. Written to memory 107.

処理部109が、処理のため画像データが必要な場合、ポート141に対して読み出し要求を発行し、メモリ107に書き込まれた画像データがメモリコントローラ140によって読み出され、ポート141を介して処理部109に提供される。処理部109は、画像データに基づく処理を行い、処理の結果、車両の周囲に障害物があることを検出した場合、障害物を回避する制御データを生成する。処理部109は、ポート141に対して制御データの書き込み要求を発行し、制御データは、ポート141を介してメモリコントローラ140に送信され、メモリ107書き込まれる。 When the processing unit 109 requires image data for processing, a read request is issued to the port 141, the image data written in the memory 107 is read by the memory controller 140, and the processing unit is used via the port 141. Provided to 109. The processing unit 109 performs processing based on the image data, and when it is detected that there is an obstacle around the vehicle as a result of the processing, the processing unit 109 generates control data for avoiding the obstacle. The processing unit 109 issues a control data write request to the port 141, and the control data is transmitted to the memory controller 140 via the port 141 and written to the memory 107.

DMAC124は、処理部109等からの読み出し指示、あるいは、予め指定された条件に基づいて、ポート143に対して読み出し要求を発行し、メモリ107に書き込まれた制御データがメモリコントローラ140によって読み出され、ポート143を介してバッファ114に格納される。制御データがバッファ114に格納されると、CANトランシーバ102が、第2装置204あてに、制御データを送信する。 The DMAC 124 issues a read request to the port 143 based on a read instruction from the processing unit 109 or the like or a condition specified in advance, and the control data written in the memory 107 is read by the memory controller 140. , Stored in buffer 114 via port 143. When the control data is stored in the buffer 114, the CAN transceiver 102 transmits the control data to the second device 204.

処理部109と撮像装置201〜203との間のデータの送受信、処理部109と第2装置204との間のデータの送受信は、そのデータのメモリ107への書き込みとメモリ107からの読み出しとを経て行われる。なお、データの送受信には、上述した画像データの受信や制御データの送信以外にも、撮像装置201〜203を制御するためのコマンドの送信や、第2装置204から、車両が備えるブレーキやパワーステアリング装置の状態の受信等があり、限定されない。 Data transmission / reception between the processing unit 109 and the imaging devices 201-203 and data transmission / reception between the processing unit 109 and the second device 204 are performed by writing the data to the memory 107 and reading the data from the memory 107. It is done through. In addition to the above-mentioned image data reception and control data transmission, data transmission / reception includes transmission of commands for controlling the image pickup devices 201 to 203, and steering and power provided by the vehicle from the second device 204. There is no limitation, such as reception of the state of the steering device.

NORフラッシュメモリ105やNANDフラッシュメモリ106は、処理部109が上述の処理や各部の制御を行うために実行するプログラム等の各種データを記憶している。 The NOR flash memory 105 and the NAND flash memory 106 store various data such as a program executed by the processing unit 109 to perform the above-mentioned processing and control of each unit.

なお、第1装置101の内部構成や接続する装置の構成は、他の装置からの通信路が接続されたポートのうち、優先度が高い所定のデータの読み出しのためのポートが、優先度が高くない他のデータの書き込みおよび読み出しのためのポートと異なっていれば、上述のものと異なっていてもよい。例えば撮像装置の数は3つでなくてもよいし、中継部130を備えず、各撮像装置から受信した画像データは、メモリコントローラ140の相異なるポートに接続されてもよい。また、第2装置204は、CANトランシーバ102を介して、第1装置101とCAN規格に準拠した通信を行うものとしたが、イーサネット(登録商標)方式の通信規格に応じたトランシーバであるイーサネットPHY(Physical Layer Chip)を介して、第1装置101とイーサネット規格に準拠した通信を行うものとしてもよい。また、撮像装置201〜203、第2装置204が接続された各通信路には、さらに他の装置が接続されていてもよい。第1装置101は、さらに多くのバッファ、DMACを備えメモリコントローラ140はさらに多くのポートを備え、第1装置101は、さらに他の通信路が接続されてもよい。 Regarding the internal configuration of the first device 101 and the configuration of the connected device, among the ports to which the communication paths from other devices are connected, the port for reading predetermined data having a high priority has a higher priority. It may be different from the one described above as long as it is different from other ports for writing and reading data that are not expensive. For example, the number of image pickup devices may not be three, the relay unit 130 may not be provided, and the image data received from each image pickup device may be connected to different ports of the memory controller 140. Further, the second device 204 communicates with the first device 101 in conformity with the CAN standard via the CAN transceiver 102, but the Ethernet PHY is a transceiver conforming to the communication standard of the Ethernet (registered trademark) method. (Physical Layer Chip) may be used to communicate with the first device 101 in accordance with the Ethernet standard. Further, another device may be connected to each communication path to which the image pickup devices 201 to 203 and the second device 204 are connected. The first device 101 may include more buffers and DMACs, the memory controller 140 may have more ports, and the first device 101 may be connected to yet another communication path.

<処理>
以下に、本実施形態に係る処理を説明する。図2に処理の一例を示すフローチャートを示す。本処理は、例えばユーザが運転補助機能を有効にする操作を行うことに運転補助モードが開始することに実行される。
<Processing>
The processing according to this embodiment will be described below. FIG. 2 shows a flowchart showing an example of processing. This process is executed, for example, when the driving assistance mode is started when the user performs an operation for enabling the driving assistance function.

(ステップS101):第1装置101の処理部109は、撮像装置201、202、203に、撮像を指示するコマンドを送信して、車両の周囲の撮像を開始させる。撮像して得られた画像データは、順次第1装置101に受信される。 (Step S101): The processing unit 109 of the first device 101 transmits a command instructing image pickup to the image pickup devices 201, 202, 203 to start imaging around the vehicle. The image data obtained by imaging is sequentially received by the first device 101.

(ステップS102):第1装置101の処理部109は、画像データに基づいて、車両の周囲の物体について所定の認識処理を行う。 (Step S102): The processing unit 109 of the first device 101 performs a predetermined recognition process on an object around the vehicle based on the image data.

(ステップS103):第1装置101の処理部109は、例えば車両から進行方向5m以内に他車や人物等を検出した場合、衝突するおそれがある障害物として検出する。処理部109は、車両が備える各種センサや他の装置から、車両の走行速度、一般道路や高速道路などの走行路の種別等の情報を取得して、これらに基づいて衝突のおそれを判定してもよい。処理部109は、障害物を検出した場合、処理をステップS104に進め、障害物を検出していない場合、処理をステップS106に進める。 (Step S103): When the processing unit 109 of the first device 101 detects another vehicle, a person, or the like within 5 m in the traveling direction from the vehicle, it detects it as an obstacle that may collide. The processing unit 109 acquires information such as the traveling speed of the vehicle and the type of traveling road such as a general road or an expressway from various sensors and other devices provided in the vehicle, and determines the risk of collision based on these information. You may. If the processing unit 109 detects an obstacle, the process proceeds to step S104, and if no obstacle is detected, the processing unit advances the process to step S106.

(ステップS104):第1装置101の処理部109は、後述する制御データの読み出しに用いられるメモリコントローラ140のポート143の読み出しの優先度を同じポート143の書き込みの優先度より高くするよう、レジスタ部108のレジスタの値を変更する。図3および図4に、メモリコントローラ140の各ポートの書き込みおよび読み出しの設定の例を示す。図3に、初期状態の設定を示し、図4に、本ステップの処理によって変更された設定を示す。図4には変更された部分をハッチングで示す。なお、すでに本ステップが実行され、レジスタ部108のレジスタの値が初期値から変更されている場合は、とくに処理を行わない。 (Step S104): The processing unit 109 of the first device 101 registers so that the read priority of the port 143 of the memory controller 140 used for reading the control data described later is higher than the write priority of the same port 143. The value of the register of unit 108 is changed. 3 and 4 show an example of writing and reading settings for each port of the memory controller 140. FIG. 3 shows the settings in the initial state, and FIG. 4 shows the settings changed by the processing of this step. FIG. 4 shows the changed part by hatching. If this step has already been executed and the register value of the register unit 108 has been changed from the initial value, no particular processing is performed.

(ステップS105):第1装置101の処理部109は、障害物を回避するために車両を制御するための制御データを生成する。生成された制御データは、第2装置204に送信される。本処理の後、ステップS102に進み処理を繰り返す。 (Step S105): The processing unit 109 of the first device 101 generates control data for controlling the vehicle in order to avoid obstacles. The generated control data is transmitted to the second device 204. After this process, the process proceeds to step S102 and the process is repeated.

(ステップS106):第1装置101の処理部109は、メモリコントローラ140のポート143の読み出しの優先度を初期値にするよう、レジスタ部108のレジスタの値を変更する。なお、レジスタ部108のレジスタの値が初期値となっている場合は、とくに処理を行わない。本処理の後、ステップS102に進み処理を繰り返す。 (Step S106): The processing unit 109 of the first device 101 changes the value of the register of the register unit 108 so that the read priority of the port 143 of the memory controller 140 is set to the initial value. If the register value of the register unit 108 is the initial value, no particular processing is performed. After this process, the process proceeds to step S102 and the process is repeated.

<効果>
本実施形態においては、優先的に送信されるべき制御データを送信する場合、送信先の第2装置204に送信するために制御データを読み出すメモリコントローラ140のポート143の読み出し制御の優先度を、ポート143の書き込みの優先度より高くする。これにより、ポート143に、第2装置204や、第2装置204と同じ通信路に接続された図示しない他の装置から、多くのデータが受信される場合であっても、制御データの読み出しが優先的に行われ、読み出し要求の発行から読み出しまでの所要時間の増加を抑制することができる。これにより、運転補助等の情報処理システム1の機能を好適に実現することができる。なお、図3、4に示すように、処理部109とメモリ107との間では、処理部109がメモリ107へのデータの書き込みやメモリ107からのデータの読み出しの完了を待機している時間が長くなって処理が滞らないよう、処理部109が接続されるポート141の書き込みまたは読み出しの優先度は、高い状態を常に維持してもよい。また、図4に示すように、優先度の高い制御データの読み出し用のポート143および処理部109が接続されるポート141以外のポート142の書き込みおよび読み出しの優先度も、少なくとも制御データの送信時にはポート143の読み出しの優先度より低くすると、制御データの読み出し要求の発行から読み出しまでの所要時間を抑制できる。
<Effect>
In the present embodiment, when the control data to be transmitted preferentially is transmitted, the priority of the read control of the port 143 of the memory controller 140 that reads the control data for transmission to the transmission destination second device 204 is set. Higher than the write priority of port 143. As a result, the control data can be read out to the port 143 even when a large amount of data is received from the second device 204 or another device (not shown) connected to the same communication path as the second device 204. It is performed preferentially, and it is possible to suppress an increase in the time required from the issuance of the read request to the read. As a result, the functions of the information processing system 1 such as driving assistance can be suitably realized. As shown in FIGS. 3 and 4, the time between the processing unit 109 and the memory 107 is that the processing unit 109 waits for the completion of writing the data to the memory 107 and reading the data from the memory 107. The write or read priority of the port 141 to which the processing unit 109 is connected may always be kept high so that the processing does not become long and the processing is not delayed. Further, as shown in FIG. 4, the writing and reading priorities of the ports 142 other than the port 143 for reading the control data having a high priority and the port 141 to which the processing unit 109 is connected are also at least when the control data is transmitted. When the priority is lower than the read priority of the port 143, the time required from the issuance of the control data read request to the read can be suppressed.

(第2実施形態)
本実施形態においては、メモリコントローラ140のポート141〜143の書き込みおよび読み出しの優先度の変更方法が、第1実施形態と異なる。第1実施形態においては、処理部109がレジスタ部108のレジスタの設定によって変更するものとしたが、本実施形態では、代わりに、処理部109またはDMAC121〜124が、書き込み要求および読み出し要求のつど、メモリコントローラ140の各ポート141〜143に指定することによって、変更する。以下に第2実施形態と異なる事項を説明し、同様の事項については説明を省略する。
(Second Embodiment)
In the present embodiment, the method of changing the write and read priority of the ports 141 to 143 of the memory controller 140 is different from that of the first embodiment. In the first embodiment, the processing unit 109 is changed by setting the register of the register unit 108, but in the present embodiment, the processing unit 109 or the DMAC 121-124 instead makes a write request and a read request each time. , By designating each port 141 to 143 of the memory controller 140. Items different from those of the second embodiment will be described below, and description of similar items will be omitted.

本実施形態では、処理部109がメモリコントローラ140のポート141の読み出しおよび書き込みの優先度を指定する。また、DMAC121〜123がポート142の読み出しおよび書き込みの優先度を指定する。DMAC124がポート143の読み出しおよび書き込みの優先度を指定する。DMAC124がポート143の読み出しおよび書き込みの優先度を指定する。また、DMAC121〜124による優先度の指定の制御は処理部109が行うか、DMAC121〜124のそれぞれが予め処理部109から受け付けた指示に基づいて行う。 In the present embodiment, the processing unit 109 specifies the read / write priority of the port 141 of the memory controller 140. In addition, DMAC 121 to 123 specify the read and write priority of the port 142. The DMAC 124 specifies the read and write priority of port 143. The DMAC 124 specifies the read and write priority of port 143. Further, the control of the priority designation by the DMAC 121 to 124 is performed by the processing unit 109 or based on the instruction received from the processing unit 109 in advance by each of the DMAC 121 to 124.

本実施形態に係る処理は、第1実施形態においてステップS104およびS106の処理を以下のように変更したものである。 The process according to the present embodiment is a modification of the process of steps S104 and S106 in the first embodiment as follows.

本実施形態ではステップS104において、第1装置101の処理部109は、メモリコントローラ140のポート143に対するDMAC124の読み出し要求において、その読み出し要求の優先度をDMAC124の書き込み要求の優先度より高くする。図5および図6に、メモリコントローラ140の各ポートの書き込みおよび読み出しの設定の例を示す。図5に、初期状態の設定を示し、図6に、本ステップの処理によって変更された設定を示す。図6には変更された部分をハッチングで示す。 In the present embodiment, in step S104, the processing unit 109 of the first device 101 sets the priority of the read request of the DMAC124 to the port 143 of the memory controller 140 higher than the priority of the write request of the DMAC124. 5 and 6 show an example of writing and reading settings for each port of the memory controller 140. FIG. 5 shows the settings in the initial state, and FIG. 6 shows the settings changed by the process of this step. FIG. 6 shows the changed part by hatching.

本実施形態ではステップS106において、第1装置101の処理部109は、メモリコントローラ140のポート143に対するDMAC124の読み出し要求において、その読み出し要求の優先度を初期値とする。 In the present embodiment, in step S106, the processing unit 109 of the first device 101 sets the priority of the read request as the initial value in the read request of the DMAC 124 to the port 143 of the memory controller 140.

優先度は、処理部109およびDMAC121〜124が、書き込み要求および読み出し要求をメモリコントローラ140の各ポート141〜143に対して行うつど、各要求とともに優先度を通知することで指定してもよいし、このようにしていちど指定された優先度を、あらたに指定されるまでは、処理部109およびDMAC121〜124ごとにメモリコントローラ140が保持しておき、書き込み要求および読み出し要求の要求元に応じて優先度を特定してもよい。また、処理部109およびDMAC121〜124は、書き込みおよび読み出しの区別以外に、データの種別や、データの送信元、送信先の装置の区別に応じて、優先度を変更してもよい。これにより、優先的に送信すべきデータをより限定的に特定することができる。例えば、DMAC124は、ポート143に対して読み出し要求を発行する際、第2装置204あての高い制御データである場合のみ高い優先度を指定し、優先度の低い他のデータについては、低い優先度を指定するようにしてもよい。 The priority may be specified by notifying the priority together with each request each time the processing unit 109 and the DMAC 121-124 make a write request and a read request to the ports 141 to 143 of the memory controller 140. The memory controller 140 holds the priority specified once in this way for each of the processing unit 109 and the DMAC 121 to 124 until it is newly specified, and according to the request source of the write request and the read request. You may specify the priority. In addition to distinguishing between writing and reading, the processing units 109 and DMAC 121 to 124 may change the priority according to the type of data, the source of data, and the device of the destination. Thereby, the data to be preferentially transmitted can be specified in a more limited manner. For example, when issuing a read request to the port 143, the DMAC 124 specifies a high priority only when it is high control data addressed to the second device 204, and a low priority for other data having a low priority. May be specified.

<効果>
本実施形態においては、第1実施形態と同様、優先的に送信されるべき制御データを送信する場合、制御データの読み出し要求を行うDMAC124が、メモリコントローラ140の制御データの読み出し用のポート143に対して、書き込みより高い優先度で制御データを読み出すよう制御する。これにより、ポート143に、第2装置204や、第2装置204と同じ通信路に接続された図示しない他の装置から、多くのデータが受信される場合であっても、読み出し要求の発行から読み出しまでの所要時間の増加を抑制することができる。これにより、運転補助等の情報処理システム1の機能を好適に実現することができる。また、書き込みおよび読み出しの区別以外に、データの種別や、データの送信元、送信先の装置の区別に応じて、優先度を変更するようにすれば、制御データをより限定的に特定でき、ポート143から読み出されるデータであっても制御データ以外のデータの読み出しの優先度を低くできるので、制御データの読み出しをより優先的に行うことができる。
<Effect>
In the present embodiment, as in the first embodiment, when the control data to be preferentially transmitted is transmitted, the DMAC 124 that requests the reading of the control data is set to the port 143 for reading the control data of the memory controller 140. On the other hand, control is performed so that control data is read with a higher priority than writing. As a result, even when a large amount of data is received from the second device 204 or another device (not shown) connected to the same communication path as the second device 204 to the port 143, the read request can be issued. It is possible to suppress an increase in the time required for reading. As a result, the functions of the information processing system 1 such as driving assistance can be suitably realized. In addition to the distinction between writing and reading, if the priority is changed according to the type of data and the distinction between the data source and destination devices, the control data can be specified more limitedly. Even if the data is read from the port 143, the priority of reading data other than the control data can be lowered, so that the control data can be read with higher priority.

以上、本発明の各実施形態を説明したが、本発明は、情報処理システムだけでなく、上述の第1装置のような情報処理装置、情報処理システムの各部が備えるコンピュータが実行する方法、プログラムおよびこれを記憶したコンピュータ読み取り可能な非一時的記憶媒体、情報処理システムを備えた車両等として捉えることが可能である。また、本発明は、車両に搭載される情報処理システム以外の情報処理システムにも適用できる。 Although each embodiment of the present invention has been described above, the present invention describes not only the information processing system but also a method and a program executed by a computer provided in each part of the information processing device and the information processing system such as the above-mentioned first device. It can be regarded as a computer-readable non-temporary storage medium that stores this, a vehicle equipped with an information processing system, and the like. Further, the present invention can be applied to an information processing system other than the information processing system mounted on the vehicle.

本発明は、車両等に搭載される情報処理システムに有用である。 The present invention is useful for an information processing system mounted on a vehicle or the like.

1 情報処理システム
101 第1装置
102 CANトランシーバ
104 電源回路
105 NORフラッシュメモリ
106 NANDフラッシュメモリ
107 メモリ
108 レジスタ部
109 処理部
111〜115 バッファ
121〜124 DMAC
130 中継部
140 メモリコントローラ
141〜143 ポート
201〜203 撮像装置
204 第2装置
1 Information processing system 101 First device 102 CAN transceiver 104 Power supply circuit 105 NOR flash memory 106 NAND flash memory 107 Memory 108 Register unit 109 Processing unit 111-115 Buffer 121-124 DMAC
130 Relay unit 140 Memory controller 141-143 Ports 201-203 Imaging device 204 Second device

Claims (1)

車両に搭載され、第1装置と、少なくとも撮像装置と車両を制御する第2装置とを備える情報処理システムであって、
前記第1装置は、処理部と、メモリと、複数のポートを有し、前記メモリの書き込みおよび読み出しを制御するメモリコントローラと、前記複数のポートの前記メモリへの書き込みおよび前記メモリからの読み出しごとに定められた優先度を記憶するレジスタ部とを含み、
前記撮像装置、前記第2装置および前記処理部は、前記複数のポートのいずれかに接続され、
前記メモリコントローラは、前記レジスタ部に記憶された優先度に基づいて、前記複数のポートのそれぞれに対して発行された書き込み要求に基づく前記メモリへのデータの書き込み、および、前記複数のポートのそれぞれに対して発行された読み出し要求に基づく前記メモリからのデータの読み出しを制御し、
前記処理部は、前記メモリを介して前記撮像装置が撮影した画像データを取得し、取得した前記画像データに基づく処理を行い、処理の結果、障害物を検出した場合、車両の制御を行うための制御データを生成し、前記メモリを介して前記第2装置に送信し、
前記処理部は、前記障害物を検出している間は、前記レジスタ部が記憶する前記第2装置が接続された前記ポートの読み出しの優先度を、前記第2装置が接続された前記ポートの書き込みの優先度より高くする、情報処理システム。
An information processing system mounted on a vehicle and including a first device, at least an image pickup device, and a second device for controlling the vehicle.
The first device has a processing unit, a memory, a plurality of ports, a memory controller that controls writing and reading of the memory, and each writing of the plurality of ports to the memory and reading from the memory. Including a register part that stores the priority specified in
The imaging device, the second device, and the processing unit are connected to any of the plurality of ports.
The memory controller writes data to the memory based on a write request issued to each of the plurality of ports based on the priority stored in the register unit, and writes data to the memory based on a write request issued to each of the plurality of ports, and each of the plurality of ports. Controls the reading of data from the memory based on the read request issued to
The processing unit acquires image data captured by the imaging device via the memory, performs processing based on the acquired image data, and controls the vehicle when an obstacle is detected as a result of the processing. Control data is generated and transmitted to the second device via the memory.
While the processing unit detects the obstacle, the processing unit sets the read priority of the port to which the second device is connected, which is stored in the register unit, of the port to which the second device is connected. An information processing system that has a higher priority than writing.
JP2019074981A 2019-04-10 2019-04-10 Information processing system Pending JP2020173602A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019074981A JP2020173602A (en) 2019-04-10 2019-04-10 Information processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019074981A JP2020173602A (en) 2019-04-10 2019-04-10 Information processing system

Publications (1)

Publication Number Publication Date
JP2020173602A true JP2020173602A (en) 2020-10-22

Family

ID=72831438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019074981A Pending JP2020173602A (en) 2019-04-10 2019-04-10 Information processing system

Country Status (1)

Country Link
JP (1) JP2020173602A (en)

Similar Documents

Publication Publication Date Title
US7058744B2 (en) Cluster system, computer and program
US8583842B2 (en) Data transfer device and data transfer system
JP2016018295A (en) Information processing system
JP2007026366A (en) Memory controller
JP2007172112A (en) Memory controller
JP2020173602A (en) Information processing system
JP2591502B2 (en) Information processing system and its bus arbitration system
JP4727721B2 (en) Multiprocessor system and display device having the same
US5627968A (en) Data transfer apparatus which allows data to be transferred between data devices without accessing a shared memory
JP5058890B2 (en) Bus control device
JP6493381B2 (en) In-vehicle communication system
JP2008140065A (en) Access arbitration device, access arbitration method and information processor
JP2005332145A (en) Data transfer control circuit and data transfer method
JP2008001261A (en) Data processing device and data processing method
US20110055446A1 (en) Semiconductor integrated circuit device
JP6180397B2 (en) Memory access device and memory access control method
JP2010016764A (en) Signal processing device, signal processing method and relay apparatus
JP2005107873A (en) Semiconductor integrated circuit
CN110399322B (en) Data transmission method and ping-pong DMA framework
JP2008165463A (en) Bus controller
JP2005062946A (en) Memory controller
JP2016224560A (en) Multichip system and control method of the same
JP2008015160A (en) Display controller
JP2627355B2 (en) Data communication method
JP2005025587A (en) Semiconductor integrated circuit and burst transfer method for semiconductor integrated circuit