JP2020161523A - Organic semiconductor thin film transistor element - Google Patents
Organic semiconductor thin film transistor element Download PDFInfo
- Publication number
- JP2020161523A JP2020161523A JP2019056225A JP2019056225A JP2020161523A JP 2020161523 A JP2020161523 A JP 2020161523A JP 2019056225 A JP2019056225 A JP 2019056225A JP 2019056225 A JP2019056225 A JP 2019056225A JP 2020161523 A JP2020161523 A JP 2020161523A
- Authority
- JP
- Japan
- Prior art keywords
- organic semiconductor
- thin film
- film transistor
- transistor element
- semiconductor thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、有機半導体をチャネル層とした薄膜トランジスタ素子に関する。 The present invention relates to a thin film transistor element having an organic semiconductor as a channel layer.
近年、半導体層にシリコン(a−Si、p−Siなど)を用いる薄膜トランジスタ素子以外に、有機半導体材料から成る薄膜を用いた電子デバイスの開発が精力的に行われており、その中でも、有機薄膜トランジスタといった有機エレクトロニクスデバイス(以下、単に、有機デバイスと略称する場合がある)が注目を浴びている。これらの有機デバイスの最終的な目標として、低コスト、軽量、可撓性、高性能を挙げることができる。有機半導体材料は、シリコンを中心とする無機材料と比較して、
(1)低温で、簡易なプロセスにて、大面積の有機デバイスを低コストで製造することができる。
(2)可撓性を有する有機デバイスを製造することが可能である。
(3)有機材料を構成する分子を所望の形態に修飾することで、有機デバイスの性能や物性を制御することができる。
といった種々の利点を有している。
In recent years, in addition to thin film transistors that use silicon (a-Si, p-Si, etc.) for the semiconductor layer, electronic devices that use thin films made of organic semiconductor materials have been energetically developed. Among them, organic thin film transistors have been energetically developed. Organic electronic devices (hereinafter, may be simply abbreviated as organic devices) are attracting attention. The ultimate goal of these organic devices is low cost, light weight, flexibility and high performance. Compared to inorganic materials centered on silicon, organic semiconductor materials
(1) A large-area organic device can be manufactured at low cost by a simple process at a low temperature.
(2) It is possible to manufacture a flexible organic device.
(3) By modifying the molecules constituting the organic material to a desired form, the performance and physical properties of the organic device can be controlled.
It has various advantages such as.
一般的に有機薄膜トランジスタ素子は二つの構造に分けることができる。一つはソース電極及びドレイン電極を、有機物半導体層を形成した後に形成するトップコンタクト型であり、もう一つは有機物半導体層を、ソース電極及びドレイン電極を形成した後に形成するボトムコンタクト型である(例えば、非特許文献1参照)。 Generally, an organic thin film transistor element can be divided into two structures. One is a top contact type in which the source electrode and the drain electrode are formed after the organic semiconductor layer is formed, and the other is a bottom contact type in which the organic semiconductor layer is formed after the source electrode and the drain electrode are formed. (See, for example, Non-Patent Document 1).
トップコンタクト型の有機薄膜トランジスタ素子は、ボトムコンタクト型の有機薄膜トランジスタ素子よりも、電極から有機半導体層へのキャリア注入での障壁や、電極と有機半導体層界面の接触抵抗が小さいという点において優れた特性を有している。しかし、例えば一般的な電極形成において用いられるようなエッチング処理などの溶液処理に弱く、有機半導体層を形成した後にこのような処理を用いることは難しく、複雑な回路構成には対応できないといった課題がある。また、トランジスタ素子の動作電圧を低くするには、ソース電極とドレイン電極の間隔で定められるチャネル長を1μm程度まで短くする必要があるが、エッチング処理の代わりに他の方法、例えばマスク蒸着法を用いた場合であっても数十μm程度が限界であり、これ以下に加工することは困難であるといった課題がある。
そこで、ボトムコンタクト型の有機薄膜トランジスタの改良の重要性が増している。
The top contact type organic thin film transistor element has superior characteristics to the bottom contact type organic thin film transistor element in that the barrier in carrier injection from the electrode to the organic semiconductor layer and the contact resistance between the electrode and the organic semiconductor layer are smaller. have. However, it is vulnerable to solution treatment such as etching treatment used in general electrode formation, it is difficult to use such treatment after forming an organic semiconductor layer, and there is a problem that it cannot cope with a complicated circuit configuration. is there. Further, in order to lower the operating voltage of the transistor element, it is necessary to shorten the channel length determined by the distance between the source electrode and the drain electrode to about 1 μm, but instead of the etching process, another method, for example, a mask deposition method, is used. Even when it is used, the limit is about several tens of μm, and there is a problem that it is difficult to process it below this.
Therefore, the importance of improving the bottom contact type organic thin film transistor is increasing.
ボトムコンタクト型の有機薄膜トランジスタ素子においては、ソース電極およびドレイン電極の端部の段差に跨って有機半導体層が形成されるので、可撓性基板を曲げたりするとこの段差に起因して、ソース電極およびドレイン電極の段差に重なる部分で有機半導体層が切れる所謂「段切れ」(図4の16)や界面剥離(図4の17)が発生し易い。段切れや界面剥離の発生は、有機半導体材料とソース電極およびドレイン電極との接続抵抗の増加をもたらす。有機半導体材料とソース電極およびドレイン電極との接続抵抗が増加すると、薄膜トランジスタ素子のオン電流が減少し、薄膜トランジスタ素子を動作させる上で所望の特性が得られないこととなり、薄膜トランジスタ素子の製造歩留りを大きく低下させる要因となる。 In a bottom contact type organic thin film transistor element, an organic semiconductor layer is formed straddling a step at the end of a source electrode and a drain electrode. Therefore, when a flexible substrate is bent, the step causes the source electrode and the drain electrode. So-called "step breakage" (16 in FIG. 4) and interfacial peeling (17 in FIG. 4), in which the organic semiconductor layer is cut at a portion overlapping the step of the drain electrode, are likely to occur. The occurrence of step breakage and interfacial delamination results in an increase in connection resistance between the organic semiconductor material and the source and drain electrodes. When the connection resistance between the organic semiconductor material and the source electrode and the drain electrode increases, the on-current of the thin film transistor element decreases, and the desired characteristics for operating the thin film transistor element cannot be obtained, so that the manufacturing yield of the thin film transistor element increases. It becomes a factor to reduce.
有機薄膜トランジスタ素子の電極(ゲート電極も含む)を形成する材料としては一般的に銀電極が用いられている(非特許文献2、3参照)。段切れや界面剥離に起因する接続抵抗の増加問題解決の為に、ゲート絶縁層上に形成するソース電極およびドレイン電極の
エッジ部にテーパ部を設けることは有効な方法である。例えば、ソース電極とドレイン電極のチャネル側にテーパ部を有した構造が開示されている(特許文献1参照)。しかしながら、ソース電極とドレイン電極のエッジ部にテーパを設けても、テーパが適切な形状でない場合は、有機半導体層と、ソース電極およびドレイン電極と、の接触面積が増加せず、密着性は改善しないため、段切れが発生する問題は依然として残る。ソース電極とドレイン電極のエッジ部のテーパ角θ(図1参照)を小さくすると、有機半導体層とソース電極およびドレイン電極のエッジ部の接触面積は大きくなり、密着性は向上するが、ソース電極およびドレイン電極の先端部が薄くなり、ゲート絶縁膜と、ソース電極およびドレイン電極と、の密着性が悪化することから、基板を曲げた際に、界面剥離が生じ、特性が悪くなるという欠点がある。
A silver electrode is generally used as a material for forming an electrode (including a gate electrode) of an organic thin film transistor element (see Non-Patent Documents 2 and 3). In order to solve the problem of increased connection resistance due to step breakage and interfacial peeling, it is an effective method to provide tapered portions at the edges of the source electrode and drain electrode formed on the gate insulating layer. For example, a structure having a tapered portion on the channel side of the source electrode and the drain electrode is disclosed (see Patent Document 1). However, even if the edges of the source electrode and the drain electrode are tapered, if the taper is not in an appropriate shape, the contact area between the organic semiconductor layer and the source electrode and the drain electrode does not increase, and the adhesion is improved. Since it does not, the problem of step breaks still remains. When the taper angle θ (see FIG. 1) at the edges of the source electrode and the drain electrode is reduced, the contact area between the organic semiconductor layer and the edges of the source electrode and the drain electrode is increased, and the adhesion is improved, but the source electrode and the drain electrode Since the tip of the drain electrode becomes thin and the adhesion between the gate insulating film and the source electrode and the drain electrode deteriorates, there is a drawback that interface peeling occurs when the substrate is bent and the characteristics deteriorate. ..
本発明は、有機半導体を用いた薄膜トランジスタ素子において、ソース電極およびドレイン電極の少なくともチャネル側のエッジ部の有機半導体層やゲート絶縁層との密着性を向上することにより、段切れと界面剥離を防止することができる有機半導体薄膜トランジスタ素子を提供することを課題とする。 INDUSTRIAL APPLICABILITY In a thin film transistor element using an organic semiconductor, the present invention prevents step breakage and interfacial peeling by improving the adhesion of at least the edge portion of the source electrode and drain electrode on the channel side to the organic semiconductor layer and the gate insulating layer. It is an object of the present invention to provide an organic semiconductor thin film transistor element capable of the above.
上記の課題を解決する手段として、本発明の請求項1に記載の発明は、絶縁基板上に、ゲート電極と、ゲート絶縁層と、ソース電極およびドレイン電極と、有機半導体層と、をこの順に備えた有機半導体薄膜トランジスタ素子において、ソース電極およびドレイン電極の双方の電極が対向する側の端部の有機半導体層と接する、側面と、少なくとも上面の一部に、それらの表面積を増加させることにより有機半導体層との密着力を増強させる構造が備えられており、
前記構造が、前記側面において階段状に形成されたテーパ部であり、前記上面に形成された凹凸形状であることを特徴とする有機半導体薄膜トランジスタ素子である。
As a means for solving the above problems, the invention according to
The organic semiconductor thin film transistor element is characterized in that the structure is a tapered portion formed in a stepped shape on the side surface and has a concave-convex shape formed on the upper surface.
また、請求項2に記載の発明は、前記ソース電極およびドレイン電極は、一種以上の金属から構成されることを特徴とする請求項1に記載の有機半導体薄膜トランジスタ素子である。
The invention according to claim 2 is the organic semiconductor thin film transistor element according to
また、請求項3に記載の発明は、前記ソース電極およびドレイン電極を構成する金属が銀であることを特徴とする請求項1または2に記載の有機半導体薄膜トランジスタ素子である。
The invention according to claim 3 is the organic semiconductor thin film transistor element according to
また、請求項4に記載の発明は、前記階段状に形成されたテーパ部の段数が2段以上で
あることを特徴とする請求項1〜3の何れかに記載の有機半導体薄膜トランジスタ素子である。
The invention according to claim 4 is the organic semiconductor thin film transistor element according to any one of
また、請求項5に記載の発明は、前記階段状に形成されたテーパ部のテーパ角θが32°以上57°以下であることを特徴とする請求項1〜4の何れかに記載の有機半導体薄膜トランジスタ素子である。
The organic according to any one of
また、請求項6に記載の発明は、前記階段状に形成されたテーパ部の階段1段の高さである蹴上部が、0.01〜0.1μmであることを特徴とする請求項1〜5の何れかに記載の有機半導体薄膜トランジスタ素子である。 The invention according to claim 6 is characterized in that the riser portion, which is the height of one step of the tapered portion formed in the stepped shape, is 0.01 to 0.1 μm. The organic semiconductor thin film transistor element according to any one of 0 to 5.
また、請求項7に記載の発明は、前記階段状に形成されたテーパ部の階段1段の奥行きである踏面部が、0.01〜0.1μmであることを特徴とする請求項1〜6の何れかに記載の有機半導体薄膜トランジスタ素子である。 The invention according to claim 7 is characterized in that the tread portion, which is the depth of one step of the tapered portion formed in the stepped shape, is 0.01 to 0.1 μm. The organic semiconductor thin film transistor element according to any one of 6.
また、請求項8に記載の発明は、前記上面に形成された凹凸形状の凸部の長さである山段差部が、0.05〜0.2μmであることを特徴とする請求項1〜7に記載の有機半導体薄膜トランジスタ素子である。 The invention according to claim 8 is characterized in that the mountain step portion, which is the length of the convex portion having a concave-convex shape formed on the upper surface, is 0.05 to 0.2 μm. 7. The organic semiconductor thin film transistor element according to 7.
また、請求項9に記載の発明は、前記上面に形成された凹凸形状の凹部の底面と凸部の上面の段差の大きさである高さ段差部が、0.01〜0.1μmであることを特徴とする請求項1〜8に記載の有機半導体薄膜トランジスタ素子である。 Further, in the invention according to claim 9, the height step portion, which is the size of the step between the bottom surface of the concave-convex-shaped concave portion formed on the upper surface and the upper surface of the convex portion, is 0.01 to 0.1 μm. The organic semiconductor thin film transistor element according to claim 1 to 8.
また、請求項10に記載の発明は、前記上面に形成された凹凸形状の凹部の長さである谷段差部が、0.05〜0.2μmであることを特徴とする請求項1〜9に記載の有機半導体薄膜トランジスタ素子である。
The invention according to
また、請求項11に記載の発明は、前記構造の総膜厚が、0.1〜0.5μmであることを特徴とする請求項1〜10の何れかに記載の有機半導体薄膜トランジスタ素子である。
The invention according to
本発明の有機半導体薄膜トランジスタ素子によれば、絶縁基板上に、ゲート電極と、ゲート絶縁層と、ソース電極およびドレイン電極と、有機半導体層と、をこの順に備えた有機半導体薄膜トランジスタ素子において、ソース電極およびドレイン電極の双方の電極が対向する側の端部の有機半導体層と接する、側面と、少なくとも上面の一部に、それらの表面積を増加させることにより有機半導体層との密着力を増強させる構造が備えられている。その構造は、ソース電極およびドレイン電極の端部において、側面部に階段状の構造が、また上面部に凹凸状の構造が備えられている。そのため、ソース電極およびドレイン電極と、有機半導体層との密着力が強くなり、ソース電極およびドレイン電極の双方の電極が対向する側の端部において、有機半導体層との界面剥離や段切れを生じなくなる。そのことにより、有機半導体層とソース電極およびドレイン電極との接続抵抗が増加せず、有機半導体薄膜トランジスタ素子のオン電流が減少する問題を回避することができる。 According to the organic semiconductor thin film element of the present invention, in an organic semiconductor thin film element provided with a gate electrode, a gate insulating layer, a source electrode, a drain electrode, and an organic semiconductor layer in this order on an insulating substrate, the source electrode A structure in which both electrodes of the drain electrode and the drain electrode are in contact with the organic semiconductor layer at the opposite end, and the adhesion to the organic semiconductor layer is enhanced by increasing the surface area of the side surface and at least a part of the upper surface. Is provided. The structure is provided with a stepped structure on the side surface and a concavo-convex structure on the upper surface at the ends of the source electrode and the drain electrode. Therefore, the adhesion between the source electrode and the drain electrode and the organic semiconductor layer becomes strong, and interface peeling or step breakage with the organic semiconductor layer occurs at the end on the side where both the source electrode and the drain electrode face each other. It disappears. As a result, it is possible to avoid the problem that the connection resistance between the organic semiconductor layer and the source electrode and the drain electrode does not increase and the on-current of the organic semiconductor thin film transistor element decreases.
以下、本発明の実施の形態を、図面を参照しつつ説明する。実施の形態において、同一構成要素には同一符号を付け、実施の形態間において重複する説明は省略する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the embodiments, the same components are designated by the same reference numerals, and duplicate description between the embodiments will be omitted.
<有機薄膜トランジスタ素子>
図1に本発明の有機薄膜トランジスタ素子1の一例を示す。本発明の有機薄膜トランジスタ素子1は、絶縁基板10上にゲート電極11、ゲート絶縁層12、ソース電極13およびドレイン電極14、有機半導体層15をこの順に備えたボトムゲート−ボトムコンタクト構造の薄膜トランジスタ素子である。
<Organic thin film transistor element>
FIG. 1 shows an example of the organic thin
本発明の有機薄膜トランジスタ素子1は、ソース電極およびドレイン電極の双方の電極が対向する側の端部の有機半導体層と接する、側面と、少なくとも上面の一部に、それらの表面積を増加させることにより有機半導体層との密着力を増強させる構造が備えられている。
The organic thin
それらの構造が、前記側面において階段状に形成されたテーパ部であり、前記上面に形成された凹凸形状であることが特徴である。 These structures are tapered portions formed in a stepped shape on the side surface, and are characterized in that they have a concave-convex shape formed on the upper surface.
また、ソース電極およびドレイン電極は、一種以上の金属から構成されていても構わない。金属が銀であっても良い。 Further, the source electrode and the drain electrode may be made of one or more metals. The metal may be silver.
また、階段状に形成されたテーパ部の段数が2段以上であっても良い。 Further, the number of steps of the tapered portion formed in a stepped shape may be two or more.
また、階段状に形成されたテーパ部のテーパ角θが、32°以上57°以下であっても良い。 Further, the taper angle θ of the tapered portion formed in a stepped shape may be 32 ° or more and 57 ° or less.
また、階段状に形成されたテーパ部の階段1段の高さである蹴上部が、0.01〜0.1μmであっても良い。 Further, the riser portion, which is the height of one step of the tapered portion formed in a stepped shape, may be 0.01 to 0.1 μm.
また、階段状に形成されたテーパ部の階段1段の奥行きである踏面部が、0.01〜0.1μmであっても良い。 Further, the tread portion, which is the depth of one step of the tapered portion formed in a step shape, may be 0.01 to 0.1 μm.
また、上面に形成された凹凸形状の凸部の長さである山段差部が、0.05〜0.2μmであっても良い。 Further, the mountain step portion, which is the length of the uneven convex portion formed on the upper surface, may be 0.05 to 0.2 μm.
また、上面に形成された凹凸形状の凹部の長さである谷段差部が、0.05〜0.2μmであっても良い。 Further, the valley step portion, which is the length of the concave-convex concave portion formed on the upper surface, may be 0.05 to 0.2 μm.
また、前記構造の総膜厚が、0.1〜0.5μmであっても良い。 Further, the total film thickness of the structure may be 0.1 to 0.5 μm.
次に、本発明の有機半導体薄膜トランジスタ素子1の構成要素について説明する。
Next, the components of the organic semiconductor thin
(絶縁基板)
絶縁基板10としては、樹脂基板を用いることができる。樹脂基板の場合、例えば、ポリイミド、ポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン(PES)、ポリオレフィン、
ポリエチレンテレフタレート、ポリエチレンナフタレート(PEN)、シクロオレフィンポリマー、ポリエーテルサルフェン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン-テトラフルオロエチレン共重合樹脂、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、フッ素系樹脂、環状ポリオレフィン系樹脂等を使用することができる。これらの基板は単独で使用することもでき、二種以上を積層した複合基板を使用することもできる。
(Insulated substrate)
A resin substrate can be used as the insulating
Polyethylene terephthalate, polyethylene naphthalate (PEN), cycloolefin polymer, polyether sulfene, triacetyl cellulose, polyvinyl fluoride film, ethylene-tetrafluoroethylene copolymer resin, glass fiber reinforced acrylic resin film, glass fiber reinforced polycarbonate, fluorine A system resin, a cyclic polyolefin resin, or the like can be used. These substrates can be used alone, or a composite substrate in which two or more types are laminated can be used.
(ゲート電極)
ゲート電極11としては、電圧を印加することで有機半導体層15にキャリアを誘起させることができる導電性を有していれば特に限定されない。例えばAu、Pt、Ag、Al、Cu、Cr、Mo等の低抵抗金属材料を好適に用いることができる。またゲート電極の厚さとしては、限定されるわけではないが、例えば0.01μm以上1μm以下の範囲内にあることが望ましく、より望ましくは0.1μm以上0.5μm以下の範囲内である。
(Gate electrode)
The
ゲート電極11の形成手法は、ゲート電極11を形成できる限り限定されるわけではないが、例えば、薄膜の形成手段としては、真空蒸着法やスパッタリング法を好適に用いることができる。また、形成した薄膜から配線パターンを得る手段としては、感光性レジストの塗布、露光、現像からなるレジストパターン形成工程およびその後のエッチング、レジストパターンの剥離などの工程を含むフォトリソグラフィ法を好適に使用することができる。
The method for forming the
(ゲート絶縁層)
ゲート絶縁層12としては、例えば、ポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコール、パリレン、フッ素樹脂、エポキシ樹脂などの高分子溶液、アルミナやシリカゲル等の粒子を分散させた溶液、または酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、酸化ジルコニウム、酸化チタン等の無機材料の前駆体溶液を使用することができる。これらの溶液をスピンコート法やスリットダイコート法等を用いてゲート電極11が形成された絶縁基板10上に塗布し、焼成することにより、絶縁基板10上のゲート電極11の上にゲート絶縁層12が形成された構造を形成することができる。また、ゲート絶縁層12の形成方法としては、各種の印刷方法を採用することもできる。
(Gate insulating layer)
Examples of the
(ソース電極およびドレイン電極)
ソース電極13としては、ドレイン電極14との間に電界を印加し、有機半導体層15にキャリアを注入することができるものであり、本発明のドレイン電極14は、ソース電極13との間に電界を印加し、有機半導体層15からキャリアを流れ込ませることができるものである。ソース電極13およびドレイン電極14は、構成において同じものを採用することができ、導電性を有する限りにおいて限定されるわけではないが、Au、Pt、Ag、Al、Cu、Cr、Mo等の低抵抗金属から選ばれた何れか一種、または一種以上を含む材料を好適に用いることができる。例えば、仕事関数の関係(電極焼成温度に対するトランジスタのコンタクト抵抗が示す傾向が、物質内にある電子を一個外へ取り出すのに必要な最小エネルギーである仕事関数の変化が示す傾向と一致する)からAgであることが望ましい。なお、ソース電極13およびドレイン電極14の厚さとしては、限定されるわけではないが、例えば0.01μm以上1μm以下の範囲内にあることが望ましく、より望ましくは0.1μm以上0.5μm以下の範囲内である。なお、ソース電極13とドレイン電極14は、ゲート絶縁膜12を介してゲート電極11と重なるように形成されている。このようにすることで、ソース電極13とドレイン電極14の間のチャネル領域全体にゲート電極11を対応させることができ、有機半導体層15におけるキャリアの誘起を確実に行わせることができる。
(Source electrode and drain electrode)
The source electrode 13 can apply an electric field between the
ソース電極13とドレイン電極14の形成方法としては、これら電極を形成することができる限り限定されるわけではないが、チャネル側の端部に望ましい階段形状パターン19と最上部の凹凸パターン20を得るためには、例えば、チャネル側の端部の階段形状パターン19は、フォトレジストを使ったリフトオフ法と、真空蒸着法またはスパッタリング法を用いて階段を1段ずつ重畳させることにより形成することができる。一方、最上部に形成された凹凸形状からなる突起形状パターン20は、フォトレジストを使ったリフトオフ法と真空蒸着法を用いて形成することができる。
The method for forming the
(有機半導体層)
有機半導体層15の材料としては、ポリチオフェン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、およびそれらの誘導体のような低分子有機半導体材料を用いることができる。また、カーボンナノチューブあるいはフラーレンなどの炭素化合物や半導体ナノ粒子分散液なども有機半導体層15の材料として用いることができるが、これらに限定されるものではない。これらの有機半導体材料は、トルエンなどの芳香族系の溶媒に溶解又は分散させてインキ状の溶液又は分散液として用いることができる。溶媒に適当な分散剤や安定剤等の添加剤を加えてもよい。
(Organic semiconductor layer)
Materials for the
有機半導体層15は、金属イオンと結合する化合物を含有する。例えばベンゾトリアール系またはトリアジン系の化合物が挙げられる。ベンゾトリアゾール系は、化学式(1)に示されるベンゾトリアールが基本形であり、他にメタノールの付加物である1H−ベンゾトリアゾール−1−メタノール(化学式(2))や、トリアゾール側にアルキル基を付加したもの(化学式(3))や、ベンゼン側にアルキル基を付加したものが挙げられる(化学式(4))。
トリアジンの基本骨格は化学式(5)に示されるものであり、例えば化学式(6)に示される2、4−ジアミノ−6−ビニル−S−トリアジン等が挙げられる。
有機半導体層15の形成方法としては、グラビア印刷、オフセット印刷、スクリーン印刷およびインクジェット法など、公知の印刷方法や各種の塗布方法を用いることができる。一般に、上記の有機半導体に関しては、溶剤に対する溶解度が低いため、低粘度溶液の印刷に適したフレキソ印刷、転写印刷、インクジェット法、ディスペンサを用いることが望ましい。
As a method for forming the
図2における階段形状パターン19と突起形状パターン20は、金属薄膜の形成に真空蒸着を使用して、フォトレジストを使ったリフトオフ法を繰返し用い、階段を1段ずつ重畳させることにより形成することができる。階段数と、テーパ角θと、階段1段の段の高さ(蹴上部21)と、階段のステップの奥行き(踏面部22)と、最上部の山段差部23と、高さ段差部24と、谷段差部25と、を総膜厚で調整することができる。突起形状パターン20は、良好なIds−Vgs特性を得るために、ソース電極およびドレイン電極と、ゲート電極との重なり部26(図1参照)に亘って形成されている。
The
蹴上部21の膜厚は、0.01μm〜0.1μmであることが好ましい。この範囲であれば、階段形状のテーパ部(階段形状パターン19)を持った電極として適している。0.01μmより薄いと、階段形状のテーパ部を作製するのが困難となり、0.1μmより厚いと、階段数が減るので、段切れが発生する可能性が高くなる。
The film thickness of the kick
踏面部22(階段のステップの奥行き)は、0.01μm〜0.1μmであることが好ましい。この範囲であれば、階段形状のテーパ部(階段形状パターン19)を持った電極として適している。この範囲を外れると、有機半導体層との密着性が悪くなる可能性が高くなる。 The tread portion 22 (depth of the step of the stairs) is preferably 0.01 μm to 0.1 μm. Within this range, it is suitable as an electrode having a stepped tapered portion (staircase shape pattern 19). If it is out of this range, there is a high possibility that the adhesion to the organic semiconductor layer will deteriorate.
また、階段形状のテーパ部(階段形状パターン19)のテーパ角θは、32°から57°が好ましい。この範囲であれば、有機半導体層との密着性が良好である。32°より小さいと、階段形状のテーパ部を作製するのが困難となり、57°より大きいと、有機半導体層との密着性が悪くなる可能性が高くなる。 Further, the taper angle θ of the stepped tapered portion (staircase shape pattern 19) is preferably 32 ° to 57 °. Within this range, the adhesion to the organic semiconductor layer is good. If it is smaller than 32 °, it becomes difficult to produce a stepped tapered portion, and if it is larger than 57 °, there is a high possibility that the adhesion to the organic semiconductor layer is deteriorated.
山段差部23のソース電極とドレイン電極が並ぶ方向の長さ(以後単に、長さ、とも記す。)は、0.05μm〜0.2μmであることが好ましい。この範囲であれば、凹凸形状の段差部を持った電極として適している。この範囲を外れると、有機半導体層との密着性が悪くなる可能性が高くなる。
The length in the direction in which the source electrode and the drain electrode of the
高さ段差部24の膜厚は、0.01μm〜0.1μmであることが好ましい。この範囲であれば、凹凸形状の段差部を持った電極として適している。0.01μmより薄いと、凹凸形状の段差部を作製するのが困難となる。0.1μmより厚いと、段切れや界面剥離が発生する可能性が高く、好ましくない。
The film thickness of the
谷段差部25のソース電極とドレイン電極が並ぶ方向の長さ(以後単に、長さ、とも記す。)は、0.05μm〜0.2μmであることが好ましい。この範囲であれば、凹凸形状の段差部を持った電極として適している。この範囲を外れると、有機半導体層との密着性が悪くなる可能性が高くなる。
The length of the
以下、本発明に係る有機半導体薄膜トランジスタ素子の具体的な実施例について説明する。なお、本発明は各実施例に限るものではない。
<実施例>
実施例では図1に示すような有機半導体薄膜トランジスタ素子1を作製した。
Hereinafter, specific examples of the organic semiconductor thin film transistor element according to the present invention will be described. The present invention is not limited to each embodiment.
<Example>
In the example, the organic semiconductor thin
まず、絶縁基板10としてポリエチレンナフタレート(PEN)フィルムを用意した。
次に、その上に、ゲート電極11として、モリブデン薄膜を、スパッタリング法を用いて形成した。
First, a polyethylene naphthalate (PEN) film was prepared as the insulating
Next, a molybdenum thin film was formed on the
次に、モリブデン薄膜を、フォトリソグラフィ法を用いて幅100μm、長さ300μmゲート電極11のパターンを形成し、膜厚100nmのゲート電極11を作製した。
Next, a pattern of a
次に、ゲート絶縁層12となるポリビニルフェノールを含む溶液を、ゲート電極11を含む絶縁基板10上にフレキソ印刷法により塗布し、180℃で1時間ベーク後、膜厚1μmのゲート絶縁層12を得た。
Next, a solution containing polyvinylphenol to be the
続いて、ゲート絶縁層12上に、図2の概略断面図の形状になるように、電極材料としてAgを使用して、真空蒸着を使用したリフトオフ法により、階段状パターン部19を設けたソース電極13及びドレイン電極14を形成した。階段状パターン部19の形状は、
真空蒸着法を使用したリフトオフ法を繰返し用い、階段を1段ずつ重畳させて、階段数と、テーパ角θと、階段1段の膜厚(蹴上部21)と、階段の奥行き(踏面部22)と、最上部の山部の長さ(山段差部23)と、高さ部の膜厚(高さ段差部24)と、谷部の長さ(谷段差部25)と、総膜厚と、で調整することができる。本実施例の場合は、階段数:4段、テーパ角θ:57°、階段1段の膜厚(蹴上部21):20nm、階段のステップの奥行き(踏面部22):20nm、最上部の山部の長さ(山段差部23):50nm、高さ部の膜厚(高さ段差部24):20nm、谷部の長さ(谷段差部25):50nmになるように調整し、総膜厚100nmのソース電極13及びドレイン電極14を得た。
Subsequently, a source in which a stepped
The lift-off method using the vacuum vapor deposition method is repeatedly used, and the stairs are superposed one step at a time, and the number of steps, the taper angle θ, the film thickness of one step (kick top 21), and the depth of the stairs (tread portion 22). ), The length of the uppermost mountain portion (mountain step portion 23), the film thickness of the height portion (height step portion 24), the length of the valley portion (valley step portion 25), and the total film thickness. And can be adjusted with. In the case of this embodiment, the number of stairs: 4 steps, the taper angle θ: 57 °, the film thickness of 1 step of the stairs (kick top 21): 20 nm, the step depth of the stairs (tread portion 22): 20 nm, the top Adjust so that the length of the mountain portion (mountain step portion 23): 50 nm, the film thickness of the height portion (height step portion 24): 20 nm, and the length of the valley portion (valley step portion 25): 50 nm. A
次に、ソース電極13及びドレイン電極14上にペンタフルオロチオフェノールをイソプロピルアルコールで1重量%に希釈した溶液に30分浸漬させ、自己組織化単分子膜を形成した。
Next, pentafluorothiophenol was immersed in a solution diluted to 1% by weight with isopropyl alcohol on the
最後に、有機半導体材料である6、13−ビス(トリイソプロピルシリルエチニル)ペンタセンをテトラリンで2重量%になるように溶解させた溶液に、ベンゾトリアゾール系化合物を半導体材料(固形分)と重量比1.5:1となる様に添加したインキを、凸版印刷法を用いて、ソース電極13とドレイン電極14とに跨って印刷し、100℃で60分乾燥させて、膜厚30nmの有機半導体層15を形成した。
Finally, the benzotriazole compound is added to the semiconductor material (solid content) by weight in a solution prepared by dissolving 6,13-bis (triisopropylsilylethynyl) pentacene, which is an organic semiconductor material, with tetraline so as to be 2% by weight. The ink added so as to be 1.5: 1 is printed over the
以上の様にして作製したトランジスタのチャネル長は10μm、チャネル幅は200μmであった。
作製した有機半導体薄膜トランジスタ素子の電流(Ids)−電圧(Vgs)特性を測定した結果を図3に示した。ここで、Idsは、ソース電極−ドレイン電極間電流であり、Vgsは、ソース電極を基準としてゲート電極に印加した電圧である。このグラフから、ON電流は、ディスプレイを駆動させる際の電圧であるVgsが−20Vで10−6A(アンペア)程度であった。
The channel length of the transistor produced as described above was 10 μm, and the channel width was 200 μm.
Current of the organic semiconductor TFT device produced (I ds) - shows the results of measuring the voltage (V gs) characteristics in FIG. Here, I ds is the current between the source electrode and the drain electrode, and V gs is the voltage applied to the gate electrode with the source electrode as a reference. From this graph, the ON current was about 10-6 A (ampere) when V gs, which is the voltage for driving the display, was -20 V.
<比較例>
比較例として、図4に示したような有機半導体薄膜トランジスタ素子を作製した。
作製方法としては、実施例に示した作製方法のうち、ゲート絶縁層12の上に形成するソース電極13とドレイン電極14の形成を、Agを成膜した後、フォトリソ方式でパターニングする以外は、同じ作製方法と同じ条件になるように作製した。この場合のソース電極13とドレイン電極14のパターン端部の絶縁基板10に近い部位の断面形状は、表面にほぼ直交する切り立った断面形状となり、またパターン端部の電極の表面に近い部位の断面も、電極の表面にほぼ直交する断面形状となった。そのため、図4に模式的に示したように、ソース電極13とドレイン電極14の有機半導体薄膜トランジスタ素子18のチャネル側の端部には、有機半導体層15が薄くなった部位に段切れ16や界面剥離17が発生した。
<Comparison example>
As a comparative example, an organic semiconductor thin film transistor element as shown in FIG. 4 was manufactured.
As a manufacturing method, among the manufacturing methods shown in Examples, except that the formation of the
この有機半導体薄膜トランジスタ素子18の電流(Ids)−電圧(Vgs)特性を測定した結果を図5に示した。このグラフから、オン電流は、ディスプレイを駆動させる際の電圧であるVgsが−20Vで10−7A(アンペア)程度であった。 Current of the organic semiconductor thin-film transistor element 18 (I ds) - shows the results of measuring the voltage (V gs) characteristics in FIG. From this graph, the on-current was about 10-7 A (ampere) when V gs, which is the voltage for driving the display, was -20 V.
以上の結果から、本発明の有機半導体薄膜トランジスタ素子1のオン電流は、従来の方法で作製した有機半導体薄膜トランジスタ素子18より1桁近く大きい値が得られることが分った。これは、本発明の有機半導体薄膜トランジスタ素子1においては、有機半導体層15がソース電極13およびドレイン電極14の端部において段切れや界面剥離を起こさないため、有機半導体層15とソース電極13およびドレイン電極14との接続抵抗が小さくなるためであると考えられる。
From the above results, it was found that the on-current of the organic semiconductor thin
1 有機半導体薄膜トランジスタ素子
10 絶縁基板
11 ゲート電極
12 ゲート絶縁層
13 ソース電極
14 ドレイン電極
15 有機半導体層
16 段切れ
17 界面剥離
18 有機半導体薄膜トランジスタ素子
19 階段形状パターン(階段形状のテーパ部)
20 突起形状パターン(凹凸形状の段差部)
21 蹴上部
22 踏面部
23 山段差部
24 高さ段差部
25 谷段差部
26 ゲート電極との重なり部
θ テーパ角
1 Organic semiconductor thin
20 Projection shape pattern (unevenly shaped stepped portion)
21
Claims (11)
前記構造が、前記側面において階段状に形成されたテーパ部であり、前記上面に形成された凹凸形状であることを特徴とする有機半導体薄膜トランジスタ素子。 In an organic semiconductor thin film element having a gate electrode, a gate insulating layer, a source electrode, a drain electrode, and an organic semiconductor layer in this order on an insulating substrate, the side where both the source electrode and the drain electrode face each other. A structure is provided on the side surface and at least a part of the upper surface, which are in contact with the organic semiconductor layer at the end of the electrode, to increase the adhesion to the organic semiconductor layer by increasing their surface areas.
An organic semiconductor thin film transistor element characterized in that the structure is a tapered portion formed in a stepped shape on the side surface and has a concave-convex shape formed on the upper surface.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019056225A JP2020161523A (en) | 2019-03-25 | 2019-03-25 | Organic semiconductor thin film transistor element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019056225A JP2020161523A (en) | 2019-03-25 | 2019-03-25 | Organic semiconductor thin film transistor element |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020161523A true JP2020161523A (en) | 2020-10-01 |
Family
ID=72639802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019056225A Pending JP2020161523A (en) | 2019-03-25 | 2019-03-25 | Organic semiconductor thin film transistor element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020161523A (en) |
-
2019
- 2019-03-25 JP JP2019056225A patent/JP2020161523A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2122706B1 (en) | Method of forming organic thin film transistors | |
US20130015444A1 (en) | Evaporation mask, method of manufacturing evaporation mask, electronic device, and method of manufacturing electronic device | |
TWI677104B (en) | Thin film transistor, method for manufacturing thin film transistor, and image display device using thin film transistor | |
US20100264408A1 (en) | Organic Thin Film Transistors, Active Matrix Organic Optical Devices and Methods of Making the Same | |
JP6887806B2 (en) | Thin film transistor and its manufacturing method | |
JP2008258608A (en) | Bipolar transistor design | |
WO2008093854A1 (en) | Thin film semiconductor device fabrication method and thin film semiconductor device | |
JP5870502B2 (en) | Organic semiconductor device and manufacturing method thereof | |
JP2020161523A (en) | Organic semiconductor thin film transistor element | |
KR20100122915A (en) | Method of fabricating top gate organic semiconductor transistors | |
JP2020088026A (en) | Organic semiconductor thin film transistor element | |
JP7163772B2 (en) | Organic thin film transistor, manufacturing method thereof, and image display device | |
JP6369098B2 (en) | Thin film transistor manufacturing method | |
JP6303358B2 (en) | Thin film transistor | |
JP2007243001A (en) | Organic thin-film transistor and method of manufacturing same | |
JP2015185789A (en) | Thin film transistor and manufacturing method of the same | |
JP2020096006A (en) | Thin film transistor | |
JP2020031100A (en) | Organic thin film transistor, manufacturing method therefor, and electronic device | |
JP2017195315A (en) | Thin-film transistor |