JP2020155457A - Manufacturing method of semiconductor module and assembly jig set - Google Patents

Manufacturing method of semiconductor module and assembly jig set Download PDF

Info

Publication number
JP2020155457A
JP2020155457A JP2019049861A JP2019049861A JP2020155457A JP 2020155457 A JP2020155457 A JP 2020155457A JP 2019049861 A JP2019049861 A JP 2019049861A JP 2019049861 A JP2019049861 A JP 2019049861A JP 2020155457 A JP2020155457 A JP 2020155457A
Authority
JP
Japan
Prior art keywords
jig
tray
individual
mounting
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019049861A
Other languages
Japanese (ja)
Other versions
JP7255254B2 (en
Inventor
浩一郎 井山
Koichiro IYAMA
浩一郎 井山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2019049861A priority Critical patent/JP7255254B2/en
Priority to CN202010078985.5A priority patent/CN111710610A/en
Publication of JP2020155457A publication Critical patent/JP2020155457A/en
Application granted granted Critical
Publication of JP7255254B2 publication Critical patent/JP7255254B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333—Trays for chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

To provide a jig for manufacturing a semiconductor module.SOLUTION: A method for manufacturing a semiconductor module having a semiconductor chip includes steps of: placing a plurality of circuit boards on a placing tray; placing a plurality of first individual jigs on a first tray jig; placing the first individual jigs on the circuit boards by placing the first tray jig on the placing tray; and positioning in a direction parallel to the placing surface of the semiconductor chip by the first individual jigs to mount the semiconductor chip on each of the circuit boards.SELECTED DRAWING: Figure 2

Description

本発明は、半導体モジュールの製造方法および組立冶具セットに関する。 The present invention relates to a method for manufacturing a semiconductor module and an assembly jig set.

従来、半導体モジュールを組み立てるための冶具を用いた製造方法が知られている（例えば、特許文献１〜３参照）。
特許文献１ 特開２０１５−１７０７３１号公報
特許文献２ 特開２００６−０９３５７４号公報
特許文献３ 特開２００５−１０９４１６号公報 Conventionally, a manufacturing method using a jig for assembling a semiconductor module is known (see, for example, Patent Documents 1 to 3).
Patent Document 1 Japanese Patent Application Laid-Open No. 2015-170731 Patent Document 2 Japanese Patent Application Laid-Open No. 2006-093574 Patent Document 3 Japanese Patent Application Laid-Open No. 2005-109416

しかしながら、従来の製造方法では、取り数が増加した場合に、半導体セルを搭載するためのサイクル時間が増加することが課題である。 However, in the conventional manufacturing method, it is a problem that the cycle time for mounting the semiconductor cell increases when the number of picks increases.

本発明の第１の態様においては、半導体チップを有する半導体モジュールの製造方法であって、載置用トレイに複数の回路基板を載置する段階と、複数の第１個別冶具を第１トレイ冶具上に載置する段階と、載置用トレイ上に第１トレイ冶具を載置することにより、複数の第１個別冶具を複数の回路基板に載置する段階と、複数の第１個別冶具により、半導体チップの載置面に平行な方向を位置決めして、複数の回路基板のそれぞれに半導体チップを搭載する段階とを備える製造方法を提供する。 In the first aspect of the present invention, there is a method for manufacturing a semiconductor module having a semiconductor chip, wherein a plurality of circuit boards are mounted on a mounting tray, and a plurality of first individual jigs are mounted on a first tray jig. By mounting the first tray jig on the mounting tray, and mounting the plurality of first individual jigs on a plurality of circuit boards by mounting the first tray jig on the mounting tray, and by mounting the plurality of first individual jigs on a plurality of circuit boards. Provided is a manufacturing method including a step of mounting a semiconductor chip on each of a plurality of circuit boards by positioning a direction parallel to a mounting surface of the semiconductor chip.

複数の第１個別冶具は、第１トレイ冶具により、平行方向が位置決めされてよい。 The plurality of first individual jigs may be positioned in the parallel direction by the first tray jig.

半導体チップを搭載する段階において、複数の第１個別冶具は、複数の回路基板により、半導体チップの載置面と直交する直交方向が位置決めされてよい。 At the stage of mounting the semiconductor chip, the plurality of first individual jigs may be positioned in the orthogonal direction orthogonal to the mounting surface of the semiconductor chip by the plurality of circuit boards.

半導体モジュールの製造方法第１トレイ冶具上に、複数の第２個別冶具が載置された第２トレイ冶具を載置する段階と、複数の第２個別冶具により、平行方向を位置決めして、複数の半導体チップのそれぞれに金属配線板を搭載する段階とをさらに備えてよい。 Manufacturing method of semiconductor module A stage in which a second tray jig on which a plurality of second individual jigs are mounted is placed on a first tray jig, and a plurality of positions are positioned in a parallel direction by a plurality of second individual jigs. A stage in which a metal wiring board is mounted on each of the semiconductor chips of the above may be further provided.

複数の第２個別冶具は、第２トレイ冶具により、平行方向が位置決めされてよい。 The plurality of second individual jigs may be positioned in the parallel direction by the second tray jig.

金属配線板を搭載する段階において、複数の第２個別冶具は、複数の第１個別冶具により、半導体チップの載置面と直交する直交方向が位置決めされてよい。 At the stage of mounting the metal wiring board, the plurality of second individual jigs may be positioned in the orthogonal direction orthogonal to the mounting surface of the semiconductor chip by the plurality of first individual jigs.

本発明の第２の態様においては、半導体チップを有する半導体モジュールの組立冶具セットであって、載置用トレイと、載置用トレイにより、半導体チップの載置面に平行な平行方向が位置決めされた第１トレイ冶具と、第１トレイ冶具により平行方向が位置決めされた複数の第１個別冶具とを備える組立冶具セットを提供する。 In the second aspect of the present invention, the assembly jig set of a semiconductor module having a semiconductor chip is positioned in a parallel direction parallel to the mounting surface of the semiconductor chip by the mounting tray and the mounting tray. Provided is an assembly jig set including a first tray jig and a plurality of first individual jigs whose parallel directions are positioned by the first tray jig.

組立冶具セットは、第１トレイ冶具により平行方向が位置決めされた第２トレイ冶具と、第２トレイ冶具により平行方向が位置決めされた複数の第２個別冶具とをさらに備えてよい。 The assembly jig set may further include a second tray jig whose parallel direction is positioned by the first tray jig, and a plurality of second individual jigs whose parallel direction is positioned by the second tray jig.

第１トレイ冶具は、位置決め用の複数のピンを有してよい。載置用トレイおよび第２トレイ冶具は、複数のピンを受け入れるための複数の窪みを有してよい。 The first tray jig may have a plurality of positioning pins. The mounting tray and the second tray jig may have a plurality of recesses for receiving the plurality of pins.

複数の第１個別冶具は、半導体チップを誘導するための傾斜部を有してよい。 The plurality of first individual jigs may have an inclined portion for guiding the semiconductor chip.

なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。 The outline of the above invention does not list all the features of the present invention. Subcombinations of these feature groups can also be inventions.

半導体モジュール３００の上面の一例を示す図である。It is a figure which shows an example of the upper surface of the semiconductor module 300. 半導体セル２００の上面の拡大図の一例を示す。An example of an enlarged view of the upper surface of the semiconductor cell 200 is shown. 半導体セル２００のＡ−Ａ断面部の一例を示す。An example of the AA cross section of the semiconductor cell 200 is shown. 組立冶具セット１００を説明するための図である。It is a figure for demonstrating the assembly jig set 100. 半導体モジュール３００を製造するためのフローチャートの一例を示す。An example of a flowchart for manufacturing the semiconductor module 300 is shown. 載置用トレイ１０の上面図の一例を示す。An example of the top view of the mounting tray 10 is shown. 第１個別冶具２５の上面図の一例を示す。An example of the top view of the first individual jig 25 is shown. 第１トレイ冶具２０の上面図の一例を示す。An example of the top view of the first tray jig 20 is shown. 複数の第１個別冶具２５が第１トレイ冶具２０に載置された状態を示す。It shows a state in which a plurality of first individual jigs 25 are placed on the first tray jig 20. 半導体セル２００の組み立て時の上面図の一例である。It is an example of the top view at the time of assembling the semiconductor cell 200. 半導体セル２００の組み立て時の上面図の一例である。It is an example of the top view at the time of assembling the semiconductor cell 200. 第２個別冶具３５の上面図の一例を示す。An example of the top view of the second individual jig 35 is shown. 第２トレイ冶具３０の上面図の一例を示す。An example of the top view of the second tray jig 30 is shown. 複数の第２個別冶具３５が第２トレイ冶具３０に載置された状態を示す。The state in which a plurality of second individual jigs 35 are placed on the second tray jig 30 is shown. 半導体セル２００の組み立て時の上面図の一例である。It is an example of the top view at the time of assembling the semiconductor cell 200. 半導体セル２００の組立時の断面の拡大図である。It is an enlarged view of the cross section at the time of assembling the semiconductor cell 200. 比較例に係る組立冶具セット５００の構成の一例を示す。An example of the configuration of the assembly jig set 500 according to the comparative example is shown. 比較例に係る組立冶具セット５００の構成の一例を示す。An example of the configuration of the assembly jig set 500 according to the comparative example is shown.

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。 Hereinafter, the present invention will be described through embodiments of the invention, but the following embodiments do not limit the inventions claimed in the claims. Also, not all combinations of features described in the embodiments are essential to the means of solving the invention.

図１Ａは、半導体モジュール３００の上面の一例を示す図である。図１Ａの上面視における矩形状の筐体３１０の長辺方向をＸ軸とし、短辺方向をＹ軸とする。Ｚ軸は、Ｘ軸およびＹ軸と右手系を成す。 FIG. 1A is a diagram showing an example of the upper surface of the semiconductor module 300. The long side direction of the rectangular housing 310 in the top view of FIG. 1A is the X axis, and the short side direction is the Y axis. The Z-axis forms a right-handed system with the X-axis and the Y-axis.

本明細書において、後述する半導体チップ２１０の載置面２１２に平行な方向を平行方向と称する。平行方向は、ＸＹ面内の方向である。また、半導体チップ２１０の載置面２１２と直交する方向を直交方向と称する。直交方向は、Ｚ軸方向である。 In the present specification, the direction parallel to the mounting surface 212 of the semiconductor chip 210, which will be described later, is referred to as a parallel direction. The parallel direction is the direction in the XY plane. Further, the direction orthogonal to the mounting surface 212 of the semiconductor chip 210 is referred to as an orthogonal direction. The orthogonal direction is the Z-axis direction.

半導体モジュール３００は、半導体セル２００と、筐体３１０と、放熱板３２０とを備える。本例の半導体モジュール３００は、３つの半導体セル２００を備える。 The semiconductor module 300 includes a semiconductor cell 200, a housing 310, and a heat radiating plate 320. The semiconductor module 300 of this example includes three semiconductor cells 200.

筐体３１０は、樹脂製の端子ケースである。筐体３１０は、Ｘ軸方向に平行な２つの側壁３１１およびＹ軸方向に平行な２つの側壁３１２を有する。２つの側壁３１１および２つの側壁３１２は、半導体セル２００を収容する領域を画し、上面視で半導体セル２００を囲うように設けられる。 The housing 310 is a resin terminal case. The housing 310 has two side walls 311 parallel to the X-axis and two side walls 312 parallel to the Y-axis. The two side walls 311 and the two side walls 312 define an area for accommodating the semiconductor cell 200 and are provided so as to surround the semiconductor cell 200 in a top view.

放熱板３２０は、半導体モジュール３００の下面側に設けられる。放熱板３２０は、ＸＹ面と平行な平面を有する板状の金属板であってよい。例えば、放熱板３２０の材料は、アルミニウムまたは銅を含む金属材料である。放熱板３２０は、上面視で側壁３１１および側壁３１２と重なって設けられる。上面視において、２つの側壁３１１および２つの側壁３１２によって画定された矩形状の領域には、放熱板３２０の上面が部分的に露出している。 The heat radiating plate 320 is provided on the lower surface side of the semiconductor module 300. The heat radiating plate 320 may be a plate-shaped metal plate having a plane parallel to the XY plane. For example, the material of the heat radiating plate 320 is a metal material containing aluminum or copper. The heat radiating plate 320 is provided so as to overlap the side wall 311 and the side wall 312 in a top view. In top view, the upper surface of the heat radiating plate 320 is partially exposed in the rectangular region defined by the two side walls 311 and the two side walls 312.

半導体セル２００は、放熱板３２０の露出した上面に搭載される。半導体セル２００は、はんだ等の接合材料により放熱板３２０の上面に固定される。これにより、半導体セル２００で発生した熱は、放熱板３２０に伝達される。 The semiconductor cell 200 is mounted on the exposed upper surface of the heat radiating plate 320. The semiconductor cell 200 is fixed to the upper surface of the heat radiating plate 320 by a bonding material such as solder. As a result, the heat generated in the semiconductor cell 200 is transferred to the heat radiating plate 320.

なお、筐体３１０は、主端子３１３を有する。主端子３１３は、例えば３相インバータ回路におけるＵ相、Ｖ相およびＷ相をそれぞれ駆動するための、Ｕ相端子、Ｖ相端子およびＷ相端子である。また、主端子３１３は、例えば３相インバータ回路に電源を供給するための電源端子である。 The housing 310 has a main terminal 313. The main terminal 313 is, for example, a U-phase terminal, a V-phase terminal, and a W-phase terminal for driving the U-phase, V-phase, and W-phase in a three-phase inverter circuit, respectively. Further, the main terminal 313 is, for example, a power supply terminal for supplying power to a three-phase inverter circuit.

図１Ｂは、半導体セル２００の上面の拡大図の一例を示す。半導体セル２００は、１または複数の半導体チップ２１０と、回路基板２２０と、導電性の金属配線板２３０とを備える構造体である。半導体セル２００はさらに放熱ブロック２４０を備えてよい。本例の半導体セル２００は、４つの半導体チップ２１０を備える。半導体セル２００において、２個２組の半導体チップ２１０、導電板２２１および金属配線板２３０は、ハーフブリッジ回路を構成するよう電気的に接続されてよい。 FIG. 1B shows an example of an enlarged view of the upper surface of the semiconductor cell 200. The semiconductor cell 200 is a structure including one or more semiconductor chips 210, a circuit board 220, and a conductive metal wiring board 230. The semiconductor cell 200 may further include a heat dissipation block 240. The semiconductor cell 200 of this example includes four semiconductor chips 210. In the semiconductor cell 200, two sets of semiconductor chips 210, a conductive plate 221 and a metal wiring plate 230 may be electrically connected so as to form a half-bridge circuit.

半導体チップ２１０は、トランジスタおよびダイオード等の縦型のパワー半導体素子である。半導体チップ２１０は、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）または、ＩＧＢＴおよび還流ダイオード（ＦＷＤ：Ｆｒｅｅ Ｗｈｅｅｌ Ｄｉｏｄｅ）を１チップ上に形成したＲＣ−ＩＧＢＴ等であってよい。半導体チップ２１０は、シリコンのほか、炭化ケイ素および窒化ガリウム等の半導体基板を用いて形成されてよい。 The semiconductor chip 210 is a vertical power semiconductor element such as a transistor and a diode. The semiconductor chip 210 is a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), an insulated gate bipolar transistor (IGBT), or an RC-IGBT in which an IGBT and a freewheel diode (FWD: Free Wheel Diode) are formed on one chip. Good. The semiconductor chip 210 may be formed by using a semiconductor substrate such as silicon carbide and gallium nitride in addition to silicon.

回路基板２２０は、例えば、ＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ）基板またはＡＭＢ（Ａｃｔｉｖｅ Ｍｅｔａｌ Ｂｒａｚｉｎｇ）基板であってよい。回路基板２２０は、導電板２２１および絶縁板２２２を有する。絶縁板２２２は、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ３Ｎ４）等のセラミックス材料を用いて形成される。導電板２２１は、絶縁板２２２の上方に設けられた導電性の配線パターンである。例えば、導電板２２１の材料は銅または銅合金などの金属材料である。 The circuit board 220 may be, for example, a DCB (Direct Copper Bonding) substrate or an AMB (Active Metal Brazing) substrate. The circuit board 220 has a conductive plate 221 and an insulating plate 222. The insulating plate 222 is formed by using a ceramic material such as alumina (Al 2 O 3 ), aluminum nitride (Al N), and silicon nitride (Si 3 N 4 ). The conductive plate 221 is a conductive wiring pattern provided above the insulating plate 222. For example, the material of the conductive plate 221 is a metal material such as copper or a copper alloy.

金属配線板２３０は、半導体チップ２１０と電気的に接続される。本例の金属配線板２３０は、半導体チップ２１０のコレクタおよびエミッタを配線する。金属配線板２３０は、はんだを介して半導体チップ２１０の電極と接続されてよい。金属配線板２３０は、半導体モジュール３００の外部と接続するための外部接続端子と接続されてよい。金属配線板２３０は、接合部２３１と、連結部２３３と、接合部２３５とを備える。金属配線板２３０は、プレス加工などにより金属板を成型した導電性の接続部材であってよい。金属板は銅または銅合金の板であってよい。金属配線板２３０はニッケルなどのめっき膜を表面に有してよい。金属配線板２３０の断面（Ｚ−Ｘ断面）は矩形の部分を有してよい。 The metal wiring board 230 is electrically connected to the semiconductor chip 210. The metal wiring board 230 of this example wires the collector and the emitter of the semiconductor chip 210. The metal wiring board 230 may be connected to the electrodes of the semiconductor chip 210 via solder. The metal wiring plate 230 may be connected to an external connection terminal for connecting to the outside of the semiconductor module 300. The metal wiring plate 230 includes a joint portion 231, a connecting portion 233, and a joint portion 235. The metal wiring board 230 may be a conductive connecting member obtained by molding a metal plate by press working or the like. The metal plate may be a copper or copper alloy plate. The metal wiring board 230 may have a plating film such as nickel on its surface. The cross section (ZX cross section) of the metal wiring plate 230 may have a rectangular portion.

接合部２３１は、半導体チップ２１０とはんだ接合される。連結部２３３は、接合部２３１および接合部２３５を連結する。接合部２３５は、導電板２２１にはんだ接合される。接合部２３１のはんだ接合面（即ち、ＸＹ平面における面積）は、接合部２３５のはんだ接合面と大きさが異なる。本例の接合部２３１の接合面は、接合部２３５の接合面よりも大きい。 The joint portion 231 is solder-bonded to the semiconductor chip 210. The connecting portion 233 connects the joining portion 231 and the joining portion 235. The joint portion 235 is solder-bonded to the conductive plate 221. The solder joint surface of the joint portion 231 (that is, the area in the XY plane) is different in size from the solder joint surface of the joint portion 235. The joint surface of the joint portion 231 of this example is larger than the joint surface of the joint portion 235.

接合部２３１は、連結部２３３に対してＹ方向にずれて設けられている。接合部２３５は、連結部２３３に対してＹ方向にずれて設けられている。接合部２３１および接合部２３５は、Ｙ方向において連結部２３３に対し反対側に設けられている。上面視において、接合部２３１は連結部２３３に対し近位の２辺および遠位の２辺を有し、接合部２３５は連結部２３３に対し近位の２辺および遠位の２辺を有している。上面視において、近位の４辺は連結部２３３の外形と交差し、遠位の４辺は、Ｘ方向およびＹ方向において連結部２３３の外形から離れている。少なくともひとつの金属配線板において、接合部２３１は連結部２３３に対しプラスＸ方向およびプラスＹ方向に延出する要素を有し、接合部２３５は連結部２３３に対しマイナスＸ方向およびプラスＹ方向に延出する要素を有している。即ち、接合部２３１と連結部２３３との間や、接合部２３５と連結部２３３との間に段差が形成される。金属配線板２３０を載置するための冶具を、金属配線板２３０の段差に応じた形状とすることにより、冶具を用いた金属配線板２３０の載置が容易になる。 The joint portion 231 is provided so as to be offset in the Y direction with respect to the connecting portion 233. The joint portion 235 is provided so as to be offset in the Y direction with respect to the connecting portion 233. The joint portion 231 and the joint portion 235 are provided on the opposite side of the connecting portion 233 in the Y direction. In top view, the junction 231 has two sides proximal to the junction 233 and two sides distal to it, and the junction 235 has two sides proximal and two sides distal to the junction 233. are doing. In top view, the four proximal sides intersect the outer shape of the connecting portion 233, and the four distal sides are separated from the outer shape of the connecting portion 233 in the X and Y directions. In at least one metal wiring plate, the joint portion 231 has an element extending in the plus X direction and the plus Y direction with respect to the connection portion 233, and the joint portion 235 extends in the minus X direction and the plus Y direction with respect to the connection portion 233. It has an element to extend. That is, a step is formed between the joint portion 231 and the connecting portion 233 and between the joint portion 235 and the connecting portion 233. By forming the jig for mounting the metal wiring board 230 in a shape corresponding to the step of the metal wiring board 230, the metal wiring board 230 can be easily mounted using the jig.

放熱ブロック２４０は、回路基板２２０上に設けられる。放熱ブロック２４０は、半導体セル２００で生じた熱を拡散して放熱する。例えば、放熱ブロック２４０の材料は、銅および銅合金などの金属材料である。 The heat dissipation block 240 is provided on the circuit board 220. The heat radiating block 240 diffuses and dissipates the heat generated in the semiconductor cell 200. For example, the material of the heat dissipation block 240 is a metal material such as copper and a copper alloy.

図１Ｃは、半導体セル２００のＡ−Ａ断面部の一例を示す。Ａ−Ａ断面は、接合部２３１、連結部２３３および接合部２３５を含む断面である。金属配線板２３０は、接合部２３１と、脚部２３２と、連結部２３３と、脚部２３４と、接合部２３５とを備えている。 FIG. 1C shows an example of the AA cross section of the semiconductor cell 200. The AA cross section is a cross section including the joint portion 231 and the joint portion 233 and the joint portion 235. The metal wiring plate 230 includes a joint portion 231, a leg portion 232, a connecting portion 233, a leg portion 234, and a joint portion 235.

脚部２３２は、接合部２３１と接続される。脚部２３２は、接合部２３１から半導体チップ２１０の上面と離れる方向に延伸する。脚部２３２は、接合部２３１から任意の角度で折れ曲がった部分である。本例の脚部２３２は、半導体チップ２１０の上面と垂直な方向（即ち、Ｚ軸方向）に延伸している。 The leg portion 232 is connected to the joint portion 231. The leg portion 232 extends from the joint portion 231 in a direction away from the upper surface of the semiconductor chip 210. The leg portion 232 is a portion bent at an arbitrary angle from the joint portion 231. The leg portion 232 of this example extends in a direction perpendicular to the upper surface of the semiconductor chip 210 (that is, in the Z-axis direction).

脚部２３４は、接合部２３５と接続される。脚部２３４は、接合部２３５から導電板２２１の上面と離れる方向に延伸する。脚部２３４は、接合部２３５から任意の角度で折れ曲がった部分である。本例の脚部２３４は、導電板２２１の上面と垂直な方向（即ち、Ｚ軸方向）に延伸している。脚部２３４のＺ軸方向の長さは、例えば、半導体チップ２１０およびはんだ２３７の厚みに相当する分、脚部２３２より長くてよい。 The leg 234 is connected to the joint 235. The leg portion 234 extends from the joint portion 235 in a direction away from the upper surface of the conductive plate 221. The leg portion 234 is a portion bent at an arbitrary angle from the joint portion 235. The leg portion 234 of this example extends in a direction perpendicular to the upper surface of the conductive plate 221 (that is, in the Z-axis direction). The length of the leg portion 234 in the Z-axis direction may be longer than that of the leg portion 232 by, for example, the thickness corresponding to the thickness of the semiconductor chip 210 and the solder 237.

接合部２３１は、はんだ２３７により、半導体チップ２１０とはんだ接合される。半導体チップ２１０は、はんだ２３６により、導電板２２１とはんだ接合される。接合部２３５は、はんだ２３８により、導電板２２１とはんだ接合される。接合部２３１および接合部２３５は、接合面の大きさが異なり、かつ、Ｚ軸方向の高さが異なるので、組み立て時のリフローによってはんだが溶融すると、金属配線板２３０を安定して配置することが困難な場合がある。そのため、金属配線板２３０を位置決めし、リフロー時に位置を固定するための冶具が用いられる。 The joint portion 231 is solder-bonded to the semiconductor chip 210 by solder 237. The semiconductor chip 210 is solder-bonded to the conductive plate 221 by soldering 236. The joint portion 235 is solder-bonded to the conductive plate 221 by the solder 238. Since the joint portion 231 and the joint portion 235 have different joint surface sizes and different heights in the Z-axis direction, the metal wiring board 230 should be stably arranged when the solder melts due to the reflow during assembly. May be difficult. Therefore, a jig for positioning the metal wiring board 230 and fixing the position at the time of reflow is used.

図２は、組立冶具セット１００を説明するための図である。組立冶具セット１００は、載置用トレイ１０と、第１トレイ冶具２０と、複数の第１個別冶具２５と、第２トレイ冶具３０と、複数の第２個別冶具３５とを備える。 FIG. 2 is a diagram for explaining the assembly jig set 100. The assembly jig set 100 includes a mounting tray 10, a first tray jig 20, a plurality of first individual jigs 25, a second tray jig 30, and a plurality of second individual jigs 35.

組立冶具セット１００は、複数の半導体セル２００を組み立てるために用いられる。本例の組立冶具セット１００は、１６個の半導体セル２００を一括で組み立てるために用いられる。半導体セル２００の個数はこれに限定されない。 The assembly jig set 100 is used for assembling a plurality of semiconductor cells 200. The assembly jig set 100 of this example is used for collectively assembling 16 semiconductor cells 200. The number of semiconductor cells 200 is not limited to this.

載置用トレイ１０は、回路基板２２０を位置決めする。載置用トレイ１０には、複数の回路基板２２０が搭載される。複数の回路基板２２０は、載置用トレイ１０により平行方向が位置決めされる。載置用トレイ１０は、第１トレイ冶具２０との位置合わせ用の窪み１２を有する。 The mounting tray 10 positions the circuit board 220. A plurality of circuit boards 220 are mounted on the mounting tray 10. The plurality of circuit boards 220 are positioned in the parallel direction by the mounting tray 10. The mounting tray 10 has a recess 12 for alignment with the first tray jig 20.

第１トレイ冶具２０は、複数の回路基板２２０と対応するように複数の第１個別冶具２５を位置決めする。第１トレイ冶具２０には、１６個の第１個別冶具２５が載置されている。第１トレイ冶具２０は、位置決め用の複数のピン２２を有する。ピン２２は、載置用トレイ１０に設けられた窪み１２に挿入される。これにより、第１トレイ冶具２０は、載置用トレイ１０に対して、平行方向が位置決めされる。本例の第１トレイ冶具２０は、片面に３つのピン２２を有するが、ピン２２の本数はこれに限定されない。 The first tray jig 20 positions a plurality of first individual jigs 25 so as to correspond to the plurality of circuit boards 220. 16 first individual jigs 25 are placed on the first tray jig 20. The first tray jig 20 has a plurality of pins 22 for positioning. The pin 22 is inserted into the recess 12 provided in the mounting tray 10. As a result, the first tray jig 20 is positioned in the parallel direction with respect to the mounting tray 10. The first tray jig 20 of this example has three pins 22 on one side, but the number of pins 22 is not limited to this.

複数の第１個別冶具２５は、半導体セル２００の部品を回路基板２２０上に搭載するための位置決め用の冶具である。複数の第１個別冶具２５は、第１トレイ冶具２０に載置される。複数の第１個別冶具２５は、第１トレイ冶具２０により平行方向が位置決めされる。 The plurality of first individual jigs 25 are positioning jigs for mounting the components of the semiconductor cell 200 on the circuit board 220. The plurality of first individual jigs 25 are placed on the first tray jig 20. The plurality of first individual jigs 25 are positioned in the parallel direction by the first tray jig 20.

第２トレイ冶具３０は、複数の第１個別冶具２５と対応するように複数の第２個別冶具３５を位置決めする。第２トレイ冶具３０は、第１トレイ冶具２０により平行方向が位置決めされる。第２トレイ冶具３０には、１６個の第２個別冶具３５が載置されている。第２トレイ冶具３０は、ピン２２を受け入れるための窪み３２を有する。ピン２２は、第２トレイ冶具３０に設けられた窪み３２に挿入される。これにより、第２トレイ冶具３０は、第１トレイ冶具２０に対して、平行方向が位置決めされる。ピン２２の端部には、窪み１２，３２へ容易に挿入される、テーパーが設けられてもよい。 The second tray jig 30 positions the plurality of second individual jigs 35 so as to correspond to the plurality of first individual jigs 25. The second tray jig 30 is positioned in the parallel direction by the first tray jig 20. 16 second individual jigs 35 are placed on the second tray jig 30. The second tray jig 30 has a recess 32 for receiving the pin 22. The pin 22 is inserted into the recess 32 provided in the second tray jig 30. As a result, the second tray jig 30 is positioned in the parallel direction with respect to the first tray jig 20. The end of the pin 22 may be provided with a taper that is easily inserted into the recesses 12, 32.

複数の第２個別冶具３５は、半導体セル２００の部品を回路基板２２０上に搭載するための位置決め用の冶具である。複数の第２個別冶具３５は、第２トレイ冶具３０に載置される。複数の第２個別冶具３５は、第２トレイ冶具３０により平行方向が位置決めされる。 The plurality of second individual jigs 35 are positioning jigs for mounting the components of the semiconductor cell 200 on the circuit board 220. The plurality of second individual jigs 35 are placed on the second tray jig 30. The plurality of second individual jigs 35 are positioned in the parallel direction by the second tray jig 30.

組立冶具セット１００の冶具およびトレイの材料は、それぞれ同一であっても異なっていてもよい。組立冶具セット１００の材料は、加工容易性、コスト、伝熱性等の観点から選択される。本例の組立冶具セット１００の材料はカーボンであるが、セラミックス等の他の材料であってもよい。 The jigs and tray materials of the assembly jig set 100 may be the same or different. The material of the assembly jig set 100 is selected from the viewpoints of ease of processing, cost, heat transfer, and the like. The material of the assembly jig set 100 of this example is carbon, but other materials such as ceramics may be used.

組立冶具セット１００は、載置用トレイ１０、第１トレイ冶具２０および第２トレイ冶具３０の平行方向を位置決めして重ねることにより、半導体セル２００を組み立てる。ピン２２を用いることにより、第１トレイ冶具２０は、載置用トレイ１０および第２トレイ冶具３０と位置合わせされる。 The assembly jig set 100 assembles the semiconductor cell 200 by positioning and stacking the mounting tray 10, the first tray jig 20, and the second tray jig 30 in parallel directions. By using the pin 22, the first tray jig 20 is aligned with the mounting tray 10 and the second tray jig 30.

ここで、組立冶具セット１００は、手動で操作されても、ロボットにより自動で操作されてもよい。手動で操作する場合、第１トレイ冶具２０および第２トレイ冶具３０を一括で載置することができるので、半導体セル２００の取り数が増加しても冶具を載置する時間が増加しない。一方、自動で操作する場合、第１トレイ冶具２０および第２トレイ冶具３０をロボットアームで扱うので、第１個別冶具２５および第２個別冶具３５をロボットアームで扱う場合よりも、冶具の破損が生じにくい。 Here, the assembly jig set 100 may be manually operated or may be automatically operated by a robot. In the case of manual operation, since the first tray jig 20 and the second tray jig 30 can be mounted at once, the time for mounting the jig does not increase even if the number of semiconductor cells 200 increases. On the other hand, in the case of automatic operation, since the first tray jig 20 and the second tray jig 30 are handled by the robot arm, the jigs are more damaged than when the first individual jig 25 and the second individual jig 35 are handled by the robot arm. It is unlikely to occur.

図３は、半導体モジュール３００を製造するためのフローチャートの一例を示す。本例では、ステップＳ１００からステップＳ１１４により、半導体モジュール３００が製造される。載置用トレイ１０の上に、第１個別冶具２５、半導体チップ２１０、第２個別冶具３５および金属配線板２３０がこの順に載置される。 FIG. 3 shows an example of a flowchart for manufacturing the semiconductor module 300. In this example, the semiconductor module 300 is manufactured by steps S100 to S114. The first individual jig 25, the semiconductor chip 210, the second individual jig 35, and the metal wiring board 230 are placed on the mounting tray 10 in this order.

ステップＳ１００において、載置用トレイ１０に複数の回路基板２２０を載置する。複数の回路基板２２０の載置は、個別であっても一括であってもよい。 In step S100, a plurality of circuit boards 220 are mounted on the mounting tray 10. The plurality of circuit boards 220 may be mounted individually or collectively.

ステップＳ１０２において、複数の第１個別冶具２５を第１トレイ冶具２０上に載置する。複数の第１個別冶具２５は、ステップＳ１００の前に第１トレイ冶具２０上に載置されていてもよい。ステップＳ１０２に代えて、複数の第１個別冶具２５を第１トレイ冶具２０上に載置した冶具アセンブリを準備するステップを設けてもよい。また、一度、複数の第１個別冶具２５を第１トレイ冶具２０上に載置すれば、別の半導体セル２００の組立時にもそのまま使用することができる。 In step S102, a plurality of first individual jigs 25 are placed on the first tray jig 20. The plurality of first individual jigs 25 may be placed on the first tray jig 20 before step S100. Instead of step S102, a step of preparing a jig assembly in which a plurality of first individual jigs 25 are placed on the first tray jig 20 may be provided. Further, once a plurality of first individual jigs 25 are placed on the first tray jig 20, they can be used as they are when assembling another semiconductor cell 200.

ステップＳ１０４において、載置用トレイ１０上に第１トレイ冶具２０を載置することにより、複数の第１個別冶具２５を複数の回路基板２２０に載置する。これにより、複数の第１個別冶具２５が一括して、複数の回路基板２２０に載置される。 In step S104, by mounting the first tray jig 20 on the mounting tray 10, the plurality of first individual jigs 25 are mounted on the plurality of circuit boards 220. As a result, the plurality of first individual jigs 25 are collectively mounted on the plurality of circuit boards 220.

ステップＳ１０６において、複数の第１個別冶具２５により、平行方向を位置決めして、複数の回路基板２２０のそれぞれに半導体チップ２１０を搭載する。半導体チップ２１０の搭載は、個別であっても一括であってもよい。ステップＳ１０６において、第１個別冶具２５の直交方向の位置は、回路基板２２０により決定されている。なお、半導体チップ２１０に加えて、半導体チップ２１０用のはんだ、金属配線板２３０用のはんだ、および銅ブロック等の他の部品が搭載されてよい。 In step S106, the semiconductor chips 210 are mounted on the plurality of circuit boards 220 by positioning the parallel directions with the plurality of first individual jigs 25. The semiconductor chips 210 may be mounted individually or collectively. In step S106, the position of the first individual jig 25 in the orthogonal direction is determined by the circuit board 220. In addition to the semiconductor chip 210, other components such as a solder for the semiconductor chip 210, a solder for the metal wiring board 230, and a copper block may be mounted.

ステップＳ１０８において、複数の第２個別冶具３５を第２トレイ冶具３０上に載置する。複数の第２個別冶具３５は、ステップＳ１１０の前に第２トレイ冶具３０上に載置されていればよい。また、一度、複数の第２個別冶具３５を第２トレイ冶具３０上に載置すれば、別の半導体セル２００の組立時にもそのまま使用することができる。 In step S108, a plurality of second individual jigs 35 are placed on the second tray jig 30. The plurality of second individual jigs 35 may be placed on the second tray jig 30 before step S110. Further, once a plurality of second individual jigs 35 are placed on the second tray jig 30, they can be used as they are when assembling another semiconductor cell 200.

ステップＳ１１０において、第１トレイ冶具２０上に第２トレイ冶具３０を載置することにより、複数の第２個別冶具３５を複数の第１個別冶具２５上に載置する。これにより、複数の第２個別冶具３５が一括して、複数の第１個別冶具２５に載置される。 In step S110, the second tray jig 30 is placed on the first tray jig 20, so that the plurality of second individual jigs 35 are placed on the plurality of first individual jigs 25. As a result, the plurality of second individual jigs 35 are collectively placed on the plurality of first individual jigs 25.

ステップＳ１１２において、複数の第２個別冶具３５により、平行方向を位置決めして、複数の回路基板２２０のそれぞれに金属配線板２３０を搭載する。金属配線板２３０の搭載は、個別であっても一括であってもよい。ステップＳ１１２において、第２個別冶具３５の直交方向の位置は、第１個別冶具２５により決定されている。なお、金属配線板２３０に加えて、金属配線板２３０用のはんだ等の他の部品が搭載されてよい。 In step S112, the metal wiring board 230 is mounted on each of the plurality of circuit boards 220 by positioning in the parallel direction by the plurality of second individual jigs 35. The metal wiring plate 230 may be mounted individually or collectively. In step S112, the position of the second individual jig 35 in the orthogonal direction is determined by the first individual jig 25. In addition to the metal wiring board 230, other parts such as solder for the metal wiring board 230 may be mounted.

ステップＳ１１４において、半導体セル２００をパッケージングする。例えば、複数の半導体セル２００が筐体３１０に収容される。これらのステップにより、半導体モジュール３００が製造される。 In step S114, the semiconductor cell 200 is packaged. For example, a plurality of semiconductor cells 200 are housed in the housing 310. Through these steps, the semiconductor module 300 is manufactured.

図４は、載置用トレイ１０の上面図の一例を示す。載置用トレイ１０は、複数の載置部１１を有する。本例の載置用トレイ１０の材料はカーボンであるが、これに限定されない。 FIG. 4 shows an example of a top view of the mounting tray 10. The mounting tray 10 has a plurality of mounting portions 11. The material of the mounting tray 10 in this example is carbon, but the material is not limited to this.

複数の載置部１１は、回路基板２２０を位置決めするための窪みを有する。載置部１１は、半導体セル２００の組立およびリフロー時に回路基板２２０の位置がずれないように位置決めしている。載置部１１は、回路基板２２０を位置決めできるものであれば、窪み以外の他の構造を有してよい。本例の載置部１１は、１６個の回路基板２２０に対応した形状を有する。載置部１１の形状はそれぞれ回路基板２２０の外形と相似であってよい。図示するように長方形の２つの角を面取りした形状であってよい。面取りにより組立時のミスを防ぐことができる。載置部１１の形状は、回路基板２２０を収容し、回路基板２２０の４辺を位置決めできるものであれば任意の形状であってよく、例えば面取りのない長方形であってもよい。 The plurality of mounting portions 11 have recesses for positioning the circuit board 220. The mounting portion 11 is positioned so that the position of the circuit board 220 does not shift during assembly and reflow of the semiconductor cell 200. The mounting portion 11 may have a structure other than the recess as long as it can position the circuit board 220. The mounting portion 11 of this example has a shape corresponding to 16 circuit boards 220. The shape of the mounting portion 11 may be similar to the outer shape of the circuit board 220, respectively. As shown in the figure, the shape may be a rectangle with two corners chamfered. Chamfering can prevent mistakes during assembly. The shape of the mounting portion 11 may be any shape as long as it accommodates the circuit board 220 and can position the four sides of the circuit board 220, and may be, for example, a rectangle without chamfering.

図５Ａは、第１個別冶具２５の上面図の一例を示す。本例の第１個別冶具２５の材料はカーボンであるが、これに限定されない。第１個別冶具２５は、１または複数の開口２６と、複数の突起部２９とを有する。 FIG. 5A shows an example of a top view of the first individual jig 25. The material of the first individual jig 25 in this example is carbon, but the material is not limited thereto. The first individual jig 25 has one or more openings 26 and a plurality of protrusions 29.

開口２６は、半導体セル２００を組み立てるための部品を位置決めするために用いられる。一例において、開口２６は、半導体チップ２１０、半導体チップ２１０用のはんだ、金属配線板２３０用のはんだ、および放熱ブロック２４０の形状に沿って設けられる。例えば、開口２６のパターンの角を半導体チップ２１０の角に沿った形状とすることにより、半導体チップ２１０の平行方向の位置を決定することができる。開口２６の形状は、半導体セル２００を組み立てるための部品に応じた形状であればよく、本例に限定されない。 The opening 26 is used to position a component for assembling the semiconductor cell 200. In one example, the openings 26 are provided along the shapes of the semiconductor chip 210, the solder for the semiconductor chip 210, the solder for the metal wiring board 230, and the heat dissipation block 240. For example, the position of the semiconductor chip 210 in the parallel direction can be determined by forming the corner of the pattern of the opening 26 along the corner of the semiconductor chip 210. The shape of the opening 26 may be any shape corresponding to the parts for assembling the semiconductor cell 200, and is not limited to this example.

複数の突起部２９は、開口２６の端部に設けられる。複数の突起部２９は、半導体チップ２１０等の平行方向の位置を所定の位置に誘導する。複数の突起部２９を設けることにより、隣り合う突起部２９の間に、リフロー時に溶融したはんだの広がる領域を画定することができる。複数の突起部２９の断面には、半導体チップ２１０等を所定の位置に誘導するための傾斜部が設けられてよい。傾斜部については後述する。 The plurality of protrusions 29 are provided at the ends of the openings 26. The plurality of protrusions 29 guide the position of the semiconductor chip 210 or the like in the parallel direction to a predetermined position. By providing the plurality of protrusions 29, a region where the molten solder spreads during reflow can be defined between the adjacent protrusions 29. The cross section of the plurality of protrusions 29 may be provided with an inclined portion for guiding the semiconductor chip 210 or the like to a predetermined position. The inclined portion will be described later.

図５Ｂは、第１トレイ冶具２０の上面図の一例を示す。第１トレイ冶具２０は、複数の載置部２１を有する。本例の第１トレイ冶具２０は、載置用トレイ１０に載置された回路基板２２０と同じ１６個の載置部２１を有する。複数の載置部２１には、回路基板２２０に半導体チップ２１０等の部品を搭載するための開口２３が設けられている。本例の第１トレイ冶具２０の材料はカーボンであるが、これに限定されない。 FIG. 5B shows an example of a top view of the first tray jig 20. The first tray jig 20 has a plurality of mounting portions 21. The first tray jig 20 of this example has 16 mounting portions 21 which are the same as the circuit board 220 mounted on the mounting tray 10. The plurality of mounting portions 21 are provided with openings 23 for mounting components such as the semiconductor chip 210 on the circuit board 220. The material of the first tray jig 20 in this example is carbon, but the material is not limited thereto.

図５Ｃは、複数の第１個別冶具２５が第１トレイ冶具２０に載置された状態を示す。本例では、１６個の第１個別冶具２５が第１トレイ冶具２０の載置部２１に載置されている。 FIG. 5C shows a state in which a plurality of first individual jigs 25 are placed on the first tray jig 20. In this example, 16 first individual jigs 25 are mounted on the mounting portion 21 of the first tray jig 20.

第１個別冶具２５は、第１トレイ冶具２０により平行方向が位置決めされている。第１個別冶具２５は、載置部２１の形状に沿って位置決めされている。第１個別冶具２５は、開口２３に嵌め込まれてよい。本例の第１個別冶具２５は、載置部２１に設けられた開口２３に沿って取り付けられている。 The first individual jig 25 is positioned in the parallel direction by the first tray jig 20. The first individual jig 25 is positioned along the shape of the mounting portion 21. The first individual jig 25 may be fitted into the opening 23. The first individual jig 25 of this example is attached along the opening 23 provided in the mounting portion 21.

図５Ｄは、半導体セル２００の組み立て時の上面図の一例である。ここでは、第１個別冶具２５を用いることにより、半導体チップ２１０および放熱ブロック２４０が回路基板２２０に搭載されている。また、半導体チップ２１０の下方には、はんだが設けられている。半導体チップ２１０用のはんだは、第１個別冶具２５を用いて搭載されてよい。 FIG. 5D is an example of a top view of the semiconductor cell 200 when assembled. Here, the semiconductor chip 210 and the heat dissipation block 240 are mounted on the circuit board 220 by using the first individual jig 25. Further, solder is provided below the semiconductor chip 210. The solder for the semiconductor chip 210 may be mounted using the first individual jig 25.

はんだ２３６は、金属配線板２３０を取り付けるために搭載される。本例のはんだ２３６は、第１個別冶具２５を用いて搭載される。 The solder 236 is mounted for attaching the metal wiring board 230. The solder 236 of this example is mounted by using the first individual jig 25.

第１個別冶具２５は、位置決め用の形状として、辺２８ａ、辺２８ｂ、辺２８ｃおよび辺２８ｄを備える。本例の辺２８ａ〜辺２８ｄで形成される矩形の領域によって、はんだ２３６を位置決する。半導体チップ２１０に対し、近位の辺２８ａと遠位の辺２８ｂ、遠位の辺２８ｃと近位の辺２８ｄは、それぞれ上面視において交差してよい。本例の第１個別冶具２５は、４つの辺２８ａ〜辺２８ｄで位置決めしているがこれに限定されない。本例の辺２８ａ〜辺２８ｄには、突起部２９が設けられていないが、突起部２９が設けられてもよい。また、辺２８ａ〜辺２８ｄには、金属配線板２３０を所定の位置に誘導するための傾斜部が設けられてもよい。 The first individual jig 25 includes sides 28a, 28b, 28c, and 28d as positioning shapes. The solder 236 is positioned by the rectangular region formed by the sides 28a to 28d of this example. The proximal side 28a and the distal side 28b, and the distal side 28c and the proximal side 28d may intersect the semiconductor chip 210 in top view. The first individual jig 25 of this example is positioned on four sides 28a to 28d, but the present invention is not limited to this. The side 28a to 28d of this example are not provided with the protrusion 29, but the protrusion 29 may be provided. Further, the sides 28a to 28d may be provided with inclined portions for guiding the metal wiring plate 230 to a predetermined position.

図５Ｅは、半導体セル２００の組み立て時の上面図の一例である。図５Ｅに示すように、第１個別冶具２５は開口２６の端部に突起部２９を有さなくてもよい。上面視において、開口２６の３方の辺は線状であってよい。３辺にはそれぞれ、半導体チップ２１０を所定の位置に誘導するための傾斜部が設けられてもよい。第１個別冶具２５と半導体チップ２１０との間の接触は、突起部２９による点接触でも、辺による辺接触でもよい。第１個別冶具２５と半導体チップ２１０との間の接触は点接触と辺接触の組み合わせでもよい。 FIG. 5E is an example of a top view of the semiconductor cell 200 when assembled. As shown in FIG. 5E, the first individual jig 25 does not have to have a protrusion 29 at the end of the opening 26. In top view, the three sides of the opening 26 may be linear. An inclined portion for guiding the semiconductor chip 210 to a predetermined position may be provided on each of the three sides. The contact between the first individual jig 25 and the semiconductor chip 210 may be point contact by the protrusion 29 or side contact by the side. The contact between the first individual jig 25 and the semiconductor chip 210 may be a combination of point contact and side contact.

図６Ａは、第２個別冶具３５の上面図の一例を示す。本例の第２個別冶具３５の材料はカーボンであるが、これに限定されない。第２個別冶具３５は、１または複数の開口３６を有する。 FIG. 6A shows an example of a top view of the second individual jig 35. The material of the second individual jig 35 in this example is carbon, but the material is not limited thereto. The second individual jig 35 has one or more openings 36.

開口３６は、半導体セル２００を組み立てるための部品を位置決めするために用いられる。一例において、開口３６は、金属配線板２３０や、金属配線板２３０用のはんだの形状に沿って設けられる。例えば、開口３６のパターンの角を金属配線板２３０の角に沿った形状とすることにより、金属配線板２３０の平行方向の位置を決定することができる。即ち、金属配線板２３０の形状は、平行方向の位置を決定しやすいように、角部などの位置合わせしやすい形状を含むことが好ましい。 The opening 36 is used to position a component for assembling the semiconductor cell 200. In one example, the opening 36 is provided along the shape of the metal wiring board 230 and the solder for the metal wiring board 230. For example, by forming the corners of the pattern of the opening 36 along the corners of the metal wiring plate 230, the position of the metal wiring plate 230 in the parallel direction can be determined. That is, it is preferable that the shape of the metal wiring plate 230 includes a shape such as a corner portion that is easy to align so that the position in the parallel direction can be easily determined.

本例の開口３６は、１つの開口で４つの金属配線板２３０に対応した形状を有する。開口３６の形状は、半導体セル２００を組み立てるための部品に応じた形状であればよく、本例に限定されない。 The opening 36 of this example has a shape corresponding to four metal wiring plates 230 in one opening. The shape of the opening 36 may be any shape corresponding to the parts for assembling the semiconductor cell 200, and is not limited to this example.

図６Ｂは、第２トレイ冶具３０の上面図の一例を示す。第２トレイ冶具３０は、複数の載置部３１を有する。本例の第２トレイ冶具３０は、載置用トレイ１０に載置された回路基板２２０と同じ１６個の載置部３１を有する。複数の載置部３１には、回路基板２２０に金属配線板２３０等の部品を搭載するための開口３３が設けられている。本例の第２トレイ冶具３０の材料はカーボンであるが、これに限定されない。 FIG. 6B shows an example of a top view of the second tray jig 30. The second tray jig 30 has a plurality of mounting portions 31. The second tray jig 30 of this example has 16 mounting portions 31, which are the same as the circuit board 220 mounted on the mounting tray 10. The plurality of mounting portions 31 are provided with openings 33 for mounting components such as the metal wiring board 230 on the circuit board 220. The material of the second tray jig 30 in this example is carbon, but the material is not limited thereto.

図６Ｃは、複数の第２個別冶具３５が第２トレイ冶具３０に載置された状態を示す。本例では、１６個の第２個別冶具３５が第２トレイ冶具３０の載置部３１に載置されている。 FIG. 6C shows a state in which a plurality of second individual jigs 35 are placed on the second tray jig 30. In this example, 16 second individual jigs 35 are mounted on the mounting portion 31 of the second tray jig 30.

第２個別冶具３５は、第２トレイ冶具３０により平行方向が位置決めされている。第２個別冶具３５は、載置部３１の形状に沿って位置決めされている。第２個別冶具３５は、開口３３に嵌め込まれてよい。本例の第２個別冶具３５は、載置部３１に設けられた開口３３に沿って取り付けられている。 The second individual jig 35 is positioned in the parallel direction by the second tray jig 30. The second individual jig 35 is positioned along the shape of the mounting portion 31. The second individual jig 35 may be fitted into the opening 33. The second individual jig 35 of this example is attached along the opening 33 provided in the mounting portion 31.

図６Ｄは、半導体セル２００の組み立て時の上面図の一例である。ここでは、第２個別冶具３５を用いることにより、金属配線板２３０が回路基板２２０に搭載されている。本例の金属配線板２３０では、第２個別冶具３５により４つの接合部２３１が位置決めされている。また、金属配線板２３０は、辺２８ａ〜辺２８ｄに加えて、辺２８ｄと辺２８ｅとの間の角部によっても位置決めされている。金属配線板２３０において、接合部２３５の近位の２辺が辺２８ａ，２８ｄにより、遠位の２辺が辺２８ｂ、２８ｃにより位置決めされてよい。なお、金属配線板２３０の取り付け用のはんだが第２個別冶具３５を用いて搭載されてもよい。 FIG. 6D is an example of a top view of the semiconductor cell 200 when assembled. Here, the metal wiring board 230 is mounted on the circuit board 220 by using the second individual jig 35. In the metal wiring board 230 of this example, the four joints 231 are positioned by the second individual jig 35. Further, the metal wiring plate 230 is positioned not only by the sides 28a to 28d but also by the corners between the sides 28d and 28e. In the metal wiring plate 230, the two proximal sides of the joint 235 may be positioned by the sides 28a and 28d, and the two distal sides may be positioned by the sides 28b and 28c. The solder for attaching the metal wiring board 230 may be mounted by using the second individual jig 35.

以上の通り、組立冶具セット１００では、複数の第１個別冶具２５を一括で搭載する第１トレイ冶具２０を有するので、第１個別冶具２５を載置するための動作回数が減る。第１トレイ冶具２０を搭載する１回の動作で１６個の半導体セル２００に対応することができる。 As described above, since the assembly jig set 100 has the first tray jig 20 on which the plurality of first individual jigs 25 are collectively mounted, the number of operations for mounting the first individual jig 25 is reduced. It is possible to handle 16 semiconductor cells 200 in one operation of mounting the first tray jig 20.

同様に、組立冶具セット１００では、複数の第２個別冶具３５を一括で搭載する第２トレイ冶具３０を有するので、第２個別冶具３５を載置するための動作回数が減る。第２トレイ冶具３０を搭載する１回の動作で１６個の半導体セル２００に対応することができる。 Similarly, since the assembly jig set 100 has the second tray jig 30 on which the plurality of second individual jigs 35 are collectively mounted, the number of operations for mounting the second individual jig 35 is reduced. It is possible to deal with 16 semiconductor cells 200 in one operation of mounting the second tray jig 30.

図７は、半導体セル２００の組立時の断面の拡大図である。回路基板２２０は、導電板２２１と、絶縁板２２２と、導電板２２３とを備える。 FIG. 7 is an enlarged view of a cross section of the semiconductor cell 200 at the time of assembly. The circuit board 220 includes a conductive plate 221, an insulating plate 222, and a conductive plate 223.

絶縁板２２２は、導電板２２１および導電板２２３に上下が挟まれて設けられている。回路基板２２０上には、第１個別冶具２５と第２個別冶具３５とが設けられている。 The insulating plate 222 is provided so as to be sandwiched between the conductive plate 221 and the conductive plate 223. A first individual jig 25 and a second individual jig 35 are provided on the circuit board 220.

接触面２７は、第１個別冶具２５が回路基板２２０に載置された状態で、第１個別冶具２５が回路基板２２０と接触する面である。即ち、第１個別冶具２５は、回路基板２２０により、直交方向が位置決めされている。 The contact surface 27 is a surface on which the first individual jig 25 comes into contact with the circuit board 220 in a state where the first individual jig 25 is placed on the circuit board 220. That is, the first individual jig 25 is positioned in the orthogonal direction by the circuit board 220.

接触面３７は、第２個別冶具３５が第１個別冶具２５に載置された状態で、第１個別冶具２５が第２個別冶具３５と接触する面である。即ち、第２個別冶具３５は、第１個別冶具２５により、直交方向が位置決めされている。 The contact surface 37 is a surface where the first individual jig 25 comes into contact with the second individual jig 35 in a state where the second individual jig 35 is placed on the first individual jig 25. That is, the second individual jig 35 is positioned in the orthogonal direction by the first individual jig 25.

載置面２１２は、半導体チップ２１０が載置される回路基板２２０の上面である。載置面２１２は、回路基板２２０の上面に設けられてよい。半導体チップ２１０は、はんだを介して載置面２１２に搭載されてよい。 The mounting surface 212 is the upper surface of the circuit board 220 on which the semiconductor chip 210 is mounted. The mounting surface 212 may be provided on the upper surface of the circuit board 220. The semiconductor chip 210 may be mounted on the mounting surface 212 via solder.

ギャップＧ１は、第１個別冶具２５が回路基板２２０に載置された状態で、第１トレイ冶具２０と第１個別冶具２５との間に設けられる直交方向の間隔である。ギャップＧ１を設けることにより、回路基板２２０または第１個別冶具２５に変形が生じた場合であっても、第１トレイ冶具２０と第１個別冶具２５との間の干渉を抑制することができる。なお、第１個別冶具２５を回路基板２２０へ搭載する前は、ギャップＧ１が設けられずに第１個別冶具２５が第１トレイ冶具２０上に載置されている。 The gap G1 is an orthogonal distance provided between the first tray jig 20 and the first individual jig 25 in a state where the first individual jig 25 is mounted on the circuit board 220. By providing the gap G1, even if the circuit board 220 or the first individual jig 25 is deformed, the interference between the first tray jig 20 and the first individual jig 25 can be suppressed. Before mounting the first individual jig 25 on the circuit board 220, the first individual jig 25 is mounted on the first tray jig 20 without providing the gap G1.

ギャップＧ２は、第１個別冶具２５および第２個別冶具３５が回路基板２２０に載置された状態で、第１個別冶具２５と第２トレイ冶具３０との間に設けられる直交方向の間隔である。ギャップＧ２を設けることにより、回路基板２２０または第１個別冶具２５に変形が生じた場合であっても、第１個別冶具２５と第２トレイ冶具３０との間の干渉を抑制することができる。ギャップＧ２を設けるために、載置用トレイ１０、第１トレイ冶具２０、第１個別冶具２５、第２トレイ冶具３０および回路基板２２０の厚み等の形状が互いに調整される。なお、第１個別冶具２５の端部の厚みｔは、ギャップＧ１およびギャップＧ２が得られるように決定される。 The gap G2 is an orthogonal interval provided between the first individual jig 25 and the second tray jig 30 in a state where the first individual jig 25 and the second individual jig 35 are mounted on the circuit board 220. .. By providing the gap G2, even if the circuit board 220 or the first individual jig 25 is deformed, the interference between the first individual jig 25 and the second tray jig 30 can be suppressed. In order to provide the gap G2, the shapes such as the thickness of the mounting tray 10, the first tray jig 20, the first individual jig 25, the second tray jig 30, and the circuit board 220 are adjusted to each other. The thickness t of the end portion of the first individual jig 25 is determined so that the gap G1 and the gap G2 can be obtained.

ギャップＧ３は、第１個別冶具２５および第２個別冶具３５が回路基板２２０に載置された状態で、第２トレイ冶具３０と第２個別冶具３５との間に設けられる直交方向の間隔である。ギャップＧ３を設けることにより、回路基板２２０、第１個別冶具２５および第２個別冶具３５に変形が生じた場合であっても、第２トレイ冶具３０と第２個別冶具３５との間の干渉を抑制することができる。なお、第２個別冶具３５を第１個別冶具２５上へ搭載する前は、ギャップＧ３が設けられずに第２個別冶具３５が第２トレイ冶具３０上に載置されている。 The gap G3 is an orthogonal interval provided between the second tray jig 30 and the second individual jig 35 with the first individual jig 25 and the second individual jig 35 mounted on the circuit board 220. .. By providing the gap G3, even if the circuit board 220, the first individual jig 25, and the second individual jig 35 are deformed, the interference between the second tray jig 30 and the second individual jig 35 can be prevented. It can be suppressed. Before the second individual jig 35 is mounted on the first individual jig 25, the second individual jig 35 is mounted on the second tray jig 30 without the gap G3 being provided.

位置決め間隔Ｐ１は、第１トレイ冶具２０により、第１個別冶具２５が位置決めされる方向の間隔を示す。位置決め間隔Ｐ１を設けることにより、第１トレイ冶具２０を載置用トレイ１０上に載置する際に、第１個別冶具２５が平行方向において適切な位置に誘導される。第１トレイ冶具２０を載置用トレイ１０に載置する際に、第１個別冶具２５が平行方向において適切な位置に誘導される。一例において、位置決め間隔Ｐ１は、０．０５ｍｍ以上、０．２ｍｍ以下である。例えば、位置決め間隔Ｐ１は、０．１ｍｍである。 The positioning interval P1 indicates an interval in the direction in which the first individual jig 25 is positioned by the first tray jig 20. By providing the positioning interval P1, the first individual jig 25 is guided to an appropriate position in the parallel direction when the first tray jig 20 is placed on the mounting tray 10. When the first tray jig 20 is placed on the mounting tray 10, the first individual jig 25 is guided to an appropriate position in the parallel direction. In one example, the positioning interval P1 is 0.05 mm or more and 0.2 mm or less. For example, the positioning interval P1 is 0.1 mm.

位置決め間隔Ｐ２は、第１個別冶具２５により、半導体チップ２１０が位置決めされる方向の間隔を示す。位置決め間隔Ｐ２を設けることにより、半導体チップ２１０を回路基板２２０上に載置する際に、半導体チップ２１０が平行方向において適切な位置に誘導される。一例において、位置決め間隔Ｐ２は、０．０５ｍｍ以上、０．２ｍｍ以下である。例えば、位置決め間隔Ｐ２は、０．１ｍｍである。 The positioning interval P2 indicates an interval in the direction in which the semiconductor chip 210 is positioned by the first individual jig 25. By providing the positioning interval P2, when the semiconductor chip 210 is placed on the circuit board 220, the semiconductor chip 210 is guided to an appropriate position in the parallel direction. In one example, the positioning interval P2 is 0.05 mm or more and 0.2 mm or less. For example, the positioning interval P2 is 0.1 mm.

位置決め間隔Ｐ３は、第２トレイ冶具３０により、第２個別冶具３５が位置決めされる方向の間隔を示す。位置決め間隔Ｐ３を設けることにより、第２トレイ冶具３０を第１トレイ冶具２０上に載置する際に、第２個別冶具３５が平行方向において適切な位置に誘導される。一例において、位置決め間隔Ｐ３は、０．０５ｍｍ以上、０．２ｍｍ以下である。例えば、位置決め間隔Ｐ３は、０．１ｍｍである。 The positioning interval P3 indicates an interval in the direction in which the second individual jig 35 is positioned by the second tray jig 30. By providing the positioning interval P3, when the second tray jig 30 is placed on the first tray jig 20, the second individual jig 35 is guided to an appropriate position in the parallel direction. In one example, the positioning interval P3 is 0.05 mm or more and 0.2 mm or less. For example, the positioning interval P3 is 0.1 mm.

傾斜部２４は、第１トレイ冶具２０の内壁が傾斜した部分である。傾斜部２４を設けることにより、第１個別冶具２５の位置決めが容易になる。傾斜部２４の角度および長さは、第１個別冶具２５の形状等に応じて適宜調整されてよい。また、傾斜部２４の角度および長さは、位置決め間隔Ｐ３に応じて調整されてもよい。 The inclined portion 24 is a portion where the inner wall of the first tray jig 20 is inclined. By providing the inclined portion 24, the positioning of the first individual jig 25 becomes easy. The angle and length of the inclined portion 24 may be appropriately adjusted according to the shape and the like of the first individual jig 25. Further, the angle and length of the inclined portion 24 may be adjusted according to the positioning interval P3.

傾斜部３４は、第２トレイ冶具３０の内壁が傾斜した部分である。傾斜部３４を設けることにより、第２個別冶具３５の位置決めが容易になる。傾斜部３４の角度および長さは、第２個別冶具３５の形状等に応じて適宜調整されてよい。また、傾斜部３４の角度および長さは、位置決め間隔Ｐ３に応じて調整されてもよい。 The inclined portion 34 is a portion where the inner wall of the second tray jig 30 is inclined. By providing the inclined portion 34, the positioning of the second individual jig 35 becomes easy. The angle and length of the inclined portion 34 may be appropriately adjusted according to the shape and the like of the second individual jig 35. Further, the angle and length of the inclined portion 34 may be adjusted according to the positioning interval P3.

傾斜部３８は、第１個別冶具２５の内壁が傾斜した部分である。傾斜部３８を設けることにより、回路基板２２０に搭載する部品の位置決めが容易になる。傾斜部３８の角度および長さは、搭載部品の形状等に応じて適宜調整されてよい。また、傾斜部３８の角度および長さは、位置決め間隔Ｐ２に応じて調整されてもよい。傾斜部３８は、第１個別冶具２５の突起部２９に設けられてよい。 The inclined portion 38 is a portion where the inner wall of the first individual jig 25 is inclined. By providing the inclined portion 38, the positioning of the component mounted on the circuit board 220 becomes easy. The angle and length of the inclined portion 38 may be appropriately adjusted according to the shape of the mounted component and the like. Further, the angle and length of the inclined portion 38 may be adjusted according to the positioning interval P2. The inclined portion 38 may be provided on the protruding portion 29 of the first individual jig 25.

傾斜部３９は、載置用トレイ１０において、載置部１１の内壁が傾斜した部分である。傾斜部３９を設けることにより、回路基板２２０の載置部１１への搭載および第１個別冶具２５の載置部１１への挿入が容易になる。傾斜部３９の角度および長さは、搭載部品の形状等に応じて適宜調整されてよい。 The inclined portion 39 is a portion of the mounting tray 10 in which the inner wall of the mounting portion 11 is inclined. By providing the inclined portion 39, the circuit board 220 can be easily mounted on the mounting portion 11 and the first individual jig 25 can be easily inserted into the mounting portion 11. The angle and length of the inclined portion 39 may be appropriately adjusted according to the shape of the mounted component and the like.

第１個別冶具２５の平行方向の位置は、第１トレイ冶具２０を基準に決定される。即ち、第１個別冶具２５の平行方向の位置は、回路基板２２０等の他の部品による影響を受けない。したがって、個体毎のばらつきの影響を受けることなく、第１個別冶具２５を位置合わせすることができる。 The position of the first individual jig 25 in the parallel direction is determined with reference to the first tray jig 20. That is, the position of the first individual jig 25 in the parallel direction is not affected by other parts such as the circuit board 220. Therefore, the first individual jig 25 can be aligned without being affected by the variation among individuals.

第２個別冶具３５の平行方向の位置は、第２トレイ冶具３０を基準に決定される。即ち、第２個別冶具３５の平行方向の位置は、第１個別冶具２５による影響を受けない。したがって、個体毎のばらつきの影響を受けることなく、第２個別冶具３５を位置合わせすることができる。 The position of the second individual jig 35 in the parallel direction is determined with reference to the second tray jig 30. That is, the position of the second individual jig 35 in the parallel direction is not affected by the first individual jig 25. Therefore, the second individual jig 35 can be aligned without being affected by the variation among individuals.

図８Ａは、比較例に係る組立冶具セット５００の構成の一例を示す。本例では、半導体セルが省略されている。組立冶具セット５００は、載置用トレイ５１０と、第１個別冶具５２０と、第２個別冶具５３０とを備える。 FIG. 8A shows an example of the configuration of the assembly jig set 500 according to the comparative example. In this example, the semiconductor cell is omitted. The assembly jig set 500 includes a mounting tray 510, a first individual jig 520, and a second individual jig 530.

載置用トレイ５１０には、複数の半導体セルが載置される。本例の載置用トレイ５１０は、１６個の半導体セルを一括で組み立てるために用いられる。例えば、載置用トレイ５１０には、複数の回路基板が載置される。 A plurality of semiconductor cells are mounted on the mounting tray 510. The mounting tray 510 of this example is used for assembling 16 semiconductor cells at once. For example, a plurality of circuit boards are mounted on the mounting tray 510.

第１個別冶具５２０は、半導体セルのそれぞれに対応して設けられる。即ち、１つの載置用トレイ５１０に対して１６個の第１個別冶具５２０がそれぞれ別個に載置される。したがって、１つの載置用トレイ５１０に対して、第１個別冶具５２０を載置する動作を１６回繰り返す必要がある。 The first individual jig 520 is provided corresponding to each of the semiconductor cells. That is, 16 first individual jigs 520 are mounted separately on one mounting tray 510. Therefore, it is necessary to repeat the operation of mounting the first individual jig 520 on one mounting tray 510 16 times.

第２個別冶具５３０は、半導体セルのそれぞれに対応して設けられる。即ち、１つの載置用トレイ５１０に対して１６個の第２個別冶具５３０がそれぞれ別個に載置されている。したがって、１つの載置用トレイ５１０に対して、第２個別冶具５３０を載置する動作を１６回繰り返す必要がある。 The second individual jig 530 is provided corresponding to each of the semiconductor cells. That is, 16 second individual jigs 530 are mounted separately on one mounting tray 510. Therefore, it is necessary to repeat the operation of mounting the second individual jig 530 on one mounting tray 510 16 times.

例えば、半導体セルの取り数を増やす場合、冶具を載置するための総時間（Ｔ）が増加する。総時間（Ｔ）は、次式で示される。
Ｔ＝α×２×ｔ
αは、半導体セルの取り数である。ｔは、冶具１個を載置するためにかかる時間である。 For example, when increasing the number of semiconductor cells, the total time (T) for mounting the jig increases. The total time (T) is expressed by the following equation.
T = α × 2 × t
α is the number of semiconductor cells. t is the time required to place one jig.

手動で載置する場合、冶具１個を載置するためにかかる時間ｔが大きくなるので、総時間Ｔがさらに増加する。また、自動搭載の場合、ロボットアームによる冶具の破損の恐れがあり、カメラによる位置補正の時間も生じる。そして、カメラおよびシステム等の設備導入のためのコストが発生する。 In the case of manual mounting, the time t required for mounting one jig becomes large, so that the total time T further increases. Further, in the case of automatic mounting, there is a risk of damage to the jig by the robot arm, and a time for position correction by the camera is also required. Then, there is a cost for introducing equipment such as a camera and a system.

図８Ｂは、比較例に係る組立冶具セット５００の構成の一例を示す。本例では、半導体セルが省略されている。本例の組立冶具セット５００は、載置用トレイ５１０と、第１個別冶具５４０と、第１分割冶具５５０と、第２分割冶具５６０とを備える。 FIG. 8B shows an example of the configuration of the assembly jig set 500 according to the comparative example. In this example, the semiconductor cell is omitted. The assembly jig set 500 of this example includes a mounting tray 510, a first individual jig 540, a first division jig 550, and a second division jig 560.

載置用トレイ５１０には、複数の半導体セルが載置される。本例の載置用トレイ５１０は、１６個の半導体セルを一括で組み立てるために用いられる。例えば、載置用トレイ５１０には、複数の回路基板が載置される。 A plurality of semiconductor cells are mounted on the mounting tray 510. The mounting tray 510 of this example is used for assembling 16 semiconductor cells at once. For example, a plurality of circuit boards are mounted on the mounting tray 510.

第１個別冶具５４０は、半導体セルのそれぞれに対応して設けられる。即ち、１つの載置用トレイ５１０に対して１６個の第１個別冶具５４０がそれぞれ別個に載置される。したがって、１つの載置用トレイ５１０に対して、第１個別冶具５２０を載置する動作を１６回繰り返す必要がある。 The first individual jig 540 is provided corresponding to each of the semiconductor cells. That is, 16 first individual jigs 540 are mounted separately on one mounting tray 510. Therefore, it is necessary to repeat the operation of mounting the first individual jig 520 on one mounting tray 510 16 times.

第１分割冶具５５０は、１つの半導体セルに対して分割された構造を有する。本例の第１分割冶具５５０は、４つに分割されている。そのため、第１分割冶具５５０は、１つの半導体セルに対して載置する動作を４回繰り返す必要がある。また、第１分割冶具５５０は、１つの載置用トレイ５１０に対して１６個設けられているので、全体では載置する動作を６４回繰り返す必要がある。 The first partition jig 550 has a structure divided for one semiconductor cell. The first division jig 550 of this example is divided into four parts. Therefore, the partitioning jig 550 needs to repeat the operation of mounting on one semiconductor cell four times. Further, since 16 first division jigs 550 are provided for one mounting tray 510, it is necessary to repeat the mounting operation 64 times as a whole.

第２分割冶具５６０は、１つの半導体セルに対して分割された構造を有する。本例の第２分割冶具５６０は、４つに分割されている。そのため、第２分割冶具５６０は、１つの半導体セルに対して載置する動作を４回繰り返す必要がある。また、第２分割冶具５６０は、１つの載置用トレイ５１０に対して１６個設けられているので、全体では載置する動作を６４回繰り返す必要がある。 The second division jig 560 has a structure divided for one semiconductor cell. The second division jig 560 of this example is divided into four parts. Therefore, the second division jig 560 needs to repeat the operation of mounting on one semiconductor cell four times. Further, since 16 second division jigs 560 are provided for one mounting tray 510, it is necessary to repeat the mounting operation 64 times as a whole.

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。 Although the present invention has been described above using the embodiments, the technical scope of the present invention is not limited to the scope described in the above embodiments. It will be apparent to those skilled in the art that various changes or improvements can be made to the above embodiments. It is clear from the description of the claims that such modified or improved forms may also be included in the technical scope of the present invention.

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。 The order of execution of each process such as operation, procedure, step, and step in the device, system, program, and method shown in the claims, specification, and drawings is particularly "before" and "prior to". It should be noted that it can be realized in any order unless the output of the previous process is used in the subsequent process. Even if the scope of claims, the specification, and the operation flow in the drawings are explained using "first," "next," etc. for convenience, it means that it is essential to carry out in this order. It's not a thing.

１０・・・載置用トレイ、１１・・・載置部、１２・・・窪み、２０・・・第１トレイ冶具、２１・・・載置部、２２・・・ピン、２３・・・開口、２４・・・傾斜部、２５・・・第１個別冶具、２６・・・開口、２７・・・接触面、２８・・・辺、２９・・・突起部、３０・・・第２トレイ冶具、３１・・・載置部、３２・・・窪み、３３・・・開口、３４・・・傾斜部、３５・・・第２個別冶具、３６・・・開口、３７・・・接触面、３８・・・傾斜部、３９・・・傾斜部、１００・・・組立冶具セット、２００・・・半導体セル、２１０・・・半導体チップ、２１２・・・載置面、２２０・・・回路基板、２２１・・・導電板、２２２・・・絶縁板、２２３・・・導電板、２３０・・・金属配線板、２３１・・・接合部、２３２・・・脚部、２３３・・・連結部、２３４・・・脚部、２３５・・・接合部、２３６・・・はんだ、２３７・・・はんだ、２３８・・・はんだ、２４０・・・放熱ブロック、３００・・・半導体モジュール、３１０・・・筐体、３１１・・・側壁、３１２・・・側壁、３１３・・・主端子、３２０・・・放熱板、５１０・・・載置用トレイ、５２０・・・第１個別冶具、５３０・・・第２個別冶具、５４０・・・第１個別冶具、５５０・・・第１分割冶具、５６０・・・第２分割冶具、５００・・・組立冶具セット 10 ... mounting tray, 11 ... mounting part, 12 ... recess, 20 ... first tray jig, 21 ... mounting part, 22 ... pin, 23 ... Opening, 24 ... Inclined part, 25 ... First individual jig, 26 ... Opening, 27 ... Contact surface, 28 ... Side, 29 ... Protrusion, 30 ... Second Tray jig, 31 ... mounting part, 32 ... depression, 33 ... opening, 34 ... inclined part, 35 ... second individual jig, 36 ... opening, 37 ... contact Surface, 38 ... inclined part, 39 ... inclined part, 100 ... assembly jig set, 200 ... semiconductor cell, 210 ... semiconductor chip, 212 ... mounting surface, 220 ... Circuit board, 221 ... Conductive plate, 222 ... Insulating plate, 223 ... Conductive plate, 230 ... Metal wiring plate, 231 ... Joint, 232 ... Leg, 233 ... Connecting part, 234 ... Leg part, 235 ... Joint part, 236 ... Solder, 237 ... Solder, 238 ... Solder, 240 ... Heat dissipation block, 300 ... Semiconductor module, 310 ... Housing, 311 ... Side wall, 312 ... Side wall, 313 ... Main terminal, 320 ... Heat dissipation plate, 510 ... Mounting tray, 520 ... First individual jig, 530 ... 2nd individual jig, 540 ... 1st individual jig, 550 ... 1st division jig, 560 ... 2nd division jig, 500 ... Assembly jig set

本発明は、半導体モジュールの製造方法および組立冶具セットに関する。 The present invention relates to a method for manufacturing a semiconductor module and an assembly jig set.

従来、半導体モジュールを組み立てるための冶具を用いた製造方法が知られている（例えば、特許文献１〜３参照）。
特許文献１ 特開２０１５−１７０７３１号公報
特許文献２ 特開２００６−０９３５７４号公報
特許文献３ 特開２００５−１０９４１６号公報 Conventionally, a manufacturing method using a jig for assembling a semiconductor module is known (see, for example, Patent Documents 1 to 3).
Patent Document 1 Japanese Patent Application Laid-Open No. 2015-170731 Patent Document 2 Japanese Patent Application Laid-Open No. 2006-093574 Patent Document 3 Japanese Patent Application Laid-Open No. 2005-109416

しかしながら、従来の製造方法では、取り数が増加した場合に、半導体セルを搭載するためのサイクル時間が増加することが課題である。 However, in the conventional manufacturing method, it is a problem that the cycle time for mounting the semiconductor cell increases when the number of picks increases.

本発明の第１の態様においては、半導体チップを有する半導体モジュールの製造方法であって、載置用トレイに複数の回路基板を載置する段階と、複数の第１個別冶具を第１トレイ冶具上に載置する段階と、載置用トレイ上に第１トレイ冶具を載置することにより、複数の第１個別冶具を複数の回路基板に載置する段階と、複数の第１個別冶具により、半導体チップの載置面に平行な平行方向における位置を決定して、複数の回路基板のそれぞれに半導体チップを搭載する段階とを備える製造方法を提供する。 In the first aspect of the present invention, there is a method for manufacturing a semiconductor module having a semiconductor chip, wherein a plurality of circuit boards are mounted on a mounting tray, and a plurality of first individual jigs are mounted on a first tray jig. By mounting the first tray jig on the mounting tray, and mounting the plurality of first individual jigs on a plurality of circuit boards by mounting the first tray jig on the mounting tray, and by mounting the plurality of first individual jigs on a plurality of circuit boards. Provided is a manufacturing method including a step of determining a position in a parallel direction parallel to a mounting surface of a semiconductor chip and mounting the semiconductor chip on each of a plurality of circuit boards.

複数の第１個別冶具は、第１トレイ冶具により、平行方向における位置が決定されてよい。 The positions of the plurality of first individual jigs may be determined in the parallel direction by the first tray jig.

半導体チップを搭載する段階において、複数の第１個別冶具は、複数の回路基板により、半導体チップの載置面と直交する直交方向における位置が決定されてよい。 At the stage of mounting the semiconductor chip, the positions of the plurality of first individual jigs may be determined by the plurality of circuit boards in the orthogonal direction orthogonal to the mounting surface of the semiconductor chip.

半導体モジュールの製造方法第１トレイ冶具上に、複数の第２個別冶具が載置された第２トレイ冶具を載置する段階と、複数の第２個別冶具により、平行方向における位置を決定して、複数の半導体チップのそれぞれに金属配線板を搭載する段階とをさらに備えてよい。 Manufacturing method of semiconductor module A position in a parallel direction is determined by a step of placing a second tray jig on which a plurality of second individual jigs are placed on a first tray jig and a plurality of second individual jigs. , A stage in which a metal wiring board is mounted on each of a plurality of semiconductor chips may be further provided.

複数の第２個別冶具は、第２トレイ冶具により、平行方向における位置が決定されてよい。 The positions of the plurality of second individual jigs may be determined in the parallel direction by the second tray jig.

金属配線板を搭載する段階において、複数の第２個別冶具は、複数の第１個別冶具により、半導体チップの載置面と直交する直交方向における位置が決定されてよい。 At the stage of mounting the metal wiring board, the positions of the plurality of second individual jigs may be determined by the plurality of first individual jigs in the orthogonal direction orthogonal to the mounting surface of the semiconductor chip.

本発明の第２の態様においては、半導体チップを有する半導体モジュールの組立冶具セットであって、載置用トレイと、載置用トレイにより、半導体チップの載置面に平行な平行方向における位置が決定された第１トレイ冶具と、第１トレイ冶具により平行方向における位置が決定された複数の第１個別冶具とを備える組立冶具セットを提供する。 In the second aspect of the present invention, in the assembly jig set of the semiconductor module having the semiconductor chip, the position in the parallel direction parallel to the mounting surface of the semiconductor chip is determined by the mounting tray and the mounting tray. a first tray jig determined to provide an assembly jig set comprising a plurality of first individual jig whose position is determined in the parallel direction by the first tray jig.

組立冶具セットは、第１トレイ冶具により平行方向における位置が決定された第２トレイ冶具と、第２トレイ冶具により平行方向における位置が決定された複数の第２個別冶具とをさらに備えてよい。 The assembly jig set may further include a second tray jig whose position in the parallel direction is determined by the first tray jig, and a plurality of second individual jigs whose positions are determined in the parallel direction by the second tray jig.

第１トレイ冶具は、位置決め用の複数のピンを有してよい。載置用トレイおよび第２トレイ冶具は、複数のピンを受け入れるための複数の窪みを有してよい。 The first tray jig may have a plurality of positioning pins. The mounting tray and the second tray jig may have a plurality of recesses for receiving the plurality of pins.

複数の第１個別冶具は、半導体チップを誘導するための傾斜部を有してよい。 The plurality of first individual jigs may have an inclined portion for guiding the semiconductor chip.

なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。 The outline of the above invention does not list all the features of the present invention. Subcombinations of these feature groups can also be inventions.

半導体モジュール３００の上面の一例を示す図である。It is a figure which shows an example of the upper surface of the semiconductor module 300. 半導体セル２００の上面の拡大図の一例を示す。An example of an enlarged view of the upper surface of the semiconductor cell 200 is shown. 半導体セル２００のＡ−Ａ断面部の一例を示す。An example of the AA cross section of the semiconductor cell 200 is shown. 組立冶具セット１００を説明するための図である。It is a figure for demonstrating the assembly jig set 100. 半導体モジュール３００を製造するためのフローチャートの一例を示す。An example of a flowchart for manufacturing the semiconductor module 300 is shown. 載置用トレイ１０の上面図の一例を示す。An example of the top view of the mounting tray 10 is shown. 第１個別冶具２５の上面図の一例を示す。An example of the top view of the first individual jig 25 is shown. 第１トレイ冶具２０の上面図の一例を示す。An example of the top view of the first tray jig 20 is shown. 複数の第１個別冶具２５が第１トレイ冶具２０に載置された状態を示す。It shows a state in which a plurality of first individual jigs 25 are placed on the first tray jig 20. 半導体セル２００の組み立て時の上面図の一例である。It is an example of the top view at the time of assembling the semiconductor cell 200. 半導体セル２００の組み立て時の上面図の一例である。It is an example of the top view at the time of assembling the semiconductor cell 200. 第２個別冶具３５の上面図の一例を示す。An example of the top view of the second individual jig 35 is shown. 第２トレイ冶具３０の上面図の一例を示す。An example of the top view of the second tray jig 30 is shown. 複数の第２個別冶具３５が第２トレイ冶具３０に載置された状態を示す。The state in which a plurality of second individual jigs 35 are placed on the second tray jig 30 is shown. 半導体セル２００の組み立て時の上面図の一例である。It is an example of the top view at the time of assembling the semiconductor cell 200. 半導体セル２００の組立時の断面の拡大図である。It is an enlarged view of the cross section at the time of assembling the semiconductor cell 200. 比較例に係る組立冶具セット５００の構成の一例を示す。An example of the configuration of the assembly jig set 500 according to the comparative example is shown. 比較例に係る組立冶具セット５００の構成の一例を示す。An example of the configuration of the assembly jig set 500 according to the comparative example is shown.

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。 Hereinafter, the present invention will be described through embodiments of the invention, but the following embodiments do not limit the inventions claimed in the claims. Also, not all combinations of features described in the embodiments are essential to the means of solving the invention.

図１Ａは、半導体モジュール３００の上面の一例を示す図である。図１Ａの上面視における矩形状の筐体３１０の長辺方向をＸ軸とし、短辺方向をＹ軸とする。Ｚ軸は、Ｘ軸およびＹ軸と右手系を成す。 FIG. 1A is a diagram showing an example of the upper surface of the semiconductor module 300. The long side direction of the rectangular housing 310 in the top view of FIG. 1A is the X axis, and the short side direction is the Y axis. The Z-axis forms a right-handed system with the X-axis and the Y-axis.

本明細書において、後述する半導体チップ２１０の載置面２１２に平行な方向を平行方向と称する。平行方向は、ＸＹ面内の方向である。また、半導体チップ２１０の載置面２１２と直交する方向を直交方向と称する。直交方向は、Ｚ軸方向である。 In the present specification, the direction parallel to the mounting surface 212 of the semiconductor chip 210, which will be described later, is referred to as a parallel direction. The parallel direction is the direction in the XY plane. Further, the direction orthogonal to the mounting surface 212 of the semiconductor chip 210 is referred to as an orthogonal direction. The orthogonal direction is the Z-axis direction.

半導体モジュール３００は、半導体セル２００と、筐体３１０と、放熱板３２０とを備える。本例の半導体モジュール３００は、３つの半導体セル２００を備える。 The semiconductor module 300 includes a semiconductor cell 200, a housing 310, and a heat radiating plate 320. The semiconductor module 300 of this example includes three semiconductor cells 200.

筐体３１０は、樹脂製の端子ケースである。筐体３１０は、Ｘ軸方向に平行な２つの側壁３１１およびＹ軸方向に平行な２つの側壁３１２を有する。２つの側壁３１１および２つの側壁３１２は、半導体セル２００を収容する領域を画し、上面視で半導体セル２００を囲うように設けられる。 The housing 310 is a resin terminal case. The housing 310 has two side walls 311 parallel to the X-axis and two side walls 312 parallel to the Y-axis. The two side walls 311 and the two side walls 312 define an area for accommodating the semiconductor cell 200 and are provided so as to surround the semiconductor cell 200 in a top view.

放熱板３２０は、半導体モジュール３００の下面側に設けられる。放熱板３２０は、ＸＹ面と平行な平面を有する板状の金属板であってよい。例えば、放熱板３２０の材料は、アルミニウムまたは銅を含む金属材料である。放熱板３２０は、上面視で側壁３１１および側壁３１２と重なって設けられる。上面視において、２つの側壁３１１および２つの側壁３１２によって画定された矩形状の領域には、放熱板３２０の上面が部分的に露出している。 The heat radiating plate 320 is provided on the lower surface side of the semiconductor module 300. The heat radiating plate 320 may be a plate-shaped metal plate having a plane parallel to the XY plane. For example, the material of the heat radiating plate 320 is a metal material containing aluminum or copper. The heat radiating plate 320 is provided so as to overlap the side wall 311 and the side wall 312 in a top view. In top view, the upper surface of the heat radiating plate 320 is partially exposed in the rectangular region defined by the two side walls 311 and the two side walls 312.

半導体セル２００は、放熱板３２０の露出した上面に搭載される。半導体セル２００は、はんだ等の接合材料により放熱板３２０の上面に固定される。これにより、半導体セル２００で発生した熱は、放熱板３２０に伝達される。 The semiconductor cell 200 is mounted on the exposed upper surface of the heat radiating plate 320. The semiconductor cell 200 is fixed to the upper surface of the heat radiating plate 320 by a bonding material such as solder. As a result, the heat generated in the semiconductor cell 200 is transferred to the heat radiating plate 320.

なお、筐体３１０は、主端子３１３を有する。主端子３１３は、例えば３相インバータ回路におけるＵ相、Ｖ相およびＷ相をそれぞれ駆動するための、Ｕ相端子、Ｖ相端子およびＷ相端子である。また、主端子３１３は、例えば３相インバータ回路に電源を供給するための電源端子である。 The housing 310 has a main terminal 313. The main terminal 313 is, for example, a U-phase terminal, a V-phase terminal, and a W-phase terminal for driving the U-phase, V-phase, and W-phase in a three-phase inverter circuit, respectively. Further, the main terminal 313 is, for example, a power supply terminal for supplying power to a three-phase inverter circuit.

図１Ｂは、半導体セル２００の上面の拡大図の一例を示す。半導体セル２００は、１または複数の半導体チップ２１０と、回路基板２２０と、導電性の金属配線板２３０とを備える構造体である。半導体セル２００はさらに放熱ブロック２４０を備えてよい。本例の半導体セル２００は、４つの半導体チップ２１０を備える。半導体セル２００において、２個２組の半導体チップ２１０、導電板２２１および金属配線板２３０は、ハーフブリッジ回路を構成するよう電気的に接続されてよい。 FIG. 1B shows an example of an enlarged view of the upper surface of the semiconductor cell 200. The semiconductor cell 200 is a structure including one or more semiconductor chips 210, a circuit board 220, and a conductive metal wiring board 230. The semiconductor cell 200 may further include a heat dissipation block 240. The semiconductor cell 200 of this example includes four semiconductor chips 210. In the semiconductor cell 200, two sets of semiconductor chips 210, a conductive plate 221 and a metal wiring plate 230 may be electrically connected so as to form a half-bridge circuit.

半導体チップ２１０は、トランジスタおよびダイオード等の縦型のパワー半導体素子である。半導体チップ２１０は、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）または、ＩＧＢＴおよび還流ダイオード（ＦＷＤ：Ｆｒｅｅ Ｗｈｅｅｌ Ｄｉｏｄｅ）を１チップ上に形成したＲＣ−ＩＧＢＴ等であってよい。半導体チップ２１０は、シリコンのほか、炭化ケイ素および窒化ガリウム等の半導体基板を用いて形成されてよい。 The semiconductor chip 210 is a vertical power semiconductor element such as a transistor and a diode. The semiconductor chip 210 is a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), an insulated gate bipolar transistor (IGBT), or an RC-IGBT in which an IGBT and a freewheel diode (FWD: Free Wheel Diode) are formed on one chip. Good. The semiconductor chip 210 may be formed by using a semiconductor substrate such as silicon carbide and gallium nitride in addition to silicon.

回路基板２２０は、例えば、ＤＣＢ（Ｄｉｒｅｃｔ Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ）基板またはＡＭＢ（Ａｃｔｉｖｅ Ｍｅｔａｌ Ｂｒａｚｉｎｇ）基板であってよい。回路基板２２０は、導電板２２１および絶縁板２２２を有する。絶縁板２２２は、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ３Ｎ４）等のセラミックス材料を用いて形成される。導電板２２１は、絶縁板２２２の上方に設けられた導電性の配線パターンである。例えば、導電板２２１の材料は銅または銅合金などの金属材料である。 The circuit board 220 may be, for example, a DCB (Direct Copper Bonding) substrate or an AMB (Active Metal Brazing) substrate. The circuit board 220 has a conductive plate 221 and an insulating plate 222. The insulating plate 222 is formed by using a ceramic material such as alumina (Al 2 O 3 ), aluminum nitride (Al N), and silicon nitride (Si 3 N 4 ). The conductive plate 221 is a conductive wiring pattern provided above the insulating plate 222. For example, the material of the conductive plate 221 is a metal material such as copper or a copper alloy.

金属配線板２３０は、半導体チップ２１０と電気的に接続される。本例の金属配線板２３０は、半導体チップ２１０のコレクタおよびエミッタを配線する。金属配線板２３０は、はんだを介して半導体チップ２１０の電極と接続されてよい。金属配線板２３０は、半導体モジュール３００の外部と接続するための外部接続端子と接続されてよい。金属配線板２３０は、接合部２３１と、連結部２３３と、接合部２３５とを備える。金属配線板２３０は、プレス加工などにより金属板を成型した導電性の接続部材であってよい。金属板は銅または銅合金の板であってよい。金属配線板２３０はニッケルなどのめっき膜を表面に有してよい。金属配線板２３０の断面（Ｚ−Ｘ断面）は矩形の部分を有してよい。 The metal wiring board 230 is electrically connected to the semiconductor chip 210. The metal wiring board 230 of this example wires the collector and the emitter of the semiconductor chip 210. The metal wiring board 230 may be connected to the electrodes of the semiconductor chip 210 via solder. The metal wiring plate 230 may be connected to an external connection terminal for connecting to the outside of the semiconductor module 300. The metal wiring plate 230 includes a joint portion 231, a connecting portion 233, and a joint portion 235. The metal wiring board 230 may be a conductive connecting member obtained by molding a metal plate by press working or the like. The metal plate may be a copper or copper alloy plate. The metal wiring board 230 may have a plating film such as nickel on its surface. The cross section (ZX cross section) of the metal wiring plate 230 may have a rectangular portion.

接合部２３１は、半導体チップ２１０とはんだ接合される。連結部２３３は、接合部２３１および接合部２３５を連結する。接合部２３５は、導電板２２１にはんだ接合される。接合部２３１のはんだ接合面（即ち、ＸＹ平面における面積）は、接合部２３５のはんだ接合面と大きさが異なる。本例の接合部２３１の接合面は、接合部２３５の接合面よりも大きい。 The joint portion 231 is solder-bonded to the semiconductor chip 210. The connecting portion 233 connects the joining portion 231 and the joining portion 235. The joint portion 235 is solder-bonded to the conductive plate 221. The solder joint surface of the joint portion 231 (that is, the area in the XY plane) is different in size from the solder joint surface of the joint portion 235. The joint surface of the joint portion 231 of this example is larger than the joint surface of the joint portion 235.

接合部２３１は、連結部２３３に対してＹ方向にずれて設けられている。接合部２３５は、連結部２３３に対してＹ方向にずれて設けられている。接合部２３１および接合部２３５は、Ｙ方向において連結部２３３に対し反対側に設けられている。上面視において、接合部２３１は連結部２３３に対し近位の２辺および遠位の２辺を有し、接合部２３５は連結部２３３に対し近位の２辺および遠位の２辺を有している。上面視において、近位の４辺は連結部２３３の外形と交差し、遠位の４辺は、Ｘ方向およびＹ方向において連結部２３３の外形から離れている。少なくともひとつの金属配線板において、接合部２３１は連結部２３３に対しプラスＸ方向およびプラスＹ方向に延出する要素を有し、接合部２３５は連結部２３３に対しマイナスＸ方向およびマイナスＹ方向に延出する要素を有している。即ち、接合部２３１と連結部２３３との間や、接合部２３５と連結部２３３との間に段差が形成される。金属配線板２３０を載置するための冶具を、金属配線板２３０の段差に応じた形状とすることにより、冶具を用いた金属配線板２３０の載置が容易になる。 The joint portion 231 is provided so as to be offset in the Y direction with respect to the connecting portion 233. The joint portion 235 is provided so as to be offset in the Y direction with respect to the connecting portion 233. The joint portion 231 and the joint portion 235 are provided on the opposite side of the connecting portion 233 in the Y direction. In top view, the junction 231 has two sides proximal to the junction 233 and two sides distal to it, and the junction 235 has two sides proximal and two sides distal to the junction 233. are doing. In top view, the four proximal sides intersect the outer shape of the connecting portion 233, and the four distal sides are separated from the outer shape of the connecting portion 233 in the X and Y directions. In at least one metal wiring plate, the joint portion 231 has an element extending in the plus X direction and the plus Y direction with respect to the connection portion 233, and the joint portion 235 extends in the minus X direction and the minus Y direction with respect to the connection portion 233. It has an element to extend. That is, a step is formed between the joint portion 231 and the connecting portion 233 and between the joint portion 235 and the connecting portion 233. By forming the jig for mounting the metal wiring board 230 in a shape corresponding to the step of the metal wiring board 230, the metal wiring board 230 can be easily mounted using the jig.

放熱ブロック２４０は、回路基板２２０上に設けられる。放熱ブロック２４０は、半導体セル２００で生じた熱を拡散して放熱する。例えば、放熱ブロック２４０の材料は、銅および銅合金などの金属材料である。 The heat dissipation block 240 is provided on the circuit board 220. The heat radiating block 240 diffuses and dissipates the heat generated in the semiconductor cell 200. For example, the material of the heat dissipation block 240 is a metal material such as copper and a copper alloy.

図１Ｃは、半導体セル２００のＡ−Ａ断面部の一例を示す。Ａ−Ａ断面は、接合部２３１、連結部２３３および接合部２３５を含む断面である。金属配線板２３０は、接合部２３１と、脚部２３２と、連結部２３３と、脚部２３４と、接合部２３５とを備えている。 FIG. 1C shows an example of the AA cross section of the semiconductor cell 200. The AA cross section is a cross section including the joint portion 231 and the joint portion 233 and the joint portion 235. The metal wiring plate 230 includes a joint portion 231, a leg portion 232, a connecting portion 233, a leg portion 234, and a joint portion 235.

脚部２３２は、接合部２３１と接続される。脚部２３２は、接合部２３１から半導体チップ２１０の上面と離れる方向に延伸する。脚部２３２は、接合部２３１から任意の角度で折れ曲がった部分である。本例の脚部２３２は、半導体チップ２１０の上面と垂直な方向（即ち、Ｚ軸方向）に延伸している。 The leg portion 232 is connected to the joint portion 231. The leg portion 232 extends from the joint portion 231 in a direction away from the upper surface of the semiconductor chip 210. The leg portion 232 is a portion bent at an arbitrary angle from the joint portion 231. The leg portion 232 of this example extends in a direction perpendicular to the upper surface of the semiconductor chip 210 (that is, in the Z-axis direction).

脚部２３４は、接合部２３５と接続される。脚部２３４は、接合部２３５から導電板２２１の上面と離れる方向に延伸する。脚部２３４は、接合部２３５から任意の角度で折れ曲がった部分である。本例の脚部２３４は、導電板２２１の上面と垂直な方向（即ち、Ｚ軸方向）に延伸している。脚部２３４のＺ軸方向の長さは、例えば、半導体チップ２１０およびはんだ２３７の厚みに相当する分、脚部２３２より長くてよい。 The leg 234 is connected to the joint 235. The leg portion 234 extends from the joint portion 235 in a direction away from the upper surface of the conductive plate 221. The leg portion 234 is a portion bent at an arbitrary angle from the joint portion 235. The leg portion 234 of this example extends in a direction perpendicular to the upper surface of the conductive plate 221 (that is, in the Z-axis direction). The length of the leg portion 234 in the Z-axis direction may be longer than that of the leg portion 232 by, for example, the thickness corresponding to the thickness of the semiconductor chip 210 and the solder 237.

接合部２３１は、はんだ２３７により、半導体チップ２１０とはんだ接合される。半導体チップ２１０は、はんだ２３６により、導電板２２１とはんだ接合される。接合部２３５は、はんだ２３８により、導電板２２１とはんだ接合される。接合部２３１および接合部２３５は、接合面の大きさが異なり、かつ、Ｚ軸方向の高さが異なるので、組み立て時のリフローによってはんだが溶融すると、金属配線板２３０を安定して配置することが困難な場合がある。そのため、金属配線板２３０を位置決めし、リフロー時に位置を固定するための冶具が用いられる。 The joint portion 231 is solder-bonded to the semiconductor chip 210 by solder 237. The semiconductor chip 210 is solder-bonded to the conductive plate 221 by soldering 236. The joint portion 235 is solder-bonded to the conductive plate 221 by the solder 238. Since the joint portion 231 and the joint portion 235 have different joint surface sizes and different heights in the Z-axis direction, the metal wiring board 230 should be stably arranged when the solder melts due to the reflow during assembly. May be difficult. Therefore, a jig for positioning the metal wiring board 230 and fixing the position at the time of reflow is used.

図２は、組立冶具セット１００を説明するための図である。組立冶具セット１００は、載置用トレイ１０と、第１トレイ冶具２０と、複数の第１個別冶具２５と、第２トレイ冶具３０と、複数の第２個別冶具３５とを備える。 FIG. 2 is a diagram for explaining the assembly jig set 100. The assembly jig set 100 includes a mounting tray 10, a first tray jig 20, a plurality of first individual jigs 25, a second tray jig 30, and a plurality of second individual jigs 35.

組立冶具セット１００は、複数の半導体セル２００を組み立てるために用いられる。本例の組立冶具セット１００は、１６個の半導体セル２００を一括で組み立てるために用いられる。半導体セル２００の個数はこれに限定されない。 The assembly jig set 100 is used for assembling a plurality of semiconductor cells 200. The assembly jig set 100 of this example is used for collectively assembling 16 semiconductor cells 200. The number of semiconductor cells 200 is not limited to this.

載置用トレイ１０は、回路基板２２０を位置決めする。載置用トレイ１０には、複数の回路基板２２０が搭載される。複数の回路基板２２０は、載置用トレイ１０により平行方向における位置が決定される。載置用トレイ１０は、第１トレイ冶具２０との位置合わせ用の窪み１２を有する。 The mounting tray 10 positions the circuit board 220. A plurality of circuit boards 220 are mounted on the mounting tray 10. The positions of the plurality of circuit boards 220 in the parallel direction are determined by the mounting tray 10. The mounting tray 10 has a recess 12 for alignment with the first tray jig 20.

第１トレイ冶具２０は、複数の回路基板２２０と対応するように複数の第１個別冶具２５を位置決めする。第１トレイ冶具２０には、１６個の第１個別冶具２５が載置されている。第１トレイ冶具２０は、位置決め用の複数のピン２２を有する。ピン２２は、載置用トレイ１０に設けられた窪み１２に挿入される。これにより、第１トレイ冶具２０は、載置用トレイ１０に対して、平行方向における位置が決定される。本例の第１トレイ冶具２０は、片面に３つのピン２２を有するが、ピン２２の本数はこれに限定されない。 The first tray jig 20 positions a plurality of first individual jigs 25 so as to correspond to the plurality of circuit boards 220. 16 first individual jigs 25 are placed on the first tray jig 20. The first tray jig 20 has a plurality of pins 22 for positioning. The pin 22 is inserted into the recess 12 provided in the mounting tray 10. As a result, the position of the first tray jig 20 in the parallel direction with respect to the mounting tray 10 is determined . The first tray jig 20 of this example has three pins 22 on one side, but the number of pins 22 is not limited to this.

複数の第１個別冶具２５は、半導体セル２００の部品を回路基板２２０上に搭載するための位置決め用の冶具である。複数の第１個別冶具２５は、第１トレイ冶具２０に載置される。複数の第１個別冶具２５は、第１トレイ冶具２０により平行方向における位置が決定される。 The plurality of first individual jigs 25 are positioning jigs for mounting the components of the semiconductor cell 200 on the circuit board 220. The plurality of first individual jigs 25 are placed on the first tray jig 20. The positions of the plurality of first individual jigs 25 in the parallel direction are determined by the first tray jig 20.

第２トレイ冶具３０は、複数の第１個別冶具２５と対応するように複数の第２個別冶具３５を位置決めする。第２トレイ冶具３０は、第１トレイ冶具２０により平行方向における位置が決定される。第２トレイ冶具３０には、１６個の第２個別冶具３５が載置されている。第２トレイ冶具３０は、ピン２２を受け入れるための窪み３２を有する。ピン２２は、第２トレイ冶具３０に設けられた窪み３２に挿入される。これにより、第２トレイ冶具３０は、第１トレイ冶具２０に対して、平行方向における位置が決定される。ピン２２の端部には、窪み１２，３２へ容易に挿入される、テーパーが設けられてもよい。 The second tray jig 30 positions the plurality of second individual jigs 35 so as to correspond to the plurality of first individual jigs 25. The position of the second tray jig 30 is determined in the parallel direction by the first tray jig 20. 16 second individual jigs 35 are placed on the second tray jig 30. The second tray jig 30 has a recess 32 for receiving the pin 22. The pin 22 is inserted into the recess 32 provided in the second tray jig 30. As a result, the position of the second tray jig 30 in the parallel direction with respect to the first tray jig 20 is determined . The end of the pin 22 may be provided with a taper that is easily inserted into the recesses 12, 32.

複数の第２個別冶具３５は、半導体セル２００の部品を回路基板２２０上に搭載するための位置決め用の冶具である。複数の第２個別冶具３５は、第２トレイ冶具３０に載置される。複数の第２個別冶具３５は、第２トレイ冶具３０により平行方向における位置が決定される。 The plurality of second individual jigs 35 are positioning jigs for mounting the components of the semiconductor cell 200 on the circuit board 220. The plurality of second individual jigs 35 are placed on the second tray jig 30. The positions of the plurality of second individual jigs 35 in the parallel direction are determined by the second tray jig 30.

組立冶具セット１００の冶具およびトレイの材料は、それぞれ同一であっても異なっていてもよい。組立冶具セット１００の材料は、加工容易性、コスト、伝熱性等の観点から選択される。本例の組立冶具セット１００の材料はカーボンであるが、セラミックス等の他の材料であってもよい。 The jigs and tray materials of the assembly jig set 100 may be the same or different. The material of the assembly jig set 100 is selected from the viewpoints of ease of processing, cost, heat transfer, and the like. The material of the assembly jig set 100 of this example is carbon, but other materials such as ceramics may be used.

組立冶具セット１００は、載置用トレイ１０、第１トレイ冶具２０および第２トレイ冶具３０の平行方向における位置を決定して重ねることにより、半導体セル２００を組み立てる。ピン２２を用いることにより、第１トレイ冶具２０は、載置用トレイ１０および第２トレイ冶具３０と位置合わせされる。 The assembly jig set 100 assembles the semiconductor cell 200 by determining the positions of the mounting tray 10, the first tray jig 20, and the second tray jig 30 in the parallel direction and stacking them. By using the pin 22, the first tray jig 20 is aligned with the mounting tray 10 and the second tray jig 30.

ここで、組立冶具セット１００は、手動で操作されても、ロボットにより自動で操作されてもよい。手動で操作する場合、第１トレイ冶具２０および第２トレイ冶具３０を一括で載置することができるので、半導体セル２００の取り数が増加しても冶具を載置する時間が増加しない。一方、自動で操作する場合、第１トレイ冶具２０および第２トレイ冶具３０をロボットアームで扱うので、第１個別冶具２５および第２個別冶具３５をロボットアームで扱う場合よりも、冶具の破損が生じにくい。 Here, the assembly jig set 100 may be manually operated or may be automatically operated by a robot. In the case of manual operation, since the first tray jig 20 and the second tray jig 30 can be mounted at once, the time for mounting the jig does not increase even if the number of semiconductor cells 200 increases. On the other hand, in the case of automatic operation, since the first tray jig 20 and the second tray jig 30 are handled by the robot arm, the jigs are more damaged than when the first individual jig 25 and the second individual jig 35 are handled by the robot arm. It is unlikely to occur.

図３は、半導体モジュール３００を製造するためのフローチャートの一例を示す。本例では、ステップＳ１００からステップＳ１１４により、半導体モジュール３００が製造される。載置用トレイ１０の上に、第１個別冶具２５、半導体チップ２１０、第２個別冶具３５および金属配線板２３０がこの順に載置される。 FIG. 3 shows an example of a flowchart for manufacturing the semiconductor module 300. In this example, the semiconductor module 300 is manufactured by steps S100 to S114. The first individual jig 25, the semiconductor chip 210, the second individual jig 35, and the metal wiring board 230 are placed on the mounting tray 10 in this order.

ステップＳ１００において、載置用トレイ１０に複数の回路基板２２０を載置する。複数の回路基板２２０の載置は、個別であっても一括であってもよい。 In step S100, a plurality of circuit boards 220 are mounted on the mounting tray 10. The plurality of circuit boards 220 may be mounted individually or collectively.

ステップＳ１０２において、複数の第１個別冶具２５を第１トレイ冶具２０上に載置する。複数の第１個別冶具２５は、ステップＳ１００の前に第１トレイ冶具２０上に載置されていてもよい。ステップＳ１０２に代えて、複数の第１個別冶具２５を第１トレイ冶具２０上に載置した冶具アセンブリを準備するステップを設けてもよい。また、一度、複数の第１個別冶具２５を第１トレイ冶具２０上に載置すれば、別の半導体セル２００の組立時にもそのまま使用することができる。 In step S102, a plurality of first individual jigs 25 are placed on the first tray jig 20. The plurality of first individual jigs 25 may be placed on the first tray jig 20 before step S100. Instead of step S102, a step of preparing a jig assembly in which a plurality of first individual jigs 25 are placed on the first tray jig 20 may be provided. Further, once a plurality of first individual jigs 25 are placed on the first tray jig 20, they can be used as they are when assembling another semiconductor cell 200.

ステップＳ１０４において、載置用トレイ１０上に第１トレイ冶具２０を載置することにより、複数の第１個別冶具２５を複数の回路基板２２０に載置する。これにより、複数の第１個別冶具２５が一括して、複数の回路基板２２０に載置される。 In step S104, by mounting the first tray jig 20 on the mounting tray 10, the plurality of first individual jigs 25 are mounted on the plurality of circuit boards 220. As a result, the plurality of first individual jigs 25 are collectively mounted on the plurality of circuit boards 220.

ステップＳ１０６において、複数の第１個別冶具２５により、平行方向における位置を決定して、複数の回路基板２２０のそれぞれに半導体チップ２１０を搭載する。半導体チップ２１０の搭載は、個別であっても一括であってもよい。ステップＳ１０６において、第１個別冶具２５の直交方向の位置は、回路基板２２０により決定されている。なお、半導体チップ２１０に加えて、半導体チップ２１０用のはんだ、金属配線板２３０用のはんだ、および銅ブロック等の他の部品が搭載されてよい。 In step S106, the positions in the parallel direction are determined by the plurality of first individual jigs 25, and the semiconductor chips 210 are mounted on each of the plurality of circuit boards 220. The semiconductor chips 210 may be mounted individually or collectively. In step S106, the position of the first individual jig 25 in the orthogonal direction is determined by the circuit board 220. In addition to the semiconductor chip 210, other components such as a solder for the semiconductor chip 210, a solder for the metal wiring board 230, and a copper block may be mounted.

ステップＳ１０８において、複数の第２個別冶具３５を第２トレイ冶具３０上に載置する。複数の第２個別冶具３５は、ステップＳ１１０の前に第２トレイ冶具３０上に載置されていればよい。また、一度、複数の第２個別冶具３５を第２トレイ冶具３０上に載置すれば、別の半導体セル２００の組立時にもそのまま使用することができる。 In step S108, a plurality of second individual jigs 35 are placed on the second tray jig 30. The plurality of second individual jigs 35 may be placed on the second tray jig 30 before step S110. Further, once a plurality of second individual jigs 35 are placed on the second tray jig 30, they can be used as they are when assembling another semiconductor cell 200.

ステップＳ１１０において、第１トレイ冶具２０上に第２トレイ冶具３０を載置することにより、複数の第２個別冶具３５を複数の第１個別冶具２５上に載置する。これにより、複数の第２個別冶具３５が一括して、複数の第１個別冶具２５に載置される。 In step S110, the second tray jig 30 is placed on the first tray jig 20, so that the plurality of second individual jigs 35 are placed on the plurality of first individual jigs 25. As a result, the plurality of second individual jigs 35 are collectively placed on the plurality of first individual jigs 25.

ステップＳ１１２において、複数の第２個別冶具３５により、平行方向における位置を決定して、複数の回路基板２２０のそれぞれに金属配線板２３０を搭載する。金属配線板２３０の搭載は、個別であっても一括であってもよい。ステップＳ１１２において、第２個別冶具３５の直交方向の位置は、第１個別冶具２５により決定されている。なお、金属配線板２３０に加えて、金属配線板２３０用のはんだ等の他の部品が搭載されてよい。 In step S112, the positions in the parallel direction are determined by the plurality of second individual jigs 35, and the metal wiring board 230 is mounted on each of the plurality of circuit boards 220. The metal wiring plate 230 may be mounted individually or collectively. In step S112, the position of the second individual jig 35 in the orthogonal direction is determined by the first individual jig 25. In addition to the metal wiring board 230, other parts such as solder for the metal wiring board 230 may be mounted.

ステップＳ１１４において、半導体セル２００をパッケージングする。例えば、複数の半導体セル２００が筐体３１０に収容される。これらのステップにより、半導体モジュール３００が製造される。 In step S114, the semiconductor cell 200 is packaged. For example, a plurality of semiconductor cells 200 are housed in the housing 310. Through these steps, the semiconductor module 300 is manufactured.

図４は、載置用トレイ１０の上面図の一例を示す。載置用トレイ１０は、複数の載置部１１を有する。本例の載置用トレイ１０の材料はカーボンであるが、これに限定されない。 FIG. 4 shows an example of a top view of the mounting tray 10. The mounting tray 10 has a plurality of mounting portions 11. The material of the mounting tray 10 in this example is carbon, but the material is not limited to this.

複数の載置部１１は、回路基板２２０を位置決めするための窪みを有する。載置部１１は、半導体セル２００の組立およびリフロー時に回路基板２２０の位置がずれないように位置決めしている。載置部１１は、回路基板２２０を位置決めできるものであれば、窪み以外の他の構造を有してよい。本例の載置部１１は、１６個の回路基板２２０に対応した形状を有する。載置部１１の形状はそれぞれ回路基板２２０の外形と相似であってよい。図示するように長方形の２つの角を面取りした形状であってよい。面取りにより組立時のミスを防ぐことができる。載置部１１の形状は、回路基板２２０を収容し、回路基板２２０の４辺を位置決めできるものであれば任意の形状であってよく、例えば面取りのない長方形であってもよい。 The plurality of mounting portions 11 have recesses for positioning the circuit board 220. The mounting portion 11 is positioned so that the position of the circuit board 220 does not shift during assembly and reflow of the semiconductor cell 200. The mounting portion 11 may have a structure other than the recess as long as it can position the circuit board 220. The mounting portion 11 of this example has a shape corresponding to 16 circuit boards 220. The shape of the mounting portion 11 may be similar to the outer shape of the circuit board 220, respectively. As shown in the figure, the shape may be a rectangle with two corners chamfered. Chamfering can prevent mistakes during assembly. The shape of the mounting portion 11 may be any shape as long as it accommodates the circuit board 220 and can position the four sides of the circuit board 220, and may be, for example, a rectangle without chamfering.

図５Ａは、第１個別冶具２５の上面図の一例を示す。本例の第１個別冶具２５の材料はカーボンであるが、これに限定されない。第１個別冶具２５は、１または複数の開口２６と、複数の突起部２９とを有する。 FIG. 5A shows an example of a top view of the first individual jig 25. The material of the first individual jig 25 in this example is carbon, but the material is not limited thereto. The first individual jig 25 has one or more openings 26 and a plurality of protrusions 29.

開口２６は、半導体セル２００を組み立てるための部品を位置決めするために用いられる。一例において、開口２６は、半導体チップ２１０、半導体チップ２１０用のはんだ、金属配線板２３０用のはんだ、および放熱ブロック２４０の形状に沿って設けられる。例えば、開口２６のパターンの角を半導体チップ２１０の角に沿った形状とすることにより、半導体チップ２１０の平行方向の位置を決定することができる。開口２６の形状は、半導体セル２００を組み立てるための部品に応じた形状であればよく、本例に限定されない。 The opening 26 is used to position a component for assembling the semiconductor cell 200. In one example, the openings 26 are provided along the shapes of the semiconductor chip 210, the solder for the semiconductor chip 210, the solder for the metal wiring board 230, and the heat dissipation block 240. For example, the position of the semiconductor chip 210 in the parallel direction can be determined by forming the corner of the pattern of the opening 26 along the corner of the semiconductor chip 210. The shape of the opening 26 may be any shape corresponding to the parts for assembling the semiconductor cell 200, and is not limited to this example.

複数の突起部２９は、開口２６の端部に設けられる。複数の突起部２９は、半導体チップ２１０等の平行方向の位置を所定の位置に誘導する。複数の突起部２９を設けることにより、隣り合う突起部２９の間に、リフロー時に溶融したはんだの広がる領域を画定することができる。複数の突起部２９の断面には、半導体チップ２１０等を所定の位置に誘導するための傾斜部が設けられてよい。傾斜部については後述する。 The plurality of protrusions 29 are provided at the ends of the openings 26. The plurality of protrusions 29 guide the position of the semiconductor chip 210 or the like in the parallel direction to a predetermined position. By providing the plurality of protrusions 29, a region where the molten solder spreads during reflow can be defined between the adjacent protrusions 29. The cross section of the plurality of protrusions 29 may be provided with an inclined portion for guiding the semiconductor chip 210 or the like to a predetermined position. The inclined portion will be described later.

図５Ｂは、第１トレイ冶具２０の上面図の一例を示す。第１トレイ冶具２０は、複数の載置部２１を有する。本例の第１トレイ冶具２０は、載置用トレイ１０に載置された回路基板２２０と同じ１６個の載置部２１を有する。複数の載置部２１には、回路基板２２０に半導体チップ２１０等の部品を搭載するための開口２３が設けられている。本例の第１トレイ冶具２０の材料はカーボンであるが、これに限定されない。 FIG. 5B shows an example of a top view of the first tray jig 20. The first tray jig 20 has a plurality of mounting portions 21. The first tray jig 20 of this example has 16 mounting portions 21 which are the same as the circuit board 220 mounted on the mounting tray 10. The plurality of mounting portions 21 are provided with openings 23 for mounting components such as the semiconductor chip 210 on the circuit board 220. The material of the first tray jig 20 in this example is carbon, but the material is not limited thereto.

図５Ｃは、複数の第１個別冶具２５が第１トレイ冶具２０に載置された状態を示す。本例では、１６個の第１個別冶具２５が第１トレイ冶具２０の載置部２１に載置されている。 FIG. 5C shows a state in which a plurality of first individual jigs 25 are placed on the first tray jig 20. In this example, 16 first individual jigs 25 are mounted on the mounting portion 21 of the first tray jig 20.

第１個別冶具２５は、第１トレイ冶具２０により平行方向における位置が決定されている。第１個別冶具２５は、載置部２１の形状に沿って位置決めされている。第１個別冶具２５は、開口２３に嵌め込まれてよい。本例の第１個別冶具２５は、載置部２１に設けられた開口２３に沿って取り付けられている。 The position of the first individual jig 25 is determined in the parallel direction by the first tray jig 20. The first individual jig 25 is positioned along the shape of the mounting portion 21. The first individual jig 25 may be fitted into the opening 23. The first individual jig 25 of this example is attached along the opening 23 provided in the mounting portion 21.

図５Ｄは、半導体セル２００の組み立て時の上面図の一例である。ここでは、第１個別冶具２５を用いることにより、半導体チップ２１０および放熱ブロック２４０が回路基板２２０に搭載されている。また、半導体チップ２１０の下方には、はんだが設けられている。半導体チップ２１０用のはんだは、第１個別冶具２５を用いて搭載されてよい。 FIG. 5D is an example of a top view of the semiconductor cell 200 when assembled. Here, the semiconductor chip 210 and the heat dissipation block 240 are mounted on the circuit board 220 by using the first individual jig 25. Further, solder is provided below the semiconductor chip 210. The solder for the semiconductor chip 210 may be mounted using the first individual jig 25.

はんだ２３６は、金属配線板２３０を取り付けるために搭載される。本例のはんだ２３６は、第１個別冶具２５を用いて搭載される。 The solder 236 is mounted for attaching the metal wiring board 230. The solder 236 of this example is mounted by using the first individual jig 25.

第１個別冶具２５は、位置決め用の形状として、辺２８ａ、辺２８ｂ、辺２８ｃおよび辺２８ｄを備える。本例の辺２８ａ〜辺２８ｄで形成される矩形の領域によって、はんだ２３６を位置決する。半導体チップ２１０に対し、近位の辺２８ａと遠位の辺２８ｂ、遠位の辺２８ｃと近位の辺２８ｄは、それぞれ上面視において交差してよい。本例の第１個別冶具２５は、４つの辺２８ａ〜辺２８ｄで位置決めしているがこれに限定されない。本例の辺２８ａ〜辺２８ｄには、突起部２９が設けられていないが、突起部２９が設けられてもよい。また、辺２８ａ〜辺２８ｄには、金属配線板２３０を所定の位置に誘導するための傾斜部が設けられてもよい。 The first individual jig 25 includes sides 28a, 28b, 28c, and 28d as positioning shapes. The solder 236 is positioned by the rectangular region formed by the sides 28a to 28d of this example. The proximal side 28a and the distal side 28b, and the distal side 28c and the proximal side 28d may intersect the semiconductor chip 210 in top view. The first individual jig 25 of this example is positioned on four sides 28a to 28d, but the present invention is not limited to this. The side 28a to 28d of this example are not provided with the protrusion 29, but the protrusion 29 may be provided. Further, the sides 28a to 28d may be provided with inclined portions for guiding the metal wiring plate 230 to a predetermined position.

図５Ｅは、半導体セル２００の組み立て時の上面図の一例である。図５Ｅに示すように、第１個別冶具２５は開口２６の端部に突起部２９を有さなくてもよい。上面視において、開口２６の３方の辺は線状であってよい。３辺にはそれぞれ、半導体チップ２１０を所定の位置に誘導するための傾斜部が設けられてもよい。第１個別冶具２５と半導体チップ２１０との間の接触は、突起部２９による点接触でも、辺による辺接触でもよい。第１個別冶具２５と半導体チップ２１０との間の接触は点接触と辺接触の組み合わせでもよい。 FIG. 5E is an example of a top view of the semiconductor cell 200 when assembled. As shown in FIG. 5E, the first individual jig 25 does not have to have a protrusion 29 at the end of the opening 26. In top view, the three sides of the opening 26 may be linear. An inclined portion for guiding the semiconductor chip 210 to a predetermined position may be provided on each of the three sides. The contact between the first individual jig 25 and the semiconductor chip 210 may be point contact by the protrusion 29 or side contact by the side. The contact between the first individual jig 25 and the semiconductor chip 210 may be a combination of point contact and side contact.

図６Ａは、第２個別冶具３５の上面図の一例を示す。本例の第２個別冶具３５の材料はカーボンであるが、これに限定されない。第２個別冶具３５は、１または複数の開口３６を有する。 FIG. 6A shows an example of a top view of the second individual jig 35. The material of the second individual jig 35 in this example is carbon, but the material is not limited thereto. The second individual jig 35 has one or more openings 36.

開口３６は、半導体セル２００を組み立てるための部品を位置決めするために用いられる。一例において、開口３６は、金属配線板２３０や、金属配線板２３０用のはんだの形状に沿って設けられる。例えば、開口３６のパターンの角を金属配線板２３０の角に沿った形状とすることにより、金属配線板２３０の平行方向の位置を決定することができる。即ち、金属配線板２３０の形状は、平行方向の位置を決定しやすいように、角部などの位置合わせしやすい形状を含むことが好ましい。 The opening 36 is used to position a component for assembling the semiconductor cell 200. In one example, the opening 36 is provided along the shape of the metal wiring board 230 and the solder for the metal wiring board 230. For example, by forming the corners of the pattern of the opening 36 along the corners of the metal wiring plate 230, the position of the metal wiring plate 230 in the parallel direction can be determined. That is, it is preferable that the shape of the metal wiring plate 230 includes a shape such as a corner portion that is easy to align so that the position in the parallel direction can be easily determined.

本例の開口３６は、１つの開口で４つの金属配線板２３０に対応した形状を有する。開口３６の形状は、半導体セル２００を組み立てるための部品に応じた形状であればよく、本例に限定されない。 The opening 36 of this example has a shape corresponding to four metal wiring plates 230 in one opening. The shape of the opening 36 may be any shape corresponding to the parts for assembling the semiconductor cell 200, and is not limited to this example.

図６Ｂは、第２トレイ冶具３０の上面図の一例を示す。第２トレイ冶具３０は、複数の載置部３１を有する。本例の第２トレイ冶具３０は、載置用トレイ１０に載置された回路基板２２０と同じ１６個の載置部３１を有する。複数の載置部３１には、回路基板２２０に金属配線板２３０等の部品を搭載するための開口３３が設けられている。本例の第２トレイ冶具３０の材料はカーボンであるが、これに限定されない。 FIG. 6B shows an example of a top view of the second tray jig 30. The second tray jig 30 has a plurality of mounting portions 31. The second tray jig 30 of this example has 16 mounting portions 31, which are the same as the circuit board 220 mounted on the mounting tray 10. The plurality of mounting portions 31 are provided with openings 33 for mounting components such as the metal wiring board 230 on the circuit board 220. The material of the second tray jig 30 in this example is carbon, but the material is not limited thereto.

図６Ｃは、複数の第２個別冶具３５が第２トレイ冶具３０に載置された状態を示す。本例では、１６個の第２個別冶具３５が第２トレイ冶具３０の載置部３１に載置されている。 FIG. 6C shows a state in which a plurality of second individual jigs 35 are placed on the second tray jig 30. In this example, 16 second individual jigs 35 are mounted on the mounting portion 31 of the second tray jig 30.

第２個別冶具３５は、第２トレイ冶具３０により平行方向における位置が決定されている。第２個別冶具３５は、載置部３１の形状に沿って位置決めされている。第２個別冶具３５は、開口３３に嵌め込まれてよい。本例の第２個別冶具３５は、載置部３１に設けられた開口３３に沿って取り付けられている。 The position of the second individual jig 35 is determined in the parallel direction by the second tray jig 30. The second individual jig 35 is positioned along the shape of the mounting portion 31. The second individual jig 35 may be fitted into the opening 33. The second individual jig 35 of this example is attached along the opening 33 provided in the mounting portion 31.

図６Ｄは、半導体セル２００の組み立て時の上面図の一例である。ここでは、第２個別冶具３５を用いることにより、金属配線板２３０が回路基板２２０に搭載されている。本例の金属配線板２３０では、第２個別冶具３５により４つの接合部２３１が位置決めされている。また、金属配線板２３０は、辺２８ａ〜辺２８ｄに加えて、辺２８ｄと辺２８ｅとの間の角部によっても位置決めされている。金属配線板２３０において、接合部２３５の近位の２辺が辺２８ａ，２８ｄにより、遠位の２辺が辺２８ｂ、２８ｃにより位置決めされてよい。なお、金属配線板２３０の取り付け用のはんだが第２個別冶具３５を用いて搭載されてもよい。 FIG. 6D is an example of a top view of the semiconductor cell 200 when assembled. Here, the metal wiring board 230 is mounted on the circuit board 220 by using the second individual jig 35. In the metal wiring board 230 of this example, the four joints 231 are positioned by the second individual jig 35. Further, the metal wiring plate 230 is positioned not only by the sides 28a to 28d but also by the corners between the sides 28d and 28e. In the metal wiring plate 230, the two proximal sides of the joint 235 may be positioned by the sides 28a and 28d, and the two distal sides may be positioned by the sides 28b and 28c. The solder for attaching the metal wiring board 230 may be mounted by using the second individual jig 35.

以上の通り、組立冶具セット１００では、複数の第１個別冶具２５を一括で搭載する第１トレイ冶具２０を有するので、第１個別冶具２５を載置するための動作回数が減る。第１トレイ冶具２０を搭載する１回の動作で１６個の半導体セル２００に対応することができる。 As described above, since the assembly jig set 100 has the first tray jig 20 on which the plurality of first individual jigs 25 are collectively mounted, the number of operations for mounting the first individual jig 25 is reduced. It is possible to handle 16 semiconductor cells 200 in one operation of mounting the first tray jig 20.

同様に、組立冶具セット１００では、複数の第２個別冶具３５を一括で搭載する第２トレイ冶具３０を有するので、第２個別冶具３５を載置するための動作回数が減る。第２トレイ冶具３０を搭載する１回の動作で１６個の半導体セル２００に対応することができる。 Similarly, since the assembly jig set 100 has the second tray jig 30 on which the plurality of second individual jigs 35 are collectively mounted, the number of operations for mounting the second individual jig 35 is reduced. It is possible to deal with 16 semiconductor cells 200 in one operation of mounting the second tray jig 30.

図７は、半導体セル２００の組立時の断面の拡大図である。回路基板２２０は、導電板２２１と、絶縁板２２２と、導電板２２３とを備える。 FIG. 7 is an enlarged view of a cross section of the semiconductor cell 200 at the time of assembly. The circuit board 220 includes a conductive plate 221, an insulating plate 222, and a conductive plate 223.

絶縁板２２２は、導電板２２１および導電板２２３に上下が挟まれて設けられている。回路基板２２０上には、第１個別冶具２５と第２個別冶具３５とが設けられている。 The insulating plate 222 is provided so as to be sandwiched between the conductive plate 221 and the conductive plate 223. A first individual jig 25 and a second individual jig 35 are provided on the circuit board 220.

接触面２７は、第１個別冶具２５が回路基板２２０に載置された状態で、第１個別冶具２５が回路基板２２０と接触する面である。即ち、第１個別冶具２５は、回路基板２２０により、直交方向における位置が決定されている。 The contact surface 27 is a surface on which the first individual jig 25 comes into contact with the circuit board 220 in a state where the first individual jig 25 is placed on the circuit board 220. That is, the position of the first individual jig 25 is determined by the circuit board 220 in the orthogonal direction.

接触面３７は、第２個別冶具３５が第１個別冶具２５に載置された状態で、第１個別冶具２５が第２個別冶具３５と接触する面である。即ち、第２個別冶具３５は、第１個別冶具２５により、直交方向における位置が決定されている。 The contact surface 37 is a surface where the first individual jig 25 comes into contact with the second individual jig 35 in a state where the second individual jig 35 is placed on the first individual jig 25. That is, the position of the second individual jig 35 is determined by the first individual jig 25 in the orthogonal direction.

載置面２１２は、半導体チップ２１０が載置される回路基板２２０の上面である。載置面２１２は、回路基板２２０の上面に設けられてよい。半導体チップ２１０は、はんだを介して載置面２１２に搭載されてよい。 The mounting surface 212 is the upper surface of the circuit board 220 on which the semiconductor chip 210 is mounted. The mounting surface 212 may be provided on the upper surface of the circuit board 220. The semiconductor chip 210 may be mounted on the mounting surface 212 via solder.

ギャップＧ１は、第１個別冶具２５が回路基板２２０に載置された状態で、第１トレイ冶具２０と第１個別冶具２５との間に設けられる直交方向の間隔である。ギャップＧ１を設けることにより、回路基板２２０または第１個別冶具２５に変形が生じた場合であっても、第１トレイ冶具２０と第１個別冶具２５との間の干渉を抑制することができる。なお、第１個別冶具２５を回路基板２２０へ搭載する前は、ギャップＧ１が設けられずに第１個別冶具２５が第１トレイ冶具２０上に載置されている。 The gap G1 is an orthogonal distance provided between the first tray jig 20 and the first individual jig 25 in a state where the first individual jig 25 is mounted on the circuit board 220. By providing the gap G1, even if the circuit board 220 or the first individual jig 25 is deformed, the interference between the first tray jig 20 and the first individual jig 25 can be suppressed. Before mounting the first individual jig 25 on the circuit board 220, the first individual jig 25 is mounted on the first tray jig 20 without providing the gap G1.

ギャップＧ２は、第１個別冶具２５および第２個別冶具３５が回路基板２２０に載置された状態で、第１個別冶具２５と第２トレイ冶具３０との間に設けられる直交方向の間隔である。ギャップＧ２を設けることにより、回路基板２２０または第１個別冶具２５に変形が生じた場合であっても、第１個別冶具２５と第２トレイ冶具３０との間の干渉を抑制することができる。ギャップＧ２を設けるために、載置用トレイ１０、第１トレイ冶具２０、第１個別冶具２５、第２トレイ冶具３０および回路基板２２０の厚み等の形状が互いに調整される。なお、第１個別冶具２５の端部の厚みｔは、ギャップＧ１およびギャップＧ２が得られるように決定される。 The gap G2 is an orthogonal interval provided between the first individual jig 25 and the second tray jig 30 in a state where the first individual jig 25 and the second individual jig 35 are mounted on the circuit board 220. .. By providing the gap G2, even if the circuit board 220 or the first individual jig 25 is deformed, the interference between the first individual jig 25 and the second tray jig 30 can be suppressed. In order to provide the gap G2, the shapes such as the thickness of the mounting tray 10, the first tray jig 20, the first individual jig 25, the second tray jig 30, and the circuit board 220 are adjusted to each other. The thickness t of the end portion of the first individual jig 25 is determined so that the gap G1 and the gap G2 can be obtained.

ギャップＧ３は、第１個別冶具２５および第２個別冶具３５が回路基板２２０に載置された状態で、第２トレイ冶具３０と第２個別冶具３５との間に設けられる直交方向の間隔である。ギャップＧ３を設けることにより、回路基板２２０、第１個別冶具２５および第２個別冶具３５に変形が生じた場合であっても、第２トレイ冶具３０と第２個別冶具３５との間の干渉を抑制することができる。なお、第２個別冶具３５を第１個別冶具２５上へ搭載する前は、ギャップＧ３が設けられずに第２個別冶具３５が第２トレイ冶具３０上に載置されている。 The gap G3 is an orthogonal interval provided between the second tray jig 30 and the second individual jig 35 with the first individual jig 25 and the second individual jig 35 mounted on the circuit board 220. .. By providing the gap G3, even if the circuit board 220, the first individual jig 25, and the second individual jig 35 are deformed, the interference between the second tray jig 30 and the second individual jig 35 can be prevented. It can be suppressed. Before the second individual jig 35 is mounted on the first individual jig 25, the second individual jig 35 is mounted on the second tray jig 30 without the gap G3 being provided.

位置決め間隔Ｐ１は、第１トレイ冶具２０により、第１個別冶具２５が位置決めされる方向の間隔を示す。位置決め間隔Ｐ１を設けることにより、第１トレイ冶具２０を載置用トレイ１０上に載置する際に、第１個別冶具２５が平行方向において適切な位置に誘導される。第１トレイ冶具２０を載置用トレイ１０に載置する際に、第１個別冶具２５が平行方向において適切な位置に誘導される。一例において、位置決め間隔Ｐ１は、０．０５ｍｍ以上、０．２ｍｍ以下である。例えば、位置決め間隔Ｐ１は、０．１ｍｍである。 The positioning interval P1 indicates an interval in the direction in which the first individual jig 25 is positioned by the first tray jig 20. By providing the positioning interval P1, the first individual jig 25 is guided to an appropriate position in the parallel direction when the first tray jig 20 is placed on the mounting tray 10. When the first tray jig 20 is placed on the mounting tray 10, the first individual jig 25 is guided to an appropriate position in the parallel direction. In one example, the positioning interval P1 is 0.05 mm or more and 0.2 mm or less. For example, the positioning interval P1 is 0.1 mm.

位置決め間隔Ｐ２は、第１個別冶具２５により、半導体チップ２１０が位置決めされる方向の間隔を示す。位置決め間隔Ｐ２を設けることにより、半導体チップ２１０を回路基板２２０上に載置する際に、半導体チップ２１０が平行方向において適切な位置に誘導される。一例において、位置決め間隔Ｐ２は、０．０５ｍｍ以上、０．２ｍｍ以下である。例えば、位置決め間隔Ｐ２は、０．１ｍｍである。 The positioning interval P2 indicates an interval in the direction in which the semiconductor chip 210 is positioned by the first individual jig 25. By providing the positioning interval P2, when the semiconductor chip 210 is placed on the circuit board 220, the semiconductor chip 210 is guided to an appropriate position in the parallel direction. In one example, the positioning interval P2 is 0.05 mm or more and 0.2 mm or less. For example, the positioning interval P2 is 0.1 mm.

位置決め間隔Ｐ３は、第２トレイ冶具３０により、第２個別冶具３５が位置決めされる方向の間隔を示す。位置決め間隔Ｐ３を設けることにより、第２トレイ冶具３０を第１トレイ冶具２０上に載置する際に、第２個別冶具３５が平行方向において適切な位置に誘導される。一例において、位置決め間隔Ｐ３は、０．０５ｍｍ以上、０．２ｍｍ以下である。例えば、位置決め間隔Ｐ３は、０．１ｍｍである。 The positioning interval P3 indicates an interval in the direction in which the second individual jig 35 is positioned by the second tray jig 30. By providing the positioning interval P3, when the second tray jig 30 is placed on the first tray jig 20, the second individual jig 35 is guided to an appropriate position in the parallel direction. In one example, the positioning interval P3 is 0.05 mm or more and 0.2 mm or less. For example, the positioning interval P3 is 0.1 mm.

傾斜部２４は、第１トレイ冶具２０の内壁が傾斜した部分である。傾斜部２４を設けることにより、第１個別冶具２５の位置決めが容易になる。傾斜部２４の角度および長さは、第１個別冶具２５の形状等に応じて適宜調整されてよい。また、傾斜部２４の角度および長さは、位置決め間隔Ｐ１に応じて調整されてもよい。 The inclined portion 24 is a portion where the inner wall of the first tray jig 20 is inclined. By providing the inclined portion 24, the positioning of the first individual jig 25 becomes easy. The angle and length of the inclined portion 24 may be appropriately adjusted according to the shape and the like of the first individual jig 25. Further, the angle and length of the inclined portion 24 may be adjusted according to the positioning interval P1 .

傾斜部３４は、第２トレイ冶具３０の内壁が傾斜した部分である。傾斜部３４を設けることにより、第２個別冶具３５の位置決めが容易になる。傾斜部３４の角度および長さは、第２個別冶具３５の形状等に応じて適宜調整されてよい。また、傾斜部３４の角度および長さは、位置決め間隔Ｐ３に応じて調整されてもよい。 The inclined portion 34 is a portion where the inner wall of the second tray jig 30 is inclined. By providing the inclined portion 34, the positioning of the second individual jig 35 becomes easy. The angle and length of the inclined portion 34 may be appropriately adjusted according to the shape and the like of the second individual jig 35. Further, the angle and length of the inclined portion 34 may be adjusted according to the positioning interval P3.

傾斜部３８は、第１個別冶具２５の内壁が傾斜した部分である。傾斜部３８を設けることにより、回路基板２２０に搭載する部品の位置決めが容易になる。傾斜部３８の角度および長さは、搭載部品の形状等に応じて適宜調整されてよい。また、傾斜部３８の角度および長さは、位置決め間隔Ｐ２に応じて調整されてもよい。傾斜部３８は、第１個別冶具２５の突起部２９に設けられてよい。 The inclined portion 38 is a portion where the inner wall of the first individual jig 25 is inclined. By providing the inclined portion 38, the positioning of the component mounted on the circuit board 220 becomes easy. The angle and length of the inclined portion 38 may be appropriately adjusted according to the shape of the mounted component and the like. Further, the angle and length of the inclined portion 38 may be adjusted according to the positioning interval P2. The inclined portion 38 may be provided on the protruding portion 29 of the first individual jig 25.

傾斜部３９は、載置用トレイ１０において、載置部１１の内壁が傾斜した部分である。傾斜部３９を設けることにより、回路基板２２０の載置部１１への搭載および第１個別冶具２５の載置部１１への挿入が容易になる。傾斜部３９の角度および長さは、搭載部品の形状等に応じて適宜調整されてよい。 The inclined portion 39 is a portion of the mounting tray 10 in which the inner wall of the mounting portion 11 is inclined. By providing the inclined portion 39, the circuit board 220 can be easily mounted on the mounting portion 11 and the first individual jig 25 can be easily inserted into the mounting portion 11. The angle and length of the inclined portion 39 may be appropriately adjusted according to the shape of the mounted component and the like.

第１個別冶具２５の平行方向の位置は、第１トレイ冶具２０を基準に決定される。即ち、第１個別冶具２５の平行方向の位置は、回路基板２２０等の他の部品による影響を受けない。したがって、個体毎のばらつきの影響を受けることなく、第１個別冶具２５を位置合わせすることができる。 The position of the first individual jig 25 in the parallel direction is determined with reference to the first tray jig 20. That is, the position of the first individual jig 25 in the parallel direction is not affected by other parts such as the circuit board 220. Therefore, the first individual jig 25 can be aligned without being affected by the variation among individuals.

第２個別冶具３５の平行方向の位置は、第２トレイ冶具３０を基準に決定される。即ち、第２個別冶具３５の平行方向の位置は、第１個別冶具２５による影響を受けない。したがって、個体毎のばらつきの影響を受けることなく、第２個別冶具３５を位置合わせすることができる。 The position of the second individual jig 35 in the parallel direction is determined with reference to the second tray jig 30. That is, the position of the second individual jig 35 in the parallel direction is not affected by the first individual jig 25. Therefore, the second individual jig 35 can be aligned without being affected by the variation among individuals.

図８Ａは、比較例に係る組立冶具セット５００の構成の一例を示す。本例では、半導体セルが省略されている。組立冶具セット５００は、載置用トレイ５１０と、第１個別冶具５２０と、第２個別冶具５３０とを備える。 FIG. 8A shows an example of the configuration of the assembly jig set 500 according to the comparative example. In this example, the semiconductor cell is omitted. The assembly jig set 500 includes a mounting tray 510, a first individual jig 520, and a second individual jig 530.

載置用トレイ５１０には、複数の半導体セルが載置される。本例の載置用トレイ５１０は、１６個の半導体セルを一括で組み立てるために用いられる。例えば、載置用トレイ５１０には、複数の回路基板が載置される。 A plurality of semiconductor cells are mounted on the mounting tray 510. The mounting tray 510 of this example is used for assembling 16 semiconductor cells at once. For example, a plurality of circuit boards are mounted on the mounting tray 510.

第１個別冶具５２０は、半導体セルのそれぞれに対応して設けられる。即ち、１つの載置用トレイ５１０に対して１６個の第１個別冶具５２０がそれぞれ別個に載置される。したがって、１つの載置用トレイ５１０に対して、第１個別冶具５２０を載置する動作を１６回繰り返す必要がある。 The first individual jig 520 is provided corresponding to each of the semiconductor cells. That is, 16 first individual jigs 520 are mounted separately on one mounting tray 510. Therefore, it is necessary to repeat the operation of mounting the first individual jig 520 on one mounting tray 510 16 times.

第２個別冶具５３０は、半導体セルのそれぞれに対応して設けられる。即ち、１つの載置用トレイ５１０に対して１６個の第２個別冶具５３０がそれぞれ別個に載置されている。したがって、１つの載置用トレイ５１０に対して、第２個別冶具５３０を載置する動作を１６回繰り返す必要がある。 The second individual jig 530 is provided corresponding to each of the semiconductor cells. That is, 16 second individual jigs 530 are mounted separately on one mounting tray 510. Therefore, it is necessary to repeat the operation of mounting the second individual jig 530 on one mounting tray 510 16 times.

例えば、半導体セルの取り数を増やす場合、冶具を載置するための総時間（Ｔ）が増加する。総時間（Ｔ）は、次式で示される。
Ｔ＝α×２×ｔ
αは、半導体セルの取り数である。ｔは、冶具１個を載置するためにかかる時間である。 For example, when increasing the number of semiconductor cells, the total time (T) for mounting the jig increases. The total time (T) is expressed by the following equation.
T = α × 2 × t
α is the number of semiconductor cells. t is the time required to place one jig.

手動で載置する場合、冶具１個を載置するためにかかる時間ｔが大きくなるので、総時間Ｔがさらに増加する。また、自動搭載の場合、ロボットアームによる冶具の破損の恐れがあり、カメラによる位置補正の時間も生じる。そして、カメラおよびシステム等の設備導入のためのコストが発生する。 In the case of manual mounting, the time t required for mounting one jig becomes large, so that the total time T further increases. Further, in the case of automatic mounting, there is a risk of damage to the jig by the robot arm, and a time for position correction by the camera is also required. Then, there is a cost for introducing equipment such as a camera and a system.

図８Ｂは、比較例に係る組立冶具セット５００の構成の一例を示す。本例では、半導体セルが省略されている。本例の組立冶具セット５００は、載置用トレイ５１０と、第１個別冶具５４０と、第１分割冶具５５０と、第２分割冶具５６０とを備える。 FIG. 8B shows an example of the configuration of the assembly jig set 500 according to the comparative example. In this example, the semiconductor cell is omitted. The assembly jig set 500 of this example includes a mounting tray 510, a first individual jig 540, a first division jig 550, and a second division jig 560.

載置用トレイ５１０には、複数の半導体セルが載置される。本例の載置用トレイ５１０は、１６個の半導体セルを一括で組み立てるために用いられる。例えば、載置用トレイ５１０には、複数の回路基板が載置される。 A plurality of semiconductor cells are mounted on the mounting tray 510. The mounting tray 510 of this example is used for assembling 16 semiconductor cells at once. For example, a plurality of circuit boards are mounted on the mounting tray 510.

第１個別冶具５４０は、半導体セルのそれぞれに対応して設けられる。即ち、１つの載置用トレイ５１０に対して１６個の第１個別冶具５４０がそれぞれ別個に載置される。したがって、１つの載置用トレイ５１０に対して、第１個別冶具５４０を載置する動作を１６回繰り返す必要がある。 The first individual jig 540 is provided corresponding to each of the semiconductor cells. That is, 16 first individual jigs 540 are mounted separately on one mounting tray 510. Therefore, it is necessary to repeat the operation of mounting the first individual jig 540 on one mounting tray 510 16 times.

第１分割冶具５５０は、１つの半導体セルに対して分割された構造を有する。本例の第１分割冶具５５０は、４つに分割されている。そのため、第１分割冶具５５０は、１つの半導体セルに対して載置する動作を４回繰り返す必要がある。また、第１分割冶具５５０は、１つの載置用トレイ５１０に対して１６個設けられているので、全体では載置する動作を６４回繰り返す必要がある。 The first partition jig 550 has a structure divided for one semiconductor cell. The first division jig 550 of this example is divided into four parts. Therefore, the partitioning jig 550 needs to repeat the operation of mounting on one semiconductor cell four times. Further, since 16 first division jigs 550 are provided for one mounting tray 510, it is necessary to repeat the mounting operation 64 times as a whole.

第２分割冶具５６０は、１つの半導体セルに対して分割された構造を有する。本例の第２分割冶具５６０は、４つに分割されている。そのため、第２分割冶具５６０は、１つの半導体セルに対して載置する動作を４回繰り返す必要がある。また、第２分割冶具５６０は、１つの載置用トレイ５１０に対して１６個設けられているので、全体では載置する動作を６４回繰り返す必要がある。 The second division jig 560 has a structure divided for one semiconductor cell. The second division jig 560 of this example is divided into four parts. Therefore, the second division jig 560 needs to repeat the operation of mounting on one semiconductor cell four times. Further, since 16 second division jigs 560 are provided for one mounting tray 510, it is necessary to repeat the mounting operation 64 times as a whole.

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。 Although the present invention has been described above using the embodiments, the technical scope of the present invention is not limited to the scope described in the above embodiments. It will be apparent to those skilled in the art that various changes or improvements can be made to the above embodiments. It is clear from the description of the claims that such modified or improved forms may also be included in the technical scope of the present invention.

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。 The order of execution of each process such as operation, procedure, step, and step in the device, system, program, and method shown in the claims, specification, and drawings is particularly "before" and "prior to". It should be noted that it can be realized in any order unless the output of the previous process is used in the subsequent process. Even if the scope of claims, the specification, and the operation flow in the drawings are explained using "first," "next," etc. for convenience, it means that it is essential to carry out in this order. It's not a thing.

１０・・・載置用トレイ、１１・・・載置部、１２・・・窪み、２０・・・第１トレイ冶具、２１・・・載置部、２２・・・ピン、２３・・・開口、２４・・・傾斜部、２５・・・第１個別冶具、２６・・・開口、２７・・・接触面、２８・・・辺、２９・・・突起部、３０・・・第２トレイ冶具、３１・・・載置部、３２・・・窪み、３３・・・開口、３４・・・傾斜部、３５・・・第２個別冶具、３６・・・開口、３７・・・接触面、３８・・・傾斜部、３９・・・傾斜部、１００・・・組立冶具セット、２００・・・半導体セル、２１０・・・半導体チップ、２１２・・・載置面、２２０・・・回路基板、２２１・・・導電板、２２２・・・絶縁板、２２３・・・導電板、２３０・・・金属配線板、２３１・・・接合部、２３２・・・脚部、２３３・・・連結部、２３４・・・脚部、２３５・・・接合部、２３６・・・はんだ、２３７・・・はんだ、２３８・・・はんだ、２４０・・・放熱ブロック、３００・・・半導体モジュール、３１０・・・筐体、３１１・・・側壁、３１２・・・側壁、３１３・・・主端子、３２０・・・放熱板、５１０・・・載置用トレイ、５２０・・・第１個別冶具、５３０・・・第２個別冶具、５４０・・・第１個別冶具、５５０・・・第１分割冶具、５６０・・・第２分割冶具、５００・・・組立冶具セット 10 ... mounting tray, 11 ... mounting part, 12 ... recess, 20 ... first tray jig, 21 ... mounting part, 22 ... pin, 23 ... Opening, 24 ... Inclined part, 25 ... First individual jig, 26 ... Opening, 27 ... Contact surface, 28 ... Side, 29 ... Protrusion, 30 ... Second Tray jig, 31 ... mounting part, 32 ... depression, 33 ... opening, 34 ... inclined part, 35 ... second individual jig, 36 ... opening, 37 ... contact Surface, 38 ... inclined part, 39 ... inclined part, 100 ... assembly jig set, 200 ... semiconductor cell, 210 ... semiconductor chip, 212 ... mounting surface, 220 ... Circuit board, 221 ... Conductive plate, 222 ... Insulating plate, 223 ... Conductive plate, 230 ... Metal wiring plate, 231 ... Joint, 232 ... Leg, 233 ... Connecting part, 234 ... Leg part, 235 ... Joint part, 236 ... Solder, 237 ... Solder, 238 ... Solder, 240 ... Heat dissipation block, 300 ... Semiconductor module, 310 ... Housing, 311 ... Side wall, 312 ... Side wall, 313 ... Main terminal, 320 ... Heat dissipation plate, 510 ... Mounting tray, 520 ... First individual jig, 530 ... 2nd individual jig, 540 ... 1st individual jig, 550 ... 1st division jig, 560 ... 2nd division jig, 500 ... Assembly jig set

Claims (10)

半導体チップを有する半導体モジュールの製造方法であって、
載置用トレイに複数の回路基板を載置する段階と、
複数の第１個別冶具を第１トレイ冶具上に載置する段階と、
前記載置用トレイ上に前記第１トレイ冶具を載置することにより、前記複数の第１個別冶具を前記複数の回路基板に載置する段階と、
前記複数の第１個別冶具により、前記半導体チップの載置面に平行な方向を位置決めして、前記複数の回路基板のそれぞれに半導体チップを搭載する段階と
を備える製造方法。 A method for manufacturing a semiconductor module having a semiconductor chip.
At the stage of mounting multiple circuit boards on the mounting tray,
The stage of placing a plurality of first individual jigs on the first tray jig, and
A step of mounting the plurality of first individual jigs on the plurality of circuit boards by mounting the first tray jig on the above-mentioned mounting tray, and a step of mounting the plurality of first individual jigs on the plurality of circuit boards.
A manufacturing method including a step of positioning a direction parallel to a mounting surface of the semiconductor chip by the plurality of first individual jigs and mounting the semiconductor chip on each of the plurality of circuit boards. 前記複数の第１個別冶具は、前記第１トレイ冶具により、前記平行方向が位置決めされている
請求項１に記載の製造方法。 The manufacturing method according to claim 1, wherein the plurality of first individual jigs are positioned in the parallel direction by the first tray jig. 前記半導体チップを搭載する段階において、前記複数の第１個別冶具は、前記複数の回路基板により、前記半導体チップの載置面と直交する直交方向が位置決めされている
請求項１または２に記載の製造方法。 The invention according to claim 1 or 2, wherein at the stage of mounting the semiconductor chip, the plurality of first individual jigs are positioned in an orthogonal direction orthogonal to the mounting surface of the semiconductor chip by the plurality of circuit boards. Production method. 前記第１トレイ冶具上に、複数の第２個別冶具が載置された第２トレイ冶具を載置する段階と、
前記複数の第２個別冶具により、前記平行方向を位置決めして、複数の前記半導体チップのそれぞれに金属配線板を搭載する段階と
をさらに備える
請求項１から３のいずれか一項に記載の製造方法。 A stage in which a second tray jig on which a plurality of second individual jigs are placed is placed on the first tray jig, and
The production according to any one of claims 1 to 3, further comprising a step of positioning the parallel direction by the plurality of second individual jigs and mounting a metal wiring board on each of the plurality of semiconductor chips. Method. 前記複数の第２個別冶具は、前記第２トレイ冶具により、前記平行方向が位置決めされている
請求項４に記載の製造方法。 The manufacturing method according to claim 4, wherein the plurality of second individual jigs are positioned in the parallel direction by the second tray jig. 前記金属配線板を搭載する段階において、前記複数の第２個別冶具は、前記複数の第１個別冶具により、前記半導体チップの載置面と直交する直交方向が位置決めされている
請求項４または５に記載の製造方法。 Claim 4 or 5 in which at the stage of mounting the metal wiring board, the plurality of second individual jigs are positioned in an orthogonal direction orthogonal to the mounting surface of the semiconductor chip by the plurality of first individual jigs. The manufacturing method described in. 半導体チップを有する半導体モジュールの組立冶具セットであって、
載置用トレイと、
前記載置用トレイにより、前記半導体チップの載置面に平行な平行方向が位置決めされた第１トレイ冶具と、
前記第１トレイ冶具により前記平行方向が位置決めされた複数の第１個別冶具と
を備える組立冶具セット。 A set of assembly jigs for semiconductor modules with semiconductor chips.
With a mounting tray
The first tray jig whose parallel direction parallel to the mounting surface of the semiconductor chip is positioned by the mounting tray described above, and
An assembly jig set including a plurality of first individual jigs whose parallel directions are positioned by the first tray jig. 前記第１トレイ冶具により前記平行方向が位置決めされた第２トレイ冶具と、
前記第２トレイ冶具により前記平行方向が位置決めされた複数の第２個別冶具と
をさらに備える
請求項７に記載の組立冶具セット。 With the second tray jig whose parallel direction is positioned by the first tray jig,
The assembly jig set according to claim 7, further comprising a plurality of second individual jigs whose parallel directions are positioned by the second tray jig. 前記第１トレイ冶具は、位置決め用の複数のピンを有し、
前記載置用トレイおよび前記第２トレイ冶具は、前記複数のピンを受け入れるための複数の窪みを有する
請求項８に記載の組立冶具セット。 The first tray jig has a plurality of pins for positioning and has a plurality of pins.
The assembly jig set according to claim 8, wherein the above-mentioned mounting tray and the second tray jig have a plurality of recesses for receiving the plurality of pins. 前記複数の第１個別冶具は、前記半導体チップを誘導するための傾斜部を有する
請求項７から９のいずれか一項に記載の組立冶具セット。 The assembly jig set according to any one of claims 7 to 9, wherein the plurality of first individual jigs have an inclined portion for guiding the semiconductor chip.
JP2019049861A 2019-03-18 2019-03-18 Semiconductor module manufacturing method and assembly jig set Active JP7255254B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019049861A JP7255254B2 (en) 2019-03-18 2019-03-18 Semiconductor module manufacturing method and assembly jig set
CN202010078985.5A CN111710610A (en) 2019-03-18 2020-02-03 Manufacturing method of semiconductor module and assembly jig kit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019049861A JP7255254B2 (en) 2019-03-18 2019-03-18 Semiconductor module manufacturing method and assembly jig set

Publications (2)

Publication Number Publication Date
JP2020155457A true JP2020155457A (en) 2020-09-24
JP7255254B2 JP7255254B2 (en) 2023-04-11

Family

ID=72536192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019049861A Active JP7255254B2 (en) 2019-03-18 2019-03-18 Semiconductor module manufacturing method and assembly jig set

Country Status (2)

Country Link
JP (1) JP7255254B2 (en)
CN (1) CN111710610A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088008A (en) * 2007-09-27 2009-04-23 Mitsubishi Electric Corp Tool and method for manufacturing semiconductor device
JP2015170731A (en) * 2014-03-07 2015-09-28 富士電機株式会社 Semiconductor device, semiconductor device manufacturing method and positioning jig
JP2018098255A (en) * 2016-12-08 2018-06-21 新電元工業株式会社 Reflow jig, and manufacturing method of electronic device using reflow jig

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088008A (en) * 2007-09-27 2009-04-23 Mitsubishi Electric Corp Tool and method for manufacturing semiconductor device
JP2015170731A (en) * 2014-03-07 2015-09-28 富士電機株式会社 Semiconductor device, semiconductor device manufacturing method and positioning jig
JP2018098255A (en) * 2016-12-08 2018-06-21 新電元工業株式会社 Reflow jig, and manufacturing method of electronic device using reflow jig

Also Published As

Publication number Publication date
CN111710610A (en) 2020-09-25
JP7255254B2 (en) 2023-04-11

Similar Documents

Publication Publication Date Title
JP5696780B2 (en) Semiconductor device and manufacturing method thereof
US10028400B2 (en) Semiconductor device
CN108695177B (en) Semiconductor device and method for manufacturing the same
JP7334464B2 (en) Semiconductor module, method for manufacturing semiconductor module, and step jig
US7919854B2 (en) Semiconductor module with two cooling surfaces and method
EP3267477B1 (en) Semiconductor module
US11935774B2 (en) Assembly jig set and manufacturing method of semiconductor module
JP2573809B2 (en) Multi-chip module with built-in electronic components
JP3881502B2 (en) Power semiconductor module
CN111584477A (en) Semiconductor module and method for manufacturing semiconductor module
US20210265248A1 (en) Housings for semiconductor packages and related methods
US7229855B2 (en) Process for assembling a double-sided circuit component
JP2560894B2 (en) Semiconductor device
JP7255254B2 (en) Semiconductor module manufacturing method and assembly jig set
JP7156172B2 (en) semiconductor equipment
JP6063835B2 (en) Semiconductor chip mounting method, semiconductor device, and mounting jig
KR200478914Y1 (en) Semiconductor package
US20240055331A1 (en) Small outline transistor with thermal flat lead
JP7267869B2 (en) Power module and its manufacturing method
US20220077103A1 (en) Semiconductor device and manufacturing method of semiconductor device
JPH10256421A (en) Semiconductor device and mounting method thereof
CN112599486A (en) Semiconductor module and method for manufacturing semiconductor module
JP2013161996A (en) Semiconductor device
JP2004327912A (en) Semiconductor package and semiconductor device
JPH0461147A (en) Semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200212

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230313

R150 Certificate of patent or registration of utility model

Ref document number: 7255254

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150