JP2020140489A - In-cell touch panel - Google Patents

In-cell touch panel Download PDF

Info

Publication number
JP2020140489A
JP2020140489A JP2019036038A JP2019036038A JP2020140489A JP 2020140489 A JP2020140489 A JP 2020140489A JP 2019036038 A JP2019036038 A JP 2019036038A JP 2019036038 A JP2019036038 A JP 2019036038A JP 2020140489 A JP2020140489 A JP 2020140489A
Authority
JP
Japan
Prior art keywords
touch
relay wiring
electrode
layer
relay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019036038A
Other languages
Japanese (ja)
Inventor
徹夫 深海
Tetsuo Fukami
徹夫 深海
石井 正宏
Masahiro Ishii
正宏 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd filed Critical Panasonic Liquid Crystal Display Co Ltd
Priority to JP2019036038A priority Critical patent/JP2020140489A/en
Priority to US16/783,848 priority patent/US11287709B2/en
Priority to CN202010086276.1A priority patent/CN111625113A/en
Publication of JP2020140489A publication Critical patent/JP2020140489A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

To provide an in-cell touch panel capable of easily connecting a touch line to a terminal portion without expanding a frame area.SOLUTION: An in-cell touch panel 1 includes a terminal portion including a plurality of touch terminal electrodes 6b connected to a plurality of touch wires 60. The touch wires 60 include a first touch wire 61 and a second touch wire 62. The touch terminal electrodes 6b include: a first touch terminal electrode 6b1 connected to the first touch wire 61 via first touch relay wiring 610; and a second touch terminal electrode 6b2 connected to the second touch wire 62 via second touch relay wiring 620. The first touch relay wiring 610 has a first relay wiring portion 611 formed in a layer different from the first touch wire 61 and the first touch terminal electrode 6b1. The second touch relay wiring 620 is formed in a layer different from the second touch wire 62 and the second touch terminal electrode 6b2 and has a first relay wiring portion 621 formed in a layer different from the first relay wiring portion 611.SELECTED DRAWING: Figure 9

Description

本開示は、インセルタッチパネルに関する。 The present disclosure relates to an in-cell touch panel.

近年、タッチ機能及び表示機能の両機能を有する液晶表示装置の開発が進められている。タッチ機能を有する液晶表示装置では、例えば、静電容量方式によってタッチセンシングを行う。この場合、ユーザの指やペン等のポインタが表示画面に接触又は近接したときに発生する静電容量の変化をタッチ電極によって検出することで、ユーザがタッチした位置を検知する。 In recent years, the development of a liquid crystal display device having both a touch function and a display function has been promoted. In a liquid crystal display device having a touch function, for example, touch sensing is performed by a capacitance method. In this case, the position touched by the user is detected by detecting the change in capacitance generated when the pointer such as the user's finger or pen touches or approaches the display screen by the touch electrode.

静電容量方式によるタッチセンシングには、指やペン等のタッチ物が液晶表示装置にタッチされたときに、タッチ物とタッチ電極(Rx電極)との静電容量の変化を検出する自己容量方式と、2つのタッチ電極(Rx電極、Tx電極)の間の静電容量の変化を検出する相互容量方式とが知られている。 Touch sensing by the capacitance method is a self-capacitance method that detects a change in capacitance between the touch object and the touch electrode (Rx electrode) when a touch object such as a finger or pen is touched by the liquid crystal display device. And a mutual capacitance method that detects a change in capacitance between two touch electrodes (Rx electrode and Tx electrode) is known.

また、タッチ機能を有する液晶表示装置の構造としては、タッチ機能を備えたタッチパネルを液晶表示パネルの表面に貼り付けるアウトセル方式と、液晶表示装置自体がタッチ機能を備えるインセル方式とが知られている。 Further, as a structure of a liquid crystal display device having a touch function, an out-cell method in which a touch panel having a touch function is attached to the surface of the liquid crystal display panel and an in-cell method in which the liquid crystal display device itself has a touch function are known. ..

例えば、特許文献1に、タッチ機能を有するインセル方式の液晶表示装置が開示されている。特許文献1に開示された液晶表示装置は、行方向に延在する複数のゲート線と列方向に延在する複数のデータ線と、複数の画素の各々に設けられた画素電極と、複数の画素電極に対向して設けられた複数の共通電極(対向電極)と、タッチ線として共通電極に接続された信号線とを備える。特許文献1に開示された液晶表示装置では、タッチ位置を検出するためのタッチ駆動信号を対向電極に供給することで信号線を介してタッチ検出信号を受信して、対向電極の位置における静電容量の変化を検出してタッチ位置を検知している。 For example, Patent Document 1 discloses an in-cell liquid crystal display device having a touch function. The liquid crystal display device disclosed in Patent Document 1 includes a plurality of gate lines extending in the row direction, a plurality of data lines extending in the column direction, a pixel electrode provided for each of the plurality of pixels, and a plurality of pixel electrodes. It includes a plurality of common electrodes (opposite electrodes) provided so as to face the pixel electrodes, and a signal line connected to the common electrode as a touch line. In the liquid crystal display device disclosed in Patent Document 1, the touch drive signal for detecting the touch position is supplied to the counter electrode to receive the touch detection signal via the signal line, and the electrostatic at the position of the counter electrode is electrostatic. The touch position is detected by detecting the change in capacitance.

国際公開第2017/213173号International Publication No. 2017/213173

タッチ機能を有するインセル方式の液晶表示装置であるインセルタッチパネルでは、複数のゲート線及び複数のデータ線に加えて、複数の共通電極に接続された複数のタッチ線が設けられる。複数のゲート線、複数のデータ線及び複数のタッチ線は、インセルタッチパネルの額縁領域の端子電極に接続する必要がある。このため、インセルタッチパネルでは、複数のゲート線及び複数のデータ線を額縁領域の端部に集約させるだけではなく、複数のタッチ線についても額縁領域の端部に集約させる必要がある。この場合、これらの配線は、画像表示領域から額縁領域に引き出したときに、端子部に向かって斜めに形成される。また、これらの配線は、額縁領域で集約されて混雑する中で、ショートしないように引き回す必要がある。この結果、配線レイアウトの設計尤度が低くなり、額縁領域が大きくなってしまう。 The in-cell touch panel, which is an in-cell liquid crystal display device having a touch function, is provided with a plurality of touch lines connected to a plurality of common electrodes in addition to a plurality of gate lines and a plurality of data lines. The plurality of gate lines, the plurality of data lines, and the plurality of touch lines need to be connected to the terminal electrodes in the frame region of the in-cell touch panel. Therefore, in the in-cell touch panel, it is necessary not only to collect a plurality of gate lines and a plurality of data lines at the end of the frame area, but also to collect a plurality of touch lines at the end of the frame area. In this case, these wirings are formed obliquely toward the terminal portion when pulled out from the image display area to the frame area. In addition, these wirings need to be routed so as not to be short-circuited while they are concentrated and congested in the frame area. As a result, the design likelihood of the wiring layout becomes low, and the frame area becomes large.

特に、共通電極に接続されたタッチ線は、データ線と同じ方向に沿って形成することが考えられる。例えば、データ線とタッチ線とをいずれも列方向に延在させることが考えられる。これにより、データ線及びタッチ線を、額縁領域における列方向側の端部に実装されたタッチ機能付きソースドライバに容易に接続することができる。 In particular, the touch line connected to the common electrode may be formed along the same direction as the data line. For example, it is conceivable to extend both the data line and the touch line in the column direction. As a result, the data line and the touch line can be easily connected to the source driver with a touch function mounted at the end portion on the column direction side in the frame area.

この場合、複数のデータ線と複数のタッチ線とを額縁領域に集約してタッチ機能付きソースドライバが実装される1つの端子部に接続する。このため、複数のデータ線及び複数のタッチ線の各配線がショートしないように引き回そうとすると、額縁領域が大きくなってしまう。 In this case, a plurality of data lines and a plurality of touch lines are aggregated in a frame area and connected to one terminal portion on which a source driver with a touch function is mounted. Therefore, if the wiring of the plurality of data lines and the plurality of touch lines is laid out so as not to be short-circuited, the frame area becomes large.

本開示は、このような課題を解決するためになされたものであり、額縁領域を広げることなく複数のタッチ線を端子部に容易に接続することができるインセルタッチパネルを提供することを目的とする。 The present disclosure has been made to solve such a problem, and an object of the present disclosure is to provide an in-cell touch panel capable of easily connecting a plurality of touch lines to a terminal portion without expanding the frame area. ..

上記目的を達成するために、本開示に係るインセルタッチパネルの一態様は、第1方向と前記第1方向に直交する第2方向とに配列された複数の画素によって構成された画像表示領域及び前記画像表示領域を囲む額縁領域を有するインセルタッチパネルであって、前記複数の画素の各々に設けられたトランジスタ及び画素電極と、前記第1方向及び前記第2方向の各々に配列され、各々が1つ以上の前記画素電極に対向するとともに互いに分離して設けられた複数の共通電極と、前記第1方向に沿って延在し、前記複数の画素の各々における前記トランジスタにゲート信号を供給する複数のゲート線と、前記第2方向に沿って延在し、前記複数の画素の各々における前記トランジスタにデータ信号を供給する複数のデータ線と、前記第2方向に沿って延在し、各々に対応する共通電極に接続された複数のタッチ線と、前記額縁領域に設けられ、前記複数のタッチ線と電気的に接続された複数のタッチ端子電極を含む端子部とを備え、前記複数のタッチ線は、第1タッチ線と第2タッチ線とを含み、前記複数のタッチ端子電極は、第1タッチ中継配線を介して前記第1タッチ線と電気的に接続された第1タッチ端子電極と、第2タッチ中継配線を介して前記第2タッチ線と電気的に接続された第2タッチ端子電極とを含み、前記第1タッチ中継配線は、前記第1タッチ線及び前記第1タッチ端子電極とは異なる層に形成された第1中継配線部を有し、前記第2タッチ中継配線は、前記第2タッチ線及び前記第2タッチ端子電極とは異なる層に形成されるとともに前記第1タッチ中継配線の前記第1タッチ中継配線とは異なる層に形成された第1中継配線部を有する。 In order to achieve the above object, one aspect of the in-cell touch panel according to the present disclosure is an image display area composed of a plurality of pixels arranged in a first direction and a second direction orthogonal to the first direction, and the above. An in-cell touch panel having a frame area surrounding an image display area, in which transistors and pixel electrodes provided in each of the plurality of pixels are arranged in each of the first direction and the second direction, and each of them is one. A plurality of common electrodes facing the pixel electrodes and separately provided from each other, and a plurality of electrodes extending along the first direction and supplying a gate signal to the transistor in each of the plurality of pixels. A gate line, a plurality of data lines extending along the second direction and supplying a data signal to the transistor in each of the plurality of pixels, and a plurality of data lines extending along the second direction corresponding to each. A plurality of touch wires connected to the common electrode and a terminal portion including a plurality of touch terminal electrodes provided in the frame region and electrically connected to the plurality of touch wires are provided. Includes a first touch line and a second touch line, and the plurality of touch terminal electrodes are a first touch terminal electrode electrically connected to the first touch line via a first touch relay wiring. The first touch relay wiring includes the second touch terminal electrode electrically connected to the second touch wire via the second touch relay wiring, and the first touch relay wiring includes the first touch wire and the first touch terminal electrode. Has a first relay wiring portion formed in different layers, and the second touch relay wiring is formed in a layer different from the second touch wire and the second touch terminal electrode, and the first touch relay is formed. It has a first relay wiring portion formed in a layer different from that of the first touch relay wiring of the wiring.

本開示に係るインセルタッチパネルによれば、額縁領域を広げることなく複数のタッチ線を端子部に容易に接続することができる。 According to the in-cell touch panel according to the present disclosure, a plurality of touch lines can be easily connected to the terminal portion without expanding the frame area.

実施の形態に係るインセルタッチパネルの概略構成を模式的に示す図である。It is a figure which shows typically the schematic structure of the in-cell touch panel which concerns on embodiment. 実施の形態に係る画像表示装置に用いられるインセルタッチパネルの画素回路を示す図である。It is a figure which shows the pixel circuit of the in-cell touch panel used in the image display device which concerns on embodiment. 実施の形態に係るインセルタッチパネルの画素の構成の一例を示す平面図である。It is a top view which shows an example of the structure of the pixel of the in-cell touch panel which concerns on embodiment. 実施の形態に係るインセルタッチパネルにおける共通電極の配置の一例を示す図である。It is a figure which shows an example of the arrangement of the common electrode in the in-cell touch panel which concerns on embodiment. インセルタッチパネルにおける画像表示駆動とタッチ位置検出駆動との一例を示す図である。It is a figure which shows an example of the image display drive and touch position detection drive in an in-cell touch panel. インセルタッチパネルにおける画像表示駆動とタッチ位置検出駆動との他の一例を示す図である。It is a figure which shows another example of the image display drive and the touch position detection drive in an in-cell touch panel. 図3のVI−VI線における実施の形態1に係るインセルタッチパネルの断面図である。It is sectional drawing of the in-cell touch panel which concerns on Embodiment 1 in the VI-VI line of FIG. 図3のVII−VII線における実施の形態1に係るインセルタッチパネルの断面図である。It is sectional drawing of the in-cell touch panel which concerns on Embodiment 1 in line VII-VII of FIG. 実施の形態に係るインセルタッチパネルにおけるソース端子部側の額縁領域周辺の構造を模式的に示す拡大平面図である。It is an enlarged plan view which shows typically the structure around the frame area on the source terminal part side in the in-cell touch panel which concerns on embodiment. 実施の形態に係るインセルタッチパネルにおけるソース端子部側の額縁領域周辺の断面図(第1タッチ中継配線を通る断面図)である。It is sectional drawing (cross-sectional view through the 1st touch relay wiring) around the frame area on the source terminal part side in the in-cell touch panel which concerns on embodiment. 実施の形態に係るインセルタッチパネルにおけるソース端子部側の額縁領域周辺の断面図(第2タッチ中継配線を通る断面図)である。It is sectional drawing (cross-sectional view through the 2nd touch relay wiring) around the frame area on the source terminal part side in the in-cell touch panel which concerns on embodiment. 実施の形態に係るインセルタッチパネルにおけるソース端子部側の額縁領域周辺の断面図(第1ソース中継配線を通る断面図)である。It is sectional drawing (cross-sectional view through the 1st source relay wiring) around the frame area on the source terminal part side in the in-cell touch panel which concerns on embodiment. 実施の形態に係るインセルタッチパネルにおけるソース端子部側の額縁領域周辺の断面図(第2ソース中継配線を通る断面図)である。It is sectional drawing (cross-sectional view through the 2nd source relay wiring) around the frame area on the source terminal part side in the in-cell touch panel which concerns on embodiment. 実施の形態に係るインセルタッチパネルにおけるゲート端子部側の額縁領域周辺の断面図(ゲート中継配線を通る断面図)である。It is sectional drawing (cross-sectional view through gate relay wiring) around the frame area on the gate terminal part side in the in-cell touch panel which concerns on embodiment. 変形例1に係るインセルタッチパネルにおけるソース端子部側の額縁領域周辺の断面図である。It is sectional drawing around the frame area of the source terminal part side in the in-cell touch panel which concerns on modification 1. FIG. 変形例2に係るインセルタッチパネルにおけるソース端子部側の額縁領域周辺の断面図である。It is sectional drawing around the frame area of the source terminal part side in the in-cell touch panel which concerns on modification 2. FIG. 変形例3に係るインセルタッチパネルにおけるソース端子部側の額縁領域周辺の断面図である。It is sectional drawing around the frame area of the source terminal part side in the in-cell touch panel which concerns on modification 3. FIG.

以下、本開示の実施の形態について説明する。なお、以下に説明する実施の形態は、いずれも本開示の一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、及び、構成要素の配置位置や接続形態などは、一例であって本開示を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。 Hereinafter, embodiments of the present disclosure will be described. It should be noted that all of the embodiments described below show a specific example of the present disclosure. Therefore, the numerical values, shapes, materials, components, the arrangement positions of the components, the connection form, and the like shown in the following embodiments are examples and are not intended to limit the present disclosure. Therefore, among the components in the following embodiments, the components not described in the independent claims indicating the highest level concept of the present disclosure will be described as arbitrary components.

各図は模式図であり、必ずしも厳密に図示されたものではない。したがって、各図において縮尺等は必ずしも一致していない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。 Each figure is a schematic view and is not necessarily exactly illustrated. Therefore, the scales and the like do not always match in each figure. Further, in each figure, the same reference numerals are given to substantially the same configurations, and duplicate description will be omitted or simplified.

(実施の形態)
実施の形態に係るインセルタッチパネル1を用いた画像表示装置2の概略構成について、図1〜図4を用いて説明する。図1は、実施の形態1に係る画像表示装置2の概略構成を模式的に示す図である。図2は、同画像表示装置2に用いられるインセルタッチパネル1の画素回路を示す図である。図3は、同インセルタッチパネル1の画素PXの構成の一例を示す平面図である。図4は、同インセルタッチパネル1における共通電極30の配置の一例を示す図である。なお、図2において、「G」はゲート線40を示し、「D」はデータ線50を示し、「T」はタッチ線60を示している。また、図4において、黒丸は、各共通電極30とタッチ線60とのコンタクト部を示している。
(Embodiment)
The schematic configuration of the image display device 2 using the in-cell touch panel 1 according to the embodiment will be described with reference to FIGS. 1 to 4. FIG. 1 is a diagram schematically showing a schematic configuration of an image display device 2 according to a first embodiment. FIG. 2 is a diagram showing a pixel circuit of the in-cell touch panel 1 used in the image display device 2. FIG. 3 is a plan view showing an example of the configuration of the pixel PX of the in-cell touch panel 1. FIG. 4 is a diagram showing an example of the arrangement of the common electrodes 30 in the in-cell touch panel 1. In FIG. 2, “G” indicates a gate line 40, “D” indicates a data line 50, and “T” indicates a touch line 60. Further, in FIG. 4, black circles indicate contact portions between the common electrodes 30 and the touch line 60.

画像表示装置2は、静止画像又は動画像の画像(映像)を表示する表示装置の一例である。図1に示すように、画像表示装置2は、インセルタッチパネル1と、バックライト3と、画像処理部4とを備える。 The image display device 2 is an example of a display device that displays an image (video) of a still image or a moving image. As shown in FIG. 1, the image display device 2 includes an in-cell touch panel 1, a backlight 3, and an image processing unit 4.

インセルタッチパネル1は、画像が表示される液晶表示パネルである。インセルタッチパネル1は、第1基板100と、第1基板100に対向する第2基板200と、第1基板100と第2基板200との間に配置された液晶層(不図示)とを含む液晶セルを備える。なお、インセルタッチパネル1は、一対の偏光板(不図示)を有する。一対の偏光板は、液晶セルに貼り合わされている。例えば、一対の偏光板の一方が第1基板100の外面に形成され、一対の偏光板の他方が第2基板200の外面に形成される。一対の偏光板は、偏光方向が互いに直交するように配置されている。また、一対の偏光板には、位相差板が貼り合わされていてもよい。 The in-cell touch panel 1 is a liquid crystal display panel on which an image is displayed. The in-cell touch panel 1 is a liquid crystal including a first substrate 100, a second substrate 200 facing the first substrate 100, and a liquid crystal layer (not shown) arranged between the first substrate 100 and the second substrate 200. It has a cell. The in-cell touch panel 1 has a pair of polarizing plates (not shown). A pair of polarizing plates are attached to a liquid crystal cell. For example, one of the pair of polarizing plates is formed on the outer surface of the first substrate 100, and the other of the pair of polarizing plates is formed on the outer surface of the second substrate 200. The pair of polarizing plates are arranged so that the polarization directions are orthogonal to each other. Further, a retardation plate may be attached to the pair of polarizing plates.

インセルタッチパネル1は、バックライト3の光出射側に配置される。したがって、インセルタッチパネル1には、バックライト3から出射した光が入射する。本実施の形態では、第1基板100がバックライト3側に位置し、第2基板200が観察者側に位置する。 The in-cell touch panel 1 is arranged on the light emitting side of the backlight 3. Therefore, the light emitted from the backlight 3 is incident on the in-cell touch panel 1. In the present embodiment, the first substrate 100 is located on the backlight 3 side, and the second substrate 200 is located on the observer side.

インセルタッチパネル1の液晶駆動方式は、例えばIPS(In−Plane Switching)方式及びFFS(Fringe Field Switching)方式等の横電界方式である。また、インセルタッチパネル1は、例えば、ノーマリーブラック方式により電圧の制御が行われるが、電圧制御の方式は、ノーマリーブラック方式に限らない。 The liquid crystal drive system of the in-cell touch panel 1 is a lateral electric field system such as an IPS (In-Plane Switching) system and an FFS (Fringe Field Switching) system. Further, in the in-cell touch panel 1, for example, the voltage is controlled by the normally black method, but the voltage control method is not limited to the normally black method.

図1及び図2に示すように、インセルタッチパネル1は、画像表示領域1a(アクティブ領域)と、画像表示領域1aを囲む額縁領域1bとを有する。画像表示領域1aには、カラー画像又はモノクロ画像が表示される。 As shown in FIGS. 1 and 2, the in-cell touch panel 1 has an image display area 1a (active area) and a frame area 1b surrounding the image display area 1a. A color image or a monochrome image is displayed in the image display area 1a.

画像表示領域1aは、画像が表示される表示領域(有効領域)であり、例えば、第1方向と第1方向に交差する第2方向とに配列された複数の画素PXによって構成されている。本実施の形態において、第1方向と第2方向とは直交している。具体的には、第1方向は、行方向であり、第2方向は、行方向に直交する列方向である。したがって、画像表示領域1aは、行方向と列方向とに配列された複数の画素PXによって構成されている。つまり、複数の画素PXは、マトリクス状に配列されている。 The image display area 1a is a display area (effective area) in which an image is displayed, and is composed of, for example, a plurality of pixel PXs arranged in a first direction and a second direction intersecting the first direction. In the present embodiment, the first direction and the second direction are orthogonal to each other. Specifically, the first direction is the row direction, and the second direction is the column direction orthogonal to the row direction. Therefore, the image display area 1a is composed of a plurality of pixels PX arranged in the row direction and the column direction. That is, the plurality of pixels PX are arranged in a matrix.

額縁領域1bは、インセルタッチパネル1の周辺領域であって、画像表示領域1aの外側に位置する領域である。また、額縁領域1bは、画像が表示されない非表示領域(無効領域)である。本実施の形態において、インセルタッチパネル1の平面視形状は、矩形状である。したがって、画像表示領域1aの平面視形状は、矩形状であり、額縁領域1bの平面視形状は、矩形枠状である。 The frame area 1b is a peripheral area of the in-cell touch panel 1 and is an area located outside the image display area 1a. Further, the frame area 1b is a non-display area (invalid area) in which an image is not displayed. In the present embodiment, the in-cell touch panel 1 has a rectangular shape in a plan view. Therefore, the plan view shape of the image display area 1a is rectangular, and the plan view shape of the frame area 1b is a rectangular frame shape.

複数の画素PXは、行方向に沿って周期的に繰り返して配列された複数種の画素によって構成されている。具体的には、複数の画素PXは、赤色画素PXR、緑色画素PXG及び青色画素PXBの3種類の画素によって構成されている。この場合、本実施の形態では、赤色画素PXR、緑色画素PXG及び青色画素PXBの3つの画素がこの順で1組となって行方向に沿って繰り返して配列されている。また、列方向には、同一種類の画素PXが配列されている。なお、赤色画素PXR、緑色画素PXG及び青色画素PXBの配列順序はこれに限らない。 The plurality of pixels PX are composed of a plurality of types of pixels arranged periodically and repeatedly along the row direction. Specifically, the plurality of pixels PX are composed of three types of pixels: a red pixel PXR, a green pixel PXG, and a blue pixel PXB. In this case, in the present embodiment, the three pixels of the red pixel PXR, the green pixel PXG, and the blue pixel PXB are arranged in this order as a set repeatedly along the row direction. Further, the same type of pixels PX are arranged in the column direction. The arrangement order of the red pixel PXR, the green pixel PXG, and the blue pixel PXB is not limited to this.

図2に示すように、インセルタッチパネル1は、複数の画素PXの各々に設けられたトランジスタ10及び画素電極20と、画素電極20に対向する共通電極30とを備える。 As shown in FIG. 2, the in-cell touch panel 1 includes a transistor 10 and a pixel electrode 20 provided in each of a plurality of pixel PXs, and a common electrode 30 facing the pixel electrode 20.

また、インセルタッチパネル1は、第1方向である行方向に延在する複数のゲート線40(走査線)と、第1方向に直交する第2方向である列方向に延在する複数のデータ線50(映像信号線)とを備える。各画素PXは、行方向に延在するゲート線40と列方向に延在するデータ線50とによって囲まれる領域である。 Further, the in-cell touch panel 1 has a plurality of gate lines 40 (scanning lines) extending in the row direction which is the first direction, and a plurality of data lines extending in the column direction which is the second direction orthogonal to the first direction. 50 (video signal line) is provided. Each pixel PX is an area surrounded by a gate line 40 extending in the row direction and a data line 50 extending in the column direction.

本実施の形態におけるインセルタッチパネル1は、表示機能だけではなく、タッチ機能を有するインセル型の液晶表示パネルである。したがって、インセルタッチパネル1は、さらに、ユーザがインセルタッチパネル1をタッチしたときのタッチ位置を検出するための複数のタッチ線60を備える。複数のタッチ線60は、複数のデータ線50と同じ方向に延在している。具体的には、複数のタッチ線60は、列方向に延在している。 The in-cell touch panel 1 in the present embodiment is an in-cell type liquid crystal display panel having not only a display function but also a touch function. Therefore, the in-cell touch panel 1 further includes a plurality of touch lines 60 for detecting the touch position when the user touches the in-cell touch panel 1. The plurality of touch lines 60 extend in the same direction as the plurality of data lines 50. Specifically, the plurality of touch lines 60 extend in the row direction.

トランジスタ10は、薄膜トランジスタであり、図2に示すように、ゲート電極10G、ソース電極10S及びドレイン電極10Dを有する。なお、本明細書において、ソース電極10S及びドレイン電極10Dは、まとめてソースドレイン電極と記載することもあり、ソースドレイン電極とは、ソース電極10S及びドレイン電極10Dの少なくとも一方のこと、ソース電極10S及びドレイン電極10Dのいずれかのみのこと、あるいは、ソース電極10S及びドレイン電極10Dの両方のことを意味する。 The transistor 10 is a thin film transistor and has a gate electrode 10G, a source electrode 10S and a drain electrode 10D as shown in FIG. In the present specification, the source electrode 10S and the drain electrode 10D may be collectively referred to as a source / drain electrode, and the source / drain electrode is at least one of the source electrode 10S and the drain electrode 10D, that is, the source electrode 10S. And only one of the drain electrode 10D, or both the source electrode 10S and the drain electrode 10D.

画素電極20は、複数の画素PXの各々に設けられている。画素電極20は、例えば、ゲート線40とデータ線50との交差部に設けられる。画素電極20は、複数の画素PXの各々において、当該画素PXに対応するトランジスタ10を介して当該画素PXに対応するゲート線40及びデータ線50と接続されている。 The pixel electrode 20 is provided on each of the plurality of pixel PXs. The pixel electrode 20 is provided, for example, at the intersection of the gate line 40 and the data line 50. The pixel electrode 20 is connected to the gate line 40 and the data line 50 corresponding to the pixel PX at each of the plurality of pixel PXs via a transistor 10 corresponding to the pixel PX.

本実施の形態において、トランジスタ10及び画素電極20は、各画素PXに1つずつ設けられている。なお、トランジスタ10及び画素電極20は、各画素PXに複数ずつ設けられていてもよい。 In this embodiment, one transistor 10 and one pixel electrode 20 are provided for each pixel PX. A plurality of transistors 10 and pixel electrodes 20 may be provided in each pixel PX.

図3に示すように、各画素PXにおける画素電極20は、列方向にストライプ状に延在する複数本のライン電極を有する櫛歯状の電極である。各画素電極20において、全てのライン電極は、略平行に形成されており、隣り合う2本のライン電極の間隔(スリット幅)は一定である。また、画素電極20のライン電極は、各画素PX内において、行方向及び列方向に対して傾斜している。この場合、本実施の形態では、列方向に隣り合う2つの画素PXでライン電極の向きを反転させており、ライン電極は、列方向の2画素分で略「く」の字状となるように形成されている。つまり、列方向に配列された複数の画素電極20は、列方向に沿ってジグサグ状となるように形成されている。なお、ライン電極は、傾斜せずに、列方向と平行に形成されていてもよい。 As shown in FIG. 3, the pixel electrode 20 in each pixel PX is a comb-shaped electrode having a plurality of line electrodes extending in a stripe shape in the row direction. In each pixel electrode 20, all the line electrodes are formed substantially in parallel, and the distance (slit width) between the two adjacent line electrodes is constant. Further, the line electrodes of the pixel electrodes 20 are inclined with respect to the row direction and the column direction in each pixel PX. In this case, in the present embodiment, the direction of the line electrode is reversed by two pixels PX adjacent to each other in the row direction, and the line electrode has a substantially "<" shape for two pixels in the row direction. Is formed in. That is, the plurality of pixel electrodes 20 arranged in the row direction are formed so as to have a zigzag shape along the row direction. The line electrode may be formed parallel to the row direction without being inclined.

共通電極30は、画素電極20に対向する対向電極である。図4に示すように、本実施の形態において、共通電極30は、複数設けられている。複数の共通電極30は、行方向及び列方向の各々に配列されている。つまり、複数の共通電極30は、マトリクス状に配列されている。複数の共通電極30の各々には、同一の共通電圧(Vcom)が印加される。 The common electrode 30 is a counter electrode facing the pixel electrode 20. As shown in FIG. 4, a plurality of common electrodes 30 are provided in the present embodiment. The plurality of common electrodes 30 are arranged in each of the row direction and the column direction. That is, the plurality of common electrodes 30 are arranged in a matrix. The same common voltage (Vcom) is applied to each of the plurality of common electrodes 30.

複数の共通電極30の各々は、矩形状であり、1つ以上の画素電極20に対向している。本実施の形態において、複数の共通電極30の各々は、複数の画素PXにわたって設けられた矩形状であり、矩形領域に存在する複数の画素PXに対応する複数の画素電極20に対向している。例えば、複数の共通電極30は、一辺が数十〜数十個の複数の画素PXからなる矩形状に形成されている。 Each of the plurality of common electrodes 30 has a rectangular shape and faces one or more pixel electrodes 20. In the present embodiment, each of the plurality of common electrodes 30 has a rectangular shape provided over the plurality of pixel PXs, and faces the plurality of pixel electrodes 20 corresponding to the plurality of pixel PXs existing in the rectangular region. .. For example, the plurality of common electrodes 30 are formed in a rectangular shape having a plurality of pixels PX having tens to tens of sides on each side.

本実施の形態におけるインセルタッチパネル1は、自己容量方式の静電容量方式によるタッチセンシング機能を有する液晶表示パネルである。したがって、共通電極30は、画素電極20との間で容量を形成するタッチ電極でもある。つまり、共通電極30は、画素電極20と対になって、画像表示駆動の際に用いられるだけではなく、タッチ位置検出駆動の際にも用いられる。複数の共通電極30の各々は、タッチ位置を検出するための単位電極(タッチ電極)である。 The in-cell touch panel 1 in the present embodiment is a liquid crystal display panel having a touch sensing function by a self-capacitance method. Therefore, the common electrode 30 is also a touch electrode that forms a capacitance with the pixel electrode 20. That is, the common electrode 30 is paired with the pixel electrode 20 and is used not only when driving the image display but also when driving the touch position detection. Each of the plurality of common electrodes 30 is a unit electrode (touch electrode) for detecting the touch position.

例えば、1つの共通電極30のサイズは、40×40画素分である。つまり、1つの共通電極30の行方向及び列方向の長さが画素40個分の長さである。この場合、1つの共通電極30における1本のタッチ線60とのコンタクト部は、40ヵ所となる。なお、1つの共通電極30のサイズは、これに限るものではなく、32×32画素分であってもよし、また、正方形に限らず、長方形であってもよい。 For example, the size of one common electrode 30 is 40 × 40 pixels. That is, the length of one common electrode 30 in the row direction and the column direction is the length of 40 pixels. In this case, there are 40 contact portions with one touch line 60 in one common electrode 30. The size of one common electrode 30 is not limited to this, and may be 32 × 32 pixels, and may be rectangular as well as square.

行方向に延在する複数のゲート線40の各々は、複数の画素PXの各々におけるトランジスタ10にゲート信号を供給する。図2に示すように、複数のゲート線40の各々は、画像表示領域1a内において、列方向に隣り合う2つの画素PXの境界部に設けられている。具体的には、各ゲート線40は、列方向に隣り合う2の画素列の間に設けられている。図3に示すように、本実施の形態において、複数のゲート線40は、直線状に行方向に延在している。 Each of the plurality of gate lines 40 extending in the row direction supplies a gate signal to the transistor 10 in each of the plurality of pixels PX. As shown in FIG. 2, each of the plurality of gate lines 40 is provided at the boundary between two pixels PX adjacent to each other in the column direction in the image display area 1a. Specifically, each gate line 40 is provided between two pixel rows adjacent to each other in the row direction. As shown in FIG. 3, in the present embodiment, the plurality of gate lines 40 extend linearly in the row direction.

各ゲート線40は、行方向に配列された複数の画素PXの各々のトランジスタ10と接続されている。つまり、各ゲート線40は、各画素PXにおいて、1つのトランジスタ10と接続されている。具体的には、図2に示すように、各ゲート線40は、各トランジスタ10のゲート電極10Gと接続されている。 Each gate line 40 is connected to each transistor 10 of a plurality of pixels PX arranged in the row direction. That is, each gate line 40 is connected to one transistor 10 in each pixel PX. Specifically, as shown in FIG. 2, each gate wire 40 is connected to the gate electrode 10G of each transistor 10.

本実施の形態において、インセルタッチパネル1は、デュアルゲート構造であり、2G1Dの配線接続構造を有している。したがって、複数のゲート線40は、列方向に隣り合う2つの画素PXの境界部ごとに2本ずつ設けられている。つまり、列方向に隣り合う2つの画素列の境界部ごとに、ゲート線40が2本ずつ設けられている。 In the present embodiment, the in-cell touch panel 1 has a dual gate structure and has a 2G1D wiring connection structure. Therefore, two plurality of gate lines 40 are provided for each boundary portion of two pixel PXs adjacent to each other in the column direction. That is, two gate lines 40 are provided for each boundary portion of two pixel rows adjacent to each other in the row direction.

列方向に延在する複数のデータ線50の各々は、複数の画素PXの各々におけるトランジスタ10にデータ信号(映像信号)を供給する。複数のデータ線50の各々は、画像表示領域1a内において、行方向に隣り合う2つの画素PXの境界部に設けられている。具体的には、各データ線50は、行方向に隣り合う2つの画素列の間に設けられている。 Each of the plurality of data lines 50 extending in the column direction supplies a data signal (video signal) to the transistor 10 in each of the plurality of pixels PX. Each of the plurality of data lines 50 is provided at the boundary between two pixels PX adjacent to each other in the row direction in the image display area 1a. Specifically, each data line 50 is provided between two pixel rows adjacent to each other in the row direction.

図3に示すように、本実施の形態において、複数のデータ線50は、画素電極20のライン電極の形状に沿って列方向に延在している。具体的には、各データ線50は、列方向に隣り合う2つの画素PXで向きを反転させており、列方向の2画素分で略「く」の字状となるように形成されている。つまり、各データ線50は、画素電極20と同様に、列方向に沿ってジグサグ状となるように形成されている。なお、複数のデータ線50は、直線状に列方向に延在していてもよい。 As shown in FIG. 3, in the present embodiment, the plurality of data lines 50 extend in the column direction along the shape of the line electrode of the pixel electrode 20. Specifically, each data line 50 has its orientation reversed by two pixels PX adjacent to each other in the column direction, and is formed so as to form a substantially "<" shape with two pixels in the column direction. .. That is, each data line 50 is formed so as to have a zigzag shape along the column direction, similarly to the pixel electrode 20. The plurality of data lines 50 may extend linearly in the column direction.

各データ線50は、列方向に配列された複数の画素PXの各々のトランジスタ10と接続されている。つまり、各データ線50は、各画素PXにおいて、1つのトランジスタ10と接続されている。具体的には、図2に示すように、各データ線50は、各トランジスタ10のドレイン電極10Dと接続されている。つまり、本実施の形態において、データ線50は、ドレイン線である。 Each data line 50 is connected to each transistor 10 of a plurality of pixels PX arranged in the column direction. That is, each data line 50 is connected to one transistor 10 in each pixel PX. Specifically, as shown in FIG. 2, each data line 50 is connected to the drain electrode 10D of each transistor 10. That is, in the present embodiment, the data line 50 is a drain line.

列方向に延在する複数のタッチ線60の各々は、データ線50と同様に、画像表示領域1a内において、行方向に隣り合う2つの画素PXの境界部に設けられている。具体的には、タッチ線60は、行方向に隣り合う2つの画素列の間に設けられている。 Like the data line 50, each of the plurality of touch lines 60 extending in the column direction is provided at the boundary between two pixels PX adjacent to each other in the row direction in the image display area 1a. Specifically, the touch line 60 is provided between two pixel rows adjacent to each other in the row direction.

図4に示すように、複数のタッチ線60は、複数の共通電極30のうち列方向に配列された複数の共通電極30と一対一で接続されている。具体的には、列方向に配列された複数の共通電極30の各列における複数のタッチ線60(列タッチ線群)の各々は、当該列に含まれる複数の共通電極30の全てを横断するように設けられているが、当該列に含まれる複数の共通電極30のいずれか1つのみに接続されている。したがって、各共通電極30は、当該共通電極30を横断する複数のタッチ線60のうちのいずれか1つと接続されているが、他の残りのタッチ線60とは接続されておらず絶縁されている。詳細は後述するが、タッチ線60と共通電極30とは絶縁膜を介して形成されており、タッチ線60と当該タッチ線60に対応する共通電極30とは絶縁膜に形成されたコンタクトホールを介して接続されている。 As shown in FIG. 4, the plurality of touch lines 60 are connected one-to-one with a plurality of common electrodes 30 arranged in the row direction among the plurality of common electrodes 30. Specifically, each of the plurality of touch lines 60 (row touch line group) in each row of the plurality of common electrodes 30 arranged in the row direction crosses all of the plurality of common electrodes 30 included in the row. However, it is connected to only one of a plurality of common electrodes 30 included in the row. Therefore, each common electrode 30 is connected to any one of the plurality of touch wires 60 traversing the common electrode 30, but is not connected to the other remaining touch wires 60 and is insulated. There is. Although the details will be described later, the touch wire 60 and the common electrode 30 are formed through an insulating film, and the touch wire 60 and the common electrode 30 corresponding to the touch wire 60 have a contact hole formed in the insulating film. It is connected via.

図3に示すように、本実施の形態において、複数のタッチ線60は、データ線50と同様に、画素電極20のライン電極の形状に沿って列方向に延在している。具体的には、各タッチ線60は、列方向に隣り合う2つの画素PXで向きを反転させており、列方向の2画素分で略「く」の字状となるように形成されている。つまり、各タッチ線60は、列方向に沿ってジグサグ状となるように形成されている。なお、複数のタッチ線60は、直線状に列方向に延在していてもよい。 As shown in FIG. 3, in the present embodiment, the plurality of touch lines 60 extend in the row direction along the shape of the line electrodes of the pixel electrodes 20, similarly to the data lines 50. Specifically, each touch line 60 has its orientation reversed by two pixels PX adjacent to each other in the column direction, and is formed so as to form a substantially "<" shape with two pixels in the column direction. .. That is, each touch line 60 is formed so as to have a zigzag shape along the row direction. The plurality of touch lines 60 may extend linearly in the row direction.

図2及び図3に示すように、複数のデータ線50と複数のタッチ線60とは、行方向に隣り合う2つの画素PXの境界部ごとに1本ずつ交互に繰り返して設けられている。具体的には、データ線50及びタッチ線60の各々は、画素列ごとに間引いて設けられており、互い違いとなるように行方向に隣り合う2つの画素列ごと(2列ごと)に設けられている。例えば、データ線50が画素PXの奇数列に設けられている場合、タッチ線60は画素PXの偶数列に設けられる。逆に、データ線50が画素PXの偶数行に設けられている場合、タッチ線60は画素PXの奇数行に設けられる。 As shown in FIGS. 2 and 3, the plurality of data lines 50 and the plurality of touch lines 60 are alternately and repeatedly provided one by one at the boundary portion of two pixels PX adjacent to each other in the row direction. Specifically, each of the data line 50 and the touch line 60 is provided by thinning out for each pixel column, and is provided for each of two pixel columns (every two columns) adjacent to each other in the row direction so as to be staggered. ing. For example, when the data line 50 is provided in an odd row of pixels PX, the touch line 60 is provided in an even row of pixels PX. On the contrary, when the data line 50 is provided on the even-numbered lines of the pixel PX, the touch line 60 is provided on the odd-numbered lines of the pixel PX.

図1に示すように、インセルタッチパネル1は、入力された映像信号に応じた画像を表示するために、ゲートドライバ5及びソースドライバ6を有する。ゲートドライバ5及びソースドライバ6は、例えばドライバIC(ICパッケージ)である。ゲートドライバ5及びソースドライバ6は、インセルタッチパネル1の額縁領域1bに実装される。 As shown in FIG. 1, the in-cell touch panel 1 has a gate driver 5 and a source driver 6 in order to display an image corresponding to an input video signal. The gate driver 5 and the source driver 6 are, for example, driver ICs (IC packages). The gate driver 5 and the source driver 6 are mounted in the frame area 1b of the in-cell touch panel 1.

具体的には、ゲートドライバ5は、第1基板100の額縁領域1bに設けられたゲート端子部GTPに実装される。ゲート端子部GTPは、ゲートドライバ5が実装される実装部である。ゲート端子部GTPは、額縁領域1bの1ヵ所に設けられていてもよいし、複数箇所に設けられていてもよい。ゲートドライバ5は、例えば、COF(Chip on Film)方式又はCOG(Chip on Glass)方式によって第1基板100のゲート端子部GTPに実装される。 Specifically, the gate driver 5 is mounted on the gate terminal portion GTP provided in the frame region 1b of the first substrate 100. The gate terminal portion GTP is a mounting portion on which the gate driver 5 is mounted. The gate terminal portion GTP may be provided at one place in the frame area 1b, or may be provided at a plurality of places. The gate driver 5 is mounted on the gate terminal GTP of the first substrate 100 by, for example, a COF (Chip on Film) method or a COG (Chip on Glass) method.

ゲート端子部GTPは、複数のゲート線40と電気的に接続された複数のゲート端子電極5aを含む。ゲート端子部GTPの複数のゲート端子電極5aにゲートドライバ5が接続されることで、ゲートドライバ5からのゲート信号がゲート端子電極5aを介してゲート線40に供給される。 The gate terminal portion GTP includes a plurality of gate terminal electrodes 5a electrically connected to the plurality of gate wires 40. By connecting the gate driver 5 to the plurality of gate terminal electrodes 5a of the gate terminal portion GTP, the gate signal from the gate driver 5 is supplied to the gate wire 40 via the gate terminal electrode 5a.

また、ソースドライバ6は、第1基板100の額縁領域1bに設けられたソース端子部STPに実装される。ソース端子部STPは、ソースドライバ6が実装される実装部である。ソース端子部STPは、額縁領域1bの1ヵ所に設けられていてもよいし、複数箇所に設けられていてもよい。ソースドライバ6は、例えば、COF方式又はCOG方式によって第1基板100のソース端子部STPに実装される。 Further, the source driver 6 is mounted on the source terminal portion STP provided in the frame region 1b of the first substrate 100. The source terminal portion STP is a mounting portion on which the source driver 6 is mounted. The source terminal portion STP may be provided at one place in the frame area 1b, or may be provided at a plurality of places. The source driver 6 is mounted on the source terminal portion STP of the first substrate 100 by, for example, a COF method or a COG method.

ソース端子部STPは、複数のデータ線50と電気的に接続された複数のソース端子電極6aを含む。ソース端子部STPの複数のソース端子電極6aにソースドライバ6が接続されることで、ソースドライバ6からのデータ信号がソース端子電極6aを介してデータ線50に供給される。 The source terminal STP includes a plurality of source terminal electrodes 6a electrically connected to the plurality of data lines 50. By connecting the source driver 6 to the plurality of source terminal electrodes 6a of the source terminal portion STP, the data signal from the source driver 6 is supplied to the data line 50 via the source terminal electrode 6a.

本実施の形態において、ソース端子部STPは、さらに、複数のタッチ線60と電気的に接続された複数のタッチ端子電極6bを含む。つまり、ソース端子部STPは、ソース端子電極6aだけではなく、タッチ端子電極6bを含む。なお、タッチ端子電極6bは、ソース端子部STPとは別に設けられた端子部に設けられていてもよい。 In the present embodiment, the source terminal portion STP further includes a plurality of touch terminal electrodes 6b electrically connected to the plurality of touch wires 60. That is, the source terminal portion STP includes not only the source terminal electrode 6a but also the touch terminal electrode 6b. The touch terminal electrode 6b may be provided in a terminal portion provided separately from the source terminal portion STP.

ゲート端子部GTPとソース端子部STPとは、矩形状のインセルタッチパネル1の異なる辺に設けられているが、同じ辺に設けられていてもよい。 The gate terminal portion GTP and the source terminal portion STP are provided on different sides of the rectangular in-cell touch panel 1, but may be provided on the same side.

ゲートドライバ5及びソースドライバ6をCOF方式によって実装する場合、FFC(Flexible Flat Cable)又はFPC(Flexible Printed Cable)等のフレキシブル配線基板にゲートドライバ5又はソースドライバ6が実装された異方性導電性フィルム(ACF;Anisotropic Conductive Film)からなるCOFを、熱圧着によってインセルタッチパネル1の端部に設けられた電極端子に接続する。 When the gate driver 5 and the source driver 6 are mounted by the COF method, the gate driver 5 or the source driver 6 is mounted on a flexible wiring board such as an FFC (Flexible Flat Cable) or an FPC (Flexible Printed Cable). A COF made of a film (ACF; Anisotropic Conductive Film) is connected to an electrode terminal provided at an end portion of the in-cell touch panel 1 by thermocompression bonding.

一方、ゲートドライバ5及びソースドライバ6をCOG方式によって実装する場合、インセルタッチパネル1のアクティブマトリクス基板にゲートドライバ5及びソースドライバ6を直接実装する。 On the other hand, when the gate driver 5 and the source driver 6 are mounted by the COG method, the gate driver 5 and the source driver 6 are mounted directly on the active matrix board of the in-cell touch panel 1.

なお、ゲートドライバ5及びソースドライバ6の両方をCOF方式又はCOG方式によって実装することに限らず、ゲートドライバ5及びソースドライバ6の一方をCOF方式で実装し、他方をCOG方式によって実装してもよい。 It should be noted that both the gate driver 5 and the source driver 6 are not limited to being mounted by the COF method or the COG method, and one of the gate driver 5 and the source driver 6 may be mounted by the COF method and the other may be mounted by the COG method. Good.

図2に示すように、ゲートドライバ5は、ゲート線40に接続されている。ゲートドライバ5は、画像処理部4から入力されるタイミング信号に応じてデータ信号を書き込む画素PXを選択し、選択した画素PXのトランジスタ10をオンする電圧(ゲートオン電圧;Vgon)をゲート線40に供給する。これにより、選択された画素PXの画素電極20には、トランジスタ10を介してデータ電圧が供給される。 As shown in FIG. 2, the gate driver 5 is connected to the gate wire 40. The gate driver 5 selects a pixel PX to write a data signal according to a timing signal input from the image processing unit 4, and sets a voltage (gate-on voltage; Vgon) for turning on the transistor 10 of the selected pixel PX to the gate line 40. Supply. As a result, the data voltage is supplied to the pixel electrode 20 of the selected pixel PX via the transistor 10.

ソースドライバ6は、インセルタッチパネル1のデータ線50に接続されている。ソースドライバ6は、ゲートドライバ5によるゲート線40の選択に合わせて、画像処理部4から入力される映像信号に応じた電圧(データ電圧)をデータ線50に供給する。 The source driver 6 is connected to the data line 50 of the in-cell touch panel 1. The source driver 6 supplies the data line 50 with a voltage (data voltage) corresponding to the video signal input from the image processing unit 4 in accordance with the selection of the gate line 40 by the gate driver 5.

本実施の形態では、ソースドライバ6として、タッチ機能付きソースドライバを用いている。タッチ機能付きソースドライバは、画像表示駆動を行う際に必要な画像表示回路とタッチ位置検出駆動を行う際に必要なタッチ位置検出回路とが共用化されたドライバである。本実施の形態において、複数のデータ線50と複数のタッチ線60とは、タッチ機能付きソースドライバであるソースドライバ6に接続されている。また、タッチ機能付きソースドライバは、共通電極30に共通電圧(Vcom)を供給する。 In this embodiment, a source driver with a touch function is used as the source driver 6. The source driver with a touch function is a driver in which an image display circuit required for performing image display drive and a touch position detection circuit required for touch position detection drive are shared. In the present embodiment, the plurality of data lines 50 and the plurality of touch lines 60 are connected to the source driver 6, which is a source driver with a touch function. Further, the source driver with a touch function supplies a common voltage (Vcom) to the common electrode 30.

ゲートドライバ5は、例えば、インセルタッチパネル1の行方向側の端部に実装される。また、ソースドライバ6は、例えば、インセルタッチパネル1の列方向側の端部に実装される。なお、ゲートドライバ5とソースドライバ6の実装箇所はこれに限るものではなく、ゲートドライバ5及びソースドライバ6の両方が、インセルタッチパネル1の列方向側の同じ端部に実装されていてもよいし、インセルタッチパネル1の行方向側の同じ端部に実装されていてもよい。 The gate driver 5 is mounted on, for example, the end portion of the in-cell touch panel 1 on the row direction side. Further, the source driver 6 is mounted on, for example, the end portion of the in-cell touch panel 1 on the column direction side. The mounting location of the gate driver 5 and the source driver 6 is not limited to this, and both the gate driver 5 and the source driver 6 may be mounted at the same end on the column direction side of the in-cell touch panel 1. , The in-cell touch panel 1 may be mounted at the same end on the row direction side.

バックライト3は、図1に示すように、インセルタッチパネル1の背面側に配置されており、インセルタッチパネル1に向けて光を照射する。本実施の形態において、バックライト3は、LED(Light Emitting Diode)を光源とするLEDバックライトであるが、これに限るものではない。また、バックライト3は、インセルタッチパネル1に対面するようにLEDが基板上に二次元状に配列された直下型のLEDバックライトであるが、エッジ型のバックライトであってもよい。バックライト3は、平面状の均一な散乱光(拡散光)を照射する面発光ユニットである。なお、バックライト3は、光源からの光を拡散させるために拡散板(拡散シート)等の光学部材を有していてもよい。 As shown in FIG. 1, the backlight 3 is arranged on the back side of the in-cell touch panel 1 and irradiates light toward the in-cell touch panel 1. In the present embodiment, the backlight 3 is an LED backlight using an LED (Light Emitting Diode) as a light source, but the backlight 3 is not limited thereto. Further, the backlight 3 is a direct type LED backlight in which LEDs are arranged two-dimensionally on a substrate so as to face the in-cell touch panel 1, but an edge type backlight may also be used. The backlight 3 is a surface emitting unit that irradiates a flat and uniform scattered light (diffused light). The backlight 3 may have an optical member such as a diffusing plate (diffusing sheet) in order to diffuse the light from the light source.

画像処理部4は、CPU等の演算処理回路と、ROMやRAM等のメモリとを備える制御装置である。画像処理部4には、インセルタッチパネル1に表示するための映像データが入力される。画像処理部4は、CPUがメモリに格納されたプログラムを読み出して実行することにより各種の処理を実行する。具体的には、画像処理部4は、外部のシステム(図示せず)から入力された映像データに対して色調整等の各種の画像信号処理を行って各画素PXの階調値を示す映像信号と、各画素PXに映像信号を書き込むタイミングを示すタイミング信号とを生成するタイミングコントローラ等を含む。画像処理部4は、映像信号をソースドライバ6に出力するとともにタイミング信号をゲートドライバ5に出力する。 The image processing unit 4 is a control device including an arithmetic processing circuit such as a CPU and a memory such as a ROM or RAM. Video data to be displayed on the in-cell touch panel 1 is input to the image processing unit 4. The image processing unit 4 executes various processes by reading and executing a program stored in the memory by the CPU. Specifically, the image processing unit 4 performs various image signal processing such as color adjustment on the video data input from an external system (not shown) to show the gradation value of each pixel PX. It includes a timing controller and the like that generate a signal and a timing signal indicating the timing of writing a video signal to each pixel PX. The image processing unit 4 outputs the video signal to the source driver 6 and outputs the timing signal to the gate driver 5.

本実施の形態におけるインセルタッチパネル1は、表示機能及びタッチ機能を有する。つまり、インセルタッチパネル1は、画像表示駆動とタッチ位置検出駆動とを行う。この場合、インセルタッチパネル1では、タッチ線60を利用して、時分割によって画像表示駆動とタッチ位置検出駆動とを行う。例えば、図5A及び図5Bに示すように、1フレーム期間(16.6ms)内に画像表示駆動とタッチ位置検出駆動とを交互に複数回繰り返して行う。この場合、タッチ位置検出駆動は、例えばブランキング期間を利用して行うことができる。 The in-cell touch panel 1 in the present embodiment has a display function and a touch function. That is, the in-cell touch panel 1 drives the image display and the touch position detection. In this case, the in-cell touch panel 1 uses the touch line 60 to perform image display drive and touch position detection drive by time division. For example, as shown in FIGS. 5A and 5B, the image display drive and the touch position detection drive are alternately repeated a plurality of times within one frame period (16.6 ms). In this case, the touch position detection drive can be performed using, for example, a blanking period.

インセルタッチパネル1が画像表示駆動を行う際、ゲートドライバ5からゲートオン電圧がゲート線40に供給される。これにより、選択された画素PXのトランジスタ10がオンし、このトランジスタ10に接続されたデータ線50からデータ電圧が画素電極20に供給される。そして、画素電極20に供給されたデータ電圧と共通電極30に供給された共通電圧との差により液晶層に電界が生じる。この電界により各画素PXにおける液晶層の液晶分子の配向状態が変化し、インセルタッチパネル1を通過するバックライト3の光の透過率が画素PXごとに制御される。これにより、インセルタッチパネル1の画像表示領域1aに所望の画像が表示される。 When the in-cell touch panel 1 drives the image display, the gate-on voltage is supplied to the gate line 40 from the gate driver 5. As a result, the transistor 10 of the selected pixel PX is turned on, and the data voltage is supplied to the pixel electrode 20 from the data line 50 connected to the transistor 10. Then, an electric field is generated in the liquid crystal layer due to the difference between the data voltage supplied to the pixel electrode 20 and the common voltage supplied to the common electrode 30. This electric field changes the orientation state of the liquid crystal molecules in the liquid crystal layer in each pixel PX, and the transmittance of the light of the backlight 3 passing through the in-cell touch panel 1 is controlled for each pixel PX. As a result, the desired image is displayed in the image display area 1a of the in-cell touch panel 1.

また、インセルタッチパネル1がタッチ位置検出駆動を行う際は、タッチ機能付きソースドライバであるソースドライバ6によって、タッチ線60を介して複数の共通電極30の各々の静電容量の変化をタッチ検出信号として検出する。これにより、タッチされた位置の共通電極30を特定することができ、ユーザがタッチした位置を検知することができる。 Further, when the in-cell touch panel 1 drives the touch position detection, the source driver 6 which is a source driver with a touch function detects a change in the capacitance of each of the plurality of common electrodes 30 via the touch line 60 as a touch detection signal. Detect as. Thereby, the common electrode 30 at the touched position can be specified, and the position touched by the user can be detected.

なお、図5Bに示される制御は、図5Aに示される制御と比べて、画像表示駆動及びタッチ位置検出駆動の1回あたりの駆動期間が長い。本実施の形態では、図5Bに示される制御と図5Aに示される制御とのいずれを用いてもよい。ただし、図5Bに示される制御は、図5Aに示される制御と比べて、タッチ位置検出駆動中の画像データをメモリに蓄える量が多くなるため、ICドライバのチップサイズが大きくなる。 The control shown in FIG. 5B has a longer driving period per operation of the image display drive and the touch position detection drive than the control shown in FIG. 5A. In this embodiment, either the control shown in FIG. 5B or the control shown in FIG. 5A may be used. However, the control shown in FIG. 5B has a larger amount of image data stored in the memory during the touch position detection drive than the control shown in FIG. 5A, so that the chip size of the IC driver becomes larger.

次に、インセルタッチパネル1の画像表示領域1aにおける断面構造について、図6及び図7を用いて説明する。図6は、図3のVI−VI線における同インセルタッチパネル1の断面図である。図7は、図3のVII−VII線における同インセルタッチパネル1の断面図である。 Next, the cross-sectional structure of the in-cell touch panel 1 in the image display area 1a will be described with reference to FIGS. 6 and 7. FIG. 6 is a cross-sectional view of the in-cell touch panel 1 on the VI-VI line of FIG. FIG. 7 is a cross-sectional view of the in-cell touch panel 1 on lines VII-VII of FIG.

図6及び図7に示すように、インセルタッチパネル1は、第1基板100と、第1基板100に対向する第2基板200と、第1基板100と第2基板200との間に配置された液晶層300とを備えている。液晶層300は、枠状の封止部材によって第1基板100と第2基板200との間に封止されている。 As shown in FIGS. 6 and 7, the in-cell touch panel 1 is arranged between the first substrate 100, the second substrate 200 facing the first substrate 100, and the first substrate 100 and the second substrate 200. It includes a liquid crystal layer 300. The liquid crystal layer 300 is sealed between the first substrate 100 and the second substrate 200 by a frame-shaped sealing member.

第1基板100は、トランジスタ10としてTFTを有するTFT基板である。具体的には、第1基板100は、複数のトランジスタ10がマトリクス状に配列されたアクティブマトリクス基板である。また、第1基板100には、トランジスタ10だけではなく、ゲート線40、データ線50及びタッチ線60等の各種配線、これらの配線間を絶縁する絶縁膜、画素電極20及び共通電極30等が設けられている。これらの部材は、第1透明基材110の上に形成される。第1透明基材110は、例えば、ガラス基板等の透明基板である。 The first substrate 100 is a TFT substrate having a TFT as a transistor 10. Specifically, the first substrate 100 is an active matrix substrate in which a plurality of transistors 10 are arranged in a matrix. Further, on the first substrate 100, not only the transistor 10 but also various wirings such as a gate wire 40, a data line 50 and a touch wire 60, an insulating film for insulating between these wirings, a pixel electrode 20 and a common electrode 30 and the like are provided. It is provided. These members are formed on the first transparent base material 110. The first transparent substrate 110 is, for example, a transparent substrate such as a glass substrate.

図6に示すように、第1透明基材110に形成されたトランジスタ10は、ゲート電極10Gと、ソース電極10Sと、ドレイン電極10Dと、チャネル層となる半導体層10SCとによって構成されている。本実施の形態において、トランジスタ10は、ボトムゲート構造のTFTであり、第1透明基材110の上に形成されたゲート電極10Gと、ゲート電極10Gの上に形成されたゲート絶縁膜(GI)である第1絶縁膜121と、第1絶縁膜121を介してゲート電極10Gの上方に形成された半導体層10SCとを備える。ソース電極10S及びドレイン電極10Dは、半導体層10SCの一部を覆うように形成されている。第1絶縁膜121は、ゲート電極10Gを覆うように第1透明基材110の全面にわたって形成されている。 As shown in FIG. 6, the transistor 10 formed on the first transparent base material 110 is composed of a gate electrode 10G, a source electrode 10S, a drain electrode 10D, and a semiconductor layer 10SC serving as a channel layer. In the present embodiment, the transistor 10 is a TFT having a bottom gate structure, and the gate electrode 10G formed on the first transparent base material 110 and the gate insulating film (GI) formed on the gate electrode 10G. The first insulating film 121 and the semiconductor layer 10SC formed above the gate electrode 10G via the first insulating film 121 are provided. The source electrode 10S and the drain electrode 10D are formed so as to cover a part of the semiconductor layer 10SC. The first insulating film 121 is formed over the entire surface of the first transparent base material 110 so as to cover the gate electrode 10G.

ゲート電極10Gは、例えば、モリブデン膜と銅膜との2層構造からなる金属膜によって構成されていてもよいし、銅膜等からなる1層の金属膜によって構成されていてもよい。第1絶縁膜121は、例えば、酸化シリコン膜と窒化シリコン膜との2層構造の絶縁膜によって構成されていてもよいし、酸化シリコン膜又は窒化シリコン膜の1層の絶縁膜によって構成されていてもよい。半導体層10SCは、例えば、i−アモルファスシリコン膜とn−アモルファスシリコン膜との2層構造からなる半導体膜によって構成されていてもよいし、i−アモルファスシリコン膜の1層のみの半導体膜によって構成されていてもよい。ソース電極10S及びドレイン電極10Dは、例えば、モリブデン膜と銅膜との2層構造からなる金属膜によって構成されていてもよいし、銅膜等からなる1層の金属膜によって構成されていてもよい。 The gate electrode 10G may be composed of, for example, a metal film having a two-layer structure of a molybdenum film and a copper film, or may be composed of a one-layer metal film made of a copper film or the like. The first insulating film 121 may be composed of, for example, an insulating film having a two-layer structure of a silicon oxide film and a silicon nitride film, or may be composed of a one-layer insulating film of a silicon oxide film or a silicon nitride film. You may. The semiconductor layer 10SC may be composed of, for example, a semiconductor film having a two-layer structure of an i-amorphous silicon film and an n-amorphous silicon film, or may be composed of a semiconductor film having only one layer of the i-amorphous silicon film. It may have been. The source electrode 10S and the drain electrode 10D may be composed of, for example, a metal film having a two-layer structure of a molybdenum film and a copper film, or may be composed of a one-layer metal film made of a copper film or the like. Good.

なお、ゲート電極10G、ソース電極10S、ドレイン電極10D、半導体層10SC及び第1絶縁膜121の材料は、これらに限定されるものではない。例えば、半導体層10SCの材料としては、In−Ga−Zn−O系酸化物半導体等を用いてもよい。 The materials of the gate electrode 10G, the source electrode 10S, the drain electrode 10D, the semiconductor layer 10SC, and the first insulating film 121 are not limited thereto. For example, an In-Ga-Zn-O oxide semiconductor or the like may be used as the material of the semiconductor layer 10SC.

図6に示すように、第1基板100には、ゲート線40及びデータ線50が形成されている。ゲート線40及びデータ線50は、第1透明基材110の上に形成される。 As shown in FIG. 6, a gate line 40 and a data line 50 are formed on the first substrate 100. The gate line 40 and the data line 50 are formed on the first transparent base material 110.

ゲート線40は、ゲート電極10Gと同層に形成されている。つまり、ゲート線40とゲート電極10Gとは、同じ金属膜をパターニングすることによって形成される。ゲート線40とゲート電極10Gとは、メタル層である第1配線層(GAL層)に形成されている。 The gate wire 40 is formed in the same layer as the gate electrode 10G. That is, the gate wire 40 and the gate electrode 10G are formed by patterning the same metal film. The gate wire 40 and the gate electrode 10G are formed in a first wiring layer (GAL layer) which is a metal layer.

データ線50は、ソース電極10S及びドレイン電極10Dと同層に形成されている。つまり、データ線50とソース電極10S及びドレイン電極10Dとは、同じ金属膜をパターニングすることによって形成される。データ線50とソース電極10S及びドレイン電極10Dとは、第1配線層の上のメタル層である第2配線層(SD層)に形成されている。 The data line 50 is formed in the same layer as the source electrode 10S and the drain electrode 10D. That is, the data line 50, the source electrode 10S, and the drain electrode 10D are formed by patterning the same metal film. The data line 50, the source electrode 10S, and the drain electrode 10D are formed in a second wiring layer (SD layer) which is a metal layer above the first wiring layer.

第1配線層(GAL層)と第2配線層(SD層)との間には、第1絶縁層(GI層)として第1絶縁膜121が形成されている。第1絶縁膜121は、ゲート線40及びゲート電極10Gを覆うように第1透明基材110の全面にわたって形成されている。第1配線層、第1絶縁膜121及び第2配線層は、TFTであるトランジスタ10が形成されたTFT層である。 A first insulating film 121 is formed as a first insulating layer (GI layer) between the first wiring layer (GAL layer) and the second wiring layer (SD layer). The first insulating film 121 is formed over the entire surface of the first transparent base material 110 so as to cover the gate wire 40 and the gate electrode 10G. The first wiring layer, the first insulating film 121, and the second wiring layer are TFT layers on which the transistor 10, which is a TFT, is formed.

なお、トランジスタ10のソース電極10Sは、コンタクトホールを介して画素電極20に接続されている。一方、トランジスタ10のドレイン電極10Dは、データ線50に接続されている。具体的には、データ線50の一部がドレイン電極10Dとなっている。 The source electrode 10S of the transistor 10 is connected to the pixel electrode 20 via a contact hole. On the other hand, the drain electrode 10D of the transistor 10 is connected to the data line 50. Specifically, a part of the data line 50 is a drain electrode 10D.

また、第1絶縁膜121の上には、データ線50及びトランジスタ10のソースドレイン電極を覆うように、第2絶縁層(PAS層)として第2絶縁膜122が形成されている。つまり、データ線50及びトランジスタ10のソースドレイン電極は、第1絶縁膜121と第2絶縁膜122との間に形成されている。第2絶縁膜122は、第1絶縁膜121の全面にわたって形成されている。第2絶縁膜122は、例えば、窒化シリコン膜等の無機材料からなる無機絶縁膜によって構成されている。無機絶縁膜である第2絶縁膜122は、例えばCVD(Chemical Vapor Deposition)法によって成膜することができる。 Further, on the first insulating film 121, a second insulating film 122 is formed as a second insulating layer (PAS layer) so as to cover the data line 50 and the source / drain electrode of the transistor 10. That is, the source / drain electrode of the data line 50 and the transistor 10 is formed between the first insulating film 121 and the second insulating film 122. The second insulating film 122 is formed over the entire surface of the first insulating film 121. The second insulating film 122 is made of an inorganic insulating film made of an inorganic material such as a silicon nitride film. The second insulating film 122, which is an inorganic insulating film, can be formed by, for example, a CVD (Chemical Vapor Deposition) method.

さらに、第2絶縁膜122の上には、第3絶縁層(OPAS層)として第3絶縁膜123が形成されている。第3絶縁膜123は、第2絶縁膜122の全面にわたって形成されている。本実施の形態において、第3絶縁膜123の厚さは、第2絶縁膜122の厚さよりも厚い。具体的には、第3絶縁膜123の厚さは、第2絶縁膜122の厚さの10倍以上であり、一例として、3000nmである。これにより、ゲート線40及びデータ線50等の配線と共通電極30との間の厚み方向の距離を大きくすることができるので、ゲート線40及びデータ線50等の配線と共通電極30とで形成される寄生容量を軽減することができる。しかも、第3絶縁膜123を厚くすることで、トランジスタ10、ゲート線40及びデータ線50を形成することで生じるTFT層の凹凸差を軽減してTFT層を平坦化することもできる。これにより、表面が平坦化された第3絶縁膜123を形成することができるので、第3絶縁膜123の直上の共通電極30を平坦な平面状に形成することができる。つまり、第3絶縁膜123は、平坦化層として機能している。 Further, a third insulating film 123 is formed as a third insulating layer (OPAS layer) on the second insulating film 122. The third insulating film 123 is formed over the entire surface of the second insulating film 122. In the present embodiment, the thickness of the third insulating film 123 is thicker than the thickness of the second insulating film 122. Specifically, the thickness of the third insulating film 123 is 10 times or more the thickness of the second insulating film 122, and is 3000 nm as an example. As a result, the distance in the thickness direction between the wiring of the gate wire 40 and the data line 50 and the common electrode 30 can be increased, so that the wiring of the gate wire 40 and the data line 50 and the common electrode 30 are formed. It is possible to reduce the parasitic capacitance. Moreover, by making the third insulating film 123 thicker, it is possible to reduce the unevenness difference of the TFT layer caused by forming the transistor 10, the gate wire 40, and the data line 50, and flatten the TFT layer. As a result, the third insulating film 123 having a flat surface can be formed, so that the common electrode 30 directly above the third insulating film 123 can be formed into a flat flat surface. That is, the third insulating film 123 functions as a flattening layer.

また、第3絶縁膜123は、炭素を含む有機材料からなる有機絶縁膜によって構成されている。有機絶縁膜である第3絶縁膜123は、例えば液状の有機材料を塗布して硬化することによって形成することができる。これにより、第3絶縁膜123を容易に厚膜化することができるので、全ての画素PXにわたって第3絶縁膜123の表面を容易に平坦にすることができる。 Further, the third insulating film 123 is composed of an organic insulating film made of an organic material containing carbon. The third insulating film 123, which is an organic insulating film, can be formed, for example, by applying a liquid organic material and curing it. As a result, the third insulating film 123 can be easily thickened, so that the surface of the third insulating film 123 can be easily flattened over all the pixels PX.

第3絶縁膜123の上には、タッチ線60が形成されている。タッチ線60は、金属等の低抵抗材料によって構成されている。例えば、タッチ線60は、銅等によって構成された金属膜である。本実施の形態において、タッチ線60は、銅膜からなる銅線である。タッチ線60は、第2配線層の上のメタル層である第3配線層(CMT層)に形成されている。したがって、タッチ線60は、ゲート線40及びデータ線50とは異なる層に設けられている。 A touch line 60 is formed on the third insulating film 123. The touch wire 60 is made of a low resistance material such as metal. For example, the touch wire 60 is a metal film made of copper or the like. In the present embodiment, the touch wire 60 is a copper wire made of a copper film. The touch wire 60 is formed in a third wiring layer (CMT layer), which is a metal layer above the second wiring layer. Therefore, the touch line 60 is provided on a layer different from the gate line 40 and the data line 50.

第3絶縁膜123及びタッチ線60の上には、第4絶縁層(TPS層)として第4絶縁膜124が形成されている。第4絶縁膜124は、タッチ線60を覆うように第3絶縁膜123の全面にわたって形成されている。したがって、タッチ線60は、第3絶縁膜123と第4絶縁膜124との間に形成されている。第4絶縁膜124は、例えば、窒化シリコン膜等の無機材料からなる無機絶縁膜によって構成されている。 A fourth insulating film 124 is formed as a fourth insulating layer (TPS layer) on the third insulating film 123 and the touch wire 60. The fourth insulating film 124 is formed over the entire surface of the third insulating film 123 so as to cover the touch line 60. Therefore, the touch wire 60 is formed between the third insulating film 123 and the fourth insulating film 124. The fourth insulating film 124 is made of an inorganic insulating film made of an inorganic material such as a silicon nitride film.

第4絶縁膜124の上には、共通電極30が形成されている。共通電極30は、例えば、インジウム錫酸化物(ITO:Indium Tin Oxide)等の透明金属酸化物によって構成された透明電極である。本実施の形態において、共通電極30は、ITO膜である。共通電極30は、第3配線層の上の第4配線層(MIT層)に形成されている。 A common electrode 30 is formed on the fourth insulating film 124. The common electrode 30 is a transparent electrode composed of, for example, a transparent metal oxide such as indium tin oxide (ITO: Indium Tin Oxide). In the present embodiment, the common electrode 30 is an ITO film. The common electrode 30 is formed in a fourth wiring layer (MIT layer) above the third wiring layer.

本実施の形態において、共通電極30は複数形成されている。具体的には、図4に示すように、共通電極30は、行方向及び列方向に互いに分離した状態でマトリクス状に配置されている。この場合、列方向に隣り合う2つの共通電極30は、ゲート線40上を分離領域として互いに分離されている。また、行方向に隣り合う2つの共通電極30は、データ線50上を分離領域として互いに分離されている。 In the present embodiment, a plurality of common electrodes 30 are formed. Specifically, as shown in FIG. 4, the common electrodes 30 are arranged in a matrix in a state of being separated from each other in the row direction and the column direction. In this case, the two common electrodes 30 adjacent to each other in the row direction are separated from each other with the gate line 40 as a separation region. Further, the two common electrodes 30 adjacent to each other in the row direction are separated from each other with the data line 50 as a separation region.

また、複数の共通電極30は、画像表示領域1a内の全ての画素PXにわたって形成されている。これにより、ゲート線40及びデータ線50等の配線が共通電極30によって覆われるので、ゲート線40及びデータ線50等の配線で発生する電界を共通電極30によって遮蔽することができる。つまり、TFT層で発生する電界を共通電極30によってシールドすることができる。したがって、共通電極30の上に形成される画素電極20の形状及び大きさの設計の自由度が向上するので、画素PXの光透過率及び開口率を容易に向上させることができる。 Further, the plurality of common electrodes 30 are formed over all the pixels PX in the image display area 1a. As a result, the wiring of the gate wire 40 and the data line 50 and the like is covered by the common electrode 30, so that the electric field generated by the wiring of the gate wire 40 and the data line 50 and the like can be shielded by the common electrode 30. That is, the electric field generated in the TFT layer can be shielded by the common electrode 30. Therefore, since the degree of freedom in designing the shape and size of the pixel electrode 20 formed on the common electrode 30 is improved, the light transmittance and the aperture ratio of the pixel PX can be easily improved.

図7に示すように、共通電極30は、第4絶縁膜124に形成されたコンタクトホール124aを介して1本のタッチ線60に接続されている。これにより、タッチ位置検出駆動を行う際に、ユーザがタッチした位置の共通電極30の容量変化を、当該共通電極30に接続されたタッチ線60を介して検出することができる。共通電極30とタッチ線60とを接続するコンタクトホール124aは、例えば、第4絶縁膜124にドライエッチング又はウェットエッチングを施すことで形成することができる。なお、このコンタクトホール124aには、共通電極30を構成する材料(本実施の形態ではITO)が埋め込まれる。 As shown in FIG. 7, the common electrode 30 is connected to one touch wire 60 via a contact hole 124a formed in the fourth insulating film 124. As a result, when the touch position detection drive is performed, the capacitance change of the common electrode 30 at the position touched by the user can be detected via the touch line 60 connected to the common electrode 30. The contact hole 124a connecting the common electrode 30 and the touch wire 60 can be formed, for example, by performing dry etching or wet etching on the fourth insulating film 124. A material (ITO in the present embodiment) constituting the common electrode 30 is embedded in the contact hole 124a.

また、ITO膜は比較的に抵抗値が高いが、このように低抵抗の金属膜からなるタッチ線60を共通電極30に接続することによって、ITO膜からなる共通電極30を低抵抗化することができ、共通電極30の時定数を下げることができる。つまり、画像表示駆動を行う際に、タッチ線60をコモン線として利用することができる。 Further, although the ITO film has a relatively high resistance value, the resistance of the common electrode 30 made of an ITO film can be reduced by connecting the touch wire 60 made of a metal film having a low resistance to the common electrode 30 in this way. The time constant of the common electrode 30 can be lowered. That is, the touch line 60 can be used as a common line when driving the image display.

さらに、タッチ線60の上に共通電極30を設けることで、共通電極30によってタッチ線60を覆うことができる。これにより、共通電極30上にタッチ線60を設ける場合と比べて、腐食しやすい金属材料からなるタッチ線60の腐食を抑制することができる。 Further, by providing the common electrode 30 on the touch line 60, the touch line 60 can be covered by the common electrode 30. As a result, corrosion of the touch wire 60 made of a metal material that is easily corroded can be suppressed as compared with the case where the touch wire 60 is provided on the common electrode 30.

第4絶縁膜124及び共通電極30の上には、第5絶縁層(UPS層)として第5絶縁膜125が形成されている。第5絶縁膜125は、共通電極30を覆うように第4絶縁膜124の全面にわたって形成されている。第5絶縁膜125は、例えば、窒化シリコン膜等の無機材料からなる無機絶縁膜によって構成されている。 A fifth insulating film 125 is formed as a fifth insulating layer (UPS layer) on the fourth insulating film 124 and the common electrode 30. The fifth insulating film 125 is formed over the entire surface of the fourth insulating film 124 so as to cover the common electrode 30. The fifth insulating film 125 is made of an inorganic insulating film made of an inorganic material such as a silicon nitride film.

第5絶縁膜125の上には、画素電極20が形成されている。画素電極20は、第5絶縁膜125を介して共通電極30に対向している。画素電極20は、例えば、インジウム錫酸化物等の透明金属酸化物によって構成された透明電極である。本実施の形態において、画素電極20は、共通電極30と同様に、ITO膜である。画素電極20は、第4配線層の上の第5配線層(PIT層)に形成されている。 A pixel electrode 20 is formed on the fifth insulating film 125. The pixel electrode 20 faces the common electrode 30 via the fifth insulating film 125. The pixel electrode 20 is a transparent electrode composed of, for example, a transparent metal oxide such as indium tin oxide. In the present embodiment, the pixel electrode 20 is an ITO film like the common electrode 30. The pixel electrode 20 is formed in a fifth wiring layer (PIT layer) above the fourth wiring layer.

なお、図示しないが、画素電極20を覆うように第5絶縁膜125の全面にわたって配向膜が形成されていてもよい。液晶分子の初期配向角度を一定方向に揃えるために、配向膜にはラビング処理が施されている。 Although not shown, an alignment film may be formed over the entire surface of the fifth insulating film 125 so as to cover the pixel electrode 20. The alignment film is subjected to a rubbing treatment in order to align the initial orientation angles of the liquid crystal molecules in a certain direction.

次に、第2基板200について説明する。第2基板200は、第1基板100に対向する対向基板である。図7及び図8に示すように、第2基板200は、第2透明基材210と、第2透明基材210に形成されたブラックマトリクス220と、カラーフィルタ230とを有する。したがって、第2基板200は、カラーフィルタ230を有するカラーフィルタ基板(CF基板)となる。 Next, the second substrate 200 will be described. The second substrate 200 is an opposed substrate facing the first substrate 100. As shown in FIGS. 7 and 8, the second substrate 200 has a second transparent base material 210, a black matrix 220 formed on the second transparent base material 210, and a color filter 230. Therefore, the second substrate 200 is a color filter substrate (CF substrate) having a color filter 230.

第2透明基材210は、第1透明基材110と同様に、例えば、ガラス基板等の透明基板である。 The second transparent substrate 210 is, for example, a transparent substrate such as a glass substrate, like the first transparent substrate 110.

ブラックマトリクス220は、黒色層の遮光層であり、例えばカーボンブラックによって構成されている。ブラックマトリクス220は、第2透明基材210の液晶層300側の面に形成される。ブラックマトリクス220は、ゲート線40を覆うように形成されている。なお、ブラックマトリクス220は、ゲート線40だけではなく、データ線50及びタッチ線60も覆うように形成されていてもよい。この場合、ブラックマトリクス220は、全体として格子状に形成される。 The black matrix 220 is a light-shielding layer of a black layer, and is made of, for example, carbon black. The black matrix 220 is formed on the surface of the second transparent base material 210 on the liquid crystal layer 300 side. The black matrix 220 is formed so as to cover the gate line 40. The black matrix 220 may be formed so as to cover not only the gate line 40 but also the data line 50 and the touch line 60. In this case, the black matrix 220 is formed in a grid pattern as a whole.

カラーフィルタ230は、複数の画素PXごとに形成されている。具体的には、カラーフィルタ230は、赤色画素PXR、緑色画素PXG及び青色画素PXBの各々に対応して、赤色カラーフィルタ、青色カラーフィルタ及び緑色カラーフィルタが形成される。各カラーフィルタは、ブラックマトリクス220の間の領域(つまりブラックマトリクス220の開口部)に形成される。 The color filter 230 is formed for each of the plurality of pixels PX. Specifically, the color filter 230 forms a red color filter, a blue color filter, and a green color filter corresponding to each of the red pixel PXR, the green pixel PXG, and the blue pixel PXB. Each color filter is formed in the region between the black matrix 220 (that is, the opening of the black matrix 220).

また、第2基板200は、複数のスペーサ240を有する。スペーサ240は、第1基板100に向かって突出するように第2透明基材210に形成されている。スペーサ240は、第1基板100と第2基板200との間隔(セルギャップ)を一定に維持するための柱状部材である。スペーサ240を設けることで、液晶層300の厚さを容易に一定に維持することができる。一例として、スペーサ240は、円柱台形状であり、上端部及び下端部の平面視形状は円形である。スペーサ240は、アクリル樹脂等の樹脂材料によって構成されており、弾性変形することができる。スペーサ240は、例えばフォトリソグラフィ等によって所定のパターンに形成することができる。 Further, the second substrate 200 has a plurality of spacers 240. The spacer 240 is formed on the second transparent base material 210 so as to project toward the first substrate 100. The spacer 240 is a columnar member for maintaining a constant distance (cell gap) between the first substrate 100 and the second substrate 200. By providing the spacer 240, the thickness of the liquid crystal layer 300 can be easily kept constant. As an example, the spacer 240 has a cylindrical trapezoidal shape, and the upper end portion and the lower end portion have a circular shape in a plan view. The spacer 240 is made of a resin material such as acrylic resin and can be elastically deformed. The spacer 240 can be formed into a predetermined pattern by, for example, photolithography.

次に、インセルタッチパネル1の額縁領域1bにおけるソース端子部STP及びゲート端子部GTPの周辺部分の構成について、図8〜図13を用いて説明する。図8は、実施の形態に係るインセルタッチパネル1におけるソース端子部STP側の額縁領域1b周辺の構造を模式的に示す拡大平面図である。図9〜図13は、同インセルタッチパネル1におけるソース端子部STP側の額縁領域1b周辺の断面図である。図9は、第1タッチ中継配線610を通る断面図であり、図10は、第2タッチ中継配線620を通る断面図である。また、図11は、第1ソース中継配線510を通る断面図であり、図12は、第2ソース中継配線520を通る断面図であり、図13は、ゲート中継配線410を通る断面図である。なお、図9〜図13と図6及び図7とでは各層の厚さが異なるように図示されているが、図9〜図13と図6及び図7とにおける各層の厚さは同じである。なお、図9〜図13は、各配線に沿って切断したときの断面を模式的に示している。 Next, the configurations of the peripheral portions of the source terminal portion STP and the gate terminal portion GTP in the frame region 1b of the in-cell touch panel 1 will be described with reference to FIGS. 8 to 13. FIG. 8 is an enlarged plan view schematically showing the structure around the frame region 1b on the source terminal portion STP side of the in-cell touch panel 1 according to the embodiment. 9 to 13 are cross-sectional views of the in-cell touch panel 1 around the frame area 1b on the STP side of the source terminal portion. FIG. 9 is a cross-sectional view taken through the first touch relay wiring 610, and FIG. 10 is a cross-sectional view taken through the second touch relay wiring 620. 11 is a cross-sectional view passing through the first source relay wiring 510, FIG. 12 is a cross-sectional view passing through the second source relay wiring 520, and FIG. 13 is a cross-sectional view passing through the gate relay wiring 410. .. Although the thickness of each layer is shown to be different in FIGS. 9 to 13 and 6 and 7, the thickness of each layer in FIGS. 9 to 13 and 6 and 7 is the same. .. It should be noted that FIGS. 9 to 13 schematically show a cross section when cut along each wiring.

図8に示すように、画像表示領域1aの複数のデータ線50及び複数のタッチ線60は、額縁領域1bにまで延ばされてソース端子部STPに接続される。複数のデータ線50及び複数のタッチ線60は、ソース端子部STPに集約されるので、シール部の内外で斜め配線となる。シール部は、液晶層300を封止するために第1基板100と第2基板200とを貼り合わせる封止部材が形成された領域である。 As shown in FIG. 8, the plurality of data lines 50 and the plurality of touch lines 60 in the image display area 1a are extended to the frame area 1b and connected to the source terminal portion STP. Since the plurality of data lines 50 and the plurality of touch lines 60 are integrated in the source terminal portion STP, diagonal wiring is performed inside and outside the seal portion. The sealing portion is a region in which a sealing member for bonding the first substrate 100 and the second substrate 200 to seal the liquid crystal layer 300 is formed.

ソース端子部STPにおいて、複数のタッチ線60の各々は、当該タッチ線60に対応する各タッチ端子電極6bに接続される。 In the source terminal portion STP, each of the plurality of touch wires 60 is connected to each touch terminal electrode 6b corresponding to the touch wire 60.

本実施の形態において、複数のタッチ線60は、異なる配線層を通る第1タッチ線61と第2タッチ線62とを含んでいる。したがって、複数のタッチ端子電極6bは、第1タッチ線61に接続される第1タッチ端子電極6b1と、第2タッチ線62に接続される第2タッチ端子電極6b2とを含む。 In the present embodiment, the plurality of touch lines 60 include a first touch line 61 and a second touch line 62 that pass through different wiring layers. Therefore, the plurality of touch terminal electrodes 6b include a first touch terminal electrode 6b1 connected to the first touch wire 61 and a second touch terminal electrode 6b2 connected to the second touch wire 62.

図8及び図9に示すように、第1タッチ線61は、斜め配線部に形成された第1タッチ中継配線610を経由して第1タッチ端子電極6b1に接続されている。つまり、第1タッチ線61と第1タッチ端子電極6b1とは、第1タッチ中継配線610を介して電気的に接続されている。 As shown in FIGS. 8 and 9, the first touch wire 61 is connected to the first touch terminal electrode 6b1 via the first touch relay wiring 610 formed in the diagonal wiring portion. That is, the first touch wire 61 and the first touch terminal electrode 6b1 are electrically connected to each other via the first touch relay wiring 610.

図9に示すように、第1タッチ中継配線610は、第1タッチ線61及び第1タッチ端子電極6b1とは異なる層に形成された第1中継配線部611を有する。本実施の形態において、第1タッチ線61は、CMT層に形成されており、第1タッチ端子電極6b1は、PIT層に形成された画素電極20と同層に形成されている。したがって、第1中継配線部611は、CMT層に形成された第1タッチ線61とは別の層に形成されているとともに、PIT層に形成された第1タッチ端子電極6b1とは別の層に形成されている。 As shown in FIG. 9, the first touch relay wiring 610 has a first relay wiring portion 611 formed in a layer different from the first touch wire 61 and the first touch terminal electrode 6b1. In the present embodiment, the first touch wire 61 is formed in the CMT layer, and the first touch terminal electrode 6b1 is formed in the same layer as the pixel electrode 20 formed in the PIT layer. Therefore, the first relay wiring portion 611 is formed in a layer different from the first touch wire 61 formed in the CMT layer, and is a layer different from the first touch terminal electrode 6b1 formed in the PIT layer. Is formed in.

本実施の形態において、第1タッチ中継配線610の第1中継配線部611は、GAL層に形成されたゲート線40と同層に形成されている。したがって、第1タッチ中継配線610は、第1タッチ線61がCMT層よりも下層のGAL層を経由してから第1タッチ端子電極6b1に接続されるように引き回されている。 In the present embodiment, the first relay wiring portion 611 of the first touch relay wiring 610 is formed in the same layer as the gate wire 40 formed in the GAL layer. Therefore, the first touch relay wiring 610 is routed so that the first touch wire 61 is connected to the first touch terminal electrode 6b1 after passing through the GAL layer lower than the CMT layer.

第1タッチ中継配線610は、さらに、第1タッチ線61と当該第1タッチ中継配線610における第1中継配線部611との間の配線経路中に設けられた第2中継配線部612を有する。 The first touch relay wiring 610 further has a second relay wiring unit 612 provided in the wiring path between the first touch line 61 and the first relay wiring unit 611 in the first touch relay wiring 610.

本実施の形態において、第1タッチ中継配線610の第2中継配線部612は、PIT層に形成された画素電極20と同層に形成されている。したがって、第1タッチ中継配線610は、第1タッチ線61がCMT層よりも上層のPIT層を経由してから第1タッチ端子電極6b1に接続されるように引き回されている。 In the present embodiment, the second relay wiring portion 612 of the first touch relay wiring 610 is formed in the same layer as the pixel electrode 20 formed in the PIT layer. Therefore, the first touch relay wiring 610 is routed so that the first touch wire 61 is connected to the first touch terminal electrode 6b1 after passing through the PIT layer which is a layer higher than the CMT layer.

第1タッチ中継配線610は、さらに、当該第1タッチ中継配線610における第2中継配線部612と第1中継配線部611との間の配線経路中に設けられた第3中継配線部613と、当該第1タッチ中継配線610における第1中継配線部611と第1タッチ端子電極6b1との配線経路中に設けられた第4中継配線部614とを有する。 The first touch relay wiring 610 further includes a third relay wiring section 613 provided in the wiring path between the second relay wiring section 612 and the first relay wiring section 611 in the first touch relay wiring 610. It has a fourth relay wiring section 614 provided in the wiring path between the first relay wiring section 611 and the first touch terminal electrode 6b1 in the first touch relay wiring 610.

本実施の形態において、第3中継配線部613及び第4中継配線部614は、SD層に形成されたデータ線50と同層に形成されている。したがって、第1タッチ中継配線610は、第1タッチ線61が最下層のGAL層に直接接続されるのでなく、CMT層とGAL層との間のSD層を経由してからGAL層に接続されるように引き回されている。また、第1タッチ中継配線610は、最下層のGAL層に引き回された第1タッチ線61がPIT層の第1タッチ端子電極6b1に直接接続されるように引き回されるのでなく、最下層のGAL層に引き回された第1タッチ線61がCMT層とGAL層との間のSD層を経由してからPIT層の第1タッチ端子電極6b1に接続されるように引き回されている。 In the present embodiment, the third relay wiring section 613 and the fourth relay wiring section 614 are formed in the same layer as the data line 50 formed in the SD layer. Therefore, in the first touch relay wiring 610, the first touch line 61 is not directly connected to the lowermost GAL layer, but is connected to the GAL layer after passing through the SD layer between the CMT layer and the GAL layer. It is routed like. Further, in the first touch relay wiring 610, the first touch wire 61 routed to the lowermost GAL layer is not routed so as to be directly connected to the first touch terminal electrode 6b1 of the PIT layer. The first touch wire 61 routed to the lower GAL layer is routed so as to be connected to the first touch terminal electrode 6b1 of the PIT layer after passing through the SD layer between the CMT layer and the GAL layer. There is.

このように、画像表示領域1a内でCMT層に形成された第1タッチ線61は、接続部の内側では画素部及び斜め配線部でCMT層に形成されているが、接続部の外側ではCMT層よりも上層及び下層の配線層に乗り換えて第1タッチ端子電極6b1に接続されている。具体的には、第1タッチ線61は、シール部の内側では画素部及び斜め配線部ではCMT層に→PIT層(第2中継配線部)→SD層(第3中継配線部)→GAL層(第1中継配線部)→SD層(第4中継配線部)→PIT層(第1タッチ端子電極6b1)の順で配線層を乗り換えている。 As described above, the first touch line 61 formed in the CMT layer in the image display area 1a is formed in the CMT layer in the pixel portion and the diagonal wiring portion inside the connection portion, but is formed in the CMT layer outside the connection portion. It is connected to the first touch terminal electrode 6b1 by switching to the wiring layers above and below the layer. Specifically, the first touch wire 61 has a pixel portion inside the seal portion and a CMT layer in the diagonal wiring portion → PIT layer (second relay wiring portion) → SD layer (third relay wiring portion) → GAL layer. The wiring layers are changed in the order of (first relay wiring section) → SD layer (fourth relay wiring section) → PIT layer (first touch terminal electrode 6b1).

一方、図8及び図10に示すように、第2タッチ線62は、斜め配線部に形成された第2タッチ中継配線620を経由して第2タッチ端子電極6b2に接続されている。つまり、第2タッチ線62と第2タッチ端子電極6b2とは、第2タッチ中継配線620を介して電気的に接続されている。 On the other hand, as shown in FIGS. 8 and 10, the second touch wire 62 is connected to the second touch terminal electrode 6b2 via the second touch relay wiring 620 formed in the diagonal wiring portion. That is, the second touch line 62 and the second touch terminal electrode 6b2 are electrically connected via the second touch relay wiring 620.

図10に示すように、第2タッチ中継配線620は、第2タッチ線62及び第2タッチ端子電極6b2とは異なる層に形成された第1中継配線部621を有する。本実施の形態において、第2タッチ線62は、CMT層に形成されており、第2タッチ端子電極6b2は、PIT層に形成された画素電極20と同層に形成されている。したがって、第1中継配線部621は、CMT層に形成された第2タッチ線62とは別の層に形成されているとともに、PIT層に形成された第2タッチ端子電極6b2とは別の層に形成されている。第2タッチ中継配線620の第1中継配線部621は、さらに、第1タッチ中継配線610の第1中継配線部611とは異なる層に形成されている。 As shown in FIG. 10, the second touch relay wiring 620 has a first relay wiring portion 621 formed in a layer different from the second touch wire 62 and the second touch terminal electrode 6b2. In the present embodiment, the second touch wire 62 is formed in the CMT layer, and the second touch terminal electrode 6b2 is formed in the same layer as the pixel electrode 20 formed in the PIT layer. Therefore, the first relay wiring portion 621 is formed in a layer different from the second touch wire 62 formed in the CMT layer, and is a layer different from the second touch terminal electrode 6b2 formed in the PIT layer. Is formed in. The first relay wiring section 621 of the second touch relay wiring 620 is further formed in a layer different from that of the first relay wiring section 611 of the first touch relay wiring 610.

本実施の形態において、第2タッチ中継配線620の第1中継配線部621は、SD層に形成されたデータ線50と同層に形成されている、したがって、第2タッチ中継配線620は、第2タッチ線62がCMT層よりも下層のSD層を経由してから第2タッチ端子電極6b2に接続されるように引き回されている。 In the present embodiment, the first relay wiring section 621 of the second touch relay wiring 620 is formed in the same layer as the data line 50 formed in the SD layer. Therefore, the second touch relay wiring 620 is the second touch relay wiring 620. The two-touch wire 62 is routed so as to be connected to the second touch terminal electrode 6b2 after passing through the SD layer below the CMT layer.

第2タッチ中継配線620は、さらに、当該第2タッチ中継配線620における第2タッチ線62と第1中継配線部621との間の配線経路中に設けられた第2中継配線部622を有する。 The second touch relay wiring 620 further has a second relay wiring unit 622 provided in the wiring path between the second touch line 62 and the first relay wiring unit 621 in the second touch relay wiring 620.

本実施の形態において、第2タッチ中継配線620の第2中継配線部622は、PIT層に形成された画素電極20と同層に形成されている。したがって、第2タッチ中継配線620は、第2タッチ線62がCMT層よりも上層のPIT層を経由してから第2タッチ端子電極6b2に接続されるように引き回されている。 In the present embodiment, the second relay wiring portion 622 of the second touch relay wiring 620 is formed in the same layer as the pixel electrode 20 formed in the PIT layer. Therefore, the second touch relay wiring 620 is routed so that the second touch line 62 is connected to the second touch terminal electrode 6b2 after passing through the PIT layer which is a layer higher than the CMT layer.

このように、CMT層に形成された第2タッチ線62は、第1タッチ線61と同様に、接続部の内側では画素部及び斜め配線部でCMT層に形成されているが、接続部の外側ではCMT層よりも上層及び下層の配線層に乗り換えて第2タッチ端子電極6b2に接続されている。ただし、第2タッチ線62は、第1タッチ線61とは異なる配線経路になっている。具体的には、第2タッチ線62は、CMT層→PIT層(第2中継配線部)→SD層(第1中継配線部)→PIT層(第2タッチ端子電極6b2)の順で配線層を乗り換えている。 As described above, the second touch line 62 formed on the CMT layer is formed on the CMT layer by the pixel portion and the diagonal wiring portion inside the connection portion as in the case of the first touch line 61. On the outside, the wiring layers above and below the CMT layer are switched to and connected to the second touch terminal electrode 6b2. However, the second touch line 62 has a wiring path different from that of the first touch line 61. Specifically, the second touch wire 62 has a wiring layer in the order of CMT layer → PIT layer (second relay wiring section) → SD layer (first relay wiring section) → PIT layer (second touch terminal electrode 6b2). I'm changing.

なお、第1タッチ線61及び第2タッチ線62が配線層間を乗り換える部分(接続部及び実装部)では、上下の配線層の間に存在する1層又は複数の層間絶縁膜(第1絶縁膜121、第2絶縁膜122、第3絶縁膜123、第4絶縁膜124、第5絶縁膜125)にコンタクトホールが形成されている。このコンタクトホールを形成することで上下の配線層同士を接続することができる。したがって、コンタクトホールには、上の配線層の導電材料が埋め込まれることになる。このことは、後述する第1データ線51及び第2データ線52についても同様である。 In the portion where the first touch wire 61 and the second touch wire 62 switch between the wiring layers (connecting portion and mounting portion), one or a plurality of interlayer insulating films (first insulating film) existing between the upper and lower wiring layers are present. Contact holes are formed in 121, the second insulating film 122, the third insulating film 123, the fourth insulating film 124, and the fifth insulating film 125). By forming this contact hole, the upper and lower wiring layers can be connected to each other. Therefore, the conductive material of the upper wiring layer is embedded in the contact hole. This also applies to the first data line 51 and the second data line 52, which will be described later.

また、本実施の形態において、第1タッチ線61と第1タッチ端子電極6b1とを接続する第1タッチ中継配線610と、第2タッチ線62と第2タッチ端子電極6b2とを接続する第2タッチ中継配線620とが、いずれもソース端子部STP(実装部)まで延在されている。具体的には、第1タッチ中継配線610の外側の端部と第2タッチ中継配線620の外側の端部とは、ソース端子部STPの下方に位置している。そして、第1タッチ中継配線610の外側の端部と第1タッチ端子電極6b1とは、第1コンタクトホールCH1を介して接続されており、第2タッチ中継配線620の外側の端部と第2タッチ端子電極6b2とは、第2コンタクトホールCH2を介して接続されている。 Further, in the present embodiment, the first touch relay wiring 610 that connects the first touch wire 61 and the first touch terminal electrode 6b1 and the second that connects the second touch wire 62 and the second touch terminal electrode 6b2. The touch relay wiring 620 extends to the source terminal portion STP (mounting portion). Specifically, the outer end of the first touch relay wiring 610 and the outer end of the second touch relay wiring 620 are located below the source terminal STP. The outer end of the first touch relay wiring 610 and the first touch terminal electrode 6b1 are connected to each other via the first contact hole CH1, and the outer end of the second touch relay wiring 620 and the second touch terminal electrode 6b1. The touch terminal electrode 6b2 is connected to the touch terminal electrode 6b2 via the second contact hole CH2.

さらに、本実施の形態において、第1タッチ線61及び第2タッチ線62は、いずれもタッチ端子電極6bに接続される直前の配線層がSD層になっている。つまり、第1コンタクトホールCH1を介して第1タッチ端子電極6b1に接続される第1タッチ中継配線610の外側の端部は、SD層に位置する。また、第2コンタクトホールCH2を介して第2タッチ端子電極6b2に接続される第2タッチ中継配線620の外側の端部も、SD層に位置する。 Further, in the present embodiment, in both the first touch wire 61 and the second touch wire 62, the wiring layer immediately before being connected to the touch terminal electrode 6b is the SD layer. That is, the outer end of the first touch relay wiring 610 connected to the first touch terminal electrode 6b1 via the first contact hole CH1 is located in the SD layer. Further, the outer end of the second touch relay wiring 620 connected to the second touch terminal electrode 6b2 via the second contact hole CH2 is also located in the SD layer.

以上、本実施の形態に係るインセルタッチパネル1によれば、複数のタッチ端子電極6bは、第1タッチ中継配線610を介して第1タッチ線61と電気的に接続された第1タッチ端子電極6b1と、第2タッチ中継配線620を介して第2タッチ線62と電気的に接続された第2タッチ端子電極6b2とを含む。そして、第1タッチ中継配線610は、第1タッチ線61及び第1タッチ端子電極6b1とは異なる層に形成された第1中継配線部611を有し、第2タッチ中継配線620は、第2タッチ線62及び第2タッチ端子電極6b2とは異なる層に形成されるとともに第1タッチ中継配線610の第1中継配線部611とは異なる層に形成された第1中継配線部621を有する。 As described above, according to the in-cell touch panel 1 according to the present embodiment, the plurality of touch terminal electrodes 6b are electrically connected to the first touch wire 61 via the first touch relay wiring 610. And the second touch terminal electrode 6b2 electrically connected to the second touch line 62 via the second touch relay wiring 620. The first touch relay wiring 610 has a first relay wiring portion 611 formed in a layer different from the first touch wire 61 and the first touch terminal electrode 6b1, and the second touch relay wiring 620 has a second touch relay wiring 620. It has a first relay wiring section 621 formed in a layer different from the touch wire 62 and the second touch terminal electrode 6b2 and in a layer different from the first relay wiring section 611 of the first touch relay wiring 610.

つまり、第1タッチ線61と第2タッチ線62とは、異なる配線層を経由して、タッチ端子電極6bに接続されている。これにより、第1タッチ線61と第2タッチ線62とを途中で立体交差させることができるので、額縁領域1bにおける第1タッチ線61と第2タッチ線62との配線レイアウトの設計尤度を高めることができる。したがって、ゲート線40及びデータ線50に加えてタッチ線60を形成したとしても、額縁領域1bを大きくすることなく、複数のタッチ線60を額縁領域1bに集約させてタッチ端子電極6bに容易に接続することができる。 That is, the first touch wire 61 and the second touch wire 62 are connected to the touch terminal electrode 6b via different wiring layers. As a result, the first touch line 61 and the second touch line 62 can be grade-separated in the middle, so that the design likelihood of the wiring layout between the first touch line 61 and the second touch line 62 in the frame area 1b can be determined. Can be enhanced. Therefore, even if the touch line 60 is formed in addition to the gate line 40 and the data line 50, a plurality of touch lines 60 can be easily integrated into the frame area 1b and formed on the touch terminal electrode 6b without increasing the frame area 1b. You can connect.

また、上述のとおり、ソース端子部STPには、複数のタッチ線60だけではなく、複数のデータ線50も接続される。複数のデータ線50の各々は、当該データ線50に対応する各ソース端子電極6aに接続される。 Further, as described above, not only the plurality of touch lines 60 but also a plurality of data lines 50 are connected to the source terminal portion STP. Each of the plurality of data lines 50 is connected to each source terminal electrode 6a corresponding to the data line 50.

本実施の形態において、複数のデータ線50は、異なる配線層を通る第1データ線51と第2データ線52とを含んでいる。したがって、複数のソース端子電極6aは、第1データ線51に接続される第1ソース端子電極6a1と、第2データ線52に接続される第2ソース端子電極6a2とを含む。 In the present embodiment, the plurality of data lines 50 include a first data line 51 and a second data line 52 passing through different wiring layers. Therefore, the plurality of source terminal electrodes 6a include a first source terminal electrode 6a1 connected to the first data line 51 and a second source terminal electrode 6a2 connected to the second data line 52.

図8及び図11に示すように、第1データ線51は、斜め配線部に形成された第1ソース中継配線510を経由して第1ソース端子電極6a1に接続されている。つまり、第1データ線51と第1ソース端子電極6a1とは、第1ソース中継配線510を介して電気的に接続されている。 As shown in FIGS. 8 and 11, the first data line 51 is connected to the first source terminal electrode 6a1 via the first source relay wiring 510 formed in the diagonal wiring portion. That is, the first data line 51 and the first source terminal electrode 6a1 are electrically connected to each other via the first source relay wiring 510.

図11に示すように、第1ソース中継配線510は、第1データ線51及び第1ソース端子電極6a1とは異なる層に形成された第1中継配線部511を有する。本実施の形態において、第1データ線51は、SD層に形成されており、第1ソース端子電極6a1は、PIT層に形成された画素電極20と同層に形成されている。したがって、第1中継配線部511は、SD層に形成された第1データ線51とは別の層に形成されているとともに、PIT層に形成された第1ソース端子電極6a1とは別の層に形成されている。 As shown in FIG. 11, the first source relay wiring 510 has a first relay wiring portion 511 formed in a layer different from the first data line 51 and the first source terminal electrode 6a1. In the present embodiment, the first data line 51 is formed in the SD layer, and the first source terminal electrode 6a1 is formed in the same layer as the pixel electrode 20 formed in the PIT layer. Therefore, the first relay wiring portion 511 is formed in a layer different from the first data line 51 formed in the SD layer, and is a layer different from the first source terminal electrode 6a1 formed in the PIT layer. Is formed in.

本実施の形態において、第1ソース中継配線510の第1中継配線部511は、GAL層に形成されたゲート線40と同層に形成されている、したがって、第1ソース中継配線510は、第1データ線51がSD層よりも下層のGAL層を経由してから第1ソース端子電極6a1に接続されるように引き回されている。 In the present embodiment, the first relay wiring portion 511 of the first source relay wiring 510 is formed in the same layer as the gate wire 40 formed in the GAL layer. Therefore, the first source relay wiring 510 is the first. The 1 data line 51 is routed so as to be connected to the first source terminal electrode 6a1 after passing through the GAL layer lower than the SD layer.

第1ソース中継配線510は、さらに、当該第1ソース中継配線510における第1データ線51と第1中継配線部511との間の配線経路中に設けられた第2中継配線部512を有する。 The first source relay wiring 510 further has a second relay wiring section 512 provided in the wiring path between the first data line 51 and the first relay wiring section 511 in the first source relay wiring 510.

本実施の形態において、第1ソース中継配線510の第2中継配線部512は、SD層に形成されている。したがって、第1ソース中継配線510は、第1データ線51がSD層よりも下層のGAL層を経由してから再びSD層に戻ってから第1ソース端子電極6a1に接続されるように引き回されている。 In the present embodiment, the second relay wiring portion 512 of the first source relay wiring 510 is formed in the SD layer. Therefore, the first source relay wiring 510 is routed so that the first data line 51 passes through the GAL layer lower than the SD layer, returns to the SD layer, and is connected to the first source terminal electrode 6a1. Has been done.

このように、SD層に形成された第1データ線51は、接続部の内側では画素部及び斜め配線部でSD層に形成されているが、接続部の外側ではSD層よりも下層の配線層に乗り換えて第1ソース端子電極6a1に接続されている。具体的には、第1データ線51は、SD層→GAL層(第1中継配線部)→SD層(第2中継配線部)→PIT層(第1ソース端子電極6a1)の順で配線層を乗り換えている。 As described above, the first data line 51 formed in the SD layer is formed in the SD layer by the pixel portion and the diagonal wiring portion inside the connection portion, but is a wiring lower than the SD layer outside the connection portion. It switches to a layer and is connected to the first source terminal electrode 6a1. Specifically, the first data line 51 is a wiring layer in the order of SD layer → GAL layer (first relay wiring unit) → SD layer (second relay wiring unit) → PIT layer (first source terminal electrode 6a1). I'm changing.

一方、図8及び図12に示すように、第2データ線52は、斜め配線部に形成された第2ソース中継配線520を経由して第2ソース端子電極6a2に接続されている。つまり、第2データ線52と第2ソース端子電極6a2とは、第2ソース中継配線520を介して電気的に接続されている。 On the other hand, as shown in FIGS. 8 and 12, the second data line 52 is connected to the second source terminal electrode 6a2 via the second source relay wiring 520 formed in the diagonal wiring portion. That is, the second data line 52 and the second source terminal electrode 6a2 are electrically connected to each other via the second source relay wiring 520.

図12に示すように、第2ソース中継配線520は、第2データ線52と同層に形成されている。そして、第2ソース中継配線520は、PIT層に形成された第2ソース端子電極6a2に接続されている。つまり、第2ソース中継配線520は、上下の配線層に乗り換えることなく、ソース端子部STPの下方まで延在されている。 As shown in FIG. 12, the second source relay wiring 520 is formed in the same layer as the second data line 52. The second source relay wiring 520 is connected to the second source terminal electrode 6a2 formed on the PIT layer. That is, the second source relay wiring 520 extends below the source terminal portion STP without switching to the upper and lower wiring layers.

このように、SD層に形成された第2データ線52は、第1データ線51と同様に、接続部の内側では画素部及び斜め配線部でSD層に形成されているが、第1データ線51とは異なり、上下の配線層に乗り換えることなく、第2ソース端子電極6a2に接続されている。具体的には、第2データ線52は、SD層→SD層(第2ソース中継配線)→PIT層(第2ソース端子電極6a2)の順で配線層を乗り換えている。 As described above, the second data line 52 formed in the SD layer is formed in the SD layer in the pixel portion and the diagonal wiring portion inside the connection portion as in the case of the first data line 51, but the first data Unlike the wire 51, it is connected to the second source terminal electrode 6a2 without switching to the upper and lower wiring layers. Specifically, the second data line 52 changes wiring layers in the order of SD layer → SD layer (second source relay wiring) → PIT layer (second source terminal electrode 6a2).

なお、第1データ線51及び第2データ線52についても、第1タッチ線61及び第2タッチ線62と同様に、いずれもソース端子電極6aに接続される直前の配線層がSD層になっている。 As for the first data line 51 and the second data line 52, similarly to the first touch line 61 and the second touch line 62, the wiring layer immediately before being connected to the source terminal electrode 6a is the SD layer. ing.

このように、第1データ線51と第2データ線52とは、異なる配線層を経由して、ソース端子電極6aに接続されている。これにより、第1データ線51と第2データ線52とを途中で立体交差させることができるので、額縁領域1bにおける第1データ線51と第2データ線52との配線レイアウトの設計尤度を向上させることができる。したがって、額縁領域1bを大きくすることなく、複数のデータ線50を額縁領域1bに集約させてソース端子電極6aに容易に接続することができる。 In this way, the first data line 51 and the second data line 52 are connected to the source terminal electrode 6a via different wiring layers. As a result, the first data line 51 and the second data line 52 can be grade-separated in the middle, so that the design likelihood of the wiring layout between the first data line 51 and the second data line 52 in the frame area 1b can be determined. Can be improved. Therefore, a plurality of data lines 50 can be aggregated in the frame area 1b and easily connected to the source terminal electrode 6a without increasing the frame area 1b.

また、本実施の形態では、タッチ機能付きソースドライバがソース端子部STPに接続されるため、複数のデータ線50と複数のタッチ線60とが同じソース端子部STPに集約されるが、第1タッチ線61、第2タッチ線62、第1データ線51及び第2データ線52が、互いに異なる配線層を経由して、1つのソース端子部STPに集約されている。これにより、第1タッチ線61、第2タッチ線62、第1データ線51及び第2データ線52を途中で立体交差させることができるので、第1タッチ線61、第2タッチ線62、第1データ線51及び第2データ線52の配線レイアウトの設計尤度を向上させることができる。したがって、額縁領域1bを広げることなく、複数のデータ線50及び複数のタッチ線60を1つの端子部に容易に接続することができる。 Further, in the present embodiment, since the source driver with a touch function is connected to the source terminal portion STP, the plurality of data lines 50 and the plurality of touch lines 60 are aggregated in the same source terminal portion STP. The touch line 61, the second touch line 62, the first data line 51, and the second data line 52 are integrated into one source terminal portion STP via different wiring layers. As a result, the first touch line 61, the second touch line 62, the first data line 51, and the second data line 52 can be grade-separated in the middle, so that the first touch line 61, the second touch line 62, and the second data line 52 can be crossed. The design likelihood of the wiring layout of the 1 data line 51 and the 2nd data line 52 can be improved. Therefore, the plurality of data lines 50 and the plurality of touch lines 60 can be easily connected to one terminal portion without expanding the frame area 1b.

なお、ゲート線40は、図13に示される配線経路で、ゲート端子部GTPのゲート端子電極5aに接続される。具体的には、ゲート線40は、ゲート中継配線410を経由してゲート端子電極5aに接続されている。つまり、ゲート線40とゲート端子電極5aとは、ゲート中継配線410を介して電気的に接続されている。 The gate wire 40 is connected to the gate terminal electrode 5a of the gate terminal portion GTP by the wiring path shown in FIG. Specifically, the gate wire 40 is connected to the gate terminal electrode 5a via the gate relay wiring 410. That is, the gate wire 40 and the gate terminal electrode 5a are electrically connected via the gate relay wiring 410.

図13に示すように、ゲート中継配線410は、ゲート線40と同層のGAL層に形成された第1中継配線部411と、SD層に形成された第2中継配線部412とを有する。具体的には、第1中継配線部411は、ゲート端子部GTPの下方にまで延在されて、第2中継配線部412と接続されている。第2中継配線部412は、ゲート端子部GTPの下方に形成されており、ゲート端子電極5aに接続されている。なお、ゲート線40についても、第1タッチ線61及び第2タッチ線62と同様に、いずれもゲート端子電極5aに接続される直前の配線層がSD層になっている。 As shown in FIG. 13, the gate relay wiring 410 has a first relay wiring portion 411 formed in the GAL layer which is the same layer as the gate wire 40, and a second relay wiring portion 412 formed in the SD layer. Specifically, the first relay wiring section 411 extends below the gate terminal section GTP and is connected to the second relay wiring section 412. The second relay wiring portion 412 is formed below the gate terminal portion GTP and is connected to the gate terminal electrode 5a. As for the gate wire 40, similarly to the first touch wire 61 and the second touch wire 62, the wiring layer immediately before being connected to the gate terminal electrode 5a is the SD layer.

(変形例)
以上、本開示に係るインセルタッチパネル及び画像表示装置等について、実施の形態に基づいて説明したが、本開示は、上記実施の形態に限定されるものではない。
(Modification example)
The in-cell touch panel, the image display device, and the like according to the present disclosure have been described above based on the embodiment, but the present disclosure is not limited to the above embodiment.

例えば、図9に示すように、上記実施の形態では、第1タッチ中継配線610の端部と第1タッチ端子電極6b1とは、1つの第1コンタクトホールCH1を介して接続されていたが、これに限らない。具体的には、図14に示すように、第1タッチ中継配線610の端部と第1タッチ端子電極6b1とは、複数の第1コンタクトホールCH1を介して接続されていてもよい。つまり、第1タッチ中継配線610の端部と第1タッチ端子電極6b1とを接続するための第1コンタクトホールCH1は、複数であってもよい。また、図10に示される第2コンタクトホールCH2についても同様に、第2コンタクトホールCH2は、1つではなく、複数であってもよい。つまり、タッチ線60とタッチ端子電極6bとのコンタクト部は、複数であってもよい。 For example, as shown in FIG. 9, in the above embodiment, the end portion of the first touch relay wiring 610 and the first touch terminal electrode 6b1 are connected via one first contact hole CH1. Not limited to this. Specifically, as shown in FIG. 14, the end of the first touch relay wiring 610 and the first touch terminal electrode 6b1 may be connected via a plurality of first contact holes CH1. That is, the number of first contact holes CH1 for connecting the end of the first touch relay wiring 610 and the first touch terminal electrode 6b1 may be plural. Similarly, with respect to the second contact hole CH2 shown in FIG. 10, the number of the second contact hole CH2 may be not one but a plurality. That is, the number of contact portions between the touch wire 60 and the touch terminal electrode 6b may be plurality.

このように、ソース端子部STPにおいて、タッチ線60とタッチ端子電極6bとを複数のコンタクトホールによって接続することで、腐食等による断線を抑制することができる。なお、端子部において複数のコンタクトホールを形成することは、データ線50及びゲート線40についても適用することができる。 In this way, in the source terminal portion STP, by connecting the touch wire 60 and the touch terminal electrode 6b with a plurality of contact holes, disconnection due to corrosion or the like can be suppressed. It should be noted that forming a plurality of contact holes in the terminal portion can also be applied to the data line 50 and the gate line 40.

また、図9に示すように、上記実施の形態では、第1タッチ線61における第1タッチ中継配線610の端部とPIT層の第1タッチ端子電極6b1とは直接接続されていたが、これに限らない。具体的には、図15に示すように、第1タッチ中継配線610の端部と第1タッチ端子電極6b1とは、第1コンタクトホールCH1に形成された第1中継電極30Aを介して接続されていてもよい。第1中継電極30Aは、PIT層の画素電極20よりも下層に位置するMIT層の共通電極30と同層に形成されている。また、図示しないが、図10においても同様に、第2タッチ線62における第2タッチ中継配線620の端部とPIT層の第2タッチ端子電極6b2とは、第2コンタクトホールCH2に形成された第2中継電極を介して接続されていてもよい。この場合も、第2中継電極は、PIT層の画素電極20よりも下層に位置するMIT層の共通電極30と同層に形成されているとよい。 Further, as shown in FIG. 9, in the above embodiment, the end of the first touch relay wiring 610 on the first touch line 61 and the first touch terminal electrode 6b1 of the PIT layer are directly connected to each other. Not limited to. Specifically, as shown in FIG. 15, the end of the first touch relay wiring 610 and the first touch terminal electrode 6b1 are connected via the first relay electrode 30A formed in the first contact hole CH1. You may be. The first relay electrode 30A is formed in the same layer as the common electrode 30 of the MIT layer located below the pixel electrode 20 of the PIT layer. Further, although not shown, similarly in FIG. 10, the end portion of the second touch relay wiring 620 on the second touch line 62 and the second touch terminal electrode 6b2 of the PIT layer are formed in the second contact hole CH2. It may be connected via the second relay electrode. In this case as well, the second relay electrode may be formed in the same layer as the common electrode 30 of the MIT layer located below the pixel electrode 20 of the PIT layer.

このように、タッチ線60とタッチ端子電極6bとを接続するためのコンタクトホールに中継電極を形成することで、腐食耐性を向上させることができる。この点について、以下説明する。 In this way, by forming the relay electrode in the contact hole for connecting the touch wire 60 and the touch terminal electrode 6b, the corrosion resistance can be improved. This point will be described below.

上記実施の形態におけるインセルタッチパネルである液晶表示装置では、タッチ機能を持たせるために複数の共通電極30とタッチ線60とを絶縁する必要があるので、タッチ機能を持たない液晶表示装置に比べて、複数の共通電極30とタッチ線60との間に第4絶縁膜124(TPS層)が追加されている。このため、端子部でのメタル層(SD層)の上の絶縁膜の数が多くなる。したがって、絶縁膜のエッチングにおけるメタル層の表面の雰囲気暴露時間が増えることとなり、メタル層の腐食の起点になりやすい。そこで、図15に示すように、第4絶縁膜124(TPS層)にコンタクトホールを形成するときのフォトリソグラフィ及びエッチングを利用して、MIT層の中継配線を形成して端子部におけるSD層とMIT層とを接続し、第5絶縁膜125(UPS層)のフォトリソグラフィ及びエッチングによってMIT層とPIT層とを接続している。このように、MIT層による中継電極を挿入することで、腐食耐性を向上させることができる。また、端子部における絶縁膜の数を3つから2つに減少させることができるので、エッチングによるダメージが減少する。このことによっても、腐食耐性が向上する。 In the liquid crystal display device which is the in-cell touch panel in the above embodiment, it is necessary to insulate the plurality of common electrodes 30 and the touch line 60 in order to have the touch function, so that the liquid crystal display device does not have the touch function. , A fourth insulating film 124 (TPS layer) is added between the plurality of common electrodes 30 and the touch wire 60. Therefore, the number of insulating films on the metal layer (SD layer) at the terminal portion increases. Therefore, the atmospheric exposure time on the surface of the metal layer in etching the insulating film increases, and it tends to be a starting point of corrosion of the metal layer. Therefore, as shown in FIG. 15, a relay wiring of the MIT layer is formed by utilizing photolithography and etching when forming a contact hole in the fourth insulating film 124 (TPS layer), and the SD layer in the terminal portion is formed. The MIT layer is connected, and the MIT layer and the PIT layer are connected by photolithography and etching of the fifth insulating film 125 (UPS layer). By inserting the relay electrode by the MIT layer in this way, the corrosion resistance can be improved. Further, since the number of insulating films in the terminal portion can be reduced from three to two, the damage due to etching is reduced. This also improves corrosion resistance.

また、図16に示すように、第1タッチ線61における第1タッチ中継配線610の端部と第1タッチ端子電極6b1とを接続するための第1コンタクトホールCH1を複数形成した上で、第1コンタクトホールCH1にMIT層の第1中継電極30Aを形成してもよい。これにより、腐食耐性を一層向上させることができる。なお、図示しないが、第2タッチ中継配線620の端部と第2タッチ端子電極6b2とを接続するための第2コンタクトホールCH2についても同様に、第2コンタクトホールCH2を複数形成した上で第2コンタクトホールCH2にMIT層の第2中継電極を形成してもよい。 Further, as shown in FIG. 16, after forming a plurality of first contact holes CH1 for connecting the end of the first touch relay wiring 610 on the first touch line 61 and the first touch terminal electrode 6b1, the first contact hole CH1 is formed. The first relay electrode 30A of the MIT layer may be formed in the 1 contact hole CH1. Thereby, the corrosion resistance can be further improved. Although not shown, the second contact hole CH2 for connecting the end of the second touch relay wiring 620 and the second touch terminal electrode 6b2 is also similarly formed after forming a plurality of second contact holes CH2. A second relay electrode of the MIT layer may be formed in the 2 contact hole CH2.

また、上記実施の形態では、データ線50とトランジスタ10のドレイン電極10Dとが接続され、画素電極20とトランジスタ10のソース電極10Sとが接続されていたが、これに限らない。データ線50とトランジスタ10のソース電極10Sとが接続され、画素電極20とトランジスタ10のドレイン電極10Dとが接続されていてもよい。 Further, in the above embodiment, the data line 50 and the drain electrode 10D of the transistor 10 are connected, and the pixel electrode 20 and the source electrode 10S of the transistor 10 are connected, but the present invention is not limited to this. The data line 50 and the source electrode 10S of the transistor 10 may be connected, and the pixel electrode 20 and the drain electrode 10D of the transistor 10 may be connected.

また、上記実施の形態では、ゲート線40が行方向に延在し、データ線50及びタッチ線60が列方向に延在していたが、これに限らない。ゲート線40が列方向に延在し、データ線50及びタッチ線60が行方向に延在していてもよい。つまり、第1方向が列方向で、第1方向に直交する方向が行方向であってもよい。この場合、赤色画素PXR、緑色画素PXG及び青色画素PXBの3種の画素は、所定の配列で列方向に周期的に配列されていればよい。 Further, in the above embodiment, the gate line 40 extends in the row direction, and the data line 50 and the touch line 60 extend in the column direction, but the present invention is not limited to this. The gate line 40 may extend in the column direction, and the data line 50 and the touch line 60 may extend in the row direction. That is, the first direction may be the column direction, and the direction orthogonal to the first direction may be the row direction. In this case, the three types of pixels, the red pixel PXR, the green pixel PXG, and the blue pixel PXB, may be periodically arranged in a predetermined arrangement in the column direction.

その他、上記実施の形態及び変形例に対して当業者が思いつく各種変形を施して得られる形態や、本開示の趣旨を逸脱しない範囲で実施の形態及び変形例における構成要素及び機能を任意に組み合わせることで実現される形態も本開示に含まれる。 In addition, a form obtained by applying various modifications to the above-described embodiment and modification that can be conceived by those skilled in the art, and components and functions in the embodiment and modification are arbitrarily combined without departing from the spirit of the present disclosure. The form realized by this is also included in the present disclosure.

1 インセルタッチパネル
1a 画像表示領域
1b 額縁領域
2 画像表示装置
3 バックライト
4 画像処理部
5 ゲートドライバ
5a ゲート端子電極
6 ソースドライバ
6a ソース端子電極
6a1 第1ソース端子電極
6a2 第2ソース端子電極
6b タッチ端子電極
6b1 第1タッチ端子電極
6b2 第2タッチ端子電極
10 トランジスタ
10G ゲート電極
10S ソース電極
10D ドレイン電極
10SC 半導体層
20 画素電極
30 共通電極
30A 第1中継電極
40 ゲート線
50 データ線
51 第1データ線
52 第2データ線
60 タッチ線
61 第1タッチ線
62 第2タッチ線
100 第1基板
110 第1透明基材
121 第1絶縁膜
122 第2絶縁膜
123 第3絶縁膜
124 第4絶縁膜
124a コンタクトホール
125 第5絶縁膜
200 第2基板
210 第2透明基材
220 ブラックマトリクス
230 カラーフィルタ
240 スペーサ
300 液晶層
410 ゲート中継配線
411、511、611、621 第1中継配線部
412、512、612、622 第2中継配線部
510 第1ソース中継配線
520 第2ソース中継配線
610 第1タッチ中継配線
620 第2タッチ中継配線
613 第3中継配線部
614 第4中継配線部
PX 画素
PXR 赤色画素
PXG 緑色画素
PXB 青色画素
STP ソース端子部
GTP ゲート端子部
CH1 第1コンタクトホール
CH2 第2コンタクトホール
1 In-cell touch panel 1a Image display area 1b Frame area 2 Image display device 3 Backlight 4 Image processing unit 5 Gate driver 5a Gate terminal electrode 6 Source driver 6a Source terminal electrode 6a1 First source terminal electrode 6a2 Second source terminal electrode 6b Touch terminal Electrode 6b1 1st touch terminal electrode 6b2 2nd touch terminal electrode 10 Transistor 10G Gate electrode 10S Source electrode 10D Drain electrode 10SC Semiconductor layer 20 Pixel electrode 30 Common electrode 30A 1st relay electrode 40 Gate wire 50 Data line 51 1st data line 52 2nd data line 60 Touch line 61 1st touch line 62 2nd touch line 100 1st substrate 110 1st transparent base material 121 1st insulating film 122 2nd insulating film 123 3rd insulating film 124 4th insulating film 124a Contact hole 125 5th Insulation Film 200 2nd Substrate 210 2nd Transparent Base Material 220 Black Matrix 230 Color Filter 240 Spacer 300 Liquid Crystal Layer 410 Gate Relay Wiring 411, 511, 611, 621 1st Relay Wiring Part 412, 512, 612, 622 No. 2 Relay wiring part 510 1st source relay wiring 520 2nd source relay wiring 610 1st touch relay wiring 620 2nd touch relay wiring 613 3rd relay wiring part 614 4th relay wiring part PX pixel PXR Red pixel PXG Green pixel PXB Blue Pixel STP source terminal part GTP gate terminal part CH1 1st contact hole CH2 2nd contact hole

Claims (9)

第1方向と前記第1方向に直交する第2方向とに配列された複数の画素によって構成された画像表示領域及び前記画像表示領域を囲む額縁領域を有するインセルタッチパネルであって、
前記複数の画素の各々に設けられたトランジスタ及び画素電極と、
前記第1方向及び前記第2方向の各々に配列され、各々が1つ以上の前記画素電極に対向するとともに互いに分離して設けられた複数の共通電極と、
前記第1方向に沿って延在し、前記複数の画素の各々における前記トランジスタにゲート信号を供給する複数のゲート線と、
前記第2方向に沿って延在し、前記複数の画素の各々における前記トランジスタにデータ信号を供給する複数のデータ線と、
前記第2方向に沿って延在し、各々に対応する共通電極に接続された複数のタッチ線と、
前記額縁領域に設けられ、前記複数のタッチ線と電気的に接続された複数のタッチ端子電極を含む端子部とを備え、
前記複数のタッチ線は、第1タッチ線と第2タッチ線とを含み、
前記複数のタッチ端子電極は、第1タッチ中継配線を介して前記第1タッチ線と電気的に接続された第1タッチ端子電極と、第2タッチ中継配線を介して前記第2タッチ線と電気的に接続された第2タッチ端子電極とを含み、
前記第1タッチ中継配線は、前記第1タッチ線及び前記第1タッチ端子電極とは異なる層に形成された第1中継配線部を有し、
前記第2タッチ中継配線は、前記第2タッチ線及び前記第2タッチ端子電極とは異なる層に形成されるとともに前記第1タッチ中継配線の前記第1タッチ中継配線とは異なる層に形成された第1中継配線部を有する、
インセルタッチパネル。
An in-cell touch panel having an image display area composed of a plurality of pixels arranged in a first direction and a second direction orthogonal to the first direction and a frame area surrounding the image display area.
Transistors and pixel electrodes provided in each of the plurality of pixels
A plurality of common electrodes arranged in each of the first direction and the second direction, each facing one or more of the pixel electrodes and separately provided from each other.
A plurality of gate lines extending along the first direction and supplying a gate signal to the transistor in each of the plurality of pixels.
A plurality of data lines extending along the second direction and supplying a data signal to the transistor in each of the plurality of pixels.
A plurality of touch lines extending along the second direction and connected to the corresponding common electrodes,
A terminal portion provided in the frame region and including a plurality of touch terminal electrodes electrically connected to the plurality of touch wires is provided.
The plurality of touch lines include a first touch line and a second touch line.
The plurality of touch terminal electrodes are electrically connected to the first touch terminal electrode electrically connected to the first touch wire via the first touch relay wiring, and to the second touch wire via the second touch relay wiring. Includes a second touch terminal electrode connected to the
The first touch relay wiring has a first relay wiring portion formed in a layer different from the first touch wire and the first touch terminal electrode.
The second touch relay wiring is formed in a layer different from the second touch wire and the second touch terminal electrode, and is formed in a layer different from the first touch relay wiring of the first touch relay wiring. Has a first relay wiring section,
In-cell touch panel.
前記第1タッチ中継配線の前記第1中継配線部は、前記ゲート線と同層に形成されており、
前記第2タッチ中継配線の前記第1中継配線部は、前記データ線と同層に形成されている、
請求項1に記載のインセルタッチパネル。
The first relay wiring portion of the first touch relay wiring is formed in the same layer as the gate wire.
The first relay wiring portion of the second touch relay wiring is formed in the same layer as the data line.
The in-cell touch panel according to claim 1.
前記第1タッチ中継配線は、前記第1タッチ線と当該第1タッチ中継配線における前記第1中継配線部との間の配線経路中に設けられた第2中継配線部を有し、
前記第2タッチ中継配線は、前記第2タッチ線と当該第2タッチ中継配線における前記第1中継配線部との間の配線経路中に設けられた第2中継配線部を有し、
前記第1タッチ中継配線の前記第2中継配線部及び前記第2タッチ中継配線の前記第2中継配線部は、前記画素電極と同層に形成されている、
請求項2に記載のインセルタッチパネル。
The first touch relay wiring has a second relay wiring portion provided in the wiring path between the first touch line and the first relay wiring portion in the first touch relay wiring.
The second touch relay wiring has a second relay wiring portion provided in the wiring path between the second touch line and the first relay wiring portion in the second touch relay wiring.
The second relay wiring portion of the first touch relay wiring and the second relay wiring portion of the second touch relay wiring are formed in the same layer as the pixel electrode.
The in-cell touch panel according to claim 2.
前記第1タッチ中継配線は、当該第1タッチ中継配線における前記第2中継配線部と前記第1中継配線部との間の配線経路中に設けられた第3中継配線部と、当該第1タッチ中継配線における前記第1中継配線部と前記第1タッチ端子電極との配線経路中に設けられた第4中継配線部とを有し、
前記第3中継配線部及び前記第4中継配線部は、前記データ線と同層に形成されている、
請求項3に記載のインセルタッチパネル。
The first touch relay wiring includes a third relay wiring portion provided in the wiring path between the second relay wiring portion and the first relay wiring portion in the first touch relay wiring, and the first touch. It has a fourth relay wiring section provided in the wiring path between the first relay wiring section and the first touch terminal electrode in the relay wiring.
The third relay wiring section and the fourth relay wiring section are formed in the same layer as the data line.
The in-cell touch panel according to claim 3.
前記第1タッチ中継配線の端部と前記第2タッチ中継配線の端部とは、前記端子部の下方に位置し、
前記第1タッチ中継配線の端部と前記第1タッチ端子電極とは、第1コンタクトホールを介して接続されており、
前記第2タッチ中継配線の端部と前記第2タッチ端子電極とは、第2コンタクトホールを介して接続されている、
請求項4に記載のインセルタッチパネル。
The end of the first touch relay wiring and the end of the second touch relay wiring are located below the terminal portion.
The end of the first touch relay wiring and the first touch terminal electrode are connected via a first contact hole.
The end of the second touch relay wiring and the second touch terminal electrode are connected via a second contact hole.
The in-cell touch panel according to claim 4.
前記第1コンタクトホール及び前記第2コンタクトホールは、複数である、
請求項5に記載のインセルタッチパネル。
The first contact hole and the second contact hole are plural.
The in-cell touch panel according to claim 5.
前記第1タッチ端子電極及び前記第2タッチ端子電極とは、前記画素電極と同層に形成されている、
請求項5又は6に記載のインセルタッチパネル。
The first touch terminal electrode and the second touch terminal electrode are formed in the same layer as the pixel electrode.
The in-cell touch panel according to claim 5 or 6.
前記第1タッチ中継配線の端部と前記第1タッチ端子電極とは、前記第1コンタクトホールに形成された第1中継電極を介して接続されており、
前記第2タッチ中継配線の端部と前記第2タッチ端子電極とは、前記第2コンタクトホールに形成された第2中継電極を介して接続されており、
前記第1中継電極と前記第2中継電極とは、前記画素電極よりも下層の前記共通電極と同層に形成されている、
請求項7に記載のインセルタッチパネル。
The end of the first touch relay wiring and the first touch terminal electrode are connected via a first relay electrode formed in the first contact hole.
The end of the second touch relay wiring and the second touch terminal electrode are connected to each other via a second relay electrode formed in the second contact hole.
The first relay electrode and the second relay electrode are formed in the same layer as the common electrode, which is a layer below the pixel electrode.
The in-cell touch panel according to claim 7.
さらに、前記端子部は、前記複数のデータ線と電気的に接続された複数のソース端子電極を含み、
前記複数のソース端子電極の各々は、ソース中継配線を介して前記複数のデータ線の各々と電気的に接続され、
前記ソース中継配線は、前記データ線とは異なる層に形成されている、
インセルタッチパネル。
Further, the terminal portion includes a plurality of source terminal electrodes electrically connected to the plurality of data lines.
Each of the plurality of source terminal electrodes is electrically connected to each of the plurality of data lines via a source relay wiring.
The source relay wiring is formed in a layer different from the data line.
In-cell touch panel.
JP2019036038A 2019-02-28 2019-02-28 In-cell touch panel Pending JP2020140489A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019036038A JP2020140489A (en) 2019-02-28 2019-02-28 In-cell touch panel
US16/783,848 US11287709B2 (en) 2019-02-28 2020-02-06 Active matrix substrate and liquid crystal display device
CN202010086276.1A CN111625113A (en) 2019-02-28 2020-02-11 Active matrix substrate, liquid crystal display device and embedded touch panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019036038A JP2020140489A (en) 2019-02-28 2019-02-28 In-cell touch panel

Publications (1)

Publication Number Publication Date
JP2020140489A true JP2020140489A (en) 2020-09-03

Family

ID=72280389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019036038A Pending JP2020140489A (en) 2019-02-28 2019-02-28 In-cell touch panel

Country Status (1)

Country Link
JP (1) JP2020140489A (en)

Similar Documents

Publication Publication Date Title
US10795514B2 (en) Display device having touch detection function
US20190243507A1 (en) Display device and touch detection method of display device
US9626027B2 (en) Touch sensor integrated type display device
TWI467298B (en) Liquid crystal display device
US11397496B2 (en) Display device including position input function
KR102320514B1 (en) Touch type liquid crsytal display device
JP6518576B2 (en) Display device and touch detection method for display device
US10996530B2 (en) Liquid crystal display device
US11036107B2 (en) Liquid crystal display device
US11947760B2 (en) Display device with position input function
US11126025B2 (en) In-cell touch panel
KR20080050674A (en) Liquid crystal display device
JP2019184945A (en) Wiring board and display device
US11287709B2 (en) Active matrix substrate and liquid crystal display device
JP2020140089A (en) In-cell touch panel
US11054927B2 (en) In-cell touch panel
JP2019184765A (en) Display device with position input function
KR20140016709A (en) Display device integrated touch screen panel
US11500237B2 (en) Array substrate and display device
US11385513B2 (en) Liquid crystal display device and liquid crystal display device manufacturing method
JP2020140083A (en) In-cell touch panel
US10962853B1 (en) Display substrate and display device
US20180136785A1 (en) Position input device and display device having position input function
JP2020140078A (en) Liquid crystal display device
JP2020140489A (en) In-cell touch panel