JP2020106747A - Photonic chip, field programmable photonic array, and programmable circuit - Google Patents
Photonic chip, field programmable photonic array, and programmable circuit Download PDFInfo
- Publication number
- JP2020106747A JP2020106747A JP2018247546A JP2018247546A JP2020106747A JP 2020106747 A JP2020106747 A JP 2020106747A JP 2018247546 A JP2018247546 A JP 2018247546A JP 2018247546 A JP2018247546 A JP 2018247546A JP 2020106747 A JP2020106747 A JP 2020106747A
- Authority
- JP
- Japan
- Prior art keywords
- photonic
- ppab
- rpi
- programmable
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013461 design Methods 0.000 claims description 42
- 230000003287 optical effect Effects 0.000 claims description 38
- 238000012545 processing Methods 0.000 claims description 26
- 230000010363 phase shift Effects 0.000 claims description 7
- 239000011159 matrix material Substances 0.000 claims description 4
- 238000003491 array Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims description 2
- 230000000694 effects Effects 0.000 claims 4
- 238000010521 absorption reaction Methods 0.000 claims 1
- 230000003321 amplification Effects 0.000 claims 1
- 239000000470 constituent Substances 0.000 claims 1
- 230000009977 dual effect Effects 0.000 claims 1
- 238000003199 nucleic acid amplification method Methods 0.000 claims 1
- 230000005693 optoelectronics Effects 0.000 claims 1
- 230000010287 polarization Effects 0.000 claims 1
- 230000001902 propagating effect Effects 0.000 claims 1
- 230000008878 coupling Effects 0.000 abstract description 4
- 238000010168 coupling process Methods 0.000 abstract description 4
- 238000005859 coupling reaction Methods 0.000 abstract description 4
- 230000002093 peripheral effect Effects 0.000 abstract description 3
- 230000009466 transformation Effects 0.000 abstract description 2
- 229920003190 poly( p-benzamide) Polymers 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000005457 optimization Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000002301 combined effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 125000002015 acyclic group Chemical group 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000013135 deep learning Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 238000012942 design verification Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000012804 iterative process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Landscapes
- Optical Integrated Circuits (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Abstract
Description
〔技術分野〕
本発明は、少なくとも１つのプログラマブルフォトニックアナログブロック（ＰＰＡＢ）と、少なくとも１つの再構成可能な光インターコネクション（ＲＰＩ）とを組み合わせることによって実現されるフォトニックチップに関する。当該フォトニックチップは、そのリソース（すなわち、ＰＰＡＢおよびＲＰＩ）の適切なプログラミングと、その入力ポートならびに出力ポートの選択と、それに組み合わせて任意の高性能な周辺ビルディングブロックとによって、１つまたは同時に多種のフォトニック回路および／または線形マルチポート変換を実装できる。
〔Technical field〕
The present invention relates to a photonic chip realized by combining at least one programmable photonic analog block (PPAB) and at least one reconfigurable optical interconnection (RPI). The photonic chip can be of one or more different types, depending on the proper programming of its resources (ie PPAB and RPI), its input and output port selection, and any high performance peripheral building blocks in combination. Photonic circuits and/or linear multi-port transforms can be implemented.
〔背景技術〕
プログラマブル多機能性フォトニクス（ＰＭＰ）は、適切なプログラミングによって多種多様な機能性を備え得る、統合された光ハードウェアの共通の構成を設計することを目指している。様々な著者が、カスケードビームスプリッタまたはマッハツェンダ干渉計（ＭＺＩｓ）に基づいたプログラマブル回路の種々の構成および設計原理を提案する理論的な研究を取り扱ってきた。これらの提案においては、プログラマブル回路を実施するために多方面の解決策が提示されているが、これらの提案のどれ一つとして、単一の回路、複合回路、または同時に存在する任意の回路さえ実施するようにプログラミングされ得るフォトニックデバイスについての設計上の完全な解決策を明確に述べるものはない。
[Background technology]
Programmable multifunctional photonics (PMP) aims to design a common configuration of integrated optical hardware that can be provided with a wide variety of functionality by proper programming. Various authors have dealt with theoretical work proposing various configurations and design principles of programmable circuits based on cascade beam splitters or Mach-Zehnder interferometers (MZIs). In these proposals, a multi-pronged solution is presented for implementing a programmable circuit, but any one of these proposals could be a single circuit, a composite circuit, or even any circuit that exists at the same time. There is no explicit design complete solution for a photonic device that can be programmed to implement.
〔発明の概要〕
〔発明が解決しようとする課題〕
本明細書に記載される本発明の目的は、上で提示した問題を解決すること、かつ、電子フィールドプログラマブルアナログゲートアレイにおけるのと同様に、単一の総合的なハードウェアプラットフォームによって複数の機能性を提供できるようにすることにある。
[Outline of Invention]
[Problems to be Solved by the Invention]
The purpose of the invention described herein is to solve the problems presented above and to allow multiple functions by means of a single integrated hardware platform, as in an electronic field programmable analog gate array. To provide sex.
本発明の目的は、プログラマブルフォトニックアナログブロック（ＰＰＡＢ）のユニットおよび再構成可能な光インターコネクション（ＲＰＩ）のユニットを、好ましくはフォトニックチップを介して反復および相互接続することに基づく。ＰＰＡＢは、基本的な任意のアナログ動作（再構成可能な光パワー／エネルギー分割および独立した位相シフト）を実施するための基本的な構成要素を提供する。非常に広い意味では、再構成可能な処理は、プログラマブルロジックブロック（ＰＬＢ）が電子ＦＰＧＡでデジタル動作を行うのと同様、あるいは再構成可能なアナログブロック（ＣＢＡ）が電子フィールドプログラマブルアナログアレイ（ＦＰＡＡ）でアナログ動作を行うのと同様であり、相互接続はＲＰＩによって提供されるＰＰＡＢ間において再構成可能であると考えられる。このため、かつ、前述のことを考慮すれば、本発明の目的は、１つまたは多種の同時に存在するフォトニック回路および／または線形マルチポート変換を、それらのリソース（すなわち、対応するＰＰＡＢおよびＲＰＩ）を適切にプログラミングすることにより、またそれらの入力ポートおよび出力ポートを選択することにより、可能にすることが分かる。 The object of the invention is based on repeating and interconnecting units of programmable photonic analog blocks (PPAB) and reconfigurable optical interconnection (RPI), preferably via photonic chips. PPAB provides the basic building blocks to implement any basic analog operation (reconfigurable optical power/energy division and independent phase shift). In a very broad sense, reconfigurable processing is similar to a programmable logic block (PLB) performing digital operations in an electronic FPGA, or a reconfigurable analog block (CBA) is in an electronic field programmable analog array (FPAA). Similar to performing analog operation at, the interconnect is believed to be reconfigurable between PPABs provided by RPI. For this reason, and in view of the foregoing, it is an object of the present invention to enable one or more simultaneously existing photonic circuits and/or linear multi-port conversions to their resources (ie corresponding PPABs and RPIs). It can be seen that this is made possible by proper programming of ), and by selecting their input and output ports.
本発明の目的は、一組の請求項に記載されており、参照することにより、本明細書に含まれる。 The objects of the invention are set forth in a set of claims and are hereby incorporated by reference.
提案された、本発明のフォトニックチップ、フィールドプログラマブルフォトニックアレイ（ＦＰＰＡ）は、フィールドプログラマブルハードウェアアプローチ特有の一連の利益をもたらす。これらは、
・製造時間がより短く、より短い時間で市場へ出せること、
・プロトタイプ開発費用および経常外エンジニアリング費用が低いこと、
・構想を展開する際の、および構想をＡＳＰＩＣに変える際の金銭上のリスクが低減されること、
・多機能動作およびマルチタスク動作、
・回路の最適化、
を含む。
The proposed photonic chip, Field Programmable Photonic Array (FPPA), of the present invention brings a series of benefits unique to the field programmable hardware approach. They are,
・The manufacturing time is shorter and the time to market is shorter,
・Low prototype development costs and non-recurring engineering costs,
・Reduction of financial risk in developing the concept and in changing the concept to ASIC,
・Multi-function operation and multi-task operation,
・Circuit optimization,
including.
提案された、本発明のフォトニックチップおよびフィールドプログラマブルフォトニックアレイ（ＦＰＰＡ）は、以下の用途に適している：
・航空宇宙および防衛（航空電子工学、通信、セキュアソリューション、宇宙）：
・自動車（高解像度映像、画像処理、車両ネットワーキングおよびコネクティビティ、オートモーティブインフォテインメント）
・データセンタ（サーバ、ルータ、スイッチ、ゲートウェイ）
・高性能計算（サーバ、スーパーコンピュータ、ＳＩＧＩＮＴシステム、高性能レーダ（ＲＡＤＡＲ）、高性能ビーム形成システム、量子計算、高速ニューラルネットワーク）
・集積回路設計（ＡＳＰＩＣプロトタイピング、ハードウェアエミュレーション）
有線通信および無線通信（光伝送ネットワーク、ネットワーク処理５Ｇコネクティビティインターフェース、モバイルバックホール）
・ハードウェアアクセラレータ
機械およびディープラーニングアプリケーション。
The proposed photonic chip and field programmable photonic array (FPPA) of the present invention are suitable for the following applications:
・Aerospace and defense (avionics, communications, secure solutions, space):
・Automotive (high resolution video, image processing, vehicle networking and connectivity, automotive infotainment)
・Data center (server, router, switch, gateway)
・High-performance calculation (server, supercomputer, SIGINT system, high-performance radar (RADAR), high-performance beam forming system, quantum calculation, high-speed neural network)
・Integrated circuit design (ASIC prototyping, hardware emulation)
Wired and wireless communication (optical transmission network, network processing 5G connectivity interface, mobile backhaul)
· Hardware Accelerator Machinery and deep learning applications.
〔図面の簡単な説明〕
成されている説明を補足するため、かつ、本発明の特徴をより理解しやすくする目的で、本発明の好ましい実用的な実施形態に基づき、説明の不可欠な一部として図一式を添える。図一式には、例示的かつ非限定的なかたちで以下のことが示されている。
〔図１〕提案された本発明のフォトニックチップの概略図例である。拡大図は、左上から右下への伝播方向に関連するプログラマブルフォトニックアナログブロックの詳細を示す。
〔図２〕本発明のデバイスの、４種類の好ましい２×２ＰＰＡＢブロック、および破線で示された、それらの内部の信号結合レイアウトを示す。
〔図３〕本発明のデバイスの、ポートにおいて内部および外部の光場を含むＡ型のＰＰＡＢブロックを示す。
〔図４〕フォトニック信号処理において必要とされる非常に基本的な動作を生じさせる、少なくとも１つのプログラマブルフォトニックアナログブロック（ＰＰＡＢ）と、少なくとも１つの再構成可能な光インターコネクション（ＲＰＩ）の単純なプログラミングの非限定的ないくつかの例を示す。
〔図５〕２つのアクセスＲＰＩ位相シフト素子と、１つの再構成可能な光インターコネクション（ＲＰＩ）と、左上のポートから右下のポートへの伝播方向用のＡ型のＰＰＢＡとの複合効果を示す図である（左：ＰＰＡＢに先立つＰＲＩ。右：ＰＰＡＢに続くＰＰＡＢ）。
〔図６〕正方形型の均一なフォトニックチップ設計に関連する第１設計のレイアウトを示す。Ａ型およびＢ型のＰＰＡＢ素子は、デバイスのすべての縦列および横列においてインターリーブされており、この設計をＡＢＡＢＡＢと表す。
〔図７〕第２設計を示す。インターリーブされたＡ型およびＢ型のＰＰＡＢの縦列が、Ｃ型のＰＰＡＢによって形成された縦列とインターリーブされており、この設計をＡＢＣＣＡＢと表す。
〔図８〕第３設計の例を示す。インターリーブされたＡ型およびＢ型のＰＰＡＢの縦列が、Ｄ型のＰＰＡＢによって形成された縦列とインターリーブされており、この設計をＡＢＤＤＡＢと表す。
〔図９〕左側に、本発明のフォトニックチップの設計／構成フローに関係する主な工程を示しており、右側に、フォトニックチップのソフト層およびハード層、および周辺の高性能ブロックを含む拡大レイアウトを示す。
〔図１０〕輪状の空洞、マッハツェンダ干渉計、および本発明のフォトニックチップのＡＢＡＢＡＢ設計を用いた３ｘ３マルチポート干渉計を同時に実装することを示す。
〔図１１〕輪状の空洞、マッハツェンダ干渉計、および本発明のフォトニックチップのＡＢＣＣＡＢ設計を用いた３ｘ３マルチポート干渉計を同時に実装することを示す。
〔図１２〕輪状の空洞、マッハツェンダ干渉計、および本発明のフォトニックチップのＡＢＤＤＡＢ設計を用いた３ｘ３マルチポート干渉計を同時に実装することを示す。
〔図１３〕ＰＰＡＢ素子（上方）、いくつかのフィールドプログラマブルフォトニックアレイ（ＦＰＰＡ）レイアウト（中間）、および他のＦＰＰＡの可能な構成（下方）を実装するためのいくつかの技術選択肢を示す。
〔図１４〕波長多重化および逆多重化タスクをもたらす高性能ビルディングブロックによるＦＰＰＡ実装を示す。基本的な処理ユニットの配列をこのブロックに結合して、異なるチャネルおよび異なる波長で処理ができるようにすることができる。
[Brief description of drawings]
Based on the preferred practical embodiments of the present invention, the set of figures is provided as an integral part of the description in order to supplement the description provided and to make the features of the present invention easier to understand. The set of figures illustrates, in an exemplary and non-limiting manner:
FIG. 1 is an example of a schematic view of a proposed photonic chip of the present invention. The enlarged view shows details of the programmable photonic analog block associated with the direction of propagation from upper left to lower right.
FIG. 2 shows four preferred 2×2 PPAB blocks of the device of the present invention, and their internal signal coupling layout, shown in dashed lines.
FIG. 3 shows a type A PPAB block including internal and external optical fields at the ports of the device of the present invention.
FIG. 4 shows at least one programmable photonic analog block (PPAB) and at least one reconfigurable optical interconnection (RPI) that produces the very basic operations required in photonic signal processing. Here are some non-limiting examples of simple programming.
[FIG. 5] A combined effect of two access RPI phase shift elements, one reconfigurable optical interconnection (RPI), and A-type PPBA for the propagation direction from the upper left port to the lower right port. It is a figure (left: PRI which precedes PPAB, right: PPAB which follows PPAB).
FIG. 6 shows a layout of a first design related to a square type uniform photonic chip design. Type A and Type B PPAB devices are interleaved in all columns and rows of the device, designated this design as ABABAB.
FIG. 7 shows a second design. The interleaved columns of Type A and Type B PPABs are interleaved with the columns formed by Type C PPABs, designated this design as ABCCAB.
FIG. 8 shows an example of the third design. The interleaved columns of Type A and Type B PPABs are interleaved with the columns formed by Type D PPABs, and this design is designated ABDDAB.
[FIG. 9] The left side shows the main steps involved in the design/configuration flow of the photonic chip of the present invention, and the right side includes the soft and hard layers of the photonic chip and the surrounding high-performance blocks. An enlarged layout is shown.
FIG. 10 shows the simultaneous implementation of a ring cavity, a Mach-Zehnder interferometer, and a 3×3 multiport interferometer using the ABABAB design of the photonic chip of the present invention.
FIG. 11 shows the simultaneous implementation of a ring cavity, a Mach-Zehnder interferometer, and a 3×3 multiport interferometer using the ABCCAB design of the photonic chip of the present invention.
FIG. 12 shows the simultaneous implementation of a ring cavity, a Mach-Zehnder interferometer, and a 3×3 multiport interferometer using the photonic chip ABDDAB design of the present invention.
FIG. 13 shows some technology options for implementing a PPAB device (top), some field programmable photonic array (FPPA) layouts (middle), and other possible configurations of FPPA (bottom).
FIG. 14 shows an FPPA implementation with high performance building blocks that provide wavelength multiplexing and demultiplexing tasks. An array of basic processing units can be combined in this block to allow processing on different channels and different wavelengths.
〔発明を実施するための形態〕
本発明の目的の好ましい実施形態において、デバイスは、図１に示すように提供される。図１に示すのは、少なくとも１つであるが好ましくは多数のプログラマブルフォトニックアナログブロック（ＰＰＡＢ）と、フォトニックチップ基板上に作成された一連の光導波路素子によって実現される少なくとも１つの再構成可能な光インターコネクション（ＲＰＩ）とを備えるフィールドプログラマブルフォトニックアレイ（ＦＰＰＡ）である。また、ＲＰＩを構成する導波路素子は、プログラマブル特性を有し、光を両方向に伝播し得る。図１の設計は、どの特定の導波路アレイの構造も想定していないこと、および、図１に示された正方形の設計は例示のみを目的としていることを考慮されたい。ＰＰＢＡに対して種々の構成が考えられるが、ここでは、非常に基本的な２×２（２つの入力ポート／２つの出力ポートを有するＰＰＢＡユニット）を用いた設計を例示する。上記ＰＰＡＢのスキームは、特定の軸配向に対して、かつ、内部の結合路を除いて、図１の正方形に示されている。概括的に、様々な選択肢を以下で検討するが、それらのどれもＡから得られ得るものである（例えば、Ｂ、Ｃ、Ｄが回転によって得られる特定の例を参照）。Ａにおいて、第１入力ポートは縦方向に揃えられ、第２入力ポートは横方向に揃えられ、第１出力ポートは縦方向に揃えられ、第１出力ポートは横方向に揃えられ、従来の回転によってさまざまな選択肢が得られる（ＢはＡを９０°回転したもの、ＣはＡを４５°回転したもの、ＤはＡを−４５°回転したもの）。図２は、考えられる選択肢を示す。ＰＰＡＢは、独立した電力結合関係および調整可能な位相調整（以下で説明）をもたらす機能を有する。
[Modes for Carrying Out the Invention]
In a preferred embodiment for the purposes of the present invention, the device is provided as shown in FIG. Shown in FIG. 1 is at least one but preferably a large number of programmable photonic analog blocks (PPABs) and at least one reconstruction realized by a series of optical waveguide elements made on a photonic chip substrate. It is a field programmable photonic array (FPPA) with possible optical interconnection (RPI). In addition, the waveguide element that constitutes the RPI has a programmable characteristic and can propagate light in both directions. Consider that the design of FIG. 1 does not assume the structure of any particular waveguide array, and that the square design shown in FIG. 1 is for illustration purposes only. Various configurations are possible for PPBA, but here a very basic 2×2 (PPBA unit with two input ports/two output ports) design is used as an example. The PPAB scheme above is shown in the squares of FIG. 1 for a particular axial orientation and excluding the internal bond paths. In general, various options are discussed below, any of which can be obtained from A (see, for example, the particular examples where B, C, D are obtained by rotation). In A, the first input port is vertically aligned, the second input port is horizontally aligned, the first output port is vertically aligned, the first output port is horizontally aligned, and the conventional rotation Gives various choices (B rotated A by 90°, C rotated A by 45°, D rotated A by −45°). FIG. 2 shows possible options. The PPAB has the ability to provide independent power coupling relationships and adjustable phase adjustment (described below).
ＰＰＡＢの独立した動作は、Ａ型の場合に関する図３に図示されている（他の型についての説明は、同様の論理の筋道に従う）。図３は、入力ポートおよび出力ポート（ｂ１、ｂ２、ｂ３、ｂ４）における光場の表示、また、ＰＰＡＢを囲む入力／出力ＲＰＩ素子（ａ１、ａ２、ａ３、ａ４）における外部場の表示を含む、Ａ型のＰＰＢＡの設計を示す。 The independent operation of PPAB is illustrated in FIG. 3 for the Type A case (descriptions for other types follow a similar logic path). FIG. 3 includes a representation of the light field at the input and output ports (b1, b2, b3, b4) and a representation of the external field at the input/output RPI elements (a1, a2, a3, a4) surrounding the PPAB. , A-type PPBA design.
ＰＰＡＢは、光導波路入力フィールドと出力光導波路出力フィールドとの間に、共通する調節可能な位相シフトΔＰＰＡＢおよび調節可能な光パワー分割比K=sinθ(０<=K<=１）を独立して構成可能な２×２フォトニック部品である。２つの伝播方向が考えられ、第１の伝播方向は、左上のポートから右下のポートへの方向であり、以下の２つの送信アレイのいずれかによって特徴付けられる。
式中、σｏ、σ１、およびσ２は、それぞれ、ゼロ、第１パウリ行列、および第２パウリ行列を示す。両方とも、線形関係によって、２つの外部の制御信号（電気信号、機械信号、音響信号）を用いて変更できる。第２の伝播方向は、右下のポートから左上のポートへの方向であり、以下の送信アレイによって特徴付けられる。
図４は、光信号の処理に必要な、非常に基本的な動作に導くＲＰＩ＋ＰＰＡＢの単純なプログラミングのいくつかの例を示す。さらに多くのプログラミングが可能である。
The PPAB independently controls a common adjustable phase shift ΔPPAB and an adjustable optical power division ratio K=sinθ (0<=K<=1) between an optical waveguide input field and an output optical waveguide output field. It is a 2x2 photonic component that can be configured. Two propagation directions are possible, the first propagation direction is from the upper left port to the lower right port and is characterized by either of the following two transmit arrays.
In the formula, σ o, σ 1 , and σ 2 represent zero, the first Pauli matrix, and the second Pauli matrix, respectively. Both can be modified with two external control signals (electrical signal, mechanical signal, acoustic signal) by a linear relationship. The second propagation direction is from the bottom right port to the top left port and is characterized by the following transmit array.
FIG. 4 shows some examples of simple programming of RPI+PPAB leading to the very basic operation required for processing optical signals. More programming is possible.
動作モードおよび類似したカラーコードは、再度、Ｂ型、Ｃ型、およびＤ型のＰＰＡＢに対して定義され得る。 Operating modes and similar color codes may again be defined for B, C, and D PPABs.
ＲＰＩ素子が無損失の調節可能な相変化をもたらし、ＲＰＩ素子をＰＰＡＢ素子と組み合わせることによって、２×２送信アレイにおいてより高い柔軟性をもたらすと想定される。図５は、左上のポートから右下への伝播方向のＡ型のＰＰＢＡ素子に関するこの特徴（類似した手順が、逆の伝播方向およびＰＰＢＡ型のＢ型、Ｃ型、およびＤ型に対して確立され得る）を示す。 It is envisioned that the RPI element provides a lossless tunable phase change and the RPI element in combination with the PPAB element provides greater flexibility in the 2x2 transmit array. FIG. 5 shows this feature for A-type PPBA devices in the upper left port to lower right propagation direction (similar procedure established for opposite propagation directions and PPBA types B, C, and D). Can be done).
光導波路のＲＰＩ素子は、ＰＰＡＢにアクセスする２つの入力導波路および／または出力導波路に、共通値ΔＲＰＩに対して独立かつ調節可能な差動位相シフトφをもたらし得る。例えば、図５の左側の部分を参照する。
式中、σ３は第３パウリ行列を示す。ＰＰＡＢ素子とその先行するＲＰＩ素子との複合作用は、少なくとも以下の２つの方法で変換できる。
式中、共通の位相因子がΔ＝ΔＲＰＩ＋ΔＰＰＡＢによって求められる。
The RPI element of the optical waveguide may provide the two input and/or output waveguides accessing the PPAB with an independent and adjustable differential phase shift φ for a common value Δ RPI . For example, refer to the left part of FIG.
In the formula, σ 3 represents the third Pauli matrix. The combined action of the PPAB element and its preceding RPI element can be transformed in at least two ways:
Wherein the common phase factor can be determined by Δ = Δ RPI + Δ PPAB.
同様に、ＰＰＡＢ素子とそれに続くＲＰＩ素子（図５の右部分に示されている）の複合作用は、以下の式によって求められる。
適切なプログラミングおよび連続するＲＰＩ＋ＰＰＡＢおよび／またはＰＰＡＢ＋ＲＰＩユニットの連結により、従来の光処理回路をＲＰＩおよびＰＰＡＢユニットに離散化することによって、ＦＰＰＡは、複合的な自律および／または並列フォトニック回路ならびに信号処理変換を実装することができる。 By discretizing a conventional optical processing circuit into RPI and PPAB units by proper programming and concatenation of successive RPI+PPAB and/or PPAB+RPI units, the FPPA provides complex autonomous and/or parallel photonic circuits and signal processing. Transformations can be implemented.
この概念は、詳細には、図６、図７および図８にそれぞれ示されている３つの概括的な設計によって図示される。 This concept is illustrated in detail by the three general designs shown in FIGS. 6, 7 and 8, respectively.
本発明に係るフィールドプログラマブルフォトニックアレイ（ＦＰＰＡ）は、多種多様な用途のために構成されているユーザ仕様に従って相互接続され得るコミットされていない素子のアレイである。ＦＰＰＡは、最も基本的な再構成可能なフォトニック集積回路が有するプログラム可能性を、拡張可能な相互接続構造と結び付けたものであり、非常に処理密度が高いプログラマブル回路を可能にする。このように、処理の複雑さは相互接続性に由来する。 A Field Programmable Photonic Array (FPPA) according to the present invention is an array of uncommitted elements that can be interconnected according to user specifications configured for a wide variety of applications. FPPA combines the programmability of the most basic reconfigurable photonic integrated circuits with extensible interconnect structures, enabling very dense programmable circuits. Thus, the processing complexity comes from interconnectivity.
図９の左部分は、これから説明される設計フロープロセスの主な工程を示す。設計フローの開始点は、実行されるべき初期アプリケーションエントリーである。その後、当該仕様を最適化プロセスによって処理することにより、最終的な回路の面積と性能を向上させる。その後、ＦＰＰＡ処理ブロック（技術マッピング）の互換回路に仕様が変換されることにより、遅延、性能またはブロックの数等の属性が最適化される。 The left part of FIG. 9 shows the main steps of the design flow process to be described. The starting point for the design flow is the initial application entry to be executed. Then, the specifications are processed by an optimization process to improve the final circuit area and performance. After that, the specifications are converted into a compatible circuit of the FPPA processing block (technical mapping), and attributes such as delay, performance, or the number of blocks are optimized.
技術マッピング位相は、最適化されたネットワークを、限られた回路素子一式（ＦＰＰＡ処理ブロック）で構成される回路に変換する。これは、利用可能な基礎回路素子の１つによってそれぞれ実装され得るネットワークの一部を選択することによって、かつ、これらの素子の相互接続方法を特定することによって行われる。これにより、目標とされる実装に必要な処理ブロックの総数が決まる。 The technology mapping phase transforms the optimized network into a circuit consisting of a limited set of circuit elements (FPPA processing blocks). This is done by selecting the parts of the network that can each be implemented by one of the available basic circuit elements and by specifying how these elements are interconnected. This determines the total number of processing blocks required for the targeted implementation.
その後、配置の決定が続き、各処理ブロックをＦＰＰＡの特定の場所に割り当てる。その際、アクセス光路として機能する処理ユニットを選択することにより、グローバルルーティングが行われる。この構造は、ＦＰＧＡとは対照的に、処理ブロックと相互接続リソースとを物理的には区別しない。元々、処理ブロック構成は、相応して選択され、かつ、性能計算および設計検証が行われる。これは、プログラミングユニットにすべての必要な構成データを与えて最終的なチップを構成すること、またはＦＰＰＡの正確なモデルを採用することのどちらかによって物理的に行われ得る。各工程において、前の工程の任意の一つを再構成することを決定し得る最適化プロセスを実行することが可能である。 The placement decision then follows, assigning each processing block to a specific location in the FPPA. At that time, global routing is performed by selecting a processing unit that functions as an access optical path. This structure, in contrast to FPGAs, does not physically distinguish between processing blocks and interconnect resources. Originally, the processing block configurations were selected accordingly and the performance calculations and design verifications were performed. This can be done physically by either providing the programming unit with all the necessary configuration data to configure the final chip, or by employing an exact model of FPPA. At each step, it is possible to carry out an optimization process that can decide to reconstruct any one of the previous steps.
前述の説明から、ＦＰＰＡは、物理的なハードウェアであるフォトニック層および制御電子層を含むだけでなく、ソフトウェア層で構成されること（図９の上部右参照）が好ましい。 From the above description, it is preferable that the FPPA includes not only the photonic layer and the control electronic layer that are physical hardware but also the software layer (see the upper right of FIG. 9).
概括的な設計フローに含まれる各工程は、ＦＰＰＡの自律性および機能に応じて、ソフトウェア層、ユーザ、または、ソフトウェア層とユーザとの２つの組合せによって自動的に行われ得る。さらに、各工程のいずれかにおける不具合により、仕様がうまく完遂されるまで反復プロセスが必要となる。さらなる並列最適化プロセス（主に自動）は、物理的デバイスに対し、ロバスト動作、自己回復属性および付加的処理能力を可能にする。 Each step included in the general design flow may be performed automatically by the software layer, the user, or a combination of the software layer and the user, depending on the autonomy and function of the FPPA. Moreover, a defect in any of the steps requires an iterative process until the specification is successfully completed. Further parallel optimization processes (mainly automatic) allow for robust operation, self-healing attributes and additional processing power for physical devices.
現代のＦＰＧＡ類と同様に、ＦＰＰＡは、周辺および内部の高性能ブロック（ＨＰＢ）を有することでその性能を拡張し、より高いレベルの機能をチップに備えることができる。このことは、図９の右下部に概略的に示されている。これらの共通する機能をチップに埋め込むことにより、必要な面積を削減するとともに、初めから機能を構築するのに比べてこれらの機能の性能を増大させる。さらに、それらの機能のいくつかは、離散化されたバージョンの基本的な処理ブロックによっては得ることができない。これらの例として、幾つかの例を挙げれば、高分散素子、螺旋状導波路遅延線、概括的な変調サブシステムおよび光検出サブシステム、光増幅器および光源サブシステム、ならびに高性能フィルタリング構造がある。 Similar to modern FPGAs, FPPAs have peripheral and internal high performance blocks (HPBs) that extend their performance and allow higher levels of functionality on the chip. This is shown schematically in the lower right part of FIG. Embedding these common functions in the chip reduces the required area and increases the performance of these functions compared to building them from scratch. Moreover, some of their functionality cannot be obtained by the discretized versions of the basic processing blocks. Examples of these are high dispersion elements, spiral waveguide delay lines, general modulation and photodetection subsystems, optical amplifiers and source subsystems, and high performance filtering structures, to name a few. ..
ＨＰＢの特例は、基本処理ユニットの配列と入力／出力波長多重化／逆多重化デバイスとの相互接続であり、どちらか一方は、スペクトル的に循環的であり、もう一方は非循環的であり得る。図１４に図示しているように、これは、異なる柔軟度をもたらし、これにより、多波長の処理が可能になる。ここで、当該システムは種々の周波数チャネル／周波数モードと同様に、種々の空間チャネル／空間モードの処理も可能にすることがわかる。 A special case of HPB is the interconnection of an array of basic processing units with input/output wavelength multiplexing/demultiplexing devices, one of which is spectrally cyclic and the other of which is acyclic. obtain. As illustrated in FIG. 14, this provides different degrees of flexibility, which allows for multiple wavelength processing. It can be seen here that the system allows processing of different spatial channels/modes as well as different spatial channels/modes.
〔動作例〕
図１０、図１１および図１２は、種々の種類のＦＰＰＡが、種々のフォトニック回路をエミュレートしかつ実装するようプログラムされているいくつかの例を提供している。いずれの場合にも、図は、先に定義したコードおよび実装される回路のレイアウトに従った、着色されたＰＰＢＡを備えるＦＦＰＡのレイアウトを含む。
[Operation example]
Figures 10, 11 and 12 provide some examples in which different types of FPPAs are programmed to emulate and implement different photonic circuits. In each case, the figure includes a layout of FFPA with colored PPBA according to the code defined above and the layout of the implemented circuit.
〔物理的実装〕
ＦＰＰＡデバイスの物理的実装は、シリコンフォトニクスプラットフォーム、または、ＩＩＩ−Ｖとシリコンとの混成／異種フォトニクスプラットフォームに基づく統合された光学アプローチを必要とする。図１３は、利用可能な物理的選択肢についての情報を提供している。
[Physical mounting]
Physical implementation of FPPA devices requires integrated optical approaches based on silicon photonics platforms or hybrid III-V and silicon/heterogeneous photonics platforms. FIG. 13 provides information about the physical options available.
ＰＰＡＢ素子に関しては、現在利用可能な光学技術の選択肢が図１３の上部に記載されている。ＡＢＡＢＡＢ、ＡＢＣＣＡＢおよびＡＢＤＤＡＢのＦＰＰＡのレイアウトの実装に関しては、図１３の中間部分が、基本的な複製ブロックを示す。これらの複製ブロックは、正方形、六角形および三角形の導波路メッシュのユニットブロックに相当するため、これらの複製ブロックは実装するのに自然かつ小サイズの選択肢である。最後に、前述したように、より複雑なＦＰＰＡのレイアウトを、提案した種類のＰＰＢＡをインターリーブすることによって設計できる。そのいくつかの例が、図１３の下部に示されている。 For PPAB devices, currently available optical technology options are listed at the top of FIG. Regarding the implementation of the ABABAB, ABCCAB and ABDDAB FPPA layouts, the middle part of FIG. 13 shows the basic duplicate blocks. Since these duplicate blocks correspond to unit blocks of square, hexagonal and triangular waveguide mesh, these duplicate blocks are a natural and small size option to implement. Finally, as mentioned above, more complex FPPA layouts can be designed by interleaving the proposed types of PPBA. Some examples are shown at the bottom of FIG.
Claims (21)
ａ）少なくとも１つのプログラマブルフォトニックアナログブロック（ＰＰＡＢ）と、
ｂ）少なくとも１つの再構成可能な光インターコネクション（ＲＰＩ）と、
をフォトニックチップを介して実装することを特徴とする、フォトニックチップ。 A photonic chip, preferably
a) at least one programmable photonic analog block (PPAB),
b) at least one reconfigurable optical interconnection (RPI),
Is mounted via a photonic chip.
によって、２つの光導波路入力フィールドに提供するように構成されることを特徴とする、請求項２に記載のフォトニックチップ。 The at least one reconfigurable optical interconnection (RPI) provides an independent and adjustable differential phase shift φ for a common value Δ RPI of the following transmit array:
The photonic chip of claim 2, wherein the photonic chip is configured to provide two optical waveguide input fields according to.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018247546A JP7425535B2 (en) | 2018-12-28 | 2018-12-28 | Photonic chips, field programmable photonic arrays and photonic integrated circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018247546A JP7425535B2 (en) | 2018-12-28 | 2018-12-28 | Photonic chips, field programmable photonic arrays and photonic integrated circuits |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020106747A true JP2020106747A (en) | 2020-07-09 |
| JP7425535B2 JP7425535B2 (en) | 2024-01-31 |
Family
ID=71450776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018247546A Active JP7425535B2 (en) | 2018-12-28 | 2018-12-28 | Photonic chips, field programmable photonic arrays and photonic integrated circuits |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7425535B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113267911A (en) * | 2021-05-12 | 2021-08-17 | 华中科技大学 | Large-capacity photoelectric hybrid programmable logic operation chip |
| CN117148495A (en) * | 2023-10-30 | 2023-12-01 | 量子科技长三角产业创新中心 | Two-dimensional photon integrated quantum walk chip and system |
| WO2023233669A1 (en) * | 2022-06-03 | 2023-12-07 | 日本電信電話株式会社 | Optical calculation device and optical calculation method |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006251429A (en) * | 2005-03-11 | 2006-09-21 | Furukawa Electric Co Ltd:The | Variable dispersion compensator |
| US20090129723A1 (en) * | 2007-11-21 | 2009-05-21 | Lucent Technologies Inc. | Programmable optical array |
| US20090208162A1 (en) * | 2008-02-14 | 2009-08-20 | Hrl Laboratories, Llc | Unit-cell array optical signal processor |
| US20100119226A1 (en) * | 2008-11-07 | 2010-05-13 | Mahmoud Rasras | Reconfigurable dwdm wavelength switch based on complementary bandpass filters |
| JP2015528130A (en) * | 2012-07-10 | 2015-09-24 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | Prompt provision of light sources for information and communication technology systems |
| US20150354938A1 (en) * | 2014-06-06 | 2015-12-10 | Jacob C. Mower | Methods, systems, and apparatus for programmable quantum photonic processing |
| CN107193085A (en) * | 2017-06-16 | 2017-09-22 | 中国电子科技集团公司第二十三研究所 | A kind of N × N optical switch matrixes and its method for transmitting signals for suppressing crosstalk |
| US20170351293A1 (en) * | 2016-06-02 | 2017-12-07 | Jacques Johannes Carolan | Apparatus and Methods for Optical Neural Network |
| ES2694249A1 (en) * | 2018-10-31 | 2018-12-19 | Universitat Politècnica De València | FOTONIC DIRECTIONAL COUPLER WITH INDEPENDENT TUNING AND DEPASS FACTOR TUNING (Machine-translation by Google Translate, not legally binding) |
-
2018
- 2018-12-28 JP JP2018247546A patent/JP7425535B2/en active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006251429A (en) * | 2005-03-11 | 2006-09-21 | Furukawa Electric Co Ltd:The | Variable dispersion compensator |
| US20090129723A1 (en) * | 2007-11-21 | 2009-05-21 | Lucent Technologies Inc. | Programmable optical array |
| US20090208162A1 (en) * | 2008-02-14 | 2009-08-20 | Hrl Laboratories, Llc | Unit-cell array optical signal processor |
| US20100119226A1 (en) * | 2008-11-07 | 2010-05-13 | Mahmoud Rasras | Reconfigurable dwdm wavelength switch based on complementary bandpass filters |
| JP2015528130A (en) * | 2012-07-10 | 2015-09-24 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | Prompt provision of light sources for information and communication technology systems |
| US20150354938A1 (en) * | 2014-06-06 | 2015-12-10 | Jacob C. Mower | Methods, systems, and apparatus for programmable quantum photonic processing |
| US20170351293A1 (en) * | 2016-06-02 | 2017-12-07 | Jacques Johannes Carolan | Apparatus and Methods for Optical Neural Network |
| CN107193085A (en) * | 2017-06-16 | 2017-09-22 | 中国电子科技集团公司第二十三研究所 | A kind of N × N optical switch matrixes and its method for transmitting signals for suppressing crosstalk |
| ES2694249A1 (en) * | 2018-10-31 | 2018-12-19 | Universitat Politècnica De València | FOTONIC DIRECTIONAL COUPLER WITH INDEPENDENT TUNING AND DEPASS FACTOR TUNING (Machine-translation by Google Translate, not legally binding) |
Non-Patent Citations (3)
| Title |
|---|
| PEREZ, DANIEL ET AL.: "Programmable multifunctional integrated nanohotonics", NANOPHOTONICS, vol. 7, no. 8, JPN6022037819, 28 July 2018 (2018-07-28), DE, pages 1351 - 1371, ISSN: 0004872315 * |
| PEREZ, DANIEL ET AL.: "Reconfigurable integrated waveguide meshes for photonic signal processing and emerging applications", PROCEEDINGS OF SPIE INTEGRATED OPTICS: DEVICES, MATERIALS, AND TECHNOLOGIES XXII, vol. 10535, JPN7022004313, 23 February 2018 (2018-02-23), pages 105351 - 1, ISSN: 0004872316 * |
| SHOKRANEH, FARHAD ET AL.: "A 4×4 Reconfigurable Optical Processor", 2018 ASIA COMMUNICATIONS AND PHOTONICS CONFERENCE (ACP), JPN6022037820, 26 October 2018 (2018-10-26), pages 1 - 3, XP033487088, ISSN: 0004872317, DOI: 10.1109/ACP.2018.8596132 * |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113267911A (en) * | 2021-05-12 | 2021-08-17 | 华中科技大学 | Large-capacity photoelectric hybrid programmable logic operation chip |
| CN113267911B (en) * | 2021-05-12 | 2022-05-27 | 华中科技大学 | Large-capacity photoelectric hybrid programmable logic operation chip |
| WO2023233669A1 (en) * | 2022-06-03 | 2023-12-07 | 日本電信電話株式会社 | Optical calculation device and optical calculation method |
| CN117148495A (en) * | 2023-10-30 | 2023-12-01 | 量子科技长三角产业创新中心 | Two-dimensional photon integrated quantum walk chip and system |
| CN117148495B (en) * | 2023-10-30 | 2024-02-06 | 量子科技长三角产业创新中心 | Two-dimensional photon integrated quantum walk chip and system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7425535B2 (en) | 2024-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11073658B2 (en) | Photonic chip, field programmable photonic array and programmable circuit | |
| Pérez et al. | Principles, fundamentals, and applications of programmable integrated photonics | |
| Pérez et al. | Field-programmable photonic arrays | |
| Lyke et al. | An introduction to reconfigurable systems | |
| Capmany et al. | Programmable integrated photonics | |
| JP7425535B2 (en) | Photonic chips, field programmable photonic arrays and photonic integrated circuits | |
| Soref | Reconfigurable integrated optoelectronics | |
| CN113496281A (en) | Photoelectric computing system | |
| US20220413222A1 (en) | Photonic chip, field programmable photonic array and photonic integrated circuit | |
| EP4080767A1 (en) | Integrated photonic device comprising a field-programmable photonic gate array, a quantum device and programmable circuits | |
| CN115241074A (en) | Photonic semiconductor device and method for manufacturing the same | |
| CN113935493A (en) | Programmable high-dimensional quantum computing chip structure based on integrated optics | |
| CN108702556B (en) | Interferometer, design method, manufacturing method, medium and method for determining physical coupling | |
| US20210141158A1 (en) | Selector switch | |
| CN112230337B (en) | On-chip mode division multiplexing device based on reflection effect | |
| Gao et al. | Automatic realization of light processing functions for programmable photonics | |
| US20230163859A1 (en) | Optical routing network-based quantum array control | |
| CN115905792A (en) | Mach-Zehnder interferometer network for optical real number matrix calculation | |
| US20230251423A1 (en) | Programmable photonic integrated circuit and related method of operation | |
| Renani et al. | NLR-OP: a high-performance optical router based on North-Last turning model for multicore processors | |
| Pérez et al. | Reconfigurable lattice mesh designs for programmable photonic processors and universal couplers | |
| CN113709604B (en) | Rapid reconfigurable non-blocking full-connection router based on annular turntable bus architecture | |
| d’Auriol et al. | An optical power budget model for the Parameterized Linear Array with a Reconfigurable Pipelined Bus System (LARPBS (p)) model | |
| Hamish Ricky et al. | Design and Analysis of Digital Photonic Full Adder | |
| Schneider et al. | Integrated guided-wave crossbar interconnection of SEED arrays |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211115 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220913 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20221213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230125 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230509 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230908 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20230911 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20231004 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240119 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7425535 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |