JP2020098869A - Substrate processing apparatus structure and substrate processing apparatus - Google Patents

Substrate processing apparatus structure and substrate processing apparatus Download PDF

Info

Publication number
JP2020098869A
JP2020098869A JP2018236528A JP2018236528A JP2020098869A JP 2020098869 A JP2020098869 A JP 2020098869A JP 2018236528 A JP2018236528 A JP 2018236528A JP 2018236528 A JP2018236528 A JP 2018236528A JP 2020098869 A JP2020098869 A JP 2020098869A
Authority
JP
Japan
Prior art keywords
roughness
processing apparatus
substrate processing
electrode plate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018236528A
Other languages
Japanese (ja)
Other versions
JP7113733B2 (en
Inventor
大祐 伊藤
Daisuke Ito
大祐 伊藤
敏正 小林
Toshimasa Kobayashi
敏正 小林
敏勝 戸花
Toshikatsu Tobana
敏勝 戸花
拓也 小原
Takuya Ohara
拓也 小原
裕介 青木
Yusuke Aoki
裕介 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2018236528A priority Critical patent/JP7113733B2/en
Priority to US16/708,740 priority patent/US20200194238A1/en
Priority to KR1020190164613A priority patent/KR20200075750A/en
Publication of JP2020098869A publication Critical patent/JP2020098869A/en
Application granted granted Critical
Publication of JP7113733B2 publication Critical patent/JP7113733B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/3255—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3344—Problems associated with etching isotropy

Abstract

To provide a substrate processing apparatus structure and a substrate processing apparatus that suppress process fluctuations.SOLUTION: A substrate processing apparatus structure provided on the side facing a support that supports a substrate includes an electrode plate whose surface exposed to an internal space of a chamber is adjusted to a first roughness, and an annular member whose surface exposed to the internal space is adjusted to a second roughness on the outside of the electrode plate, and the first roughness and the second roughness are different.SELECTED DRAWING: Figure 2

Description

本開示は、基板処理装置用構造物及び基板処理装置に関する。 The present disclosure relates to a structure for a substrate processing apparatus and a substrate processing apparatus.

チャンバ内に処理ガスが導入され、チャンバ内の電極に高周波電力を印加することにより、基板にエッチング処理等の所望の処理を施す基板処理装置が知られている。 There is known a substrate processing apparatus in which a processing gas is introduced into a chamber and a high frequency power is applied to an electrode in the chamber to perform a desired process such as an etching process on a substrate.

特許文献１には、処理空間に露出する面を有する円板状の天井電極板を有する基板処理装置が開示されている。 Patent Document 1 discloses a substrate processing apparatus having a disk-shaped ceiling electrode plate having a surface exposed to the processing space.

特開２００７−１２３７９６号公報JP, 2007-123796, A

一の側面では、本開示は、プロセスの変動を抑制する基板処理装置用構造物及び基板処理装置を提供する。 In one aspect, the present disclosure provides a structure for a substrate processing apparatus and a substrate processing apparatus that suppress process variations.

上記課題を解決するために、一の態様によれば、基板を支持する支持体と対向する側に設けられる基板処理装置用構造物であって、チャンバの内部空間に露出している表面が第１の粗さに調整された電極板と、前記電極板の外側にて、前記内部空間に露出している表面が第２の粗さに調整された環状部材と、を有し、前記第１の粗さと前記第２の粗さとが異なる、基板処理装置用構造物が提供される。 In order to solve the above problems, according to one aspect, there is provided a substrate processing apparatus structure provided on a side facing a support body that supports a substrate, wherein a surface exposed to an internal space of the chamber is a first surface. An electrode plate adjusted to have a roughness of 1; and an annular member having a surface exposed to the internal space outside the electrode plate adjusted to a second roughness, There is provided a structure for a substrate processing apparatus, wherein the roughness of the substrate is different from the second roughness.

一の側面によれば、プロセスの変動を抑制する基板処理装置用構造物及び基板処理装置を提供することができる。 According to one aspect, it is possible to provide a structure for a substrate processing apparatus and a substrate processing apparatus that suppress process variations.

一実施形態に係る基板処理装置の一例を示す断面模式図。1 is a schematic sectional view showing an example of a substrate processing apparatus according to an embodiment. 一実施形態に係る基板処理装置の天板の一例を示す断面模式図。1 is a schematic cross-sectional view showing an example of a top plate of a substrate processing apparatus according to an embodiment. 天井電極板の表面の状態と消費される処理ガスとの関係を説明する模式図。The schematic diagram explaining the relationship between the surface state of a ceiling electrode plate, and the process gas consumed. 基板処理装置の高周波電力印加時間と基板のエッチングレートとの関係の一例を示すグラフ。6 is a graph showing an example of the relationship between the high-frequency power application time of the substrate processing apparatus and the substrate etching rate. 一実施形態に係る天井電極板を用いた際のエッチングレートの変動と、参考例に係る天井電極板を用いた際のエッチングレートの変動と、を対比するグラフ。The graph which compares the variation of the etching rate when using the ceiling electrode plate which concerns on one Embodiment, and the variation of the etching rate when using the ceiling electrode plate which concerns on a reference example.

以下、図面を参照して本開示を実施するための形態について説明する。各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。 Hereinafter, modes for carrying out the present disclosure will be described with reference to the drawings. In each drawing, the same components may be denoted by the same reference numerals and duplicate description may be omitted.

＜基板処理装置＞
一実施形態に係る基板処理装置１について、図１を用いて説明する。図１は、一実施形態に係る基板処理装置１の一例を示す断面模式図である。 <Substrate processing equipment>
A substrate processing apparatus 1 according to an embodiment will be described with reference to FIG. FIG. 1 is a schematic sectional view showing an example of a substrate processing apparatus 1 according to an embodiment.

基板処理装置１は、チャンバ１０を備える。チャンバ１０は、その中に内部空間１０ｓを提供する。チャンバ１０はチャンバ本体１２を含む。チャンバ本体１２は、略円筒形状を有する。チャンバ本体１２は、例えばアルミニウムから形成される。チャンバ本体１２の内壁面上には、耐腐食性を有する膜が設けられている。当該膜は、酸化アルミニウム、酸化イットリウムなどのセラミックであってよい。 The substrate processing apparatus 1 includes a chamber 10. The chamber 10 provides an internal space 10s therein. The chamber 10 includes a chamber body 12. The chamber body 12 has a substantially cylindrical shape. The chamber body 12 is made of, for example, aluminum. A film having corrosion resistance is provided on the inner wall surface of the chamber body 12. The film may be a ceramic such as aluminum oxide or yttrium oxide.

チャンバ本体１２の側壁には、通路１２ｐが形成されている。基板Ｗは、通路１２ｐを通して内部空間１０ｓとチャンバ１０の外部との間で搬送される。通路１２ｐは、チャンバ本体１２の側壁に沿って設けられるゲートバルブ１２ｇにより開閉される。 A passage 12p is formed in the side wall of the chamber body 12. The substrate W is transferred between the internal space 10s and the outside of the chamber 10 through the passage 12p. The passage 12p is opened and closed by a gate valve 12g provided along the side wall of the chamber body 12.

チャンバ本体１２の底部上には、支持部１３が設けられている。支持部１３は、絶縁材料から形成される。支持部１３は、略円筒形状を有する。支持部１３は、内部空間１０ｓの中で、チャンバ本体１２の底部から上方に延在している。支持部１３は、上部に支持台１４を有する。支持台１４は、内部空間１０ｓの中において、基板Ｗを支持するように構成されている。 A support portion 13 is provided on the bottom of the chamber body 12. The support portion 13 is made of an insulating material. The support portion 13 has a substantially cylindrical shape. The support portion 13 extends upward from the bottom portion of the chamber body 12 in the internal space 10s. The support portion 13 has a support base 14 on the upper portion. The support base 14 is configured to support the substrate W in the internal space 10s.

支持台１４は、下部電極１８及び静電チャック２０を有する。支持台１４は、電極プレート１６を更に有し得る。電極プレート１６は、アルミニウムなどの導体から形成され、略円盤形状を有する。下部電極１８は、電極プレート１６上に設けられている。下部電極１８は、アルミニウムなどの導体から形成されて、略円盤形状を有する。下部電極１８は、電極プレート１６に電気的に接続されている。 The support 14 has a lower electrode 18 and an electrostatic chuck 20. The support 14 may further include an electrode plate 16. The electrode plate 16 is formed of a conductor such as aluminum and has a substantially disc shape. The lower electrode 18 is provided on the electrode plate 16. The lower electrode 18 is formed of a conductor such as aluminum and has a substantially disc shape. The lower electrode 18 is electrically connected to the electrode plate 16.

静電チャック２０は、下部電極１８上に設けられている。静電チャック２０の上面に基板Ｗが載置される。静電チャック２０は、本体及び電極を有する。静電チャック２０の本体は、略円盤形状を有し、誘電体から形成される。静電チャック２０の電極は、膜状の電極であり、静電チャック２０の本体内に設けられている。静電チャック２０の電極は、スイッチ２０ｓを介して直流電源２０ｐに接続されている。静電チャック２０の電極に直流電源２０ｐからの電圧が印加されると、静電チャック２０と基板Ｗとの間に静電引力が発生する。その静電引力により、基板Ｗが静電チャック２０に保持される。 The electrostatic chuck 20 is provided on the lower electrode 18. The substrate W is placed on the upper surface of the electrostatic chuck 20. The electrostatic chuck 20 has a main body and electrodes. The main body of the electrostatic chuck 20 has a substantially disc shape and is made of a dielectric material. The electrode of the electrostatic chuck 20 is a film-shaped electrode and is provided inside the main body of the electrostatic chuck 20. The electrode of the electrostatic chuck 20 is connected to the DC power supply 20p via the switch 20s. When a voltage from the DC power supply 20p is applied to the electrodes of the electrostatic chuck 20, an electrostatic attractive force is generated between the electrostatic chuck 20 and the substrate W. The substrate W is held on the electrostatic chuck 20 by the electrostatic attraction.

下部電極１８の周縁部上には、基板Ｗのエッジを囲むように、エッジリング２５が配置される。エッジリング２５は、基板Ｗに対するプラズマ処理の面内均一性を向上させる。エッジリング２５は、シリコン、炭化シリコン、又は石英などから形成され得る。 An edge ring 25 is arranged on the peripheral portion of the lower electrode 18 so as to surround the edge of the substrate W. The edge ring 25 improves the in-plane uniformity of plasma processing on the substrate W. The edge ring 25 may be formed of silicon, silicon carbide, quartz, or the like.

下部電極１８の内部には、流路１８ｆが設けられている。流路１８ｆには、チャンバ１０の外部に設けられているチラーユニット（図示しない）から配管２２ａを介して熱交換媒体（例えば冷媒）が供給される。流路１８ｆに供給された熱交換媒体は、配管２２ｂを介してチラーユニットに戻される。基板処理装置１では、静電チャック２０上に載置された基板Ｗの温度が、熱交換媒体と下部電極１８との熱交換により、調整される。 A channel 18f is provided inside the lower electrode 18. A heat exchange medium (for example, a refrigerant) is supplied to the flow path 18f from a chiller unit (not shown) provided outside the chamber 10 via a pipe 22a. The heat exchange medium supplied to the flow path 18f is returned to the chiller unit via the pipe 22b. In the substrate processing apparatus 1, the temperature of the substrate W placed on the electrostatic chuck 20 is adjusted by heat exchange between the heat exchange medium and the lower electrode 18.

基板処理装置１には、ガス供給ライン２４が設けられている。ガス供給ライン２４は、伝熱ガス供給機構からの伝熱ガス（例えばＨｅガス）を、静電チャック２０の上面と基板Ｗの裏面との間に供給する。 A gas supply line 24 is provided in the substrate processing apparatus 1. The gas supply line 24 supplies the heat transfer gas (for example, He gas) from the heat transfer gas supply mechanism between the upper surface of the electrostatic chuck 20 and the back surface of the substrate W.

基板処理装置１は、上部電極３０を更に備える。上部電極３０は、支持台１４の上方に設けられている。上部電極３０は、部材３２を介して、チャンバ本体１２の上部に支持されている。部材３２は、絶縁性を有する材料から形成される。上部電極３０と部材３２は、チャンバ本体１２の上部開口を閉じている。 The substrate processing apparatus 1 further includes an upper electrode 30. The upper electrode 30 is provided above the support base 14. The upper electrode 30 is supported on the upper portion of the chamber body 12 via the member 32. The member 32 is formed of an insulating material. The upper electrode 30 and the member 32 close the upper opening of the chamber body 12.

上部電極３０は、天板３４及び支持体３６を含み得る。天板３４の下面は、内部空間１０ｓの側の下面であり、内部空間１０ｓを画成する。天板３４は、発生するジュール熱の少ない低抵抗の導電体又は半導体から形成され得る。天板３４は、天板３４をその板厚方向に貫通する複数のガス吐出孔３４ａを有する。 The upper electrode 30 may include a top plate 34 and a support 36. The lower surface of the top plate 34 is a lower surface on the side of the internal space 10s and defines the internal space 10s. The top plate 34 can be formed of a low-resistance conductor or semiconductor that generates little Joule heat. The top plate 34 has a plurality of gas discharge holes 34a that penetrate the top plate 34 in the plate thickness direction.

支持体３６は、天板３４を着脱自在に支持する。支持体３６は、アルミニウムなどの導電性材料から形成される。支持体３６の内部には、ガス拡散室３６ａが設けられている。支持体３６は、ガス拡散室３６ａから下方に延びる複数のガス孔３６ｂを有する。複数のガス孔３６ｂは、複数のガス吐出孔３４ａにそれぞれ連通している。支持体３６には、ガス導入口３６ｃが形成されている。ガス導入口３６ｃは、ガス拡散室３６ａに接続している。ガス導入口３６ｃには、ガス供給管３８が接続されている。 The support body 36 detachably supports the top plate 34. The support 36 is formed of a conductive material such as aluminum. A gas diffusion space 36 a is provided inside the support 36. The support 36 has a plurality of gas holes 36b extending downward from the gas diffusion space 36a. The plurality of gas holes 36b communicate with the plurality of gas discharge holes 34a, respectively. A gas inlet 36c is formed in the support 36. The gas inlet 36c is connected to the gas diffusion chamber 36a. A gas supply pipe 38 is connected to the gas introduction port 36c.

ガス供給管３８には、バルブ群４２、流量制御器群４４、及びガスソース群４０が接続されている。ガスソース群４０、バルブ群４２、及び流量制御器群４４、は、ガス供給部を構成している。ガスソース群４０は、複数のガスソースを含む。バルブ群４２は、複数の開閉バルブを含む。流量制御器群４４は、複数の流量制御器を含む。流量制御器群４４の複数の流量制御器の各々は、マスフローコントローラ又は圧力制御式の流量制御器である。ガスソース群４０の複数のガスソースの各々は、バルブ群４２の対応の開閉バルブ、及び流量制御器群４４の対応の流量制御器を介して、ガス供給管３８に接続されている。 A valve group 42, a flow rate controller group 44, and a gas source group 40 are connected to the gas supply pipe 38. The gas source group 40, the valve group 42, and the flow rate controller group 44 form a gas supply unit. The gas source group 40 includes a plurality of gas sources. The valve group 42 includes a plurality of open/close valves. The flow rate controller group 44 includes a plurality of flow rate controllers. Each of the plurality of flow rate controllers in the flow rate controller group 44 is a mass flow controller or a pressure control type flow rate controller. Each of the plurality of gas sources of the gas source group 40 is connected to the gas supply pipe 38 via the corresponding opening/closing valve of the valve group 42 and the corresponding flow rate controller of the flow rate controller group 44.

基板処理装置１では、チャンバ本体１２の内壁面及び支持部１３の外周に沿って、シールド４６が着脱自在に設けられている。シールド４６は、チャンバ本体１２に反応副生物が付着することを防止する。シールド４６は、例えば、アルミニウムから形成された母材の表面に耐腐食性を有する膜を形成することにより構成される。耐腐食性を有する膜は、酸化イットリウムなどのセラミックから形成され得る。 In the substrate processing apparatus 1, the shield 46 is detachably provided along the inner wall surface of the chamber body 12 and the outer periphery of the support portion 13. The shield 46 prevents reaction by-products from adhering to the chamber body 12. The shield 46 is formed, for example, by forming a film having corrosion resistance on the surface of a base material formed of aluminum. The corrosion resistant film may be formed from a ceramic such as yttrium oxide.

支持部１３とチャンバ本体１２の側壁との間には、バッフルプレート４８が設けられている。バッフルプレート４８は、例えば、アルミニウムから形成された母材の表面に耐腐食性を有する膜（酸化イットリウムなどの膜）を形成することにより構成される。バッフルプレート４８には、複数の貫通孔が形成されている。バッフルプレート４８の下方、且つ、チャンバ本体１２の底部には、排気口１２ｅが設けられている。排気口１２ｅには、排気管５２を介して排気装置５０が接続されている。排気装置５０は、圧力調整弁及びターボ分子ポンプなどの真空ポンプを含む。 A baffle plate 48 is provided between the support portion 13 and the side wall of the chamber body 12. The baffle plate 48 is configured, for example, by forming a film having corrosion resistance (a film of yttrium oxide or the like) on the surface of a base material formed of aluminum. A plurality of through holes are formed in the baffle plate 48. An exhaust port 12e is provided below the baffle plate 48 and at the bottom of the chamber body 12. An exhaust device 50 is connected to the exhaust port 12e via an exhaust pipe 52. The exhaust device 50 includes a pressure control valve and a vacuum pump such as a turbo molecular pump.

基板処理装置１は、第１の高周波電源６２及び第２の高周波電源６４を備えている。第１の高周波電源６２は、第１の高周波電力を発生する電源である。第１の高周波電力は、プラズマの生成に適した周波数を有する。第１の高周波電力の周波数は、例えば２７ＭＨｚ〜１００ＭＨｚの範囲内の周波数である。第１の高周波電源６２は、整合器６６及び電極プレート１６を介して下部電極１８に接続されている。整合器６６は、第１の高周波電源６２の出力インピーダンスと負荷側（下部電極１８側）のインピーダンスを整合させるための回路を有する。なお、第１の高周波電源６２は、整合器６６を介して、上部電極３０に接続されていてもよい。第１の高周波電源６２は、一例のプラズマ生成部を構成している。 The substrate processing apparatus 1 includes a first high frequency power supply 62 and a second high frequency power supply 64. The first high frequency power supply 62 is a power supply that generates a first high frequency power. The first high frequency power has a frequency suitable for plasma generation. The frequency of the first high-frequency power is, for example, a frequency within the range of 27 MHz to 100 MHz. The first high frequency power supply 62 is connected to the lower electrode 18 via the matching unit 66 and the electrode plate 16. The matching device 66 has a circuit for matching the output impedance of the first high-frequency power supply 62 and the impedance of the load side (lower electrode 18 side). The first high frequency power supply 62 may be connected to the upper electrode 30 via the matching unit 66. The first high frequency power supply 62 constitutes an example of a plasma generation unit.

第２の高周波電源６４は、第２の高周波電力を発生する電源である。第２の高周波電力は、第１の高周波電力の周波数よりも低い周波数を有する。第１の高周波電力と共に第２の高周波電力が用いられる場合には、第２の高周波電力は基板Ｗにイオンを引き込むためのバイアス用の高周波電力として用いられる。第２の高周波電力の周波数は、例えば４００ｋＨｚ〜１３．５６ＭＨｚの範囲内の周波数である。第２の高周波電源６４は、整合器６８及び電極プレート１６を介して下部電極１８に接続されている。整合器６８は、第２の高周波電源６４の出力インピーダンスと負荷側（下部電極１８側）のインピーダンスを整合させるための回路を有する。 The second high frequency power supply 64 is a power supply that generates a second high frequency power. The second high frequency power has a frequency lower than the frequency of the first high frequency power. When the second high frequency power is used together with the first high frequency power, the second high frequency power is used as the bias high frequency power for attracting ions to the substrate W. The frequency of the second high frequency power is, for example, a frequency within the range of 400 kHz to 13.56 MHz. The second high frequency power supply 64 is connected to the lower electrode 18 via the matching unit 68 and the electrode plate 16. The matching device 68 has a circuit for matching the output impedance of the second high frequency power supply 64 and the impedance of the load side (lower electrode 18 side).

なお、第１の高周波電力を用いずに、第２の高周波電力を用いて、即ち、単一の高周波電力のみを用いてプラズマを生成してもよい。この場合には、第２の高周波電力の周波数は、１３．５６ＭＨｚよりも大きな周波数、例えば４０ＭＨｚであってもよい。基板処理装置１は、第１の高周波電源６２及び整合器６６を備えなくてもよい。第２の高周波電源６４は一例のプラズマ生成部を構成する。 The plasma may be generated using the second high-frequency power, that is, using only the single high-frequency power, without using the first high-frequency power. In this case, the frequency of the second high frequency power may be a frequency higher than 13.56 MHz, for example 40 MHz. The substrate processing apparatus 1 may not include the first high frequency power supply 62 and the matching device 66. The second high frequency power supply 64 constitutes an example of a plasma generation unit.

基板処理装置１においてガスが、ガス供給部から内部空間１０ｓに供給されて、プラズマを生成する。また、第１の高周波電力及び／又は第２の高周波電力が供給されることにより、上部電極３０と下部電極１８との間で高周波電界が生成される。生成された高周波電界がプラズマを生成する。 In the substrate processing apparatus 1, gas is supplied from the gas supply unit to the internal space 10s to generate plasma. Further, by supplying the first high frequency power and/or the second high frequency power, a high frequency electric field is generated between the upper electrode 30 and the lower electrode 18. The generated high frequency electric field generates plasma.

基板処理装置１は、電源７０を備えている。電源７０は、上部電極３０に接続されている。電源７０は内部空間１０ｓ内に存在する正イオンを天板３４に引き込むための電圧を、上部電極３０に印加する。 The substrate processing apparatus 1 includes a power source 70. The power supply 70 is connected to the upper electrode 30. The power supply 70 applies to the upper electrode 30 a voltage for drawing positive ions existing in the internal space 10s into the top plate 34.

基板処理装置１は、制御部８０を更に備え得る。制御部８０は、プロセッサ、メモリなどの記憶部、入力装置、表示装置、信号の入出力インターフェイス等を備えるコンピュータであり得る。制御部８０は、基板処理装置１の各部を制御する。制御部８０では、入力装置を用いて、オペレータが基板処理装置１を管理するためにコマンドの入力操作等を行うことができる。また、制御部８０では、表示装置により、基板処理装置１の稼働状況を可視化して表示することができる。さらに、記憶部には、制御プログラム及びレシピデータが格納されている。制御プログラムは、基板処理装置１で各種処理を実行するために、プロセッサによって実行される。プロセッサが、制御プログラムを実行し、レシピデータに従って基板処理装置１の各部を制御する。 The substrate processing apparatus 1 may further include a controller 80. The control unit 80 may be a computer including a processor, a storage unit such as a memory, an input device, a display device, a signal input/output interface, and the like. The control unit 80 controls each unit of the substrate processing apparatus 1. In the control unit 80, an operator can perform an input operation of a command or the like for managing the substrate processing apparatus 1 by using the input device. Further, in the control unit 80, the operating status of the substrate processing apparatus 1 can be visualized and displayed by the display device. Further, the storage unit stores a control program and recipe data. The control program is executed by the processor in order to execute various processes in the substrate processing apparatus 1. The processor executes the control program and controls each unit of the substrate processing apparatus 1 according to the recipe data.

＜基板処理装置用構造物＞
次に、天板３４の構造について、図２を用いて説明する。図２は、一実施形態に係る基板処理装置１の天板３４の一例を示す断面模式図である。 <Structure for substrate processing equipment>
Next, the structure of the top plate 34 will be described with reference to FIG. FIG. 2 is a schematic sectional view showing an example of the top plate 34 of the substrate processing apparatus 1 according to the embodiment.

天板３４は、天井電極板１００と、プロテクションリング２００と、冷却板３００と、を有し、基板Ｗを支持する支持台１４と対向する側に設けられている。なお、石英等の珪素含有化合物により形成され、内部空間１０ｓに露出するインナーセル１１０、アウターセル１２０及び第１プロテクションリング２１０を基板処理装置用構造物とも称する。 The top plate 34 includes the ceiling electrode plate 100, the protection ring 200, and the cooling plate 300, and is provided on the side facing the support base 14 that supports the substrate W. The inner cell 110, the outer cell 120, and the first protection ring 210, which are formed of a silicon-containing compound such as quartz and are exposed in the internal space 10s, are also referred to as a substrate processing apparatus structure.

天井電極板１００は、インナーセル１１０と、アウターセル１２０と、を有している。インナーセル１１０は、石英等の珪素含有化合物により形成される円板状の部材であり、支持台１４（図１参照）上方に配置される。インナーセル１１０は、電源７０（図１参照）によって電圧が印加され、第１の上部電極部として機能する。インナーセル１１０は、内部空間１０ｓに露出するフラット面１１０ｆを有する。アウターセル１２０は、石英等の珪素含有化合物により形成されるリング状の部材であり、インナーセル１１０の外周側に配置される。アウターセル１２０は、電源７０（図１参照）によって電圧が印加され、第２の上部電極部として機能する。アウターセル１２０は、内部空間１０ｓに露出するフラット面１２０ｆ及びテーパ面１２０ｔを有する。なお、電源７０（図１参照）は、インナーセル１１０及びアウターセル１２０に個別に電圧を印加することができるようになっている。これにより、天井電極板１００（天板３４）の電圧分布を調整することができる。また、天井電極板１００は、内部空間１０ｓに露出している表面（フラット面１１０ｆ，１２０ｆ、テーパ面１２０ｔ）が所定の第１の粗さに調整されている。 The ceiling electrode plate 100 has an inner cell 110 and an outer cell 120. The inner cell 110 is a disk-shaped member formed of a silicon-containing compound such as quartz, and is arranged above the support base 14 (see FIG. 1). A voltage is applied to the inner cell 110 by the power source 70 (see FIG. 1), and the inner cell 110 functions as a first upper electrode portion. The inner cell 110 has a flat surface 110f exposed in the internal space 10s. The outer cell 120 is a ring-shaped member formed of a silicon-containing compound such as quartz, and is arranged on the outer peripheral side of the inner cell 110. A voltage is applied to the outer cell 120 by the power source 70 (see FIG. 1), and the outer cell 120 functions as a second upper electrode portion. The outer cell 120 has a flat surface 120f and a tapered surface 120t exposed in the internal space 10s. The power source 70 (see FIG. 1) can individually apply a voltage to the inner cell 110 and the outer cell 120. Thereby, the voltage distribution of the ceiling electrode plate 100 (top plate 34) can be adjusted. Further, the ceiling electrode plate 100 has its surface (flat surfaces 110f, 120f, taper surface 120t) exposed in the internal space 10s adjusted to a predetermined first roughness.

プロテクションリング２００は、石英等の珪素含有化合物により形成されるリング状の部材であり、アウターセル１２０の外周側に配置される。換言すれば、プロテクションリング２００は、絶縁性の材料からなる部材３２を支持台１４から遠ざけるように設けられている。これにより、部材３２から発生したパーティクルが支持台１４に載置された基板Ｗのプロセスに影響を与えることを防止する。プロテクションリング２００は、第１プロテクションリング２１０と、第２プロテクションリング２２０と、を有している。第１プロテクションリング２１０は、内部空間１０ｓに露出している部品であり、例えば、メンテナンスの際に交換される部品である。第２プロテクションリング２２０は、内部空間１０ｓに露出していない部品であり、例えば、第１プロテクションリング２１０よりも肉厚に形成され、メンテナンスの際に再利用される部品である。第１プロテクションリング２１０は、内部空間１０ｓに露出するフラット面２１０ｆ及びテーパ面２１０ｔを有する。また、プロテクションリング２００は、内部空間１０ｓに露出している表面（フラット面２１０ｆ、テーパ面２１０ｔ）が所定の第２の粗さに調整されている。 The protection ring 200 is a ring-shaped member formed of a silicon-containing compound such as quartz, and is arranged on the outer peripheral side of the outer cell 120. In other words, the protection ring 200 is provided so as to keep the member 32 made of an insulating material away from the support base 14. This prevents the particles generated from the member 32 from affecting the process of the substrate W placed on the support 14. The protection ring 200 has a first protection ring 210 and a second protection ring 220. The first protection ring 210 is a component exposed in the internal space 10s, and is, for example, a component that is replaced during maintenance. The second protection ring 220 is a component that is not exposed in the internal space 10s, and is, for example, a component that is formed thicker than the first protection ring 210 and that is reused during maintenance. The first protection ring 210 has a flat surface 210f and a tapered surface 210t exposed in the internal space 10s. Further, the surface (flat surface 210f, tapered surface 210t) exposed in the internal space 10s of the protection ring 200 is adjusted to a predetermined second roughness.

冷却板３００は、支持体３６（図１参照）と天井電極板１００（インナーセル１１０、アウターセル１２０）との間に介在し、プラズマ処理中において天井電極板１００を所定の温度に冷却する。 The cooling plate 300 is interposed between the support 36 (see FIG. 1) and the ceiling electrode plate 100 (inner cell 110, outer cell 120) and cools the ceiling electrode plate 100 to a predetermined temperature during plasma processing.

冷却板３００は、インナーセル１１０と接する第１部材３１０と、アウターセル１２０と接する第２部材３２０と、第１部材３１０と第２部材３２０とを隔てる第３部材３３０と、を有している。 The cooling plate 300 includes a first member 310 that contacts the inner cell 110, a second member 320 that contacts the outer cell 120, and a third member 330 that separates the first member 310 and the second member 320. ..

ここで、天井電極板１００の内部空間１０ｓに露出している表面の状態と、基板Ｗのエッチングレートとの関係について、図３を用いて説明する。図３は、天井電極板１００の表面の状態と消費される処理ガスとの関係を説明する模式図である。なお、図３（ａ）では、天井電極板１００の表面の粗さが小さい状態（例えば、算術平均粗さＲａ＝０．０２）を示す。図３（ｂ）では、天井電極板１００の表面の粗さが大きい状態（例えば、算術平均粗さＲａ＝７．０）を示す。また、処理ガスとして、ＣＦ系ガス（図３では、ＣｘＦｙとして表記する。）を用い、基板Ｗをエッチングする場合を例に説明する。 Here, the relationship between the state of the surface exposed in the internal space 10s of the ceiling electrode plate 100 and the etching rate of the substrate W will be described with reference to FIG. FIG. 3 is a schematic diagram illustrating the relationship between the surface state of the ceiling electrode plate 100 and the consumed processing gas. Note that FIG. 3A shows a state in which the surface roughness of the ceiling electrode plate 100 is small (for example, arithmetic average roughness Ra=0.02). FIG. 3B shows a state where the surface roughness of the ceiling electrode plate 100 is large (for example, arithmetic average roughness Ra=7.0). Further, a case will be described as an example where the substrate W is etched using a CF-based gas (denoted as CxFy in FIG. 3) as the processing gas.

図３（ａ）に示す状態において、天井電極板１００の表面積は、後述する図３（ｂ）の状態よりも小さくなる。このため、天井電極板１００の表面で消費される処理ガスは、後述する図３（ｂ）の状態よりも少なくなる。結果、基板Ｗで消費される処理ガスが後述する図３（ｂ）の状態よりも多くなる。よって、基板Ｗのエッチングレートは、後述する図３（ｂ）の状態よりも高くなる。 In the state shown in FIG. 3A, the surface area of the ceiling electrode plate 100 is smaller than that in the state shown in FIG. 3B described later. Therefore, the processing gas consumed on the surface of the ceiling electrode plate 100 is smaller than that in the state shown in FIG. As a result, the processing gas consumed by the substrate W becomes larger than in the state shown in FIG. Therefore, the etching rate of the substrate W becomes higher than that in the state shown in FIG.

一方、図３（ｂ）に示す状態において、天井電極板１００の表面積は、図３（ａ）の状態よりも大きくなる。このため、天井電極板１００の表面で消費される処理ガスは、図３（ａ）の状態よりも多くなる。結果、基板Ｗで消費される処理ガスが図３（ａ）の状態よりも少なくなる。よって、基板Ｗのエッチングレートは、図３（ａ）の状態よりも低くなる。 On the other hand, in the state shown in FIG. 3B, the surface area of the ceiling electrode plate 100 is larger than that in the state shown in FIG. Therefore, the processing gas consumed on the surface of the ceiling electrode plate 100 is larger than that in the state of FIG. As a result, the processing gas consumed in the substrate W becomes smaller than that in the state of FIG. Therefore, the etching rate of the substrate W becomes lower than that in the state of FIG.

図４は、基板処理装置１の第１の高周波電力の印加時間（ＲＦ印加時間）と基板Ｗのエッチングレートとの関係の一例を示すグラフである。ここでは、表面の粗さが小さい（例えば、算術平均粗さＲａ＝０．０２）天井電極板を用いて、基板処理装置１による基板Ｗのエッチングを行う。 FIG. 4 is a graph showing an example of the relationship between the application time (RF application time) of the first high frequency power of the substrate processing apparatus 1 and the etching rate of the substrate W. Here, the substrate W is etched by the substrate processing apparatus 1 using a ceiling electrode plate having a small surface roughness (for example, arithmetic average roughness Ra=0.02).

図３で示したように、天井電極板の表面の粗さが小さい状態では、基板Ｗのエッチングレートは高くなる。また、基板処理装置１のＲＦ印加時間が経過するにつれ、天井電極板１００の表面が処理ガスによってエッチングされ、天井電極板１００の表面の粗さが変化する。このため、図４に示すように、基板処理装置１のＲＦ印加時間が時間Ｔ１未満の領域では、エッチングレートが大きく変動する。一方、基板処理装置１のＲＦ印加時間が時間Ｔ１以上の領域では、処理ガスによって天井電極板１００の表面がエッチングされていくものの、天井電極板１００の表面の粗さの変動が小さくなり、エッチングレートが安定する。 As shown in FIG. 3, the etching rate of the substrate W is high when the surface roughness of the ceiling electrode plate is small. Further, as the RF application time of the substrate processing apparatus 1 elapses, the surface of the ceiling electrode plate 100 is etched by the processing gas, and the surface roughness of the ceiling electrode plate 100 changes. Therefore, as shown in FIG. 4, the etching rate greatly changes in the region where the RF application time of the substrate processing apparatus 1 is less than the time T1. On the other hand, in the region where the RF application time of the substrate processing apparatus 1 is the time T1 or more, the surface of the ceiling electrode plate 100 is etched by the processing gas, but the fluctuation of the surface roughness of the ceiling electrode plate 100 becomes small, and the etching is performed. The rate stabilizes.

実験結果を図５に示す。図５は、一実施形態に係る天井電極板１００を用いた際のエッチングレートの変動と、参考例に係る天井電極板を用いた際のエッチングレートの変動と、を対比するグラフである。また、図５のグラフにおいて、横軸はＲＦ印加時間を示し、縦軸はエッチングレートを示す。なお、縦軸の数値は、初期状態のエッチングレートを１として正規化した。また、実線は、一実施形態に係る天井電極板１００を用いた際のエッチングレートを示し、破線は、参考例に係る天井電極板を用いた際のエッチングレートを示す。また、図５（ａ）は基板Ｗの酸化シリコン膜をエッチングした場合であり、図５（ｂ）は基板Ｗの窒化シリコン膜をエッチングした場合である。 The experimental results are shown in FIG. FIG. 5 is a graph comparing the variation of the etching rate when the ceiling electrode plate 100 according to the embodiment is used and the variation of the etching rate when the ceiling electrode plate according to the reference example is used. In the graph of FIG. 5, the horizontal axis represents the RF application time and the vertical axis represents the etching rate. The numerical value on the vertical axis was normalized with the etching rate in the initial state being 1. The solid line indicates the etching rate when the ceiling electrode plate 100 according to the embodiment is used, and the broken line indicates the etching rate when the ceiling electrode plate according to the reference example is used. 5A shows the case where the silicon oxide film of the substrate W is etched, and FIG. 5B shows the case where the silicon nitride film of the substrate W is etched.

参考例では、表面の粗さが小さい（Ｒａ＝０．０２）天井電極板１００を用いた。これに対し、一実施形態では、表面の粗さが予め規定の粗さの範囲内（Ｒａ＝４．５〜８．０）となるように粗した天井電極板１００を用いた。 In the reference example, the ceiling electrode plate 100 having a small surface roughness (Ra=0.02) was used. On the other hand, in one embodiment, the ceiling electrode plate 100 that is roughened so that the surface roughness is within a predetermined roughness range (Ra=4.5 to 8.0) is used.

図５（ａ）に示すように、酸化シリコン膜のエッチングにおいて、参考例ではエッチングレートが４．５％変動した。これに対し、一実施形態ではエッチングレートが１．１％変動した。 As shown in FIG. 5A, in the etching of the silicon oxide film, the etching rate varied by 4.5% in the reference example. On the other hand, in one embodiment, the etching rate changed by 1.1%.

図５（ｂ）に示すように、窒化シリコン膜のエッチングにおいて、参考例ではエッチングレートが３．５％変動した。これに対し、一実施形態ではエッチングレートが０．７％変動した。 As shown in FIG. 5B, in the etching of the silicon nitride film, the etching rate fluctuated by 3.5% in the reference example. On the other hand, in one embodiment, the etching rate changed by 0.7%.

このように、一実施形態に係る天井電極板１００では、参考例に係る天井電極板と比較して、酸化シリコン膜のエッチング及び窒化シリコン膜のエッチングのいずれにおいてもエッチングレートの変動を抑制できることが確認できた。 As described above, in the ceiling electrode plate 100 according to the embodiment, the fluctuation of the etching rate can be suppressed in both the etching of the silicon oxide film and the etching of the silicon nitride film, as compared with the ceiling electrode plate according to the reference example. It could be confirmed.

以上、一実施形態に係る基板処理装置１に用いられる基板処理装置用構造物は、天井電極板１００（インナーセル１１０、アウターセル１２０）における内部空間１０ｓに露出している表面の粗さと、第１プロテクションリング２１０における内部空間１０ｓに露出している表面の粗さとが、異なっている。 As described above, the structure for a substrate processing apparatus used in the substrate processing apparatus 1 according to the embodiment has the roughness of the surface exposed in the internal space 10s of the ceiling electrode plate 100 (the inner cell 110, the outer cell 120), The roughness of the surface exposed in the internal space 10s in the 1 protection ring 210 is different.

また、天井電極板１００における内部空間１０ｓに露出している表面の粗さを、第１プロテクションリング２１０における内部空間１０ｓに露出している表面の粗さよりも大きくすることが好ましい。これにより、天井電極板１００の表面の粗さを大きくすることにより、エッチングレートの変動を抑制することができる。また、第１プロテクションリング２１０の表面の粗さを小さくすることにより、第１プロテクションリング２１０で消費される処理ガスを低減して、基板Ｗのエッチングレートの低下を抑制することができる。 Further, it is preferable that the roughness of the surface of the ceiling electrode plate 100 exposed in the internal space 10s is larger than the roughness of the surface of the first protection ring 210 exposed in the internal space 10s. This makes it possible to suppress the fluctuation of the etching rate by increasing the surface roughness of the ceiling electrode plate 100. Further, by reducing the roughness of the surface of the first protection ring 210, it is possible to reduce the processing gas consumed in the first protection ring 210 and suppress the reduction of the etching rate of the substrate W.

なお、天井電極板１００における内部空間１０ｓに露出している表面において、算術平均粗さＲａは４．５以上８．０以下とすることが好ましい。または、最大高さＲｚは２５．０以上５０．０以下とすることが好ましい。算術平均粗さＲａが４．５未満、または、最大高さＲｚが２５．０未満の場合、天井電極板１００がエッチングされた際、天井電極板１００の表面の粗さが変化し、エッチングレートが変動する。また、算術平均粗さＲａが８．０より大きく、または、最大高さＲｚが５０．０より大きい場合、天井電極板１００の表面積が増えるため、基板Ｗで消費される処理ガスが減少し、基板Ｗのエッチングレートが低下する。よって、天井電極板１００の表面の算術平均粗さＲａが４．５以上８．０以下、または、最大高さＲｚが２５．０以上５０．０以下とすることにより、基板Ｗのエッチングレートを確保しつつ、エッチングレートの変動を抑制することができる。なお、天井電極板１００は、研磨材による表面加工（例えば、サンドブラスト加工）によって、所望の粗さとすることができる。 The arithmetic average roughness Ra of the surface of the ceiling electrode plate 100 exposed in the internal space 10s is preferably 4.5 or more and 8.0 or less. Alternatively, the maximum height Rz is preferably 25.0 or more and 50.0 or less. When the arithmetic average roughness Ra is less than 4.5 or the maximum height Rz is less than 25.0, when the ceiling electrode plate 100 is etched, the surface roughness of the ceiling electrode plate 100 changes and the etching rate. Fluctuates. Further, when the arithmetic average roughness Ra is larger than 8.0 or the maximum height Rz is larger than 50.0, the surface area of the ceiling electrode plate 100 increases, so that the processing gas consumed by the substrate W decreases. The etching rate of the substrate W decreases. Therefore, by setting the arithmetic mean roughness Ra of the surface of the ceiling electrode plate 100 to 4.5 or more and 8.0 or less, or the maximum height Rz to 25.0 or more and 50.0 or less, the etching rate of the substrate W is increased. It is possible to suppress the fluctuation of the etching rate while ensuring. The ceiling electrode plate 100 can be made to have a desired roughness by surface processing (for example, sandblasting) with an abrasive.

同様に、第１プロテクションリング２１０における内部空間１０ｓに露出している表面において、算術平均粗さＲａは１．０以上２．５以下とすることが好ましい。または、最大高さＲｚは１０．０以上１５．０以下とすることが好ましい。算術平均粗さＲａが１．０未満、または、最大高さＲｚが１０．０未満の場合、加工コストが上昇する。また、算術平均粗さＲａが２．５より大きく、または、最大高さＲｚが１５．０より大きい場合、第１プロテクションリング２１０の表面積が増えるため、基板Ｗで消費される処理ガスが減少し、基板Ｗのエッチングレートが低下する。よって、第１プロテクションリング２１０の表面の算術平均粗さＲａが１．０以上２．５以下、または、最大高さＲｚが１０．０以上１５．０以下とすることにより、基板Ｗのエッチングレートを確保することができる。なお、第１プロテクションリング２１０は、砥粒による表面加工（例えば、砂ずり加工）によって、所望の粗さとすることができる。 Similarly, on the surface of the first protection ring 210 exposed in the internal space 10s, the arithmetic average roughness Ra is preferably 1.0 or more and 2.5 or less. Alternatively, the maximum height Rz is preferably 10.0 or more and 15.0 or less. If the arithmetic average roughness Ra is less than 1.0 or the maximum height Rz is less than 10.0, the processing cost increases. Further, when the arithmetic average roughness Ra is larger than 2.5 or the maximum height Rz is larger than 15.0, the surface area of the first protection ring 210 increases, so that the processing gas consumed on the substrate W decreases. The etching rate of the substrate W is reduced. Therefore, by setting the arithmetic mean roughness Ra of the surface of the first protection ring 210 to 1.0 or more and 2.5 or less, or the maximum height Rz to 10.0 or more and 15.0 or less, the etching rate of the substrate W can be increased. Can be secured. The first protection ring 210 can be made to have a desired roughness by surface processing (for example, sand shaving) with abrasive grains.

また、天井電極板１００のテーパ面１２０ｔの粗さを、天井電極板１００のフラット面１１０ｆ，１２０ｆの粗さよりも大きくすることが好ましい。これにより、天井電極板１００の加工コストを低減することができる。 In addition, it is preferable that the roughness of the tapered surface 120t of the ceiling electrode plate 100 be larger than the roughness of the flat surfaces 110f and 120f of the ceiling electrode plate 100. Thereby, the processing cost of the ceiling electrode plate 100 can be reduced.

以上、基板処理装置１の実施形態等について説明したが、本開示は上記実施形態等に限定されるものではなく、特許請求の範囲に記載された本開示の要旨の範囲内において、種々の変形、改良が可能である。 Although the embodiments and the like of the substrate processing apparatus 1 have been described above, the present disclosure is not limited to the above-described embodiments and the like, and various modifications are possible within the scope of the gist of the present disclosure described in the claims. , Can be improved.

天井電極板１００は、インナーセル１１０及びアウターセル１２０の２部材で構成される場合を例に説明したが、これに限られるものではない。天井電極板１００は、１部材であってもよく、３部材以上あってもよい。また、インナーセル１１０とアウターセル１２０で、表面の粗さが異なっていてもよい。例えば、インナーセル１１０とアウターセル１２０で表面の粗さを異ならせることにより、基板Ｗの径方向におけるエッチングレートを調整することができる。 The ceiling electrode plate 100 has been described as an example in which the ceiling electrode plate 100 is composed of two members, the inner cell 110 and the outer cell 120, but the present invention is not limited to this. The ceiling electrode plate 100 may be one member or three or more members. Further, the inner cell 110 and the outer cell 120 may have different surface roughnesses. For example, the etching rate in the radial direction of the substrate W can be adjusted by making the surface roughness different between the inner cell 110 and the outer cell 120.

処理ガスは、ＣＦ系ガスに限られるものではなく、その他の処理ガスを用いてもよい。 The processing gas is not limited to the CF-based gas, and other processing gas may be used.

また、処理ガスは、アルゴン、ヘリウム、クリプトン、キセノン等の希ガスが含まれていてもよい。内部空間１０ｓに供給された希ガスは、主に第１の高周波電力により解離及び電離してプラズマとなる。プラズマ中には、希ガスイオンが含まれる。希ガスイオンは、電源７０の印加電圧により、天井電極板１００へ向かって移動し、天井電極板１００に衝突することで、天井電極板１００のシリコンがスパッタされる。このように、天井電極板１００の表面は、エッチング及びスパッタにより粗さが変化し、第１プロテクションリング２１０の表面は、エッチングにより粗さが変化する。このため、天井電極板１００の表面をエッチング及びスパッタによる粗さの変動に応じて予め第１の粗さへと粗し、第１プロテクションリング２１０の表面をエッチングによる粗さの変動に応じて予め第１の粗さとは異なる第２の粗さへと粗すことにより、基板Ｗのエッチングレートの変動を抑制することができる。 Further, the processing gas may contain a rare gas such as argon, helium, krypton, or xenon. The rare gas supplied to the internal space 10s is dissociated and ionized mainly by the first high frequency power to be plasma. Noble gas ions are contained in the plasma. The rare gas ions move toward the ceiling electrode plate 100 due to the voltage applied by the power source 70 and collide with the ceiling electrode plate 100, so that the silicon of the ceiling electrode plate 100 is sputtered. In this way, the surface of the ceiling electrode plate 100 changes in roughness due to etching and sputtering, and the surface of the first protection ring 210 changes in roughness due to etching. Therefore, the surface of the ceiling electrode plate 100 is roughened to the first roughness in advance according to the variation in roughness due to etching and sputtering, and the surface of the first protection ring 210 is previously subjected to the variation in roughness due to etching. Roughening to a second roughness different from the first roughness can suppress fluctuations in the etching rate of the substrate W.

また、天井電極板１００における内部空間１０ｓに露出している表面の粗さを、第１プロテクションリング２１０における内部空間１０ｓに露出している表面の粗さよりも大きくするものとして説明したが、これに限られるものではない。天井電極板１００における内部空間１０ｓに露出している表面の粗さを、第１プロテクションリング２１０における内部空間１０ｓに露出している表面の粗さよりも小さくしてもよい。第１プロテクションリング２１０の表面の粗さを変更することにより、基板Ｗの外周部のエッチングレートを変更することができる。 In addition, the surface roughness of the ceiling electrode plate 100 exposed in the internal space 10s has been described as being greater than the surface roughness of the first protection ring 210 exposed in the internal space 10s. It is not limited. The roughness of the surface of the ceiling electrode plate 100 exposed in the internal space 10s may be smaller than the roughness of the surface of the first protection ring 210 exposed in the internal space 10s. By changing the roughness of the surface of the first protection ring 210, the etching rate of the outer peripheral portion of the substrate W can be changed.

Ｗ 基板
１ 基板処理装置
１０ｓ 内部空間
１４ 支持台（支持体）
３０ 上部電極
３２ 部材
３４ 天板
３６ 支持体
３８ ガス供給管
４０ ガスソース群
４２ バルブ群
４４ 流量制御器群
４６ シールド
４８ バッフルプレート
７０ 電源
８０ 制御部
１００ 天井電極板（電極板）
１１０ インナーセル（電極板、第１の電極板）
１２０ アウターセル（電極板、第１の電極板）
２００ プロテクションリング（環状部材）
２１０ 第１プロテクションリング（環状部材）
２２０ 第２プロテクションリング
３００ 冷却板
３１０ 第１部材
３２０ 第２部材
３３０ 第３部材
１１０ｆ フラット面
１２０ｆ フラット面
１２０ｔ テーパ面
２１０ｆ フラット面
２１０ｔ テーパ面 W substrate 1 substrate processing apparatus 10s internal space 14 support base (support)
30 Upper Electrode 32 Member 34 Top Plate 36 Support 38 Gas Supply Pipe 40 Gas Source Group 42 Valve Group 44 Flow Rate Controller Group 46 Shield 48 Baffle Plate 70 Power Supply 80 Control Unit 100 Ceiling Electrode Plate (Electrode Plate)
110 Inner cell (electrode plate, first electrode plate)
120 Outer cell (electrode plate, first electrode plate)
200 Protection ring (annular member)
210 1st protection ring (annular member)
220 Second protection ring 300 Cooling plate 310 First member 320 Second member 330 Third member 110f Flat surface 120f Flat surface 120t Tapered surface 210f Flat surface 210t Tapered surface

Claims (11)

基板を支持する支持体と対向する側に設けられる基板処理装置用構造物であって、
チャンバの内部空間に露出している表面が第１の粗さに調整された電極板と、
前記電極板の外側にて、前記内部空間に露出している表面が第２の粗さに調整された環状部材と、を有し、
前記第１の粗さと前記第２の粗さとが異なる、
基板処理装置用構造物。 A structure for a substrate processing apparatus provided on a side facing a support body that supports a substrate,
An electrode plate whose surface exposed in the inner space of the chamber is adjusted to a first roughness;
An outer surface of the electrode plate, the surface exposed to the internal space has an annular member adjusted to a second roughness,
The first roughness and the second roughness are different,
Structure for substrate processing equipment. 前記第１の粗さは、前記第２の粗さよりも大きい、
請求項１に記載の基板処理装置用構造物。 The first roughness is greater than the second roughness,
The structure for a substrate processing apparatus according to claim 1. 前記電極板における前記内部空間に露出している表面は、フラット面及びテーパ面を有し、
前記第１の粗さのうち、前記テーパ面の粗さは、前記フラット面の粗さよりも大きい、
請求項１または請求項２に記載の基板処理装置用構造物。 The surface of the electrode plate exposed in the internal space has a flat surface and a tapered surface,
Of the first roughness, the roughness of the tapered surface is larger than the roughness of the flat surface,
The structure for a substrate processing apparatus according to claim 1 or 2. 前記電極板は、
前記内部空間に露出している表面が前記フラット面を有する第１の電極板と、
前記第１の電極板の外側にて、前記内部空間に露出している表面が前記テーパ面を有する第２の電極板と、に分割されている、
請求項３に記載の基板処理装置用構造物。 The electrode plate is
A first electrode plate whose surface exposed in the internal space has the flat surface;
Outside the first electrode plate, a surface exposed to the internal space is divided into a second electrode plate having the tapered surface,
The structure for a substrate processing apparatus according to claim 3. 前記第１の粗さは、算術平均粗さＲａが４．５以上８．０以下である、
請求項１乃至請求項４のいずれか１項に記載の基板処理装置用構造物。 The first roughness has an arithmetic average roughness Ra of 4.5 or more and 8.0 or less,
The structure for a substrate processing apparatus according to any one of claims 1 to 4. 前記第１の粗さは、最大高さＲｚが２５．０以上５０．０以下である、
請求項１乃至請求項５のいずれか１項に記載の基板処理装置用構造物。 The first roughness has a maximum height Rz of 25.0 or more and 50.0 or less,
The structure for a substrate processing apparatus according to any one of claims 1 to 5. 前記第２の粗さは、算術平均粗さＲａが１．０以上２．５以下である、
請求項１乃至請求項６のいずれか１項に記載の基板処理装置用構造物。 The second roughness has an arithmetic average roughness Ra of 1.0 or more and 2.5 or less,
The structure for a substrate processing apparatus according to any one of claims 1 to 6. 前記第２の粗さは、最大高さＲｚが１０．０以上１５．０以下である、
請求項１乃至請求項７のいずれか１項に記載の基板処理装置用構造物。 The maximum roughness Rz of the second roughness is 10.0 or more and 15.0 or less,
The structure for a substrate processing apparatus according to any one of claims 1 to 7. 前記電極板及び前記環状部材は、珪素含有化合物により形成される、
請求項１乃至請求項８のいずれか１項に記載の基板処理装置用構造物。 The electrode plate and the annular member are formed of a silicon-containing compound,
The structure for a substrate processing apparatus according to any one of claims 1 to 8. 前記電極板及び前記環状部材は、石英により形成される、
請求項９に記載の基板処理装置用構造物。 The electrode plate and the annular member are made of quartz,
The structure for a substrate processing apparatus according to claim 9. 請求項１乃至請求項１０のいずれか１項に記載の基板処理装置用構造物を備える基板処理装置。 A substrate processing apparatus comprising the structure for a substrate processing apparatus according to any one of claims 1 to 10.
JP2018236528A 2018-12-18 2018-12-18 STRUCTURE FOR SUBSTRATE PROCESSING APPARATUS AND SUBSTRATE PROCESSING APPARATUS Active JP7113733B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018236528A JP7113733B2 (en) 2018-12-18 2018-12-18 STRUCTURE FOR SUBSTRATE PROCESSING APPARATUS AND SUBSTRATE PROCESSING APPARATUS
US16/708,740 US20200194238A1 (en) 2018-12-18 2019-12-10 Structure for substrate processing apparatus
KR1020190164613A KR20200075750A (en) 2018-12-18 2019-12-11 Structure for substrate processing apparatus and substrate processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018236528A JP7113733B2 (en) 2018-12-18 2018-12-18 STRUCTURE FOR SUBSTRATE PROCESSING APPARATUS AND SUBSTRATE PROCESSING APPARATUS

Publications (2)

Publication Number Publication Date
JP2020098869A true JP2020098869A (en) 2020-06-25
JP7113733B2 JP7113733B2 (en) 2022-08-05

Family

ID=71072821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018236528A Active JP7113733B2 (en) 2018-12-18 2018-12-18 STRUCTURE FOR SUBSTRATE PROCESSING APPARATUS AND SUBSTRATE PROCESSING APPARATUS

Country Status (3)

Country Link
US (1) US20200194238A1 (en)
JP (1) JP7113733B2 (en)
KR (1) KR20200075750A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059567A (en) * 2005-08-24 2007-03-08 Hitachi High-Technologies Corp Plasma treatment apparatus
JP2012142329A (en) * 2010-12-28 2012-07-26 Toshiba Corp Processing equipment
JP2016207788A (en) * 2015-04-20 2016-12-08 東京エレクトロン株式会社 Surface treatment method for upper electrode, plasma processing apparatus, and upper electrode

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4777790B2 (en) 2005-09-29 2011-09-21 東京エレクトロン株式会社 Structure for plasma processing chamber, plasma processing chamber, and plasma processing apparatus
JP5674280B2 (en) * 2009-03-02 2015-02-25 東京エレクトロン株式会社 Plasma processing equipment
CN102918180B (en) * 2010-05-21 2014-12-17 应用材料公司 Tightly fitted ceramic insulator on large area electrode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059567A (en) * 2005-08-24 2007-03-08 Hitachi High-Technologies Corp Plasma treatment apparatus
JP2012142329A (en) * 2010-12-28 2012-07-26 Toshiba Corp Processing equipment
JP2016207788A (en) * 2015-04-20 2016-12-08 東京エレクトロン株式会社 Surface treatment method for upper electrode, plasma processing apparatus, and upper electrode

Also Published As

Publication number Publication date
KR20200075750A (en) 2020-06-26
US20200194238A1 (en) 2020-06-18
JP7113733B2 (en) 2022-08-05

Similar Documents

Publication Publication Date Title
TWI553729B (en) Plasma processing method
JP6556046B2 (en) Plasma processing method and plasma processing apparatus
US11967511B2 (en) Plasma processing apparatus
JP2018117024A (en) Plasma processing apparatus
JP7296829B2 (en) Plasma processing apparatus, processing method, upper electrode structure
US11715630B2 (en) Plasma processing apparatus
US11437223B2 (en) Stage and plasma processing apparatus
WO2019244631A1 (en) Stage and substrate processing apparatus
KR20200103556A (en) Stage and substrate processing apparatus
JP2016115719A (en) Plasma etching method
US11417500B2 (en) Plasma processing apparatus and plasma processing method
JP7362400B2 (en) Mounting table and plasma processing equipment
JP7333712B2 (en) Electrostatic chuck, support table and plasma processing equipment
JP7113733B2 (en) STRUCTURE FOR SUBSTRATE PROCESSING APPARATUS AND SUBSTRATE PROCESSING APPARATUS
US20210142990A1 (en) Plasma processing apparatus
JP7204564B2 (en) Plasma processing equipment
WO2020059596A1 (en) Placement table and substrate treating device
JP2003332314A (en) Electrode for plasma treatment equipment and plasma treatment equipment
JP2019176017A (en) Placement table and plasma processing apparatus
JP2014075281A (en) Plasma processing apparatus and temperature control method
JP2022150921A (en) Plasma processing apparatus
JP2021158327A (en) Edge ring and plasma processing device
JP2021061390A (en) Plasma processing apparatus
JP2022118626A (en) Processing container, plasma processing apparatus, and manufacturing method of processing container
JP2021052032A (en) Dielectric component, structure and substrate processing apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220726

R150 Certificate of patent or registration of utility model

Ref document number: 7113733

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150