JP2020098807A - Semiconductor wafer, infrared detector, imaging device using the same, semiconductor wafer manufacturing method, and infrared detector manufacturing method - Google Patents
Semiconductor wafer, infrared detector, imaging device using the same, semiconductor wafer manufacturing method, and infrared detector manufacturing method Download PDFInfo
- Publication number
- JP2020098807A JP2020098807A JP2018235115A JP2018235115A JP2020098807A JP 2020098807 A JP2020098807 A JP 2020098807A JP 2018235115 A JP2018235115 A JP 2018235115A JP 2018235115 A JP2018235115 A JP 2018235115A JP 2020098807 A JP2020098807 A JP 2020098807A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inas
- concentration
- gasb
- infrared detector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 238000003384 imaging method Methods 0.000 title claims description 7
- 229910000673 Indium arsenide Inorganic materials 0.000 claims abstract description 100
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims abstract description 100
- 229910005542 GaSb Inorganic materials 0.000 claims abstract description 70
- 230000007423 decrease Effects 0.000 claims abstract description 18
- 238000009826 distribution Methods 0.000 claims abstract description 12
- 239000010408 film Substances 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 26
- 239000010409 thin film Substances 0.000 claims description 11
- 230000035945 sensitivity Effects 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 13
- 238000000034 method Methods 0.000 abstract description 13
- 238000005530 etching Methods 0.000 description 17
- 230000004907 flux Effects 0.000 description 11
- 229910052785 arsenic Inorganic materials 0.000 description 7
- 229910052787 antimony Inorganic materials 0.000 description 6
- 229910052738 indium Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 229910052733 gallium Inorganic materials 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 229910052790 beryllium Inorganic materials 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 150000002500 ions Chemical group 0.000 description 3
- 229910017401 Au—Ge Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 2
- 238000000089 atomic force micrograph Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000003331 infrared imaging Methods 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 238000005054 agglomeration Methods 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000000603 solid-source molecular beam epitaxy Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
- Semiconductor Lasers (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
Description
本発明は、半導体ウエハ、赤外線検出器、これを用いた撮像装置、半導体ウエハの製造方法、及び赤外線検出器の製造方法に関する。 The present invention relates to a semiconductor wafer, an infrared detector, an imaging device using the same, a method for manufacturing a semiconductor wafer, and a method for manufacturing an infrared detector.
ＧａＳｂ基板上のＩｎＡｓ／ＧａＳ超格子構造は、タイプIIのバンドラインナップを有し、超格子の膜厚と周期の少なくとも一方を調整することで、中赤外から遠赤外の波長帯に感度を有する赤外線検出器に適用することができる。タイプIIの超格子構造は「Ｔ２ＳＬ」と呼ばれており、赤外線検出器の他に、光通信用のレーザ光源、太陽電池、水分解システムの酸素発生電極などの光電子デバイスへの適用が期待されている。 The InAs/GaS superlattice structure on the GaSb substrate has a type II band lineup, and by adjusting at least one of the film thickness and the period of the superlattice, sensitivity in the mid-infrared to far-infrared wavelength band is obtained. It can be applied to an infrared detector having. The type II superlattice structure is called “T2SL” and is expected to be applied to not only infrared detectors but also laser light sources for optical communications, solar cells, and optoelectronic devices such as oxygen generation electrodes for water splitting systems. ing.
Ｔ２ＳＬ型の赤外線検出器は、サブバンド間の光吸収を利用した量子ドット型または量子井戸型の赤外線検出器と比べて少数キャリアの寿命が長く、暗電流の低減と、感度の増大が期待されている。 The T2SL type infrared detector has a long life of minority carriers as compared with a quantum dot type or quantum well type infrared detector utilizing light absorption between subbands, and is expected to reduce dark current and increase sensitivity. ing.
光電子デバイスに適用されるエピタキシャル積層構造では、例えば特許文献１に記載されているように、Ｔ２ＳＬの上方または下方に外部と電気的なコンタクトをとるコンタクト層が形成されることが多い。発明者は、ＧａＳｂ上に、４００℃前後の成長温度でバルクＩｎＡｓ層を成長したときに、Ａｓ過剰によるピットが発生することを見いだした。さらに、この温度領域では、Ｖ／III比の条件を変えても、ピットは消失しないことが判明した。 In an epitaxial laminated structure applied to an optoelectronic device, a contact layer that makes electrical contact with the outside is often formed above or below T2SL as described in Patent Document 1, for example. The inventor has found that when a bulk InAs layer is grown on GaSb at a growth temperature of about 400° C., pits are generated due to excess As. Further, it was found that the pits did not disappear in this temperature range even if the V/III ratio condition was changed.
バルクＩｎＡｓ層のピットは、キャリアトラップとなり、赤外線検出器の感度低下、レーザの発光効率の低下などを引き起こす。Ｔ２ＳＬの下側に微量組成のＳｂを含むＩｎＡｓ等のエッチングストッパ層が配置される場合にも、同じ問題が生じる。 The pits in the bulk InAs layer serve as carrier traps, which lowers the sensitivity of the infrared detector and lowers the luminous efficiency of the laser. The same problem occurs when an etching stopper layer such as InAs containing a small amount of Sb is arranged under the T2SL.
本発明は、転位、欠陥等が抑制された半導体ウエハと、その適用技術を提供することを課題とする。 An object of the present invention is to provide a semiconductor wafer in which dislocations, defects and the like are suppressed and a technique for applying the semiconductor wafer.
本発明の一態様では、半導体ウエハは、
ＧａＳｂの下地と、
積層方向で前記下地の上に配置されるＩｎＡｓ層と、
を有し、前記ＩｎＡｓ層は、膜厚方向に所定の濃度分布を有するＳｂを含み、
前記Ｓｂの濃度は、４１ｐｐｍ／ｎｍ以上、４３ｐｐｍ／ｎｍ以下の傾きで前記膜厚方向に減少する。
In one aspect of the present invention, the semiconductor wafer is
GaSb base,
An InAs layer disposed on the base in the stacking direction,
And the InAs layer includes Sb having a predetermined concentration distribution in the film thickness direction,
The concentration of Sb decreases in the film thickness direction with an inclination of 41 ppm/nm or more and 43 ppm/nm or less.
転位、欠陥等が抑制された半導体ウエハと、その適用技術が実現される。 A semiconductor wafer in which dislocations, defects, etc. are suppressed and its application technology are realized.
図１は、実施形態の半導体ウエハ１００の模式図である。半導体ウエハ１００は、積層方向でＧａＳｂの下地１０１の上に、ＩｎＡｓ層１０２を有する。下地１０１は、ＧａＳｂ基板であってもよいし、ＧａＳｂ層であってもよい。 FIG. 1 is a schematic diagram of a semiconductor wafer 100 of the embodiment. The semiconductor wafer 100 has an InAs layer 102 on a GaSb base 101 in the stacking direction. The base 101 may be a GaSb substrate or a GaSb layer.
ＩｎＡｓ層１０２は微量のＳｂを含み、図中の破線で示すように、ＩｎＡｓ層１０２の膜厚方向でＳｂの濃度分布が変化する。図３を参照して後述するように、ＩｎＡｓ層１０２の膜厚方向でのＳｂの濃度プロファイルの傾きは、所定の範囲内にある。 The InAs layer 102 contains a small amount of Sb, and the concentration distribution of Sb changes in the film thickness direction of the InAs layer 102 as shown by the broken line in the figure. As will be described later with reference to FIG. 3, the slope of the Sb concentration profile in the thickness direction of the InAs layer 102 is within a predetermined range.
ＩｎＡｓ層１０２に含まれるＳｂは、ＩｎＡｓ層１０２の成膜過程でＧａＳｂの下地１０１から拡散したものであり、下地１０１との界面からＩｎＡｓ層１０２の表面に向かうほど、Ｓｂ濃度が小さくなっていく。Ｓｂの濃度プロファイルの傾きは、ＩｎＡｓ層１０２の成長温度と相関するが、傾きが変わっても、ＧａＳｂの下地１０１とＩｎＡｓ層１０２の界面でのＳｂ組成は一定である。 Sb contained in the InAs layer 102 is diffused from the underlayer 101 of GaSb in the process of forming the InAs layer 102, and the Sb concentration decreases as it goes from the interface with the underlayer 101 to the surface of the InAs layer 102. .. Although the slope of the Sb concentration profile correlates with the growth temperature of the InAs layer 102, the Sb composition at the interface between the GaSb base 101 and the InAs layer 102 is constant even if the slope changes.
良好な実施形態では、ＩｎＡｓ層１０２で所定の傾きでのＳｂ濃度の減少が開始する初期Ｓｂ濃度は約３０００ｐｐｍであり、約４１ｐｐｍ／ｎｍ〜４３ｐｐｍ／ｎｍの割合で膜厚方向に向かって減少する。 In the preferred embodiment, the initial Sb concentration at which the Sb concentration starts decreasing in the InAs layer 102 at a predetermined slope is about 3000 ppm, and the initial Sb concentration decreases in the film thickness direction at a rate of about 41 ppm/nm to 43 ppm/nm. ..
この明細書と特許請求の範囲で、初期Ｓｂ濃度が「３０００ｐｐｍ」、あるいは「約３０００ｐｐｍ」というときは、厳密に３０００ｐｐｍを意味するものではなく、測定ばらつき、製造装置のばらつき、条件制御のばらつき等による３０００ｐｐｍ前後の一定範囲の変動を含むものとする。 In this specification and claims, when the initial Sb concentration is "3000 ppm" or "about 3000 ppm", it does not strictly mean 3000 ppm, but measurement variations, variations in manufacturing equipment, variations in condition control, etc. Due to the above, a certain range of fluctuation of about 3000 ppm is included.
ＩｎＡｓ層１０２は、所定の温度条件とＶ／III比で形成されており、転移、ピット等が低減されている。具体的には、ＧａＳｂの下地１０１の上のＩｎＡｓ層１０２は、４６０℃よりも高く５２０℃以下の成長温度、より好ましくは４９０℃以上、５２０℃以下の成長温度で、Ｖ／III比がモル分比で１５以上、２０未満範囲で形成されている。この条件で形成されたＩｎＡｓ層１０２は、上述した傾き範囲でのＳｂ濃度分布を有し、転位、ピット等の欠陥が低減されている。 The InAs layer 102 is formed under a predetermined temperature condition and V/III ratio, and has reduced dislocations, pits, and the like. Specifically, the InAs layer 102 on the GaSb underlayer 101 has a growth temperature higher than 460° C. and lower than 520° C., more preferably higher than 490° C. and lower than 520° C. It is formed in a range of 15 or more and less than 20 in terms of a division ratio. The InAs layer 102 formed under this condition has the Sb concentration distribution in the above-mentioned inclination range, and the defects such as dislocations and pits are reduced.
図２は、ＩｎＡｓ層の成長温度と、Ｖ／III比を種々に変えて成長したＩｎＡｓ層のＡＦＭ（Atomic Force Microscope：原子間力顕微鏡）画像である。横方向にＩｎＡｓ層の成長温度、縦方向にＩｎＡｓ層のＶ／III比（モル分比）をとっている。 FIG. 2 is an AFM (Atomic Force Microscope) image of an InAs layer grown by varying the growth temperature of the InAs layer and the V/III ratio. The growth temperature of the InAs layer is taken in the horizontal direction, and the V/III ratio (molar fraction ratio) of the InAs layer is taken in the vertical direction.
ピット等の結晶欠陥が抑制されたＩｎＡｓ層の好ましい成長条件を特定するために、異なる成長条件で複数のサンプルを作製し、サンプルの表面をＡＦＭで観察する。サンプルは以下のようにして作製する。 In order to specify a preferable growth condition for the InAs layer in which crystal defects such as pits are suppressed, a plurality of samples are prepared under different growth conditions and the surface of the sample is observed by AFM. The sample is prepared as follows.
ＭＢＥ法により、ＧａＳｂ（００１）基板上に、ＩｎＡｓ層を成長速度０．２μｍ／ｈで厚さ１００ｎｍに成長する。この条件を固定にして、成長温度を４００℃〜５２０℃の範囲で変える。また、Ｖ／III比を１１〜２０の範囲で変える。 An InAs layer is grown to a thickness of 100 nm on a GaSb(001) substrate at a growth rate of 0.2 μm/h by the MBE method. With this condition fixed, the growth temperature is changed in the range of 400°C to 520°C. Further, the V/III ratio is changed within the range of 11-20.
全体的な傾向として、成長温度が低いか、またはＶ／III比が高い領域で、ピットが発生する。成長温度が４３０℃以下では、ＩｎＡｓ層の表面に多数のピットが観察される。ピットは、観察画像では細かい黒点として現われる。 As a general tendency, pits occur in regions where the growth temperature is low or the V/III ratio is high. When the growth temperature is 430° C. or lower, many pits are observed on the surface of the InAs layer. Pits appear as fine black dots in the observed image.
成長温度が４６０℃のときは、４３０℃と比較してピットは大幅に減少するが、表面にピットが幾分残る。また、４６０℃の成長温度で、Ｖ／III比が２０になると、表面にピットが観察される。 When the growth temperature is 460° C., the number of pits is significantly reduced as compared with 430° C., but some pits remain on the surface. At a growth temperature of 460° C., when the V/III ratio becomes 20, pits are observed on the surface.
成長温度が４３０℃と４６０℃で、Ｖ／III比が１１、または１３のときに表面に観察される比較的大きな黒点はピットではなく、Ａｓ不足に起因するＩｎの凝集である。このような凝集も、応力集中の原因となり望ましくない。 The relatively large black spots observed on the surface when the growth temperature is 430° C. and 460° C. and the V/III ratio is 11 or 13 are not pits but In aggregation caused by As deficiency. Such agglomeration is also undesirable because it causes stress concentration.
このＡＦＭ画像から、成長温度が、４６０℃よりも高く５２０℃以下、Ｖ／III比が１５以上、２０未満のときに、ピットが抑制された良好な表面が得られることがわかる。成長温度は、４９０℃〜５２０℃の範囲が、より好ましい。 From this AFM image, it is understood that when the growth temperature is higher than 460° C. and lower than or equal to 520° C. and the V/III ratio is 15 or higher and lower than 20, a good surface with suppressed pits can be obtained. The growth temperature is more preferably in the range of 490°C to 520°C.
図３は、ＧａＳｂの下地１０１の上に、Ｖ／III比が１５で、成長温度を４６０℃と５２０℃に変えてＩｎＡｓ層１０２を形成したときの、深さ方向のＳｂ濃度プロファイルである。濃い黒丸のデータ点は５２０℃でのＳｂ二次イオン強度、灰色のデータ点は４６０℃でのＳｂ二次イオン強度である。 FIG. 3 shows the Sb concentration profile in the depth direction when the InAs layer 102 was formed on the GaSb underlayer 101 with the V/III ratio changed to 15 and the growth temperature changed to 460° C. and 520° C. The data points with dark black circles are the Sb secondary ion intensity at 520°C, and the gray data points are the Sb secondary ion intensity at 460°C.
横軸はＩｎＡｓ層１０２の表面からの深さであり、１００ｎｍの深さがＧａＳｂの下地１０１との界面になる。縦軸は、１秒あたりのＳｂ二次イオンのカウント数である。 The horizontal axis is the depth from the surface of the InAs layer 102, and the depth of 100 nm is the interface with the underlayer 101 of GaSb. The vertical axis represents the count number of Sb secondary ions per second.
ＧａＳｂの下地１０１との界面から約１５ｎｍの膜厚領域では、成長温度に関係なく、Ｓｂ濃度はほぼ一定である。この膜厚領域を「界面領域」を呼ぶ。界面領域で「Ｓｂ濃度が一定」という場合には、厳密に単一の値をさすものではなく、測定ばらつき、製造装置のばらつき等に起因する一定の範囲での濃度ばらつきを含むものとする。 In the film thickness region of about 15 nm from the interface of GaSb with the base 101, the Sb concentration is almost constant regardless of the growth temperature. This film thickness region is called an "interface region". When the "Sb concentration is constant" in the interface region, it does not strictly refer to a single value, but includes concentration variations within a certain range due to measurement variations, manufacturing apparatus variations, and the like.
界面領域を超えると、Ｓｂ濃度は急激に低下し、低下したところから、Ｓｂ濃度は所定の傾きで膜厚方向にゆるやかに減少する。界面領域を超えた膜厚位置で、Ｓｂ濃度が所定の傾きで減少しはじめるときのＳｂ濃度を、「初期Ｓｂ濃度」とする。初期Ｓｂ濃度は、成長温度に関係なく、約３０００ｐｐｍである。 When it exceeds the interface region, the Sb concentration sharply decreases, and from that point, the Sb concentration gradually decreases in the film thickness direction with a predetermined inclination. The Sb concentration when the Sb concentration starts to decrease at a predetermined slope at the film thickness position beyond the interface region is referred to as “initial Sb concentration”. The initial Sb concentration is about 3000 ppm regardless of the growth temperature.
初期Ｓｂ濃度からのＳｂ濃度の変化率は、成長温度によって異なる。５２０℃の成長温度の方が、Ｓｂ濃度の傾きは大きく、約４３ｐｐｍ／ｎｍである。４６０℃の成長温度でのＳｂ濃度の傾きは、約４１ｐｐｍ／ｎｍである。 The rate of change of the Sb concentration from the initial Sb concentration depends on the growth temperature. The growth temperature of 520° C. has a larger gradient of Sb concentration, which is about 43 ppm/nm. The slope of the Sb concentration at the growth temperature of 460° C. is about 41 ppm/nm.
転位、ピット等の結晶欠陥が抑制された成長条件でＧａＳｂ上にＩｎＡｓ層を形成した場合、ＧａＳｂの下地１０１から、ＳｂがＩｎＡｓ層に拡散して、膜厚方向に所定の濃度プロファイルが形成される。良好にエピタキシャル成長されたＩｎＡｓ層１０２は、界面領域を超えてＳｂ濃度が急激に低下した膜厚でのＳｂ初期濃度が３０００ｐｐｍ、初期濃度からのＳｂ濃度傾きは、４１ｐｐｍ／ｎｍ〜４３ｐｐｍ／ｎｍの範囲にある。 When the InAs layer is formed on GaSb under the growth conditions in which crystal defects such as dislocations and pits are suppressed, Sb diffuses from the GaSb base 101 into the InAs layer, and a predetermined concentration profile is formed in the film thickness direction. It The InAs layer 102 that has been epitaxially grown satisfactorily has an Sb initial concentration of 3000 ppm and a Sb concentration gradient from the initial concentration of 41 ppm/nm to 43 ppm/nm in a film thickness in which the Sb concentration sharply decreases beyond the interface region. It is in.
このＳｂ濃度プロファイルを有する半導体ウエハ１００は、赤外線検出器、通信用のレーザ等に良好に適用することができる。微量のＳｂを含むＩｎＡｓ層を、「ＩｎＡｓ（Ｓｂ）層」と呼んでもよい。 The semiconductor wafer 100 having this Sb concentration profile can be favorably applied to an infrared detector, a laser for communication, and the like. The InAs layer containing a trace amount of Sb may be referred to as an “InAs(Sb) layer”.
図１の半導体ウエハ１００で、ＩｎＡｓ層１０２がｎ型またはｐ型の不純物を含んでいる場合も、上述した成長条件で形成されている場合は、ｎ型またはｐ型のＩｎＡｓ層１０２は、膜厚方向に図３のＳｂ濃度プロファイルを有する。ｎ型またはｐ型の不純物を含むＩｎＡｓ層１０２も、転位、ピット等の欠陥が抑制されている。 In the semiconductor wafer 100 of FIG. 1, even when the InAs layer 102 contains an n-type or p-type impurity, if the InAs layer 102 is formed under the above-described growth conditions, the n-type or p-type InAs layer 102 is a film. It has the Sb concentration profile of FIG. 3 in the thickness direction. The InAs layer 102 containing n-type or p-type impurities also has defects such as dislocations and pits suppressed.
図４〜図７は、図１の半導体ウエハ１００を用いた赤外線検出器の作製工程図である。まず図４で、ｎ型のＧａＳｂ基板１１上に、ＧａＳｂバッファ層１２、ｐ型ＧａＳｂのコンタクト層１３、ｐ型ＩｎＡｓ0.91Ｓｂ0.09のエッチングストッパ層１４、ＩｎＡｓ／ＧａＳｂのＴ２ＳＬ層１５、及びｎ型ＩｎＡｓのキャップ層１６をこの順で積層する。 4 to 7 are manufacturing process diagrams of an infrared detector using the semiconductor wafer 100 of FIG. First, in FIG. 4, on the n-type GaSb substrate 11, a GaSb buffer layer 12, a p-type GaSb contact layer 13, an p-type InAs 0.91 Sb 0.09 etching stopper layer 14, an InAs/GaSb T2SL layer 15, and an n-type GaSb substrate 11. The InAs cap layer 16 is laminated in this order.
ｎ型のＧａＳｂ基板１１は、（００１）面から０．３５°微傾斜した基板を用いる。このＧａＳｂ基板１１を、固体ソース分子線エピタキシー（ＭＢＥ）装置に導入し、ヒータ加熱により基板温度を昇温する。 As the n-type GaSb substrate 11, a substrate slightly inclined from the (001) plane by 0.35° is used. This GaSb substrate 11 is introduced into a solid source molecular beam epitaxy (MBE) device, and the substrate temperature is raised by heating with a heater.
ＭＢＥ装置で使用するＩｎ、Ｇａ、Ａｓ、Ｓｂの各原料は、標準的なセルを用いる。もしくは、Ｖ族のＡｓとＳｂは、バルブドクラッカーセルを用いてもよい。 A standard cell is used for each of the In, Ga, As, and Sb raw materials used in the MBE apparatus. Alternatively, a valved cracker cell may be used for As and Sb of group V.
ＧａＳｂ基板１１の基板温度が４００℃に達した時点で、ＳｂをＧａＳｂ基板１１に照射する。Ｓｂのビームフラックスは、たとえば、５．０×１０-7 Torrである。基板温度の昇温を続けると、５５０℃に達した付近で、ＧａＳｂ表面酸化膜が解離する。その後さらに、Ｓｂビーム照射下で基板温度を５７０℃まで昇温し、１０分間保持し、表面酸化膜を完全に脱離させる。 When the substrate temperature of the GaSb substrate 11 reaches 400° C., the GaSb substrate 11 is irradiated with Sb. The beam flux of Sb is 5.0×10 −7 Torr, for example. When the substrate temperature is continuously raised, the GaSb surface oxide film is dissociated in the vicinity of reaching 550°C. After that, the substrate temperature is further raised to 570° C. under irradiation of the Sb beam and held for 10 minutes to completely desorb the surface oxide film.
その後、Ｓｂビーム照射下で基板温度を５２０℃に設定し、Ｇａを照射して、ＧａＳｂバッファ層１２を厚さ１００ｎｍに形成する。Ｇａのビームフラックスは、たとえば５．０×１０-8 Torrとする。Ｖ／III比は１０となる。この条件下で、ＧａＳｂ成長速度は０．３０μｍ／ｈである。 Then, the substrate temperature is set to 520° C. under Sb beam irradiation, and Ga is irradiated to form the GaSb buffer layer 12 to a thickness of 100 nm. The beam flux of Ga is, for example, 5.0×10 −8 Torr. The V/III ratio is 10. Under this condition, the GaSb growth rate is 0.30 μm/h.
ＧａＳｂバッファ層１２が１００ｎｍに成長した時点で、Ｂｅを追加照射する。ＧａとＢｅの照射を継続して、ｐ型ＧａＳｂのコンタクト層１３を厚さ５００ｎｍに形成する。Ｂｅセル温度を、キャリア濃度がたとえば５．０×１０18ｃｍ-3となるように調整する。 When the GaSb buffer layer 12 has grown to 100 nm, Be is additionally irradiated. The Ga and Be irradiation is continued to form a p-type GaSb contact layer 13 with a thickness of 500 nm. The Be cell temperature is adjusted so that the carrier concentration is, for example, 5.0×10 18 cm −3 .
ｐ型ＧａＳｂのコンタクト層１３が５００ｎｍ成長した時点でＢｅとＧａの照射を停止し、Ｓｂ雰囲気下で、成長温度を４８０℃まで降温する。温度が安定した時点でＳｂの供給を停止し、３秒間、成長を中断する。 When the p-type GaSb contact layer 13 has grown to a thickness of 500 nm, the irradiation of Be and Ga is stopped, and the growth temperature is lowered to 480° C. in an Sb atmosphere. When the temperature becomes stable, the supply of Sb is stopped and the growth is stopped for 3 seconds.
続いて、Ｂｅ、Ｉｎ，Ａｓ、及びＳｂを照射して、厚さ１００ｎｍのｐ型ＩｎＡｓ0.91Ｓｂ0.09のエッチングストッパ層１４を形成する。Ｂｅセル温度を、キャリア濃度がたとえば５．０×１０18ｃｍ-3となるように調整する。Ｉｎのビームフラックスはたとえば５．０×１０-8 Torr、Ａｓのビームフラックスはたとえば７．５×１０-７ Torr、Ｓｂのビームフラックスは、１．０×１０-８ Torrである。 Then, Be, In, As, and Sb are irradiated to form an etching stopper layer 14 of p-type InAs 0.91 Sb 0.09 having a thickness of 100 nm. The Be cell temperature is adjusted so that the carrier concentration is, for example, 5.0×10 18 cm −3 . The beam flux of In is, for example, 5.0×10 −8 Torr, the beam flux of As is, for example, 7.5×10 −7 Torr, and the beam flux of Sb is 1.0×10 −8 Torr.
ｐ型ＧａＳｂのコンタクト層１３の上に形成されるＩｎＡｓ0.91Ｓｂ0.09のエッチングストッパ層１４の成長温度は４８０〜４９０℃であり、図２を参照して説明したように、ピット等の欠陥の発生が抑制されている。 The growth temperature of the InAs 0.91 Sb 0.09 etching stopper layer 14 formed on the p-type GaSb contact layer 13 is 480 to 490° C., and as described with reference to FIG. Is suppressed.
ｐ型ＩｎＡｓ0.91Ｓｂ0.09のエッチングストッパ層１４が１００ｎｍ成長した時点で、Ｂｅ、Ｉｎ，Ａｓ、及びＳｂの照射を停止し、４００℃まで降温する。 When the etching stopper layer 14 of p-type InAs 0.91 Sb 0.09 has grown to 100 nm, the irradiation of Be, In, As, and Sb is stopped, and the temperature is lowered to 400°C.
続いて、ＩｎＡｓ／ＧａＳｂのＴ２ＳＬ層１５を形成する。一例として、２ｎｍ厚のＩｎＡｓ薄膜１５１と、２ｎｍ厚のＧａＳｂ薄膜１５２を２００周期形成して、厚さ８００ｎｍのＴ２ＳＬ層１５とする。Ｔ２ＳＬ層１５の最上層はＧａＳｂ薄膜１５２となる。 Then, a T2SL layer 15 of InAs/GaSb is formed. As an example, the InAs thin film 151 having a thickness of 2 nm and the GaSb thin film 152 having a thickness of 2 nm are formed in 200 cycles to form the T2SL layer 15 having a thickness of 800 nm. The uppermost layer of the T2SL layer 15 becomes the GaSb thin film 152.
具体的には、Ｓｂビームの照射を停止したまま、ＩｎとＡｓを照射する。Ｉｎのビームフラックスは５．０×１０-8 Torr、Ａｓのビームフラックスは７．５×１０-7 Torrとする。Ｖ／III比は１５である。ＩｎＡｓの成長速度は、たとえば０．３０μｍ／ｈである。 Specifically, In and As are irradiated while the irradiation of the Sb beam is stopped. The beam flux of In is 5.0×10 −8 Torr and the beam flux of As is 7.5×10 −7 Torr. The V/III ratio is 15. The growth rate of InAs is 0.30 μm/h, for example.
ＩｎＡｓを２ｎｍ形成した時点で、ＩｎとＡｓの供給を停止し、真空下で３秒間、成長を中断する。 When InAs is formed to a thickness of 2 nm, the supply of In and As is stopped, and the growth is stopped under vacuum for 3 seconds.
続いて、ＧａとＳｂを照射する。Ｇａのビームフラックスは５．０×１０-8 Torr、Ｓｂのビームフラックスは５．０×１０-7 Torrとする。Ｖ／III比は１０である。ＧａＳｂの成長速度は、たとえば０．３０μｍ／ｈである。 Then, Ga and Sb are irradiated. The beam flux of Ga is 5.0×10 −8 Torr and the beam flux of Sb is 5.0×10 −7 Torr. The V/III ratio is 10. The growth rate of GaSb is 0.30 μm/h, for example.
ＧａＳｂを２ｎｍ形成した時点でＧａとＳｂの供給を停止し、真空下で３秒間、成長を中断する。 When GaSb is formed to a thickness of 2 nm, the supply of Ga and Sb is stopped, and the growth is stopped under vacuum for 3 seconds.
上述したＩｎＡｓ薄膜１５１とＧａＳｂ薄膜１５２の形成を１サイクルとし、２００サイクル繰り返して、トータルの厚さが８００ｎｍのＴ２ＳＬ層１５を形成する。このＴ２ＳＬ層１５は、図４の適用例では、光吸収層として機能する。下地のエッチングストッパ層１４で転位、ピット等が抑制されているため、Ｔ２ＳＬ層１５の欠陥も抑制され、キャリアトラップの原因が低減されている。 The above-described formation of the InAs thin film 151 and the GaSb thin film 152 is set as one cycle, and 200 cycles are repeated to form the T2SL layer 15 having a total thickness of 800 nm. This T2SL layer 15 functions as a light absorption layer in the application example of FIG. Since dislocations, pits, etc. are suppressed by the underlying etching stopper layer 14, defects in the T2SL layer 15 are also suppressed, and the cause of carrier traps is reduced.
続いて、Ｓｂ照射下で成長温度を４９０℃まで昇温する。４９０℃で成長温度が安定した後、Ｓｂ照射を停止し、Ｉｎ，Ａｓ、Ｓｉを照射しｎ型ＩｎＡｓのキャップ層１６を厚さ１００ｎｍに形成する。このとき、Ｉｎのビームフラックスは５．０×１０-8 Torr、Ａｓのビームフラックスは７．５×１０-7 Torrとする。Ｖ／III比は、モル分比で１５となる。ＩｎＡｓの成長速度は、たとえば０．３０μｍ／ｈである。Ｓｉセル温度は、キャリア濃度がたとえば５．０×１０18ｃｍ-3となるように調整される。 Then, the growth temperature is raised to 490° C. under Sb irradiation. After the growth temperature stabilizes at 490° C., Sb irradiation is stopped and In, As, and Si are irradiated to form the n-type InAs cap layer 16 with a thickness of 100 nm. At this time, the beam flux of In is 5.0×10 −8 Torr and the beam flux of As is 7.5×10 −7 Torr. The V/III ratio is 15 in terms of molar fraction. The growth rate of InAs is 0.30 μm/h, for example. The Si cell temperature is adjusted so that the carrier concentration is 5.0×10 18 cm −3 , for example.
ｎ型ＩｎＡｓのキャップ層１６が１００ｎｍまで成長した時点で、Ｉｎの供給を停止する。その後、Ａｓビーム照射下で降温し、基板温度が４００℃になった時点でＡｓビーム照射を停止して、図４の積層を得る。図４の積層構造を有するＧａＳｂ基板をＭＢＥ装置から取り出す。 The supply of In is stopped when the cap layer 16 of n-type InAs has grown to 100 nm. After that, the temperature is lowered under As beam irradiation, and when the substrate temperature reaches 400° C., As beam irradiation is stopped to obtain the stack of FIG. The GaSb substrate having the laminated structure of FIG. 4 is taken out from the MBE device.
この積層構造で、キャップ層１６の界面領域を超えた膜厚位置でＳｂ組成が急激に低下したときのＳｂ初期濃度は約３０００ｐｐｍ、初期濃度からの膜厚方向に向かってＳｂ濃度は、４１ｐｐｍ／ｎｍ〜４３ｐｐｍ／ｎｍの範囲で低減している。 In this laminated structure, when the Sb composition sharply decreases at the film thickness position beyond the interface region of the cap layer 16, the Sb initial concentration is about 3000 ppm, and the Sb concentration from the initial concentration is 41 ppm/ It is reduced in the range of nm to 43 ppm/nm.
図５で、図４の積層体に各画素のためのメサ２０を形成する。図４の積層の上部に、所定の開口パターンを有するレジストパターンを形成し、ドライエッチング装置に導入して、たとえばＣＦ4系のガスを用いて、ｎ型ＩｎＡｓのキャップ層１６、ＩｎＡｓ／ＧａＳｂ超格子のＴ２ＳＬ層１５、及びｐ型ＩｎＡｓ0.91Ｓｂ0.09のエッチングストッパ層１４を、エッチング除去する。画素となるメサ２０のサイズは、たとえば５０μｍ×５０μｍ、画素を分離する溝幅は１０μｍ程度、画素数はたとえば２５６×２５６とする。この設計では、画素領域のトータルの面積は、15.36 mm×15.36 mmとなる。 In FIG. 5, mesas 20 for each pixel are formed in the stack of FIG. A resist pattern having a predetermined opening pattern is formed on the upper part of the stack shown in FIG. 4, and the resist pattern is introduced into a dry etching apparatus and, for example, using a CF 4 gas, an n-type InAs cap layer 16 and an InAs/GaSb super layer are formed. The T2SL layer 15 of the lattice and the etching stopper layer 14 of p-type InAs 0.91 Sb 0.09 are removed by etching. The size of the mesa 20 serving as a pixel is, for example, 50 μm×50 μm, the groove width for separating the pixel is about 10 μm, and the number of pixels is, for example, 256×256. In this design, the total area of the pixel area is 15.36 mm × 15.36 mm.
図６で、エッチング加工した基板をプラズマＣＶＤ装置に導入し、ＳｉＨ4及びＮＨ3系のガスを用いて、全面にＳｉＮのパッシベーション膜２１を形成する。パッシベーション膜２１の膜厚は、たとえば１００ｎｍである。パッシベーション膜２１上に、所定の開口を有するレジストパターンを形成し、ＣＦ4系のガスでパッシベーション膜２１の所定の箇所をエッチングして、電極用の開口２３と２４を形成する。 In FIG. 6, the etched substrate is introduced into a plasma CVD apparatus, and a SiN 4 and NH 3 -based gas is used to form a SiN passivation film 21 on the entire surface. The film thickness of the passivation film 21 is, for example, 100 nm. A resist pattern having a predetermined opening is formed on the passivation film 21, and a predetermined portion of the passivation film 21 is etched with a CF 4 -based gas to form openings 23 and 24 for electrodes.
開口２３はメサ２０の上面に形成されて、開口２３内にｎ型ＩｎＡｓのキャップ層１６が露出する。開口２４は、隣接する画素１１０を分離する溝の底面に形成されて、開口２４内にｐ型ＧａＳｂのコンタクト層１３の一部が露出する。その後、レジストパターンを除去する。 The opening 23 is formed on the upper surface of the mesa 20, and the n-type InAs cap layer 16 is exposed in the opening 23. The opening 24 is formed in the bottom surface of the groove separating the adjacent pixels 110, and a part of the p-type GaSb contact layer 13 is exposed in the opening 24. Then, the resist pattern is removed.
図７で、電極用の開口２３と開口２４に対応する開口形状にレジストをパターニングして、スパッタリング法によりＴｉ／Ｐｔ／Ａｕの電極膜を形成し、リフトオフにより電極２５と電極２６を形成する。電極２５は、ｎ型ＩｎＡｓのキャップ層１６に接続される。ｎ型ＩｎＡｓのキャップ層１６はｎ型のコンタクト層としても機能する。キャップ層１６は、上述したように所定の温度範囲、所定のＶ／III比で形成されており、ピット等の欠陥が抑制されている。電極２６は、ｐ型ＧａＳｂ層のコンタクト層１３に接続されている。 In FIG. 7, a resist is patterned into an opening shape corresponding to the electrode openings 23 and 24, a Ti/Pt/Au electrode film is formed by a sputtering method, and an electrode 25 and an electrode 26 are formed by lift-off. The electrode 25 is connected to the n-type InAs cap layer 16. The n-type InAs cap layer 16 also functions as an n-type contact layer. The cap layer 16 is formed in a predetermined temperature range and a predetermined V/III ratio as described above, and defects such as pits are suppressed. The electrode 26 is connected to the contact layer 13 which is a p-type GaSb layer.
電極２５の上に、たとえばＩｎのバンプ電極を形成して、赤外線検出器１０が作製される。 The infrared detector 10 is manufactured by forming In bump electrodes on the electrodes 25, for example.
図８は、図７の赤外線検出器１０を信号読み出し回路５０にフリップチップ接続した撮像装置１の模式図である。赤外線検出器１０は、ＧａＳｂ基板１１の裏面から入射する赤外線を検出する。メサ２０で形成される各画素１１０の電極２５に接続されたバンプ電極１０８は、信号読み出し回路５０の電極５２に設けられた対応するバンプ電極５４と接合されて、信号読み出し回路５０と電気的に接続されている。 FIG. 8 is a schematic diagram of the image pickup apparatus 1 in which the infrared detector 10 of FIG. 7 is flip-chip connected to the signal reading circuit 50. The infrared detector 10 detects infrared rays incident from the back surface of the GaSb substrate 11. The bump electrode 108 formed by the mesa 20 and connected to the electrode 25 of each pixel 110 is bonded to the corresponding bump electrode 54 provided on the electrode 52 of the signal reading circuit 50 to electrically connect to the signal reading circuit 50. It is connected.
赤外線検出器１０の端部にはダミー画素１０５が形成され、ダミー画素１０５にバイアス印加用の表面配線１０６が形成され、表面配線１０６はダミー画素１０５のバンプ電極１０９に接続されている。 A dummy pixel 105 is formed at an end of the infrared detector 10, a surface wiring 106 for bias application is formed in the dummy pixel 105, and the surface wiring 106 is connected to a bump electrode 109 of the dummy pixel 105.
信号読み出し回路５０から、バンプ電極５４、バンプ電極１０９、及び表面配線１０６を介して、コンタクト層１３にバイアス電圧が印加される。信号読み出し回路５０によって、各画素１１０のバンプ電極１０８に電圧が印加されると、各画素１１０のＴ２ＳＬ層１５で吸収された赤外光の量に比例した光電流が流れる。各画素１１０から得られる光電流は、アナログ電気信号として、信号読み出し回路５０に入力される。信号読み出し回路５０は、ノイズキャンセラ、増幅器などを有していてもよい。 A bias voltage is applied from the signal reading circuit 50 to the contact layer 13 via the bump electrode 54, the bump electrode 109, and the surface wiring 106. When a voltage is applied to the bump electrode 108 of each pixel 110 by the signal reading circuit 50, a photocurrent proportional to the amount of infrared light absorbed by the T2SL layer 15 of each pixel 110 flows. The photocurrent obtained from each pixel 110 is input to the signal reading circuit 50 as an analog electric signal. The signal read circuit 50 may include a noise canceller, an amplifier, and the like.
信号読み出し回路５０の出力信号に、Ａ／Ｄ変換、画像変換処理等を施して、画像信号を取得してもよい。信号読出し回路５０に設けられている電極５２の一部を用いて、信号読出し回路５０への制御信号の入力や、信号読出し回路５０の出力信号の取り出しを行ってもよい。 The output signal of the signal reading circuit 50 may be subjected to A/D conversion, image conversion processing, and the like to obtain an image signal. A part of the electrode 52 provided in the signal reading circuit 50 may be used for inputting a control signal to the signal reading circuit 50 or extracting an output signal of the signal reading circuit 50.
実施形態の赤外線検出器１０では、各画素１１０のメサ２０でＴ２ＳＬ層１５の上下を挟むキャップ層１６とエッチングストッパ層１４の少なくとも一方を所定の温度条件で成長することで、転位、ピット等の結晶欠陥が抑制されている。 In the infrared detector 10 of the embodiment, at least one of the cap layer 16 and the etching stopper layer 14 sandwiching the T2SL layer 15 above and below the mesa 20 of each pixel 110 is grown under a predetermined temperature condition so that dislocations, pits, etc. Crystal defects are suppressed.
エッチングストッパ層１４に実施形態の成長方法を適用することで、Ｔ２ＳＬ層１５での転位、欠陥を低減することができる。実施形態の成長方法をＩｎＡｓのキャップ層１６に適用することで、キャップ層の転位、欠陥を低減することができる。 By applying the growth method of the embodiment to the etching stopper layer 14, dislocations and defects in the T2SL layer 15 can be reduced. By applying the growth method of the embodiment to the InAs cap layer 16, dislocations and defects in the cap layer can be reduced.
この結果、Ｔ２ＳＬ層１５とキャップ層１６の転位、欠陥等に起因するキャリアトラップと発生電流を抑制することができる。赤外線検出器１０の暗電流を低減して、感度を向上することができる。 As a result, carrier traps and generated current due to dislocations, defects, etc. of the T2SL layer 15 and the cap layer 16 can be suppressed. The dark current of the infrared detector 10 can be reduced and the sensitivity can be improved.
以上、特定の実施例を参照して本発明を説明したが、本発明は実施例で例示された構成に限定されない。ｎ型ＩｎＡｓのキャップ層１６とオーミック接触する電極材料はＴｉ／Ｐｔ／Ａｕの積層に限定されず、Ａｕ−Ｇｅの上にＮｉを積層した電極、Ａｕ−Ｇｅの上にＰｔ、Ａｕをこの順に積層した電極など、適切な良導体を適宜用いることができる。 Although the present invention has been described with reference to the specific embodiments, the present invention is not limited to the configurations illustrated in the embodiments. The electrode material that makes ohmic contact with the n-type InAs cap layer 16 is not limited to the Ti/Pt/Au stack, but an electrode in which Ni is stacked on Au-Ge, Pt and Au on Au-Ge in this order. An appropriate good conductor such as a laminated electrode can be used as appropriate.
パッシベーション膜２１の材料はＳｉＮに限定されず、絶縁性の保護膜であればよく、ＳｉＯ2、ＳｉＯＮ、Ａｌ２Ｏ３などを用いることができる。キャップ層１６の導電型はｎ型に限定されずｐ型であってもよい。この場合は、キャップ層１６はｐ型コンタクトとして用いられてもよい。Ｔ２ＳＬ層１５の下部のコンタクト層１３の導電型はｐ型に限定されず、ｎ型のコンタクト層であってもよい。ＧａＳｂ基板１１の導電型はｎ型に限定されず、ｐ型基板を用いてもよい。 The material of the passivation film 21 is not limited to SiN and may be any insulating protective film, such as SiO2, SiON, or Al2O3. The conductivity type of the cap layer 16 is not limited to n-type and may be p-type. In this case, the cap layer 16 may be used as a p-type contact. The conductivity type of the contact layer 13 below the T2SL layer 15 is not limited to p-type, and may be an n-type contact layer. The conductivity type of the GaSb substrate 11 is not limited to the n type, and a p type substrate may be used.
図８の撮像装置１を、光学系、及び表示装置と組み合わせて、赤外線撮像システムを構築してもよい。レンズ等の光学系を用いて、赤外光を効率よく赤外線検出器１０のＧａＳｂ基板１１の裏面に入射し、各画素１１０から得られる検出値を画像信号に変換して表示装置に画像表示してもよい。このような赤外線撮像システムは、セキュリティシステム、無人探査システム等に適用可能であり、赤外光を検出するので、夜間の監視システムにも有効に適用できる。 The infrared imaging system may be constructed by combining the imaging device 1 of FIG. 8 with an optical system and a display device. Using an optical system such as a lens, infrared light is efficiently incident on the back surface of the GaSb substrate 11 of the infrared detector 10, the detection values obtained from each pixel 110 are converted into image signals, and an image is displayed on a display device. May be. Such an infrared imaging system can be applied to a security system, an unmanned exploration system, etc., and can detect infrared light, so that it can be effectively applied to a nighttime monitoring system.
実施形態の半導体ウエハ１００とその成長方法を光通信用の面発光レーザ等に適用する場合は、Ｔ２ＳＬの活性層で発生する光を効率良く取り出すことができる。 When the semiconductor wafer 100 of the embodiment and the growth method thereof are applied to a surface emitting laser for optical communication or the like, the light generated in the active layer of T2SL can be efficiently extracted.
以上の説明に対して、以下の付記を呈示する。
（付記１）
ＧａＳｂの下地と、
積層方向で前記下地の上に配置されるＩｎＡｓ層と、
を有し、前記ＩｎＡｓ層は、膜厚方向に所定の濃度分布を有するＳｂを含み、
前記Ｓｂの濃度は、４１ｐｐｍ／ｎｍ以上、４３ｐｐｍ／ｎｍ以下の傾きで前記膜厚方向に減少することを特徴とする半導体ウエハ。
（付記２）
前記ＩｎＡｓ層において、前記傾きで前記Ｓｂの濃度減少が開始する初期Ｓｂ濃度は３０００ｐｐｍであることを特徴とする付記１に記載の半導体ウエハ。
（付記３）
前記濃度分布は、前記下地との界面から前記ＩｎＡｓ層の所定膜厚までの界面領域で一定濃度の前記Ｓｂを含み、前記界面領域を超えた膜厚位置で、前記Ｓｂの濃度が前記初期Ｓｂ濃度まで低下することを特徴とする付記２に記載の半導体ウエハ。
（付記４）
前記濃度分布でＳｂを含む前記ＩｎＡｓ層には、ｎ型またはｐ型の不純物が添加されていることを特徴とする付記１〜３のいずれかに記載の半導体ウエハ。
（付記５）
ＩｎＡｓとＧａＳｂの繰り返しサイクルを有し、赤外帯域に感度を有する超格子層と、
積層方向で前記超格子層の上に配置されるＩｎＡｓ層と、
を有し、
前記超格子層の最上層はＧａＳｂ薄膜であり、
前記ＩｎＡｓ層は、膜厚方向に所定の濃度分布で存在するＳｂを含み、
前記Ｓｂの濃度は、４１ｐｐｍ／ｎｍ以上、４３ｐｐｍ／ｎｍ以下の傾きで前記膜厚方向に減少することを特徴とする赤外線検出器。
（付記６）
前記ＩｎＡｓ層において、前記傾きで前記Ｓｂの濃度減少が開始する初期Ｓｂ濃度は３０００ｐｐｍであることを特徴とする付記５に記載の赤外線検出器。
（付記７）
前記積層方向で、前記超格子層の下方に配置されるＧａＳｂコンタクト層と、
前記ＧａＳｂコンタクト層と前記超格子層の間に配置され、所定組成のＳｂを含むＩｎＡｓ（Ｓｂ）エッチングストッパ層と、
を有し、
前記ＩｎＡｓ（Ｓｂ）エッチングストッパ層は、４１ｐｐｍ／ｎｍ以上、４３ｐｐｍ／ｎｍ以下の傾きで濃度が前記ＩｎＡｓエッチングストッパ層の膜厚方向に減少するＳｂ原子を含むことを特徴とする付記５または６に記載の赤外線検出器。
（付記８）
付記５〜７のいずれかに記載の赤外線検出器と、
前記赤外線検出器に接合される信号読み出し回路と、
を有する撮像装置。
（付記９）
ＧａＳｂの上に、成長温度が４６０℃より高く、５２０℃以下、Ｖ／III比がモル分比で１５以上、２０未満の条件でＩｎＡｓ層、または所定組成のＳｂを含むＩｎＡｓ（Ｓｂ）層をエピタキシャル成長する、
ことを特徴とする半導体ウエハの製造方法。
（付記１０）
前記成長温度を４９０℃以上、５２０℃以下に設定することを特徴とする付記９に記載の半導体ウエハの製造方法。
（付記１１）
ＧａＳｂ基板の上に、ＩｎＡｓとＧａＳｂの繰り返しサイクルを有する超格子層を形成し、
前記超格子層の最上層のＧａＳｂ薄膜の上に、成長温度が４６０℃より高く、５２０℃以下、Ｖ／III比がモル分比で１５以上、２０未満の条件でＩｎＡｓ層をエピタキシャル成長し、
前記超格子層と前記ＩｎＡｓ層を含む積層体を加工して複数の画素を有する画素領域を形成する、
赤外線検出器の製造方法。
（付記１２）
前記成長温度を４９０℃以上、５２０℃以下に設定することを特徴とする付記１１に記載の赤外線検出器の製造方法。
（付記１３）
前記超格子層の形成の前に、前記ＧａＳｂ基板の上にＧａＳｂコンタクト層を形成し、
前記ＧａＳｂコンタクト層の上に、所定組成のＳｂを含むＩｎＡｓ（Ｓｂ）エッチングストッパ層を、４６０℃より高く、５２０℃以下の温度範囲と、モル分比で１５以上、２０未満のＶ／III比でエピタキシャル成長し、
前記ＩｎＡｓ（Ｓｂ）エッチングストッパ層の上に前記超格子層を形成する、
付記１１または１２に記載の赤外線検出器の製造方法。
（付記１４）
前記ＩｎＡｓ（Ｓｂ）エッチングストッパ層の前記温度範囲を４９０℃以上、５２０℃以下に設定することを特徴とする付記１３に記載の赤外線検出器の製造方法。
（付記１５）
前記ＧａＳｂコンタクト層は、第１の導電型の不純物を含んおり、
前記ＩｎＡｓ層は、第２の導電型の不純物を含んでいる、
付記１３または１４に記載の赤外線検出器の製造方法。
The following notes are presented with respect to the above description.
(Appendix 1)
GaSb base,
An InAs layer disposed on the base in the stacking direction,
And the InAs layer includes Sb having a predetermined concentration distribution in the film thickness direction,
The semiconductor wafer, wherein the concentration of Sb decreases in the film thickness direction with an inclination of 41 ppm/nm or more and 43 ppm/nm or less.
(Appendix 2)
2. The semiconductor wafer according to appendix 1, wherein in the InAs layer, the initial Sb concentration at which the concentration of Sb starts to decrease at the slope is 3000 ppm.
(Appendix 3)
The concentration distribution includes a constant concentration of Sb in an interface region from the interface with the base to a predetermined film thickness of the InAs layer, and at a film thickness position beyond the interface region, the concentration of Sb is the initial Sb. 3. The semiconductor wafer according to appendix 2, wherein the semiconductor wafer is reduced to a concentration.
(Appendix 4)
4. The semiconductor wafer according to any one of appendices 1 to 3, wherein an n-type or p-type impurity is added to the InAs layer containing Sb in the concentration distribution.
(Appendix 5)
A superlattice layer having a repeating cycle of InAs and GaSb and having sensitivity in the infrared band;
An InAs layer arranged on the superlattice layer in the stacking direction,
Have
The uppermost layer of the superlattice layer is a GaSb thin film,
The InAs layer contains Sb existing in a predetermined concentration distribution in the film thickness direction,
The infrared detector characterized in that the concentration of Sb decreases in the film thickness direction with an inclination of 41 ppm/nm or more and 43 ppm/nm or less.
(Appendix 6)
The infrared detector according to appendix 5, wherein the initial Sb concentration in the InAs layer at which the concentration of Sb starts to decrease at the slope is 3000 ppm.
(Appendix 7)
A GaSb contact layer disposed below the superlattice layer in the stacking direction,
An InAs(Sb) etching stopper layer which is disposed between the GaSb contact layer and the superlattice layer and contains Sb having a predetermined composition;
Have
The InAs(Sb) etching stopper layer contains Sb atoms whose concentration decreases in the film thickness direction of the InAs etching stopper layer with a gradient of 41 ppm/nm or more and 43 ppm/nm or less. Infrared detector described.
(Appendix 8)
The infrared detector according to any one of appendices 5 to 7,
A signal readout circuit joined to the infrared detector,
An imaging device having a.
(Appendix 9)
An InAs layer or an InAs(Sb) layer containing Sb of a predetermined composition is formed on GaSb under the conditions that the growth temperature is higher than 460° C. and 520° C. or lower, and the V/III ratio is 15 or more and less than 20 in terms of molar fraction. Grow epitaxially,
A method of manufacturing a semiconductor wafer, comprising:
(Appendix 10)
10. The method of manufacturing a semiconductor wafer according to appendix 9, wherein the growth temperature is set to 490° C. or higher and 520° C. or lower.
(Appendix 11)
Forming a superlattice layer having a repeating cycle of InAs and GaSb on a GaSb substrate,
An InAs layer is epitaxially grown on the GaSb thin film of the uppermost layer of the superlattice layer under the conditions that the growth temperature is higher than 460° C., 520° C. or lower, and the V/III ratio is 15 or more and less than 20 in molar fraction ratio,
Processing a stack including the superlattice layer and the InAs layer to form a pixel region having a plurality of pixels;
Manufacturing method of infrared detector.
(Appendix 12)
12. The method for manufacturing an infrared detector according to appendix 11, wherein the growth temperature is set to 490° C. or higher and 520° C. or lower.
(Appendix 13)
Forming a GaSb contact layer on the GaSb substrate before forming the superlattice layer;
An InAs(Sb) etching stopper layer containing Sb having a predetermined composition is formed on the GaSb contact layer at a temperature range higher than 460° C. and lower than 520° C. and a V/III ratio of 15 or more and less than 20 in terms of molar fraction. Epitaxially grown in
Forming the superlattice layer on the InAs (Sb) etching stopper layer,
The method for manufacturing an infrared detector according to appendix 11 or 12.
(Appendix 14)
14. The method for manufacturing an infrared detector according to appendix 13, wherein the temperature range of the InAs(Sb) etching stopper layer is set to 490° C. or higher and 520° C. or lower.
(Appendix 15)
The GaSb contact layer contains impurities of the first conductivity type,
The InAs layer contains impurities of the second conductivity type,
The method for manufacturing an infrared detector according to attachment 13 or 14.
１ 撮像装置
１０ 赤外線検出器
１１ ＧａＳｂ基板
１２ バッファ層
１３ コンタクト層
１４ エッチングストッパ層
１５ Ｔ２ＳＬ層（超格子層）
１５１ ＩｎＡｓ薄膜
１５２ ＧａＳｂ薄膜
１６ キャップ層（ＩｎＡｓ層）
５０ 信号読み出し回路
１００ 半導体ウエハ
１０１ 下地（ＧａＳｂ）
１０２ ＩｎＡｓ層
1 Imaging Device 10 Infrared Detector 11 GaSb Substrate 12 Buffer Layer 13 Contact Layer 14 Etching Stopper Layer 15 T2SL Layer (Superlattice Layer)
151 InAs thin film 152 GaSb thin film 16 Cap layer (InAs layer)
50 signal readout circuit 100 semiconductor wafer 101 base (GaSb)
102 InAs layer
Claims (8)
積層方向で前記下地の上に配置されるＩｎＡｓ層と、
を有し、前記ＩｎＡｓ層は、膜厚方向に所定の濃度分布を有するＳｂを含み、
前記Ｓｂの濃度は、４１ｐｐｍ／ｎｍ以上、４３ｐｐｍ／ｎｍ以下の傾きで前記膜厚方向に減少することを特徴とする半導体ウエハ。 GaSb base,
An InAs layer disposed on the base in the stacking direction,
And the InAs layer includes Sb having a predetermined concentration distribution in the film thickness direction,
The semiconductor wafer, wherein the concentration of Sb decreases in the film thickness direction with an inclination of 41 ppm/nm or more and 43 ppm/nm or less.
積層方向で前記超格子層の上に配置されるＩｎＡｓ層と、
を有し、
前記超格子層の最上層はＧａＳｂ薄膜であり、
前記ＩｎＡｓ層は、膜厚方向に所定の濃度分布で存在するＳｂを含み、
前記Ｓｂの濃度は、４１ｐｐｍ／ｎｍ以上、４３ｐｐｍ／ｎｍ以下の傾きで前記膜厚方向に減少することを特徴とする赤外線検出器。 A superlattice layer having a repeating cycle of InAs and GaSb and having sensitivity in the infrared band;
An InAs layer arranged on the superlattice layer in the stacking direction,
Have
The uppermost layer of the superlattice layer is a GaSb thin film,
The InAs layer contains Sb existing in a predetermined concentration distribution in the film thickness direction,
The infrared detector characterized in that the concentration of Sb decreases in the film thickness direction with an inclination of 41 ppm/nm or more and 43 ppm/nm or less.
前記赤外線検出器に接合される信号読み出し回路と、
を有する撮像装置。 An infrared detector according to claim 4 or 5,
A signal readout circuit joined to the infrared detector,
An imaging device having a.
ことを特徴とする半導体ウエハの製造方法。 An InAs layer or an InAs(Sb) layer containing Sb having a predetermined composition is formed on GaSb under the conditions that the growth temperature is higher than 460° C. and is 520° C. or lower, and the V/III ratio is 15 or more and less than 20 in terms of molar fraction. Grow epitaxially,
A method of manufacturing a semiconductor wafer, comprising:
前記超格子層の最上層のＧａＳｂ薄膜の上に、成長温度が４６０℃より高く、５２０℃以下、Ｖ／III比がモル分比で１５以上、２０未満の条件でＩｎＡｓ層をエピタキシャル成長し、
前記超格子層と前記ＩｎＡｓ層を含む積層体を加工して複数の画素を有する画素領域を形成する、
赤外線検出器の製造方法。
Forming a superlattice layer having a repeating cycle of InAs and GaSb on a GaSb substrate,
An InAs layer is epitaxially grown on the GaSb thin film of the uppermost layer of the superlattice layer under the conditions that the growth temperature is higher than 460° C., 520° C. or lower, and the V/III ratio is 15 or more and less than 20 in molar fraction ratio,
Processing a stack including the superlattice layer and the InAs layer to form a pixel region having a plurality of pixels;
Manufacturing method of infrared detector.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018235115A JP7200651B2 (en) | 2018-12-17 | 2018-12-17 | Semiconductor wafer, infrared detector, imaging device using same, method for manufacturing semiconductor wafer, and method for manufacturing infrared detector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018235115A JP7200651B2 (en) | 2018-12-17 | 2018-12-17 | Semiconductor wafer, infrared detector, imaging device using same, method for manufacturing semiconductor wafer, and method for manufacturing infrared detector |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020098807A true JP2020098807A (en) | 2020-06-25 |
| JP7200651B2 JP7200651B2 (en) | 2023-01-10 |
Family
ID=71106090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018235115A Active JP7200651B2 (en) | 2018-12-17 | 2018-12-17 | Semiconductor wafer, infrared detector, imaging device using same, method for manufacturing semiconductor wafer, and method for manufacturing infrared detector |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7200651B2 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011066319A (en) * | 2009-09-18 | 2011-03-31 | Fujitsu Ltd | Photodetector and method of manufacturing the same |
| JP2016009716A (en) * | 2014-06-23 | 2016-01-18 | 住友電気工業株式会社 | Semiconductor device |
| WO2018042534A1 (en) * | 2016-08-31 | 2018-03-08 | 富士通株式会社 | Semiconductor crystal substrate, infrared detection device, optical semiconductor device, semiconductor device, thermoelectric transducer, method for producing semiconductor crystal substrate, and method for producing infrared detection device |
| JP2018113407A (en) * | 2017-01-13 | 2018-07-19 | 富士通株式会社 | Semiconductor crystal substrate, infrared detector, optical semiconductor device, thermoelectric conversion element, method for manufacturing semiconductor crystal substrate, and method for manufacturing infrared detector |
-
2018
- 2018-12-17 JP JP2018235115A patent/JP7200651B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011066319A (en) * | 2009-09-18 | 2011-03-31 | Fujitsu Ltd | Photodetector and method of manufacturing the same |
| JP2016009716A (en) * | 2014-06-23 | 2016-01-18 | 住友電気工業株式会社 | Semiconductor device |
| WO2018042534A1 (en) * | 2016-08-31 | 2018-03-08 | 富士通株式会社 | Semiconductor crystal substrate, infrared detection device, optical semiconductor device, semiconductor device, thermoelectric transducer, method for producing semiconductor crystal substrate, and method for producing infrared detection device |
| JP2018113407A (en) * | 2017-01-13 | 2018-07-19 | 富士通株式会社 | Semiconductor crystal substrate, infrared detector, optical semiconductor device, thermoelectric conversion element, method for manufacturing semiconductor crystal substrate, and method for manufacturing infrared detector |
Non-Patent Citations (2)
| Title |
|---|
| WANG, M.W. ET AL.: "Study of interface asymmetry in InAs-GaSb heterojunctions", JOURNAL OF VACCUM SCIENCE TECHNOLOGY B, vol. Vol.13,N0.4, JPN6022032732, 1995, pages 1689 - 1693, ISSN: 0004925212 * |
| YE, H. ET AL.: "MBE growth optimization of InAs (001) homoepitaxy", JOURNAL OF VACCUM SCIENCE TECHNOLOGY B, vol. 31, no. 3, JPN6022032731, 2013, pages 03 - 135, ISSN: 0004925211 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7200651B2 (en) | 2023-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4614961A (en) | Tunable cut-off UV detector based on the aluminum gallium nitride material system | |
| JP4571920B2 (en) | Light detector | |
| US6104074A (en) | Schottky barrier detectors for visible-blind ultraviolet detection | |
| US11043517B2 (en) | Semiconductor crystal substrate, infrared detector, method for producing semiconductor crystal substrate, and method for producing infrared detector | |
| US10312390B2 (en) | Light receiving device and method of producing light receiving device | |
| JP2014127499A (en) | Light-receiving device, manufacturing method therefor, and sensing device | |
| US11152210B2 (en) | Semiconductor crystal substrate, infrared detector, and method for producing semiconductor crystal substrate | |
| JP2012256826A (en) | Light-receiving element, semiconductor epitaxial wafer, manufacturing method therefor and detector | |
| JP2016129225A (en) | Semiconductor light-receiving device and semiconductor light-receiving element | |
| US10580916B2 (en) | Infrared detector, imaging device, imaging system, and method of manufacturing infrared detector | |
| Rehm et al. | InAs/(GaIn) Sb short-period superlattices for focal plane arrays | |
| JP6794840B2 (en) | Manufacturing method of optical semiconductor device, thermoelectric conversion element, semiconductor crystal substrate, and manufacturing method of infrared detection device | |
| JP6613923B2 (en) | Semiconductor laminate, light receiving element, and method of manufacturing semiconductor laminate | |
| JP6589662B2 (en) | Semiconductor laminate and light receiving element | |
| JP7200651B2 (en) | Semiconductor wafer, infrared detector, imaging device using same, method for manufacturing semiconductor wafer, and method for manufacturing infrared detector | |
| JPWO2015079763A1 (en) | Light receiving element | |
| JP7176402B2 (en) | COMPOUND SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF, INFRARED DETECTOR | |
| Sheu et al. | Surface plasmon-enhanced GaN metal–insulator–semiconductor ultraviolet detectors with Ag nanoislands embedded in a silicon dioxide gate layer | |
| JP5791026B2 (en) | Ultraviolet light detection device and manufacturing method thereof | |
| Teke et al. | p-GaN-i-GaN/AlGaN multiple-quantum well n-AlGaN back-illuminated ultraviolet detectors | |
| KR20180019269A (en) | A semiconductor device | |
| JP2020096064A (en) | Compound semiconductor device, manufacturing method of the same, and infrared detector | |
| JP2012191135A (en) | Light-receiving element, method of manufacturing the same, and detection device | |
| Suvarna | Development of novel technologies to enhance performance and reliability of III-Nitride avalanche photodiodes | |
| Bogdanov | Planar Engineering for Dark Current Suppression in Type-II Superlattice Infrared Photodiodes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210909 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220802 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220809 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221003 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221205 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7200651 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |