JP2020096131A - Manufacturing method of electronic device - Google Patents

Manufacturing method of electronic device Download PDF

Info

Publication number
JP2020096131A
JP2020096131A JP2018234601A JP2018234601A JP2020096131A JP 2020096131 A JP2020096131 A JP 2020096131A JP 2018234601 A JP2018234601 A JP 2018234601A JP 2018234601 A JP2018234601 A JP 2018234601A JP 2020096131 A JP2020096131 A JP 2020096131A
Authority
JP
Japan
Prior art keywords
film
manufacturing
etching
mask
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018234601A
Other languages
Japanese (ja)
Other versions
JP7156690B2 (en
Inventor
孝英 臼井
Takahide Usui
孝英 臼井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2018234601A priority Critical patent/JP7156690B2/en
Publication of JP2020096131A publication Critical patent/JP2020096131A/en
Application granted granted Critical
Publication of JP7156690B2 publication Critical patent/JP7156690B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

To provide a manufacturing method of an electronic device which can easily form a rounded concave portion at the bottom.SOLUTION: A concave mask portion 7 having a rounded bottom is formed in a desired region of a silicon substrate 1, and a trench is formed so as to trace the shape of the surface of the concave mask portion. The concave mask portion can be formed by etching a porous film 5.SELECTED DRAWING: Figure 2

Description

本発明は、電子デバイスの製造方法に関し、例えば、半導体装置の底面が丸みを帯びたトレンチ構造や、ＭＥＭＳ素子の構造の一部となる先端が丸みを帯びた凸形状の形成に好適な製造方法に関する。 The present invention relates to a method for manufacturing an electronic device, for example, a manufacturing method suitable for forming a trench structure having a rounded bottom surface of a semiconductor device or a convex shape having a rounded tip which is a part of the structure of a MEMS element. Regarding

例えば半導体装置では、絶縁分離のためのトレンチ構造やトレンチゲート型ＭＯＳトランジスタを形成する際、電界集中を避け耐圧向上を図る目的でトレンチの底部を丸みを帯びた形状としている。この種の半導体装置の製造方法は、例えば特許文献１、特許文献２に記載されている。 For example, in a semiconductor device, when forming a trench structure or a trench gate type MOS transistor for insulation isolation, the bottom of the trench is rounded for the purpose of avoiding electric field concentration and improving withstand voltage. A method for manufacturing a semiconductor device of this type is described in, for example, Patent Document 1 and Patent Document 2.

一方、半導体プロセスを用いたＭＥＭＳ(Micro Electro Mechanical Systems)素子の中で、固定電極と、この固定電極にエアーギャップを介して対向するように配置された可動電極とを備える構造の容量型ＭＥＭＳ素子においては、固定電極と可動電極の固着を防止するため、両電極間に突起を形成している。 On the other hand, in a MEMS (Micro Electro Mechanical Systems) element using a semiconductor process, a capacitive MEMS element having a structure including a fixed electrode and a movable electrode arranged to face the fixed electrode via an air gap. In the above, in order to prevent the fixed electrode and the movable electrode from sticking to each other, a protrusion is formed between both electrodes.

例えば、特許文献１に記載のトレンチの形成方法を図１１に示す。シリコン基板１表面に、酸化膜からなるマスク膜２をパターニングし、トレンチ形成予定領域を開口する。その後マスク膜２をエッチングマスクとして使用し、異方性エッチングを行いトレンチ３aを形成する。このとき、トレンチ３ａの形状は図１１（ａ）に示すように、内壁面が底面に対して傾斜した形状となっている。 For example, FIG. 11 shows a method of forming a trench described in Patent Document 1. A mask film 2 made of an oxide film is patterned on the surface of the silicon substrate 1 to open a trench formation region. Thereafter, using the mask film 2 as an etching mask, anisotropic etching is performed to form the trench 3a. At this time, the shape of the trench 3a is such that the inner wall surface is inclined with respect to the bottom surface, as shown in FIG.

その後、異方性エッチングにより生じたトレンチ３ａの内壁面のダメージ層を除去するための湿式エッチングを行う。その結果トレンチ３の形状は図１１（ｂ）に示すように、内壁面が底面に対して直行する形状となる。さらに面方位依存性のあるエッチング液を用いたエッチングを行うことでトレンチ３の底面に、傾斜した形状の底面角部４を形成する。 After that, wet etching is performed to remove the damage layer on the inner wall surface of the trench 3a generated by anisotropic etching. As a result, the trench 3 has a shape in which the inner wall surface is orthogonal to the bottom surface, as shown in FIG. Further, etching is performed using an etching solution having a plane orientation dependency, so that the bottom surface corner portion 4 having an inclined shape is formed on the bottom surface of the trench 3.

さらにトレンチ３の表面に酸化膜を成長させることで、トレンチ３は電界集中の生じない形状とすることができる。 Further, by growing an oxide film on the surface of the trench 3, the trench 3 can have a shape in which electric field concentration does not occur.

特開２００１−３５１８９５号公報JP 2001-351895 A 特開２００９−８８１８８号公報JP, 2009-88188, A

従来のトレンチ３の製造方法では、底面角部４を傾斜した形状とするためシリコン基板１の結晶依存性を利用していた。そのため所望の形状に傾斜した面方位が得られる半導体基板にしか適用することができない方法であった。本発明は、簡便に底部が丸みを帯びた凹部を形成することができる電子デバイスの製造方法を提供することを目的とする。 In the conventional method of manufacturing the trench 3, the crystal dependence of the silicon substrate 1 is used in order to make the bottom corner 4 into an inclined shape. Therefore, this method can be applied only to a semiconductor substrate that can obtain a plane orientation inclined to a desired shape. It is an object of the present invention to provide a method for manufacturing an electronic device, which can easily form a rounded bottom recess.

上記目的を達成するため本願請求項１に係る発明は、基材に、底部が丸みを帯びた形状の凹部を形成する工程を含む電子デバイスの製造方法において、前記基材上に、第１のマスク膜を積層形成する工程と、前記第１のマスク膜上に第２のマスク膜を形成し、前記凹部の形成予定領域を開口する工程と、前記第２のマスク膜をエッチングマスクとして使用し、前記第１のマスク膜の一部をエッチングし、底面が丸みを帯びた形状の凹状マスク部を形成する工程と、前記第１のマスク膜と前記基材のエッチング比が等しい条件で、少なくとも前記凹状マスク部と該凹状マスク部に覆われた前記基材をエッチングし、前記基材に底部が丸みを帯びた形状の前記凹部を形成する工程と、を含むことを特徴とする。 In order to achieve the above-mentioned object, the invention according to claim 1 of the present application is a method for manufacturing an electronic device, which comprises a step of forming a recess having a rounded bottom on a base material, wherein the first base material is formed on the base material. A step of stacking a mask film, a step of forming a second mask film on the first mask film and opening a region where the concave portion is to be formed, and a step of using the second mask film as an etching mask. A step of etching a part of the first mask film to form a concave mask portion having a rounded bottom surface, and at least under the condition that the etching ratio of the first mask film and the base material is the same. Etching the concave mask portion and the base material covered by the concave mask portion to form the concave portion having a rounded bottom portion on the base material.

本願請求項２に係る発明は、請求項１記載の電子デバイスの製造方法において、前記第１のマスク膜を積層形成する工程は、前記基材上に多孔質シリコン膜を形成する工程であることを特徴とする。 In the invention according to claim 2 of the present application, in the method of manufacturing an electronic device according to claim 1, the step of forming the first mask film in a laminated manner is a step of forming a porous silicon film on the base material. Is characterized by.

本願請求項３に係る発明は、請求項１または２いずれか記載の電子デバイスの製造方法において、前記凹部内に絶縁物質を充填する工程を含むことを特徴とする。 The invention according to claim 3 of the present application is the method of manufacturing an electronic device according to claim 1 or 2, characterized in that it comprises a step of filling the recess with an insulating material.

本願請求項４に係る発明は、請求項１または２いずれか記載の電子デバイスの製造方法において、前記凹部の内壁に絶縁膜を形成し、該絶縁膜を介して前記凹部内に金属を充填する工程を含むことを特徴とする。 The invention according to claim 4 of the present application is the method for manufacturing an electronic device according to claim 1 or 2, wherein an insulating film is formed on an inner wall of the recess, and the recess is filled with a metal through the insulating film. It is characterized by including a process.

本願請求項５に係る発明は、請求項３記載の電子デバイスの製造方法において、前記凹部内に充填される前記絶縁物質を残し、前記基材を選択除去する工程を含むことを特徴とする。 The invention according to claim 5 of the present application is the method of manufacturing an electronic device according to claim 3, characterized by including a step of selectively removing the base material while leaving the insulating material with which the recess is filled.

本発明の電子デバイスの製造方法は、半導体基板のような単結晶基板の他、多結晶の基材であっても底部が丸みを帯びた形状の凹部を簡便に形成することができ、広い範囲の電子デバイスの製造方法として採用することが可能となる。 INDUSTRIAL APPLICABILITY The method for manufacturing an electronic device of the present invention can easily form a concave portion having a rounded bottom even in the case of a polycrystalline base material in addition to a single crystal substrate such as a semiconductor substrate. Can be adopted as the method of manufacturing the electronic device.

また本発明の製造方法は、マスク膜を形成するためのエッチングと、基材のエッチングのみで良いので、非常に簡便な方法である。 In addition, the manufacturing method of the present invention is a very simple method because it requires only etching for forming the mask film and etching of the base material.

本発明の第１の実施例の製造方法の説明図である。It is explanatory drawing of the manufacturing method of the 1st Example of this invention. 本発明の第１の実施例の製造方法の説明図である。It is explanatory drawing of the manufacturing method of the 1st Example of this invention. 本発明の第１の実施例の製造方法の説明図である。It is explanatory drawing of the manufacturing method of the 1st Example of this invention. 本発明の第１の実施例の製造方法の説明図である。It is explanatory drawing of the manufacturing method of the 1st Example of this invention. 本発明の第２の実施例の製造方法の説明図である。It is explanatory drawing of the manufacturing method of the 2nd Example of this invention. 本発明の第３の実施例の製造方法の説明図である。It is explanatory drawing of the manufacturing method of the 3rd Example of this invention. 本発明の第３の実施例の製造方法の説明図である。It is explanatory drawing of the manufacturing method of the 3rd Example of this invention. 本発明の第３の実施例の製造方法の説明図である。It is explanatory drawing of the manufacturing method of the 3rd Example of this invention. 本発明の第３の実施例の製造方法の説明図である。It is explanatory drawing of the manufacturing method of the 3rd Example of this invention. 本発明の第３の実施例の製造方法の説明図である。It is explanatory drawing of the manufacturing method of the 3rd Example of this invention. 従来のこの種の電子デバイスの製造方法の説明図である。It is explanatory drawing of the manufacturing method of the conventional electronic device of this kind.

本発明は、基材に、底部が丸みを帯びた形状の凹部を形成する電子デバイスの製造方法である。以下、本発明の実施例について詳細に説明する。 The present invention is a method for manufacturing an electronic device, in which a bottom has a rounded concave portion. Hereinafter, examples of the present invention will be described in detail.

第１の実施例について、半導体装置の絶縁分離のためのトレンチ構造を形成する場合を例にとり説明する。例えばシリコン基板１（基材に相当）を用意する。シリコン基板１表面にＣＶＤ法によりシリコン酸化膜５（第１のマスク膜に相当）を形成する。このシリコン酸化膜５は、周知の方法により膜密度を下げたポーラス膜（多孔質膜）となるように形成する。その後、シリコン酸化膜５上にフォトレジスト６（第２のマスク膜に相当）を形成、パターニングしてトレンチ形成予定領域を開口する（図１）。 The first embodiment will be described by taking as an example the case of forming a trench structure for insulation isolation of a semiconductor device. For example, a silicon substrate 1 (corresponding to a base material) is prepared. A silicon oxide film 5 (corresponding to a first mask film) is formed on the surface of the silicon substrate 1 by the CVD method. This silicon oxide film 5 is formed by a well-known method so as to be a porous film (porous film) having a reduced film density. Then, a photoresist 6 (corresponding to a second mask film) is formed on the silicon oxide film 5 and patterned to open a trench formation planned region (FIG. 1).

フォトレジスト６をエッチングマスクとして使用し、露出するシリコン酸化膜５の表面をドライエッチングする。ここで、多孔質膜であるシリコン酸化膜５は、反応性イオンエッチング（ＲＩＥ）法によりエッチングを行うと、表面から均一にエッチングされずフォトレジスト６の開口の中央部分のエッチングが先に進み、図２に示すように底面が丸みを帯びた形状でエッチングが進む。この底面が丸みを帯びた形状を凹状マスク部７として、さらにエッチングを進める。シリコン酸化膜５の厚さは、凹状マスク部７が形成できる範囲で設定すればよい。 The exposed surface of the silicon oxide film 5 is dry-etched using the photoresist 6 as an etching mask. Here, when the silicon oxide film 5 which is the porous film is etched by the reactive ion etching (RIE) method, the silicon oxide film 5 is not uniformly etched from the surface, and the etching of the central portion of the opening of the photoresist 6 proceeds, As shown in FIG. 2, etching proceeds with a rounded bottom surface. Etching is further advanced by using the rounded bottom surface as the concave mask portion 7. The thickness of the silicon oxide film 5 may be set within a range in which the concave mask portion 7 can be formed.

凹状マスク部７の底部にシリコン酸化膜５が残っている状態（図２の状態）では、底面に丸みを形成しながらエッチングが進行する。さらにエッチングが進行し、凹状マスク部７の底部のシリコン酸化膜５が全てエッチングされ、シリコン基板１が露出する。少なくともシリコン基板１が露出した後は、シリコン酸化膜５とシリコン基板１のエッチング比が等しくなる条件でエッチングを行い、トレンチ３を形成する。このトレンチ３を形成するためのエッチングは、必ずしもシリコン基板１が露出した後に開始する必要はなく、所望の丸みの底面を有する凹状マスク部７が完成すれば、底部にシリコン酸化膜５が残った状態で開始することができる。トレンチ３を形成するためのエッチング条件は、上述の凹状マスク部７を形成するためのエッチング条件と同じでも、異なる条件としてもよい。 In the state where the silicon oxide film 5 remains on the bottom of the concave mask portion 7 (state of FIG. 2), etching proceeds while forming a rounded bottom surface. Further, etching progresses, the silicon oxide film 5 at the bottom of the concave mask portion 7 is completely etched, and the silicon substrate 1 is exposed. After at least the silicon substrate 1 is exposed, etching is performed under the condition that the etching ratios of the silicon oxide film 5 and the silicon substrate 1 are equal to form the trench 3. The etching for forming the trench 3 does not necessarily have to be started after the silicon substrate 1 is exposed. When the concave mask portion 7 having a desired rounded bottom surface is completed, the silicon oxide film 5 remains on the bottom portion. You can start in the state. The etching condition for forming the trench 3 may be the same as or different from the etching condition for forming the concave mask portion 7 described above.

丸みを帯びた底面を有する凹状マスク部７表面から開始するエッチングにより、トレンチ３は図３に示すように底部が丸みを帯びた形状となる。 Due to the etching starting from the surface of the concave mask portion 7 having a rounded bottom surface, the trench 3 has a rounded bottom portion as shown in FIG.

このように本発明の製造方法によると、トレンチ３の底部の丸みは、先に形成した凹状マスク部７の表面の形状をトレースした形状となり、シリコンからなるシリコン基板１の結晶方位に依らない形状となる。即ち、どのような面方位のシリコン基板を用いても、底部が丸みを帯びた形状とすることが可能となる。 As described above, according to the manufacturing method of the present invention, the roundness of the bottom of the trench 3 is a shape obtained by tracing the shape of the surface of the previously formed concave mask portion 7, and does not depend on the crystal orientation of the silicon substrate 1 made of silicon. Becomes That is, no matter what plane orientation the silicon substrate is used in, the bottom portion can have a rounded shape.

以下、素子分離のためのトレンチ構造を形成するために、フォトレジスト６およびシリコン酸化膜５を除去するとともにトレンチ３の内壁面に残るダメージを除去するためエッチングした後、酸化膜等の絶縁膜で被覆し、絶縁性物質を充填すればよい（図４）。 Hereinafter, in order to form a trench structure for element isolation, the photoresist 6 and the silicon oxide film 5 are removed, and etching is performed to remove damage left on the inner wall surface of the trench 3, and then an insulating film such as an oxide film is used. It may be covered and filled with an insulating material (FIG. 4).

次に第２の実施例について説明する。本発明の製造方法は、トレンチゲート型ＭＯＳトランジスタの製造方法に適用することも可能で、次のように形成することができる。上述の第１の実施例で説明した凹状マスク部７の表面の形状とトレースした形状のトレンチ３を形成（図３）した後、フォトレジスト６およびシリコン酸化膜５を除去するとともにトレンチ３の内壁面に残るダメージを除去するためエッチングする。その後、表面にゲート酸化膜１０を形成し、ゲート酸化膜１０上にゲート電極１１を配置するようにトレンチ３内に金属を充填する（図５）。なお当然ながら、ＭＯＳトランジスタを構成するソース領域やドレイン領域等を形成する必要がある。 Next, a second embodiment will be described. The manufacturing method of the present invention can be applied to a manufacturing method of a trench gate type MOS transistor, and can be formed as follows. After forming the trench 3 having the shape of the surface of the concave mask portion 7 and the shape traced as described in the first embodiment (FIG. 3), the photoresist 6 and the silicon oxide film 5 are removed and the inside of the trench 3 is removed. Etching is done to remove the damage left on the wall. After that, the gate oxide film 10 is formed on the surface, and metal is filled in the trench 3 so that the gate electrode 11 is arranged on the gate oxide film 10 (FIG. 5). Needless to say, it is necessary to form the source region, the drain region, and the like that form the MOS transistor.

次に第３の実施例について説明する。本発明の製造方法は、単結晶の基材に底部が丸みを帯びた形状の凹部を形成する場合に限るものではなく、非晶質や多結晶の基材に同様の構造の凹部を形成することができる。例えば、容量型ＭＥＭＳ素子の一部を製造する方法に適用することも可能である。以下、ＭＥＭＳ素子に適用した場合について説明する。 Next, a third embodiment will be described. The manufacturing method of the present invention is not limited to the case where a concave portion having a rounded bottom is formed on a single crystal substrate, and a concave portion having a similar structure is formed on an amorphous or polycrystalline substrate. be able to. For example, it can be applied to a method of manufacturing a part of a capacitive MEMS device. Hereinafter, the case where it is applied to a MEMS element will be described.

通常のＭＥＭＳ素子の製造工程に従い、まず、シリコン基板からなるハンドル基板１２表面に熱酸化膜からなる絶縁膜１３を形成する。その後、絶縁膜１３上に導電性のポリシリコン膜からなる可動電極膜１４を積層形成し、さらにＵＳＧ（Undoped Silicate Glass）膜からなる犠牲層１５（基材に相当）を積層する。この犠牲層１５は、後述するように一部を除去することでスペーサーを構成する膜となる。 An insulating film 13 made of a thermal oxide film is first formed on the surface of the handle substrate 12 made of a silicon substrate according to a normal manufacturing process of a MEMS element. After that, a movable electrode film 14 made of a conductive polysilicon film is laminated on the insulating film 13, and a sacrificial layer 15 (corresponding to a base material) made of a USG (Undoped Silicate Glass) film is further laminated. The sacrificial layer 15 becomes a film forming a spacer by partially removing it as described later.

犠牲層１５表面に、ＣＶＤ法によりシリコン酸化膜１６（第１のマスク膜に相当）を形成する。上記第１の実施例同様、このシリコン酸化膜１６は膜密度を下げたポーラス膜（多孔質膜）となるように形成する。その後、シリコン酸化膜１６上に導電性のポリシリコン膜を形成してパターニングし、固定電極膜１７を形成する。 A silicon oxide film 16 (corresponding to a first mask film) is formed on the surface of the sacrificial layer 15 by the CVD method. Similar to the first embodiment, the silicon oxide film 16 is formed so as to be a porous film (porous film) having a reduced film density. After that, a conductive polysilicon film is formed on the silicon oxide film 16 and patterned to form a fixed electrode film 17.

シリコン酸化膜１６および固定電極膜１７上にフォトレジスト１８（第２のマスク膜に相当）をパターニングし、トレンチ形成予定領域を開口する（図６）。 A photoresist 18 (corresponding to a second mask film) is patterned on the silicon oxide film 16 and the fixed electrode film 17 to open a trench formation planned region (FIG. 6).

以下、上述の第１の実施例同様、フォトレジスト１８をエッチングマスクとして使用し、露出するシリコン酸化膜１６の表面をドライエッチングする。多孔質膜であるシリコン酸化膜１６は、表面から均一にエッチングされず、フォトレジスト１８の開口の中央部分のエッチングが先に進み、底面が丸みを帯びた形状でエッチングが進む。この底面が丸みを帯びた形状を凹状マスク部として、さらにエッチングを進める。 Thereafter, similarly to the above-described first embodiment, the exposed surface of the silicon oxide film 16 is dry-etched using the photoresist 18 as an etching mask. The silicon oxide film 16, which is a porous film, is not uniformly etched from the surface, and the etching proceeds in the central portion of the opening of the photoresist 18 first, and the bottom surface is rounded. Etching is further advanced using the rounded bottom surface as a concave mask portion.

凹状マスク部の底部にシリコン酸化膜１６が残っている状態（図２の状態に相当）は、底面に丸みを形成しながらエッチングが進行する。さらにエッチングが進行し、凹状マスク部の底部のシリコン酸化膜１６が全てエッチングされ、犠牲層１５が露出する。少なくとも犠牲層１５が露出した後は、シリコン酸化膜１６と犠牲層１５のエッチング比が等しくなる条件でエッチングを行い、トレンチ１９を形成する。このトレンチ１９を形成するためのエッチングは、必ずしも犠牲層１５が露出した後に開始する必要はなく、所望の丸みを帯びた底面を有する凹状マスク部が完成すれば、底部に犠牲層１５が残った状態で開始することができる。トレンチ１９を形成するためのエッチング条件は、上述の凹状マスク部を形成するためのエッチング条件と同じでも、異なる条件としてもよい。 In the state where the silicon oxide film 16 remains on the bottom of the concave mask portion (corresponding to the state of FIG. 2), etching proceeds while forming a rounded bottom surface. Etching further progresses, the silicon oxide film 16 at the bottom of the concave mask portion is completely etched, and the sacrificial layer 15 is exposed. After at least the sacrifice layer 15 is exposed, etching is performed under the condition that the etching ratios of the silicon oxide film 16 and the sacrifice layer 15 are equal to form the trench 19. The etching for forming the trench 19 does not necessarily have to be started after the sacrificial layer 15 is exposed, and when the concave mask portion having the desired rounded bottom surface is completed, the sacrificial layer 15 remains at the bottom. You can start in the state. The etching conditions for forming the trench 19 may be the same as or different from the etching conditions for forming the above-mentioned concave mask portion.

丸みを帯びた底部を有する凹状マスク部表面から開始するエッチングにより、トレンチ１９は図７に示すように底部が丸みを帯びた形状となる。このように本発明の製造方法によると、非晶質の犠牲層１５であっても所望の形状を形成することが可能となる。 Due to the etching starting from the surface of the concave mask portion having a rounded bottom, the trench 19 has a rounded bottom as shown in FIG. As described above, according to the manufacturing method of the present invention, it is possible to form a desired shape even with the amorphous sacrificial layer 15.

フォトレジスト１８を除去した後、全面に窒化膜２０を形成する。この窒化膜２０を先に形成したトレンチ１９内に充填する（図８）。 After removing the photoresist 18, a nitride film 20 is formed on the entire surface. The nitride film 20 is filled in the trench 19 previously formed (FIG. 8).

通常のフォトリソグラフ法により、窒化膜２０および固定電極膜１７の一部をエッチング除去し、音圧等を可動電極膜１４に伝えるための貫通孔２１を形成し、貫通孔２１内にシリコン酸化膜１６を露出させる（図８）。この貫通孔２１は、例えばＭＥＭＳマイクロフォンとして使用した場合、音を可動電極膜１４に伝えるための音孔の機能を果たすことになり、所望の特性となるように、径の大きさ、数、配置を設定する。 A part of the nitride film 20 and the fixed electrode film 17 is removed by etching by a normal photolithography method, a through hole 21 for transmitting sound pressure and the like to the movable electrode film 14 is formed, and a silicon oxide film is formed in the through hole 21. Expose 16 (FIG. 8). When the through hole 21 is used as a MEMS microphone, for example, the through hole 21 functions as a sound hole for transmitting sound to the movable electrode film 14, and the size, number, and arrangement of the diameters are set so as to obtain desired characteristics. To set.

ハンドル基板１２の裏面側から絶縁膜１３が露出するまでハンドル基板１２を除去し、バックチャンバー２２を形成する。可動電極膜１４と固定電極膜１７との間を中空構造とするため、犠牲層１５の一部をエッチング除去し、スペーサー１５ａを形成する。この犠牲層１５の除去と同時に、絶縁膜１３とシリコン酸化膜１６の一部が除去される。その結果、図１０に示すように、スペーサー１５ａを介して固定電極膜１７と可動電極膜１４が対向配置し、エアーギャップ２３にトレンチ内に充填された窒化膜２０ａが突出した構造が形成される。 The handle substrate 12 is removed from the back surface side of the handle substrate 12 until the insulating film 13 is exposed, and the back chamber 22 is formed. In order to form a hollow structure between the movable electrode film 14 and the fixed electrode film 17, a part of the sacrificial layer 15 is removed by etching to form the spacer 15a. Simultaneously with the removal of the sacrificial layer 15, the insulating film 13 and a part of the silicon oxide film 16 are removed. As a result, as shown in FIG. 10, a structure is formed in which the fixed electrode film 17 and the movable electrode film 14 are arranged to face each other with the spacer 15a in between, and the nitride film 20a filled in the trench is projected in the air gap 23. ..

この突出した窒化膜２０ａは、製造工程において可動電極膜１４と固定電極膜１７が固着するのを防止する機能を発揮するが、窒化膜２０ａの先端が丸みを帯びた構造となっているため、可動電極膜１４に接触しても可動電極膜１４を破壊することがなくなる。また、ＭＥＭＳ素子をマイクロフォンとして使用した場合可動電極膜１４の近傍に窒化膜２０ａの先端部を配置し、音響抵抗を高くして特性改善を図ることもできる。ＭＥＭＳ素子の動作時に可動電極膜１４が振動し、窒化膜２０ａの先端と接触した場合でも、窒化膜２０ａの先端が丸みを帯びた構造となっているため、可動電極膜１４を破壊することはない。 The protruding nitride film 20a has a function of preventing the movable electrode film 14 and the fixed electrode film 17 from being fixed to each other in the manufacturing process, but since the tip of the nitride film 20a has a rounded structure. Even if the movable electrode film 14 is contacted, the movable electrode film 14 is not destroyed. When the MEMS element is used as a microphone, the tip end portion of the nitride film 20a can be arranged in the vicinity of the movable electrode film 14 to increase the acoustic resistance and improve the characteristics. Even if the movable electrode film 14 vibrates during the operation of the MEMS element and comes into contact with the tip of the nitride film 20a, the movable electrode film 14 is not destroyed because the tip of the nitride film 20a has a rounded structure. Absent.

以上説明したように、本発明は、基材中に凹部を形成する場合に限らず、ＭＥＭＳ素子の構造の一部を形成する方法として好適であり、トレンチの幅、長さ等は所望の特性が得られるように適宜変更可能すればよい。 As described above, the present invention is not limited to the case of forming a recess in a base material, and is suitable as a method of forming a part of the structure of a MEMS element, and the width and length of a trench have desired characteristics. It may be changed appropriately so that

１： シリコン基板、２：マスク膜、３、３ａ：トレンチ、４：底面角部、５：シリコン酸化膜、６：フォトレジスト、７：凹状マスク部、８：絶縁膜、９：絶縁物質、１０：ゲート酸化膜、１１：ゲート電極、１２：ハンドル基板、１３：絶縁膜、１４：可動電極膜、１５：犠牲層、１５ａ：スペーサー、１６：シリコン酸化膜、１７：固定電極膜、１８：フォトレジスト、１９：トレンチ、２０：窒化膜、２１：貫通孔、２２：バックチャンバー、２３：エアーギャップ 1: silicon substrate, 2: mask film, 3a: trench, 4: bottom corner, 5: silicon oxide film, 6: photoresist, 7: concave mask part, 8: insulating film, 9: insulating material, 10 : Gate oxide film, 11: gate electrode, 12: handle substrate, 13: insulating film, 14: movable electrode film, 15: sacrificial layer, 15a: spacer, 16: silicon oxide film, 17: fixed electrode film, 18: photo Resist, 19: Trench, 20: Nitride film, 21: Through hole, 22: Back chamber, 23: Air gap

Claims (5)

基材に、底部が丸みを帯びた形状の凹部を形成する工程を含む電子デバイスの製造方法において、
前記基材上に、第１のマスク膜を積層形成する工程と、
前記第１のマスク膜上に第２のマスク膜を形成し、前記凹部の形成予定領域を開口する工程と、
前記第２のマスク膜をエッチングマスクとして使用し、前記第１のマスク膜の一部をエッチングし、底面が丸みを帯びた形状の凹状マスク部を形成する工程と、
前記第１のマスク膜と前記基材のエッチング比が等しい条件で、少なくとも前記凹状マスク部と該凹状マスク部に覆われた前記基材をエッチングし、前記基材に底部が丸みを帯びた形状の前記凹部を形成する工程と、を含むことを特徴とする電子デバイスの製造方法。 In the method for manufacturing an electronic device, which comprises the step of forming a concave portion having a rounded bottom on the base material,
A step of stacking and forming a first mask film on the base material;
Forming a second mask film on the first mask film and opening a region where the concave portion is to be formed;
Using the second mask film as an etching mask, etching a part of the first mask film to form a concave mask portion having a rounded bottom surface;
At least the concave mask portion and the base material covered by the concave mask portion are etched under the condition that the etching ratios of the first mask film and the base material are equal to each other, and the base has a rounded bottom shape. And a step of forming the concave portion, the method of manufacturing an electronic device. 請求項１記載の電子デバイスの製造方法において、
前記第１のマスク膜を積層形成する工程は、前記基材上に多孔質シリコン膜を形成する工程であることを特徴とする電子デバイスの製造方法。 The method of manufacturing an electronic device according to claim 1,
The method of manufacturing an electronic device, wherein the step of stacking and forming the first mask film is a step of forming a porous silicon film on the base material. 請求項１または２いずれか記載の電子デバイスの製造方法において、前記凹部内に絶縁物質を充填する工程を含むことを特徴とする電子デバイスの製造方法。 The method of manufacturing an electronic device according to claim 1, further comprising a step of filling the recess with an insulating material. 請求項１または２いずれか記載の電子デバイスの製造方法において、前記凹部の内壁に絶縁膜を形成し、該絶縁膜を介して前記凹部内に金属を充填する工程を含むことを特徴とする電子デバイスの製造方法。 3. The method of manufacturing an electronic device according to claim 1, further comprising the step of forming an insulating film on the inner wall of the recess and filling the recess with metal through the insulating film. Device manufacturing method. 請求項３記載の電子デバイスの製造方法において、前記凹部内に充填される前記絶縁物質を残し、前記基材を選択除去する工程を含むことを特徴とする電子デバイスの製造方法。 4. The method of manufacturing an electronic device according to claim 3, further comprising the step of selectively removing the base material while leaving the insulating material filled in the recess.
JP2018234601A 2018-12-14 2018-12-14 Electronic device manufacturing method Active JP7156690B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018234601A JP7156690B2 (en) 2018-12-14 2018-12-14 Electronic device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018234601A JP7156690B2 (en) 2018-12-14 2018-12-14 Electronic device manufacturing method

Publications (2)

Publication Number Publication Date
JP2020096131A true JP2020096131A (en) 2020-06-18
JP7156690B2 JP7156690B2 (en) 2022-10-19

Family

ID=71085667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018234601A Active JP7156690B2 (en) 2018-12-14 2018-12-14 Electronic device manufacturing method

Country Status (1)

Country Link
JP (1) JP7156690B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6058636A (en) * 1983-09-12 1985-04-04 Hitachi Ltd Forming of dielectric isolation region
JP2006351637A (en) * 2005-06-13 2006-12-28 Shibaura Mechatronics Corp Etching method and process for fabricating device
JP2008085341A (en) * 2006-09-28 2008-04-10 Hynix Semiconductor Inc Method for fabricating recess gate of semiconductor device
JP2017069594A (en) * 2015-09-28 2017-04-06 新日本無線株式会社 MEMS element
JP2017183410A (en) * 2016-03-29 2017-10-05 芝浦メカトロニクス株式会社 Processing method for processing object, and processing device for processing object

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6058636A (en) * 1983-09-12 1985-04-04 Hitachi Ltd Forming of dielectric isolation region
JP2006351637A (en) * 2005-06-13 2006-12-28 Shibaura Mechatronics Corp Etching method and process for fabricating device
JP2008085341A (en) * 2006-09-28 2008-04-10 Hynix Semiconductor Inc Method for fabricating recess gate of semiconductor device
JP2017069594A (en) * 2015-09-28 2017-04-06 新日本無線株式会社 MEMS element
JP2017183410A (en) * 2016-03-29 2017-10-05 芝浦メカトロニクス株式会社 Processing method for processing object, and processing device for processing object

Also Published As

Publication number Publication date
JP7156690B2 (en) 2022-10-19

Similar Documents

Publication Publication Date Title
US20190297441A1 (en) Semiconductor Devices Having a Membrane Layer with Smooth Stress-Relieving Corrugations and Methods of Fabrication Thereof
KR101710826B1 (en) Semiconductor devices and methods of forming thereof
KR100763538B1 (en) Method of forming mask pattern and method of forming fine pattern using the same in a semiconductor device fabricating
KR100574999B1 (en) Method of forming pattern of semiconductor device
JPH10335444A (en) Manufacture of semiconductor device
JP2011108919A (en) Method of manufacturing son semiconductor substrate
JP6151541B2 (en) MEMS device and manufacturing method thereof
TW200537609A (en) Method for fabricating semiconductor device with recessed channel region
JP7156690B2 (en) Electronic device manufacturing method
CN107920318B (en) MEMS microphone and forming method thereof
TWI452625B (en) Manufacturing method of semiconductor device
KR100780763B1 (en) Metal gate in semiconductor and method for fabricating the same
KR101004526B1 (en) Method for forming capacitor of semiconductor device
KR100408863B1 (en) Method of forming a gate oxide in a semiconductor device
KR930009584B1 (en) Method for manufacturing a capacitor
JP2001338975A (en) Semiconductor device and its manufacturing method
KR100557224B1 (en) Method for fabricating semiconductor device
TWI244697B (en) Method of forming a semiconductor device with a SOI wafer
KR20000028124A (en) Separation method for trench element of semiconductor device
KR100494647B1 (en) Method for forming shallow trench isolation structure
JP2012164865A (en) Method of manufacturing semiconductor device
JPH11163119A (en) Manufacture of semiconductor device
KR20010063719A (en) Method of manufacturing a semiconductor device
KR20030001886A (en) A method for forming conductive plug
KR20060100084A (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211029

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220929

R150 Certificate of patent or registration of utility model

Ref document number: 7156690

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150