JP2020094951A - Semiconductor device tester - Google Patents
Semiconductor device tester Download PDFInfo
- Publication number
- JP2020094951A JP2020094951A JP2018233999A JP2018233999A JP2020094951A JP 2020094951 A JP2020094951 A JP 2020094951A JP 2018233999 A JP2018233999 A JP 2018233999A JP 2018233999 A JP2018233999 A JP 2018233999A JP 2020094951 A JP2020094951 A JP 2020094951A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- circuit
- side switching
- value
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、半導体装置の試験装置に関し、特に、ハーフブリッジ回路を試験対象(DUT;Device Under Test)とする試験装置に関するものである。 The present invention relates to a semiconductor device test apparatus, and more particularly to a test apparatus having a half bridge circuit as a test target (DUT: Device Under Test).
例えばMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)やIGBT(Insulated Gate Bipolar Transistor)など、電力制御用の半導体装置(パワー半導体装置)が知られている。例えば、MOSFETをスイッチングさせる場合、スイッチング時のドレイン・ソース間電圧の時間変化量(dv/dt)がある値を超えると、MOSFET内部の寄生トランジスタがオンすることにより、予期せぬ損失が発生したり、MOSFETの破壊が生じたりすることがある。素子の破壊が生じないdv/dtの限界値は「dv/dt耐量」と呼ばれる。一般に、dv/dt耐量をスペックに規定しているMOSFETは、その製造の過程で、スペックのdv/dt耐量に相当するdv/dtを実際に印加して破壊が生じないことを確認する試験が行われ、それによってdv/dt耐量を保証している。以下、この試験を「dv/dt試験」と称し、dv/dt試験を行う試験装置を「dv/dt試験装置」と称する。 For example, a semiconductor device (power semiconductor device) for power control such as a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) and an IGBT (Insulated Gate Bipolar Transistor) is known. For example, in the case of switching a MOSFET, if the time change amount (dv/dt) of the drain-source voltage at the time of switching exceeds a certain value, an unexpected loss occurs due to the parasitic transistor inside the MOSFET being turned on. In some cases, the MOSFET may be destroyed. The limit value of dv/dt at which the element is not destroyed is called "dv/dt tolerance". Generally, in the process of manufacturing a MOSFET in which dv/dt withstand capability is specified in the specifications, a test for confirming that no breakdown occurs by actually applying dv/dt corresponding to the dv/dt withstand capability of the specifications. Done, thereby ensuring dv/dt tolerance. Hereinafter, this test is referred to as a “dv/dt test”, and a test device that performs the dv/dt test is referred to as a “dv/dt test device”.
また、下記の特許文献1には、ハーフブリッジ回路を構成する2つのパワートランジスタの特性を、単一のメイン電流測定回路を用いて測定する技術が開示されている。
Further,
ハーフブリッジ回路を試験対象(DUT)とする従来のdv/dt試験装置は、ハーフブリッジ回路に電圧を供給して駆動させながら、P側(正極側)MOSFETおよびN側(負極側)MOSFETそれぞれのドレイン・ソース間に電圧プローブを接触させ、オシロスコープを用いてドレイン・ソース間電圧を測定し、ドレイン・ソース間電圧の測定データを演算回路が時間軸で差分することで、P側MOSFETおよびN側MOSFETそれぞれに印加されたdv/dt値を算出している。P側MOSFETのドレイン・ソース間電圧とP側MOSFETのドレイン・ソース間電圧とでは基準電位が異なるため、従来のdv/dt試験装置には、P側用およびN型用の2つのオシロスコープが必要であり、さらに2つのオシロスコープと演算回路との間に絶縁回路を設ける必要があった。 A conventional dv/dt test apparatus using a half-bridge circuit as a test target (DUT) supplies a voltage to the half-bridge circuit to drive the half-bridge circuit while driving the P-side (positive side) MOSFET and the N-side (negative side) MOSFET. A voltage probe is contacted between the drain and source, the drain-source voltage is measured using an oscilloscope, and the measured data of the drain-source voltage is calculated by the arithmetic circuit to make a difference along the time axis. The dv/dt value applied to each MOSFET is calculated. Since the reference potential is different between the drain-source voltage of the P-side MOSFET and the drain-source voltage of the P-side MOSFET, the conventional dv/dt tester requires two oscilloscopes for P-side and N-type. In addition, it is necessary to provide an insulating circuit between the two oscilloscopes and the arithmetic circuit.
また、高圧差動プローブを使用すれば、1台のオシロスコープでP側MOSFETのドレイン・ソース間電圧とP側MOSFETのドレイン・ソース間電圧との両方を測定できる。しかし、高圧差動プローブは一般の電圧プローブに比べて周波数特性が低い、外来ノイズを受けて測定精度が低下しやすい、などの問題がある。さらに、DUTの破壊が生じたときに発生するサージ電圧によって高圧差動プローブやオシロスコープが類焼することを防止するためには、高圧差動プローブに用いた場合でも絶縁回路は必要とされる。 Further, by using the high-voltage differential probe, both the drain-source voltage of the P-side MOSFET and the drain-source voltage of the P-side MOSFET can be measured with one oscilloscope. However, the high-voltage differential probe has problems that the frequency characteristic is lower than that of a general voltage probe and that the measurement accuracy is likely to be deteriorated due to external noise. Further, in order to prevent the high voltage differential probe and the oscilloscope from being burned by the surge voltage generated when the DUT is destroyed, an insulating circuit is required even when used in the high voltage differential probe.
このように、従来の従来のdv/dt試験装置には、dv/dt値の測定系とDUTとの絶縁を確保するための付加回路が必要とされ、それがコスト上昇の要因となっていた。 As described above, the conventional dv/dt testing device in the related art requires an additional circuit for ensuring insulation between the dv/dt value measuring system and the DUT, which causes a cost increase. ..
本発明は以上のような課題を解決するためになされたものであり、絶縁回路を用いる必要がなく、DUTであるハーフブリッジ回路のスイッチング素子に印加されたdv/dt値を測定可能な半導体装置の試験装置を提供することを目的とする。 The present invention has been made to solve the above problems, and a semiconductor device capable of measuring the dv/dt value applied to the switching element of the half bridge circuit, which is the DUT, without using an insulating circuit. It is an object of the present invention to provide a test device of.
本発明に係る半導体装置の試験装置は、正極側入力端子と負極側入力端子との間に直列接続した正極側スイッチング素子および負極側スイッチング素子を含むハーフブリッジ回路を試験対象とする半導体装置の試験装置であって、前記ハーフブリッジ回路の前記正極側入力端子と前記負極側入力端子との間に電圧を印加する電源回路と、前記ハーフブリッジ回路の前記正極側スイッチング素子および前記負極側スイッチング素子を交互にオンさせる駆動回路と、前記ハーフブリッジ回路から絶縁されており、前記ハーフブリッジ回路に流れる電流を検出する電流センサと、前記電流センサにより検出された電流を測定する電流測定回路と、前記電流測定回路により測定された電流に基づいて、前記正極側スイッチング素子および前記負極側スイッチング素子それぞれの主電極間電圧の時間変化量であるdv/dt値を算出する演算回路と、を備え、前記演算回路は、前記電源回路が前記正極側入力端子と前記負極側入力端子との間に電圧を印加し、且つ、前記正極側スイッチング素子と前記負極側スイッチング素子との接続ノードである交流出力端子に負荷が接続されていない状態で、前記駆動回路が前記負極側スイッチング素子をオンさせたときに前記電流測定回路により測定される前記正極側スイッチング素子のリカバリー電流のピーク値に基づいて前記正極側スイッチング素子のdv/dt値を算出し、前記駆動回路が前記正極側スイッチング素子をオンさせたときに前記電流測定回路により測定される前記負極側スイッチング素子のリカバリー電流のピーク値に基づいて前記負極側スイッチング素子のdv/dt値を算出する第1の演算回路を備える。 The semiconductor device test apparatus according to the present invention is a semiconductor device test apparatus that includes a half bridge circuit including a positive side switching element and a negative side switching element connected in series between a positive side input terminal and a negative side input terminal. A device, comprising: a power supply circuit for applying a voltage between the positive side input terminal and the negative side input terminal of the half bridge circuit; and the positive side switching element and the negative side switching element of the half bridge circuit. A drive circuit that is alternately turned on, a current sensor that is insulated from the half bridge circuit, detects a current flowing through the half bridge circuit, a current measurement circuit that measures a current detected by the current sensor, and the current. An arithmetic circuit for calculating a dv/dt value, which is a time change amount of a voltage between main electrodes of each of the positive electrode side switching element and the negative electrode side switching element, based on the current measured by the measurement circuit. In the circuit, the power supply circuit applies a voltage between the positive electrode side input terminal and the negative electrode side input terminal, and an AC output terminal which is a connection node between the positive electrode side switching element and the negative electrode side switching element. The positive side switching based on the peak value of the recovery current of the positive side switching element measured by the current measuring circuit when the drive circuit turns on the negative side switching element in the state where no load is connected. The dv/dt value of the element is calculated, and the negative electrode side is based on the peak value of the recovery current of the negative side switching element measured by the current measuring circuit when the drive circuit turns on the positive side switching element. A first arithmetic circuit for calculating the dv/dt value of the switching element is provided.
本発明によれば、ハーフブリッジ回路から絶縁された電流センサを用いて測定したリカバリー電流に基づいてdv/dt値が算出されるため、dv/dt値の測定系に絶縁回路を負荷する必要がない。 According to the present invention, since the dv/dt value is calculated based on the recovery current measured by using the current sensor insulated from the half bridge circuit, it is necessary to load the insulation circuit on the dv/dt value measuring system. Absent.
<実施の形態1>
図1は、実施の形態1に係る半導体装置の試験装置であるdv/dt試験装置の構成を示す図である。このdv/dt試験装置は、ハーフブリッジ回路100をDUTとする。
<
FIG. 1 is a diagram showing a configuration of a dv/dt test device which is a semiconductor device test device according to the first embodiment. This dv/dt test apparatus uses the
DUTとなるハーフブリッジ回路100は、正極側スイッチング素子であるP側MOSFET101と、負極側スイッチング素子であるN側MOSFET102と、P側入力端子103と、N側入力端子104と、交流出力端子105とを備えている。P側MOSFET101は、P側入力端子103と交流出力端子105との間に接続され、N側MOSFET102は、交流出力端子105とN側入力端子104との間に接続される。すなわち、P側MOSFET101とN側MOSFET102は、P側入力端子103とN側入力端子104との間に直列接続しており、交流出力端子105は、P側MOSFET101とN側MOSFET102との接続ノードに接続されている。
The half-
図1のように、dv/dt試験装置は、電源回路1、駆動回路2、電流プローブ3、オシロスコープ4および演算回路5を備えている。
As shown in FIG. 1, the dv/dt test apparatus includes a
電源回路1は、ハーフブリッジ回路100のP側入力端子103(P側MOSFET101のドレイン)とN側入力端子104(N側MOSFET102のソース)との間に電圧を印加する直流高圧電源である。駆動回路2は、ハーフブリッジ回路100のP側MOSFET101およびN側MOSFET102を交互にオンにする。
The
また、駆動回路2は、図1に示すように、駆動制御回路10、P側ゲート絶縁回路11a、P側ゲートドライバ11、N側ゲート絶縁回路12aおよびN側ゲートドライバ12から構成されている。駆動制御回路10は、P側MOSFET101およびN側MOSFET102の制御信号を生成する。駆動制御回路10が生成したP側MOSFET101の制御信号は、P側ゲート絶縁回路11aを介してP側ゲートドライバ11に入力され、P側ゲートドライバ11により交流出力端子105の電位を基準とする駆動信号に変換された後、P側MOSFET101のゲートに入力される。また、駆動制御回路10が生成したN側MOSFET102の制御信号は、N側ゲート絶縁回路12aを介してN側ゲートドライバ12に入力され、N側ゲートドライバ12によりN側入力端子104の電位を基準とする駆動信号に変換された後、N側MOSFET102のゲートに入力される。
As shown in FIG. 1, the
電流プローブ3は、ハーフブリッジ回路100から絶縁された構成を有し、ハーフブリッジ回路100と電源回路1とを接続する配線(母線)を流れる電流を検出する電流センサである。電流プローブ3としては、例えば図2のように、母線の配線バーから物理的に離間することによって、ハーフブリッジ回路100との絶縁が確保されたものを用いることができる。このような電流プローブ3としては、例えば、Pearson社のカレントトランス(CT)や、PEM社のロゴスキーコイルなどがある。
The
オシロスコープ4は、電流プローブ3により検出される電流の波形を観察するものであるが、電流プローブ3により検出される電流を測定する電流測定回路としても機能する。オシロスコープ4が測定した電流の測定値のデータは、演算回路5へ送られる。
Although the
演算回路5は、オシロスコープ4により測定された電流に基づいて、P側MOSFET101およびN側MOSFET102それぞれのドレイン・ソース間電圧(主電極間電圧)の時間変化量であるdv/dt値を算出する。
The
次に、実施の形態1に係るdv/dt試験装置の動作について説明する。当該dv/dt試験装置を用いたdv/dt試験は、DUTであるハーフブリッジ回路100の交流出力端子105に負荷が接続されていない状態、つまり、交流出力端子105に何も接続されていない状態で行われる。また、dv/dt試験においては、電源回路1がハーフブリッジ回路100のP側入力端子103とN側入力端子104との間に電圧を印加し、駆動回路2が、P側MOSFET101およびN側MOSFET102を交互にオンにする。
Next, the operation of the dv/dt test apparatus according to the first embodiment will be described. The dv/dt test using the dv/dt test apparatus is in a state in which a load is not connected to the
図3に、dv/dt試験の実施時における、P側MOSFET101のゲート・ソース間電圧(P−Vgs)、N側MOSFET102のゲート・ソース間電圧(N−Vgs)、P側MOSFET101のドレイン・ソース間電圧(P−Vds)、N側MOSFET102のドレイン・ソース間電圧(N−Vds)、および、ハーフブリッジ回路100を流れる電流(母線を流れる電流)の各波形を示す。また、図4は、図3に示したP側MOSFET101あるいはN側MOSFET102のドレイン・ソース電圧の波形と、ハーフブリッジ回路100を流れる電流の波形とを拡大した図である。
FIG. 3 shows the gate-source voltage (P-Vgs) of the P-
駆動回路2は、P側MOSFET101のゲート・ソース間電圧(P−Vgs)と、N側MOSFET102のゲート・ソース間電圧(N−Vgs)とを、交互に活性レベルにすることで、P側MOSFET101とP側MOSFET101とを交互にオンにする。
The
この場合、P側MOSFET101がオンするタイミングで、P側MOSFET101のドレイン・ソース間電圧が立ち下がり、N側MOSFET102のドレイン・ソース間電圧が立ち上がる。P側MOSFET101がオフするタイミングでは、P側MOSFET101のドレイン・ソース間電圧およびN側MOSFET102のドレイン・ソース間電圧は維持される。
In this case, the drain-source voltage of the P-
また、N側MOSFET102がオンするタイミングで、N側MOSFET102のドレイン・ソース間電圧が立ち下がり、P側MOSFET101のドレイン・ソース間電圧が立ち上がる。N側MOSFET102がオフするタイミングでは、P側MOSFET101のドレイン・ソース間電圧およびN側MOSFET102のドレイン・ソース間電圧は維持される。
Further, at the timing when the N-
P側MOSFET101およびN側MOSFET102では、オンからオフに移行するときにドレイン・ソース間のボディダイオードが耐圧回復する。そのため、P側MOSFET101がオンするときには、N側MOSFET102のリカバリー電流が流れ、N側MOSFET102がオンするときには、P側MOSFET101のリカバリー電流が流れる。これらのリカバリー電流は全て、電源回路1とハーフブリッジ回路100との間を接続する配線(母線)を流れるので、電流プローブ3に検出され、オシロスコープ4によって測定される。
In the P-
よって、演算回路5は、N側MOSFET102がオンしたときにオシロスコープ4により測定された電流を、P側MOSFET101のリカバリー電流と判断し、P側MOSFET101がオンしたときにオシロスコープ4により測定された電流を、N側MOSFET102のリカバリー電流と判断する。
Therefore, the
ここで、MOSFETのdv/dt値とリカバリー電流のピーク値(「ピーク逆回復電流Irr」ともいう)との間には相関がある。図5に、MOSFETのdv/dt値とピーク逆回復電流Irrとの相関の例を示す。図5では、dv/dt値とピーク逆回復電流Irrとの相関を表す関数を近似直線で表している。演算回路5は、この相関を表す変換式を用いて、P側MOSFET101のピーク逆回復電流Irrから、P側MOSFET101のdv/dt値を算出し、N側MOSFET102のピーク逆回復電流Irrから、N側MOSFET102のdv/dt値を算出する。
Here, there is a correlation between the dv/dt value of the MOSFET and the peak value of the recovery current (also referred to as “peak reverse recovery current I rr ”). FIG. 5 shows an example of the correlation between the dv/dt value of the MOSFET and the peak reverse recovery current I rr . In FIG. 5, the function representing the correlation between the dv/dt value and the peak reverse recovery current I rr is represented by an approximate straight line. The
なお、dv/dt値とピーク逆回復電流Irrとの相関は、直線近似以外の方法で求めてもよい。例えば、dv/dt試験装置の内部インダクタンスがピーク逆回復電流Irrに影響する場合などには、2次近似によって相関を求めるのが好ましいこともある。 The correlation between the dv/dt value and the peak reverse recovery current I rr may be obtained by a method other than linear approximation. For example, when the internal inductance of the dv/dt testing device affects the peak reverse recovery current I rr , it may be preferable to obtain the correlation by quadratic approximation.
このように、実施の形態1に係るdv/dt試験装置では、DUTであるハーフブリッジ回路100に生じるリカバリー電流を、ハーフブリッジ回路100から絶縁された電流プローブ3を用いて測定し、その測定結果から、ハーフブリッジ回路100のP側MOSFET101およびN側MOSFET102に印加されたdv/dt値が算出される。よって、dv/dt値の測定系とDUTとの絶縁を確保するための付加回路が必要なく、dv/dt試験装置のコスト上昇を抑えることができる。
As described above, in the dv/dt test apparatus according to the first embodiment, the recovery current generated in the
<実施の形態2>
MOSFETのdv/dt値は、リカバリー電流が消滅するまでの時間、すなわちリカバリー時間(「逆回復時間trr」ともいう)との間にも相関がある。図6に、MOSFETのdv/dt値と逆回復時間trrとの相関の例を示すグラフである。
<Second Embodiment>
The dv/dt value of the MOSFET also has a correlation with the time until the recovery current disappears, that is, the recovery time (also referred to as “reverse recovery time t rr ”). FIG. 6 is a graph showing an example of the correlation between the dv/dt value of the MOSFET and the reverse recovery time trr .
そこで、実施の形態2では、演算回路5が、P側MOSFET101の逆回復時間trrに基づいてP側MOSFET101のdv/dt値を算出し、N側MOSFET102の逆回復時間trrに基づいてN側MOSFET102のdv/dt値を算出する。その他の構成および動作は、実施の形態1のdV/dt試験装置と同様である。
Therefore, in the second embodiment, the
すなわち、実施の形態2のdV/dt試験装置が行うdv/dt試験は、実施の形態1と同様に、電源回路1がP側入力端子103とN側入力端子104との間に電圧を印加し、且つ、P側MOSFET101とN側MOSFET102との接続ノードである交流出力端子に負荷が接続されていない状態で実施される。演算回路5は、駆動回路2がN側MOSFET102をオンさせたときにオシロスコープ4により測定されるP側MOSFET101のリカバリー電流の波形から、P側MOSFET101の逆回復時間trrを求め、その逆回復時間trrに基づいてP側MOSFET101のdv/dt値を算出する。また、演算回路5は、駆動回路2がP側MOSFET101をオンさせたときにオシロスコープ4により測定されるN側MOSFET102のリカバリー電流の波形からN側MOSFET102の逆回復時間trrを求め、その逆回復時間trrに基づいてN側MOSFET102のdv/dt値を算出する。
That is, in the dv/dt test performed by the dV/dt test apparatus according to the second embodiment, the
実施の形態2に係るdv/dt試験装置においても、DUTであるハーフブリッジ回路100に生じるリカバリー電流を、ハーフブリッジ回路100から絶縁された電流プローブ3を用いて測定し、その測定結果から、P側MOSFET101およびN側MOSFET102に印加されたdv/dtが算出される。よって、実施の形態1と同様に、dv/dt値の測定系とDUTとの絶縁を確保するための付加回路が必要なく、dv/dt試験装置のコスト上昇を抑えることができる。
Also in the dv/dt test apparatus according to the second embodiment, the recovery current generated in the
<実施の形態3>
実施の形態3では、演算回路5が、実施の形態1のようにMOSFETのピーク逆回復電流Irrから算出されるdv/dt値と、実施の形態2のようにMOSFETの逆回復時間trrから算出されるdv/dt値とを求め、両者の平均値を最終的なMOSFETのdv/dt値として算出する。
<Third Embodiment>
In the third embodiment, the
具体的には、実施の形態3の演算回路5は、図7のように、第1の演算回路51と、第2の演算回路52と、平均値演算回路53とを備える。
Specifically, the
第1の演算回路51は、dv/dt試験において、駆動回路2がN側MOSFET102をオンさせたときにオシロスコープ4により測定されるP側MOSFET101のピーク逆回復電流Irrに基づいてP側MOSFET101のdv/dt値を算出し、駆動回路2がP側MOSFET101をオンさせたときにオシロスコープ4により測定されるN側MOSFET102のピーク逆回復電流Irrに基づいてN側MOSFET102のdv/dt値を算出する。
In the dv/dt test, the first
第2の演算回路52は、dv/dt試験において、駆動回路2がN側MOSFET102をオンさせたときにオシロスコープ4により測定されるP側MOSFET101のリカバリー電流の波形から求めた逆回復時間trrに基づいてP側MOSFET101のdv/dt値を算出し、駆動回路2がP側MOSFET101をオンさせたときにオシロスコープ4により測定されるN側MOSFET102のリカバリー電流の波形から求めた逆回復時間trrに基づいてN側MOSFET102のdv/dt値を算出する。
In the dv/dt test, the second
平均値演算回路53は、第1の演算回路51により算出されたP側MOSFET101のdv/dt値と第2の演算回路52により算出されたP側MOSFET101のdv/dt値との平均値を、最終的なP側MOSFET101のdv/dt値として算出し、第1の演算回路51により算出されるN側MOSFET102のdv/dt値と第2の演算回路52により算出されるN側MOSFET102のdv/dt値との平均値を、最終的なN側MOSFET102のdv/dt値として算出する。
The average
例えば、P側MOSFET101およびN側MOSFET102のスイッチングにより生じたパルスノイズがリカバリー電流の測定値に重畳して測定誤差を生じさせることがあるが、逆回復電流Irrから計算したdv/dt値と逆回復時間trrから計算したdv/dt値との平均をとることで、パルスノイズに起因する誤差を小さくすることができる。それにより、dv/dt値の測定結果の制度および信頼性が向上する。
For example, the pulse noise generated by the switching of the P-
<実施の形態4>
dv/dt試験を同一の条件で行っても、MOSFETの素子ごとの特性のバラツキにより、DUTのMOSFETに印加されるdv/dtにはバラツキが生じる。例えば図8は、5つのサンプルに対して同一条件のdv/dt試験を行ったときの、ピーク逆回復電流Irrおよびdv/dtの測定結果であるが、測定値にバラツキが見られる。
<
Even if the dv/dt test is performed under the same conditions, the dv/dt applied to the MOSFET of the DUT varies due to variations in the characteristics of the MOSFET elements. For example, FIG. 8 shows the measurement results of the peak reverse recovery current I rr and dv/dt when the dv/dt test under the same conditions is performed on five samples, but there are variations in the measured values.
全てのDUTに目標値のdv/dtを印加するためには、個々のMOSFETの特性に合わせてテスト条件を補正すればよい。しかし、そのためには、事前にDUTのMOSFETの特性を測定し、さらに、DUTごとに条件を変更する必要があり、作業負担の増大、コストの上昇、生産性の低下を招く。 In order to apply the target value dv/dt to all DUTs, the test conditions may be corrected according to the characteristics of each MOSFET. However, for that purpose, it is necessary to measure the characteristics of the MOSFET of the DUT in advance and further change the condition for each DUT, which causes an increase in work load, an increase in cost, and a decrease in productivity.
実施の形態4では、この問題を解決するために、dv/dt試験装置が、dv/dtの測定値と設定値(目標値)との差を小さくするように、電源回路1の出力電圧または駆動回路2の出力電圧に対するフィードバック制御を行う。
In the fourth embodiment, in order to solve this problem, the dv/dt test apparatus reduces the difference between the measured value of dv/dt and the set value (target value) so that the output voltage of the
図9は、実施の形態4に係るdv/dt試験装置の構成を示す図である。図9のdv/dt試験装置の構成は、図1の構成に対し、第1のフィードバック制御回路としてのフィードバック制御回路6を追加したものである。フィードバック制御回路6は、演算回路5により算出されるP側MOSFET101またはN側MOSFET102のdv/dt値とdv/dtの設定値との差を小さくするように、駆動回路2がハーフブリッジ回路100に供給する駆動信号の電圧(P側MOSFET101およびN側MOSFET102のゲート・ソース間電圧)または電源回路1がハーフブリッジ回路100に供給する電圧を制御する。
FIG. 9 is a diagram showing the configuration of the dv/dt test apparatus according to the fourth embodiment. The configuration of the dv/dt test device in FIG. 9 is obtained by adding a
実施の形態4に係るdv/dt試験装置によれば、dv/dtの測定値と設定値との差を小さくするように、電源回路1の出力電圧または駆動回路2の出力電圧が自動的に制御されるため、バラツキの少ないdv/dt試験の実施が可能になる。
According to the dv/dt test apparatus according to the fourth embodiment, the output voltage of the
本実施の形態のフィードバック制御回路6は、実施の形態2,3にも適用可能である。実施の形態3に適用する場合、フィードバック制御回路6は、演算回路5の平均値演算回路53により算出されるP側MOSFET101またはN側MOSFET102のdv/dt値と、dv/dtの設定値との差を小さくするように、電源回路1の出力電圧または駆動回路2の出力電圧に対するフィードバック制御を行う。
The
<実施の形態5>
dv/dt試験中にDUTが異常なモードになると、DUTの温度が上昇して破壊にいたる場合がある。そこで、実施の形態5では、dv/dt試験装置が、DUTの温度を測定して、その温度が予め定められた閾値を超えないように、ゲート・ソース間電圧または電源電圧のフィードバック制御を行うことで、DUTの破壊を防止する。
<
If the DUT goes into an abnormal mode during the dv/dt test, the temperature of the DUT may rise, resulting in destruction. Therefore, in the fifth embodiment, the dv/dt test device measures the temperature of the DUT and performs feedback control of the gate-source voltage or the power supply voltage so that the temperature does not exceed a predetermined threshold value. This prevents the DUT from being destroyed.
図10は、実施の形態5に係るdv/dt試験装置の構成を示す図である。図10のdv/dt試験装置の構成は、図1の構成に対し、第2のフィードバック制御回路としてのフィードバック制御回路6と、温度センサ7とを追加したものである。温度センサ7は、DUTであるハーフブリッジ回路100の温度を測定し、その測定値をフィードバック制御回路6に入力する。フィードバック制御回路6は、温度センサ7が測定したハーフブリッジ回路100の温度に基づいて、ハーフブリッジ回路100の温度が予め定められた閾値を超えないように、電源回路1の出力電圧または駆動回路2の出力電圧に対するフィードバック制御を行う。
FIG. 10 is a diagram showing the configuration of the dv/dt test apparatus according to the fifth embodiment. The configuration of the dv/dt test device in FIG. 10 is obtained by adding a
実施の形態5に係るdv/dt試験装置によれば、DUTの温度が予め定められた閾値を超えないように、電源回路1の出力電圧または駆動回路2の出力電圧が自動的に制御されるため、DUTの破壊を防止できる。
With the dv/dt test apparatus according to the fifth embodiment, the output voltage of the
本実施の形態のフィードバック制御回路6は、実施の形態2〜4にも適用可能である。実施の形態4に適用する場合、図11のようにフィードバック制御回路6には、演算回路5が算出したdv/dt値と、温度センサ7が測定したハーフブリッジ回路100の温度とが入力され、フィードバック制御回路6は、P側MOSFET101またはN側MOSFET102のdv/dt値と、dv/dtの設定値との差を小さくし、且つ、ハーフブリッジ回路100の温度が予め定められた閾値を超えないように、電源回路1の出力電圧または駆動回路2の出力電圧を制御する。
The
<変形例>
以上の実施の形態では、dv/dt試験装置について説明したが、試験装置は、DUTであるハーフブリッジ回路100のP側MOSFET101およびN側MOSFET102のスイッチング時に生じるドレイン・ソース間電流(主電極間電流)の時間変化量(di/dt)に対する耐量を試験する試験装置(di/dt試験装置)でもよい。MOSFETのdi/dt値とリカバリー電流のピーク値(ピーク逆回復電流Irr)およびリカバリー時間(逆回復時間trr)との間にも相関がある。di/dt試験装置の場合には、演算回路5が、その相関を表す変換式を用いて、P側MOSFET101のピーク逆回復電流Irrまたは逆回復時間trrから、P側MOSFET101のdi/dt値を算出し、N側MOSFET102のピーク逆回復電流Irrまたは逆回復時間trrから、N側MOSFET102のdi/dt値を算出すればよい。また、実施の形態3と同様に、演算回路5が、MOSFETのピーク逆回復電流Irrから算出されるdi/dt値と、MOSFETの逆回復時間trrから算出されるdi/dt値とを求め、両者の平均値を最終的なMOSFETのdi/dt値として算出してもよい。さらに、実施の形態4,5で説明したフィードバック制御は、di/dt試験装置に対しても適用可能である。
<Modification>
Although the dv/dt test apparatus has been described in the above embodiments, the test apparatus uses a drain-source current (main electrode current) that occurs during switching of the P-
また、各実施の形態では、DUTのハーフブリッジ回路100を構成するスイッチング素子として、MOSFETを代表的に示した。ところで、スイッチング素子としてIGBTを用いた製品では、IGBTにFWD(Free Wheeling Diode)が逆並列に接続されていることが多い。また、FWDの機能をIGBTチップに内蔵させたRC−IGBT(Reverse-conducting IGBT)と呼ばれるスイッチング素子もある。ハーフブリッジ回路100を構成するスイッチング素子がこれらのIGBTの場合にも、MOSFETの場合と同様に、各実施の形態は適用可能である。また、スイッチング素子の半導体材料は、シリコンの他、SiCやGaNなどのワイドバンドギャップ半導体でもよい。
Further, in each of the embodiments, a MOSFET is representatively shown as a switching element that constitutes the half-
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。 In the present invention, the respective embodiments can be freely combined, or the respective embodiments can be appropriately modified or omitted within the scope of the invention.
1 電源回路、2 駆動回路、3 電流プローブ、4 オシロスコープ、5 演算回路、6 フィードバック制御回路、7 温度センサ、10 駆動制御回路、11 P側ゲートドライバ、12 N側ゲートドライバ、11a P側ゲート絶縁回路、12a N側ゲート絶縁回路、51 第1の演算回路、52 第2の演算回路、53 平均値演算回路、100 ハーフブリッジ回路、101 P側MOSFET、102 N側MOSFET、103 P側入力端子、104 N側入力端子、105 交流出力端子。 1 power supply circuit, 2 drive circuit, 3 current probe, 4 oscilloscope, 5 arithmetic circuit, 6 feedback control circuit, 7 temperature sensor, 10 drive control circuit, 11 P side gate driver, 12 N side gate driver, 11a P side gate insulation Circuit, 12a N-side gate insulation circuit, 51 first arithmetic circuit, 52 second arithmetic circuit, 53 average value arithmetic circuit, 100 half bridge circuit, 101 P-side MOSFET, 102 N-side MOSFET, 103 P-side input terminal, 104 N-side input terminal, 105 AC output terminal.
Claims (16)
前記ハーフブリッジ回路の前記正極側入力端子と前記負極側入力端子との間に電圧を印加する電源回路と、
前記ハーフブリッジ回路の前記正極側スイッチング素子および前記負極側スイッチング素子を交互にオンさせる駆動回路と、
前記ハーフブリッジ回路から絶縁されており、前記ハーフブリッジ回路に流れる電流を検出する電流センサと、
前記電流センサにより検出された電流を測定する電流測定回路と、
前記電流測定回路により測定された電流に基づいて、前記正極側スイッチング素子および前記負極側スイッチング素子それぞれの主電極間電圧の時間変化量であるdv/dt値を算出する演算回路と、
を備え、
前記演算回路は、
前記電源回路が前記正極側入力端子と前記負極側入力端子との間に電圧を印加し、且つ、前記正極側スイッチング素子と前記負極側スイッチング素子との接続ノードである交流出力端子に負荷が接続されていない状態で、前記駆動回路が前記負極側スイッチング素子をオンさせたときに前記電流測定回路により測定される前記正極側スイッチング素子のリカバリー電流のピーク値に基づいて前記正極側スイッチング素子のdv/dt値を算出し、前記駆動回路が前記正極側スイッチング素子をオンさせたときに前記電流測定回路により測定される前記負極側スイッチング素子のリカバリー電流のピーク値に基づいて前記負極側スイッチング素子のdv/dt値を算出する第1の演算回路を備える、
半導体装置の試験装置。 A testing device for a semiconductor device, wherein a half bridge circuit including a positive side switching element and a negative side switching element connected in series between a positive side input terminal and a negative side input terminal is a test target,
A power supply circuit for applying a voltage between the positive side input terminal and the negative side input terminal of the half bridge circuit;
A drive circuit for alternately turning on the positive side switching element and the negative side switching element of the half bridge circuit,
A current sensor that is insulated from the half bridge circuit and detects a current flowing through the half bridge circuit,
A current measuring circuit for measuring the current detected by the current sensor,
An arithmetic circuit for calculating a dv/dt value which is a time change amount of a voltage between main electrodes of each of the positive electrode side switching element and the negative electrode side switching element based on the current measured by the current measuring circuit;
Equipped with
The arithmetic circuit is
The power supply circuit applies a voltage between the positive side input terminal and the negative side input terminal, and a load is connected to an AC output terminal that is a connection node between the positive side switching element and the negative side switching element. When the drive circuit turns on the negative electrode side switching element in the state where the current is not applied, the dv of the positive electrode side switching element is calculated based on the peak value of the recovery current of the positive electrode side switching element measured by the current measuring circuit. /Dt value is calculated, and based on the peak value of the recovery current of the negative electrode side switching element measured by the current measuring circuit when the drive circuit turns on the positive electrode side switching element, the negative electrode side switching element a first arithmetic circuit for calculating the dv/dt value is provided,
Semiconductor device testing equipment.
請求項1に記載の半導体装置の試験装置。 In order to reduce the difference between the dv/dt value of the positive side switching element or the negative side switching element calculated by the first arithmetic circuit and its set value, the output voltage of the power supply circuit or the drive circuit Further comprising a first feedback control circuit for controlling the output voltage,
The semiconductor device testing apparatus according to claim 1.
前記電源回路が前記正極側入力端子と前記負極側入力端子との間に電圧を印加し、且つ、前記交流出力端子に負荷が接続されていない状態で、前記駆動回路が前記負極側スイッチング素子をオンさせたときに前記電流測定回路により測定される前記正極側スイッチング素子のリカバリー電流の波形から求めたリカバリー時間に基づいて前記正極側スイッチング素子のdv/dt値を算出し、前記駆動回路が前記正極側スイッチング素子をオンさせたときに前記電流測定回路により測定される前記負極側スイッチング素子のリカバリー電流の波形から求めたリカバリー時間に基づいて前記負極側スイッチング素子のdv/dt値を算出する第2の演算回路と、
前記第1の演算回路により算出される前記正極側スイッチング素子のdv/dt値と前記第2の演算回路により算出される前記正極側スイッチング素子のdv/dt値との平均値を、前記正極側スイッチング素子のdv/dt値として算出し、前記第1の演算回路により算出される前記負極側スイッチング素子のdv/dt値と前記第2の演算回路により算出される前記負極側スイッチング素子のdv/dt値との平均値を、前記負極側スイッチング素子のdv/dt値として算出する平均値演算回路と、
をさらに備える、
請求項1に記載の半導体装置の試験装置。 The arithmetic circuit is
When the power supply circuit applies a voltage between the positive electrode side input terminal and the negative electrode side input terminal, and the load is not connected to the AC output terminal, the drive circuit operates the negative electrode side switching element. The dv/dt value of the positive side switching element is calculated based on the recovery time obtained from the waveform of the recovery current of the positive side switching element measured by the current measuring circuit when turned on, and the drive circuit Calculating a dv/dt value of the negative electrode side switching element based on a recovery time obtained from a waveform of a recovery current of the negative electrode side switching element measured by the current measuring circuit when the positive electrode side switching element is turned on. 2 arithmetic circuits,
The average value of the dv/dt value of the positive electrode side switching element calculated by the first arithmetic circuit and the dv/dt value of the positive electrode side switching element calculated by the second arithmetic circuit is defined as the positive electrode side. The dv/dt value of the switching element is calculated as the dv/dt value of the negative side switching element calculated by the first arithmetic circuit, and the dv/dt value of the negative side switching element calculated by the second arithmetic circuit. an average value calculation circuit for calculating an average value with the dt value as a dv/dt value of the negative electrode side switching element;
Further comprising,
The semiconductor device testing apparatus according to claim 1.
請求項3に記載の半導体装置の試験装置。 The output voltage of the power supply circuit or the output of the drive circuit so as to reduce the difference between the dv/dt value of the positive side switching element or the negative side switching element calculated by the average value calculation circuit and its set value. Further comprising a first feedback control circuit for controlling the voltage,
The semiconductor device testing apparatus according to claim 3.
前記温度センサにより測定される前記ハーフブリッジ回路の温度が予め定められた閾値を超えないように、前記電源回路の出力電圧または前記駆動回路の出力電圧を制御する第2のフィードバック制御回路をさらに備える、
請求項1から請求項4のいずれか一項に記載の半導体装置の試験装置。 A temperature sensor for measuring the temperature of the half bridge circuit,
It further comprises a second feedback control circuit that controls the output voltage of the power supply circuit or the output voltage of the drive circuit so that the temperature of the half bridge circuit measured by the temperature sensor does not exceed a predetermined threshold value. ,
The semiconductor device testing apparatus according to claim 1.
前記ハーフブリッジ回路の前記正極側入力端子と前記負極側入力端子との間に電圧を印加する電源回路と、
前記ハーフブリッジ回路の前記正極側スイッチング素子および前記負極側スイッチング素子を交互にオンさせる駆動回路と、
前記ハーフブリッジ回路から絶縁されており、前記ハーフブリッジ回路に流れる電流を検出する電流センサと、
前記電流センサにより検出された電流を測定する電流測定回路と、
前記電流測定回路により測定された電流に基づいて、前記正極側スイッチング素子および前記負極側スイッチング素子それぞれの主電極間電圧の時間変化量であるdv/dt値を算出する演算回路と、
を備え、
前記演算回路は、
前記電源回路が前記正極側入力端子と前記負極側入力端子との間に電圧を印加し、且つ、前記正極側スイッチング素子と前記負極側スイッチング素子との接続ノードである交流出力端子に負荷が接続されていない状態で、前記駆動回路が前記負極側スイッチング素子をオンさせたときに前記電流測定回路により測定される前記正極側スイッチング素子のリカバリー電流の波形から求めたリカバリー時間に基づいて前記正極側スイッチング素子のdv/dt値を算出し、前記駆動回路が前記正極側スイッチング素子をオンさせたときに前記電流測定回路により測定される前記負極側スイッチング素子のリカバリー電流の波形から求めたリカバリー時間に基づいて前記負極側スイッチング素子のdv/dt値を算出する、
半導体装置の試験装置。 A testing device for a semiconductor device, wherein a half bridge circuit including a positive side switching element and a negative side switching element connected in series between a positive side input terminal and a negative side input terminal is a test target,
A power supply circuit for applying a voltage between the positive side input terminal and the negative side input terminal of the half bridge circuit;
A drive circuit for alternately turning on the positive side switching element and the negative side switching element of the half bridge circuit,
A current sensor that is insulated from the half bridge circuit and detects a current flowing through the half bridge circuit,
A current measuring circuit for measuring the current detected by the current sensor,
An arithmetic circuit for calculating a dv/dt value which is a time change amount of a voltage between main electrodes of each of the positive electrode side switching element and the negative electrode side switching element based on the current measured by the current measuring circuit;
Equipped with
The arithmetic circuit is
The power supply circuit applies a voltage between the positive side input terminal and the negative side input terminal, and a load is connected to an AC output terminal that is a connection node between the positive side switching element and the negative side switching element. The positive electrode side based on the recovery time obtained from the waveform of the recovery current of the positive electrode side switching element measured by the current measuring circuit when the driving circuit turns on the negative electrode side switching element in the state where the positive electrode side is not turned on. A recovery time calculated from the dv/dt value of the switching element and obtained from the waveform of the recovery current of the negative side switching element measured by the current measuring circuit when the drive circuit turns on the positive side switching element. Calculating the dv/dt value of the negative electrode side switching element based on
Semiconductor device testing equipment.
請求項6に記載の半導体装置の試験装置。 The output voltage of the power supply circuit or the output voltage of the drive circuit is adjusted so as to reduce the difference between the dv/dt value of the positive side switching element or the negative side switching element calculated by the arithmetic circuit and its set value. Further comprising a first feedback control circuit for controlling,
The semiconductor device testing apparatus according to claim 6.
前記温度センサにより測定される前記ハーフブリッジ回路の温度が予め定められた閾値を超えないように、前記電源回路の出力電圧または前記駆動回路の出力電圧を制御する第2のフィードバック制御回路をさらに備える、
請求項6または請求項7に記載の半導体装置の試験装置。 A temperature sensor for measuring the temperature of the half bridge circuit,
It further comprises a second feedback control circuit that controls the output voltage of the power supply circuit or the output voltage of the drive circuit so that the temperature of the half bridge circuit measured by the temperature sensor does not exceed a predetermined threshold value. ,
A semiconductor device testing apparatus according to claim 6 or 7.
前記ハーフブリッジ回路の前記正極側入力端子と前記負極側入力端子との間に電圧を印加する電源回路と、
前記ハーフブリッジ回路の前記正極側スイッチング素子および前記負極側スイッチング素子を交互にオンさせる駆動回路と、
前記ハーフブリッジ回路から絶縁されており、前記ハーフブリッジ回路に流れる電流を検出する電流センサと、
前記電流センサにより検出された電流を測定する電流測定回路と、
前記電流測定回路により測定された電流に基づいて、前記正極側スイッチング素子および前記負極側スイッチング素子それぞれの主電極間電流の時間変化量であるdi/dt値を算出する演算回路と、
を備え、
前記演算回路は、
前記電源回路が前記正極側入力端子と前記負極側入力端子との間に電圧を印加し、且つ、前記正極側スイッチング素子と前記負極側スイッチング素子との接続ノードである交流出力端子に負荷が接続されていない状態で、前記駆動回路が前記負極側スイッチング素子をオンさせたときに前記電流測定回路により測定される前記正極側スイッチング素子のリカバリー電流のピーク値に基づいて前記正極側スイッチング素子のdi/dt値を算出し、前記駆動回路が前記正極側スイッチング素子をオンさせたときに前記電流測定回路により測定される前記負極側スイッチング素子のリカバリー電流のピーク値に基づいて前記負極側スイッチング素子のdi/dt値を算出する第1の演算回路を備える、
半導体装置の試験装置。 A testing device for a semiconductor device, wherein a half bridge circuit including a positive side switching element and a negative side switching element connected in series between a positive side input terminal and a negative side input terminal is a test target,
A power supply circuit for applying a voltage between the positive side input terminal and the negative side input terminal of the half bridge circuit;
A drive circuit for alternately turning on the positive side switching element and the negative side switching element of the half bridge circuit,
A current sensor that is insulated from the half bridge circuit and detects a current flowing through the half bridge circuit,
A current measuring circuit for measuring the current detected by the current sensor,
An arithmetic circuit for calculating a di/dt value, which is a time change amount of the current between main electrodes of each of the positive electrode side switching element and the negative electrode side switching element, based on the current measured by the current measuring circuit;
Equipped with
The arithmetic circuit is
The power supply circuit applies a voltage between the positive side input terminal and the negative side input terminal, and a load is connected to an AC output terminal that is a connection node between the positive side switching element and the negative side switching element. When the drive circuit turns on the negative electrode side switching element in the state where it is not turned on, the di of the positive electrode side switching element is determined based on the peak value of the recovery current of the positive electrode side switching element measured by the current measuring circuit. /Dt value is calculated, and based on the peak value of the recovery current of the negative electrode side switching element measured by the current measuring circuit when the drive circuit turns on the positive electrode side switching element, the negative electrode side switching element a first arithmetic circuit for calculating a di/dt value is provided,
Semiconductor device testing equipment.
請求項9に記載の半導体装置の試験装置。 In order to reduce the difference between the di/dt value of the positive side switching element or the negative side switching element calculated by the first arithmetic circuit and its set value, the output voltage of the power supply circuit or the drive circuit Further comprising a first feedback control circuit for controlling the output voltage,
The semiconductor device testing apparatus according to claim 9.
前記電源回路が前記正極側入力端子と前記負極側入力端子との間に電圧を印加し、且つ、前記交流出力端子に負荷が接続されていない状態で、前記駆動回路が前記負極側スイッチング素子をオンさせたときに前記電流測定回路により測定される前記正極側スイッチング素子のリカバリー電流の波形から求めたリカバリー時間に基づいて前記正極側スイッチング素子のdi/dt値を算出し、前記駆動回路が前記正極側スイッチング素子をオンさせたときに前記電流測定回路により測定される前記負極側スイッチング素子のリカバリー電流の波形から求めたリカバリー時間に基づいて前記負極側スイッチング素子のdi/dt値を算出する第2の演算回路と、
前記第1の演算回路により算出される前記正極側スイッチング素子のdi/dt値と前記第2の演算回路により算出される前記正極側スイッチング素子のdi/dt値との平均値を、前記正極側スイッチング素子のdi/dt値として算出し、前記第1の演算回路により算出される前記負極側スイッチング素子のdi/dt値と前記第2の演算回路により算出される前記負極側スイッチング素子のdi/dt値との平均値を、前記負極側スイッチング素子のdi/dt値として算出する平均値演算回路と、
をさらに備える、
請求項9に記載の半導体装置の試験装置。 The arithmetic circuit is
When the power supply circuit applies a voltage between the positive electrode side input terminal and the negative electrode side input terminal, and the load is not connected to the AC output terminal, the drive circuit operates the negative electrode side switching element. The di/dt value of the positive electrode side switching element is calculated based on the recovery time obtained from the waveform of the recovery current of the positive electrode side switching element measured by the current measuring circuit when turned on, and the drive circuit Calculating a di/dt value of the negative electrode side switching element based on a recovery time obtained from a waveform of a recovery current of the negative electrode side switching element measured by the current measuring circuit when the positive electrode side switching element is turned on. 2 arithmetic circuits,
An average value of the di/dt value of the positive side switching element calculated by the first arithmetic circuit and the di/dt value of the positive side switching element calculated by the second arithmetic circuit is defined as the positive side. Calculated as the di/dt value of the switching element, and the di/dt value of the negative side switching element calculated by the first arithmetic circuit and the di/dt value of the negative side switching element calculated by the second arithmetic circuit. an average value calculation circuit for calculating an average value with the dt value as a di/dt value of the negative electrode side switching element;
Further comprising,
The semiconductor device testing apparatus according to claim 9.
請求項11に記載の半導体装置の試験装置。 The output voltage of the power supply circuit or the output of the drive circuit so as to reduce the difference between the di/dt value of the positive side switching element or the negative side switching element calculated by the average value calculation circuit and its set value. Further comprising a first feedback control circuit for controlling the voltage,
The semiconductor device testing apparatus according to claim 11.
前記温度センサにより測定される前記ハーフブリッジ回路の温度が予め定められた閾値を超えないように、前記電源回路の出力電圧または前記駆動回路の出力電圧を制御する第2のフィードバック制御回路をさらに備える、
請求項9から請求項12のいずれか一項に記載の半導体装置の試験装置。 A temperature sensor for measuring the temperature of the half bridge circuit,
It further comprises a second feedback control circuit that controls the output voltage of the power supply circuit or the output voltage of the drive circuit so that the temperature of the half bridge circuit measured by the temperature sensor does not exceed a predetermined threshold value. ,
The semiconductor device testing apparatus according to claim 9.
前記ハーフブリッジ回路の前記正極側入力端子と前記負極側入力端子との間に電圧を印加する電源回路と、
前記ハーフブリッジ回路の前記正極側スイッチング素子および前記負極側スイッチング素子を交互にオンさせる駆動回路と、
前記ハーフブリッジ回路から絶縁されており、前記ハーフブリッジ回路に流れる電流を検出する電流センサと、
前記電流センサにより検出された電流を測定する電流測定回路と、
前記電流測定回路により測定された電流に基づいて、前記正極側スイッチング素子および前記負極側スイッチング素子それぞれの主電極間電流の時間変化量であるdi/dt値を算出する演算回路と、
を備え、
前記演算回路は、
前記電源回路が前記正極側入力端子と前記負極側入力端子との間に電圧を印加し、且つ、前記正極側スイッチング素子と前記負極側スイッチング素子との接続ノードである交流出力端子に負荷が接続されていない状態で、前記駆動回路が前記負極側スイッチング素子をオンさせたときに前記電流測定回路により測定される前記正極側スイッチング素子のリカバリー電流の波形から求めたリカバリー時間に基づいて前記正極側スイッチング素子のdi/dt値を算出し、前記駆動回路が前記正極側スイッチング素子をオンさせたときに前記電流測定回路により測定される前記負極側スイッチング素子のリカバリー電流の波形から求めたリカバリー時間に基づいて前記負極側スイッチング素子のdi/dt値を算出する、
半導体装置の試験装置。 A testing device for a semiconductor device, wherein a half bridge circuit including a positive side switching element and a negative side switching element connected in series between a positive side input terminal and a negative side input terminal is a test target,
A power supply circuit for applying a voltage between the positive side input terminal and the negative side input terminal of the half bridge circuit;
A drive circuit for alternately turning on the positive side switching element and the negative side switching element of the half bridge circuit,
A current sensor that is insulated from the half bridge circuit and detects a current flowing through the half bridge circuit,
A current measuring circuit for measuring the current detected by the current sensor,
An arithmetic circuit for calculating a di/dt value, which is a time change amount of the current between main electrodes of each of the positive electrode side switching element and the negative electrode side switching element, based on the current measured by the current measuring circuit;
Equipped with
The arithmetic circuit is
The power supply circuit applies a voltage between the positive side input terminal and the negative side input terminal, and a load is connected to an AC output terminal that is a connection node between the positive side switching element and the negative side switching element. The positive electrode side based on the recovery time obtained from the waveform of the recovery current of the positive electrode side switching element measured by the current measuring circuit when the driving circuit turns on the negative electrode side switching element in the state where the positive electrode side is not turned on. The recovery time calculated from the di/dt value of the switching element and obtained from the waveform of the recovery current of the negative side switching element measured by the current measuring circuit when the drive circuit turns on the positive side switching element Calculating the di/dt value of the negative side switching element based on
Semiconductor device testing equipment.
請求項14に記載の半導体装置の試験装置。 The output voltage of the power supply circuit or the output voltage of the drive circuit is adjusted so as to reduce the difference between the di/dt value of the positive side switching element or the negative side switching element calculated by the arithmetic circuit and its set value. Further comprising a first feedback control circuit for controlling,
The semiconductor device testing apparatus according to claim 14.
前記温度センサにより測定される前記ハーフブリッジ回路の温度が予め定められた閾値を超えないように、前記電源回路の出力電圧または前記駆動回路の出力電圧を制御する第2のフィードバック制御回路をさらに備える、
請求項14または請求項15に記載の半導体装置の試験装置。 A temperature sensor for measuring the temperature of the half bridge circuit,
It further comprises a second feedback control circuit that controls the output voltage of the power supply circuit or the output voltage of the drive circuit so that the temperature of the half bridge circuit measured by the temperature sensor does not exceed a predetermined threshold value. ,
The semiconductor device testing apparatus according to claim 14 or 15.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018233999A JP6979939B2 (en) | 2018-12-14 | 2018-12-14 | Semiconductor device test equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018233999A JP6979939B2 (en) | 2018-12-14 | 2018-12-14 | Semiconductor device test equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020094951A true JP2020094951A (en) | 2020-06-18 |
JP6979939B2 JP6979939B2 (en) | 2021-12-15 |
Family
ID=71084827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018233999A Active JP6979939B2 (en) | 2018-12-14 | 2018-12-14 | Semiconductor device test equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6979939B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112986779A (en) * | 2021-02-08 | 2021-06-18 | 厦门市三安集成电路有限公司 | Reliability testing device and method for gallium nitride device |
CN113447789A (en) * | 2021-06-29 | 2021-09-28 | 深圳赛意法微电子有限公司 | MOSFET detection circuit and method |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012235378A (en) * | 2011-05-06 | 2012-11-29 | Sharp Corp | Semiconductor device and electronic apparatus |
JP2013162590A (en) * | 2012-02-03 | 2013-08-19 | Hitachi Ltd | Semiconductor switching element drive circuit and power converter circuit using the same |
JP2015033149A (en) * | 2013-07-31 | 2015-02-16 | 株式会社 日立パワーデバイス | Drive unit of semiconductor element and power conversion device using the same |
JP2018141633A (en) * | 2017-02-24 | 2018-09-13 | 富士電機株式会社 | Method for evaluation, method for estimation, evaluation device, and composite evaluation device |
JP2019095946A (en) * | 2017-11-21 | 2019-06-20 | 株式会社日立製作所 | System operation manipulation check device |
-
2018
- 2018-12-14 JP JP2018233999A patent/JP6979939B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012235378A (en) * | 2011-05-06 | 2012-11-29 | Sharp Corp | Semiconductor device and electronic apparatus |
JP2013162590A (en) * | 2012-02-03 | 2013-08-19 | Hitachi Ltd | Semiconductor switching element drive circuit and power converter circuit using the same |
JP2015033149A (en) * | 2013-07-31 | 2015-02-16 | 株式会社 日立パワーデバイス | Drive unit of semiconductor element and power conversion device using the same |
JP2018141633A (en) * | 2017-02-24 | 2018-09-13 | 富士電機株式会社 | Method for evaluation, method for estimation, evaluation device, and composite evaluation device |
JP2019095946A (en) * | 2017-11-21 | 2019-06-20 | 株式会社日立製作所 | System operation manipulation check device |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112986779A (en) * | 2021-02-08 | 2021-06-18 | 厦门市三安集成电路有限公司 | Reliability testing device and method for gallium nitride device |
CN113447789A (en) * | 2021-06-29 | 2021-09-28 | 深圳赛意法微电子有限公司 | MOSFET detection circuit and method |
CN113447789B (en) * | 2021-06-29 | 2022-12-30 | 深圳赛意法微电子有限公司 | MOSFET detection circuit and method |
Also Published As
Publication number | Publication date |
---|---|
JP6979939B2 (en) | 2021-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11398817B2 (en) | On-line monitoring system for measuring on-state voltage drop of power semiconductor devices | |
US10840904B2 (en) | DV/DT self-adjustment gate driver architecture | |
TWI509263B (en) | Voltage detecting circuit and method for measuring characteristic of transistor | |
Yang et al. | Turn-on delay based real-time junction temperature measurement for SiC MOSFETs with aging compensation | |
JP5267053B2 (en) | Semiconductor test equipment | |
US9575113B2 (en) | Insulated-gate bipolar transistor collector-emitter saturation voltage measurement | |
US9692405B2 (en) | Switching circuit | |
JP2016005289A (en) | Power conversion device having deterioration diagnosis function | |
CN111656686B (en) | Protection of field effect transistors operating in switching mode against overload currents | |
EP3076549A1 (en) | Gate drive circuit and intelligent power module | |
Brandelero et al. | Online junction temperature measurements for power cycling power modules with high switching frequencies | |
JP6979939B2 (en) | Semiconductor device test equipment | |
US9584113B2 (en) | Arrangement and method for a power semiconductor switch | |
JP2016142698A (en) | Device and method for evaluating switching energy loss in power semiconductor device | |
Chen et al. | Driver Integrated Online R ds-on Monitoring Method for SiC Power Converters | |
US20220178999A1 (en) | Solid-state power switch prognostics | |
CN111817594A (en) | Method for determining polarity of half-bridge current and half-bridge controller | |
WO2023275981A1 (en) | Semiconductor device and power conversion device | |
Roy et al. | On-state voltage measurement of high-side power transistors in three-phase four-leg inverter for in-situ prognostics | |
US11159098B2 (en) | Method and half bridge controller for determining a polarity of a half bridge current | |
Aeloiza et al. | Online Health Monitoring and Aging Prognostics for SiC Power Converters | |
Wittig et al. | Analysis and improvement of the switching behaviour of low voltage power mosfets with high current ratings under hard switching conditions | |
CN105493407B (en) | Semiconductor switching device | |
CN111092563A (en) | Power conversion device and method for diagnosing power conversion device | |
Xu et al. | A Reconfigurable AC Power Cycling Test Setup for Comprehensive Reliability Evaluation of GaN HEMTs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210107 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211013 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211019 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211116 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6979939 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |