JP2020088274A - Semiconductor unit, electronic device, and semiconductor unit manufacturing method - Google Patents
Semiconductor unit, electronic device, and semiconductor unit manufacturing method Download PDFInfo
- Publication number
- JP2020088274A JP2020088274A JP2018223718A JP2018223718A JP2020088274A JP 2020088274 A JP2020088274 A JP 2020088274A JP 2018223718 A JP2018223718 A JP 2018223718A JP 2018223718 A JP2018223718 A JP 2018223718A JP 2020088274 A JP2020088274 A JP 2020088274A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- insulating member
- semiconductor element
- connection portion
- solder connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 102
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 229910000679 solder Inorganic materials 0.000 claims abstract description 78
- 239000002184 metal Substances 0.000 claims abstract description 23
- 238000002844 melting Methods 0.000 claims description 7
- 230000008018 melting Effects 0.000 claims description 7
- 230000014509 gene expression Effects 0.000 claims description 3
- 238000010521 absorption reaction Methods 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 6
- 238000005476 soldering Methods 0.000 abstract description 5
- 239000000463 material Substances 0.000 description 6
- 238000006073 displacement reaction Methods 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229920001973 fluoroelastomer Polymers 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
Description
本発明は、半導体ユニット、電子機器および半導体ユニット製造方法に関する。 The present invention relates to a semiconductor unit, an electronic device and a semiconductor unit manufacturing method.
一般に、半導体素子が配線板に実装された半導体ユニットとして、半導体素子の電極と配線板の電極とがはんだ付けされることで電気的に接続されたものが知られている。このような半導体ユニットでは、配線板の線膨張係数と半導体素子の線膨張係数とが異なることがあり、高温下に配置されたり使用により温度上昇したりした場合に、線膨張係数の差によって、はんだ金属に応力が加わることがある。 In general, a semiconductor unit in which a semiconductor element is mounted on a wiring board is known in which electrodes of the semiconductor element and electrodes of the wiring board are electrically connected by soldering. In such a semiconductor unit, the linear expansion coefficient of the wiring board and the linear expansion coefficient of the semiconductor element may be different, and when they are placed under high temperature or the temperature rises due to use, due to the difference in linear expansion coefficient, Stress may be applied to the solder metal.
そこで、線膨張係数の差によって生じる応力を吸収するために、基板(配線板)から金属配線(電極)を突出させ、この金属配線の先端にはんだボールを設けた接続構造が提案されている(例えば特許文献1参照)。特許文献1に記載された接続構造では、金属配線が変形することにより、線膨張係数の差によって生じる応力を吸収可能となっている。
Therefore, in order to absorb the stress caused by the difference in linear expansion coefficient, a connection structure has been proposed in which a metal wiring (electrode) is projected from a substrate (wiring board) and a solder ball is provided at the tip of this metal wiring ( For example, see Patent Document 1). In the connection structure described in
しかしながら、特許文献1に記載されたように金属配線を変形させる構成では、線膨張係数の差が大きくなった場合に応力を吸収しきれない場合があり、応力吸収性能をさらに向上させることが望まれていた。そこで、配線板と半導体素子との対向方向においてはんだ接続部の寸法を大きくするといった対応が考えられる。しかしながら、対向方向と鉛直方向とを略一致させてはんだ付けする場合、はんだ接続部の対向方向寸法は、はんだ金属の自重と、はんだ金属と電極との間の表面張力と、の関係によって上限が決まってしまう。従って、はんだ接続部の対向方向寸法を大きくすることで応力吸収性能を向上させることは困難であった。
However, in the configuration in which the metal wiring is deformed as described in
本発明の目的は、はんだ接続部の応力吸収性能を向上させることができる半導体ユニット、電子機器および半導体ユニット製造方法を提供することである。 An object of the present invention is to provide a semiconductor unit, an electronic device, and a semiconductor unit manufacturing method capable of improving the stress absorption performance of a solder joint.
請求項1に係る発明は、配線板と、前記配線板に重なるように配置される半導体素子と、前記配線板の電極と前記半導体素子の電極とを接続する電気接続部と、を備えた半導体ユニットであって、前記配線板と前記半導体素子との間に配置される絶縁性部材をさらに備え、前記絶縁性部材には、前記配線板と前記半導体素子との対向方向に沿って延在する複数の貫通孔が形成され、前記電気接続部は、前記複数の貫通孔のそれぞれを通過するはんだ接続部を有して構成されていることを特徴とする半導体ユニット
である。
The invention according to
本発明の半導体ユニットによれば、はんだ接続部が絶縁性部材の貫通孔を通過していることで、はんだ付けの工程において、溶融したはんだ金属が貫通孔によって保持され、自重によって垂れ下がりにくい。従って、絶縁性部材の対向方向寸法を適宜に設定することにより、はんだ接続部の対向方向寸法を大きくすることができ、応力吸収性能を向上させることができる。 According to the semiconductor unit of the present invention, since the solder connection portion passes through the through hole of the insulating member, the molten solder metal is held by the through hole during the soldering process and is unlikely to sag due to its own weight. Therefore, by appropriately setting the facing dimension of the insulating member, the facing dimension of the solder connection portion can be increased, and the stress absorption performance can be improved.
以下、本発明の各実施形態を図面に基づいて説明する。尚、第2実施形態においては、第1実施形態で説明する構成部材と同じ構成部材及び同様な機能を有する構成部材には、第1実施形態と同じ符号を付すとともに説明を省略する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the second embodiment, the same components as those described in the first embodiment and components having the same function are designated by the same reference numerals as those in the first embodiment, and the description thereof will be omitted.
[第1実施形態]
本実施形態の半導体ユニット1Aは、図1に示すように、配線板2と、半導体素子3と、絶縁性部材4と、電気接続部5と、を備える。以下では、配線板2の面内に沿うとともに互いに略直交する2方向をX方向およびY方向とし、配線板2の板厚方向(面直方向)をZ方向とする。また、特に記載がない限り、Z方向は鉛直方向と略一致しているものとする。
[First Embodiment]
As shown in FIG. 1, the
配線板2は、半導体素子3が実装される実装基板であって、図2に示すように、上面21側に複数の電極22が設けられている。また、配線板2は、例えば板厚1mm程度のガラスエポキシを基材として構成されている。尚、図1には1つの半導体素子3のみが示されているが、配線板2には複数の半導体素子が実装されてもよい。
The
半導体素子3は、全体がXY平面に沿って延びる板状に形成され、Z方向を対向方向として配線板2の上面21側に重なるように配置される。半導体素子3は、例えば、ガラスエポキシを基材とする再配線層31と、再配線層31の上面側(即ち配線板2とは反対側)にダイボンディングされたシリコン製のチップ32と、チップ32を上面側から覆うエポキシ製の保護層33と、を有する。
The
半導体素子3には、図3に示すように、再配線層31の下面311側に複数の電極34が設けられている。半導体素子3における複数の電極34は、配線板2の複数の電極22のそれぞれに対応して配置されており、具体的には、Z方向において対向するように配置されている。尚、半導体素子は、下面側に電極が設けられたものに限定されず、その側面から電極が突出したものであってもよい。
In the
配線板2の電極22および半導体素子3の電極34は、いずれも円形となっており、対応する電極22、34同士の直径が同程度となっている。配線板2の電極22および半導体素子3の電極34は、XY平面において中心部Oから遠くに位置するものほど直径が大きい。各々の電極22、34は、中心部Oから自身の中心に向かって延びる方向が変形方向となる。即ち、電極22、34の変形方向寸法は直径に等しい。
The
このとき、電極22、34の直径は、中心部Oから遠ざかるにしたがって3段階以上で大きくなっていることが好ましい。また、隣り合う電極22、34同士は所定の間隔を空けて配置されている。従って、中心部Oに近い領域ほど電極22、34の密度が高くなっている。
At this time, it is preferable that the diameters of the
尚、中心部Oは、半導体素子3が熱変形する際の中心となる位置(変形基準位置)であって、例えば、半導体素子3が円板状である場合にはその円の中心とすればよく、長方形状である場合には対角線の交点とすればよく、他の形状である場合には重心とすればよい。
The central portion O is a position (deformation reference position) that becomes a center when the
絶縁性部材4は、全体がXY平面に沿って延びる板状に形成され、Z方向において配線板2と半導体素子3との間に挟まれるように配置される。絶縁性部材4には、Z方向に沿って延在する複数の貫通孔41が形成されている。貫通孔41の数は、配線板2の電極22および半導体素子3の電極34の数と同数である。
The insulating member 4 is formed into a plate shape that extends along the XY plane, and is arranged so as to be sandwiched between the
また、複数の貫通孔41の位置は、配線板2の複数の電極22および半導体素子3の電極34のそれぞれに対応している。貫通孔41は例えば円筒状に形成されているものとする。複数の貫通孔41の直径は互いに等しいものとするが、電極22、34と同様に、XY平面において中心部Oから遠くに位置するものほど直径が大きくなっていてもよい。
The positions of the through
尚、絶縁性部材4は、配線板2および半導体素子3のいずれに対しても直接には固定されていないものとするが、配線板2または半導体素子3に対して固定されてもよい。
The insulating member 4 is not directly fixed to the
電気接続部5は、配線板2の電極22と半導体素子3の電極34とを電気的に接続するためのものであって、複数のはんだ接続部51によって構成されている。はんだ接続部51は、複数の貫通孔41のそれぞれを通過するように構成されている。即ち、はんだ金属を溶融させて貫通孔41に充填することによりはんだ接続部51が構成され、はんだ接続部51は円柱状となっている。
The
尚、はんだ金属の貫通孔41への充填方法は任意であり、例えば棒状のはんだ金属を予め貫通孔41に挿通しておくとともにはんだ金属を溶融させてもよいし、溶融したはんだ金属を貫通孔41内に供給してもよい。
The method of filling the through
さらに、互いに対応する配線板2の電極22およびはんだ接続部51について、絶縁性部材4の線膨張係数をα1とし、配線板2の線膨張係数をα2とし、はんだ接続部51の接合温度をTとし、基準室温をTrとし、XY平面における中心部Oとはんだ接続部51との間の距離をr1とし、XY平面における中心部Oと電極22との間の距離をr2とした際に、電極22の直径D1が式(1)を満足する。
Further, regarding the
即ち、はんだ金属を溶融させる際に、絶縁性部材4および配線板2が接合温度Tまで加熱されると仮定すると、はんだ接続部51と電極22とは、線膨張係数α1、α2、および、中心部Oと間の距離r1、r2に応じて位置ずれする。このとき、直径D1が上記式(1)を満足することにより、はんだ接続部51と電極22とがXY平面内で重なりを有し、これらを電気的に接続することができる。尚、距離r1と距離r2とは互いに等しくてもよい。
That is, assuming that the insulating member 4 and the
さらに、互いに対応する半導体素子3の電極34およびはんだ接続部51について、半導体素子3の線膨張係数をα3とし、XY平面における中心部Oと電極34との間の距離をr3とした際に、電極34の直径D2が式(2)を満足する。
Further, regarding the
即ち、はんだ金属を溶融させる際に、絶縁性部材4および半導体素子3が接合温度Tまで加熱されると仮定すると、はんだ接続部51と電極34とは、線膨張係数α1、α3、および、中心部Oとの間の距離r1、r3に応じて位置ずれする。このとき、直径D2が上記式(2)を満足することにより、はんだ接続部51と電極34とがXY平面内で重なりを有し、これらを電気的に接続することができる。尚、距離r1と距離r3とは互いに等しくてもよい。
That is, assuming that the insulating member 4 and the
はんだ接続部51の接合温度Tは、はんだ接続部51を構成するはんだ金属の融点に応じて適宜に設定され、例えば、融点の1.05倍や、融点よりも5K高い温度であればよい。また、基準室温Trは、はんだ接続作業が実施される室内の想定温度であればよく、例えば20℃であればよい。
The joining temperature T of the
図4に、式(1)を等式とした場合の絶縁性部材4の線膨張係数をα1と、電極22の直径D1との関係の一例を示す。例えば電極22の直径D1を1mm以下に設定した場合、線膨張係数α1は、130ppm/K以下となる。従って、この条件においては、線膨張係数α1が130ppm/K以下であることが好ましい。
FIG. 4 shows an example of the relationship between the linear expansion coefficient α1 of the insulating member 4 and the diameter D1 of the
ここで、絶縁性部材4の具体的な特性について説明する。絶縁性部材4の線膨張係数は、300ppm/K以下であることが好ましく、上記のように130ppm/K以下であることがより好ましい。また、絶縁性部材4の弾性率は、30Mpa以下であることが好ましい。これらの特性を満たす材質としては、フッ素ゴムやシリコーンが例示される。 Here, specific characteristics of the insulating member 4 will be described. The linear expansion coefficient of the insulating member 4 is preferably 300 ppm/K or less, and more preferably 130 ppm/K or less as described above. The elastic modulus of the insulating member 4 is preferably 30 Mpa or less. Examples of materials that satisfy these characteristics include fluororubber and silicone.
半導体ユニット1Aは、例えばヘッドアップディスプレイ装置等の車載用の電子機器に搭載されたり、熱源を有する電子機器に搭載されたりする。電子機器の使用状態や外部環境によっては、半導体ユニット1Aの温度が上昇する。
The
このとき、配線板2の線膨張係数α2と半導体素子3の線膨張係数α3との差によって電極22と電極34とが位置ずれしようとする。即ち、はんだ接続部51にせん断応力が加わり、はんだ接続部51がZ方向に対して傾斜するように変形することで応力が吸収される。絶縁性部材4ははんだ接続部51よりも弾性率が低く変形容易に構成されており、はんだ接続部51の変形を阻害しないようになっている。
At this time, the
はんだ接続部51が変形する際のせん断ひずみ量は、はんだ接続部51のXY平面内の寸法と、Z方向寸法と、の比率によって決まり、はんだ接続部51のZ方向寸法を大きくするほど、せん断ひずみ量を低減することができる。
The amount of shear strain when the
このような本実施形態によれば、以下のような効果がある。即ち、はんだ接続部51が絶縁性部材4の貫通孔41を通過していることで、はんだ付けの工程において、溶融したはんだ金属が貫通孔41によって保持され、自重によって垂れ下がりにくい。従って、絶縁性部材4のZ方向寸法を適宜に設定することにより、はんだ接続部51のZ方向寸法を大きくすることができ、応力吸収性能を向上させることができる。
According to this embodiment as described above, the following effects can be obtained. That is, since the
また、はんだ接続部51が絶縁性部材4の貫通孔41を通過していることで、はんだ接続部51の形状の設定自由度が高く、強度を向上させやすい。さらに、絶縁性部材4を設けたり、はんだ接続部51の形状を適宜に設定したりすることにより、配線板2と半導体素子3との相対振動の共振周波数を適宜に設定することができる。即ち、半導体ユニット1Aに対して外部から加わる衝撃の周波数(予測値)と、相対振動の共振周波数と、をずらすことができる。
Further, since the
さらに、絶縁性部材4がはんだ接続部51よりも弾性率が低いことで、はんだ接続部51に応力を吸収させやすくすることができる。
Furthermore, since the insulating member 4 has a lower elastic modulus than the
また、電極22、34が、XY平面において中心部Oから遠くに位置するものほど直径が大きいことで、はんだ金属を溶融させる際に電極22、34同士の位置ずれが生じやすい領域において、はんだ接続部51と電極22、34とを接続しやすくすることができる。さらに、電極22、34同士の位置ずれが生じにくい領域においては電極22、34を小径とし、電極22、34の密度を向上させることができる。
In addition, since the
また、絶縁性部材4の線膨張係数を300ppm/K以下とすれば、はんだ金属を溶融させる際に電極22、34同士の位置ずれを生じにくくし、電極22、34同士を小径として電極密度を向上させることができる。さらに、絶縁性部材4の線膨張係数を130ppm/K以下とすれば、はんだ金属を溶融させる際に電極22、34同士の位置ずれをより生じにくくし、電極22、34同士を小径として電極密度を向上させることができる。
Further, when the linear expansion coefficient of the insulating member 4 is set to 300 ppm/K or less, the
また、絶縁性部材4の弾性率を30Mpa以下とすれば、はんだ接続部51が変形する際に絶縁性部材4が抵抗となりにくく、はんだ接続部51を長寿命化することができる。さらに、絶縁性部材4の線膨張係数を300ppm/K以下とし、且つ、弾性率を30Mpa以下とすれば、はんだ接続部51をより長寿命化することができる。
Further, if the elastic modulus of the insulating member 4 is 30 MPa or less, the insulating member 4 is unlikely to become a resistance when the
[第2実施形態]
本実施形態の半導体ユニット1Bは、図5に示すように、配線板2と、半導体素子3と、絶縁性部材4と、電気接続部5と、連結部6と、を備える。即ち、本実施形態の半導体ユニット1Bは、第1実施形態の半導体ユニット1Aに連結部6が追加されたものである。
[Second Embodiment]
As shown in FIG. 5, the
連結部6は、絶縁物によって、Z方向に沿って延びる柱状に形成され、配線板2と半導体素子3とを連結し、これにより、配線板2と半導体素子3とがXY平面内で相対移動不能となる。尚、連結部6は円柱状であってもよいし角柱状であってもよい。絶縁性部材4は連結部6を貫通しており、これにより、絶縁性部材4は、配線板2および半導体素子3に対して固定され、XY平面内で相対移動不能となる。
The connecting
本実施形態では、連結部6が設けられていることにより、配線板2、半導体素子3および絶縁性部材4が熱変形する際の中心(変形基準位置)は、連結部6が設けられた位置となる。このとき、連結部6の中心を変形基準位置としてもよいし、連結部6の外周部を変形基準位置としてもよい。
In the present embodiment, since the connecting
このような本実施形態によれば、前記第1実施形態の効果に加え、以下のような効果がある。即ち、配線板2と半導体素子3とがXY平面内で移動不能に連結されていることで、はんだ金属を溶融させるプロセス中に、外的要因(熱風や振動、各部材間の摩擦係数の差異等)によって配線板2に対して半導体素子3全体が位置ずれすることを抑制することができる。
According to this embodiment as described above, the following effects are obtained in addition to the effects of the first embodiment. That is, since the
また、絶縁性部材4が配線板2および半導体素子3に対してXY平面内で移動不能となっていることで、上記外的要因によって配線板2および半導体素子3に対して絶縁性部材4全体が位置ずれすることを抑制することができる。
Further, since the insulating member 4 is immovable in the XY plane with respect to the
なお、本発明は、前記実施形態に限定されるものではなく、本発明の目的が達成できる他の構成等を含み、以下に示すような変形等も本発明に含まれる。 The present invention is not limited to the above-described embodiment, but includes other configurations and the like that can achieve the object of the present invention, and the following modifications and the like are also included in the present invention.
例えば、前記第1実施形態では、絶縁性部材4がはんだ接続部51よりも弾性率が低いであるものとしたが、絶縁性部材4は、はんだ接続部51が応力を吸収するために変形することを許容する程度の弾性率を有していればよい。
For example, in the first embodiment, the insulating member 4 has a lower elastic modulus than the
また、前記第1実施形態では、電極22、34が円状であり、中心部Oから遠くに位置するものほど直径が大きいものとしたが、配線板および半導体素子の電極を矩形状等の他の形状とするとともに、中心部Oから遠くに位置するものほど変形方向の寸法を大きくしてもよい。このとき、変形方向とは、中心部Oと各々の電極とを結ぶ方向である。
In addition, in the first embodiment, the
また、前記第1実施形態では、中心部Oから遠くに位置する電極22、34ほど直径が大きく、且つ、電極22、34の直径D1、D2が式(1)、(2)を満足するものとしたが、配線板および半導体素子の電極の直径(変形方向寸法)は適宜に設定されればよい。例えば、はんだ金属を溶融する際に各部材がどの程度温度上昇するのかを予め測定しておき、式(1)、(2)の溶融温度Tに代えて各部材の温度を用いてもよい。また、必要な電極数が少ない場合や要求される電極密度が低い場合、複数の電極の直径(変形方向寸法)を互いに等しくしてもよい。
In the first embodiment, the
また、前記第1実施形態では、絶縁性部材4の線膨張係数が300ppm/K以下であることが好ましく、弾性率が30Mpa以下であることが好ましいとしたが、絶縁性部材4の各特性は、配線板2、半導体素子3および接続部51の材質や形状、特性等に応じて適宜に設定されればよい。
Further, in the first embodiment, the linear expansion coefficient of the insulating member 4 is preferably 300 ppm/K or less, and the elastic modulus is preferably 30 MPa or less, but each characteristic of the insulating member 4 is The
また、前記第2実施形態では、絶縁性部材4が連結部6を貫通することにより、絶縁性部材4が配線板2および半導体素子3に対してXY平面内で移動不能となっているものとしたが、連結部は、絶縁性部材4の外側において配線板2と半導体素子3とを連結するものであってもよい。また、絶縁性部材4を囲むように複数の連結部を配置することにより、絶縁性部材4を配線板2および半導体素子3に対してXY平面内で移動不能としてもよい。
Further, in the second embodiment, since the insulating member 4 penetrates the connecting
その他、本発明を実施するための最良の構成、方法などは、以上の記載で開示されているが、本発明は、これに限定されるものではない。すなわち、本発明は、主に特定の実施形態に関して特に図示され、且つ、説明されているが、本発明の技術的思想および目的の範囲から逸脱することなく、以上述べた実施形態に対し、当業者が様々な変形を加えることができるものである。 Besides, the best configuration, method, and the like for carrying out the present invention have been disclosed in the above description, but the present invention is not limited thereto. That is, the present invention is mainly illustrated and described mainly with respect to specific embodiments, but is not limited to the embodiments described above without departing from the technical idea and the scope of the object of the present invention. Those skilled in the art can make various modifications.
従って、上記に開示した形状、材質などを限定した記載は、本発明の理解を容易にするために例示的に記載したものであり、本発明を限定するものではない。それらの形状、材質などの限定の一部、もしくは全部の限定を外した部材の名称での記載は、本発明に含まれるものである。 Therefore, the description of limiting the shape, the material, and the like disclosed above is given as an example for facilitating the understanding of the present invention, and does not limit the present invention. The description of the members whose names exclude some or all of the limitations of their shapes and materials are included in the present invention.
以下、本発明の実施例について説明する。 Examples of the present invention will be described below.
前記第1実施形態の半導体ユニット1Aにおいて、絶縁性部材4の弾性率を1、10、30、100MPaのいずれかに設定するとともに、線膨張係数を30、100、300ppm/Kのいずれかに設定し、これらを実施例1〜11とした。各実施例の特性は表1および図6に示す通りである。
In the
上記の実施例1〜11について、温度上昇と温度低下とを繰り返し、はんだ接続部51を繰り返し変形させた際の耐久性をシミュレーションにより評価した。尚、温度は100℃〜―40℃の間で変化させた。はんだ接続部51が破断に至るまでの温度上昇と温度低下のサイクル数(破断サイクル)を表1に示す。
With respect to the above Examples 1 to 11, the temperature rise and the temperature decrease were repeated, and the durability when the
実施例1〜8において、破断サイクルが2000回以上となり、特に良好な結果が得られた。即ち、線膨張係数300ppm/K以下かつ弾性率10MPaの条件と、線膨張係数100ppm/K以下かつ弾性率30MPaの条件と、において特に良好な結果が得られた(図6において破線で囲まれた領域)。また、実施例9〜11においても、破断サイクルが300回以上となり、良好な結果が得られた。 In Examples 1 to 8, the break cycle was 2000 times or more, and particularly good results were obtained. That is, particularly good results were obtained under the conditions of a linear expansion coefficient of 300 ppm/K or less and an elastic modulus of 10 MPa and a condition of a linear expansion coefficient of 100 ppm/K or less and an elastic modulus of 30 MPa (enclosed by a broken line in FIG. 6). region). Further, also in Examples 9 to 11, the break cycle was 300 times or more, and good results were obtained.
1A、1B 半導体ユニット
2 配線板
22 電極
3 半導体素子
34 電極
4 絶縁性部材
41 貫通孔
5 電気接続部
51 はんだ接続部
6 連結部
O 中心部(変形基準位置)
1A,
Claims (11)
前記配線板と前記半導体素子との間に配置される絶縁性部材をさらに備え、
前記絶縁性部材には、前記配線板と前記半導体素子との対向方向に沿って延在する複数の貫通孔が形成され、
前記電気接続部は、前記複数の貫通孔のそれぞれを通過するはんだ接続部を有して構成されていることを特徴とする半導体ユニット。 A semiconductor unit comprising a wiring board, a semiconductor element arranged so as to overlap the wiring board, and an electrical connecting portion connecting an electrode of the wiring board and an electrode of the semiconductor element,
Further comprising an insulating member arranged between the wiring board and the semiconductor element,
The insulating member is formed with a plurality of through holes extending along the facing direction of the wiring board and the semiconductor element,
The semiconductor unit, wherein the electrical connection portion is configured to have a solder connection portion that passes through each of the plurality of through holes.
前記配線板と前記半導体素子との間に、これらの対向方向に沿って延在する複数の貫通孔が形成された絶縁性部材を配置し、
はんだ金属を溶融することにより、前記複数の貫通孔のそれぞれを通過するはんだ接続部を形成し、複数の当該はんだ接続部によって前記電気接続部を構成することを特徴とする半導体ユニット製造方法。 Semiconductor unit manufacturing method for manufacturing a semiconductor unit including a wiring board, a semiconductor element arranged so as to overlap with the wiring board, and an electrical connecting portion connecting an electrode of the wiring board and an electrode of the semiconductor element And
Between the wiring board and the semiconductor element, an insulating member having a plurality of through holes extending along the facing direction thereof is arranged,
A method of manufacturing a semiconductor unit, comprising: melting a solder metal to form a solder connection portion that passes through each of the plurality of through holes, and configuring the electrical connection portion by the plurality of solder connection portions.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018223718A JP2020088274A (en) | 2018-11-29 | 2018-11-29 | Semiconductor unit, electronic device, and semiconductor unit manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018223718A JP2020088274A (en) | 2018-11-29 | 2018-11-29 | Semiconductor unit, electronic device, and semiconductor unit manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020088274A true JP2020088274A (en) | 2020-06-04 |
Family
ID=70908880
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018223718A Withdrawn JP2020088274A (en) | 2018-11-29 | 2018-11-29 | Semiconductor unit, electronic device, and semiconductor unit manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020088274A (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0529390A (en) * | 1991-07-19 | 1993-02-05 | Fujitsu Ltd | Manufacture of multichip module |
JPH1197481A (en) * | 1997-09-17 | 1999-04-09 | Fujitsu Ltd | Method for mounting semiconductor element and element mounting sheet using the same |
JP2001298124A (en) * | 2001-04-09 | 2001-10-26 | Hitachi Ltd | Bga-type semiconductor device and substrate for packaging the same |
JP2005012022A (en) * | 2003-06-19 | 2005-01-13 | Ricoh Co Ltd | Flip chip packaging body and method for packaging flip chip |
JP2007149930A (en) * | 2005-11-28 | 2007-06-14 | Renesas Technology Corp | Electronic apparatus and manufacturing method thereof |
WO2015198836A1 (en) * | 2014-06-27 | 2015-12-30 | ソニー株式会社 | Semiconductor device and manufacturing method therefor |
-
2018
- 2018-11-29 JP JP2018223718A patent/JP2020088274A/en not_active Withdrawn
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0529390A (en) * | 1991-07-19 | 1993-02-05 | Fujitsu Ltd | Manufacture of multichip module |
JPH1197481A (en) * | 1997-09-17 | 1999-04-09 | Fujitsu Ltd | Method for mounting semiconductor element and element mounting sheet using the same |
JP2001298124A (en) * | 2001-04-09 | 2001-10-26 | Hitachi Ltd | Bga-type semiconductor device and substrate for packaging the same |
JP2005012022A (en) * | 2003-06-19 | 2005-01-13 | Ricoh Co Ltd | Flip chip packaging body and method for packaging flip chip |
JP2007149930A (en) * | 2005-11-28 | 2007-06-14 | Renesas Technology Corp | Electronic apparatus and manufacturing method thereof |
WO2015198836A1 (en) * | 2014-06-27 | 2015-12-30 | ソニー株式会社 | Semiconductor device and manufacturing method therefor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6354831B2 (en) | Semiconductor device, method for assembling semiconductor device, component for semiconductor device, and unit module | |
US7804170B2 (en) | Semiconductor device and method of designing the same | |
JP4710735B2 (en) | Manufacturing method of electronic device | |
US7038313B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2009295959A (en) | Semiconductor device, and method for manufacturing thereof | |
JP6937845B2 (en) | Semiconductor device | |
JP7280789B2 (en) | power module | |
JP5950684B2 (en) | Semiconductor device | |
JP6200759B2 (en) | Semiconductor device and manufacturing method thereof | |
CN108028227A (en) | The method of surface mount device and this device of attachment | |
JP2020088274A (en) | Semiconductor unit, electronic device, and semiconductor unit manufacturing method | |
CN117855153A (en) | Semiconductor device with a semiconductor layer having a plurality of semiconductor layers | |
JP2014120592A (en) | Power module | |
JP5585518B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2014209614A (en) | Heat radiator for electronic component | |
JP3215254B2 (en) | High power semiconductor devices | |
JP5127617B2 (en) | Semiconductor device | |
JP2007250772A (en) | Electronic control apparatus | |
KR102081200B1 (en) | Heat radiating structure and method for constructing heat radiating system | |
JP7495902B2 (en) | Semiconductor Package | |
JP5777175B2 (en) | Electronic circuit board and its assembly method | |
JP7207476B2 (en) | Electronic components with metal caps | |
JP2011071550A (en) | Electronic apparatus | |
WO2014045711A1 (en) | Semiconductor module | |
JP5181369B2 (en) | Electronic circuit board and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210819 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220802 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230110 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20230308 |