JP2020088182A - Semiconductor laser array device - Google Patents

Semiconductor laser array device Download PDF

Info

Publication number
JP2020088182A
JP2020088182A JP2018220855A JP2018220855A JP2020088182A JP 2020088182 A JP2020088182 A JP 2020088182A JP 2018220855 A JP2018220855 A JP 2018220855A JP 2018220855 A JP2018220855 A JP 2018220855A JP 2020088182 A JP2020088182 A JP 2020088182A
Authority
JP
Japan
Prior art keywords
array device
semiconductor laser
laser array
groove
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018220855A
Other languages
Japanese (ja)
Inventor
篤範 持田
Atsunori Mochida
篤範 持田
信一郎 能崎
Shinichiro Nozaki
信一郎 能崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2018220855A priority Critical patent/JP2020088182A/en
Publication of JP2020088182A publication Critical patent/JP2020088182A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

To provide a semiconductor laser array device having a plurality of light emitting parts capable of achieving reduction in warpage and high output.SOLUTION: A semiconductor laser array device 10 includes a substrate 101, and a laminate 100. The laminate 100 includes: a first semiconductor layer (an n-side clad layer 102) of a first conductivity type; an active layer 103; and a second semiconductor layer (a p-side clad layer 104 and a p-side contact layer 105) of a second conductivity type different from the first conductivity type. The laminate 100 has at least three light emitting parts 131 to 133. Between two light emitting parts adjacent to each other, groove parts 141, 142 dividing the laminate are formed. The groove parts 141, 142 extend from an upper surface to a lower surface of the laminate 100. The ratio of the capacity of the groove part 141 to the sum of the capacity of the groove part 141 and the volume of the laminate 100 between two groove pats 141, 142 adjacent to each other is 20% or more, and the distance between the centers of two adjacent light emitting parts is 200 μm or more.SELECTED DRAWING: Figure 1

Description

本開示は、半導体レーザアレイ装置に関する。 The present disclosure relates to a semiconductor laser array device.

従来、ワットクラスの高出力レーザ光源として、複数の発光部を有するレーザアレイ部を単一の基板上に形成したモノリシックな半導体レーザアレイ装置が知られている。このような半導体レーザアレイ装置において、隣り合う二つの発光部間に溝を設けることで、発光部間の熱干渉の抑制が図られ、高い光出力を得ることができる。 Conventionally, as a watt class high-power laser light source, a monolithic semiconductor laser array device in which a laser array portion having a plurality of light emitting portions is formed on a single substrate is known. In such a semiconductor laser array device, by providing a groove between two adjacent light emitting portions, thermal interference between the light emitting portions can be suppressed and a high light output can be obtained.

例えば、特許文献1には、溝が形成されたエピタキシャル積層体を備え、エピタキシャル積層体の一つの層が当該溝によって部分的に除去されたブロードエリアレーザが開示されている。以下、特許文献1に開示されたブロードエリアレーザについて、図面を用いて簡単に説明する。図7は、特許文献1に開示されたブロードエリアレーザ1001の構成を示す模式的な断面図である。 For example, Patent Document 1 discloses a broad area laser including an epitaxial layered body in which a groove is formed, and one layer of the epitaxial layered body is partially removed by the groove. The broad area laser disclosed in Patent Document 1 will be briefly described below with reference to the drawings. FIG. 7 is a schematic cross-sectional view showing the configuration of the broad area laser 1001 disclosed in Patent Document 1.

図7に示されるように、特許文献1に開示されたブロードエリアレーザ1001は、下面1023と、上面1022を有するエピタキシャル積層体1002を備え、エピタキシャル積層体1002はビーム生成活性層1021を含んでいる。エピタキシャル積層体1002は上面1022から下面1023の方向に沿って複数の溝1003を有しており、溝1003においては、エピタキシャル積層体1002の少なくとも1つの層が部分的に除去されている。エピタキシャル積層体1002の上面は複数のリッジ1004を有しており、それぞれ溝1003と接しているので、エピタキシャル積層体1002の上面側はストライプ状に構成されている。リッジ1004の幅d1及び溝1003の幅d2は、それぞれ最大で20μmである。 As shown in FIG. 7, a broad area laser 1001 disclosed in Patent Document 1 includes an epitaxial layered body 1002 having a lower surface 1023 and an upper surface 1022, and the epitaxial layered body 1002 includes a beam generating active layer 1021. .. The epitaxial stacked body 1002 has a plurality of grooves 1003 along the direction from the upper surface 1022 to the lower surface 1023, and in the groove 1003, at least one layer of the epitaxial stacked body 1002 is partially removed. Since the upper surface of the epitaxial stacked body 1002 has a plurality of ridges 1004 and is in contact with each of the grooves 1003, the upper surface side of the epitaxial stacked body 1002 has a stripe shape. The maximum width d1 of the ridge 1004 and the maximum width d2 of the groove 1003 are 20 μm.

さらに、エピタキシャル積層体1002の上面1022には、誘電性のパッシベーション部1009がリッジ1004の上部以外に配置され、絶縁分離されており、リッジ1004の上には発光部に流れる電流供給用のそれぞれ端子層1005が配置されている。これにより、複数のリッジ1004の下方にそれぞれ位置する複数の発光部からレーザ光が出射される。 Further, on the upper surface 1022 of the epitaxial layered structure 1002, a dielectric passivation portion 1009 is arranged except for the upper portion of the ridge 1004 and is insulated and separated. Above the ridge 1004, respective terminals for supplying a current flowing to the light emitting portion are provided. Layer 1005 is disposed. As a result, laser light is emitted from the plurality of light emitting units located below the plurality of ridges 1004.

特許文献1に開示されたブロードエリアレーザ1001においては、本構成とすることにより、大電流時にレーザ光のレーザモードを数μmに狭める「熱レンズ効果」によって、リッジ1004が損傷する課題を解決しようとしている。また、特許文献1では、高出力時の効率を高めることができ、かつ、寿命を改善できるブロードエリアレーザを提供しようとしている。 In the broad area laser 1001 disclosed in Patent Document 1, with this configuration, it is possible to solve the problem that the ridge 1004 is damaged by the “thermal lens effect” that narrows the laser mode of the laser light to several μm at a large current. I am trying. Further, in Patent Document 1, an attempt is made to provide a broad area laser capable of improving efficiency at high output and improving life.

特表2013−501347号公報Japanese Patent Publication No. 2013-501347

しかしながら、特許文献1に開示されたブロードエリアレーザ1001においては、溝1003の幅d2が最大20μmと限定されていることから、数十ワットの光出力を実現し得る電流を供給する場合にはリッジ1004間で熱干渉が発生する。このため、特許文献1に開示されたブロードエリアレーザ1001では、高出力化を実現することができない。 However, in the broad area laser 1001 disclosed in Patent Document 1, since the width d2 of the groove 1003 is limited to a maximum of 20 μm, when supplying a current capable of realizing an optical output of several tens of watts, the ridge is used. Thermal interference occurs between 1004. Therefore, the broad area laser 1001 disclosed in Patent Document 1 cannot realize high output.

また、エピタキシャル積層体1002における各層の格子不整合などに起因して、ブロードエリアレーザ1001に反りが発生し得る。このような反りが発生した場合、複数の発光部からのレーザ光を合成する際に大きな課題となる。つまり、ブロードエリアレーザ1001の反りによって複数の発光部の高さにずれが生じる。この高さのずれに起因して、複数の発光部からのレーザ光を集光する際に、複数のレーザ光の結合効率が低下する。したがって、複数の発光部からの光を一点に集光させ難くなる。 Further, the broad area laser 1001 may be warped due to lattice mismatch of each layer in the epitaxial multilayer body 1002. When such a warp occurs, it becomes a big problem when combining laser beams from a plurality of light emitting units. In other words, the warp of the broad area laser 1001 causes the heights of the plurality of light emitting portions to shift. Due to this height shift, the coupling efficiency of the plurality of laser beams decreases when the laser beams from the plurality of light emitting units are condensed. Therefore, it becomes difficult to collect the light from the plurality of light emitting portions at one point.

本開示は、このような課題を解決するものであり、複数の発光部を有する半導体レーザアレイ装置において、反りの低減、及び、高出力化を実現することを目的とする。 The present disclosure solves such a problem, and an object of the present disclosure is to reduce warpage and achieve higher output in a semiconductor laser array device having a plurality of light emitting units.

上記課題を解決するために、本開示に係る半導体レーザアレイ装置の一態様は、基板と、前記基板の上方に配置される積層体とを備え、前記積層体は、前記基板の上方に配置される第1導電型の第1半導体層と、前記第1半導体層の上方に配置される活性層と、前記活性層の上方に配置され、前記第1導電型と異なる第2導電型の第2半導体層とを有し、前記積層体は、前記活性層に沿って配列され、各々がレーザ光を出射する少なくとも三つの発光部を有し、前記少なくとも三つの発光部のうち、隣り合う二つの発光部の間には、前記積層体を分断する溝部が形成され、前記溝部は、前記積層体の上方の面から、下方の面まで延び、かつ、隣り合う二つの前記溝部の間の前記積層体の体積と前記溝部の容積との和に対する前記溝部の容積の割合は20%以上であり、かつ、前記隣り合う二つの発光部の中心間距離は200μm以上である。 In order to solve the above problems, an aspect of a semiconductor laser array device according to the present disclosure includes a substrate and a stacked body arranged above the substrate, and the stacked body is arranged above the substrate. A first semiconductor layer of a first conductivity type, an active layer disposed above the first semiconductor layer, and a second conductivity type second layer disposed above the active layer and different from the first conductivity type. A semiconductor layer, the stacked body is arranged along the active layer, each has at least three light emitting portions for emitting laser light, two of the at least three light emitting portions adjacent to each other. Grooves that divide the stacked body are formed between the light emitting portions, and the groove extends from an upper surface of the stacked body to a lower surface of the stacked body, and the stacked body between two adjacent grooved portions. The ratio of the volume of the groove to the sum of the volume of the body and the volume of the groove is 20% or more, and the distance between the centers of the two adjacent light emitting units is 200 μm or more.

このように、各発光部の間隔が200μm以上離れていることにより、レーザ部相互間の熱干渉の効果を抑制することが可能となる。これにより、各発光部に供給する電流量を増大させることができるため、半導体レーザアレイ装置の高出力化が可能となる。また、発光部間に基板まで達する溝部を形成することで格子不整合歪を分断することができる。また、基板まで達する溝部の容積の割合を積層体の体積(つまり、隣り合う二つの溝部の間の積層体の体積)の20%以上とすることで半導体レーザアレイ装置の反り(つまり、基板の反り)を大幅に抑制し、反り量を5μm以下とすることが可能となる。これにより、複数の発光部から出射されるレーザ光をレンズなどで集光する際に、半導体レーザアレイ装置の反りによって結合効率が低下することを抑制できる。 As described above, the distance between the light emitting portions is 200 μm or more, so that the effect of thermal interference between the laser portions can be suppressed. As a result, the amount of current supplied to each light emitting unit can be increased, so that it is possible to increase the output of the semiconductor laser array device. Further, by forming a groove portion reaching the substrate between the light emitting portions, lattice mismatch strain can be divided. In addition, the warp of the semiconductor laser array device (that is, the substrate (Warp) can be significantly suppressed, and the amount of warp can be 5 μm or less. As a result, it is possible to prevent the coupling efficiency from decreasing due to the warp of the semiconductor laser array device when the laser light emitted from the plurality of light emitting units is condensed by the lens or the like.

また、本開示に係る半導体レーザアレイ装置の一態様は、前記基板は、窒化ガリウムであり、前記積層体は、窒化ガリウム系材料を含んでもよい。 Further, in one aspect of the semiconductor laser array device according to the present disclosure, the substrate may be gallium nitride, and the stacked body may include a gallium nitride-based material.

このように、窒化ガリウム系材料を含む半導体レーザアレイ装置では大きな反りが発生し得るが、各発光部間に溝部を形成することにより大幅に反りを低減することが可能となる。 As described above, although a large warp may occur in the semiconductor laser array device including the gallium nitride-based material, the warp can be significantly reduced by forming the groove portion between the light emitting portions.

また、本開示に係る半導体レーザアレイ装置の一態様において、前記三つ以上の発光部は、四つ以上の発光部を含んでもよい。 Further, in one aspect of the semiconductor laser array device according to the present disclosure, the three or more light emitting units may include four or more light emitting units.

発光部が増加することにより、半導体レーザアレイ装置の共振方向に対して垂直な方向(つまり、発光部の配列方向)の幅が長くなるため、基板の反りが増加し得るが、発光部間に溝部が配置され、かつ、溝部の容積を積層体の体積の20%以上とすることで、反り量を5μm以下にすることが可能となる。これにより、複数の発光部から出射されるレーザ光をレンズなどで集光する際に、半導体レーザアレイ装置の反りによって結合効率が低下することを抑制できる。 The increase in the number of light emitting portions increases the width in the direction perpendicular to the resonance direction of the semiconductor laser array device (that is, the arrangement direction of the light emitting portions), which may increase the warp of the substrate. By disposing the groove portion and setting the volume of the groove portion to be 20% or more of the volume of the laminated body, the warpage amount can be 5 μm or less. As a result, it is possible to prevent the coupling efficiency from decreasing due to the warp of the semiconductor laser array device when the laser light emitted from the plurality of light emitting units is condensed by the lens or the like.

また、本開示に係る半導体レーザアレイ装置の一態様において、前記溝部は、第1溝部と、前記第1溝部より幅が狭く、かつ、前記第1溝部より深い第2溝部とを有してもよい。 Further, in one aspect of the semiconductor laser array device according to the present disclosure, the groove may have a first groove and a second groove having a width narrower than the first groove and deeper than the first groove. Good.

これにより、幅が一定の溝部を形成する場合より、溝部の容積を削減できるため、積層体又は基板を除去する量を低減でき、かつ、半導体レーザアレイ装置の強度低下を抑制できる。また、第1溝部だけを形成する場合と比較して、より一層格子不整合歪を分断することができ、反り量をさらに低減することが可能となる。 As a result, the volume of the groove can be reduced as compared with the case where the groove having a constant width is formed, so that the amount of the laminated body or the substrate to be removed can be reduced and the reduction in strength of the semiconductor laser array device can be suppressed. Further, as compared with the case where only the first groove portion is formed, the lattice mismatch strain can be further divided, and the warpage amount can be further reduced.

また、本開示に係る半導体レーザアレイ装置の一態様において、前記第1溝部は、前記基板の主面又は前記基板の内部までの深さを有してもよい。 Further, in one aspect of the semiconductor laser array device according to the present disclosure, the first groove portion may have a depth to the main surface of the substrate or the inside of the substrate.

これにより、積層体と基板との接触面積を低減でき、かつ、深い溝部を形成できる。 As a result, the contact area between the stacked body and the substrate can be reduced, and a deep groove can be formed.

また、本開示に係る半導体レーザアレイ装置の一態様において、前記第1溝部は、前記第1半導体層の内部までの深さを有してもよい。 Further, in one aspect of the semiconductor laser array device according to the present disclosure, the first groove portion may have a depth to the inside of the first semiconductor layer.

このように、基板まで達する第2溝部を有するため、第1溝部が基板に達していなくとも格子不整合歪を分断することができる。 Since the second groove portion reaching the substrate is provided as described above, the lattice mismatch strain can be divided even if the first groove portion does not reach the substrate.

本開示によれば、複数の発光部を有する半導体レーザアレイ装置において、反りの低減、及び、高出力化を実現できる。 According to the present disclosure, in a semiconductor laser array device having a plurality of light emitting units, it is possible to reduce warpage and increase output.

図1は、実施の形態1に係る半導体レーザアレイ装置の構造を示す模式的な断面図である。FIG. 1 is a schematic cross-sectional view showing the structure of the semiconductor laser array device according to the first embodiment. 図2Aは、半導体レーザアレイ装置における溝部の容積の割合と半導体レーザアレイ装置の反り量との相関を示すグラフである。FIG. 2A is a graph showing the correlation between the ratio of the volume of the groove portion in the semiconductor laser array device and the warp amount of the semiconductor laser array device. 図2Bは、半導体レーザアレイ装置における溝部の容積の割合と半導体レーザアレイ装置10の反り量との相関を反りの要因毎に分離して示すグラフである。FIG. 2B is a graph showing the correlation between the ratio of the volume of the groove in the semiconductor laser array device and the amount of warpage of the semiconductor laser array device 10 separately for each factor of warpage. 図3は、従来技術の半導体レーザアレイ装置及び本実施の形態に係る半導体レーザアレイ装置の反り量を模式的に示す図である。FIG. 3 is a diagram schematically showing the warpage amount of the conventional semiconductor laser array device and the semiconductor laser array device according to the present embodiment. 図4Aは、実施の形態1に係る半導体レーザアレイ装置の製造方法の前半の各工程を示す模式的な断面図である。FIG. 4A is a schematic cross-sectional view showing each step of the first half of the method for manufacturing the semiconductor laser array device according to the first embodiment. 図4Bは、実施の形態1に係る半導体レーザアレイ装置の製造方法の後半の各工程を示す模式的な断面図である。FIG. 4B is a schematic cross-sectional view showing each step in the latter half of the method for manufacturing the semiconductor laser array device according to the first embodiment. 図5は、実施の形態2に係る半導体レーザアレイ装置の構造を示す模式的な断面図である。FIG. 5 is a schematic cross-sectional view showing the structure of the semiconductor laser array device according to the second embodiment. 図6は、実施の形態3に係る半導体レーザアレイ装置の構造を示す模式的な断面図である。FIG. 6 is a schematic sectional view showing the structure of the semiconductor laser array device according to the third embodiment. 図7は、特許文献1に開示されたブロードエリアレーザの構成を示す模式的な断面図である。FIG. 7 is a schematic cross-sectional view showing the configuration of the broad area laser disclosed in Patent Document 1.

以下、本開示の実施の形態について、図面を参照しながら説明する。なお、以下に説明する実施の形態は、いずれも本開示の一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、及び、構成要素の配置位置や接続形態などは、一例であって本開示を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。 Hereinafter, embodiments of the present disclosure will be described with reference to the drawings. It should be noted that each of the embodiments described below shows a specific example of the present disclosure. Therefore, the numerical values, shapes, materials, constituent elements, and the arrangement positions and connection forms of the constituent elements shown in the following embodiments are merely examples and do not limit the present disclosure. Therefore, among the constituent elements in the following embodiments, the constituent elements that are not described in the independent claims showing the highest concept of the present disclosure will be described as arbitrary constituent elements.

また、各図は模式図であり、必ずしも厳密に図示されたものではない。したがって、各図において縮尺等は必ずしも一致していない。なお、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。 In addition, each drawing is a schematic diagram and is not necessarily strictly illustrated. Therefore, the scales and the like do not necessarily match in each drawing. In each drawing, the substantially same components are designated by the same reference numerals, and overlapping description will be omitted or simplified.

また、本明細書において、「上方」及び「下方」という用語は、絶対的な空間認識における上方向(鉛直上方)及び下方向(鉛直下方)を指すものではなく、積層構成における積層順を基に相対的な位置関係により規定される用語として用いる。また、「上方」及び「下方」という用語は、2つの構成要素が互いに間隔をあけて配置されて2つの構成要素の間に別の構成要素が存在する場合のみならず、2つの構成要素が互いに接する状態で配置される場合にも適用される。 Further, in the present specification, the terms “upper” and “lower” do not refer to an upward direction (vertical upward) and a downward direction (vertical downward) in absolute space recognition, but are based on a stacking order in a stacked structure. Is used as a term defined by a relative positional relationship with. Also, the terms "upper" and "lower" refer to not only two components being spaced apart from each other and another component being present between the two components, but also two components. It also applies when they are placed in contact with each other.

(実施の形態1)
実施の形態1に係る半導体レーザアレイ装置について説明する。
(Embodiment 1)
The semiconductor laser array device according to the first embodiment will be described.

[1−1.構造]
まず、本実施の形態に係る半導体レーザアレイ装置の構造について図面を用いて説明する。図1は、本実施の形態に係る半導体レーザアレイ装置10の構造を示す模式的な断面図である。図1には、半導体レーザアレイ装置10のレーザ光の共振方向に垂直な断面が示されている。
[1-1. Construction]
First, the structure of the semiconductor laser array device according to the present embodiment will be described with reference to the drawings. FIG. 1 is a schematic cross-sectional view showing the structure of a semiconductor laser array device 10 according to this embodiment. FIG. 1 shows a cross section perpendicular to the resonance direction of the laser light of the semiconductor laser array device 10.

本実施の形態に係る半導体レーザアレイ装置10は、少なくとも三つの発光部131、132及び133を有するレーザアレイ素子である。本実施の形態では、半導体レーザアレイ装置10は、青紫色光から青色光までに対応する波長帯に含まれるレーザ光を出射し、例えば、レーザ加工用の光源として用いられる。半導体レーザアレイ装置の用途はレーザ加工に限定されない。半導体レーザアレイ装置は、例えば、レーザディスプレイ、レーザプリンタ、プロジェクタなどにも用いられてもよい。 The semiconductor laser array device 10 according to the present embodiment is a laser array element having at least three light emitting units 131, 132 and 133. In the present embodiment, the semiconductor laser array device 10 emits laser light included in a wavelength band corresponding to blue-violet light to blue light, and is used as a light source for laser processing, for example. The application of the semiconductor laser array device is not limited to laser processing. The semiconductor laser array device may be used in, for example, a laser display, a laser printer, a projector, or the like.

半導体レーザアレイ装置10は、図1に示されるように、基板101と、基板101の上方に配置される積層体100とを備える。本実施の形態では、半導体レーザアレイ装置10は、絶縁層106と、p電極107と、パッド電極108と、n電極109とをさらに備える。なお、図示しないが、半導体レーザアレイ装置10は、レーザ光の共振方向の両端面に、共振器を形成する反射面を備える。 As shown in FIG. 1, the semiconductor laser array device 10 includes a substrate 101 and a stacked body 100 arranged above the substrate 101. In this embodiment, the semiconductor laser array device 10 further includes an insulating layer 106, a p electrode 107, a pad electrode 108, and an n electrode 109. Although not shown, the semiconductor laser array device 10 includes reflecting surfaces forming a resonator on both end faces in the resonance direction of the laser light.

積層体100は、基板101の上方に配置される第1導電型の第1半導体層と、第1半導体層の上方に配置される活性層103と、活性層103の上方に配置される第1半導体層第1導電型と異なる第2導電型の第2半導体層とを有する。 The stacked body 100 includes a first semiconductor layer of the first conductivity type disposed above the substrate 101, an active layer 103 disposed above the first semiconductor layer, and a first semiconductor layer disposed above the active layer 103. The semiconductor layer has a second semiconductor layer of a second conductivity type different from the first conductivity type.

積層体100は、活性層103に沿って配列され、各々がレーザ光を出射する少なくとも三つの発光部を有する。本実施の形態では、半導体レーザアレイ装置10は、三つの発光部131、132及び133を有する。なお、発光部の個数は、三つ以上であればよく、半導体レーザアレイ装置10に要求される光出力に応じて適宜決定されればよい。三つの発光部131、132及び133のうち隣り合う二つの発光部の中心間距離Dcは200μm以上である。 The stacked body 100 has at least three light emitting portions that are arranged along the active layer 103 and that each emit laser light. In the present embodiment, the semiconductor laser array device 10 has three light emitting units 131, 132 and 133. The number of light emitting units may be three or more, and may be appropriately determined according to the optical output required of the semiconductor laser array device 10. The center-to-center distance Dc of two adjacent light emitting portions of the three light emitting portions 131, 132, and 133 is 200 μm or more.

少なくとも三つの発光部のうち、隣り合う二つの発光部の間には、積層体100を分断する溝部141及び142が形成される。本実施の形態では、発光部131と発光部132との間に溝部141が形成され、発光部132と発光部133との間に溝部142が形成される。溝部141及び142の各々は、積層体100における共振方向の両端面間において連続して形成される。これにより、積層体100は、溝部141及び142によって、第1レーザ部121、第2レーザ部122及び第3レーザ部123に分離される。第1レーザ部121、第2レーザ部122及び第3レーザ部123は、レーザアレイを形成する。 Grooves 141 and 142 that divide the stacked body 100 are formed between two adjacent light emitting units among at least three light emitting units. In this embodiment, a groove 141 is formed between the light emitting portion 131 and the light emitting portion 132, and a groove 142 is formed between the light emitting portion 132 and the light emitting portion 133. Each of the groove portions 141 and 142 is continuously formed between both end faces of the stacked body 100 in the resonance direction. As a result, the stacked body 100 is separated into the first laser section 121, the second laser section 122, and the third laser section 123 by the groove sections 141 and 142. The first laser section 121, the second laser section 122, and the third laser section 123 form a laser array.

溝部141及び142は、積層体100の基板101から遠い側の主面から、基板101から近い側の主面まで延びる。言い換えると、溝部141及び142は、積層体100の上方の面から、下方の面まで延びる。また、積層体100の隣り合う二つの溝部141及び142の間の体積に対する、溝部141及び142の各々の容積の割合は20%以上である。なお、溝部141及び142の容積とは、溝部141及び142のうち、基板101の積層体100が積層される主面より上方の部分の容積で定義される。また、溝部141の幅(図1の水平方向の寸法)とは、積層体100の側面間の距離で定義される。したがって、溝部141及び142に形成された絶縁層106が存在する部分も、溝部141及び142の一部である。 The groove portions 141 and 142 extend from the main surface of the stacked body 100 farther from the substrate 101 to the main surface nearer to the substrate 101. In other words, the grooves 141 and 142 extend from the upper surface of the stacked body 100 to the lower surface thereof. Further, the ratio of the volume of each of the groove portions 141 and 142 to the volume between two adjacent groove portions 141 and 142 of the stacked body 100 is 20% or more. The volumes of the grooves 141 and 142 are defined as the volumes of the portions of the grooves 141 and 142 above the main surface on which the stacked body 100 of the substrate 101 is stacked. Further, the width of the groove portion 141 (dimension in the horizontal direction in FIG. 1) is defined by the distance between the side surfaces of the stacked body 100. Therefore, the portion where the insulating layer 106 formed in the groove portions 141 and 142 is also a part of the groove portions 141 and 142.

第1レーザ部121〜第3レーザ部123の各々は、電流注入されて、レーザ発光を行うリッジ部125と、リッジ部125に沿って配置されるサポート部126とを備える。リッジ部125とサポート部126とは、分離溝127によって分離される。 Each of the first laser unit 121 to the third laser unit 123 includes a ridge portion 125 that is injected with a current and emits laser light, and a support portion 126 arranged along the ridge portion 125. The ridge portion 125 and the support portion 126 are separated by the separation groove 127.

基板101は、半導体レーザアレイ装置10の基材である。本実施の形態では、基板101は、厚さ100μmの窒化ガリウム(GaN)基板である。なお、基板101の厚さは、100μmに限定されず、例えば、50μm以上、120μm以下であってもよい。 The substrate 101 is a base material of the semiconductor laser array device 10. In this embodiment, the substrate 101 is a gallium nitride (GaN) substrate having a thickness of 100 μm. The thickness of the substrate 101 is not limited to 100 μm, and may be, for example, 50 μm or more and 120 μm or less.

第1半導体層は、第1導電型の半導体層であり、基板101の上方に配置される。本実施の形態では、第1半導体層は、n側クラッド層102を含む。 The first semiconductor layer is a semiconductor layer of the first conductivity type and is arranged above the substrate 101. In the present embodiment, the first semiconductor layer includes the n-side cladding layer 102.

n側クラッド層102は、本実施の形態では、厚さ3μmのn−Al0.2Ga0.8Nからなる層である。なお、n側クラッド層102の構成はこれに限定されない。n側クラッド層102の厚さは、0.5μm以上4.0μm以下であってもよく、組成は、n−AlGa1−xN(0<x<1)であってもよい。 In the present embodiment, the n-side cladding layer 102 is a layer made of n-Al 0.2 Ga 0.8 N having a thickness of 3 μm. The configuration of the n-side cladding layer 102 is not limited to this. The thickness of the n-side cladding layer 102 may be 0.5 μm or more and 4.0 μm or less, and the composition may be n-Al x Ga 1-x N (0<x<1).

活性層103は、第1半導体層の上方に配置される発光層である。本実施の形態では、活性層103は、In0.18Ga0.82Nからなる厚さ5nmの井戸層とGaNからなる厚さ10nmの障壁層とが交互に積層された量子井戸活性層であり、2層の井戸層を有する。このような活性層103を備えることにより、半導体レーザアレイ装置10は、波長が約450nmの青色レーザ光を出射できる。活性層103の構成はこれに限定されず、InGa1―xN(0<x<1)からなる井戸層とAlInGa1―x―yN(0≦x+y≦1)からなる障壁層とが交互に積層された量子井戸活性層であればよく、また、井戸層の数も2層に限定されず、1層でも3層以上でも同様の効果を得ることができる。また、400nmから450nmの波長帯、つまり、青紫色光から青色光までの波長帯においても同様の効果を得ることができる。なお、活性層103は量子井戸活性層の上方及び下方の少なくとも一方に形成されたガイド層を含んでもよい。活性層103のうち電流通路となる領域、つまり、リッジ部125の下方の領域が発光する。したがって、フロント側の共振器端面における活性層103の側面のうち、リッジ部125の下方の領域が発光部を形成する。 The active layer 103 is a light emitting layer arranged above the first semiconductor layer. In the present embodiment, the active layer 103 is a quantum well active layer in which a well layer of In 0.18 Ga 0.82 N having a thickness of 5 nm and a barrier layer of GaN having a thickness of 10 nm are alternately stacked. Yes, it has two well layers. By including such an active layer 103, the semiconductor laser array device 10 can emit blue laser light having a wavelength of about 450 nm. The structure of the active layer 103 is not limited to this, and includes a well layer made of In x Ga 1-x N (0<x<1) and Al x In y Ga 1-x-y N (0≦x+y≦1). The number of well layers is not limited to two, and the same effect can be obtained with one layer or three or more layers. Also, the same effect can be obtained in the wavelength band of 400 nm to 450 nm, that is, in the wavelength band of blue-violet light to blue light. The active layer 103 may include a guide layer formed on at least one of above and below the quantum well active layer. A region of the active layer 103 that serves as a current path, that is, a region below the ridge portion 125 emits light. Therefore, a region below the ridge 125 on the side surface of the active layer 103 at the front end facet of the resonator forms a light emitting portion.

第2半導体層は、第1導電型と異なる第2導電型の半導体層であり、活性層103の上方に配置される。本実施の形態では、第2半導体層には、p側クラッド層104及びp側コンタクト層105が含まれる。 The second semiconductor layer is a semiconductor layer of a second conductivity type different from the first conductivity type, and is arranged above the active layer 103. In this embodiment, the second semiconductor layer includes the p-side cladding layer 104 and the p-side contact layer 105.

第2半導体層(つまり、p側クラッド層104及びp側コンタクト層105)は、電流通路となる複数のリッジ部125と、リッジ部125の両側に配置された電流通路とならないサポート部126とを備える。このようなサポート部126を備えることにより、半導体レーザアレイ装置10をジャンクションダウン実装する際に、リッジ部125に荷重が集中することによって生じる応力を低減できる。 The second semiconductor layer (that is, the p-side cladding layer 104 and the p-side contact layer 105) includes a plurality of ridge portions 125 that serve as current passages, and support portions 126 that are arranged on both sides of the ridge portion 125 and do not serve as current passages. Prepare By providing such a support portion 126, it is possible to reduce the stress generated by the concentration of the load on the ridge portion 125 when the semiconductor laser array device 10 is mounted in the junction-down manner.

本実施の形態では、リッジ部125の幅は、20μmである。なお、リッジ部125の幅は、これに限定されず、例えば、5μm以上、50μm以下であってもよい。 In the present embodiment, the width of the ridge portion 125 is 20 μm. The width of the ridge portion 125 is not limited to this, and may be, for example, 5 μm or more and 50 μm or less.

サポート部126の上面の基板101からの高さは、リッジ部125の上面の基板101からの高さと等しい。これより、半導体レーザアレイ装置10をジャンクションダウン実装する際に、リッジ部125に荷重が集中することによって生じる応力をより確実に低減できる。なお、ここで、基板101からサポート部126の上面までの高さと、基板101からリッジ部125の上面までの高さとが等しいとの記載が示す構成には、これらの高さが完全に一致している構成だけでなく、これらの高さが略等しい構成も含まれる。例えば、これらの高さに、第2半導体層の厚さの10%程度以下の誤差がある構成も含まれる。 The height of the upper surface of the support portion 126 from the substrate 101 is equal to the height of the upper surface of the ridge portion 125 from the substrate 101. As a result, when the semiconductor laser array device 10 is mounted in the junction-down manner, the stress caused by the concentration of the load on the ridge portion 125 can be reduced more reliably. Note that, here, the heights from the substrate 101 to the upper surface of the support portion 126 and the height from the substrate 101 to the upper surface of the ridge portion 125 are equal to each other in the configuration described above. In addition to the above configuration, a configuration in which these heights are substantially equal is also included. For example, a configuration in which these heights have an error of about 10% or less of the thickness of the second semiconductor layer is also included.

本実施の形態では、サポート部126の幅(図1における水平方向の幅)は、70μmである。なお、サポート部126の幅は、これに限定されず、30μm以上、200μm以下であってもよい。当該幅を30μm以上とすることで、半導体レーザアレイ装置10をジャンクションダウン実装する際に、リッジ部125に生じる応力を確実に低減できる。また、当該幅を200μm以下とすることで、隣り合う発光部間の距離を低減できるため、複数の発光部から出力されるレーザ光の結合を容易化できる。 In the present embodiment, the width of support portion 126 (width in the horizontal direction in FIG. 1) is 70 μm. The width of the support portion 126 is not limited to this, and may be 30 μm or more and 200 μm or less. By setting the width to 30 μm or more, it is possible to reliably reduce the stress generated in the ridge portion 125 when the semiconductor laser array device 10 is mounted in the junction down manner. Further, by setting the width to 200 μm or less, the distance between the adjacent light emitting units can be reduced, so that the coupling of the laser light output from the plurality of light emitting units can be facilitated.

第2半導体層には、リッジ部125とサポート部126とを分離する分離溝127が形成されている。分離溝127により、リッジ部125に電流及び光を閉じ込めることができる。本実施の形態では、分離溝127の幅及び深さは、それぞれ、10μm及び1μmである。なお、分離溝127の構成は、これに限定されない。分離溝127の幅は、5μm以上、30μm以下であってもよい。また、分離溝127の深さは、0.4μm以上で、発光部である活性層103に到達しない深さであってもよい。第2半導体層の厚さが2.0μmより大きい場合には、分離溝127の深さは、2.0μm以下であってもよい。 A separation groove 127 that separates the ridge portion 125 and the support portion 126 is formed in the second semiconductor layer. The separation groove 127 can confine current and light in the ridge portion 125. In the present embodiment, the width and depth of the separation groove 127 are 10 μm and 1 μm, respectively. The configuration of the separation groove 127 is not limited to this. The width of the separation groove 127 may be 5 μm or more and 30 μm or less. In addition, the depth of the separation groove 127 may be 0.4 μm or more, and may be a depth that does not reach the active layer 103 which is the light emitting portion. When the thickness of the second semiconductor layer is larger than 2.0 μm, the depth of the separation groove 127 may be 2.0 μm or less.

p側クラッド層104は、第2半導体層に含まれるクラッド層であり、本実施の形態では、p−Al0.2Ga0.8Nからなる厚さ3nmの層と、GaNからなる厚さ3nmの層とが交互に100層ずつ積層された厚さ0.6μmの超格子層である。なお、p側クラッド層104の構成はこれに限定されない。p側クラッド層104の厚さは、0.3μm以上、1μm以下であってもよく、組成は、p−AlGa1−xN(0<x<1)であってもよい。 The p-side clad layer 104 is a clad layer included in the second semiconductor layer, and in the present embodiment, a p-Al 0.2 Ga 0.8 N layer having a thickness of 3 nm and a GaN layer having a thickness of 3 nm. It is a superlattice layer having a thickness of 0.6 μm, in which 100 layers each having 3 nm layers are alternately laminated. The configuration of the p-side cladding layer 104 is not limited to this. The thickness of the p-side cladding layer 104 may be 0.3 μm or more and 1 μm or less, and the composition thereof may be p-Al x Ga 1-x N (0<x<1).

p側コンタクト層105は、第2半導体層に含まれ、p側クラッド層104の上方に配置されるコンタクト層である。本実施の形態では、p側コンタクト層105は、厚さ10nmのp−GaNからなる層である。なお、p側コンタクト層105の構成はこれに限定されない。p側コンタクト層105の厚さは、5nm以上、0.5μm以下の層であってもよい。 The p-side contact layer 105 is a contact layer included in the second semiconductor layer and arranged above the p-side cladding layer 104. In the present embodiment, the p-side contact layer 105 is a layer made of p-GaN having a thickness of 10 nm. The configuration of the p-side contact layer 105 is not limited to this. The p-side contact layer 105 may have a thickness of 5 nm or more and 0.5 μm or less.

絶縁層106は、第2半導体層の上方に配置されるパッド電極108と第2半導体層との間を絶縁する層である。絶縁層106は、溝部141及び142、並びに、分離溝127にも配置される。また、絶縁層106は、リッジ部125の上方に、p側コンタクト層105とp電極107とを接触させるための開口部を有する。なお、絶縁層106の開口部は、スリット状の形状を有してもよい。本実施の形態では、絶縁層106は、厚さ200nmのSiOからなる層である。なお、絶縁層106の構成はこれに限定されない。絶縁層106の厚さは、100nm以上、500nm以下であってもよい。 The insulating layer 106 is a layer that insulates between the pad electrode 108 arranged above the second semiconductor layer and the second semiconductor layer. The insulating layer 106 is also arranged in the groove portions 141 and 142 and the separation groove 127. In addition, the insulating layer 106 has an opening above the ridge portion 125 for contacting the p-side contact layer 105 and the p-electrode 107. Note that the opening of the insulating layer 106 may have a slit shape. In this embodiment, the insulating layer 106 is a layer of SiO 2 having a thickness of 200 nm. Note that the structure of the insulating layer 106 is not limited to this. The thickness of the insulating layer 106 may be 100 nm or more and 500 nm or less.

p電極107は、p側コンタクト層105の上方に配置され、p側コンタクト層105とオーミック接触する電極である。p電極107は、リッジ部125の上方に配置される。つまり、p電極107は、絶縁層106の開口部に配置される。なお、p電極107は、絶縁層106の上方にも配置されてもよい。p電極107は、絶縁層106の開口部において、p側コンタクト層105と接触する。本実施の形態では、p電極107は、p側コンタクト層105側から順にPd、及びPtが積層された積層膜である。p電極107の構成はこれに限定されない。p電極107は、例えば、Cr、Ti、Ni、Pd、Pt及びAuの少なくとも一つで形成された単層膜又は多層膜であってもよい。 The p-electrode 107 is an electrode that is disposed above the p-side contact layer 105 and is in ohmic contact with the p-side contact layer 105. The p-electrode 107 is arranged above the ridge portion 125. That is, the p-electrode 107 is arranged in the opening of the insulating layer 106. The p-electrode 107 may be arranged above the insulating layer 106. The p-electrode 107 contacts the p-side contact layer 105 at the opening of the insulating layer 106. In the present embodiment, the p-electrode 107 is a laminated film in which Pd and Pt are laminated in order from the p-side contact layer 105 side. The configuration of the p-electrode 107 is not limited to this. The p-electrode 107 may be, for example, a single layer film or a multilayer film formed of at least one of Cr, Ti, Ni, Pd, Pt and Au.

パッド電極108は、p電極107の上方に配置されたパッド状の電極である。本実施の形態では、パッド電極108は、p電極107側から順にTi及びAuが積層された積層膜であり、リッジ部125、サポート部126、及び、分離溝127の上方に配置される。また、パッド電極108は、溝部141及び142の上方にも配置されてもよい。さらに、パッド電極108の構成はこれに限定されない。パッド電極108は、例えば、Ti、Pt及びAu、Ni及びAuなどの積層膜であってもよい。 The pad electrode 108 is a pad-shaped electrode arranged above the p-electrode 107. In the present embodiment, the pad electrode 108 is a laminated film in which Ti and Au are laminated in order from the p electrode 107 side, and is arranged above the ridge portion 125, the support portion 126, and the separation groove 127. The pad electrode 108 may also be arranged above the groove portions 141 and 142. Furthermore, the structure of the pad electrode 108 is not limited to this. The pad electrode 108 may be, for example, a laminated film of Ti, Pt and Au, Ni and Au, or the like.

n電極109は、基板101の下方に配置される電極である。本実施の形態では、n電極109は、基板101側から順にTi、Pt及びAuが積層された積層膜である。n電極109の構成はこれに限定されない。n電極109は、他の導電材料で形成されてもよい。 The n-electrode 109 is an electrode arranged below the substrate 101. In the present embodiment, the n-electrode 109 is a laminated film in which Ti, Pt and Au are laminated in order from the substrate 101 side. The structure of the n-electrode 109 is not limited to this. The n-electrode 109 may be made of another conductive material.

[1−2.作用及び効果]
本実施の形態に係る半導体レーザアレイ装置10の作用及び効果について図1、図2A及び図2Bを使用しながら説明する。
[1-2. Action and effect]
The operation and effect of the semiconductor laser array device 10 according to the present embodiment will be described with reference to FIGS. 1, 2A and 2B.

まず、図2Aの説明を行う。図2Aは、半導体レーザアレイ装置10における溝部の容積の割合と半導体レーザアレイ装置10の反り量との相関を示すグラフである。図2Aに示される曲線は、黒丸印で示される実測データをフィッティングすることによって得られるグラフである。 First, FIG. 2A will be described. FIG. 2A is a graph showing the correlation between the ratio of the volume of the groove portion in the semiconductor laser array device 10 and the warp amount of the semiconductor laser array device 10. The curve shown in FIG. 2A is a graph obtained by fitting actual measurement data indicated by black circles.

ここで、溝部の容積の割合は、隣り合う二つの溝部の間の積層体の体積と溝部の容積との和に対する、溝部の容積の割合を意味する。また、溝部の容積とは、溝部のうち、基板101の積層体100が積層される主面より上方の部分の容積を意味する。図2Aに示されるグラフでは、横軸が当該割合を示し、縦軸が、半導体レーザアレイ装置10の反り量を示す。本実施の形態では、当該割合は、図1における溝部141の幅A1と第2レーザ部122の幅A2とを用いて以下の式(1)で表される割合とほぼ等しい。 Here, the ratio of the volume of the groove portion means the ratio of the volume of the groove portion to the sum of the volume of the laminated body between two adjacent groove portions and the volume of the groove portion. The volume of the groove means the volume of the portion of the groove above the main surface on which the stacked body 100 of the substrate 101 is stacked. In the graph shown in FIG. 2A, the horizontal axis represents the ratio and the vertical axis represents the warp amount of the semiconductor laser array device 10. In the present embodiment, the ratio is approximately equal to the ratio represented by the following equation (1) using the width A1 of the groove portion 141 and the width A2 of the second laser portion 122 in FIG.

(A1/(A1+A2))・・・(1) (A1/(A1+A2)) (1)

なお、幅A1として溝部141の幅を用いたが、溝部142の幅を用いてもよい。同様に、幅A2は第2レーザ部122の幅を用いたが、第1レーザ部121又は第3レーザ部123の幅を用いてもよい。 Although the width of the groove 141 is used as the width A1, the width of the groove 142 may be used. Similarly, although the width A2 is the width of the second laser section 122, the width of the first laser section 121 or the third laser section 123 may be used.

図2Aに示されるように、式(1)で示される割合が増加するにしたがって、半導体レーザアレイ装置10の反り量が減少する。この原因は、式(1)で示される割合が増加することで、GaNからなる基板101とAlGaNからなるn側クラッド層102との接触面積の基板101の主面の全面積に対する割合が低下し、格子定数の異なる材料が接触することにより発生する格子不整合歪を抑制することができるからである。また、格子不整合歪は、基板101と格子定数が異なる積層膜が厚くなるにしたがって、大きくなる性質を有している。このため、格子不整合歪を低減するには、基板101と積層体100との接触面積の割合を低下すること、及び、格子定数が異なる積層膜を少なくすることが重要となる。 As shown in FIG. 2A, the warp amount of the semiconductor laser array device 10 decreases as the ratio shown by the equation (1) increases. The reason for this is that the ratio shown by the equation (1) increases, and the ratio of the contact area between the substrate 101 made of GaN and the n-side cladding layer 102 made of AlGaN to the total area of the main surface of the substrate 101 decreases. This is because it is possible to suppress the lattice mismatch strain caused by the contact of materials having different lattice constants. Further, the lattice mismatch strain has a property of increasing as the thickness of the laminated film having a lattice constant different from that of the substrate 101 increases. Therefore, in order to reduce the lattice mismatch strain, it is important to reduce the ratio of the contact area between the substrate 101 and the laminated body 100 and to reduce the number of laminated films having different lattice constants.

ここで、図2Bを説明する。図2Bは、半導体レーザアレイ装置10における溝部の容積の割合と半導体レーザアレイ装置10の反り量との相関を反りの要因毎に分離して示すグラフである。 Here, FIG. 2B will be described. FIG. 2B is a graph showing the correlation between the ratio of the volume of the groove portion in the semiconductor laser array device 10 and the warp amount of the semiconductor laser array device 10 separately for each warp factor.

図2Bに示される実線の曲線は、図2Aに示される曲線と同一の曲線であり、半導体レーザアレイ装置10における溝部の容積の割合と半導体レーザアレイ装置の反り量との相関を示す。図2Bでは、反り量を上述した二つの格子不整合歪の要因毎に分離して示している。図2Bにおいて一点鎖線で示されるグラフは、基板101と積層体100との界面歪(つまり、GaNとAlGaNとの界面歪)に起因する反り量を示す。つまり、一点鎖線で示されるグラフは、前述した反りの二つの要因のうち、「GaNからなる基板101とAlGaNからなるn側クラッド層102との接触面積の基板101の主面の全面積に対する割合」に相当する。 The solid line curve shown in FIG. 2B is the same curve as the curve shown in FIG. 2A, and shows the correlation between the ratio of the volume of the groove portion in the semiconductor laser array device 10 and the warp amount of the semiconductor laser array device. In FIG. 2B, the warpage amount is shown separately for each of the two factors of the above-described lattice mismatch strain. The graph indicated by the alternate long and short dash line in FIG. 2B shows the amount of warpage due to the interface strain between the substrate 101 and the stacked body 100 (that is, the interface strain between GaN and AlGaN). That is, the graph indicated by the alternate long and short dash line shows, of the two factors of the above-mentioned warpage, “the ratio of the contact area between the substrate 101 made of GaN and the n-side cladding layer 102 made of AlGaN to the total area of the main surface of the substrate 101. Is equivalent to

一方、図2Bにおいて破線で示されるグラフは、GaNなどからなる基板に、AlGaNなどからなる積層膜を垂直方向に厚く積層することにより大きくなる歪に起因する反り量を示す。つまり、破線で示されるグラフは、前述した反りの二つの要因のうち、「基板101と基板101上に積層された基板101と格子定数が異なる積層膜が厚くなるにしたがって、大きくなる性質を有している」部分に相当する。 On the other hand, the graph shown by the broken line in FIG. 2B shows the amount of warpage due to the strain that is increased by vertically stacking a laminated film made of AlGaN or the like on a substrate made of GaN or the like. That is, the graph indicated by the broken line has a characteristic that, among the two factors of the warp described above, “the substrate 101 and the laminated film having a different lattice constant from that of the substrate 101 laminated on the substrate 101 become thicker as they become thicker. It corresponds to the "I am doing" part.

溝部の容積の割合が0%から40%程度までの範囲では、図2Bにおいて破線で示される要因が支配的であり、当該割合を0%から増加させることで、大幅な反り低減を実現できる。一方、当該割合が約40%以上、100%未満の範囲では、基板101と積層体100との接触に起因する要因(図2Bの破線参照)が支配的となる。このように、図2Aに記載する曲線は、二つの要因に基いて定まる曲線であると考えられる。 In the range of the volume of the groove portion from about 0% to about 40%, the factor indicated by the broken line in FIG. 2B is dominant, and by increasing the ratio from 0%, it is possible to significantly reduce the warpage. On the other hand, in the range where the ratio is about 40% or more and less than 100%, the factor (see the broken line in FIG. 2B) caused by the contact between the substrate 101 and the stacked body 100 becomes dominant. As described above, the curve described in FIG. 2A is considered to be a curve determined based on two factors.

以上のように、半導体レーザアレイ装置10の反り量は格子不整合歪が大きくなることにより発生している。このため、基板101と第1半導体層のn側クラッド層102との接触面積の割合を低下させ、かつ、溝部の容積を増加させることにより、反り量を抑制することが可能となる。従って、溝部141及び142において、基板101に対して格子不整合歪の大きい第1半導体層、及び、第2半導体層をすべて除去することが歪量、すなわち反り量を大幅に低減することにつながる。本実施の形態に係る半導体レーザアレイ装置10においては、溝部の容積の割合を20%以上とすることで反り量を5μm以下にすることが可能となる。 As described above, the warp amount of the semiconductor laser array device 10 is caused by the large lattice mismatch strain. Therefore, the amount of warpage can be suppressed by reducing the ratio of the contact area between the substrate 101 and the n-side cladding layer 102 of the first semiconductor layer and increasing the volume of the groove. Therefore, in the groove portions 141 and 142, removing all the first semiconductor layer and the second semiconductor layer having a large lattice mismatch strain with respect to the substrate 101 leads to a great reduction in strain amount, that is, warpage amount. .. In the semiconductor laser array device 10 according to the present embodiment, the warp amount can be 5 μm or less by setting the volume ratio of the groove portion to 20% or more.

ここで、半導体レーザアレイ装置10の反り量抑制の効果について図3を用いて説明する。図3は、従来技術の半導体レーザアレイ装置1010及び本実施の形態に係る半導体レーザアレイ装置10の反り量を模式的に示す図である。図3においては、各半導体レーザアレイ装置の光出射端面が示されている。図3に示されるように、従来技術の半導体レーザアレイ装置1010では、反りが発生している。例えば、反り量が5μm以上になると、三つ以上の発光部1131〜1133のうち、中央付近の発光部1132及び端部の発光部1131及び1133から出射されるレーザ光の基板の主面に垂直な方向における位置の差異が大きくなる。これにより、レーザ光を例えばレンズなどを利用して集光する際に、レーザ光の結合効率が低下するため、高い光出力を実現することができない。 Here, the effect of suppressing the warp amount of the semiconductor laser array device 10 will be described with reference to FIG. FIG. 3 is a diagram schematically showing the warp amount of the semiconductor laser array device 1010 of the related art and the semiconductor laser array device 10 according to the present embodiment. In FIG. 3, the light emitting end face of each semiconductor laser array device is shown. As shown in FIG. 3, in the conventional semiconductor laser array device 1010, warpage occurs. For example, when the warp amount is 5 μm or more, the laser light emitted from the light emitting portion 1132 near the center and the light emitting portions 1131 and 1133 at the end of the three or more light emitting portions 1131 to 1133 is perpendicular to the main surface of the substrate. The difference in position in different directions increases. As a result, when the laser light is condensed using, for example, a lens, the coupling efficiency of the laser light is reduced, so that a high optical output cannot be realized.

一方、本実施の形態に係る半導体レーザアレイ装置10の溝部141及び142の容積の割合を第1レーザ部121、第2レーザ部122及び第3レーザ部123の各々の体積の20%以上とすることで、半導体レーザアレイ装置10における反り量を低減できる。特に、本実施の形態に係る半導体レーザアレイ装置10では、基板101は、GaNであり、積層体100は、窒化ガリウム系材料を含む。このように、窒化ガリウム系材料を含む半導体レーザアレイ装置10では大きな反りが発生し得る。つまり、図2Aに示すように、GaNからなる基板101とAlGaInN系材料からなる積層体100との格子定数の違いから生じる格子不整合歪、及び、熱膨張係数差により半導体レーザアレイ装置10において大きな反りが発生し得る。しかしながら、本実施の形態に係る半導体レーザアレイ装置10では、上記構成を備えることにより、反り量を5μm以下とすることが可能となる。 On the other hand, the volume ratio of the groove portions 141 and 142 of the semiconductor laser array device 10 according to the present embodiment is set to 20% or more of the volume of each of the first laser portion 121, the second laser portion 122 and the third laser portion 123. As a result, the amount of warpage in the semiconductor laser array device 10 can be reduced. Particularly, in the semiconductor laser array device 10 according to the present embodiment, the substrate 101 is GaN and the stacked body 100 contains a gallium nitride based material. As described above, the semiconductor laser array device 10 including the gallium nitride-based material may have a large warp. That is, as shown in FIG. 2A, in the semiconductor laser array device 10, due to the lattice mismatch strain caused by the difference in lattice constant between the substrate 101 made of GaN and the stacked body 100 made of AlGaInN-based material, and the difference in thermal expansion coefficient. Warpage may occur. However, in the semiconductor laser array device 10 according to the present embodiment, the warp amount can be set to 5 μm or less by including the above configuration.

具体的には、前述のリッジ部125の幅が20μmであり、サポート部126の幅が70μmであり、分離溝127の幅が10μmであることより、第1レーザ部121の幅A2は、180μmである。なお、上述したように、第1レーザ部121の幅は、100μm以上、400μm以下であってもよい。また、第2レーザ部122及び第3レーザ部123は、第1のレーザ部と同等の幅であるが、幅の違いがあっても同等の効果を得ることは可能である。 Specifically, since the width of the ridge portion 125 is 20 μm, the width of the support portion 126 is 70 μm, and the width of the separation groove 127 is 10 μm, the width A2 of the first laser portion 121 is 180 μm. Is. In addition, as described above, the width of the first laser unit 121 may be 100 μm or more and 400 μm or less. Further, the second laser section 122 and the third laser section 123 have the same width as that of the first laser section, but it is possible to obtain the same effect even if there is a difference in width.

また、本実施の形態では、溝部141及び142の幅A1は同一の幅であり80μmである。深さは基板101の上面(つまり、積層体100が積層される面)より低い面にあれば問題ない。なお、溝部141及び142の幅A2は同一でなくてもよく、また、幅A2はこれに限定されることなく、例えば、20μm以上150μm以下であってもよい。また、基板101まで到達する溝を形成しているので、体積割合は、式(1)で示される割合と同義と考えてよい。本実施の形態においては、当該割合は、約30%となり、20%以上を確保しているため、図2Aに示すように反り量を5μm以下とすることができる。これにより、複数の発光部から出射されるレーザ光を集光する際に、レーザ光の結合効率が低下することを抑制することが可能となる。 Further, in the present embodiment, the widths A1 of the groove portions 141 and 142 are the same width and are 80 μm. There is no problem if the depth is lower than the upper surface of the substrate 101 (that is, the surface on which the stacked body 100 is stacked). The widths A2 of the grooves 141 and 142 may not be the same, and the width A2 is not limited to this and may be, for example, 20 μm or more and 150 μm or less. Further, since the groove reaching the substrate 101 is formed, the volume ratio may be considered to be synonymous with the ratio represented by the formula (1). In the present embodiment, the ratio is about 30%, which is 20% or more, so that the warp amount can be 5 μm or less as shown in FIG. 2A. This makes it possible to suppress a decrease in coupling efficiency of laser light when collecting laser light emitted from the plurality of light emitting units.

本実施の形態では、溝部141及び142のうち基板101の部分の深さは約1μmであるが、当該深さは、これに限定されない。当該深さは、1.0μm以上であってもよい。これにより、上記効果を確実に奏することができる。また、当該深さは、基板101の厚さより20μm以上小さくてもよい。基板101の厚さは、通常、50μm以上、120μm以下であるため、当該深さは、100μm以下であってもよい。これにより、基板101の強度を確保できる。 In the present embodiment, the depth of the portion of the substrate 101 of the grooves 141 and 142 is about 1 μm, but the depth is not limited to this. The depth may be 1.0 μm or more. As a result, the above effect can be reliably exhibited. The depth may be smaller than the thickness of the substrate 101 by 20 μm or more. Since the thickness of the substrate 101 is usually 50 μm or more and 120 μm or less, the depth may be 100 μm or less. This ensures the strength of the substrate 101.

また、本実施の形態に係る半導体レーザアレイ装置10は、隣り合う発光部である第1レーザ部121と第2レーザ部122との間に、溝部141を備えており、それぞれのリッジ部125の間隔(つまり、中心間距離)は本実施の形態では、260μmである。つまり、隣り合う発光部の中心間距離Dcは、260nmである。なお、距離はこれに限定されることなく、200μm以上、500μm以下であってもよい。 Further, the semiconductor laser array device 10 according to the present embodiment is provided with the groove portion 141 between the first laser portion 121 and the second laser portion 122 which are the adjacent light emitting portions, and the ridge portion 125 of each of them. The interval (that is, the center-to-center distance) is 260 μm in this embodiment. That is, the center-to-center distance Dc between the adjacent light emitting units is 260 nm. The distance is not limited to this, and may be 200 μm or more and 500 μm or less.

隣り合うリッジ部125、つまり、隣り合う発光部の中心間距離Dcが200μm以上離れていることにより、複数の発光部相互間の熱干渉の効果を抑制することが可能となり、基板101方向への熱の拡散を促進できるため、半導体レーザアレイ装置10の高出力化が可能となる。また、隣り合う発光部の中心間距離Dcが500μm以下とすることで、複数の発光部から出射されるレーザ光の距離を狭めることが可能となるため、半導体レーザアレイ装置10からの複数のレーザ光を集光する際に、レーザ光の結合効率を低下することを抑制することが可能となる。 Since the center-to-center distance Dc of the adjacent ridge portions 125, that is, the adjacent light emitting portions is 200 μm or more, the effect of thermal interference between the plurality of light emitting portions can be suppressed, and the direction toward the substrate 101 can be suppressed. Since the diffusion of heat can be promoted, the output of the semiconductor laser array device 10 can be increased. Further, by setting the center-to-center distance Dc of the adjacent light emitting units to be 500 μm or less, it is possible to reduce the distance of the laser light emitted from the plurality of light emitting units. It is possible to suppress the reduction of the coupling efficiency of the laser light when collecting the light.

[1−3.製造方法]
本実施の形態に係る半導体レーザアレイ装置10の製造方法について図面を用いて説明する。図4A及び図4Bは、本実施の形態に係る半導体レーザアレイ装置10の製造方法の各工程を示す模式的な断面図である。図4A及び図4Bにおいては、半導体レーザアレイ装置10の図1と同様の断面が示されている。
[1-3. Production method]
A method of manufacturing the semiconductor laser array device 10 according to the present embodiment will be described with reference to the drawings. 4A and 4B are schematic cross-sectional views showing each step of the method for manufacturing the semiconductor laser array device 10 according to the present embodiment. 4A and 4B, a cross section of the semiconductor laser array device 10 similar to that of FIG. 1 is shown.

図4Aの断面図(a)に示されるように、まず、基板101を準備し、第1半導体層、活性層103及び第2半導体層を順に積層する。本実施の形態では、基板101上に、n側クラッド層102、活性層103、p側クラッド層104及びp側コンタクト層105を順に積層する。本実施の形態では、有機金属気相成長法(MOCVD)により、各層の成膜を行う。 As shown in the cross-sectional view (a) of FIG. 4A, first, the substrate 101 is prepared, and the first semiconductor layer, the active layer 103, and the second semiconductor layer are sequentially stacked. In this embodiment mode, the n-side cladding layer 102, the active layer 103, the p-side cladding layer 104, and the p-side contact layer 105 are sequentially stacked on the substrate 101. In this embodiment mode, each layer is formed by a metal organic chemical vapor deposition method (MOCVD).

次に、図4Aの断面図(b)に示されるように、溝部141及び142を形成する。具体的には、まず、隣り合う発光部のほぼ中間に相当する位置に溝部141及び142をウェットエッチング法、ドライエッチング法などによって形成する。溝部141及び142は、半導体レーザアレイ装置10の共振方向に沿って連続して、つまり、途切れることなく形成される。 Next, as shown in the sectional view (b) of FIG. 4A, groove portions 141 and 142 are formed. Specifically, first, the groove portions 141 and 142 are formed by a wet etching method, a dry etching method, or the like at positions corresponding to approximately the middle of the adjacent light emitting portions. The groove portions 141 and 142 are formed continuously along the resonance direction of the semiconductor laser array device 10, that is, without interruption.

次に、図4Aの断面図(c)に示されるように、分離溝127を、ウェットエッチング法、ドライエッチング法などによって形成する。分離溝127は、溝部141及び142の間に二つずつ形成される。第2半導体層(本実施の形態では、p側クラッド層104及びp側コンタクト層105)のうち、二つの分離溝127の間の部分が、リッジ部125となり、分離溝127と溝部141及び142との間の部分が、サポート部126となる。 Next, as shown in the sectional view (c) of FIG. 4A, the separation groove 127 is formed by a wet etching method, a dry etching method, or the like. Two separation grooves 127 are formed between the groove portions 141 and 142. A portion of the second semiconductor layer (in this embodiment, the p-side cladding layer 104 and the p-side contact layer 105) between the two separation grooves 127 becomes a ridge portion 125, and the separation groove 127 and the groove portions 141 and 142 are formed. The portion between and becomes the support portion 126.

次に、図4Aの断面図(d)に示されるように、絶縁層106をプラズマCVD法などによって形成する。絶縁層106は、基板101の上方全面に、つまり、第2半導体層、分離溝127、溝部141及び142に形成される。 Next, as shown in the sectional view (d) of FIG. 4A, the insulating layer 106 is formed by the plasma CVD method or the like. The insulating layer 106 is formed on the entire upper surface of the substrate 101, that is, the second semiconductor layer, the separation groove 127, and the groove portions 141 and 142.

次に、図4Bの断面図(e)に示されるように、絶縁層106に開口部を形成し、当該開口部にp電極107を形成する。まず、絶縁層106のうち、リッジ部125の上方の部分を、ウェットエッチング法などにより除去することによって開口部を形成する。これにより、開口部においては、p側コンタクト層105が露出する。続いて、当該開口部のp側コンタクト層105上に真空蒸着法などによりp電極107を形成する。なお、p電極107は、絶縁層106の上方にも形成されてもよい。 Next, as shown in the cross-sectional view (e) of FIG. 4B, an opening is formed in the insulating layer 106, and the p electrode 107 is formed in the opening. First, an opening is formed by removing a portion of the insulating layer 106 above the ridge portion 125 by a wet etching method or the like. As a result, the p-side contact layer 105 is exposed in the opening. Then, the p-electrode 107 is formed on the p-side contact layer 105 in the opening by a vacuum deposition method or the like. The p electrode 107 may be formed above the insulating layer 106.

次に、図4Bの断面図(f)に示されるように、第2半導体層の上方に、真空蒸着法などによりパッド電極108を形成する。本実施の形態では、p電極107を覆うようにリッジ部125にパッド電極108を形成する。なお、パッド電極108は、図4Bの断面図(f)に示されるように、分離溝127及びサポート部126の上方にも形成されてもよい。 Next, as shown in the sectional view (f) of FIG. 4B, the pad electrode 108 is formed above the second semiconductor layer by a vacuum deposition method or the like. In the present embodiment, the pad electrode 108 is formed on the ridge portion 125 so as to cover the p electrode 107. Note that the pad electrode 108 may also be formed above the separation groove 127 and the support portion 126 as shown in the sectional view (f) of FIG. 4B.

次に、図4Bの断面図(g)に示されるように、基板101の下面(つまり、積層体100が積層されている面の裏側の面)に、真空蒸着法などにより、n電極109を形成する。n電極109は、基板101の下面のほぼ全面に形成されるが、リッジ部125の裏側に相当する位置のみに形成されてもよい。 Next, as shown in the cross-sectional view (g) of FIG. 4B, the n-electrode 109 is formed on the lower surface of the substrate 101 (that is, the surface on the back side of the surface on which the stacked body 100 is stacked) by a vacuum deposition method or the like. Form. The n-electrode 109 is formed on almost the entire lower surface of the substrate 101, but may be formed only at a position corresponding to the back side of the ridge portion 125.

次に、劈開によって共振器端面を形成し、レーザ共振器を形成する。本実施の形態では、共振器長が1.2mmとなるように劈開を行うが、共振器長はこれに限定されず、例えば、0.8mm以上、4mm以下であってもよい。 Next, the end faces of the resonator are formed by cleavage to form a laser resonator. In the present embodiment, the cleavage is performed so that the resonator length is 1.2 mm, but the resonator length is not limited to this and may be, for example, 0.8 mm or more and 4 mm or less.

なお、共振器端面には、誘電体多層膜などの反射膜を形成してもよい。 A reflective film such as a dielectric multilayer film may be formed on the end face of the resonator.

本実施の形態に半導体レーザアレイ装置は、三つの発光部を備えたが、半導体レーザアレイ装置は、四つ以上の発光部、及び、三つ以上の溝部を備えてもよい。このように発光部の個数が増加することにより、半導体レーザアレイ装置10の共振方向に対して垂直な方向(つまり、発光部の配列方向)の幅が長くなるため、基板101の反りが増加し得るが、発光部間に溝部が配置され、かつ、溝部の容積を積層体の体積の20%以上とすることで、反り量を5μm以下にすることが可能となる。例えばより高い光出力を実現するために、半導体レーザアレイ装置は、20個の発光部を有してもよい。 Although the semiconductor laser array device according to this embodiment includes three light emitting portions, the semiconductor laser array device may include four or more light emitting portions and three or more groove portions. As the number of light emitting portions increases in this way, the width of the semiconductor laser array device 10 in the direction perpendicular to the resonance direction (that is, the arrangement direction of the light emitting portions) becomes longer, so that the warpage of the substrate 101 increases. However, it is possible to set the warpage amount to 5 μm or less by disposing the groove portion between the light emitting portions and setting the volume of the groove portion to be 20% or more of the volume of the laminate. For example, in order to realize higher light output, the semiconductor laser array device may have 20 light emitting units.

本実施の形態に係る半導体レーザアレイ装置において、以上では、半導体レーザアレイ装置として、GaN系の材料を用いる例を示したが、本実施の形態に係る半導体レーザアレイ装置に用いられる材料はこれに限定されず、AlGaInP、GaAs、GaAs/InPなどでもよい。 In the semiconductor laser array device according to the present embodiment, the example in which the GaN-based material is used as the semiconductor laser array device has been described above, but the material used for the semiconductor laser array device according to the present embodiment is not limited to this. It is not limited, and may be AlGaInP, GaAs, GaAs/InP, or the like.

また、基板101を形成する材料は、GaN単結晶に限定されず、サファイア、SiCなどであってもよい。 The material forming the substrate 101 is not limited to GaN single crystal, but may be sapphire, SiC, or the like.

(実施の形態2)
実施の形態2に係る半導体レーザアレイ装置について説明する。本実施の形態に係る半導体レーザアレイ装置は、溝部の構成において、実施の形態1に係る半導体レーザアレイ装置10と相違する。以下、本実施の形態に係る半導体レーザアレイ装置について、実施の形態1に係る半導体レーザアレイ装置10との相違点を中心に図5を用いて説明する。
(Embodiment 2)
A semiconductor laser array device according to the second embodiment will be described. The semiconductor laser array device according to the present embodiment differs from the semiconductor laser array device 10 according to the first embodiment in the structure of the groove. The semiconductor laser array device according to the present embodiment will be described below with reference to FIG. 5 focusing on the differences from the semiconductor laser array device 10 according to the first embodiment.

図5は、本実施の形態に係る半導体レーザアレイ装置20の構造を示す模式的な断面図である。 FIG. 5 is a schematic sectional view showing the structure of the semiconductor laser array device 20 according to the present embodiment.

図5に示されるように、本実施の形態に係る半導体レーザアレイ装置20は、実施の形態1に係る半導体レーザアレイ装置10と同様に、三つの発光部131〜133を有し、三つの発光部131〜133のうち、隣り合う二つの発光部の間には、積層体100を分断する溝部241及び242が形成されている。 As shown in FIG. 5, the semiconductor laser array device 20 according to the present exemplary embodiment has three light emitting units 131 to 133 and has three light emitting regions like the semiconductor laser array device 10 according to the first exemplary embodiment. Grooves 241 and 242 that divide the stacked body 100 are formed between two adjacent light emitting portions of the portions 131 to 133.

また、本実施の形態に係る溝部241は、第1溝部241aと、第1溝部241aより幅が狭く、かつ、第1溝部241aより深い第2溝部241bとを有する。また、溝部242も溝部241と同様に、第1溝部242aと、第1溝部242aより幅が狭く、かつ、第1溝部242aより深い第2溝部242bとを有する。 Further, the groove portion 241 according to the present embodiment has a first groove portion 241a and a second groove portion 241b having a width narrower than that of the first groove portion 241a and deeper than the first groove portion 241a. Similarly to the groove 241, the groove 242 has a first groove 242a and a second groove 242b having a width narrower than that of the first groove 242a and deeper than the first groove 242a.

これにより、幅が一定の溝部を形成する場合より、溝部の容積を削減できるため、積層体又は基板を除去する量を低減でき、かつ、半導体レーザアレイ装置20の強度低下を抑制できる。また、第1溝部241a及び242aだけを形成する場合と比較して、より一層格子不整合歪を分断することができ、反り量をさらに低減することが可能となる。 As a result, the volume of the groove can be reduced as compared with the case where the groove having a constant width is formed, so that the amount of the stacked body or the substrate to be removed can be reduced and the strength reduction of the semiconductor laser array device 20 can be suppressed. Further, as compared with the case where only the first groove portions 241a and 242a are formed, the lattice mismatch strain can be further divided, and the warpage amount can be further reduced.

また、本実施の形態では、第1溝部241a及び242aは、基板101の主面(つまり、積層体100が積層される面)又は基板101の内部までの深さを有する。 Further, in the present embodiment, the first groove portions 241a and 242a have a depth to the main surface of the substrate 101 (that is, the surface on which the stacked body 100 is stacked) or the inside of the substrate 101.

これにより、積層体100と基板101との接触面積を低減でき、かつ、深い溝部241及び242を形成できる。 Thereby, the contact area between the stacked body 100 and the substrate 101 can be reduced, and the deep groove portions 241 and 242 can be formed.

本実施の形態に係る半導体レーザアレイ装置20の製造方法は、溝部241及び242の形成工程において、実施の形態1に係る半導体レーザアレイ装置10の製造方法と異なる。 The method of manufacturing the semiconductor laser array device 20 according to the present embodiment is different from the method of manufacturing the semiconductor laser array device 10 according to the first embodiment in the step of forming the groove portions 241 and 242.

本実施の形態に係る半導体レーザアレイ装置20の溝部241及び242の形成工程において、まず、隣り合う発光部のほぼ中間に相当する位置に第1溝部241a及び242aをウェットエッチング法、ドライエッチング法などによって形成する。第1溝部241a及び242aは、半導体レーザアレイ装置20の共振方向に沿って連続して、つまり、途切れることなく形成される。続いて、第1溝部241a及び242aの底面に、第2溝部241b及び242bをそれぞれウェットエッチング法、ドライエッチング法などによって形成する。第2溝部241b及び242bを第1溝部241a及び242aの底面に形成することにより、第2半導体層の上面から幅が一定の溝部を形成する場合より、溝部の形成に要するエッチング量を低減できる。 In the process of forming the grooves 241 and 242 of the semiconductor laser array device 20 according to the present embodiment, first, the first grooves 241a and 242a are formed at positions corresponding to approximately the middle of the adjacent light emitting parts by a wet etching method, a dry etching method, or the like. Formed by. The first groove portions 241a and 242a are formed continuously along the resonance direction of the semiconductor laser array device 20, that is, without interruption. Subsequently, second groove portions 241b and 242b are formed on the bottom surfaces of the first groove portions 241a and 242a by a wet etching method, a dry etching method, or the like, respectively. By forming the second groove portions 241b and 242b on the bottom surfaces of the first groove portions 241a and 242a, the etching amount required to form the groove portions can be reduced as compared with the case where the groove portions having a constant width are formed from the upper surface of the second semiconductor layer.

以上のような工程により、本実施の形態に係る半導体レーザアレイ装置20の溝部241及び242を形成できる。第2溝部241b及び242bの形成は、実施の形態1に係る溝部141及び142の形成と同様に、絶縁層106などを積層する前であってもよい。また、第2溝部241b及び242bは、パッド電極108及びn電極109を形成した後に、レーザスクライブ装置などを用いて形成されてもよい。 Through the steps described above, the groove portions 241 and 242 of the semiconductor laser array device 20 according to this embodiment can be formed. The second groove portions 241b and 242b may be formed before the insulating layer 106 and the like are laminated, similarly to the formation of the groove portions 141 and 142 according to the first embodiment. The second groove portions 241b and 242b may be formed by using a laser scribing device or the like after forming the pad electrode 108 and the n electrode 109.

(実施の形態3)
実施の形態3に係る半導体レーザアレイ装置について説明する。本実施の形態に係る半導体レーザアレイ装置は、主に第1溝部の構成において、実施の形態2に係る半導体レーザアレイ装置20と相違する。以下、本実施の形態に係る半導体レーザアレイ装置について、実施の形態2に係る半導体レーザアレイ装置20との相違点を中心に図6を用いて説明する。
(Embodiment 3)
A semiconductor laser array device according to the third embodiment will be described. The semiconductor laser array device according to the present embodiment is different from the semiconductor laser array device 20 according to the second embodiment mainly in the configuration of the first groove portion. The semiconductor laser array device according to the present embodiment will be described below with reference to FIG. 6 focusing on the differences from the semiconductor laser array device 20 according to the second embodiment.

図6は、本実施の形態に係る半導体レーザアレイ装置30の構造を示す模式的な断面図である。 FIG. 6 is a schematic sectional view showing the structure of the semiconductor laser array device 30 according to the present embodiment.

図6に示されるように、本実施の形態に係る半導体レーザアレイ装置30は、実施の形態2に係る半導体レーザアレイ装置20と同様に、三つの発光部131〜133を有し、三つの発光部131〜133のうち、隣り合う二つの発光部の間には、積層体100を分断する溝部341及び342が形成されている。 As shown in FIG. 6, the semiconductor laser array device 30 according to the present embodiment has three light emitting units 131 to 133, and has three light emitting parts, like the semiconductor laser array device 20 according to the second embodiment. Grooves 341 and 342 that divide the stacked body 100 are formed between two adjacent light emitting units of the units 131 to 133.

また、本実施の形態に係る溝部341は、第1溝部341aと、第1溝部341aより幅が狭く、かつ、第1溝部341aより深い第2溝部341bとを有する。また、溝部342も溝部341と同様に、第1溝部342aと、第1溝部342aより幅が狭く、かつ、第1溝部342aより深い第2溝部342bとを有する。 Further, the groove portion 341 according to the present embodiment has a first groove portion 341a and a second groove portion 341b having a width narrower than the first groove portion 341a and deeper than the first groove portion 341a. Similarly to the groove portion 341, the groove portion 342 also has a first groove portion 342a and a second groove portion 342b having a width narrower than the first groove portion 342a and deeper than the first groove portion 342a.

これにより、幅が一定の溝部を形成する場合より、溝部の容積を削減できるため、積層体又は基板を除去する量を低減でき、かつ、半導体レーザアレイ装置30の強度低下を抑制できる。また、第1溝部341a及び342aだけを形成する場合と比較して、より一層格子不整合歪を分断することができ、反り量をさらに低減することが可能となる。 As a result, the volume of the groove can be reduced as compared with the case where the groove having a constant width is formed, so that the amount of the laminated body or the substrate to be removed can be reduced and the decrease in strength of the semiconductor laser array device 30 can be suppressed. Further, as compared with the case where only the first groove portions 341a and 342a are formed, the lattice mismatch strain can be further divided and the warpage amount can be further reduced.

また、本実施の形態では、第1溝部341a及び342aは、第1半導体層、つまり、n側クラッド層102の内部までの深さを有する。 In addition, in the present embodiment, the first groove portions 341a and 342a have a depth to the inside of the first semiconductor layer, that is, the n-side cladding layer 102.

これにより、基板101のエッチング量を低減できるため、半導体レーザアレイ装置30の強度低下をより一層抑制できる。 As a result, the etching amount of the substrate 101 can be reduced, so that the reduction in strength of the semiconductor laser array device 30 can be further suppressed.

なお、本実施の形態では、溝部341及び342の容積は、第1溝部341a及び342aの容積と、第2溝部341b及び342bの容積のうち、基板101の積層体100が積層される主面より上方の部分との和で定義される。 In the present embodiment, the volume of the groove portions 341 and 342 is larger than the volume of the first groove portions 341a and 342a and the volume of the second groove portions 341b and 342b from the main surface on which the stacked body 100 of the substrate 101 is laminated. Defined as the sum of the upper part.

本実施の形態に係る半導体レーザアレイ装置30の製造方法は、第1溝部341a及び342aの形成工程において、実施の形態2に係る半導体レーザアレイ装置20の製造方法と異なる。本実施の形態においても実施の形態2と同様に、第1溝部341a及び342aをウェットエッチング法、ドライエッチング法などによって形成する。ただし、本実施の形態では、第1溝部341a及び342aが、第1半導体層の内部までの深さを有するようにエッチング深さを調整する。 The method of manufacturing the semiconductor laser array device 30 according to the present embodiment is different from the method of manufacturing the semiconductor laser array device 20 according to the second embodiment in the step of forming the first groove portions 341a and 342a. Also in this embodiment, the first groove portions 341a and 342a are formed by a wet etching method, a dry etching method, or the like, similarly to the second embodiment. However, in the present embodiment, the etching depth is adjusted so that the first groove portions 341a and 342a have a depth to the inside of the first semiconductor layer.

以上のような工程により、本実施の形態に係る半導体レーザアレイ装置30の第1溝部341a及び342aを形成できる。 Through the above steps, the first groove portions 341a and 342a of the semiconductor laser array device 30 according to the present embodiment can be formed.

(変形例など)
以上、本開示に係る半導体レーザアレイ装置について、各実施の形態に基づいて説明したが、本開示は、上記各実施の形態に限定されるものではない。
(Modifications, etc.)
The semiconductor laser array device according to the present disclosure has been described above based on each embodiment, but the present disclosure is not limited to each of the above embodiments.

例えば、上記各実施の形態では積層体100は、上記各実施の形態の構成に限定されない。例えば、基板101とn側クラッド層102との間にバッファ層などが配置されてもよいし、p側クラッド層104と活性層103との間に、電子障壁層などが配置されてもよい。 For example, in each of the above embodiments, the laminated body 100 is not limited to the configuration of each of the above embodiments. For example, a buffer layer or the like may be arranged between the substrate 101 and the n-side clad layer 102, or an electron barrier layer or the like may be arranged between the p-side clad layer 104 and the active layer 103.

また、上記各実施の形態では各レーザ部は、サポート部126を有したが、サポート部126を有さなくてもよい。また、各レーザ部は、リッジ部125を有したが、リッジ構造以外の電極ストライプ構造、埋め込み型構造などの電流狭窄構造を有してもよい。 Further, in each of the above embodiments, each laser unit has the support unit 126, but the support unit 126 may not be provided. Further, although each laser portion has the ridge portion 125, it may have a current confinement structure such as an electrode stripe structure or a buried type structure other than the ridge structure.

また、上記各実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、本開示の趣旨を逸脱しない範囲で上記各実施の形態における構成要素及び機能を任意に組み合わせることで実現される形態も本開示に含まれる。 Further, it is realized by making various modifications to the above-described embodiments that can be thought of by those skilled in the art, or by arbitrarily combining the components and functions of the above-described embodiments without departing from the spirit of the present disclosure. Such forms are also included in the present disclosure.

本開示の半導体レーザアレイ装置は、例えば、産業向け加工用に青紫色から赤外までの発光を伴う半導体レーザアレイ装置に適用可能である。また、プロジェクタ用の青紫色から赤色までの可視域の発光を伴う半導体レーザアレイ装置などにも適用可能である。 The semiconductor laser array device of the present disclosure can be applied to, for example, a semiconductor laser array device that emits light of blue-violet to infrared light for industrial processing. Further, it is also applicable to a semiconductor laser array device or the like that emits light in the visible range from blue-violet to red for a projector.

10、20、30、1010 半導体レーザアレイ装置
100 積層体
101 基板
102 n側クラッド層
103 活性層
104 p側クラッド層
105 p側コンタクト層
106 絶縁層
107 p電極
108 パッド電極
109 n電極
121 第1レーザ部
122 第2レーザ部
123 第3レーザ部
125 リッジ部
126 サポート部
127 分離溝
141、142、241、242、341、342 溝部
241a、242a、341a、342a 第1溝部
241b、242b、341b、342b 第2溝部
1001 ブロードエリアレーザ
1002 エピタキシャル積層体
1003 溝
1004 リッジ
1005 端子層
1009 パッシベーション部
1021 ビーム生成活性層
1022 上面
1023 下面
A1、A2、d1、d2 幅
Dc 中心間距離
10, 20, 30, 1010 Semiconductor laser array device 100 Laminated body 101 Substrate 102 N-side clad layer 103 Active layer 104 p-side clad layer 105 p-side contact layer 106 Insulating layer 107 p-electrode 108 Pad electrode 109 n-electrode 121 First laser Part 122 Second laser part 123 Third laser part 125 Ridge part 126 Support part 127 Separation groove 141, 142, 241, 242, 341, 342 Groove part 241a, 242a, 341a, 342a First groove part 241b, 242b, 341b, 342b No. 2 groove part 1001 broad area laser 1002 epitaxial laminated body 1003 groove 1004 ridge 1005 terminal layer 1009 passivation part 1021 beam generating active layer 1022 upper surface 1023 lower surface A1, A2, d1, d2 width Dc center-to-center distance

Claims (6)

基板と、
前記基板の上方に配置される積層体とを備え、
前記積層体は、前記基板の上方に配置される第1導電型の第1半導体層と、前記第1半導体層の上方に配置される活性層と、前記活性層の上方に配置され、前記第1導電型と異なる第2導電型の第2半導体層とを有し、
前記積層体は、前記活性層に沿って配列され、各々がレーザ光を出射する少なくとも三つの発光部を有し、
前記少なくとも三つの発光部のうち、隣り合う二つの発光部の間には、前記積層体を分断する溝部が形成され、
前記溝部は、前記積層体の上方の面から、下方の面まで延び、かつ、隣り合う二つの前記溝部の間の前記積層体の体積と前記溝部の容積との和に対する前記溝部の容積の割合は20%以上であり、かつ、前記隣り合う二つの発光部の中心間距離は200μm以上である
半導体レーザアレイ装置。
Board,
A laminate disposed above the substrate,
The stacked body includes a first semiconductor layer of a first conductivity type disposed above the substrate, an active layer disposed above the first semiconductor layer, and an active layer disposed above the active layer. A second semiconductor layer of a second conductivity type different from one conductivity type,
The laminated body is arranged along the active layer, and each has at least three light emitting portions that emit laser light,
Of the at least three light emitting portions, a groove portion that divides the stacked body is formed between two adjacent light emitting portions,
The groove portion extends from the upper surface of the laminated body to the lower surface, and the ratio of the volume of the groove portion to the sum of the volume of the laminated body and the volume of the groove portion between two adjacent groove portions. Is 20% or more, and the distance between the centers of the two adjacent light emitting portions is 200 μm or more.
前記基板は、窒化ガリウムであり、
前記積層体は、窒化ガリウム系材料を含む
請求項1に記載の半導体レーザアレイ装置。
The substrate is gallium nitride,
The semiconductor laser array device according to claim 1, wherein the stacked body includes a gallium nitride-based material.
前記少なくとも三つ以上の発光部は、四つ以上の発光部を含む
請求項1又は2に記載の半導体レーザアレイ装置。
The semiconductor laser array device according to claim 1, wherein the at least three or more light emitting units include four or more light emitting units.
前記溝部は、
第1溝部と、
前記第1溝部より幅が狭く、かつ、前記第1溝部より深い第2溝部とを有する
請求項1〜3のいずれか1項に記載の半導体レーザアレイ装置。
The groove is
A first groove portion,
The semiconductor laser array device according to claim 1, further comprising a second groove portion having a width narrower than the first groove portion and deeper than the first groove portion.
前記第1溝部は、前記基板の主面又は前記基板の内部までの深さを有する
請求項4に記載の半導体レーザアレイ装置。
The semiconductor laser array device according to claim 4, wherein the first groove portion has a depth to a main surface of the substrate or an inside of the substrate.
前記第1溝部は、前記第1半導体層の内部までの深さを有する
請求項4に記載の半導体レーザアレイ装置。
The semiconductor laser array device according to claim 4, wherein the first groove portion has a depth to the inside of the first semiconductor layer.
JP2018220855A 2018-11-27 2018-11-27 Semiconductor laser array device Pending JP2020088182A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018220855A JP2020088182A (en) 2018-11-27 2018-11-27 Semiconductor laser array device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018220855A JP2020088182A (en) 2018-11-27 2018-11-27 Semiconductor laser array device

Publications (1)

Publication Number Publication Date
JP2020088182A true JP2020088182A (en) 2020-06-04

Family

ID=70908898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018220855A Pending JP2020088182A (en) 2018-11-27 2018-11-27 Semiconductor laser array device

Country Status (1)

Country Link
JP (1) JP2020088182A (en)

Similar Documents

Publication Publication Date Title
JP5368957B2 (en) Manufacturing method of semiconductor laser chip
JP4352337B2 (en) Semiconductor laser and semiconductor laser device
US11710941B2 (en) Semiconductor laser element
US20210384701A1 (en) Semiconductor laser apparatus and semiconductor laser device
JP2007095758A (en) Semiconductor laser
JP2009071162A (en) Semiconductor device and method of manufacturing semiconductor device
US20100054292A1 (en) Semiconductor laser device and manufacturing method thereof
JP6700019B2 (en) Semiconductor light emitting element
JP2011124521A (en) Semiconductor laser and method of manufacturing the same
JP5273459B2 (en) Manufacturing method of semiconductor laser
KR20020079447A (en) Semiconductor laser device and fabrication method thereof
EP1923973A1 (en) High-power red semiconductor laser
JP2020088182A (en) Semiconductor laser array device
US11545812B2 (en) Semiconductor laser element
JP2009277844A (en) Nitride semiconductor laser element
US11509117B2 (en) Light emitting element
WO2018158934A1 (en) Semiconductor laser and method for manufacturing same
WO2023140224A1 (en) Semiconductor laser device and method for manufacturing semiconductor laser element
JP2006179565A (en) Semiconductor laser device
CN110581438B (en) Semiconductor laser element
JP2010098001A (en) Semiconductor laser device and method of manufacturing the same
US20230335972A1 (en) Semiconductor laser and semiconductor laser device
US20220416508A1 (en) Semiconductor laser element
JP5503574B2 (en) Laser diode
CN115021081A (en) Light emitting chip and laser