JP2020088182A - Semiconductor laser array device - Google Patents
Semiconductor laser array device Download PDFInfo
- Publication number
- JP2020088182A JP2020088182A JP2018220855A JP2018220855A JP2020088182A JP 2020088182 A JP2020088182 A JP 2020088182A JP 2018220855 A JP2018220855 A JP 2018220855A JP 2018220855 A JP2018220855 A JP 2018220855A JP 2020088182 A JP2020088182 A JP 2020088182A
- Authority
- JP
- Japan
- Prior art keywords
- array device
- semiconductor laser
- laser array
- groove
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
Description
本開示は、半導体レーザアレイ装置に関する。 The present disclosure relates to a semiconductor laser array device.
従来、ワットクラスの高出力レーザ光源として、複数の発光部を有するレーザアレイ部を単一の基板上に形成したモノリシックな半導体レーザアレイ装置が知られている。このような半導体レーザアレイ装置において、隣り合う二つの発光部間に溝を設けることで、発光部間の熱干渉の抑制が図られ、高い光出力を得ることができる。 Conventionally, as a watt class high-power laser light source, a monolithic semiconductor laser array device in which a laser array portion having a plurality of light emitting portions is formed on a single substrate is known. In such a semiconductor laser array device, by providing a groove between two adjacent light emitting portions, thermal interference between the light emitting portions can be suppressed and a high light output can be obtained.
例えば、特許文献1には、溝が形成されたエピタキシャル積層体を備え、エピタキシャル積層体の一つの層が当該溝によって部分的に除去されたブロードエリアレーザが開示されている。以下、特許文献1に開示されたブロードエリアレーザについて、図面を用いて簡単に説明する。図7は、特許文献1に開示されたブロードエリアレーザ1001の構成を示す模式的な断面図である。
For example,
図7に示されるように、特許文献1に開示されたブロードエリアレーザ1001は、下面1023と、上面1022を有するエピタキシャル積層体1002を備え、エピタキシャル積層体1002はビーム生成活性層1021を含んでいる。エピタキシャル積層体1002は上面1022から下面1023の方向に沿って複数の溝1003を有しており、溝1003においては、エピタキシャル積層体1002の少なくとも1つの層が部分的に除去されている。エピタキシャル積層体1002の上面は複数のリッジ1004を有しており、それぞれ溝1003と接しているので、エピタキシャル積層体1002の上面側はストライプ状に構成されている。リッジ1004の幅d1及び溝1003の幅d2は、それぞれ最大で20μmである。
As shown in FIG. 7, a
さらに、エピタキシャル積層体1002の上面1022には、誘電性のパッシベーション部1009がリッジ1004の上部以外に配置され、絶縁分離されており、リッジ1004の上には発光部に流れる電流供給用のそれぞれ端子層1005が配置されている。これにより、複数のリッジ1004の下方にそれぞれ位置する複数の発光部からレーザ光が出射される。
Further, on the
特許文献1に開示されたブロードエリアレーザ1001においては、本構成とすることにより、大電流時にレーザ光のレーザモードを数μmに狭める「熱レンズ効果」によって、リッジ1004が損傷する課題を解決しようとしている。また、特許文献1では、高出力時の効率を高めることができ、かつ、寿命を改善できるブロードエリアレーザを提供しようとしている。
In the
しかしながら、特許文献1に開示されたブロードエリアレーザ1001においては、溝1003の幅d2が最大20μmと限定されていることから、数十ワットの光出力を実現し得る電流を供給する場合にはリッジ1004間で熱干渉が発生する。このため、特許文献1に開示されたブロードエリアレーザ1001では、高出力化を実現することができない。
However, in the
また、エピタキシャル積層体1002における各層の格子不整合などに起因して、ブロードエリアレーザ1001に反りが発生し得る。このような反りが発生した場合、複数の発光部からのレーザ光を合成する際に大きな課題となる。つまり、ブロードエリアレーザ1001の反りによって複数の発光部の高さにずれが生じる。この高さのずれに起因して、複数の発光部からのレーザ光を集光する際に、複数のレーザ光の結合効率が低下する。したがって、複数の発光部からの光を一点に集光させ難くなる。
Further, the
本開示は、このような課題を解決するものであり、複数の発光部を有する半導体レーザアレイ装置において、反りの低減、及び、高出力化を実現することを目的とする。 The present disclosure solves such a problem, and an object of the present disclosure is to reduce warpage and achieve higher output in a semiconductor laser array device having a plurality of light emitting units.
上記課題を解決するために、本開示に係る半導体レーザアレイ装置の一態様は、基板と、前記基板の上方に配置される積層体とを備え、前記積層体は、前記基板の上方に配置される第1導電型の第1半導体層と、前記第1半導体層の上方に配置される活性層と、前記活性層の上方に配置され、前記第1導電型と異なる第2導電型の第2半導体層とを有し、前記積層体は、前記活性層に沿って配列され、各々がレーザ光を出射する少なくとも三つの発光部を有し、前記少なくとも三つの発光部のうち、隣り合う二つの発光部の間には、前記積層体を分断する溝部が形成され、前記溝部は、前記積層体の上方の面から、下方の面まで延び、かつ、隣り合う二つの前記溝部の間の前記積層体の体積と前記溝部の容積との和に対する前記溝部の容積の割合は20%以上であり、かつ、前記隣り合う二つの発光部の中心間距離は200μm以上である。 In order to solve the above problems, an aspect of a semiconductor laser array device according to the present disclosure includes a substrate and a stacked body arranged above the substrate, and the stacked body is arranged above the substrate. A first semiconductor layer of a first conductivity type, an active layer disposed above the first semiconductor layer, and a second conductivity type second layer disposed above the active layer and different from the first conductivity type. A semiconductor layer, the stacked body is arranged along the active layer, each has at least three light emitting portions for emitting laser light, two of the at least three light emitting portions adjacent to each other. Grooves that divide the stacked body are formed between the light emitting portions, and the groove extends from an upper surface of the stacked body to a lower surface of the stacked body, and the stacked body between two adjacent grooved portions. The ratio of the volume of the groove to the sum of the volume of the body and the volume of the groove is 20% or more, and the distance between the centers of the two adjacent light emitting units is 200 μm or more.
このように、各発光部の間隔が200μm以上離れていることにより、レーザ部相互間の熱干渉の効果を抑制することが可能となる。これにより、各発光部に供給する電流量を増大させることができるため、半導体レーザアレイ装置の高出力化が可能となる。また、発光部間に基板まで達する溝部を形成することで格子不整合歪を分断することができる。また、基板まで達する溝部の容積の割合を積層体の体積(つまり、隣り合う二つの溝部の間の積層体の体積)の20%以上とすることで半導体レーザアレイ装置の反り(つまり、基板の反り)を大幅に抑制し、反り量を5μm以下とすることが可能となる。これにより、複数の発光部から出射されるレーザ光をレンズなどで集光する際に、半導体レーザアレイ装置の反りによって結合効率が低下することを抑制できる。 As described above, the distance between the light emitting portions is 200 μm or more, so that the effect of thermal interference between the laser portions can be suppressed. As a result, the amount of current supplied to each light emitting unit can be increased, so that it is possible to increase the output of the semiconductor laser array device. Further, by forming a groove portion reaching the substrate between the light emitting portions, lattice mismatch strain can be divided. In addition, the warp of the semiconductor laser array device (that is, the substrate (Warp) can be significantly suppressed, and the amount of warp can be 5 μm or less. As a result, it is possible to prevent the coupling efficiency from decreasing due to the warp of the semiconductor laser array device when the laser light emitted from the plurality of light emitting units is condensed by the lens or the like.
また、本開示に係る半導体レーザアレイ装置の一態様は、前記基板は、窒化ガリウムであり、前記積層体は、窒化ガリウム系材料を含んでもよい。 Further, in one aspect of the semiconductor laser array device according to the present disclosure, the substrate may be gallium nitride, and the stacked body may include a gallium nitride-based material.
このように、窒化ガリウム系材料を含む半導体レーザアレイ装置では大きな反りが発生し得るが、各発光部間に溝部を形成することにより大幅に反りを低減することが可能となる。 As described above, although a large warp may occur in the semiconductor laser array device including the gallium nitride-based material, the warp can be significantly reduced by forming the groove portion between the light emitting portions.
また、本開示に係る半導体レーザアレイ装置の一態様において、前記三つ以上の発光部は、四つ以上の発光部を含んでもよい。 Further, in one aspect of the semiconductor laser array device according to the present disclosure, the three or more light emitting units may include four or more light emitting units.
発光部が増加することにより、半導体レーザアレイ装置の共振方向に対して垂直な方向(つまり、発光部の配列方向)の幅が長くなるため、基板の反りが増加し得るが、発光部間に溝部が配置され、かつ、溝部の容積を積層体の体積の20%以上とすることで、反り量を5μm以下にすることが可能となる。これにより、複数の発光部から出射されるレーザ光をレンズなどで集光する際に、半導体レーザアレイ装置の反りによって結合効率が低下することを抑制できる。 The increase in the number of light emitting portions increases the width in the direction perpendicular to the resonance direction of the semiconductor laser array device (that is, the arrangement direction of the light emitting portions), which may increase the warp of the substrate. By disposing the groove portion and setting the volume of the groove portion to be 20% or more of the volume of the laminated body, the warpage amount can be 5 μm or less. As a result, it is possible to prevent the coupling efficiency from decreasing due to the warp of the semiconductor laser array device when the laser light emitted from the plurality of light emitting units is condensed by the lens or the like.
また、本開示に係る半導体レーザアレイ装置の一態様において、前記溝部は、第1溝部と、前記第1溝部より幅が狭く、かつ、前記第1溝部より深い第2溝部とを有してもよい。 Further, in one aspect of the semiconductor laser array device according to the present disclosure, the groove may have a first groove and a second groove having a width narrower than the first groove and deeper than the first groove. Good.
これにより、幅が一定の溝部を形成する場合より、溝部の容積を削減できるため、積層体又は基板を除去する量を低減でき、かつ、半導体レーザアレイ装置の強度低下を抑制できる。また、第1溝部だけを形成する場合と比較して、より一層格子不整合歪を分断することができ、反り量をさらに低減することが可能となる。 As a result, the volume of the groove can be reduced as compared with the case where the groove having a constant width is formed, so that the amount of the laminated body or the substrate to be removed can be reduced and the reduction in strength of the semiconductor laser array device can be suppressed. Further, as compared with the case where only the first groove portion is formed, the lattice mismatch strain can be further divided, and the warpage amount can be further reduced.
また、本開示に係る半導体レーザアレイ装置の一態様において、前記第1溝部は、前記基板の主面又は前記基板の内部までの深さを有してもよい。 Further, in one aspect of the semiconductor laser array device according to the present disclosure, the first groove portion may have a depth to the main surface of the substrate or the inside of the substrate.
これにより、積層体と基板との接触面積を低減でき、かつ、深い溝部を形成できる。 As a result, the contact area between the stacked body and the substrate can be reduced, and a deep groove can be formed.
また、本開示に係る半導体レーザアレイ装置の一態様において、前記第1溝部は、前記第1半導体層の内部までの深さを有してもよい。 Further, in one aspect of the semiconductor laser array device according to the present disclosure, the first groove portion may have a depth to the inside of the first semiconductor layer.
このように、基板まで達する第2溝部を有するため、第1溝部が基板に達していなくとも格子不整合歪を分断することができる。 Since the second groove portion reaching the substrate is provided as described above, the lattice mismatch strain can be divided even if the first groove portion does not reach the substrate.
本開示によれば、複数の発光部を有する半導体レーザアレイ装置において、反りの低減、及び、高出力化を実現できる。 According to the present disclosure, in a semiconductor laser array device having a plurality of light emitting units, it is possible to reduce warpage and increase output.
以下、本開示の実施の形態について、図面を参照しながら説明する。なお、以下に説明する実施の形態は、いずれも本開示の一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、及び、構成要素の配置位置や接続形態などは、一例であって本開示を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。 Hereinafter, embodiments of the present disclosure will be described with reference to the drawings. It should be noted that each of the embodiments described below shows a specific example of the present disclosure. Therefore, the numerical values, shapes, materials, constituent elements, and the arrangement positions and connection forms of the constituent elements shown in the following embodiments are merely examples and do not limit the present disclosure. Therefore, among the constituent elements in the following embodiments, the constituent elements that are not described in the independent claims showing the highest concept of the present disclosure will be described as arbitrary constituent elements.
また、各図は模式図であり、必ずしも厳密に図示されたものではない。したがって、各図において縮尺等は必ずしも一致していない。なお、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。 In addition, each drawing is a schematic diagram and is not necessarily strictly illustrated. Therefore, the scales and the like do not necessarily match in each drawing. In each drawing, the substantially same components are designated by the same reference numerals, and overlapping description will be omitted or simplified.
また、本明細書において、「上方」及び「下方」という用語は、絶対的な空間認識における上方向(鉛直上方)及び下方向(鉛直下方)を指すものではなく、積層構成における積層順を基に相対的な位置関係により規定される用語として用いる。また、「上方」及び「下方」という用語は、2つの構成要素が互いに間隔をあけて配置されて2つの構成要素の間に別の構成要素が存在する場合のみならず、2つの構成要素が互いに接する状態で配置される場合にも適用される。 Further, in the present specification, the terms “upper” and “lower” do not refer to an upward direction (vertical upward) and a downward direction (vertical downward) in absolute space recognition, but are based on a stacking order in a stacked structure. Is used as a term defined by a relative positional relationship with. Also, the terms "upper" and "lower" refer to not only two components being spaced apart from each other and another component being present between the two components, but also two components. It also applies when they are placed in contact with each other.
(実施の形態1)
実施の形態1に係る半導体レーザアレイ装置について説明する。
(Embodiment 1)
The semiconductor laser array device according to the first embodiment will be described.
[1−1.構造]
まず、本実施の形態に係る半導体レーザアレイ装置の構造について図面を用いて説明する。図1は、本実施の形態に係る半導体レーザアレイ装置10の構造を示す模式的な断面図である。図1には、半導体レーザアレイ装置10のレーザ光の共振方向に垂直な断面が示されている。
[1-1. Construction]
First, the structure of the semiconductor laser array device according to the present embodiment will be described with reference to the drawings. FIG. 1 is a schematic cross-sectional view showing the structure of a semiconductor
本実施の形態に係る半導体レーザアレイ装置10は、少なくとも三つの発光部131、132及び133を有するレーザアレイ素子である。本実施の形態では、半導体レーザアレイ装置10は、青紫色光から青色光までに対応する波長帯に含まれるレーザ光を出射し、例えば、レーザ加工用の光源として用いられる。半導体レーザアレイ装置の用途はレーザ加工に限定されない。半導体レーザアレイ装置は、例えば、レーザディスプレイ、レーザプリンタ、プロジェクタなどにも用いられてもよい。
The semiconductor
半導体レーザアレイ装置10は、図1に示されるように、基板101と、基板101の上方に配置される積層体100とを備える。本実施の形態では、半導体レーザアレイ装置10は、絶縁層106と、p電極107と、パッド電極108と、n電極109とをさらに備える。なお、図示しないが、半導体レーザアレイ装置10は、レーザ光の共振方向の両端面に、共振器を形成する反射面を備える。
As shown in FIG. 1, the semiconductor
積層体100は、基板101の上方に配置される第1導電型の第1半導体層と、第1半導体層の上方に配置される活性層103と、活性層103の上方に配置される第1半導体層第1導電型と異なる第2導電型の第2半導体層とを有する。
The
積層体100は、活性層103に沿って配列され、各々がレーザ光を出射する少なくとも三つの発光部を有する。本実施の形態では、半導体レーザアレイ装置10は、三つの発光部131、132及び133を有する。なお、発光部の個数は、三つ以上であればよく、半導体レーザアレイ装置10に要求される光出力に応じて適宜決定されればよい。三つの発光部131、132及び133のうち隣り合う二つの発光部の中心間距離Dcは200μm以上である。
The
少なくとも三つの発光部のうち、隣り合う二つの発光部の間には、積層体100を分断する溝部141及び142が形成される。本実施の形態では、発光部131と発光部132との間に溝部141が形成され、発光部132と発光部133との間に溝部142が形成される。溝部141及び142の各々は、積層体100における共振方向の両端面間において連続して形成される。これにより、積層体100は、溝部141及び142によって、第1レーザ部121、第2レーザ部122及び第3レーザ部123に分離される。第1レーザ部121、第2レーザ部122及び第3レーザ部123は、レーザアレイを形成する。
溝部141及び142は、積層体100の基板101から遠い側の主面から、基板101から近い側の主面まで延びる。言い換えると、溝部141及び142は、積層体100の上方の面から、下方の面まで延びる。また、積層体100の隣り合う二つの溝部141及び142の間の体積に対する、溝部141及び142の各々の容積の割合は20%以上である。なお、溝部141及び142の容積とは、溝部141及び142のうち、基板101の積層体100が積層される主面より上方の部分の容積で定義される。また、溝部141の幅(図1の水平方向の寸法)とは、積層体100の側面間の距離で定義される。したがって、溝部141及び142に形成された絶縁層106が存在する部分も、溝部141及び142の一部である。
The
第1レーザ部121〜第3レーザ部123の各々は、電流注入されて、レーザ発光を行うリッジ部125と、リッジ部125に沿って配置されるサポート部126とを備える。リッジ部125とサポート部126とは、分離溝127によって分離される。
Each of the
基板101は、半導体レーザアレイ装置10の基材である。本実施の形態では、基板101は、厚さ100μmの窒化ガリウム(GaN)基板である。なお、基板101の厚さは、100μmに限定されず、例えば、50μm以上、120μm以下であってもよい。
The
第1半導体層は、第1導電型の半導体層であり、基板101の上方に配置される。本実施の形態では、第1半導体層は、n側クラッド層102を含む。
The first semiconductor layer is a semiconductor layer of the first conductivity type and is arranged above the
n側クラッド層102は、本実施の形態では、厚さ3μmのn−Al0.2Ga0.8Nからなる層である。なお、n側クラッド層102の構成はこれに限定されない。n側クラッド層102の厚さは、0.5μm以上4.0μm以下であってもよく、組成は、n−AlxGa1−xN(0<x<1)であってもよい。
In the present embodiment, the n-
活性層103は、第1半導体層の上方に配置される発光層である。本実施の形態では、活性層103は、In0.18Ga0.82Nからなる厚さ5nmの井戸層とGaNからなる厚さ10nmの障壁層とが交互に積層された量子井戸活性層であり、2層の井戸層を有する。このような活性層103を備えることにより、半導体レーザアレイ装置10は、波長が約450nmの青色レーザ光を出射できる。活性層103の構成はこれに限定されず、InxGa1―xN(0<x<1)からなる井戸層とAlxInyGa1―x―yN(0≦x+y≦1)からなる障壁層とが交互に積層された量子井戸活性層であればよく、また、井戸層の数も2層に限定されず、1層でも3層以上でも同様の効果を得ることができる。また、400nmから450nmの波長帯、つまり、青紫色光から青色光までの波長帯においても同様の効果を得ることができる。なお、活性層103は量子井戸活性層の上方及び下方の少なくとも一方に形成されたガイド層を含んでもよい。活性層103のうち電流通路となる領域、つまり、リッジ部125の下方の領域が発光する。したがって、フロント側の共振器端面における活性層103の側面のうち、リッジ部125の下方の領域が発光部を形成する。
The
第2半導体層は、第1導電型と異なる第2導電型の半導体層であり、活性層103の上方に配置される。本実施の形態では、第2半導体層には、p側クラッド層104及びp側コンタクト層105が含まれる。
The second semiconductor layer is a semiconductor layer of a second conductivity type different from the first conductivity type, and is arranged above the
第2半導体層(つまり、p側クラッド層104及びp側コンタクト層105)は、電流通路となる複数のリッジ部125と、リッジ部125の両側に配置された電流通路とならないサポート部126とを備える。このようなサポート部126を備えることにより、半導体レーザアレイ装置10をジャンクションダウン実装する際に、リッジ部125に荷重が集中することによって生じる応力を低減できる。
The second semiconductor layer (that is, the p-
本実施の形態では、リッジ部125の幅は、20μmである。なお、リッジ部125の幅は、これに限定されず、例えば、5μm以上、50μm以下であってもよい。
In the present embodiment, the width of the
サポート部126の上面の基板101からの高さは、リッジ部125の上面の基板101からの高さと等しい。これより、半導体レーザアレイ装置10をジャンクションダウン実装する際に、リッジ部125に荷重が集中することによって生じる応力をより確実に低減できる。なお、ここで、基板101からサポート部126の上面までの高さと、基板101からリッジ部125の上面までの高さとが等しいとの記載が示す構成には、これらの高さが完全に一致している構成だけでなく、これらの高さが略等しい構成も含まれる。例えば、これらの高さに、第2半導体層の厚さの10%程度以下の誤差がある構成も含まれる。
The height of the upper surface of the
本実施の形態では、サポート部126の幅(図1における水平方向の幅)は、70μmである。なお、サポート部126の幅は、これに限定されず、30μm以上、200μm以下であってもよい。当該幅を30μm以上とすることで、半導体レーザアレイ装置10をジャンクションダウン実装する際に、リッジ部125に生じる応力を確実に低減できる。また、当該幅を200μm以下とすることで、隣り合う発光部間の距離を低減できるため、複数の発光部から出力されるレーザ光の結合を容易化できる。
In the present embodiment, the width of support portion 126 (width in the horizontal direction in FIG. 1) is 70 μm. The width of the
第2半導体層には、リッジ部125とサポート部126とを分離する分離溝127が形成されている。分離溝127により、リッジ部125に電流及び光を閉じ込めることができる。本実施の形態では、分離溝127の幅及び深さは、それぞれ、10μm及び1μmである。なお、分離溝127の構成は、これに限定されない。分離溝127の幅は、5μm以上、30μm以下であってもよい。また、分離溝127の深さは、0.4μm以上で、発光部である活性層103に到達しない深さであってもよい。第2半導体層の厚さが2.0μmより大きい場合には、分離溝127の深さは、2.0μm以下であってもよい。
A
p側クラッド層104は、第2半導体層に含まれるクラッド層であり、本実施の形態では、p−Al0.2Ga0.8Nからなる厚さ3nmの層と、GaNからなる厚さ3nmの層とが交互に100層ずつ積層された厚さ0.6μmの超格子層である。なお、p側クラッド層104の構成はこれに限定されない。p側クラッド層104の厚さは、0.3μm以上、1μm以下であってもよく、組成は、p−AlxGa1−xN(0<x<1)であってもよい。
The p-side clad
p側コンタクト層105は、第2半導体層に含まれ、p側クラッド層104の上方に配置されるコンタクト層である。本実施の形態では、p側コンタクト層105は、厚さ10nmのp−GaNからなる層である。なお、p側コンタクト層105の構成はこれに限定されない。p側コンタクト層105の厚さは、5nm以上、0.5μm以下の層であってもよい。
The p-
絶縁層106は、第2半導体層の上方に配置されるパッド電極108と第2半導体層との間を絶縁する層である。絶縁層106は、溝部141及び142、並びに、分離溝127にも配置される。また、絶縁層106は、リッジ部125の上方に、p側コンタクト層105とp電極107とを接触させるための開口部を有する。なお、絶縁層106の開口部は、スリット状の形状を有してもよい。本実施の形態では、絶縁層106は、厚さ200nmのSiO2からなる層である。なお、絶縁層106の構成はこれに限定されない。絶縁層106の厚さは、100nm以上、500nm以下であってもよい。
The insulating
p電極107は、p側コンタクト層105の上方に配置され、p側コンタクト層105とオーミック接触する電極である。p電極107は、リッジ部125の上方に配置される。つまり、p電極107は、絶縁層106の開口部に配置される。なお、p電極107は、絶縁層106の上方にも配置されてもよい。p電極107は、絶縁層106の開口部において、p側コンタクト層105と接触する。本実施の形態では、p電極107は、p側コンタクト層105側から順にPd、及びPtが積層された積層膜である。p電極107の構成はこれに限定されない。p電極107は、例えば、Cr、Ti、Ni、Pd、Pt及びAuの少なくとも一つで形成された単層膜又は多層膜であってもよい。
The p-
パッド電極108は、p電極107の上方に配置されたパッド状の電極である。本実施の形態では、パッド電極108は、p電極107側から順にTi及びAuが積層された積層膜であり、リッジ部125、サポート部126、及び、分離溝127の上方に配置される。また、パッド電極108は、溝部141及び142の上方にも配置されてもよい。さらに、パッド電極108の構成はこれに限定されない。パッド電極108は、例えば、Ti、Pt及びAu、Ni及びAuなどの積層膜であってもよい。
The
n電極109は、基板101の下方に配置される電極である。本実施の形態では、n電極109は、基板101側から順にTi、Pt及びAuが積層された積層膜である。n電極109の構成はこれに限定されない。n電極109は、他の導電材料で形成されてもよい。
The n-
[1−2.作用及び効果]
本実施の形態に係る半導体レーザアレイ装置10の作用及び効果について図1、図2A及び図2Bを使用しながら説明する。
[1-2. Action and effect]
The operation and effect of the semiconductor
まず、図2Aの説明を行う。図2Aは、半導体レーザアレイ装置10における溝部の容積の割合と半導体レーザアレイ装置10の反り量との相関を示すグラフである。図2Aに示される曲線は、黒丸印で示される実測データをフィッティングすることによって得られるグラフである。
First, FIG. 2A will be described. FIG. 2A is a graph showing the correlation between the ratio of the volume of the groove portion in the semiconductor
ここで、溝部の容積の割合は、隣り合う二つの溝部の間の積層体の体積と溝部の容積との和に対する、溝部の容積の割合を意味する。また、溝部の容積とは、溝部のうち、基板101の積層体100が積層される主面より上方の部分の容積を意味する。図2Aに示されるグラフでは、横軸が当該割合を示し、縦軸が、半導体レーザアレイ装置10の反り量を示す。本実施の形態では、当該割合は、図1における溝部141の幅A1と第2レーザ部122の幅A2とを用いて以下の式(1)で表される割合とほぼ等しい。
Here, the ratio of the volume of the groove portion means the ratio of the volume of the groove portion to the sum of the volume of the laminated body between two adjacent groove portions and the volume of the groove portion. The volume of the groove means the volume of the portion of the groove above the main surface on which the
(A1/(A1+A2))・・・(1) (A1/(A1+A2)) (1)
なお、幅A1として溝部141の幅を用いたが、溝部142の幅を用いてもよい。同様に、幅A2は第2レーザ部122の幅を用いたが、第1レーザ部121又は第3レーザ部123の幅を用いてもよい。
Although the width of the
図2Aに示されるように、式(1)で示される割合が増加するにしたがって、半導体レーザアレイ装置10の反り量が減少する。この原因は、式(1)で示される割合が増加することで、GaNからなる基板101とAlGaNからなるn側クラッド層102との接触面積の基板101の主面の全面積に対する割合が低下し、格子定数の異なる材料が接触することにより発生する格子不整合歪を抑制することができるからである。また、格子不整合歪は、基板101と格子定数が異なる積層膜が厚くなるにしたがって、大きくなる性質を有している。このため、格子不整合歪を低減するには、基板101と積層体100との接触面積の割合を低下すること、及び、格子定数が異なる積層膜を少なくすることが重要となる。
As shown in FIG. 2A, the warp amount of the semiconductor
ここで、図2Bを説明する。図2Bは、半導体レーザアレイ装置10における溝部の容積の割合と半導体レーザアレイ装置10の反り量との相関を反りの要因毎に分離して示すグラフである。
Here, FIG. 2B will be described. FIG. 2B is a graph showing the correlation between the ratio of the volume of the groove portion in the semiconductor
図2Bに示される実線の曲線は、図2Aに示される曲線と同一の曲線であり、半導体レーザアレイ装置10における溝部の容積の割合と半導体レーザアレイ装置の反り量との相関を示す。図2Bでは、反り量を上述した二つの格子不整合歪の要因毎に分離して示している。図2Bにおいて一点鎖線で示されるグラフは、基板101と積層体100との界面歪(つまり、GaNとAlGaNとの界面歪)に起因する反り量を示す。つまり、一点鎖線で示されるグラフは、前述した反りの二つの要因のうち、「GaNからなる基板101とAlGaNからなるn側クラッド層102との接触面積の基板101の主面の全面積に対する割合」に相当する。
The solid line curve shown in FIG. 2B is the same curve as the curve shown in FIG. 2A, and shows the correlation between the ratio of the volume of the groove portion in the semiconductor
一方、図2Bにおいて破線で示されるグラフは、GaNなどからなる基板に、AlGaNなどからなる積層膜を垂直方向に厚く積層することにより大きくなる歪に起因する反り量を示す。つまり、破線で示されるグラフは、前述した反りの二つの要因のうち、「基板101と基板101上に積層された基板101と格子定数が異なる積層膜が厚くなるにしたがって、大きくなる性質を有している」部分に相当する。
On the other hand, the graph shown by the broken line in FIG. 2B shows the amount of warpage due to the strain that is increased by vertically stacking a laminated film made of AlGaN or the like on a substrate made of GaN or the like. That is, the graph indicated by the broken line has a characteristic that, among the two factors of the warp described above, “the
溝部の容積の割合が0%から40%程度までの範囲では、図2Bにおいて破線で示される要因が支配的であり、当該割合を0%から増加させることで、大幅な反り低減を実現できる。一方、当該割合が約40%以上、100%未満の範囲では、基板101と積層体100との接触に起因する要因(図2Bの破線参照)が支配的となる。このように、図2Aに記載する曲線は、二つの要因に基いて定まる曲線であると考えられる。
In the range of the volume of the groove portion from about 0% to about 40%, the factor indicated by the broken line in FIG. 2B is dominant, and by increasing the ratio from 0%, it is possible to significantly reduce the warpage. On the other hand, in the range where the ratio is about 40% or more and less than 100%, the factor (see the broken line in FIG. 2B) caused by the contact between the
以上のように、半導体レーザアレイ装置10の反り量は格子不整合歪が大きくなることにより発生している。このため、基板101と第1半導体層のn側クラッド層102との接触面積の割合を低下させ、かつ、溝部の容積を増加させることにより、反り量を抑制することが可能となる。従って、溝部141及び142において、基板101に対して格子不整合歪の大きい第1半導体層、及び、第2半導体層をすべて除去することが歪量、すなわち反り量を大幅に低減することにつながる。本実施の形態に係る半導体レーザアレイ装置10においては、溝部の容積の割合を20%以上とすることで反り量を5μm以下にすることが可能となる。
As described above, the warp amount of the semiconductor
ここで、半導体レーザアレイ装置10の反り量抑制の効果について図3を用いて説明する。図3は、従来技術の半導体レーザアレイ装置1010及び本実施の形態に係る半導体レーザアレイ装置10の反り量を模式的に示す図である。図3においては、各半導体レーザアレイ装置の光出射端面が示されている。図3に示されるように、従来技術の半導体レーザアレイ装置1010では、反りが発生している。例えば、反り量が5μm以上になると、三つ以上の発光部1131〜1133のうち、中央付近の発光部1132及び端部の発光部1131及び1133から出射されるレーザ光の基板の主面に垂直な方向における位置の差異が大きくなる。これにより、レーザ光を例えばレンズなどを利用して集光する際に、レーザ光の結合効率が低下するため、高い光出力を実現することができない。
Here, the effect of suppressing the warp amount of the semiconductor
一方、本実施の形態に係る半導体レーザアレイ装置10の溝部141及び142の容積の割合を第1レーザ部121、第2レーザ部122及び第3レーザ部123の各々の体積の20%以上とすることで、半導体レーザアレイ装置10における反り量を低減できる。特に、本実施の形態に係る半導体レーザアレイ装置10では、基板101は、GaNであり、積層体100は、窒化ガリウム系材料を含む。このように、窒化ガリウム系材料を含む半導体レーザアレイ装置10では大きな反りが発生し得る。つまり、図2Aに示すように、GaNからなる基板101とAlGaInN系材料からなる積層体100との格子定数の違いから生じる格子不整合歪、及び、熱膨張係数差により半導体レーザアレイ装置10において大きな反りが発生し得る。しかしながら、本実施の形態に係る半導体レーザアレイ装置10では、上記構成を備えることにより、反り量を5μm以下とすることが可能となる。
On the other hand, the volume ratio of the
具体的には、前述のリッジ部125の幅が20μmであり、サポート部126の幅が70μmであり、分離溝127の幅が10μmであることより、第1レーザ部121の幅A2は、180μmである。なお、上述したように、第1レーザ部121の幅は、100μm以上、400μm以下であってもよい。また、第2レーザ部122及び第3レーザ部123は、第1のレーザ部と同等の幅であるが、幅の違いがあっても同等の効果を得ることは可能である。
Specifically, since the width of the
また、本実施の形態では、溝部141及び142の幅A1は同一の幅であり80μmである。深さは基板101の上面(つまり、積層体100が積層される面)より低い面にあれば問題ない。なお、溝部141及び142の幅A2は同一でなくてもよく、また、幅A2はこれに限定されることなく、例えば、20μm以上150μm以下であってもよい。また、基板101まで到達する溝を形成しているので、体積割合は、式(1)で示される割合と同義と考えてよい。本実施の形態においては、当該割合は、約30%となり、20%以上を確保しているため、図2Aに示すように反り量を5μm以下とすることができる。これにより、複数の発光部から出射されるレーザ光を集光する際に、レーザ光の結合効率が低下することを抑制することが可能となる。
Further, in the present embodiment, the widths A1 of the
本実施の形態では、溝部141及び142のうち基板101の部分の深さは約1μmであるが、当該深さは、これに限定されない。当該深さは、1.0μm以上であってもよい。これにより、上記効果を確実に奏することができる。また、当該深さは、基板101の厚さより20μm以上小さくてもよい。基板101の厚さは、通常、50μm以上、120μm以下であるため、当該深さは、100μm以下であってもよい。これにより、基板101の強度を確保できる。
In the present embodiment, the depth of the portion of the
また、本実施の形態に係る半導体レーザアレイ装置10は、隣り合う発光部である第1レーザ部121と第2レーザ部122との間に、溝部141を備えており、それぞれのリッジ部125の間隔(つまり、中心間距離)は本実施の形態では、260μmである。つまり、隣り合う発光部の中心間距離Dcは、260nmである。なお、距離はこれに限定されることなく、200μm以上、500μm以下であってもよい。
Further, the semiconductor
隣り合うリッジ部125、つまり、隣り合う発光部の中心間距離Dcが200μm以上離れていることにより、複数の発光部相互間の熱干渉の効果を抑制することが可能となり、基板101方向への熱の拡散を促進できるため、半導体レーザアレイ装置10の高出力化が可能となる。また、隣り合う発光部の中心間距離Dcが500μm以下とすることで、複数の発光部から出射されるレーザ光の距離を狭めることが可能となるため、半導体レーザアレイ装置10からの複数のレーザ光を集光する際に、レーザ光の結合効率を低下することを抑制することが可能となる。
Since the center-to-center distance Dc of the
[1−3.製造方法]
本実施の形態に係る半導体レーザアレイ装置10の製造方法について図面を用いて説明する。図4A及び図4Bは、本実施の形態に係る半導体レーザアレイ装置10の製造方法の各工程を示す模式的な断面図である。図4A及び図4Bにおいては、半導体レーザアレイ装置10の図1と同様の断面が示されている。
[1-3. Production method]
A method of manufacturing the semiconductor
図4Aの断面図(a)に示されるように、まず、基板101を準備し、第1半導体層、活性層103及び第2半導体層を順に積層する。本実施の形態では、基板101上に、n側クラッド層102、活性層103、p側クラッド層104及びp側コンタクト層105を順に積層する。本実施の形態では、有機金属気相成長法(MOCVD)により、各層の成膜を行う。
As shown in the cross-sectional view (a) of FIG. 4A, first, the
次に、図4Aの断面図(b)に示されるように、溝部141及び142を形成する。具体的には、まず、隣り合う発光部のほぼ中間に相当する位置に溝部141及び142をウェットエッチング法、ドライエッチング法などによって形成する。溝部141及び142は、半導体レーザアレイ装置10の共振方向に沿って連続して、つまり、途切れることなく形成される。
Next, as shown in the sectional view (b) of FIG. 4A,
次に、図4Aの断面図(c)に示されるように、分離溝127を、ウェットエッチング法、ドライエッチング法などによって形成する。分離溝127は、溝部141及び142の間に二つずつ形成される。第2半導体層(本実施の形態では、p側クラッド層104及びp側コンタクト層105)のうち、二つの分離溝127の間の部分が、リッジ部125となり、分離溝127と溝部141及び142との間の部分が、サポート部126となる。
Next, as shown in the sectional view (c) of FIG. 4A, the
次に、図4Aの断面図(d)に示されるように、絶縁層106をプラズマCVD法などによって形成する。絶縁層106は、基板101の上方全面に、つまり、第2半導体層、分離溝127、溝部141及び142に形成される。
Next, as shown in the sectional view (d) of FIG. 4A, the insulating
次に、図4Bの断面図(e)に示されるように、絶縁層106に開口部を形成し、当該開口部にp電極107を形成する。まず、絶縁層106のうち、リッジ部125の上方の部分を、ウェットエッチング法などにより除去することによって開口部を形成する。これにより、開口部においては、p側コンタクト層105が露出する。続いて、当該開口部のp側コンタクト層105上に真空蒸着法などによりp電極107を形成する。なお、p電極107は、絶縁層106の上方にも形成されてもよい。
Next, as shown in the cross-sectional view (e) of FIG. 4B, an opening is formed in the insulating
次に、図4Bの断面図(f)に示されるように、第2半導体層の上方に、真空蒸着法などによりパッド電極108を形成する。本実施の形態では、p電極107を覆うようにリッジ部125にパッド電極108を形成する。なお、パッド電極108は、図4Bの断面図(f)に示されるように、分離溝127及びサポート部126の上方にも形成されてもよい。
Next, as shown in the sectional view (f) of FIG. 4B, the
次に、図4Bの断面図(g)に示されるように、基板101の下面(つまり、積層体100が積層されている面の裏側の面)に、真空蒸着法などにより、n電極109を形成する。n電極109は、基板101の下面のほぼ全面に形成されるが、リッジ部125の裏側に相当する位置のみに形成されてもよい。
Next, as shown in the cross-sectional view (g) of FIG. 4B, the n-
次に、劈開によって共振器端面を形成し、レーザ共振器を形成する。本実施の形態では、共振器長が1.2mmとなるように劈開を行うが、共振器長はこれに限定されず、例えば、0.8mm以上、4mm以下であってもよい。 Next, the end faces of the resonator are formed by cleavage to form a laser resonator. In the present embodiment, the cleavage is performed so that the resonator length is 1.2 mm, but the resonator length is not limited to this and may be, for example, 0.8 mm or more and 4 mm or less.
なお、共振器端面には、誘電体多層膜などの反射膜を形成してもよい。 A reflective film such as a dielectric multilayer film may be formed on the end face of the resonator.
本実施の形態に半導体レーザアレイ装置は、三つの発光部を備えたが、半導体レーザアレイ装置は、四つ以上の発光部、及び、三つ以上の溝部を備えてもよい。このように発光部の個数が増加することにより、半導体レーザアレイ装置10の共振方向に対して垂直な方向(つまり、発光部の配列方向)の幅が長くなるため、基板101の反りが増加し得るが、発光部間に溝部が配置され、かつ、溝部の容積を積層体の体積の20%以上とすることで、反り量を5μm以下にすることが可能となる。例えばより高い光出力を実現するために、半導体レーザアレイ装置は、20個の発光部を有してもよい。
Although the semiconductor laser array device according to this embodiment includes three light emitting portions, the semiconductor laser array device may include four or more light emitting portions and three or more groove portions. As the number of light emitting portions increases in this way, the width of the semiconductor
本実施の形態に係る半導体レーザアレイ装置において、以上では、半導体レーザアレイ装置として、GaN系の材料を用いる例を示したが、本実施の形態に係る半導体レーザアレイ装置に用いられる材料はこれに限定されず、AlGaInP、GaAs、GaAs/InPなどでもよい。 In the semiconductor laser array device according to the present embodiment, the example in which the GaN-based material is used as the semiconductor laser array device has been described above, but the material used for the semiconductor laser array device according to the present embodiment is not limited to this. It is not limited, and may be AlGaInP, GaAs, GaAs/InP, or the like.
また、基板101を形成する材料は、GaN単結晶に限定されず、サファイア、SiCなどであってもよい。
The material forming the
(実施の形態2)
実施の形態2に係る半導体レーザアレイ装置について説明する。本実施の形態に係る半導体レーザアレイ装置は、溝部の構成において、実施の形態1に係る半導体レーザアレイ装置10と相違する。以下、本実施の形態に係る半導体レーザアレイ装置について、実施の形態1に係る半導体レーザアレイ装置10との相違点を中心に図5を用いて説明する。
(Embodiment 2)
A semiconductor laser array device according to the second embodiment will be described. The semiconductor laser array device according to the present embodiment differs from the semiconductor
図5は、本実施の形態に係る半導体レーザアレイ装置20の構造を示す模式的な断面図である。
FIG. 5 is a schematic sectional view showing the structure of the semiconductor
図5に示されるように、本実施の形態に係る半導体レーザアレイ装置20は、実施の形態1に係る半導体レーザアレイ装置10と同様に、三つの発光部131〜133を有し、三つの発光部131〜133のうち、隣り合う二つの発光部の間には、積層体100を分断する溝部241及び242が形成されている。
As shown in FIG. 5, the semiconductor
また、本実施の形態に係る溝部241は、第1溝部241aと、第1溝部241aより幅が狭く、かつ、第1溝部241aより深い第2溝部241bとを有する。また、溝部242も溝部241と同様に、第1溝部242aと、第1溝部242aより幅が狭く、かつ、第1溝部242aより深い第2溝部242bとを有する。
Further, the
これにより、幅が一定の溝部を形成する場合より、溝部の容積を削減できるため、積層体又は基板を除去する量を低減でき、かつ、半導体レーザアレイ装置20の強度低下を抑制できる。また、第1溝部241a及び242aだけを形成する場合と比較して、より一層格子不整合歪を分断することができ、反り量をさらに低減することが可能となる。
As a result, the volume of the groove can be reduced as compared with the case where the groove having a constant width is formed, so that the amount of the stacked body or the substrate to be removed can be reduced and the strength reduction of the semiconductor
また、本実施の形態では、第1溝部241a及び242aは、基板101の主面(つまり、積層体100が積層される面)又は基板101の内部までの深さを有する。
Further, in the present embodiment, the
これにより、積層体100と基板101との接触面積を低減でき、かつ、深い溝部241及び242を形成できる。
Thereby, the contact area between the
本実施の形態に係る半導体レーザアレイ装置20の製造方法は、溝部241及び242の形成工程において、実施の形態1に係る半導体レーザアレイ装置10の製造方法と異なる。
The method of manufacturing the semiconductor
本実施の形態に係る半導体レーザアレイ装置20の溝部241及び242の形成工程において、まず、隣り合う発光部のほぼ中間に相当する位置に第1溝部241a及び242aをウェットエッチング法、ドライエッチング法などによって形成する。第1溝部241a及び242aは、半導体レーザアレイ装置20の共振方向に沿って連続して、つまり、途切れることなく形成される。続いて、第1溝部241a及び242aの底面に、第2溝部241b及び242bをそれぞれウェットエッチング法、ドライエッチング法などによって形成する。第2溝部241b及び242bを第1溝部241a及び242aの底面に形成することにより、第2半導体層の上面から幅が一定の溝部を形成する場合より、溝部の形成に要するエッチング量を低減できる。
In the process of forming the
以上のような工程により、本実施の形態に係る半導体レーザアレイ装置20の溝部241及び242を形成できる。第2溝部241b及び242bの形成は、実施の形態1に係る溝部141及び142の形成と同様に、絶縁層106などを積層する前であってもよい。また、第2溝部241b及び242bは、パッド電極108及びn電極109を形成した後に、レーザスクライブ装置などを用いて形成されてもよい。
Through the steps described above, the
(実施の形態3)
実施の形態3に係る半導体レーザアレイ装置について説明する。本実施の形態に係る半導体レーザアレイ装置は、主に第1溝部の構成において、実施の形態2に係る半導体レーザアレイ装置20と相違する。以下、本実施の形態に係る半導体レーザアレイ装置について、実施の形態2に係る半導体レーザアレイ装置20との相違点を中心に図6を用いて説明する。
(Embodiment 3)
A semiconductor laser array device according to the third embodiment will be described. The semiconductor laser array device according to the present embodiment is different from the semiconductor
図6は、本実施の形態に係る半導体レーザアレイ装置30の構造を示す模式的な断面図である。
FIG. 6 is a schematic sectional view showing the structure of the semiconductor
図6に示されるように、本実施の形態に係る半導体レーザアレイ装置30は、実施の形態2に係る半導体レーザアレイ装置20と同様に、三つの発光部131〜133を有し、三つの発光部131〜133のうち、隣り合う二つの発光部の間には、積層体100を分断する溝部341及び342が形成されている。
As shown in FIG. 6, the semiconductor
また、本実施の形態に係る溝部341は、第1溝部341aと、第1溝部341aより幅が狭く、かつ、第1溝部341aより深い第2溝部341bとを有する。また、溝部342も溝部341と同様に、第1溝部342aと、第1溝部342aより幅が狭く、かつ、第1溝部342aより深い第2溝部342bとを有する。
Further, the
これにより、幅が一定の溝部を形成する場合より、溝部の容積を削減できるため、積層体又は基板を除去する量を低減でき、かつ、半導体レーザアレイ装置30の強度低下を抑制できる。また、第1溝部341a及び342aだけを形成する場合と比較して、より一層格子不整合歪を分断することができ、反り量をさらに低減することが可能となる。
As a result, the volume of the groove can be reduced as compared with the case where the groove having a constant width is formed, so that the amount of the laminated body or the substrate to be removed can be reduced and the decrease in strength of the semiconductor
また、本実施の形態では、第1溝部341a及び342aは、第1半導体層、つまり、n側クラッド層102の内部までの深さを有する。
In addition, in the present embodiment, the
これにより、基板101のエッチング量を低減できるため、半導体レーザアレイ装置30の強度低下をより一層抑制できる。
As a result, the etching amount of the
なお、本実施の形態では、溝部341及び342の容積は、第1溝部341a及び342aの容積と、第2溝部341b及び342bの容積のうち、基板101の積層体100が積層される主面より上方の部分との和で定義される。
In the present embodiment, the volume of the
本実施の形態に係る半導体レーザアレイ装置30の製造方法は、第1溝部341a及び342aの形成工程において、実施の形態2に係る半導体レーザアレイ装置20の製造方法と異なる。本実施の形態においても実施の形態2と同様に、第1溝部341a及び342aをウェットエッチング法、ドライエッチング法などによって形成する。ただし、本実施の形態では、第1溝部341a及び342aが、第1半導体層の内部までの深さを有するようにエッチング深さを調整する。
The method of manufacturing the semiconductor
以上のような工程により、本実施の形態に係る半導体レーザアレイ装置30の第1溝部341a及び342aを形成できる。
Through the above steps, the
(変形例など)
以上、本開示に係る半導体レーザアレイ装置について、各実施の形態に基づいて説明したが、本開示は、上記各実施の形態に限定されるものではない。
(Modifications, etc.)
The semiconductor laser array device according to the present disclosure has been described above based on each embodiment, but the present disclosure is not limited to each of the above embodiments.
例えば、上記各実施の形態では積層体100は、上記各実施の形態の構成に限定されない。例えば、基板101とn側クラッド層102との間にバッファ層などが配置されてもよいし、p側クラッド層104と活性層103との間に、電子障壁層などが配置されてもよい。
For example, in each of the above embodiments, the
また、上記各実施の形態では各レーザ部は、サポート部126を有したが、サポート部126を有さなくてもよい。また、各レーザ部は、リッジ部125を有したが、リッジ構造以外の電極ストライプ構造、埋め込み型構造などの電流狭窄構造を有してもよい。
Further, in each of the above embodiments, each laser unit has the
また、上記各実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、本開示の趣旨を逸脱しない範囲で上記各実施の形態における構成要素及び機能を任意に組み合わせることで実現される形態も本開示に含まれる。 Further, it is realized by making various modifications to the above-described embodiments that can be thought of by those skilled in the art, or by arbitrarily combining the components and functions of the above-described embodiments without departing from the spirit of the present disclosure. Such forms are also included in the present disclosure.
本開示の半導体レーザアレイ装置は、例えば、産業向け加工用に青紫色から赤外までの発光を伴う半導体レーザアレイ装置に適用可能である。また、プロジェクタ用の青紫色から赤色までの可視域の発光を伴う半導体レーザアレイ装置などにも適用可能である。 The semiconductor laser array device of the present disclosure can be applied to, for example, a semiconductor laser array device that emits light of blue-violet to infrared light for industrial processing. Further, it is also applicable to a semiconductor laser array device or the like that emits light in the visible range from blue-violet to red for a projector.
10、20、30、1010 半導体レーザアレイ装置
100 積層体
101 基板
102 n側クラッド層
103 活性層
104 p側クラッド層
105 p側コンタクト層
106 絶縁層
107 p電極
108 パッド電極
109 n電極
121 第1レーザ部
122 第2レーザ部
123 第3レーザ部
125 リッジ部
126 サポート部
127 分離溝
141、142、241、242、341、342 溝部
241a、242a、341a、342a 第1溝部
241b、242b、341b、342b 第2溝部
1001 ブロードエリアレーザ
1002 エピタキシャル積層体
1003 溝
1004 リッジ
1005 端子層
1009 パッシベーション部
1021 ビーム生成活性層
1022 上面
1023 下面
A1、A2、d1、d2 幅
Dc 中心間距離
10, 20, 30, 1010 Semiconductor
Claims (6)
前記基板の上方に配置される積層体とを備え、
前記積層体は、前記基板の上方に配置される第1導電型の第1半導体層と、前記第1半導体層の上方に配置される活性層と、前記活性層の上方に配置され、前記第1導電型と異なる第2導電型の第2半導体層とを有し、
前記積層体は、前記活性層に沿って配列され、各々がレーザ光を出射する少なくとも三つの発光部を有し、
前記少なくとも三つの発光部のうち、隣り合う二つの発光部の間には、前記積層体を分断する溝部が形成され、
前記溝部は、前記積層体の上方の面から、下方の面まで延び、かつ、隣り合う二つの前記溝部の間の前記積層体の体積と前記溝部の容積との和に対する前記溝部の容積の割合は20%以上であり、かつ、前記隣り合う二つの発光部の中心間距離は200μm以上である
半導体レーザアレイ装置。 Board,
A laminate disposed above the substrate,
The stacked body includes a first semiconductor layer of a first conductivity type disposed above the substrate, an active layer disposed above the first semiconductor layer, and an active layer disposed above the active layer. A second semiconductor layer of a second conductivity type different from one conductivity type,
The laminated body is arranged along the active layer, and each has at least three light emitting portions that emit laser light,
Of the at least three light emitting portions, a groove portion that divides the stacked body is formed between two adjacent light emitting portions,
The groove portion extends from the upper surface of the laminated body to the lower surface, and the ratio of the volume of the groove portion to the sum of the volume of the laminated body and the volume of the groove portion between two adjacent groove portions. Is 20% or more, and the distance between the centers of the two adjacent light emitting portions is 200 μm or more.
前記積層体は、窒化ガリウム系材料を含む
請求項1に記載の半導体レーザアレイ装置。 The substrate is gallium nitride,
The semiconductor laser array device according to claim 1, wherein the stacked body includes a gallium nitride-based material.
請求項1又は2に記載の半導体レーザアレイ装置。 The semiconductor laser array device according to claim 1, wherein the at least three or more light emitting units include four or more light emitting units.
第1溝部と、
前記第1溝部より幅が狭く、かつ、前記第1溝部より深い第2溝部とを有する
請求項1〜3のいずれか1項に記載の半導体レーザアレイ装置。 The groove is
A first groove portion,
The semiconductor laser array device according to claim 1, further comprising a second groove portion having a width narrower than the first groove portion and deeper than the first groove portion.
請求項4に記載の半導体レーザアレイ装置。 The semiconductor laser array device according to claim 4, wherein the first groove portion has a depth to a main surface of the substrate or an inside of the substrate.
請求項4に記載の半導体レーザアレイ装置。 The semiconductor laser array device according to claim 4, wherein the first groove portion has a depth to the inside of the first semiconductor layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018220855A JP2020088182A (en) | 2018-11-27 | 2018-11-27 | Semiconductor laser array device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018220855A JP2020088182A (en) | 2018-11-27 | 2018-11-27 | Semiconductor laser array device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020088182A true JP2020088182A (en) | 2020-06-04 |
Family
ID=70908898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018220855A Pending JP2020088182A (en) | 2018-11-27 | 2018-11-27 | Semiconductor laser array device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020088182A (en) |
-
2018
- 2018-11-27 JP JP2018220855A patent/JP2020088182A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5368957B2 (en) | Manufacturing method of semiconductor laser chip | |
JP4352337B2 (en) | Semiconductor laser and semiconductor laser device | |
US11710941B2 (en) | Semiconductor laser element | |
US20210384701A1 (en) | Semiconductor laser apparatus and semiconductor laser device | |
JP2007095758A (en) | Semiconductor laser | |
JP2009071162A (en) | Semiconductor device and method of manufacturing semiconductor device | |
US20100054292A1 (en) | Semiconductor laser device and manufacturing method thereof | |
JP6700019B2 (en) | Semiconductor light emitting element | |
JP2011124521A (en) | Semiconductor laser and method of manufacturing the same | |
JP5273459B2 (en) | Manufacturing method of semiconductor laser | |
KR20020079447A (en) | Semiconductor laser device and fabrication method thereof | |
EP1923973A1 (en) | High-power red semiconductor laser | |
JP2020088182A (en) | Semiconductor laser array device | |
US11545812B2 (en) | Semiconductor laser element | |
JP2009277844A (en) | Nitride semiconductor laser element | |
US11509117B2 (en) | Light emitting element | |
WO2018158934A1 (en) | Semiconductor laser and method for manufacturing same | |
WO2023140224A1 (en) | Semiconductor laser device and method for manufacturing semiconductor laser element | |
JP2006179565A (en) | Semiconductor laser device | |
CN110581438B (en) | Semiconductor laser element | |
JP2010098001A (en) | Semiconductor laser device and method of manufacturing the same | |
US20230335972A1 (en) | Semiconductor laser and semiconductor laser device | |
US20220416508A1 (en) | Semiconductor laser element | |
JP5503574B2 (en) | Laser diode | |
CN115021081A (en) | Light emitting chip and laser |