JP2020086663A - メモリアクセス装置、メモリアクセス方法、及びプログラム - Google Patents

メモリアクセス装置、メモリアクセス方法、及びプログラム Download PDF

Info

Publication number
JP2020086663A
JP2020086663A JP2018216726A JP2018216726A JP2020086663A JP 2020086663 A JP2020086663 A JP 2020086663A JP 2018216726 A JP2018216726 A JP 2018216726A JP 2018216726 A JP2018216726 A JP 2018216726A JP 2020086663 A JP2020086663 A JP 2020086663A
Authority
JP
Japan
Prior art keywords
management unit
logical device
access
request
access request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018216726A
Other languages
English (en)
Inventor
尚之 小澤
Naoyuki Ozawa
尚之 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2018216726A priority Critical patent/JP2020086663A/ja
Publication of JP2020086663A publication Critical patent/JP2020086663A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Memory System (AREA)

Abstract

【課題】AUTOSAR Memory Stackの仕様において、互いに同じ種類の複数の不揮発性メモリのアクセスに対応する。【解決手段】不揮発性メモリマネージャー52は、第1のデバイス番号が付与されているアクセス要求を第1の論理デバイス要求管理部LDRM1に渡し、第2のデバイス番号が付与されているアクセス要求を第2の論理デバイス要求管理部LDRM2に渡し、メモリインターフェイス53は、第1または第2のデバイス番号が付与されているアクセス要求を第1の抽象化部54に渡し、第1の抽象化部54は、第1のデバイス番号が付与されているアクセス要求を第1の論理デバイス管理部LDM1に渡し、第2のデバイス番号が付与されているアクセス要求を第2の論理デバイス管理部LDM2に渡し、第2の抽象化部55は、第3のデバイス番号が付与されているアクセス要求を第3の論理デバイス管理部LDM3に渡す。【選択図】図1

Description

本発明は、複数のメモリのアクセスに関する。
車載用ソフトウェアのプラットフォームの仕様として、例えば、AUTOSAR(Automotive Open System Architecture)が知られている。
AUTOSARでは、AUTOSAR Memory Stackの仕様により、EEPROM(Electrically Erasable Programmable Read Only Memory)やフラッシュメモリといった不揮発性メモリのアクセスについて標準化されている。
関連する技術として、特許文献1に記載の技術が知られている。
特許第5900168号公報
EEPROMまたはフラッシュメモリに保存したいデータ量が比較的多い場合、複数のEEPROMまたは複数のフラッシュメモリが必要になる場合があるが、現在のAUTOSAR Memory Stackの仕様では、1つのEEPROMまたは1つのフラッシュメモリのアクセスが前提であり、互いに同じ種類の複数の不揮発性メモリのアクセスに対応していないという懸念がある。
そこで、本発明は、AUTOSAR Memory Stackの仕様において、互いに同じ種類の複数の不揮発性メモリのアクセスに対応することを目的とする。
本発明に係る一つの形態であるメモリアクセス装置は、アクセス要求モジュールからアクセス要求を受け付ける第1〜第3の論理デバイス要求管理部を備える不揮発性メモリマネージャーと、第1〜第3の論理デバイス要求管理部からアクセス要求を受け付けるメモリインターフェイスと、メモリインターフェイスからアクセス要求を受け付ける第1及び第2の論理デバイス管理部を備える第1の抽象化部と、メモリインターフェイスからアクセス要求を受け付ける第3の論理デバイス管理部を備える第2の抽象化部と、第1の論理デバイス管理部から受け付けたアクセス要求に応じたアクセス処理を第1の不揮発性メモリに対して行う第1の物理デバイス管理部と、第2の論理デバイス管理部から受け付けたアクセス要求に応じたアクセス処理を第1の不揮発性メモリと同じ種類の第2の不揮発性メモリに対して行う第2の物理デバイス管理部とを備える第1のドライバと、第3の論理デバイス管理部から受け付けたアクセス要求に応じたアクセス処理を第1の不揮発性メモリと異なる第3の不揮発性メモリに対して行う第3の物理デバイス管理部を備える第2のドライバとを備える。
不揮発性メモリマネージャーは、第1の論理デバイス要求管理部及び第1の論理デバイス管理部に対応する第1のデバイス番号が付与されているアクセス要求を第1の論理デバイス要求管理部に渡し、第2の論理デバイス要求管理部及び第2の論理デバイス管理部に対応する第2のデバイス番号が付与されているアクセス要求を第2の論理デバイス要求管理部に渡し、第3の論理デバイス要求管理部及び第3の論理デバイス管理部に対応する第3のデバイス番号が付与されているアクセス要求を第3の論理デバイス要求管理部に渡す。
メモリインターフェイスは、第1または第2のデバイス番号が付与されているアクセス要求を第1の抽象化部に渡し、第3のデバイス番号が付与されているアクセス要求を第2の抽象化部に渡す。
第1の抽象化部は、第1のデバイス番号が付与されているアクセス要求を第1の論理デバイス管理部に渡し、第2のデバイス番号が付与されているアクセス要求を第2の論理デバイス管理部に渡す。
第2の抽象化部は、第3のデバイス番号が付与されているアクセス要求を第3の論理デバイス管理部に渡す。
このように、不揮発性メモリマネージャーや第1の抽象化部を含むAUTOSAR Memory Stackの仕様において、不揮発性メモリマネージャーに備えた第1の論理デバイス要求管理部に第1のデバイス番号を紐付けするとともに、第1の抽象化部に備えた第1の論理デバイス管理部に第1のデバイス番号を紐付けし、不揮発性メモリマネージャーに備えた第2の論理デバイス要求管理部に第2のデバイス番号を紐付けするとともに第1の抽象化部に備えた第2の論理デバイス管理部に第2のデバイス番号を紐付けしているため、アクセス対象の不揮発性メモリを互いに同じ種類の第1及び第2の不揮発性メモリの中から選択することができる。すなわち、AUTOSAR Memory Stackの仕様において、互いに同じ種類の複数の不揮発性メモリのアクセスに対応することができる。
また、第1のドライバは、第2の論理デバイス管理部から受け付けたアクセス要求に応じたアクセス処理を第1の不揮発性メモリと同じ種類の第4の不揮発性メモリに対して行う第4の物理デバイス管理部を備えるように構成してもよい。
これにより、第2の論理デバイス管理部から第2の物理デバイス管理部及び第4の物理デバイス管理部にそれぞれ同一のアクセス要求を渡すことができるため、第2の不揮発性メモリ及び第4の不揮発性メモリにそれぞれ互いに同じデータを書き込むことができる。すなわち、AUTOSAR Memory Stackの仕様において、データのバックアップを行うことができる。
本発明によれば、AUTOSAR Memory Stackの仕様において、互いに同じ種類の複数の不揮発性メモリのアクセスに対応することができる。
実施形態のメモリアクセス装置の一例を示す図である。 不揮発性メモリマネージャー、メモリインターフェイス、及び第1の抽象化部が有する情報の一例を示す図である。 制御部の動作の一例を示す図である。
図1は、実施形態のメモリアクセス装置の一例を示す図である。
図1に示すメモリアクセス装置は、第1の不揮発性メモリ1と、第2の不揮発性メモリ2と、第3の不揮発性メモリ3と、第4の不揮発性メモリ4と、制御部5とを備える。
第1〜第3の不揮発性メモリ1〜3は、互いに同じ種類の不揮発性メモリであり、例えば、EEPROMとする。
第4の不揮発性メモリ4は、第1〜第3の不揮発性メモリと同じ種類の不揮発性メモリであり、例えば、フラッシュメモリとする。
制御部5は、例えば、CPU(Central Processing Unit)またはプログラマブルなデバイス(FPGA(Field Programmable Gate Array)やPLD(Programmable Logic Device))などにより構成され、アクセス要求モジュール51と、不揮発性メモリマネージャー52と、メモリインターフェイス53と、第1の抽象化部54と、第2の抽象化部55と、第1のドライバ56と、第2のドライバ57とを備える。なお、第1の抽象化部54及び第2の抽象化部55を区別しない場合は、単に、抽象化部という。
アクセス要求モジュール51は、例えば、AUTOSARの仕様におけるアプリケーションレイヤに含まれるアプリケーションプログラムであり、第1〜第4の不揮発性メモリ1〜4のそれぞれのアクセス要求(データ書き込み処理、データ読み出し処理、及びデータ消去など)を生成する。また、アクセス要求モジュール51は、後述するデバイス番号をアクセス要求に付与する。
不揮発性メモリマネージャー52は、例えば、AUTOSAR Memory Stackの仕様におけるNvM(Non-volatile Random Access Memory Manager)であり、第1の論理デバイス要求管理部LDRM1と、第2の論理デバイス要求管理部LDRM2と、第3の論理デバイス要求管理部LDRM3とを備える。なお、第1の論理デバイス要求管理部LDRM1、第2の論理デバイス要求管理部LDRM2、及び第3の論理デバイス要求管理部LDRM3を区別しない場合は、単に、論理デバイス要求管理部という。
第1の論理デバイス要求管理部LDRM1は、第1の不揮発性メモリ1に対するデータ保証を提供する。
第2の論理デバイス要求管理部LDRM2は、第2の不揮発性メモリ2及び第3の不揮発性メモリ3に対するデータ保証を提供する。
第3の論理デバイス要求管理部LDRM3は、第4の不揮発性メモリ4に対するデータ保証を提供する。
なお、データ保証としては、例えば、CRC(Cyclic Redundancy Check)やアクセスのリトライなどとする。
メモリインターフェイス53は、例えば、AUTOSAR Memory Stackの仕様におけるMemIf(Memory Abstraction Interface)であり、アクセス要求を第1の抽象化部54または第2の抽象化部に振り分ける。
第1の抽象化部54は、例えば、AUTOSAR Memory Stackの仕様におけるEa(EEPROM Abstraction)であり、第1の論理デバイス管理部LDM1と、第2の論理デバイス管理部LDM2とを備える。なお、第1の論理デバイス管理部LDM1及び第2の論理デバイス管理部LDM2を区別しない場合は、単に、論理デバイス管理部という。
第2の抽象化部55は、例えば、AUTOSAR Memory Stackの仕様におけるFee(Flash EEPROM Emulation)であり、第3の論理デバイス管理部LDM3を備える。
第1のドライバ56は、例えば、AUTOSAR Memory Stackの仕様におけるEep(EEPROM Driver)であり、第1の物理デバイス管理部PDM1と、第2の物理デバイス管理部PDM2と、第4の物理デバイス管理部PDM4とを備える。
第2のドライバ57は、例えば、AUTOSAR Memory Stackの仕様におけるFls(Flash Driver)であり、第3の物理デバイス管理部PDM3を備える。
第1の論理デバイス管理部LDM1は、メモリインターフェイス53から受け取ったアクセス要求を第1の物理デバイス管理部PDM1に渡す。第1の物理デバイス管理部PDM1は、第1の論理デバイス管理部LDM1から受け取ったアクセス要求に基づいて、第1の不揮発性メモリ1に対してアクセス処理を行う。
第2の論理デバイス管理部LDM2は、メモリインターフェイス53から受け取ったアクセス要求を第2の物理デバイス管理部PDM2及び第3の物理デバイス管理部PDM3に渡す。第2の物理デバイス管理部PDM2は、第2の論理デバイス管理部LDM2から受け取ったアクセス要求に基づいて、第2の不揮発性メモリ2に対してアクセス処理を行う。また、第4の物理デバイス管理部PDM4は、第2の論理デバイス管理部LDM2から受け取ったアクセス要求に基づいて、第4の不揮発性メモリ4に対してアクセス処理を行う。
第3の論理デバイス管理部LDM3は、メモリインターフェイス53から受け取ったアクセス要求を第3の物理デバイス管理部PDM3に渡す。第3の物理デバイス管理部PDM3は、第3の論理デバイス管理部LDM3から受け取ったアクセス要求に基づいて、第3の不揮発性メモリ3に対してアクセス処理を行う。
なお、第1〜第4の不揮発性メモリ1〜4の少なくとも1つの不揮発性メモリまたは不図示の記憶部に記憶されているプログラムをCPUまたはプログラマブルなデバイスが実行することにより、アクセス要求モジュール51、不揮発性メモリマネージャー52、メモリインターフェイス53、第1の抽象化部54、第2の抽象化部55、第1のドライバ56、第2のドライバ57、第1の論理デバイス要求管理部LDRM1、第2の論理デバイス要求管理部LDRM2、第3の論理デバイス要求管理部LDRM3、第1の論理デバイス管理部LDM1、第2の論理デバイス管理部LDM2、第3の論理デバイス管理部LDM3、第1の物理デバイス管理部PDM1、第2の物理デバイス管理部PDM2、第3の物理デバイス管理部PDM3、及び第4の物理デバイス管理部PDM4が実現されるものとする。
図2(a)は、不揮発性メモリマネージャー52が有する情報の一例を示す図である。なお、第1の論理デバイス要求管理部LDRM1を「LDRM1」とし、第2の論理デバイス要求管理部LDRM2を「LDRM2」とし、第3の論理デバイス要求管理部LDRM3を「LDRM3」とする。
図2(a)に示す情報は、デバイス番号と論理デバイス要求管理部との対応関係を示している。図2(a)に示す例では、デバイス番号「1」(第1のデバイス番号)に対応する論理デバイス要求管理部を「LDRM1」とし、デバイス番号「2」(第2のデバイス番号)に対応する論理デバイス要求管理部を「LDRM2」とし、論理デバイス番号「3」(第3のデバイス番号)に対応する論理デバイス要求管理部を「LDRM3」とする。
図2(b)は、メモリインターフェイス53が有する情報の一例を示す図である。なお、第1の抽象化部54を「Ea」とし、第2の抽象化部55を「Fee」とする。
図2(b)に示す情報は、デバイス番号と抽象化部との対応関係を示している。図2(b)に示す例では、デバイス番号「1」またはデバイス番号「2」に対応する抽象化部を「Ea」とし、デバイス番号「3」に対応する抽象化部を「Fee」とする。
図2(c)は、第1の抽象化部54が有する情報の一例を示す図である。なお、第1の論理デバイス管理部LDM1を「LDM1」とし、第2の論理デバイス管理部LDM2を「LDM2」とする。
図2(c)に示す情報は、論理デバイス番号と論理デバイス要求管理部との対応関係を示している。図2(c)に示す例では、論理デバイス番号「1」に対応する論理デバイス管理部を「LDM1」とし、論理デバイス番号「2」に対応する論理デバイス管理部を「LDM2」とする。
すなわち、第1の論理デバイス要求管理部LDRM1及び第1の論理デバイス管理部LDM1にデバイス番号「1」が紐付けられ、第2の論理デバイス要求管理部LDRM2及び第2の論理デバイス管理部LDM2にデバイス番号「2」が紐付けられ、第3の論理デバイス要求管理部LDRM3にデバイス番号「3」が紐付けられているものとする。
図3は、制御部5の動作の一例を示す図である。なお、データ「aaa」のうちのデータ「aa」を第1の不揮発性メモリ1に書き込むとともに、データ「aaa」のうちの残りのデータ「a」を第2の不揮発性メモリ2及び第4の不揮発性メモリ4にそれぞれ書き込み、データ「bbb」を第3の不揮発性メモリ3から読み出す場合を想定する。また、不揮発性メモリマネージャー52を「NvM」とし、メモリインターフェイス53を「MemIf」とし、第3の論理デバイス管理部LDM3を「LDM3」とし、第1の物理デバイス管理部PDM1を「PDM1」とし、第2の物理デバイス管理部PDM2を「PDM2」とし、第3の物理デバイス管理部PDM3を「PDM3」とし、第4の物理デバイス管理部PDM4を「PDM4」とする。
まず、アクセス要求モジュール51は、データ「aa」を第1の不揮発性メモリ1に書き込むためのアクセス要求1にデバイス番号「1」を付与し、データ「a」を第2の不揮発性メモリ2及び第3の不揮発性メモリ3にそれぞれ書き込むためのアクセス要求2にデバイス番号「2」を付与し、データ「bbb」を第3の不揮発性メモリ3から読み出すためのアクセス要求3にデバイス番号「3」を付与し、それらアクセス要求1〜3を「NvM」に渡す。
次に、「NvM」は、図2(a)に示す情報を参照して、アクセス要求モジュール51から受け付けたアクセス要求1に付与されているデバイス番号「1」に対応する「LDRM1」にアクセス要求1を渡し、アクセス要求モジュール51から受け付けたアクセス要求2に付与されているデバイス番号「2」に対応する「LDRM2」にアクセス要求2を渡し、アクセス要求モジュール51から受け付けたアクセス要求3に付与されているデバイス番号「3」に対応する「LDRM3」にアクセス要求2を渡す。
次に、「LDRM1」は、「NvM」から受け付けたアクセス要求1を「MemIf」に渡し、「LDRM2」は、「NvM」から受け付けたアクセス要求2を「MemIf」に渡し、「LDRM3」は、「NvM」から受け付けたアクセス要求3を「MemIf」に渡す。
次に、「MemIf」は、図2(b)に示す情報を参照して、「LDRM1」から受け付けたアクセス要求1に付与されているデバイス番号「1」に対応する「Ea」にアクセス要求1を渡し、「LDRM2」から受け付けたアクセス要求2に付与されているデバイス番号「2」に対応する「Ea」にアクセス要求2を渡し、「LDRM3」から受け付けたアクセス要求3に付与されているデバイス番号「3」に対応する「Fee」にアクセス要求3を渡す。
次に、「Ea」は、図2(c)に示す情報を参照して、「MemIf」から受け付けたアクセス要求1に付与されているデバイス番号「1」に対応する「LDM1」にアクセス要求1を渡し、「MemIf」から受け付けたアクセス要求2に付与されているデバイス番号「2」に対応する「LDM2」にアクセス要求2を渡す。また、「Fee」は、「MemIf」から受け付けたアクセス要求3を「LDM3」に渡す。
次に、「LDM1」は、「Ea」から受け付けたアクセス要求1を第1のドライバ56の「PDM1」に渡す。また、「LDM2」は、「Ea」から受け付けたアクセス要求2を第1のドライバ56の「PDM2」及び「PDM4」にそれぞれ渡す。
次に、「PDM1」は、アクセス要求1により、データ「aa」を第1の不揮発性メモリ1に書き込む処理を行う。また、「PDM2」は、アクセス要求2により、データ「a」を第2の不揮発性メモリ2に書き込む処理を行う。また、「PDM4」は、アクセス要求2により、データ「a」を第4の不揮発性メモリ4に書き込む処理を行う。また、「PDM3」は、アクセス要求3により、データ「bbb」を第3の不揮発性メモリ3から読み出す処理を行う。
これにより、第1の不揮発性メモリ1にデータ「aa」が書き込まれ、第2の不揮発性メモリ2にデータ「a」が書き込まれ、第4の不揮発性メモリ4にデータ「a」が書き込まれ、第3の不揮発性メモリ3からデータ「bbb」が読み出される。
このように、実施形態のメモリアクセス装置では、AUTOSAR Memory Stackの仕様において、不揮発性メモリマネージャー52に備えた第1の論理デバイス要求管理部LDRM1にデバイス番号「1」を紐付けするとともに第1の抽象化部54に備えた第1の論理デバイス管理部LDM1にデバイス番号「1」を紐付けし、不揮発性メモリマネージャー52に備えた第2の論理デバイス要求管理部LDRM2にデバイス番号「2」を紐付けするとともに第1の抽象化部54に備えた第2の論理デバイス管理部LDM2にデバイス番号「2」を紐付けする構成であるため、アクセス対象の不揮発性メモリを互いに同じ種類の第1及び第2の不揮発性メモリ1、2の中から選択することができる。すなわち、実施形態のメモリアクセス装置によれば、AUTOSAR Memory Stackの仕様において、互いに同じ種類の複数の不揮発性メモリのアクセスに対応することができる。
また、実施形態のメモリアクセス装置では、第2の論理デバイス管理部LDM2から受け付けたアクセス要求2に応じたアクセス処理を第2の不揮発性メモリ2及び第4の不揮発性メモリ4に対して行う第2の物理デバイス管理部PDM2及び第4の物理デバイス管理部PDM4を第1のドライバ56に備える構成であるため、第2の論理デバイス管理部LDM2から第2の物理デバイス管理部PDM2及び第4の物理デバイス管理部PDM4にそれぞれ同一のアクセス要求2を渡すことができるため、第2の不揮発性メモリ2及び第4の不揮発性メモリ4にそれぞれ互いに同じデータを書き込むことができる。すなわち、実施形態のメモリアクセス装置によれば、AUTOSAR Memory Stackの仕様において、データのバックアップを行うことができる。
また、実施形態のメモリアクセス装置では、不揮発性メモリマネージャー52が第1の論理デバイス要求管理部LDRM1、第2の論理デバイス要求管理部LDRM2、または第3の論理デバイス要求管理部LLDRM3にアクセス要求を振り分け、メモリインターフェイス53が第1の抽象化部54または第2の抽象化部55にアクセス要求を振り分け、第1の抽象化部54が第1の論理デバイス管理部LDM1または第2の論理デバイス管理部LDM2にアクセス要求を振り分ける構成であるため、第1の論理デバイス要求管理部LDRM1、第2の論理デバイス要求管理部LDRM2、及び第3の論理デバイス要求管理部LLDRM3においてアクセス要求に応じた処理を並行して行うことができるとともに、第1の抽象化部54及び第2の抽象化部55においてアクセス要求に応じた処理を並行して行うことができるとともに、第1の論理デバイス管理部LDM1及び第2の論理デバイス管理部LDM2においてアクセス要求に応じた処理を並行して行うことができる。これにより、複数の不揮発性メモリのうちのある不揮発性メモリへのアクセスが終了するまで他の不揮発性メモリへのアクセスを開始することができない場合に比べて、複数の不揮発性メモリへのアクセスにかかる時間を削減することができる。
なお、本発明は、以上の実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。
1 第1の不揮発性メモリ
2 第2の不揮発性メモリ
3 第3の不揮発性メモリ
4 第4の不揮発性メモリ
5 制御部
51 アクセス要求モジュール
52 不揮発性メモリマネージャー
53 メモリインターフェイス
54 第1の抽象化部
55 第2の抽象化部
56 第1のドライバ
57 第2のドライバ
LDRM1 第1の論理デバイス要求管理部
LDRM2 第2の論理デバイス要求管理部
LDRM3 第3の論理デバイス要求管理部
LDM1 第1の論理デバイス管理部
LDM2 第2の論理デバイス管理部
LDM3 第3の論理デバイス管理部
PDM1 第1の物理デバイス管理部
PDM2 第2の物理デバイス管理部
PDM3 第3の物理デバイス管理部
PDM4 第4の物理デバイス管理部

Claims (6)

  1. アクセス要求モジュールからアクセス要求を受け付ける第1〜第3の論理デバイス要求管理部を備える不揮発性メモリマネージャーと、
    前記第1〜第3の論理デバイス要求管理部からアクセス要求を受け付けるメモリインターフェイスと、
    前記メモリインターフェイスからアクセス要求を受け付ける第1及び第2の論理デバイス管理部を備える第1の抽象化部と、
    前記メモリインターフェイスからアクセス要求を受け付ける第3の論理デバイス管理部を備える第2の抽象化部と、
    前記第1の論理デバイス管理部から受け付けたアクセス要求に応じたアクセス処理を第1の不揮発性メモリに対して行う第1の物理デバイス管理部と、前記第2の論理デバイス管理部から受け付けたアクセス要求に応じたアクセス処理を前記第1の不揮発性メモリと同じ種類の第2の不揮発性メモリに対して行う第2の物理デバイス管理部とを備える第1のドライバと、
    前記第3の論理デバイス管理部から受け付けたアクセス要求に応じたアクセス処理を前記第1の不揮発性メモリと異なる第3の不揮発性メモリに対して行う第3の物理デバイス管理部を備える第2のドライバと、
    を備え、
    前記不揮発性メモリマネージャーは、前記第1の論理デバイス要求管理部及び前記第1の論理デバイス管理部に対応する第1のデバイス番号が付与されているアクセス要求を前記第1の論理デバイス要求管理部に渡し、前記第2の論理デバイス要求管理部及び前記第2の論理デバイス管理部に対応する第2のデバイス番号が付与されているアクセス要求を前記第2の論理デバイス要求管理部に渡し、前記第3の論理デバイス要求管理部及び前記第3の論理デバイス管理部に対応する第3のデバイス番号が付与されているアクセス要求を前記第3の論理デバイス要求管理部に渡し、
    前記メモリインターフェイスは、前記第1または第2のデバイス番号が付与されているアクセス要求を前記第1の抽象化部に渡し、前記第3のデバイス番号が付与されているアクセス要求を前記第2の抽象化部に渡し、
    前記第1の抽象化部は、前記第1のデバイス番号が付与されているアクセス要求を前記第1の論理デバイス管理部に渡し、前記第2のデバイス番号が付与されているアクセス要求を前記第2の論理デバイス管理部に渡し、
    前記第2の抽象化部は、前記第3のデバイス番号が付与されているアクセス要求を前記第3の論理デバイス管理部に渡す
    ことを特徴とするメモリアクセス装置。
  2. 請求項1に記載のメモリアクセス装置であって、
    前記第1のドライバは、前記第2の論理デバイス管理部から受け付けたアクセス要求に応じたアクセス処理を前記第1の不揮発性メモリと同じ種類の第4の不揮発性メモリに対して行う第4の物理デバイス管理部を備える
    ことを特徴とするメモリアクセス装置。
  3. アクセス要求モジュールからアクセス要求を受け付ける第1〜第3の論理デバイス要求管理部を備える不揮発性メモリマネージャーと、前記第1〜第3の論理デバイス要求管理部からアクセス要求を受け付けるメモリインターフェイスと、前記メモリインターフェイスからアクセス要求を受け付ける第1及び第2の論理デバイス管理部を備える第1の抽象化部と、前記メモリインターフェイスからアクセス要求を受け付ける第3の論理デバイス管理部を備える第2の抽象化部と、前記第1の論理デバイス管理部から受け付けたアクセス要求に応じたアクセス処理を第1の不揮発性メモリに対して行う第1の物理デバイス管理部と、前記第2の論理デバイス管理部から受け付けたアクセス要求に応じたアクセス処理を前記第1の不揮発性メモリと同じ種類の第2の不揮発性メモリに対して行う第2の物理デバイス管理部とを備える第1のドライバと、前記第3の論理デバイス管理部から受け付けたアクセス要求に応じたアクセス処理を前記第1の不揮発性メモリと異なる第3の不揮発性メモリに対して行う第3の物理デバイス管理部を備える第2のドライバとを備えるメモリアクセス装置におけるメモリアクセス方法であって、
    前記不揮発性メモリマネージャーは、
    前記第1の論理デバイス要求管理部及び前記第1の論理デバイス管理部に対応する第1のデバイス番号が付与されているアクセス要求を前記第1の論理デバイス要求管理部に渡し、
    前記第2の論理デバイス要求管理部及び前記第2の論理デバイス管理部に対応する第2のデバイス番号が付与されているアクセス要求を前記第2の論理デバイス要求管理部に渡し、
    前記第3の論理デバイス要求管理部及び前記第3の論理デバイス管理部に対応する第3のデバイス番号が付与されているアクセス要求を前記第3の論理デバイス要求管理部に渡し、
    前記メモリインターフェイスは、
    前記第1または第2のデバイス番号が付与されているアクセス要求を前記第1の抽象化部に渡し、
    前記第3のデバイス番号が付与されているアクセス要求を前記第2の抽象化部に渡し、
    前記第1の抽象化部は、
    前記第1のデバイス番号が付与されているアクセス要求を前記第1の論理デバイス管理部に渡し、
    前記第2のデバイス番号が付与されているアクセス要求を前記第2の論理デバイス管理部に渡し、
    前記第2の抽象化部は、
    前記第3のデバイス番号が付与されているアクセス要求を前記第3の論理デバイス管理部に渡す
    ことを特徴とするメモリアクセス方法。
  4. 請求項3に記載のメモリアクセス方法であって、
    前記第1のドライバは、前記第2の論理デバイス管理部から受け付けたアクセス要求に応じたアクセス処理を前記第1の不揮発性メモリと同じ種類の第4の不揮発性メモリに対して行う第4の物理デバイス管理部を備える
    ことを特徴とするメモリアクセス方法。
  5. アクセス要求モジュールからアクセス要求を受け付ける第1〜第3の論理デバイス要求管理部を備える不揮発性メモリマネージャーと、前記第1〜第3の論理デバイス要求管理部からアクセス要求を受け付けるメモリインターフェイスと、前記メモリインターフェイスからアクセス要求を受け付ける第1及び第2の論理デバイス管理部を備える第1の抽象化部と、前記メモリインターフェイスからアクセス要求を受け付ける第3の論理デバイス管理部を備える第2の抽象化部と、前記第1の論理デバイス管理部から受け付けたアクセス要求に応じたアクセス処理を第1の不揮発性メモリに対して行う第1の物理デバイス管理部と、前記第2の論理デバイス管理部から受け付けたアクセス要求に応じたアクセス処理を前記第1の不揮発性メモリと同じ種類の第2の不揮発性メモリに対して行う第2の物理デバイス管理部とを備える第1のドライバと、前記第3の論理デバイス管理部から受け付けたアクセス要求に応じたアクセス処理を前記第1の不揮発性メモリと異なる第3の不揮発性メモリに対して行う第3の物理デバイス管理部を備える第2のドライバとを備えるコンピュータに、
    前記第1の論理デバイス要求管理部及び前記第1の論理デバイス管理部に対応する第1のデバイス番号が付与されているアクセス要求を前記不揮発性メモリマネージャーから前記第1の論理デバイス要求管理部に渡す機能、
    前記第2の論理デバイス要求管理部及び前記第2の論理デバイス管理部に対応する第2のデバイス番号が付与されているアクセス要求を前記不揮発性メモリマネージャーから前記第2の論理デバイス要求管理部に渡す機能、
    前記第3の論理デバイス要求管理部及び前記第3の論理デバイス管理部に対応する第3のデバイス番号が付与されているアクセス要求を前記不揮発性メモリマネージャーから前記第3の論理デバイス要求管理部に渡す機能、
    前記第1または第2のデバイス番号が付与されているアクセス要求を前記メモリインターフェイスから前記第1の抽象化部に渡す機能、
    前記第3のデバイス番号が付与されているアクセス要求を前記メモリインターフェイスから前記第2の抽象化部に渡す機能、
    前記第1のデバイス番号が付与されているアクセス要求を前記第1の抽象化部から前記第1の論理デバイス管理部に渡す機能、
    前記第2のデバイス番号が付与されているアクセス要求を前記第1の抽象化部から前記第2の論理デバイス管理部に渡す機能、
    前記第3のデバイス番号が付与されているアクセス要求を前記第2の抽象化部から前記第3の論理デバイス管理部に渡す機能、
    を実現させるためのプログラム。
  6. 請求項5に記載のプログラムであって、
    前記第1のドライバは、前記第2の論理デバイス管理部から受け付けたアクセス要求に応じたアクセス処理を前記第1の不揮発性メモリと同じ種類の第4の不揮発性メモリに対して行う第4の物理デバイス管理部を備える
    ことを特徴とするプログラム。
JP2018216726A 2018-11-19 2018-11-19 メモリアクセス装置、メモリアクセス方法、及びプログラム Pending JP2020086663A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018216726A JP2020086663A (ja) 2018-11-19 2018-11-19 メモリアクセス装置、メモリアクセス方法、及びプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018216726A JP2020086663A (ja) 2018-11-19 2018-11-19 メモリアクセス装置、メモリアクセス方法、及びプログラム

Publications (1)

Publication Number Publication Date
JP2020086663A true JP2020086663A (ja) 2020-06-04

Family

ID=70908162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018216726A Pending JP2020086663A (ja) 2018-11-19 2018-11-19 メモリアクセス装置、メモリアクセス方法、及びプログラム

Country Status (1)

Country Link
JP (1) JP2020086663A (ja)

Similar Documents

Publication Publication Date Title
US11150837B2 (en) Method, device and system for processing sequential groups of buffered write data
US8300465B2 (en) Semiconductor and flash memory systems
US8041879B2 (en) Flash memory backup system and method
US5953737A (en) Method and apparatus for performing erase operations transparent to a solid state storage system
US7295470B2 (en) Non-volatile memory device including multi-page copyback system and method
JP4751163B2 (ja) メモリシステム
CN102623042B (zh) 存储器系统及其操作方法
US7773420B2 (en) Memory card system including NAND flash memory and SRAM/NOR flash memory, and data storage method thereof
US20080077728A1 (en) Mapping information managing apparatus and method for non-volatile memory supporting different cell types
US8055859B2 (en) Apparatus and method for providing atomicity with respect to request of write operation for successive sector
US7971022B2 (en) Apparatus and method of processing data of non-volatile memory using transaction block
US9940058B2 (en) Data storage device and data maintenance method thereof
US20120284469A1 (en) Memory system and bad block management method
US10740243B1 (en) Storage system and method for preventing head-of-line blocking in a completion path
US10168951B2 (en) Methods for accessing data in a circular block mode and apparatuses using the same
TW201935223A (zh) 記憶體系統及其控制方法
CN108108261A (zh) 数据存储装置及其操作方法
US20150234741A1 (en) Command Execution Using Existing Address Information
US8046529B2 (en) Updating control information in non-volatile memory to control selection of content
US20130326120A1 (en) Data storage device and operating method for flash memory
JP2020086663A (ja) メモリアクセス装置、メモリアクセス方法、及びプログラム
US7472235B2 (en) Multi-interfaced memory
CN111694580A (zh) 存储设备升级及初始化的方法、装置、电子设备
US11900102B2 (en) Data storage device firmware updates in composable infrastructure
JP4710918B2 (ja) メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法