JP2020078102A - Electric power supply and medical image diagnostic device - Google Patents

Electric power supply and medical image diagnostic device Download PDF

Info

Publication number
JP2020078102A
JP2020078102A JP2018207957A JP2018207957A JP2020078102A JP 2020078102 A JP2020078102 A JP 2020078102A JP 2018207957 A JP2018207957 A JP 2018207957A JP 2018207957 A JP2018207957 A JP 2018207957A JP 2020078102 A JP2020078102 A JP 2020078102A
Authority
JP
Japan
Prior art keywords
circuit
periodic pulse
gate signal
power supply
drive circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018207957A
Other languages
Japanese (ja)
Other versions
JP7166876B2 (en
Inventor
光一 山川
Koichi Yamakawa
光一 山川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Medical Systems Corp
Original Assignee
Canon Medical Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Medical Systems Corp filed Critical Canon Medical Systems Corp
Priority to JP2018207957A priority Critical patent/JP7166876B2/en
Publication of JP2020078102A publication Critical patent/JP2020078102A/en
Application granted granted Critical
Publication of JP7166876B2 publication Critical patent/JP7166876B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Conversion In General (AREA)

Abstract

To provide an electric power supply and a medical image diagnostic device that can properly determine the occurrence of latchup.SOLUTION: An electric power supply 2 comprises a latchup determination circuit 241. The electric power supply 2 also comprises a controller 21, a primary-side gate drive circuit 22, an isolation transformer 23, a secondary-side gate drive circuit 24, and an inverter circuit 25. The latchup determination circuit 241 determines occurrence of latchup of the gate drive circuit, through which a gate signal flows for driving the inverter circuit, by examining presence or absence of a known periodic pulse overlapped with the gate signal.SELECTED DRAWING: Figure 2

Description

本発明の実施形態は、電源装置及び医用画像診断装置に関する。   Embodiments of the present invention relate to a power supply device and a medical image diagnostic apparatus.

磁気共鳴イメージング装置、X線CT装置、X線診断装置、光線治療装置等の医用画像診断装置では、インバータ回路を内蔵した電源装置が用いられることが多い。この種の電源装置では、インバータ回路のパワーデバイスのスイッチング動作に起因したノイズにより、インバータ回路を駆動するためのゲート信号を中継するゲートドライブ回路に異常が発生する場合がある。スイッチング動作に起因したノイズには、コモンモード電流やサージ電圧等が含まれる。   In a medical image diagnostic apparatus such as a magnetic resonance imaging apparatus, an X-ray CT apparatus, an X-ray diagnostic apparatus, and a phototherapy apparatus, a power supply device having a built-in inverter circuit is often used. In this type of power supply device, noise caused by the switching operation of the power device of the inverter circuit may cause an abnormality in the gate drive circuit that relays the gate signal for driving the inverter circuit. Noise caused by the switching operation includes common mode current, surge voltage, and the like.

主な異常として、ゲートドライブ回路を構成するCMOS(Complementary Metal Oxide Semiconductor)素子内に存在する寄生サイリスタによるラッチアップがある。ラッチアップが発生すると、ゲートドライブ回路の出力が高電位又は低電位にはりついてしまい、インバータ回路を正常に駆動できなくなる。従って、ゲートドライブ回路におけるラッチアップを早期に判定し、インバータ回路を速やかに停止させる必要がある。   A major abnormality is latch-up due to a parasitic thyristor existing in a CMOS (Complementary Metal Oxide Semiconductor) element that constitutes a gate drive circuit. When latch-up occurs, the output of the gate drive circuit clings to a high potential or a low potential, and the inverter circuit cannot be driven normally. Therefore, it is necessary to determine latchup in the gate drive circuit early and stop the inverter circuit promptly.

特開2000−235405号公報JP, 2000-235405, A 特開平1−246642号公報JP-A-1-246642

しかしながら、従来の電源装置では、ラッチアップの発生の判定に漏れが生じる場合があった。   However, in the conventional power supply device, there may be a case where the determination of the occurrence of latch-up may be omitted.

本発明が解決しようとする課題は、ラッチアップの発生を適切に判定することである。   The problem to be solved by the present invention is to appropriately determine the occurrence of latch-up.

実施形態に係る電源装置は、判定回路を備える。前記判定回路は、インバータ回路を駆動するためのゲート信号を中継するゲートドライブ回路におけるラッチアップの発生を、前記ゲート信号に重畳させた既知の周期性パルスの有無により判定する。   The power supply device according to the embodiment includes a determination circuit. The determination circuit determines the occurrence of latch-up in a gate drive circuit that relays a gate signal for driving an inverter circuit based on the presence or absence of a known periodic pulse superimposed on the gate signal.

図1は、一実施形態に係る医用画像診断装置とその内部の電源装置の例を示す図である。FIG. 1 is a diagram showing an example of a medical image diagnostic apparatus according to an embodiment and a power supply apparatus inside thereof. 図2は、電源装置の構成例を示すブロック図である。FIG. 2 is a block diagram showing a configuration example of the power supply device. 図3は、電源装置内の各部の信号変化の例を示す図(1)である。FIG. 3 is a diagram (1) showing an example of a signal change of each unit in the power supply device. 図4は、電源装置内の各部の信号変化の例を示す図(2)である。FIG. 4 is a diagram (2) showing an example of a signal change of each unit in the power supply device. 図5は、比較例を示す図(1)である。FIG. 5 is a diagram (1) showing a comparative example. 図6は、比較例を示す図(2)である。FIG. 6 is a diagram (2) showing a comparative example.

以下、図面を参照して、電源装置及び医用画像診断装置の各実施形態を説明する。なお、実施形態は、以下の内容に限られるものではない。また、1つの実施形態や変形例に記載された内容は、原則として他の実施形態や変形例にも同様に適用される。   Hereinafter, embodiments of a power supply device and a medical image diagnostic apparatus will be described with reference to the drawings. The embodiment is not limited to the following contents. Moreover, the content described in one embodiment or the modification is similarly applied to other embodiments or the modification in principle.

図1は、一実施形態に係る医用画像診断装置1とその内部の電源装置2の例を示す図である。図1において、医用画像診断装置1は、例えば、磁気共鳴イメージング装置、X線CT装置、X線診断装置、光線治療装置等である。   FIG. 1 is a diagram showing an example of a medical image diagnostic apparatus 1 according to one embodiment and a power supply apparatus 2 inside thereof. In FIG. 1, the medical image diagnostic apparatus 1 is, for example, a magnetic resonance imaging apparatus, an X-ray CT apparatus, an X-ray diagnostic apparatus, a phototherapy apparatus, or the like.

医用画像診断装置1の内部には、医用画像診断装置1の各部に電源を供給するための電源装置2が設けられている。電源装置2にはインバータ回路が内蔵されており、電源装置2は所望の電圧又は電流の電源を医用画像診断装置1の各部に対して供給する。なお、電源装置2は、所定の波形の電圧又は電流を供給する場合と、直流の電圧又は電流を供給する場合とがある。所定の波形の電圧又は電流を供給する場合としては、例えば、磁気共鳴イメージング装置の傾斜磁場電源として、撮像空間に印加される傾斜磁場の波形に応じた電圧又は電流を傾斜磁場コイルに出力するのに用いられる。また、直流の電圧又は電流を供給する場合としては、例えば、X線CT装置のX線管に印加する高電圧を生成するのに用いられる。   Inside the medical image diagnostic apparatus 1, a power supply device 2 for supplying power to each unit of the medical image diagnostic apparatus 1 is provided. The power supply device 2 has a built-in inverter circuit, and the power supply device 2 supplies power of a desired voltage or current to each unit of the medical image diagnostic apparatus 1. The power supply device 2 may supply a voltage or current having a predetermined waveform, or may supply a DC voltage or current. When supplying a voltage or current having a predetermined waveform, for example, as a gradient magnetic field power supply of a magnetic resonance imaging apparatus, a voltage or current according to the waveform of the gradient magnetic field applied to the imaging space is output to the gradient magnetic field coil. Used for. Further, in the case of supplying a DC voltage or current, for example, it is used to generate a high voltage to be applied to the X-ray tube of the X-ray CT apparatus.

図2は、電源装置2の構成例を示すブロック図である。図2において、電源装置2は、コントローラ21と、1次側ゲートドライブ回路22と、絶縁トランス23と、2次側ゲートドライブ回路24と、インバータ回路25とを備えている。コントローラ21、1次側ゲートドライブ回路22、絶縁トランス23、2次側ゲートドライブ回路24、インバータ回路25は、一つの筐体内に設けられるものでもよいし、複数の筐体に分けられて医用画像診断装置1内に設けられるものでもよい。   FIG. 2 is a block diagram showing a configuration example of the power supply device 2. 2, the power supply device 2 includes a controller 21, a primary side gate drive circuit 22, an insulating transformer 23, a secondary side gate drive circuit 24, and an inverter circuit 25. The controller 21, the primary-side gate drive circuit 22, the insulating transformer 23, the secondary-side gate drive circuit 24, and the inverter circuit 25 may be provided in one housing, or may be divided into a plurality of housings for medical images. It may be provided in the diagnostic device 1.

コントローラ21は、インバータ回路25を制御するためのゲート信号を生成して次段の1次側ゲートドライブ回路22に対して出力する機能を有している。コントローラ21は、例えば、終段のインバータ回路25から得た出力電流又は出力電圧等のフィードバック信号と内部の基準電圧等とを比較し、終段のインバータ回路25の出力電流又は出力電圧等が所望の値になるようにゲート信号のオン期間とオフ期間を変化させる。なお、コントローラ21は、電源装置2における制御以外の、医用画像診断装置1の一部の制御を兼ねる場合もある。   The controller 21 has a function of generating a gate signal for controlling the inverter circuit 25 and outputting it to the primary side gate drive circuit 22 of the next stage. The controller 21 compares, for example, a feedback signal such as an output current or an output voltage obtained from the final-stage inverter circuit 25 with an internal reference voltage or the like, and the output current or output voltage or the like of the final-stage inverter circuit 25 is desired. The ON period and the OFF period of the gate signal are changed so that the value becomes. The controller 21 may also serve as part of the control of the medical image diagnostic apparatus 1 other than the control of the power supply device 2.

1次側ゲートドライブ回路22は、コントローラ21から出力されたゲート信号を中継する機能を有しており、ノイズの発生源であるインバータ回路25から離れ、コントローラ21側に近い位置に設けられている。1次側ゲートドライブ回路22は、周期性パルス重畳回路221と、周期性パルス生成回路222とを備えている。周期性パルス重畳回路221は、重畳回路の一例である。   The primary-side gate drive circuit 22 has a function of relaying the gate signal output from the controller 21, and is provided at a position close to the controller 21 side, apart from the inverter circuit 25 that is a noise generation source. .. The primary side gate drive circuit 22 includes a periodic pulse superposition circuit 221 and a periodic pulse generation circuit 222. The periodic pulse superposition circuit 221 is an example of a superposition circuit.

周期性パルス生成回路222は、ラッチアップ検知用の既知の周期性パルスを発生する機能を有している。周期性パルス重畳回路221は、コントローラ21から入力されたゲート信号に対して、周期性パルス生成回路222で生成された周期性パルスを重畳する機能を有している。なお、周期性パルスの重畳には、ゲート信号に対して周期性パルスを単純に加算又は減算する場合と、ゲート信号を周期性パルスにより変調する場合とがある。変調には、振幅変調(AM:Amplitude Modulation)や周波数変調(FM:Frequency Modulation)等がある。   The periodic pulse generation circuit 222 has a function of generating a known periodic pulse for latch-up detection. The periodic pulse superposition circuit 221 has a function of superposing the periodic pulse generated by the periodic pulse generation circuit 222 on the gate signal input from the controller 21. The superposition of the periodic pulse may be performed by simply adding or subtracting the periodic pulse to or from the gate signal, or by modulating the gate signal with the periodic pulse. The modulation includes amplitude modulation (AM: Amplitude Modulation) and frequency modulation (FM: Frequency Modulation).

絶縁トランス23は、一次巻線と二次巻線とが絶縁されている変圧器であり、ノイズの影響を排除すべき1次側ゲートドライブ回路22より上流と、2次側ゲートドライブ回路24より下流とを直流的に分離する機能を有している。絶縁トランス23により阻止されるのは直流成分であるため、周期性パルスが重畳されたゲート信号の通過に支障はない。   The isolation transformer 23 is a transformer in which the primary winding and the secondary winding are insulated, and is upstream of the primary side gate drive circuit 22 and from the secondary side gate drive circuit 24 in which the influence of noise should be eliminated. It has the function of separating the downstream from the direct current. Since the DC component is blocked by the insulating transformer 23, there is no hindrance to passage of the gate signal on which the periodic pulse is superimposed.

2次側ゲートドライブ回路24は、絶縁トランス23を通過してきたゲート信号を中継し、インバータ回路25にゲート信号を供給する機能を有している。2次側ゲートドライブ回路24は、ラッチアップ判定回路241と、ラッチアップ判定回路241内の周期性パルス除去回路242と、ゲート信号遮断回路243と、バックゲートバイアス生成回路244とを備えている。ラッチアップ判定回路241は、判定回路の一例である。周期性パルス除去回路242は、除去回路の一例である。ゲート信号遮断回路243は、遮断回路の一例である。   The secondary side gate drive circuit 24 has a function of relaying the gate signal that has passed through the insulating transformer 23 and supplying the gate signal to the inverter circuit 25. The secondary side gate drive circuit 24 includes a latch-up determination circuit 241, a periodic pulse removal circuit 242 in the latch-up determination circuit 241, a gate signal cutoff circuit 243, and a back gate bias generation circuit 244. The latch-up determination circuit 241 is an example of a determination circuit. The periodic pulse removing circuit 242 is an example of a removing circuit. The gate signal cutoff circuit 243 is an example of a cutoff circuit.

ラッチアップ判定回路241の周期性パルス除去回路242は、絶縁トランス23を通して入力された、周期性パルスが重畳されたゲート信号から周期性パルスを除去するとともに、周期性パルスが重畳されているか否かを判定して、周期性パルスが重畳されているか否かを示す周期性パルス存否信号を出力する機能を有している。周期性パルスが重畳されているか否かを示す周期性パルス存否信号の生成は、例えば、単安定マルチバイブレータやハイパスフィルタ(High Pass Filter)等により行われる。周期性パルスの除去は、例えば、ゲート信号のパルスの周波数帯を通過させ、周期性パルスの周波数帯を減衰させて通過させないローパスフィルタ(Low Pass Filter)等により行われる。   The periodic pulse removal circuit 242 of the latch-up determination circuit 241 removes the periodic pulse from the gate signal on which the periodic pulse is superimposed, which is input through the insulating transformer 23, and determines whether or not the periodic pulse is superimposed. And has a function of outputting a periodic pulse presence / absence signal indicating whether or not the periodic pulse is superimposed. The generation of the periodic pulse presence / absence signal indicating whether or not the periodic pulse is superimposed is performed by, for example, a monostable multivibrator or a high pass filter. The removal of the periodic pulse is performed by, for example, a low pass filter or the like that allows the frequency band of the pulse of the gate signal to pass but does not pass by attenuating the frequency band of the periodic pulse.

単安定マルチバイブレータによる場合、周期性パルスにより単安定マルチバイブレータにトリガがかけられて非安定状態に移行し、単安定マルチバイブレータの非安定状態から安定状態への復帰時間が周期性パルスの周期よりも若干長めに設定されることで、周期性パルスが連続して到来している場合には単安定マルチバイブレータの出力が一定となり、周期性パルスが途切れると単安定マルチバイブレータの出力が反転することで、周期性パルスが重畳されているか否かを示す周期性パルス存否信号が生成される。ハイパスフィルタによる場合、ゲート信号のパルスの周波数帯を減衰させ、周期性パルスの周波数帯を通過させることで、通過した信号のレベルが高い場合は周期性パルスが存在することを示し、通過した信号のレベルが低い場合は周期性パルスが存在しないことを示すものとすることができる。   In the case of the monostable multivibrator, the periodic pulse triggers the monostable multivibrator to shift to the unstable state, and the recovery time from the unstable state to the stable state of the monostable multivibrator is longer than the period of the periodic pulse. The output of the monostable multivibrator becomes constant when the periodic pulse arrives continuously, and the output of the monostable multivibrator reverses when the periodic pulse is interrupted. Then, a periodic pulse existence / nonexistence signal indicating whether or not the periodic pulse is superimposed is generated. When using a high-pass filter, the frequency band of the gate signal pulse is attenuated and the frequency band of the periodic pulse is allowed to pass.When the level of the passed signal is high, it indicates that there is a periodic pulse. A low level of can be indicative of the absence of periodic pulses.

ゲート信号遮断回路243は、ラッチアップ判定回路241の周期性パルス除去回路242からの周期性パルス存否信号が周期性パルスの存在を示している場合には、周期性パルス除去回路242から入力された周期性パルスの除去後のゲート信号を後続のインバータ回路25に出力する機能を有している。また、ゲート信号遮断回路243は、周期性パルス存否信号が周期性パルスの存在を示していない場合、すなわち、ラッチアップの発生により周期性パルスが消失している場合には、周期性パルス除去回路242からのゲート信号のインバータ回路25への供給を停止し、バックゲートバイアス生成回路244から入力されたバックゲートバイアスをインバータ回路25に出力する機能を有している。なお、ラッチアップの発生により周期性パルスが消失している場合には、ゲート信号の基本的なパルスも消失し、高電位又は低電位にはりついてしまっている場合がほとんどである。   The gate signal cutoff circuit 243 is input from the periodic pulse removal circuit 242 when the periodic pulse presence / absence signal from the periodic pulse removal circuit 242 of the latch-up determination circuit 241 indicates the presence of a periodic pulse. It has a function of outputting the gate signal after the periodic pulse is removed to the subsequent inverter circuit 25. Further, the gate signal cutoff circuit 243 uses the periodic pulse removal circuit when the periodic pulse presence / absence signal does not indicate the presence of the periodic pulse, that is, when the periodic pulse disappears due to the occurrence of latch-up. It has a function of stopping the supply of the gate signal from the inverter 242 to the inverter circuit 25 and outputting the back gate bias input from the back gate bias generation circuit 244 to the inverter circuit 25. In addition, when the periodic pulse disappears due to the occurrence of latch-up, the basic pulse of the gate signal also disappears, and in most cases, it sticks to the high potential or the low potential.

バックゲートバイアス生成回路244は、ラッチアップの発生時にインバータ回路25のパワーデバイス251の停止を促進するためのバックゲートバイアスを出力する機能を有している。バックゲートバイアスは、例えば、インバータ回路25のパワーデバイス251が正の電圧により駆動されるものである場合には、バックゲートバイアスを負の電圧とすることで、パワーデバイス251のゲート又はベースに滞留する電荷を急速に消失させ、スイッチング動作を急速に停止させる。   The back gate bias generation circuit 244 has a function of outputting a back gate bias for promoting the stop of the power device 251 of the inverter circuit 25 when latch-up occurs. For example, when the power device 251 of the inverter circuit 25 is driven by a positive voltage, the back gate bias stays at the gate or base of the power device 251 by setting the back gate bias to a negative voltage. The electric charges that are generated are rapidly lost, and the switching operation is rapidly stopped.

なお、インバータ回路25内のパワーデバイス251等の構成によっては、ラッチアップが検知された時点でパワーデバイス251等を即座に停止させてしまうと不都合が生ずる場合があるため、バックゲートバイアス生成回路244は、インバータ回路25から内部の動作状態を示すタイミング信号を取得し、望ましいタイミングでバックゲートバイアスを出力するようにしている。例えば、インバータ回路25内においてパワーデバイス251等がオン又はオフした際の過渡的な電流が流れている途中での急激な停止は好ましくない。また、インバータ回路25内においてパワーデバイス251等がインバータブリッジを構成している場合、入力段のパワーデバイス251をオフさせる動作が、内部の他のパワーデバイスをオンさせる動作にもなるため、単純に入力段のパワーデバイス251をオフさせる方向の動作が安全とはいえない。また、インバータ回路25内の動作の遅延からも、単純に入力段のパワーデバイス251をオフさせる方向の動作が安全とはいえない。そのため、インバータ回路25は、内部での処理において安全に停止できる期間を示すタイミング信号を出力することで、安全な状態で停止させるようにすることができる。   Note that, depending on the configuration of the power device 251 or the like in the inverter circuit 25, inconvenience may occur if the power device 251 or the like is immediately stopped at the time when the latch-up is detected. Therefore, the back gate bias generation circuit 244 is required. Acquires a timing signal indicating an internal operation state from the inverter circuit 25 and outputs a back gate bias at a desired timing. For example, it is not preferable to suddenly stop the power device 251 or the like in the inverter circuit 25 while a transient current is flowing when the power device 251 is turned on or off. Further, when the power devices 251 and the like in the inverter circuit 25 form an inverter bridge, the operation of turning off the power device 251 at the input stage is also the operation of turning on the other power devices inside, and therefore, simply The operation in the direction of turning off the power device 251 in the input stage cannot be said to be safe. Further, due to the delay of the operation in the inverter circuit 25, it cannot be said that the operation in the direction of simply turning off the power device 251 in the input stage is safe. Therefore, the inverter circuit 25 can be stopped in a safe state by outputting a timing signal indicating a period during which it can be safely stopped in the internal processing.

インバータ回路25は、2次側ゲートドライブ回路24のゲート信号遮断回路243からゲート信号が与えられて駆動するパワーデバイス251を有している。パワーデバイス251はスイッチング素子であり、IGBT(Insulated Gate Bipolar Transistor)やFWD(Free Wheeling Diode)等を有する。なお、インバータ回路25は、直流の電圧又は電流を供給する場合には、変圧、整流、平滑等の機能も備えている。   The inverter circuit 25 has a power device 251 which is driven by receiving a gate signal from the gate signal cutoff circuit 243 of the secondary side gate drive circuit 24. The power device 251 is a switching element and has an IGBT (Insulated Gate Bipolar Transistor), an FWD (Free Wheeling Diode), or the like. The inverter circuit 25 also has functions such as transformation, rectification, and smoothing when supplying a DC voltage or current.

図3は、電源装置2内の各部の信号変化の例を示す図であり、ラッチアップが発生していない正常時の波形を示している。図3において、上段から、コントローラ21から出力されるゲート信号、1次側ゲートドライブ回路22の周期性パルス生成回路222から出力される周期性パルス、1次側ゲートドライブ回路22の周期性パルス重畳回路221から出力される、周期性パルスが重畳されたゲート信号、2次側ゲートドライブ回路24の周期性パルス除去回路242から出力され、ゲート信号遮断回路243を介してインバータ回路25のパワーデバイス251に供給される、周期性パルスが除去されたゲート信号、がそれぞれ示されている。なお、図では周期性パルスの周期が誇張して描かれているが、ゲート信号のパルスが数10kHzのオーダーであるのに対し、周期性パルスは数MHzのオーダーであり、ゲート信号のパルスに対して周期性パルスは2桁程度の短い周期である。   FIG. 3 is a diagram showing an example of a signal change of each part in the power supply device 2, and shows a waveform at a normal time when latch-up does not occur. In FIG. 3, from the top, the gate signal output from the controller 21, the periodic pulse output from the periodic pulse generation circuit 222 of the primary side gate drive circuit 22, and the periodic pulse superposition of the primary side gate drive circuit 22 are superimposed. The gate signal output from the circuit 221 on which the periodic pulse is superimposed is output from the periodic pulse removal circuit 242 of the secondary side gate drive circuit 24, and the power device 251 of the inverter circuit 25 via the gate signal cutoff circuit 243. , The gate signal with the periodic pulse removed, respectively. In addition, although the period of the periodic pulse is exaggerated in the figure, the pulse of the gate signal is on the order of several tens of kHz, whereas the periodic pulse is on the order of several MHz. On the other hand, the periodic pulse has a short period of about two digits.

図3に示された状態では、周期性パルスが除去されたゲート信号がインバータ回路25のパワーデバイス251に供給され、正常に電源の供給が行われる。   In the state shown in FIG. 3, the gate signal from which the periodic pulse has been removed is supplied to the power device 251 of the inverter circuit 25, and the power is normally supplied.

図4は、電源装置2内の各部の信号変化の例を示す図であり、正常状態からラッチアップが発生して異常状態となった場合の波形を示している。図4において、上段から、コントローラ21から出力されるゲート信号、1次側ゲートドライブ回路22の周期性パルス生成回路222から出力される周期性パルス、1次側ゲートドライブ回路22の周期性パルス重畳回路221から出力される、周期性パルスが重畳されたゲート信号、2次側ゲートドライブ回路24の周期性パルス除去回路242から出力され、ゲート信号遮断回路243を介してインバータ回路25のパワーデバイス251に供給される、周期性パルスが除去されたゲート信号、がそれぞれ示されている。   FIG. 4 is a diagram showing an example of a signal change of each part in the power supply device 2, and shows a waveform when a latch-up occurs from a normal state to an abnormal state. 4, the gate signal output from the controller 21 from the upper stage, the periodic pulse output from the periodic pulse generation circuit 222 of the primary side gate drive circuit 22 and the periodic pulse superposition of the primary side gate drive circuit 22 are superimposed. The gate signal output from the circuit 221 on which the periodic pulse is superimposed is output from the periodic pulse removal circuit 242 of the secondary side gate drive circuit 24, and the power device 251 of the inverter circuit 25 via the gate signal cutoff circuit 243. , The gate signal with the periodic pulse removed, respectively.

ここで、周期性パルスが重畳されたゲート信号の波形に対して記入された時刻t1においてラッチアップが発生したとすると、周期性パルスが重畳されたゲート信号は、例えば、図示のように高電位側に固定される。そのため、本来は周期性パルスの周期によりレベル変化があるはずの時刻t2においてレベル変化が生じないため、周期性パルス除去回路242により周期性パルスが存在しないと判断され、ラッチアップが判定される。これにより、続く時刻t3において、ゲート信号遮断回路243によりインバータ回路25のパワーデバイス251へのゲート信号の供給が停止される。なお、インバータ回路25のパワーデバイス251には、バックゲートバイアス生成回路244からのバックゲートバイアスが印加される。   Here, if latch-up occurs at time t1 entered for the waveform of the gate signal on which the periodic pulse is superimposed, the gate signal on which the periodic pulse is superimposed is, for example, at a high potential as shown in the figure. Fixed to the side. Therefore, the level does not change at time t2 when the level should originally change depending on the period of the periodic pulse, so that the periodic pulse removing circuit 242 determines that the periodic pulse does not exist and determines latch-up. As a result, at the subsequent time t3, the gate signal cutoff circuit 243 stops the supply of the gate signal to the power device 251 of the inverter circuit 25. The back gate bias from the back gate bias generation circuit 244 is applied to the power device 251 of the inverter circuit 25.

このように、ラッチアップが発生してから、周期性パルスの周期程度の時間内にラッチアップが判定され、インバータ回路25へのゲート信号の供給が停止され、バックゲートバイアスによりパワーデバイス251等の停止が促進されることとなり、インバータ回路25の損傷等を防止することができる。なお、ラッチアップが発生したことは、電源装置2を収容する医用画像診断装置1にもラッチアップ判定回路241から報知され、電源装置2のリセット動作等の後処理が行われる。   In this way, after the latch-up occurs, the latch-up is determined within the time period of the periodic pulse, the supply of the gate signal to the inverter circuit 25 is stopped, and the back gate bias causes the power device 251 or the like to operate. Stopping is promoted, and damage to the inverter circuit 25 can be prevented. The occurrence of latch-up is also notified to the medical image diagnostic apparatus 1 accommodating the power supply device 2 from the latch-up determination circuit 241, and post-processing such as a reset operation of the power supply device 2 is performed.

図5及び図6は、比較例を示す図である。図5において、ゲートドライブ回路31と、異常検知回路32と、ゲート信号遮断回路33と、インバータ回路34とが設けられている。ゲート信号を中継するゲートドライブ回路31とは独立に異常検知回路32が設けられ、異常検知回路32によりゲート信号遮断回路33を制御し、異常検知時にゲートドライブ回路31からインバータ回路34へのゲート信号を遮断するようにしている。   5 and 6 are diagrams showing a comparative example. In FIG. 5, a gate drive circuit 31, an abnormality detection circuit 32, a gate signal cutoff circuit 33, and an inverter circuit 34 are provided. An abnormality detection circuit 32 is provided independently of the gate drive circuit 31 that relays the gate signal. The abnormality detection circuit 32 controls the gate signal cutoff circuit 33, and the gate signal from the gate drive circuit 31 to the inverter circuit 34 is detected when the abnormality is detected. I'm trying to shut off.

異常検知回路32は、ゲートドライブ回路31に入力されるのと同じゲート信号を入力しており、ゲート信号に異常が発生すると異常を検知する。また、ゲートドライブ回路31と異常検知回路32とが同時にラッチアップした場合にも異常を検知する。すなわち、異常検知回路32は自身がラッチアップした際にも、異常を検知するよう構成されている。   The abnormality detection circuit 32 inputs the same gate signal as that input to the gate drive circuit 31, and detects an abnormality when an abnormality occurs in the gate signal. The abnormality is also detected when the gate drive circuit 31 and the abnormality detection circuit 32 simultaneously latch up. That is, the abnormality detection circuit 32 is configured to detect an abnormality even when the latch-up itself occurs.

図6は、図5におけるゲートドライブ回路31及び異常検知回路32の具体的な構成例を示しており、ゲートドライブ回路31の一部がCMOS IC35の回路素子36により構成され、異常検知回路32の一部が同じCMOS IC35の回路素子37により構成されている。ラッチアップはインバータ回路34からのノイズが印加されることで発生することから、同じCMOS IC35内の回路素子36と回路素子37とが同時にラッチアップする可能性が高い。なお、異常検知回路32がゲートドライブ回路31の出力信号等を直接に監視して異常を検知する構成をとっていないのは、異常検知回路32から見てゲートドライブ回路31は独立した他の回路であって、出力信号等に不用意に回路素子を接続することは、信号の干渉を招き、動作に微妙な影響を及ぼして誤動作を生じさせるおそれがあるためである。   FIG. 6 shows a specific configuration example of the gate drive circuit 31 and the abnormality detection circuit 32 in FIG. 5. A part of the gate drive circuit 31 is configured by the circuit element 36 of the CMOS IC 35, and the abnormality detection circuit 32 includes A part is configured by the circuit element 37 of the same CMOS IC 35. Since the latch-up is caused by the noise applied from the inverter circuit 34, it is highly possible that the circuit element 36 and the circuit element 37 in the same CMOS IC 35 simultaneously latch up. It should be noted that the abnormality detection circuit 32 does not have a configuration for directly detecting the output signal of the gate drive circuit 31 or the like to detect an abnormality, because the gate drive circuit 31 is independent of another circuit as seen from the abnormality detection circuit 32. This is because carelessly connecting the circuit element to the output signal or the like may cause signal interference, delicately affect the operation, and cause a malfunction.

しかし、図5及び図6において、ゲートドライブ回路31や回路素子36にラッチアップが発生しても、必ずしも異常検知回路32や回路素子37においてラッチアップが発生するとは限らず、そのような場合はラッチアップの検知漏れにつながる。   However, in FIGS. 5 and 6, even if latch-up occurs in the gate drive circuit 31 or the circuit element 36, the latch-up does not necessarily occur in the abnormality detection circuit 32 or the circuit element 37. In such a case, Latch-up detection may be missed.

上記の比較例に対し、図2に示した実施形態では、ゲート信号を処理するラッチアップ判定回路241の周期性パルス除去回路242の中で周期性パルスの存在の有無を判定するようにしているため、ラッチアップの発生の判定漏れが発生することはなくなる。すなわち、ゲート信号の処理とラッチアップの判定とを同一の信号系の回路で処理することができるため、別回路を追加する場合のような干渉を考慮する必要がなく、回路の本来の処理機能としてラッチアップの発生の判定を実現することができる。また、インバータ回路25の直前の2次側ゲートドライブ回路24においてゲート信号に周期性パルスが存在するか否かによりラッチアップの有無を判定しているため、インバータ回路25より前段のほぼ全ての回路部分におけるラッチアップを監視することができる。また、周期性パルスの周期と同等の時間内にラッチアップの発生を判定することができるため、インバータ回路25のパワーデバイス251を迅速に遮断することが可能となり、パワーデバイス251の損傷等を有効に防止することができる。前述したように、ゲート信号のパルスが数10kHzのオーダーであるのに対し、周期性パルスは数MHzのオーダーであり、ラッチアップの発生から極めて短時間に判定することができる。   In contrast to the above comparative example, in the embodiment shown in FIG. 2, the presence / absence of a periodic pulse is determined in the periodic pulse removal circuit 242 of the latch-up determination circuit 241 that processes the gate signal. Therefore, the omission of the determination of the occurrence of latch-up does not occur. That is, since the processing of the gate signal and the determination of latch-up can be processed by the circuit of the same signal system, it is not necessary to consider the interference as in the case of adding another circuit, and the original processing function of the circuit can be achieved. As a result, the determination of the occurrence of latch-up can be realized. Further, the presence or absence of latch-up is determined by the presence or absence of the periodic pulse in the gate signal in the secondary side gate drive circuit 24 immediately before the inverter circuit 25. Latch-up in the part can be monitored. In addition, since it is possible to determine the occurrence of latch-up within a time period equivalent to the cycle of the periodic pulse, it is possible to quickly shut off the power device 251 of the inverter circuit 25 and effectively prevent damage to the power device 251. Can be prevented. As described above, the pulse of the gate signal is on the order of several tens of kHz, whereas the periodic pulse is on the order of several MHz, and the determination can be made in an extremely short time after the occurrence of latch-up.

以上説明された少なくとも1つの実施形態によれば、ラッチアップの発生を適切に判定することができる。   According to at least one embodiment described above, it is possible to appropriately determine the occurrence of latch-up.

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。   Although some embodiments of the present invention have been described, these embodiments are presented as examples and are not intended to limit the scope of the invention. These embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the spirit of the invention. The embodiments and their modifications are included in the scope of the invention and the scope thereof, and are included in the invention described in the claims and the scope of equivalents thereof.

1 医用画像診断装置
2 電源装置
21 コントローラ
22 1次側ゲートドライブ回路
221 周期性パルス重畳回路
222 周期性パルス生成回路
23 絶縁トランス
24 2次側ゲートドライブ回路
241 ラッチアップ判定回路
242 周期性パルス除去回路
243 ゲート信号遮断回路
244 バックゲートバイアス生成回路
25 インバータ回路
251 パワーデバイス
DESCRIPTION OF SYMBOLS 1 Medical image diagnostic apparatus 2 Power supply device 21 Controller 22 Primary side gate drive circuit 221 Periodic pulse superposition circuit 222 Periodic pulse generation circuit 23 Isolation transformer 24 Secondary side gate drive circuit 241 Latch-up determination circuit 242 Periodic pulse removal circuit 243 Gate signal cutoff circuit 244 Back gate bias generation circuit 25 Inverter circuit 251 Power device

Claims (8)

インバータ回路を駆動するためのゲート信号を中継するゲートドライブ回路におけるラッチアップの発生を、前記ゲート信号に重畳させた既知の周期性パルスの有無により判定する判定回路、
を備える電源装置。
A determination circuit that determines the occurrence of latch-up in a gate drive circuit that relays a gate signal for driving an inverter circuit, based on the presence or absence of a known periodic pulse superimposed on the gate signal,
A power supply device.
前記ゲート信号に対して前記周期性パルスを重畳させる重畳回路と、
前記周期性パルスが重畳されたゲート信号に前記周期性パルスが重畳されているか否かを判断し、前記周期性パルスを除去したゲート信号を生成する除去回路と、
を備える請求項1に記載の電源装置。
A superimposing circuit for superimposing the periodic pulse on the gate signal,
A removal circuit that determines whether or not the periodic pulse is superimposed on the gate signal on which the periodic pulse is superimposed, and generates a gate signal from which the periodic pulse is removed,
The power supply device according to claim 1, further comprising:
前記周期性パルスが重畳されている場合に、前記周期性パルスが除去されたゲート信号を前記インバータ回路に供給し、前記周期性パルスが重畳されていない場合に、前記インバータ回路へのゲート信号の供給を停止する遮断回路、
を備える請求項1又は2に記載の電源装置。
When the periodic pulse is superposed, the gate signal from which the periodic pulse is removed is supplied to the inverter circuit, and when the periodic pulse is not superposed, the gate signal to the inverter circuit is supplied. Shutoff circuit to stop the supply,
The power supply device according to claim 1 or 2, further comprising:
前記遮断回路は、前記周期性パルスが重畳されていない場合に、前記インバータ回路に所定のバイアスを出力する、
請求項3に記載の電源装置。
The cutoff circuit outputs a predetermined bias to the inverter circuit when the periodic pulse is not superimposed,
The power supply device according to claim 3.
絶縁トランスを介して接続された1次側ゲートドライブ回路と2次側ゲートドライブ回路とを備え、
前記重畳回路は前記1次側ゲートドライブ回路に設けられ、
前記除去回路及び前記遮断回路は前記2次側ゲートドライブ回路に設けられる、
請求項3に記載の電源装置。
A primary side gate drive circuit and a secondary side gate drive circuit connected via an isolation transformer,
The superposition circuit is provided in the primary side gate drive circuit,
The removal circuit and the cutoff circuit are provided in the secondary side gate drive circuit,
The power supply device according to claim 3.
前記周期性パルスは、前記ゲート信号に加算されることで重畳される、
請求項1〜5のいずれか一つに記載の電源装置。
The periodic pulse is superimposed by being added to the gate signal,
The power supply device according to claim 1.
前記周期性パルスは、前記ゲート信号に重畳される、
請求項1〜5のいずれか一つに記載の電源装置。
The periodic pulse is superimposed on the gate signal,
The power supply device according to claim 1.
インバータ回路を駆動するためのゲート信号を中継するゲートドライブ回路におけるラッチアップの発生の判定を、前記ゲート信号に重畳させた既知の周期性パルスの有無により判定する回路を有する電源装置
を備える医用画像診断装置。
Medical image including a power supply device having a circuit for determining the occurrence of latch-up in a gate drive circuit that relays a gate signal for driving an inverter circuit, based on the presence or absence of a known periodic pulse superimposed on the gate signal Diagnostic device.
JP2018207957A 2018-11-05 2018-11-05 Power supply device and medical diagnostic imaging device Active JP7166876B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018207957A JP7166876B2 (en) 2018-11-05 2018-11-05 Power supply device and medical diagnostic imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018207957A JP7166876B2 (en) 2018-11-05 2018-11-05 Power supply device and medical diagnostic imaging device

Publications (2)

Publication Number Publication Date
JP2020078102A true JP2020078102A (en) 2020-05-21
JP7166876B2 JP7166876B2 (en) 2022-11-08

Family

ID=70724549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018207957A Active JP7166876B2 (en) 2018-11-05 2018-11-05 Power supply device and medical diagnostic imaging device

Country Status (1)

Country Link
JP (1) JP7166876B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715949A (en) * 1993-06-28 1995-01-17 Fuji Electric Co Ltd Gate driving circuit for power converter
JPH09138264A (en) * 1995-05-03 1997-05-27 Sun Microsyst Inc Trigger pulse generator for latch-up of cmos
JP5615470B1 (en) * 2014-03-17 2014-10-29 三菱電機株式会社 Power supply control device and programmable logic controller

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715949A (en) * 1993-06-28 1995-01-17 Fuji Electric Co Ltd Gate driving circuit for power converter
JPH09138264A (en) * 1995-05-03 1997-05-27 Sun Microsyst Inc Trigger pulse generator for latch-up of cmos
JP5615470B1 (en) * 2014-03-17 2014-10-29 三菱電機株式会社 Power supply control device and programmable logic controller

Also Published As

Publication number Publication date
JP7166876B2 (en) 2022-11-08

Similar Documents

Publication Publication Date Title
US8749939B2 (en) Method and system for shoot-through protection
JP2007259533A (en) Protective circuit for semiconductor element
JP2021170926A (en) System and method for overcurrent protection of field control switch
JP5880494B2 (en) Switching control circuit
TW201737626A (en) Power module
US9419432B2 (en) Device for protecting against overvoltage for automaton power supply
JP7026898B2 (en) Inverter circuit, X-ray irradiation device
JP2020078102A (en) Electric power supply and medical image diagnostic device
JP2011134614A (en) Voltage detecting device and induction heating device
JP2017188201A (en) Leakage detection circuit and earth leakage circuit breaker
JP2012110125A (en) Protection device for 3-level power converter
JP2015500621A (en) Method for eliminating an arc excited by at least one phase voltage source of a converter circuit
JP6168073B2 (en) Power supply
JP6455719B2 (en) Uninterruptible power supply system
JP2007189828A (en) Drive circuit of semiconductor device
US8305080B2 (en) Power supply for magnetic resonance imaging system
JP2017085895A (en) Drive circuit for power conversion device
JP4134944B2 (en) Induction heating cooker
JP2017060250A (en) Electric leakage detection device
JP2004364448A (en) Dc-dc converter
JP2008035656A (en) Power supply circuit
US20190363711A1 (en) Gate-drive system
JP2015185435A (en) Power supply device and illumination device
JP2005318050A (en) Protective circuit
JP2011090979A (en) Induction cooking device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220927

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221026

R150 Certificate of patent or registration of utility model

Ref document number: 7166876

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150