JP2020074548A - Image sensor and imaging apparatus - Google Patents
Image sensor and imaging apparatus Download PDFInfo
- Publication number
- JP2020074548A JP2020074548A JP2020000533A JP2020000533A JP2020074548A JP 2020074548 A JP2020074548 A JP 2020074548A JP 2020000533 A JP2020000533 A JP 2020000533A JP 2020000533 A JP2020000533 A JP 2020000533A JP 2020074548 A JP2020074548 A JP 2020074548A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- photoelectric conversion
- column
- focus detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003384 imaging method Methods 0.000 title claims description 57
- 238000006243 chemical reaction Methods 0.000 claims description 362
- 238000001514 detection method Methods 0.000 abstract description 341
- 230000015654 memory Effects 0.000 description 115
- 238000012545 processing Methods 0.000 description 40
- 210000001747 pupil Anatomy 0.000 description 31
- 238000010586 diagram Methods 0.000 description 30
- 238000000034 method Methods 0.000 description 21
- 230000008569 process Effects 0.000 description 18
- 230000003287 optical effect Effects 0.000 description 15
- 238000004364 calculation method Methods 0.000 description 12
- 230000008859 change Effects 0.000 description 12
- 230000004907 flux Effects 0.000 description 12
- 238000009825 accumulation Methods 0.000 description 11
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- 238000005259 measurement Methods 0.000 description 9
- 238000012546 transfer Methods 0.000 description 7
- 238000002955 isolation Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 230000035945 sensitivity Effects 0.000 description 5
- 230000003595 spectral effect Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 238000012935 Averaging Methods 0.000 description 3
- 230000005484 gravity Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Abstract
Description
本発明は撮像素子および撮像装置に関する。 The present invention relates to an image pickup device and an image pickup apparatus.
マイクロレンズとその背後に配置された一対の光電変換部からなる焦点検出画素を配列した撮像素子を撮影レンズの予定焦点面上に配置し、これにより光学系を通る一対の焦点検出光束が形成する一対の像に応じた一対の像信号を一対の光電変換部においてアナログ信号として生成し、該一対のアナログ信号を独立に撮像素子から読出して一対の像信号間の像ズレ量(位相差)を検出することによって撮影レンズの焦点調節状態(デフォーカス量)を検出するとともに、焦点検出画素の一対の光電変換部で生成されるアナログ信号を焦点検出画素内でアナログ加算するとともに、加算後のアナログ信号を画像信号として撮像素子から読み出して画像情報を生成する撮像装置が知られている(例えば、特許文献1参照)。 An image pickup device, in which focus detection pixels composed of a microlens and a pair of photoelectric conversion units arranged behind the microlens, are arranged on the planned focal plane of the photographing lens, thereby forming a pair of focus detection light beams passing through the optical system. A pair of image signals corresponding to the pair of images are generated as analog signals in the pair of photoelectric conversion units, and the pair of analog signals are independently read from the image sensor to determine the image shift amount (phase difference) between the pair of image signals. The focus adjustment state (defocus amount) of the taking lens is detected by detecting, and the analog signals generated by the pair of photoelectric conversion units of the focus detection pixel are analog-added in the focus detection pixel, and the analog after addition is added. 2. Description of the Related Art There is known an image pickup apparatus that reads out a signal as an image signal from an image pickup element to generate image information (see, for example, Patent Document 1).
上述したような撮像装置においては、焦点検出画素内で一対のアナログ信号のアナログ加算処理を行なっているため、焦点検出時には撮像素子から一対のアナログ信号を独立に読み出すとともに、画像情報生成時には撮像素子から一対のアナログ信号を加算して読み出す必要があり、撮像素子からの1フレーム分の信号読み出しにおいて焦点検出と画像情報生成とを同時に行えないという問題点があった。 In the image pickup apparatus as described above, since a pair of analog signals are analog-added in the focus detection pixel, the pair of analog signals are independently read from the image pickup element during focus detection, and the image pickup element is generated during image information generation. Therefore, it is necessary to add a pair of analog signals and read out, and there is a problem that focus detection and image information generation cannot be performed at the same time in signal reading out for one frame from the image sensor.
本発明の第1の態様による撮像素子は、光を電荷に変換し、第1方向に設けられる第1の光電変換部と第2の光電変換部とを有する第1の画素と、光を電荷に変換し、前記第1方向と交差する第2方向に設けられる第3の光電変換部と第4の光電変換部とを有する第2の画素と、前記第1の光電変換部で変換された電荷に基づく信号を出力する第1の信号線と、前記第2の光電変換部で変換された電荷に基づく信号を出力する第2の信号線と、前記第3の光電変換部で変換された電荷に基づく信号を出力する第3の信号線と、前記第4の光電変換部で変換された電荷に基づく信号を出力する第4の信号線と、前記第1の信号線で出力された信号と前記第2の信号線で出力された信号とを加算し、前記第3の信号線で出力された信号と前記第4の信号線で出力された信号とを加算する加算部と、前記第1の信号線で出力された信号および前記第2の信号線で出力された信号および前記第3の信号線で出力された信号および前記第4の信号線で出力された信号の少なくとも1つを出力する第1の出力線と、前記加算部で加算された信号を出力する第2の出力線と、を備える。
本発明の第2の態様による撮像素子は、光を電荷に変換し、第1の光電変換部と第2の光電変換部とを有する第1の画素と、光を電荷に変換し、第3の光電変換部を有する第2の画素と、前記第1の光電変換部で変換された電荷に基づく信号を出力する第1の信号線と、前記第2の光電変換部で変換された電荷に基づく信号を出力する第2の信号線と、前記第3の光電変換部で変換された電荷に基づく信号を出力する第3の信号線と、前記第1の信号線で出力された信号と前記第2の信号線で出力された信号とを加算する加算部と、前記第1の信号線で出力された信号および前記第2の信号線で出力された信号の少なくとも1つを出力する第1の出力線と、前記加算部で加算された信号および前記第3の信号線で出力された信号の少なくとも1つを出力する第2の出力線と、を備える。
本発明の第3の態様による撮像装置は、第1または第2の態様による撮像素子と、前記加算部で加算された信号に基づいて画像データを生成する生成部を備える。
The image sensor according to the first aspect of the present invention converts light into electric charge, and has a first pixel having a first photoelectric conversion unit and a second photoelectric conversion unit which are provided in a first direction, and light to charge. Converted into a second pixel having a third photoelectric conversion part and a fourth photoelectric conversion part provided in a second direction intersecting the first direction, and converted by the first photoelectric conversion part. A first signal line that outputs a signal based on charges, a second signal line that outputs a signal based on charges converted by the second photoelectric conversion unit, and a signal converted by the third photoelectric conversion unit A third signal line that outputs a signal based on electric charge, a fourth signal line that outputs a signal based on electric charge converted by the fourth photoelectric conversion unit, and a signal output from the first signal line And a signal output from the second signal line are added, and a signal output from the third signal line and the fourth signal line are added. An adder for adding a signal output on a signal line, a signal output on the first signal line, a signal output on the second signal line, and a signal output on the third signal line And a first output line that outputs at least one of the signals output from the fourth signal line, and a second output line that outputs the signal added by the adder.
An image sensor according to a second aspect of the present invention converts light into electric charges, converts a light into electric charges in a first pixel having a first photoelectric conversion unit and a second photoelectric conversion unit, and converts the light into electric charges. A second pixel having a photoelectric conversion unit, a first signal line for outputting a signal based on the charges converted by the first photoelectric conversion unit, and the charges converted by the second photoelectric conversion unit. A second signal line for outputting a signal based on the charges, a third signal line for outputting a signal based on the charges converted by the third photoelectric conversion unit, a signal output on the first signal line, and An adding unit for adding the signal output from the second signal line, and a first output unit that outputs at least one of the signal output from the first signal line and the signal output from the second signal line. Output line, and at least the signal added by the adder and the signal output by the third signal line. Comprising a second output line for outputting the One, the.
An image pickup apparatus according to a third aspect of the present invention includes the image pickup element according to the first or second aspect, and a generation unit that generates image data based on the signal added by the addition unit.
本発明によれば、たとえば、焦点検出に用いる信号と画像生成に用いる信号とを高速読み出しすることができる。 According to the present invention, for example, a signal used for focus detection and a signal used for image generation can be read at high speed.
<第1実施形態>
本発明の一実施の形態の撮像素子および撮像装置を説明する。図1は一実施の形態の撮像素子を搭載したレンズ交換式デジタルスチルカメラの構成を示す横断面図である。一実施の形態のデジタルスチルカメラ201は交換レンズ202とカメラボディ203から構成され、種々の交換レンズ202がマウント部204を介してカメラボディ203に装着される。
<First Embodiment>
An image pickup device and an image pickup apparatus according to an embodiment of the present invention will be described. FIG. 1 is a cross-sectional view showing the configuration of a lens-interchangeable digital still camera equipped with an image sensor according to an embodiment. A
交換レンズ202はレンズ209、ズーミング用レンズ208、フォーカシング用レンズ210、絞り211、レンズ駆動制御装置206などを備えている。レンズ駆動制御装置206は不図示のマイクロコンピュータ、メモリ、駆動制御回路などから構成され、フォーカシング用レンズ210の焦点調節と絞り211の開口径調節のための駆動制御や、ズーミング用レンズ208、フォーカシング用レンズ210および絞り211の状態検出などを行う他、後述するボディ駆動制御装置214との通信によりレンズ情報の送信とカメラ情報の受信を行う。絞り211は、光量およびボケ量調整のために光軸中心に開口径が可変な開口を形成する。
The
カメラボディ203は撮像素子212、ボディ駆動制御装置214、液晶表示素子駆動回路215、液晶表示素子216、接眼レンズ217、メモリカード219などを備えている。撮像素子212には、撮像画素兼焦点検出画素として機能する画素が二次元状に配置される。この撮像素子212については詳細を後述する。
The
ボディ駆動制御装置214はマイクロコンピュータ、メモリ、駆動制御回路などから構成され、撮像素子212の駆動制御と撮像素子212からの出力信号の読み出しと、該出力信号に基づく焦点検出演算と交換レンズ202の焦点調節を繰り返し行うとともに、該出力信号に基づく画像処理演算と記録、カメラの動作制御などを行う。また、ボディ駆動制御装置214は電気接点213を介してレンズ駆動制御装置206と通信を行い、レンズ情報の受信とカメラ情報(デフォーカス量や絞り値など)の送信を行う。
The body
液晶表示素子216は電子ビューファインダー(EVF:Electronic View Finder)として機能する。液晶表示素子駆動回路215は撮像素子212によるスルー画像を液晶表示素子216に表示し、撮影者は接眼レンズ217を介してスルー画像を観察することができる。メモリカード219は、撮像素子212により撮像された画像を記憶する画像ストレージである。
The liquid
交換レンズ202を通過した光束により、撮像素子212の受光面上に被写体像が形成される。この被写体像は撮像素子212の各画素で光電変換され、各画素の出力信号がボディ駆動制御装置214へ送られる。
The light flux that has passed through the
ボディ駆動制御装置214は、撮像素子212の各画素からの出力信号に基づいてデフォーカス量を算出し、このデフォーカス量をレンズ駆動制御装置206へ送る。また、ボディ駆動制御装置214は、撮像素子212の各画素からの出力信号を処理して画像データを生成し、メモリカード219に格納するとともに、撮像素子212からのスルー画像信号を液晶表示素子駆動回路215へ送り、スルー画像を液晶表示素子216に表示させる。さらに、ボディ駆動制御装置214は、レンズ駆動制御装置206へ絞り制御情報を送って絞り211の開口制御を行う。
The body
レンズ駆動制御装置206は、フォーカシング状態、ズーミング状態、絞り設定状態、絞り開放F値などに応じてレンズ情報を更新する。具体的には、ズーミング用レンズ208とフォーカシング用レンズ210の位置と絞り211の絞り値を検出し、これらのレンズ位置と絞り値に応じてレンズ情報を演算したり、あるいは予め用意されたルックアップテーブルからレンズ位置と絞り値に応じたレンズ情報を選択する。
The lens
レンズ駆動制御装置206は、受信したデフォーカス量に基づいてレンズ駆動量を算出し、レンズ駆動量に応じてフォーカシング用レンズ210を合焦位置へ駆動する。また、レンズ駆動制御装置206は受信した絞り値に応じて絞り211を駆動する。
The lens
図2は、交換レンズ202の撮影画面上における焦点検出位置(図1に不図示の操作部材の操作によりユーザーにより設定される)を示す図であり、後述する撮像素子212上の画素列が焦点検出の際に撮影画面上で像をサンプリングする領域(焦点検出エリア、焦点検出位置)の一例を示す。この例では、矩形の撮影画面100上の中央に焦点検出エリア101が配置される。長方形で示す焦点検出エリア101は、撮影画面100において水平方向に延在し、焦点検出エリア101の長手方向に沿って直線的に配列された画素の出力信号が焦点検出に用いられる。
FIG. 2 is a diagram showing a focus detection position (set by the user by operating an operation member not shown in FIG. 1) on the shooting screen of the
図3、図4は撮像素子212の詳細な構成を示す正面図であり、撮像素子212上の焦点検出エリア101の近傍を拡大して示したものである。図3は撮像画素兼焦点検出画素となる画素311(以降焦点検出画素311と称す)のレイアウトを示す図であって、焦点検出画素311が行方向(水平方光)および列方向(垂直方向)において二次元正方格子状に稠密に配列される。図4は図3に示す焦点検出画素311の配列における色フィルタの配列を示した図であって、焦点検出画素311にはベイヤー配列の規則に従って色フィルタ(R:赤色フィルタ、G:緑色フィルタ、B:青色フィルタ)が配置されており、各色フィルタの分光感度は図5に示す特性になっている。
3 and 4 are front views showing the detailed configuration of the
焦点検出画素311は、図6に示すように矩形のマイクロレンズ10、垂直方向に延在する素子分離領域15により2分割された一対の光電変換部13,14から構成される。一対の光電変換部13,14を統合すると、通常の撮像画素の光電変換部と同等のサイズとなる。なお簡潔のため図6において色フィルタは不図示としている。なお焦点検出画素311の一対の光電変換部13,14の出力を加算した場合、加算した出力が通常の撮像画素の光電変換部の出力と同等になるようにするため、素子分離領域15の幅は出来る限り狭くし、一対の光電変換部13,14を近接させることが望ましい。
As shown in FIG. 6, the
図7は図6に示した焦点検出画素311の断面図であって、光電変換部13,14の上に近接して遮光マスク30が形成され、遮光マスク30の開口部30dを通過した光を光電変換部13,14は受光する。遮光マスク30の上には平坦化層31が形成され、その上に色フィルタ38が形成される。色フィルタ38の上には平坦化層32が形成され、その上にマイクロレンズ10が形成される。マイクロレンズ10により開口部30dに制限された光電変換部13,14の形状が前方に投影されて、一対の測距瞳を形成する。光電変換部13,14は半導体回路基板29上に形成される。また光電変換部13,14を分離するために素子分離領域15が形成される。以上のような構成により光電変換部13,14は交換レンズの射出瞳の一対の測距瞳を通過する一対の焦点検出光束をそれぞれ受光する。
FIG. 7 is a cross-sectional view of the
図8は、マイクロレンズを用いた瞳分割型位相差検出方式の焦点検出光学系の構成を示す。なお焦点検出エリア101の焦点検出画素配列の一部分を拡大して示す。図8において、射出瞳90は、交換レンズ202(図1参照)の予定結像面に配置されたマイクロレンズ10から前方に距離dの位置に設定されている。この距離dは、マイクロレンズ10の曲率、屈折率、マイクロレンズ10と光電変換部13,14との間の距離などに応じて決まる距離であって、この明細書では測距瞳距離と呼ぶ。図11には他に、交換レンズの光軸91、マイクロレンズ10、光電変換部13、14、焦点検出画素311、焦点検出光束73、74が示されている。
FIG. 8 shows the structure of a focus detection optical system of a pupil division type phase difference detection system using a microlens. A part of the focus detection pixel array in the
測距瞳93は、開口部30dにより制限された光電変換部13がマイクロレンズ10により投影されたものである。同様に、測距瞳94は、開口部30dにより制限された光電変換部14がマイクロレンズ10により投影されたものである。測距瞳93,94は、射出瞳90のうちの互いに異なる部分領域であり、水平方向に並ぶとともに、光軸91を通る垂直線に対して線対称な形状となっている。
The
図8では、撮影光軸91近傍の焦点検出エリア101における隣接する5つの焦点検出画素311を模式的に例示しているが、画面周辺に配置された焦点検出画素311においても、各光電変換部はそれぞれ対応した測距瞳93、94から各マイクロレンズに到来する光束を受光するように構成されている。マイクロレンズ10により、一対の光電変換部13および14と上述した互いに異なる部分領域、すなわち一対の測距瞳93および94とが互いに共役関係になる。
In FIG. 8, five adjacent
以上のような構成により、光電変換部13は測距瞳93を通過し、焦点検出画素311のマイクロレンズ10に向かう光束73によりマイクロレンズ10上に形成される像の強度に対応した信号を出力する。また、光電変換部14は測距瞳94を通過し、焦点検出画素311のマイクロレンズ10に向う光束74によりマイクロレンズ10上に形成される像の強度に対応した信号を出力する。
With the above-described configuration, the
上述した焦点検出エリア101において水平方向に配列した複数の焦点検出画素311の光電変換部13,14の出力を測距瞳93および測距瞳94に対応した出力グループにまとめることによって、測距瞳93と測距瞳94をそれぞれ通過する焦点検出用光束73,74が焦点検出画素311の配列上に形成する一対の像の強度分布に関する情報が得られる。この情報に対して後述する像ズレ検出演算処理(相関演算処理、位相差検出処理)を施すことによって、いわゆる瞳分割型位相差検出方式で一対の像の像ズレ量が検出される。さらに、像ズレ量に一対の測距瞳93,94の重心間隔と測距瞳距離の比例関係に応じた変換演算を行うことによって、予定結像面に対する現在の結像面(予定結像面上のマイクロレンズアレイの位置に対応した焦点検出位置における結像面)の偏差(デフォーカス量)が算出される。 具体的には像ズレ量(光軸91に垂直な面内の量)に対し所定の変換係数(測距瞳距離dを測距瞳93,94の重心間隔で除した値)を乗ずることによりデフォーカス量(光軸91の方向における結像面と予定結像面との偏差)が算出されることになる。
By combining the outputs of the
また全画面において各焦点検出画素311の光電変換部13,14の出力を加算した出力信号を得ることにより、通常の撮像画素をベイヤー配列した場合と同等の画像信号を得ることが出来る。
Further, by obtaining the output signal obtained by adding the outputs of the
図9は、本発明に関連する部分の撮像素子212とボディ駆動制御装置214との関係を詳細に示すブロック図であって、ボディ駆動制御装置214内には撮像素子制御部220、バッファメモリ221、CPUa(マイクロコンピュータ)222、CPUb(マイクロコンピュータ)223が収納される。撮像素子212は撮像素子制御部220の制御に従って焦点検出画素311の電荷蓄積制御(電荷蓄積時間および電荷蓄積タイミング)および信号の出力制御を行なう。撮像素子212は後述するように焦点検出画素311の一対の光電変換部13,14の出力信号をAD変換するとともにチャネル1からデジタルデータ(焦点検出用のデータ)として出力すると同時に焦点検出画素311の一対の光電変換部13,14のデジタルデータをデジタル加算したデジタルデータ(通常の撮像画素の出力信号と同等な信号)をチャネル2からデジタルデータとして出力する。チャネル1およびチャネル2から出力されたデジタルデータは1フレーム分のデジタルデータとしてバッファメモリ221に一時的に格納される。CPUa222はバッファメモリ221に格納された焦点検出エリアの焦点検出画素311の一対の光電変換部13,14のデジタルデータ(焦点検出用のデータ)に対して後述する処理を行なって焦点検出を行なう。CPUb223はバッファメモリ221に格納された1フレーム分のデジタルデータ(画像データ)に対して周知の画像処理を行なって画像表示や画像記録を行なう。
FIG. 9 is a block diagram showing in detail the relationship between the
以上のように撮像素子212からは焦点検出用のデジタルデータと画像用のデジタルデータが別チャネルを介して時間的にオーバーラップして出力される。また焦点検出用のデジタルデータと画像用のデジタルデータは個別のCPU222,223において処理されるので、焦点検出処理と画像処理を時間的に分離する必要がなく、同時に独立して行なうことができる。
As described above, the digital data for focus detection and the digital data for image are output from the
次に2つのチャネルから同時に焦点検出画素311の一対の光電変換部13,14のデジタルデータと、焦点検出画素311の一対の光電変換部13,14のデジタルデータをデジタル加算したデジタルデータ(通常の撮像画素の出力信号と同等な信号)を出力可能な撮像素子212の構成について図10を用いて説明する。
Next, digital data obtained by digitally adding digital data of a pair of
図10は、撮像素子212(CMOSイメージセンサ)の構成を示すブロック図である。撮像素子212は、一対の光電変換部13,14を含む焦点検出画素311が行列状(マトリックス状)に多数2次元配置されてなる画素アレイ部40に加えて、行走査回路41、カラムAD変換装置42、第2ラインメモリ44、第2列走査回路51、第2水平出力回路45、カラムデジタル加算装置46、第1ラインメモリ48、第1列走査回路52、第1水平出力回路49およびタイミング制御回路50を有する構成となっている。
FIG. 10 is a block diagram showing the configuration of the image sensor 212 (CMOS image sensor). The
このシステム構成において、タイミング制御回路50は、外部から入力されるマスタークロックおよび撮像素子制御部220から入力される制御信号に基づいて、行走査回路41、カラムAD変換装置42、カラムデジタル加算装置46、第1ラインメモリ48、第2ラインメモリ44、第1列走査回路52、第2列走査回路51などの動作の基準となるクロック信号や制御信号などを生成し、行走査回路41、カラムAD変換装置42、カラムデジタル加算装置46、第1ラインメモリ48、第2ラインメモリ44、第1列走査回路52、第2列走査回路51などに対して与える。
In this system configuration, the
また、画素アレイ部40の各焦点検出画素311を駆動制御する周辺の駆動系や信号処理系、即ち行走査回路41、カラムAD変換装置42、カラムデジタル加算装置46、第1ラインメモリ48、第2ラインメモリ44、第1列走査回路52、第2列走査回路51、第1水平出力回路49、第2水平出力回路45およびタイミング制御回路50などは、画素アレイ部40と同一のチップ(半導体基板)上に集積される。これらが集積されるチップは、画素アレイ部40のチップに積層される。
Further, a peripheral drive system and a signal processing system for driving and controlling each
焦点検出画素311としては、ここでは図示を省略するが、一対の光電変換素部13,14(例えば、フォトダイオード)に加えて、例えば、当該光電変換部13,14で光電変換して得られる電荷をFD(フローティングディフュージョン)部に転送する転送トランジスタと、当該FD部の電位を制御するリセットトランジスタと、FD部の電位に応じた信号を出力する増幅トランジスタとを有する3トランジスタ構成のものや、さらに画素選択を行うための選択トランジスタを別に有する4トランジスタ構成のものなどを用いることができる。
Although not shown here, the
画素アレイ部40には、焦点検出画素311が2N行2M列分だけ2次元配置される。換言すると、画素アレイ部40は、2M個の焦点検出画素311が水平方向に配列された焦点検出画素群を各行に有し、その焦点検出画素群が、水平方向に交差する垂直方向に2N行配置される。図10において左上の焦点検出画素311が1行目、1列目の画素であり、この画素にはベイヤー配列の緑色のフィルタが配置され、1行目の画素群として配列される焦点検出画素には緑色のフィルタと青色のフィルタが配置される。この2N行2M列の画素配置に対して行毎に1系統の行制御線21(21(1)〜21(2N))が配線され、列毎に2本の列信号線(22(1)a、22(1)b〜22(2M)a、22(2M)b)が配線されている。行制御線21(21(1)〜21(2N))の各一端は、行走査回路41の各行に対応した各出力端に接続され、各行制御線21には制御信号R(1)〜R(2N)が出力される。行走査回路41は、シフトレジスタなどによって構成され、行制御線21(21(1)〜21(2N))を介して画素アレイ部40の行アドレスや行走査の制御を行う。
In the
同一行の各焦点検出画素311の一対の光電変換部13,14は同一の行制御線21により行走査回路41と接続されており、制御信号R(1),・・・,R(L),・・・,R(2N)に応じて同時に電荷蓄積制御、信号読出し制御が行なわれる。また各焦点検出画素311の一対の光電変換部13,14の一方の光電変換部13は列毎に設けられた2本の列信号線の一方の列信号線22(m)bに接続され、光電変換部13の出力信号(アナログ信号)は列信号線22(m)bに出力される。また各焦点検出画素311の一対の光電変換部13,14の他方の光電変換部14は列毎に設けられた2本の列信号線の他方の列信号線22(m)aに接続され、光電変換部14の出力信号(アナログ信号)は列信号線22(m)aに出力される。例えば行走査回路41から与えられる制御信号R(L)により画素アレイ部40のL行目の焦点検出画素群を構成する焦点検出画素311が選択された場合には、L行目の焦点検出画素311の一対の光電変換部13,14の出力信号が列信号線(22(1)a、22(1)b〜22(2M)a、22(2M)b)に出力されることになる。
The pair of
カラムAD変換装置42は、画素アレイ部40の画素列に対応して設けられた列信号線22(1)a、22(1)b〜22(2M)a、22(2M)b毎に設けられたADC(アナログ−デジタル変換回路)23(1)a、23(1)b〜23(2M)a、23(2M)bを有し、画素アレイ部40の各焦点検出画素311から列毎に出力される一対のアナログ信号を、タイミング制御回路50から与えられる制御信号TA1に応じて、Hビットのデジタル信号に変換して出力する。「Hビット」はビット数を表し、例えば10ビット、12ビット、14ビット等である。
The
第2ラインメモリ44は、カラムAD変換装置42を構成する各ADC(23(1)a、23(1)b〜23(2M)a、23(2M)b)毎に設けられたメモリ(25(1)a、25(1)b〜25(2M)a、25(2M)b)を有し、ADC(23(1)a、23(1)b〜23(2M)a、23(2M)b)毎に出力されるデジタル信号を、タイミング制御回路50から与えられる制御信号TM2に応じて、Hビットのデジタル信号として記憶する。ここで第2ラインメモリ44の各メモリ(25(1)a、25(1)b〜25(2M)a、25(2M)b)には1行分の焦点検出画素について一対の光電変換部13,14の出力信号がデジタル信号として記憶されることになる。
The
カラムデジタル加算装置46は、カラムAD変換装置42を構成する一対のADC((23(1)a、23(1)b)〜(23(2M)a、23(2M)b))毎に設けられたデジタル加算回路(26(1)〜26(2M))を有し、一対のADC((23(1)a、23(1)b)〜(23(2M)a、23(2M)b))から出力されるデジタル信号を、タイミング制御回路50から与えられる制御信号TD1に応じて加算し、Hビットの加算デジタル信号として出力する。
The column
第1ラインメモリ48は、カラムデジタル加算装置46を構成する各デジタル加算回路(26(1)〜26(2M))毎に設けられたメモリ(28(1)〜28(2M))を有し、デジタル加算回路(26(1)〜26(2M))毎に出力される加算デジタル信号を、タイミング制御回路50から与えられる制御信号TM1に応じて、Hビットのデジタル信号として記憶する。ここで第1ラインメモリ48の各メモリ(28(1)〜28(2M))には1行分の焦点検出画素について一対の光電変換部13,14の出力信号を加算した加算信号(撮像画素の出力信号に相当する)がデジタル信号として記憶されることになる。
The
第2列走査回路51は、シフトレジスタなどによって構成され、タイミング制御回路50の制御のもとに第2ラインメモリ44におけるメモリ(25(1)a、25(1)b〜25(2M)a、25(2M)b)の列アドレスや列走査の制御を行う。第2ラインメモリ44は第2列走査回路51から与えられる走査信号TS2に応じて動作し、メモリ(25(1)a、25(1)b〜25(2M)a、25(2M)b)の各々で記憶されたHビットのデジタル信号は順に第2水平出力回路45に読み出され、当該第2水平出力回路45を経由して焦点検出用の一対の光電変換部13,14の出力信号(デジタル信号)として外部にシリアル出力される。
The second
第1列走査回路52は、シフトレジスタなどによって構成され、タイミング制御回路50の制御のもとに第1ラインメモリ48におけるメモリ(28(1)〜28(2M))の列アドレスや列走査の制御を行う。第1ラインメモリ48は第1列走査回路52から与えられる走査信号TS1に応じて動作し、メモリ(28(1)〜28(2M))の各々で記憶されたHビットの加算デジタル信号は順に第1水平出力回路49に読み出され、当該第1水平出力回路49を経由して撮像画素の出力信号と同等な出力信号(デジタル信号)として外部にシリアル出力される。
The first
次に、図10に示した撮像素子の構成において、1フレーム期間中に焦点検出画素の一対の光電変換部の出力信号の個別読出し動作と一対の光電変換部の出力信号を加算した加算信号の読出し動作を並行して行う場合について、図11、図12のタイミングチャートを用いて説明する。図11,図12において、VSは1フレーム期間を示す垂直同期信号、HSは1水平走査期間を示す水平同期信号である。 Next, in the configuration of the image sensor shown in FIG. 10, an individual read operation of the output signals of the pair of photoelectric conversion units of the focus detection pixel and the addition signal of the output signals of the pair of photoelectric conversion units are added during one frame period. A case where the reading operations are performed in parallel will be described with reference to timing charts in FIGS. In FIGS. 11 and 12, VS is a vertical synchronizing signal indicating one frame period, and HS is a horizontal synchronizing signal indicating one horizontal scanning period.
図11に示す動作では、水平同期信号HSに同期して行走査回路41から画素アレイ部40に制御信号R(1)、R(2)、R(3)〜R(2n+1)、R(2n+2)、R(2n+3)〜R(N)が順次発せられ、制御信号R(1)、R(2)、R(3)〜R(2n+1)、R(2n+2)、R(2n+3)〜R(N)に応じた行の1ライン分の焦点検出画素311の一対の光電変換部13,14のアナログ信号が列信号線(22(1)a、22(1)b〜22(2M)a、22(2M)b)に順次出力される。
In the operation shown in FIG. 11, the control signals R (1), R (2), R (3) to R (2n + 1), R (2n + 2) are transmitted from the
図12は、図11における(2n+1)行、(2n+2)行、(2n+3)行の動作部分を拡大した図である。制御信号R(2n+1)により画素アレイ部40の(2n+1)行が選択されると、(2n+1)行の1ライン分の焦点検出画素311の一対の光電変換部13,14のアナログ信号が列信号線(22(1)a、22(1)b〜22(2M)a、22(2M)b)に出力される。列信号線(22(1)a、22(1)b〜22(2M)a、22(2M)b)に出力された(2n+1)行の1ライン分の焦点検出画素311の一対の光電変換部13,14のアナログ信号は制御信号TA1に応じて、列信号線22(1)a、22(1)b〜22(2M)a、22(2M)に接続されたカラムAD変換装置42のADC(23(1)a、23(1)b〜23(2M)a、23(2M)b)によりデジタル信号に変換される。
FIG. 12 is an enlarged view of the operation parts of the (2n + 1) th row, the (2n + 2) th row, and the (2n + 3) th row in FIG. When the (2n + 1) th row of the
デジタル変換された(2n+1)行の1ライン分の焦点検出画素311の一対の光電変換部13,14のデジタル信号は、制御信号TM2に応じて、カラムAD変換装置42のADC(23(1)a、23(1)b〜23(2M)a、23(2M)b)に接続された第2ラインメモリ44のメモリ(25(1)a、25(1)b〜25(2M)a、25(2M)b)に記憶される。
The digital signals of the pair of
それと同時にデジタル変換された(2n+1)行の1ライン分の焦点検出画素311の一対の光電変換部13,14のデジタル信号は、制御信号TD1に応じて、カラムAD変換装置42を構成する一対のADC((23(1)a、23(1)b)〜(23(2M)a、23(2M)b))毎に設けられたカラムデジタル加算装置46のデジタル加算回路(26(1)〜26(2M))により加算される。
At the same time, the digital signals of the pair of
一対の光電変換部13,14の出力信号が加算された(2n+1)行の1ライン分の焦点検出画素311の加算デジタル信号は、制御信号TM1に応じて、カラムデジタル加算装置46のデジタル加算回路(26(1)〜26(2M))に接続された第1ラインメモリ48のメモリ((28(1)〜28(2M))に記憶される。
The added digital signal of the
第2ラインメモリ44のメモリ(25(1)a、25(1)b〜25(2M)a、25(2M)b)に記憶された(2n+1)行の1ライン分の焦点検出画素311の一対の光電変換部13,14のデジタル信号は、走査信号TS2に応じて、次の水平同期信号HSが発生するまでの期間に第2水平出力回路45から外部に順次シリアル出力される。第2水平出力回路45から出力されたデジタル信号に基づき、ボディ駆動制御装置214の焦点検出用のCPUa222が、後述する図13に示すように、交換レンズ202(光学系)の焦点状態を検出し、その焦点状態を調節する。
Of the
同じく第1ラインメモリ48のメモリ((28(1)〜28(2M))に記憶された一対の光電変換部13,14の出力信号が加算された(2n+1)行の1ライン分の焦点検出画素311の加算デジタル信号は、走査信号TS1に応じて、次の水平同期信号HSが発生するまでの期間に第1水平出力回路49から外部に順次シリアル出力される。第1水平出力回路49から出力された加算デジタル信号に基づき、ボディ駆動制御装置214の画像処理用のCPUb223が、後述する図14に示すように、画像データを生成する。
Similarly, the focus detection for one line of the (2n + 1) th row in which the output signals of the pair of
次の水平同期信号HSに同期して制御信号R(2n+2)が発せられ、画素アレイ部40の(2n+2)行が選択されると、(2n+2)行の1ライン分の焦点検出画素311の一対の光電変換部13,14のアナログ信号に対して同様な動作で処理が繰り返される。さらに次の水平同期信号HSに同期した制御信号R(2n+3)の下で同様な処理が繰り返される。
When the control signal R (2n + 2) is issued in synchronization with the next horizontal synchronization signal HS and the (2n + 2) row of the
図13、図14は、一実施の形態のデジタルスチルカメラ(撮像装置)201の動作を示すフローチャートである。これらのフローチャートに従った処理が並行して行われる。図13はボディ駆動制御装置214の焦点検出用のCPUa222の動作フローチャートであり、ステップS100でデジタルスチルカメラ201の電源がオンされると、ステップS110以降の焦点検出動作を開始する。ステップS110においてフレーム同期して選択された焦点検出エリア内に配列された焦点検出画素の一対の光電変換部のデータを読み出す。この一対の光電変換部のデータは、上述した第2水平出力回路45から出力されたデジタル信号である。続くステップS120では焦点検出画素のデータに基づいて、後述する像ズレ検出演算処理(相関演算処理、位相差検出処理)を行い、像ズレ量を演算する。なお、焦点検出エリアの位置は、撮影者が操作部材(不図示)を用いて予め選択しているものとする。
13 and 14 are flowcharts showing the operation of the digital still camera (image pickup apparatus) 201 according to the embodiment. The processes according to these flowcharts are performed in parallel. FIG. 13 is an operation flowchart of the
ステップS130では、像ズレ量をデフォーカス量に変換する。 In step S130, the image shift amount is converted into a defocus amount.
ステップS140で交換レンズ202(光学系)の焦点状態が合焦近傍か否か、すなわち算出されたデフォーカス量の絶対値が所定値以内であるか否かを検出する。合焦近傍でないと判定された場合はステップS150へ進み、デフォーカス量をレンズ駆動制御装置206へ送信し、交換レンズ202のフォーカシングレンズ210を合焦位置に駆動させることによって交換レンズ202(光学系)の焦点状態を調節する。
In step S140, it is detected whether or not the focus state of the interchangeable lens 202 (optical system) is near the in-focus state, that is, whether or not the absolute value of the calculated defocus amount is within a predetermined value. When it is determined that it is not in the vicinity of the in-focus state, the process proceeds to step S150, the defocus amount is transmitted to the lens
なお、焦点検出不能な場合もこのステップに分岐し、レンズ駆動制御装置206へスキャン駆動命令を送信し、交換レンズ202のフォーカシングレンズ210を無限から至近までの間でスキャン駆動させる。その後、ステップS160へ進む。
Even when the focus cannot be detected, the process branches to this step, the scan drive command is transmitted to the lens
ステップS140で合焦近傍であると判定された場合はステップS160へ進み、シャッターボタン(不図示)の操作によりシャッターレリーズがなされたか否かを判別する。シャッターレリーズがなされていないと判定された場合はステップS110へ戻り、上述した動作を繰り返す。一方、シャッターレリーズがなされたと判定された場合はステップS170へ進み、シャッターレリーズに応じた撮影動作が終了するのを待機し、撮影動作が終了したらステップS110へ戻って上述した動作を繰り返す。 When it is determined in step S140 that it is in the vicinity of the in-focus state, the process proceeds to step S160, and it is determined whether or not the shutter release is performed by operating a shutter button (not shown). If it is determined that the shutter release has not been made, the process returns to step S110 and the above-described operation is repeated. On the other hand, if it is determined that the shutter release has been performed, the process proceeds to step S170, and waits until the shooting operation according to the shutter release ends, and when the shooting operation ends, the process returns to step S110 and the above-described operations are repeated.
図13のステップS120、ステップS130における像ズレ検出演算処理(相関演算処理、位相差検出処理)の詳細について以下説明する。なお焦点検出画素311の一対のデータはベイヤー配列における同色の色毎に分別される。
Details of the image shift detection calculation processing (correlation calculation processing, phase difference detection processing) in steps S120 and S130 of FIG. 13 will be described below. The pair of data of the
焦点検出画素311が検出する一対の像は、測距瞳93,94がレンズの絞り開口によりけられて光量バランスが崩れている可能性があるので、光量バランスに対して像ズレ検出精度を維持できるタイプの相関演算を施す。焦点検出画素311の配列から読み出された一対のデータ列をA1n(A11,・・・,A1j:j)はデータ数)、A2n(A21,・・・,A2j)として色の相違による区別をなくして一般化して示すと、一対のデータ列をA1n、A2nに対し特開2007−333720号公報に開示された下記の相関演算式(1)を行い、相関量C(k)を演算する。
C(k)=Σ|A1n・A2n+1+k−A2n+k・A1n+1| ・・・(1)
The pair of images detected by the
C (k) = Σ | A1 n · A2 n + 1 + k −A2 n + k · A1 n + 1 | (1)
(1)式において、Σ演算はnについて累積される。nのとる範囲は、像ずらし量kに応じてA1n、A1n+1、A2n+k、A2n+1+kのデータが存在する範囲に限定される。ずらし量kは整数であり、データ列のデータ間隔を単位とした相対的シフト量である。(1)式の演算結果は、図15(a)に示すように、一対のデータの相関が高いシフト量(図15(a)ではk=kj=2)において相関量C(k)が極小(小さいほど相関度が高い)になる。 In the equation (1), the Σ operation is accumulated for n. The range of n is limited to the range in which the data of A1 n , A1 n + 1 , A2 n + k , and A2 n + 1 + k exists according to the image shift amount k. The shift amount k is an integer, and is a relative shift amount with the data interval of the data string as a unit. As shown in FIG. 15A, the calculation result of the equation (1) shows that the correlation amount C (k) is minimal in the shift amount in which the pair of data has a high correlation (k = kj = 2 in FIG. 15A). (The smaller the value, the higher the correlation).
次に、(2)式から(5)式の3点内挿の手法を用いて連続的な相関量に対する極小値C(X)を与えるシフト量Xを求める。
X=kj+D/SLOP ・・・(2)
C(X)=C(kj)−|D| ・・・(3)
D={C(kj−1)−C(kj+1)}/2 ・・・(4)
SLOP=MAX{C(kj+1)−C(kj),C(kj−1)−C(kj)}
・・・(5)
Next, the shift amount X that gives the minimum value C (X) for the continuous correlation amount is obtained by using the three-point interpolation method of the formulas (2) to (5).
X = kj + D / SLOP (2)
C (X) = C (kj)-| D | ... (3)
D = {C (kj-1) -C (kj + 1)} / 2 (4)
SLOP = MAX {C (kj + 1) -C (kj), C (kj-1) -C (kj)}
... (5)
(2)式で算出されたずらし量Xの信頼性があるかどうかは次のようにして判定される。図15(b)に示すように、一対のデータの相関度が低い場合は、内挿された相関量の極小値C(X)の値が大きくなる。したがって、C(X)が所定のしきい値以上の場合は、算出されたずらし量の信頼性が低いと判定し、算出されたずらし量Xをキャンセルする。あるいは、C(X)をデータのコントラストで規格化するために、コントラストに比例した値となるSLOPでC(X)を除した値が所定値以上の場合は、算出されたずらし量の信頼性が低いと判定し、算出されたずらし量Xをキャンセルする。あるいはまた、コントラストに比例した値となるSLOPが所定値以下の場合は、被写体が低コントラストであり、算出されたずらし量の信頼性が低いと判定し、算出されたずらし量Xをキャンセルする。 Whether or not the shift amount X calculated by the equation (2) is reliable is determined as follows. As shown in FIG. 15B, when the correlation between the pair of data is low, the minimum value C (X) of the interpolated correlation amount is large. Therefore, when C (X) is greater than or equal to the predetermined threshold value, it is determined that the calculated shift amount is unreliable, and the calculated shift amount X is canceled. Alternatively, in order to standardize C (X) with the contrast of data, if the value obtained by dividing C (X) by SLOP, which is a value proportional to the contrast, is equal to or greater than a predetermined value, the reliability of the calculated shift amount Is determined to be low, and the calculated shift amount X is canceled. Alternatively, if the SLOP that is a value proportional to the contrast is less than or equal to a predetermined value, it is determined that the subject has low contrast and the calculated shift amount is unreliable, and the calculated shift amount X is canceled.
図15(c)に示すように、一対のデータの相関度が低く、シフト範囲kmin〜kmaxの間で相関量C(k)の落ち込みがない場合は、極小値C(X)を求めることができず、このような場合は焦点検出不能と判定する。 As shown in FIG. 15 (c), low level of correlation between the pair of data when there is no drop in correlation quantity C (k) between the shift range k min to k max is for a local minimum C (X) In such a case, it is determined that focus detection is impossible.
算出されたずらし量Xの信頼性があると判定された場合は、(6)式により像ズレ量shftに換算される。
shft=PY・X ・・・(6)
When it is determined that the calculated shift amount X is reliable, it is converted into the image shift amount shft by the equation (6).
shft = PY · X (6)
(6)式において、PYは焦点検出画素311の画素ピッチの2倍の値(同色の焦点検出画素の画素ピッチ)となる。 In Expression (6), PY has a value twice the pixel pitch of the focus detection pixels 311 (pixel pitch of focus detection pixels of the same color).
(6)式により算出された像ズレ量shftに所定の変換係数kを乗じてデフォーカス量defへ変換する。
def=k・shft1 ・・・(7)
The image shift amount shft calculated by the equation (6) is multiplied by a predetermined conversion coefficient k to be converted into the defocus amount def.
def = k · shft1 (7)
(7)式において変換係数kは一対の測距瞳93,94の重心間隔と測距瞳距離の比例関係に応じた変換係数であり、光学系の絞りF値に応じて変化するものである。
In the equation (7), the conversion coefficient k is a conversion coefficient according to the proportional relationship between the distance between the centers of gravity of the pair of
このようにしてベイヤー配列の3色に対して3つのデフォーカス量が算出されるので、単純平均または重み付け平均などの平均化処理を行なって、選択された焦点検出エリアにおける最終的なデフォーカス量が算出される。 In this way, three defocus amounts are calculated for the three colors of the Bayer array, so averaging processing such as simple averaging or weighted averaging is performed to determine the final defocus amount in the selected focus detection area. Is calculated.
図14はボディ駆動制御装置214の画像処理用のCPUb223の動作フローチャートであり、ステップS200でデジタルスチルカメラ201の電源がオンされると、ステップS210以降の画像処理動作を開始する。ステップS210においてフレーム同期して焦点検出画素の一対の光電変換部の出力データを加算した加算デジタルデータ(撮像画素のデータに相当する)を読み出し、該データに対して表示用の画像処理を行なってから電子ビューファインダーに表示させる。ステップS210において読み出される加算デジタルデータは、上述した第1水平出力回路49から出力された加算デジタル信号である。
FIG. 14 is an operation flowchart of the image
ステップS220では、シャッターボタン(不図示)の操作によりシャッターレリーズがなされたか否かを判別する。シャッターレリーズがなされていないと判定された場合はステップS210へ戻り、上述した動作を繰り返す。一方、シャッターレリーズがなされたと判定された場合はステップS230へ進み、シャッターレリーズに応じた撮影動作を行なう。まずレンズ駆動制御装置206へ絞り調整命令を送信し、交換レンズ202の絞り値を制御F値(撮影者または自動により設定されたF値)にする。絞り制御が終了した時点で、焦点検出画素の一対の光電変換部の出力データを加算した加算デジタルデータ(ベイヤー配列された撮像画素のデータに相当する)を読み出し、該加算デジタルデータに対して周知の画像処理(デモザイク処理、ノイズ処理、階調処理、ホワイトバランス処理など)を施して画像データを生成し、ステップS240で該画像データをメモリカードに格納する。一連の撮影動作が終了したらステップS210へ戻って上述した動作を繰り返す。
In step S220, it is determined whether or not shutter release has been performed by operating a shutter button (not shown). If it is determined that the shutter release has not been made, the process returns to step S210 and the above-described operation is repeated. On the other hand, if it is determined that the shutter release has been performed, the process proceeds to step S230, and a shooting operation according to the shutter release is performed. First, an aperture adjustment command is transmitted to the
以上説明した第1実施形態においては、選択された焦点検出エリアにおいてのみ焦点検出を行なう動作であったが、バッファメモリには画面全体の焦点検出用データが格納されるので、焦点検出用CPUa222の処理能力が高い場合には、画面全体の複数の焦点検出エリアにおいて焦点検出を行い、その結果に応じてレンズの焦点調節を行なうようにしても構わない。
In the above-described first embodiment, the focus detection is performed only in the selected focus detection area. However, since the focus detection data of the entire screen is stored in the buffer memory, the
以上説明した第1実施形態においては、画像用の焦点検出画素の一対の光電変換部のデータを加算したデータを1フレーム毎に全データ読み出すとして説明を行なったが、全データ読み出す代わりに間引き読出し(行/列)や画素加算読出し(行/列)をするための回路構成を本発明の構成にさらに追加し、読出した画像データを表示などに使用しても構わない。 In the above-described first embodiment, the description has been made assuming that the data obtained by adding the data of the pair of photoelectric conversion units of the focus detection pixels for the image is read out for every frame, but the thinning-out reading is performed instead of reading all the data. A circuit configuration for (row / column) or pixel addition reading (row / column) may be added to the configuration of the present invention, and the read image data may be used for display or the like.
以上説明した第1実施形態においては、焦点検出用の全焦点検出画素の一対の光電変換部のデータを1フレーム毎に読み出すとして説明を行なったが、全焦点検出画素の一対の光電変換部のデータを読み出すのは負荷も多く、データ格納用に多量のメモリ容量も必要になるので、必要に応じてフレーム間引き(数フレームに1回読み出す)/行間引き(数行に1行読み出す)/行部分読出し(一部の行だけ読み出す)/列間引き(数列に1列読み出す)/列部分読出し(一部の列だけ読み出す)ようにしても構わない。 In the above-described first embodiment, the description has been made assuming that the data of the pair of photoelectric conversion units of the all-focus detection pixel for focus detection is read out for each frame, but of the pair of photoelectric conversion units of the all-focus detection pixel. Since reading data is a heavy load and requires a large memory capacity for storing data, frame thinning (reading once every several frames) / row thinning (reading one row every few lines) / row Partial reading (reading only some rows) / column thinning (reading one column in several rows) / column partial reading (reading only some columns) may be performed.
図16は行部分読出し((2n+2)行目のみ焦点検出画素の一対の光電変換部のデータを読み出す)を行なう場合の、図12に対応したタイミングチャートであって、図11における(2n+1)行、(2n+2)行、(2n+3)行の動作部分を拡大した図である。 FIG. 16 is a timing chart corresponding to FIG. 12 in the case of performing row partial reading (reading the data of the pair of photoelectric conversion units of the focus detection pixel only in the (2n + 2) th row), and is the (2n + 1) row in FIG. 11. , (2n + 2) rows and (2n + 3) rows are enlarged views.
制御信号R(2n+2)により画素アレイ部40の(2n+2)行が選択された場合の動作は図12と同一である。一方(2n+2)行以外が選択された場合(図16の制御信号R(2n+1)、制御信号R(2n+3)に応じた動作)には、制御信号TM2が発生せず、カラムAD変換装置42のADC(23(1)a、23(1)b〜23(2M)a、23(2M)b)によりデジタル信号に変換された1ライン分の焦点検出画素311の一対の光電変換部13,14のデジタル信号は、カラムAD変換装置42のADC(23(1)a、23(1)b〜23(2M)a、23(2M)b)に接続された第2ラインメモリ44のメモリ(25(1)a、25(1)b〜25(2M)a、25(2M)b)に記憶されない。また走査信号TS2も発生しないので、次の水平同期信号HSが発生するまでの期間に第2水平出力回路45から外部に順次シリアル出力もされない。
The operation when the (2n + 2) row of the
行部分読出しする行や列部分読出しする列は選択された焦点検出エリアの位置に応じて、ボディ駆動制御装置214から撮像素子212に情報を送付して変更可能にすることができる。
The row to be partially read out and the column to be partially read out can be changed by sending information from the body
以上説明した第1実施形態においては、1行分の焦点検出画素の一対の光電変換部の数に対応した数のADCを有するカラムAD変換装置42を設けるとともに、一対のADCのデジタル出力信号をデジタル加算するデジタル加算回路26を1行分の焦点検出画素の数だけ設けたカラムデジタル加算装置46を設ける構成としたので、1フレーム期間中に焦点検出画素の一対の光電変換部の出力信号の個別読出し動作と一対の光電変換部の出力信号を加算した加算信号(撮像画素の出力信号に相当する)の読出し動作を並行して行うことが可能となる。これにより従来の技術(焦点検出画素毎にアナログ加算装置を設ける)の課題(1フレーム期間中に焦点検出画素の一対の光電変換部の出力信号の個別読出し動作と一対の光電変換部の出力信号を加算した加算信号(撮像画素の出力信号に相当する)の読出し動作を並行して行うことができない)を解決することができる。
In the first embodiment described above, the column
また従来の技術の課題を解決する方法として、撮像素子から1フレーム期間中に全焦点検出画素の一対の光電変換部の出力データを個別に読み出して、一旦外部のバッファメモリに格納し、該バッファメモリに格納された一対の光電変換部の出力データに対して加算処理を行なうことも考えられるが、その場合には加算処理時間分だけ処理時間が増大するとともに、外部の処理負荷も増大してしまう。本願の撮像素子の構成および動作によれば、画像データの読出し/画像処理に関しては通常の撮像素子と同様に取り扱うことができる。また部分的に焦点検出画素の一対の光電変換部の出力データを個別に読み出しすることも可能なので、読出し処理の負荷も軽減でき、データ格納用のバッファメモリの容量も節約することができる。 Further, as a method for solving the problems of the conventional technique, output data of a pair of photoelectric conversion units of all focus detection pixels are individually read from an image sensor during one frame period, temporarily stored in an external buffer memory, and then the buffer is stored. It is conceivable to perform addition processing on the output data of the pair of photoelectric conversion units stored in the memory, but in that case, the processing time increases by the addition processing time and the external processing load also increases. I will end up. According to the configuration and the operation of the image sensor of the present application, the readout / image processing of image data can be handled in the same manner as a normal image sensor. In addition, since the output data of the pair of photoelectric conversion units of the focus detection pixels can be individually read out, the load of the reading process can be reduced and the capacity of the buffer memory for data storage can be saved.
また従来の技術の課題を解決する方法として、カラムデジタル加算装置46を設ける代わりに焦点検出画素の一対の光電変換部の出力データを水平走査して順次シリアル出力する際に、第2水平出力回路45の出力端に並列にデータ保持メモリ(データを1データ出力時間だけ遅延保持する)とデジタル加算回路を設け、個別データ出力に同期して焦点検出画素の一対の光電変換部の出力データを加算して加算データを生成して出力することも考えられるが、加算処理時間(1つの焦点検出画素に対する加算時間×全焦点検出画素数)の分だけデータ転送レートが遅くなり、高速なデータ読出しができなくなる。本願の撮像素子212にはカラムデジタル加算装置46が設けられ、加算処理は列毎に独立して同時に行なわれるので、通常の撮像画素のみからなる撮像素子とほとんど同じデータ転送レートで高速読出しが可能になる。
Further, as a method for solving the problems of the conventional technology, a second horizontal output circuit is used when the output data of the pair of photoelectric conversion units of the focus detection pixels are horizontally scanned and serially output instead of providing the column
<第2実施形態>
第1実施形態においては、焦点検出画素311の一対の光電変換部13,14は水平方向(行方向)に並置されていたが、焦点検出画素の一対の光電変換部の並置される方向を水平方向(行方向)以外とすることで、像ズレ検出を水平方向以外の方向で行なうことが出来る。図17は図6に示す焦点検出画素311を90度回転した構成の焦点検出画素312を示す図であって、焦点検出画素312は、矩形のマイクロレンズ10、水平方向に延在する素子分離領域18により2分割された一対の光電変換部16,17から構成される。一対の光電変換部16,17を統合すると、通常の撮像画素の光電変換部と同等のサイズとなる。
<Second Embodiment>
In the first embodiment, the pair of
図18は図3の画素レイアウト図に対応した図(フィルタ配列は図4に対応している)であって、焦点検出画素311と焦点検出画素312が配置された撮像素子212の詳細な構成を示す正面図であり、撮像素子212上の焦点検出エリア101の近傍を拡大して示したものである。焦点検出画素311と焦点検出画素312が1行おきに交互に配列される。
FIG. 18 is a diagram corresponding to the pixel layout diagram of FIG. 3 (the filter array corresponds to FIG. 4) and shows a detailed configuration of the
図19は、図18に示す画素レイアウトを持つ撮像素子212の構成を示すブロック図であって、図10の構成と同一な部分は説明を省略し、特徴的な部分のみについて説明する。画素アレイ部40における図10との相違点は、偶数行目において、垂直方向に分離した一対の光電変換部16,17を備える焦点検出画素312が配置されている点である。
FIG. 19 is a block diagram showing the configuration of the
偶数行に配置された各焦点検出画素312の一対の光電変換部16,17は同一の行制御線21により行走査回路41と接続されており、制御信号R(L)(Lは偶数)に応じて同時に電荷蓄積制御、信号読出し制御が行なわれる。また偶数行に配置された各焦点検出画素312の一対の光電変換部16,17の一方の光電変換部16は列毎に設けられた2本の列信号線の一方の列信号線22(m)aに接続され、光電変換部16の出力信号(アナログ信号)は列信号線22(m)aに出力される。また各焦点検出画素312の一対の光電変換部16,17の他方の光電変換部17は列毎に設けられた2本の列信号線の他方の列信号線22(m)bに接続され、光電変換部17の出力信号(アナログ信号)は列信号線22(m)bに出力される。例えば行走査回路41から与えられる制御信号R(L)により画素アレイ部40のL行目の焦点検出画素312が選択された場合には、L行目の焦点検出画素312の一対の光電変換部16,17の出力信号が列信号線(22(1)a、22(1)b〜22(2M)a、22(2M)b)に出力されることになる。
The pair of
以上のような構成の撮像素子212を用いた場合には奇数行目に配列された同一色の焦点検出画素311の一対の光電変換部13,14のデータを水平方向に光電変換部毎にグループ化した一対のデータを用いて水平方向にコントラスト変化のある被写体像に対して位相差検出が可能になるとともに、偶数行目に配置された同一色の焦点検出画素312の一対の光電変換部16,17のデータを光電変換部毎に垂直方向にグループ化した一対のデータを用いて垂直方向にコントラスト変化のある被写体像に対して位相差検出が可能になる。
When the
図20は、図18の変形例であって、焦点検出画素311と焦点検出画素312が1列おきに交互に配列される。このような構成の撮像素子212を用いた場合には奇数列目に配列された同一色の焦点検出画素311の一対の光電変換部13,14のデータを水平方向に光電変換部毎にグループ化した一対のデータを用いて水平方向にコントラスト変化のある被写体像に対して位相差検出が可能になるとともに、偶数列目に配置された同一色の焦点検出画素312の一対の光電変換部16,17のデータを光電変換部毎に垂直方向にグループ化した一対のデータを用いて垂直方向にコントラスト変化のある被写体像に対して位相差検出が可能になる。
20 is a modification of FIG. 18, in which focus
図21は、図18の変形例であって、焦点検出画素311と焦点検出画素312が交互に千鳥配置される。即ち(奇数行かつ奇数列)または(偶数行かつ偶数列)の位置には焦点検出画素311が配置され、(奇数行かつ偶数列)または(偶数行かつ奇数列)の位置には焦点検出画素312が配置される。ベイヤー配列の色フィルタの観点では、焦点検出画素311は緑色フィルタが備えられ、焦点検出画素312は赤色フィルタ又青色フィルタが備えられることになる。
FIG. 21 is a modification of FIG. 18, in which focus
このような構成の撮像素子212を用いた場合には奇数行目の奇数列目または偶数行目の偶数列目に配列された緑色フィルタを備えた焦点検出画素311の一対の光電変換部13,14のデータを水平方向に光電変換部毎にグループ化した一対のデータを用いて水平方向にコントラスト変化のある被写体像に対して位相差検出が可能になるとともに、奇数行目の偶数列目に配列された青色フィルタを備えた焦点検出画素312または偶数行目の奇数列目に配列された赤色フィルタを備えた焦点検出画素312の一対の光電変換部16,17のデータを光電変換部毎に垂直方向にグループ化した一対のデータを用いて垂直方向にコントラスト変化のある被写体像に対して位相差検出が可能になる。
When the
<第3実施形態>
第1実施形態においては、全画素が焦点検出画素により構成されていたが、光電変換部が分割されていない通常の撮像画素と光電変換部が分割されている焦点検出画素とを混在させることにより、撮像素子全体における焦点検出画素の数を減らし撮像素子の構成を簡素化するとともに、撮像素子から外部出力される焦点検出用データ数を減少させることにより焦点検出用データのデータ転送レートを画像処理用データのデータ転送レート並にすることが可能になる。
<Third Embodiment>
In the first embodiment, all the pixels are configured by the focus detection pixels, but by mixing the normal image pickup pixel in which the photoelectric conversion unit is not divided and the focus detection pixel in which the photoelectric conversion unit is divided, , The number of focus detection pixels in the entire image sensor is reduced to simplify the structure of the image sensor, and the number of focus detection data externally output from the image sensor is reduced to perform image processing on the data transfer rate of the focus detection data. It becomes possible to make the data transfer rate of the data for use almost the same.
撮像画素310は、図22に示すように矩形のマイクロレンズ10、後述の遮光マスクで受光領域を制限された光電変換部11を有している。
As shown in FIG. 22, the
図23は図22に示した撮像画素310の断面図である。撮像画素310では撮像用の光電変換部11の上に近接して遮光マスク30が形成され、光電変換部11は、遮光マスク30の開口部30aを通過した光を受光する。遮光マスク30の上には平坦化層31が形成され、その上に色フィルタ38が形成される。色フィルタ38の上には平坦化層32が形成され、その上にマイクロレンズ10が形成される。マイクロレンズ10により開口部30aの形状が前方に投影される。光電変換部11は半導体回路基板29上に形成される。
FIG. 23 is a sectional view of the
図24は、図22に示す撮像画素310が受光する撮影光束の様子を図8と比較して説明するための図であって、図8と重複する部分の説明は省略する。
FIG. 24 is a diagram for explaining the state of the imaging light flux received by the
撮像画素310はマイクロレンズ10とその背後に配置された光電変換部11等から構成され、光電変換部11に近接して配置された開口部30a(図23参照)の形状がマイクロレンズ10から測距瞳距離dだけ離間した射出瞳90上に投影され、その投影形状は測距瞳93、94に略外接する領域95を形成する。
The
光電変換部11は、領域95を通過してマイクロレンズ10へ向かう撮影光束71によってマイクロレンズ11上に形成される像の強度に対応した信号を出力する。
The
図25は図3の画素レイアウト図に対応した図(フィルタ配列は図4に対応している)であって、撮像画素310と焦点検出画素311が交互に千鳥配置される。即ち(奇数行かつ奇数列)または(偶数行かつ偶数列)の位置には焦点検出画素311が配置され、(奇数行かつ偶数列)または(奇数行かつ偶数列)の位置には撮像画素310が配置される。ベイヤー配列の色フィルタの観点では、焦点検出画素311は緑色フィルタが備えられ、撮像画素310は赤色フィルタ又青色フィルタが備えられることになる。焦点検出性能の面では、緑色フィルタの分光感度特性が、図5に示すように、赤色フィルタの分光感度特性と青色フィルタの分光感度特性との中間に位置するため、焦点検出画素311に緑色フィルタが設けられるのが好ましい。また、図6および図22に示すように、焦点検出画素311の一対の光電変換部13および14の表面積の和が、素子分離領域15が存在するため、撮像画素310の光電変換部11の表面積よりも小さい。したがって、撮像性能の面では、焦点検出画素311の一対の光電変換部13および14が出力する光電変換信号値の和が撮像画素310の光電変換部11の光電変換信号値よりも小さくなるため、焦点検出画素311には、赤色フィルタおよび青色フィルタよりも多く配置される緑色フィルタが設けられるのが好ましい。
FIG. 25 is a diagram corresponding to the pixel layout diagram of FIG. 3 (the filter array corresponds to FIG. 4), and the
図26は、図25に示す画素レイアウトを持つ撮像素子212の構成を示すブロック図であって、図10の構成と同一な部分は説明を省略し、特徴的な部分のみについて説明する。図10との主要な相違点は、カラムAD変換装置42と第2ラインメモリ44、カラムデジタル加算装置46の中間に第2カラムスイッチ装置43を設けることにより、第2ラインメモリ44を構成するメモリの数およびカラムデジタル加算装置46を構成するデジタル加算回路の数を減少させている点である。
FIG. 26 is a block diagram showing the configuration of the
撮像素子212は、一対の光電変換部13,14を含む焦点検出画素311が行列状(マトリックス状)に多数2次元配置されてなる画素アレイ部40に加えて、行走査回路41、カラムAD変換装置42、第2カラムスイッチ装置43、第2ラインメモリ44、第2列走査回路51、第2水平出力回路45、カラムデジタル加算装置46、第1カラムスイッチ装置47、第1ラインメモリ48、第1列走査回路52、第1水平出力回路49およびタイミング制御回路50を有する構成となっている。
The
このシステム構成において、タイミング制御回路50は、外部から入力されるマスタークロックおよび撮像素子制御部220から入力される制御信号に基づいて、行走査回路41、カラムAD変換装置42、第1カラムスイッチ装置47、第2カラムスイッチ装置43、カラムデジタル加算装置46、第1ラインメモリ48、第1ラインメモリ44、第1列走査回路52、第2列走査回路51などの動作の基準となるクロック信号や制御信号などを生成し、行走査回路41、カラムAD変換装置42、第1カラムスイッチ装置47、第2カラムスイッチ装置43、カラムデジタル加算装置46、第1ラインメモリ48、第1ラインメモリ44、第1列走査回路52、第2列走査回路51などに対して与える。
In this system configuration, the
画素アレイ部40には、撮像画素310と焦点検出画素311が2N行2M列分だけ2次元配置される。図26において左上の焦点検出画素311が1行目、1列目の画素であり、この画素にはベイヤー配列の緑色のフィルタが配置されることになる。この2N行2M列の画素配置に対して行毎に行制御線21(21(1)〜21(2N))が配線され、列毎に2本の列信号線(22(1)a、22(1)b〜22(2M)a、22(2M)b)が配線される。行制御線の数は全部で2N本となり、列信号線の数は全部で4M本となる。行制御線21(21(1)〜21(2N))の各一端は、行走査回路41の各行に対応した各出力端に接続され、各行制御線21には制御信号R(1)〜R(2N)が出力される。
In the
同一行に配置された撮像画素310の光電変換部および焦点検出画素311の一対の光電変換部13,14は同一の行制御線21により行走査回路41と接続されており、制御信号R(L)に応じて同時に電荷蓄積制御、信号読出し制御が行なわれる。撮像画素310の光電変換部11は列毎に設けられた2本の列信号線の一方の列信号線22(m)aに接続され、光電変換部11の出力信号(アナログ信号)は列信号線22(m)aに出力される。また焦点検出画素311の一対の光電変換部13,14の一方の光電変換部13は列毎に設けられた2本の列信号線の一方の列信号線22(m)bに接続され、光電変換部13の出力信号(アナログ信号)は列信号線22(m)bに出力される。また焦点検出画素311の一対の光電変換部13,14の他方の光電変換部14は列毎に設けられた2本の列信号線の他方の列信号線22(m)aに接続され、光電変換部14の出力信号(アナログ信号)は列信号線22(m)aに出力される。例えば行走査回路41から与えられる制御信号R(L)により画素アレイ部40のL行目が選択された場合には、L行目の撮像画素310の光電変換部11の出力信号が列信号線(22(1)a〜22(2M)a)に出力されL行目の焦点検出画素311の一対の光電変換部13,14の出力信号が列信号線(22(1)a、22(1)b〜22(2M)a、22(2M)b)に出力されることになる。この時Lが奇数の場合には、この行の偶数列には撮像画素310が配置されているため、偶数列に対応する列信号線22(2m)b上の信号は無効信号となる。またLが偶数の場合には、この行の奇数列には撮像画素310が配置されているため、奇数列に対応する列信号線22(2m+1)b上の信号は無効信号となる。
The photoelectric conversion units of the
カラムAD変換装置42は、画素アレイ部40の画素列に対応して設けられた列信号線22(1)a、22(1)b〜22(2M)a、22(2M)b毎に設けられた4M個のADC(アナログ−デジタル変換回路)23(1)a、23(1)b〜23(2M)a、23(2M)bを有し、画素アレイ部40の各画素から列毎に出力されるアナログ信号を、タイミング制御回路50から与えられる制御信号TA1に応じて、Hビットのデジタル信号(S(1)a、S(1)b〜S(2M)a、S(2M)b)に変換して出力する。
The
第2カラムスイッチ装置43は、隣接した2列の画素列毎に設けられたM個のスイッチ24(1、2)〜24(2M−1、2M)を有し、ADC(23(1)a、23(1)b〜23(2M)a、23(2M)b)毎に出力されるデジタル信号を、タイミング制御回路50から与えられる制御信号TW2に応じて選択して出力する。
The second
図27(a)、(b)は隣接した2列の画素列((2m+1)列と(2m+2)列)に設けられたスイッチ24(2m+1、2m+2)の選択動作を説明する図であって、スイッチ24(2m+1、2m+2)には2列の画素列((2m+1)列と(2m+2)列)に対応した4個のADC(23(2m+1)a、23(2m+1)b、23(2m+2)a、23(2m+2)b)から4つのデジタル信号S(2m+1)a、S(2m+1)b、S(2m+2)a、S(2m+2)bが入力される。スイッチ24(2m+1、2m+2)には2の倍数列、例えば4列の画素列((2m+1)列、(2m+2)列、(2m+3)列、(2m+4)列)に対応した4の倍数個、例えば8個のADC(23(2m+1)a、23(2m+1)b、23(2m+2)a、23(2m+2)b、23(2m+3)a、23(2m+3)b、23(2m+4)a、23(2m+4)b)から、4の倍数個、例えば8つのデジタル信号S(2m+1)a、S(2m+1)b、S(2m+2)a、S(2m+2)b、S(2m+3)a、S(2m+3)b、S(2m+4)a、S(2m+4)bが入力されることとしてもよい。その場合、例えば(2m+1)列に焦点検出画素311が配置され、かつ(2m+2)列、(2m+3)列、(2m+4)列にはいずれも撮像素子310が配置される。
FIGS. 27A and 27B are views for explaining the selection operation of the switches 24 (2m + 1, 2m + 2) provided in two adjacent pixel rows ((2m + 1) row and (2m + 2) row). The switch 24 (2m + 1, 2m + 2) has four ADCs (23 (2m + 1) a, 23 (2m + 1) b, 23 (2m + 2) a) corresponding to two pixel columns ((2m + 1) column and (2m + 2) column). , 23 (2m + 2) b), four digital signals S (2m + 1) a, S (2m + 1) b, S (2m + 2) a, S (2m + 2) b are input. The switch 24 (2m + 1, 2m + 2) has a multiple of 2, for example, a multiple of 4 corresponding to a pixel column of 4 columns ((2m + 1) column, (2m + 2) column, (2m + 3) column, (2m + 4) column), for example, Eight ADCs (23 (2m + 1) a, 23 (2m + 1) b, 23 (2m + 2) a, 23 (2m + 2) b, 23 (2m + 3) a, 23 (2m + 3) b, 23 (2m + 4) a, 23 (2m + 4) ) B) to a multiple of 4, for example, eight digital signals S (2m + 1) a, S (2m + 1) b, S (2m + 2) a, S (2m + 2) b, S (2m + 3) a, S (2m + 3) b. , S (2m + 4) a, S (2m + 4) b may be input. In that case, for example, the
図27(a)は行走査回路41により画素アレイ部40の奇数行目が選択された場合のスイッチ24(2m+1、2m+2)の選択動作であり、スイッチ24(2m+1、2m+2)には奇数行目の偶数列目に配置された撮像画素310と奇数行目の奇数列目に焦点検出画素311に対応する4つのデジタル信号S(2m+1)a、S(2m+1)b、S(2m+2)a、S(2m+2)bが入力される。このうち信号S(2m+2)bは無効信号となる。
FIG. 27A shows a selection operation of the switch 24 (2m + 1, 2m + 2) when the
スイッチ24(2m+1、2m+2)は第2カラムスイッチ装置43に入力される制御信号TW2(奇数行か偶数行かの識別情報)に応じて、デジタル加算用の一対の信号(Q(2m+1、2m+2)a、Q(2m+1、2m+2)b)として、焦点検出画素311の一対の光電変換部に対応したデジタル信号S(2m+1)a、S(2m+1)bを選択して出力する。
The switch 24 (2m + 1, 2m + 2) has a pair of signals (Q (2m + 1, 2m + 2) a for digital addition, according to a control signal TW2 (identification information of odd-numbered row or even-numbered row) input to the second
図27(b)は行走査回路41により画素アレイ部40の偶数行目が選択された場合のスイッチ24(2m+1、2m+2)の選択動作であり、スイッチ24(2m+1、2m+2)には偶数行目の奇数列目に配置された撮像画素310と偶数行目の偶数列目に焦点検出画素311に対応する4つのデジタル信号S(2m+1)a、S(2m+1)b、S(2m+2)a、S(2m+2)bが入力される。このうち信号S(2m+1)bは無効信号となる。
FIG. 27B shows a selection operation of the switch 24 (2m + 1, 2m + 2) when the
スイッチ24(2m+1、2m+2)は第2カラムスイッチ装置43に入力される制御信号TW2(奇数行か偶数行かの識別情報)に応じて、焦点検出画素311の一対の光電変換部13,14に対応する一対の信号(Q(2m+1、2m+2)a、Q(2m+1、2m+2)b)として、焦点検出画素311の一対の光電変換部に対応したデジタル信号S(2m+2)a、S(2m+2)bを選択して出力する。
The switch 24 (2m + 1, 2m + 2) corresponds to the pair of
第2ラインメモリ44は、第2カラムスイッチ装置43のM個のスイッチ24(1、2)〜24(2M−1、2M)毎に一対設けられた合計2M個のメモリ(25(1、2)a、25(1、2)b〜25(2M−1、2M)a、25(2M−1、2M)b)を有し、M個のスイッチ24(1、2)〜24(2M−1、2M)毎に出力される焦点検出画素311の一対の光電変換部13,14に対応する一対のデジタル信号(Q(1、2)a、Q(1、2)b〜Q(2M−1、2M)a、Q(2M−1、2M)b)を、タイミング制御回路50から与えられる制御信号TM2に応じて、Hビットのデジタル信号として記憶する。ここで第2ラインメモリ44の各メモリ(25(1、2)a、25(1、2)b〜25(22M−1、2M)a、25(22M−1、2M)b)には1行分のM個の焦点検出画素について一対の光電変換部13,14の出力信号がデジタル信号として記憶されることになる。
The
カラムデジタル加算装置46は、第2カラムスイッチ装置43のM個のスイッチ24(1、2)〜24(2M−1、2M)毎に設けられた合計M個のデジタル加算回路(26(1、2)〜26(2M−1、2M))を有し、M個のスイッチ24(1、2)〜24(2M−1、2M)毎に出力される焦点検出画素311の一対の光電変換部13,14に対応する一対のデジタル信号(Q(1、2)a、Q(1、2)b〜Q(2M−1、2M)a、Q(2M−1、2M)b)を、タイミング制御回路50から与えられる制御信号TD1に応じて加算し、Hビットの加算デジタル信号(P(1、2)〜P(2M−1、2M))として出力する。
The column
第1カラムスイッチ装置47は、隣接した2列の画素列毎に設けられたM個のスイッチ27(1、2)〜27(2M−1、2M)を有し、2M個のADC(23(1)a〜23(2M)a)毎に出力されるデジタル信号(S(1)a、S(2)a〜S(2M−1)a、S(2M)a)と、M個のデジタル加算回路(26(1、2)〜26(2M−1、2M))毎に出力される加算デジタル信号(P(1、2)〜P(2M−1、2M))を、タイミング制御回路50から与えられる制御信号TW1(奇数行か偶数行かの識別情報)に応じて選択して出力する。
The first
図28(a)、(b)は隣接した2列の画素列((2m+1)列と(2m+2)列)に設けられたスイッチ27(2m+1、2m+2)の選択動作を説明する図であって、スイッチ27(2m+1、2m+2)には2列の画素列((2m+1)列と(2m+2)列)に対応した2個のADC(23(2m+1)a、23(2m+2)a)から2つのデジタル信号S(2m+1)a、S(2m+2)aが入力されるとともに、デジタル加算回路26(2m+1、2m+2)から1つの加算デジタル信号P(2m+1、2m+2)が入力される。 28A and 28B are views for explaining the selection operation of the switch 27 (2m + 1, 2m + 2) provided in the adjacent two pixel columns ((2m + 1) column and (2m + 2) column). The switch 27 (2m + 1, 2m + 2) outputs two digital signals from two ADCs (23 (2m + 1) a, 23 (2m + 2) a) corresponding to two pixel columns ((2m + 1) column and (2m + 2) column). S (2m + 1) a and S (2m + 2) a are input, and one addition digital signal P (2m + 1, 2m + 2) is input from the digital addition circuit 26 (2m + 1, 2m + 2).
図28(a)は行走査回路41により画素アレイ部40の奇数行目が選択された場合のスイッチ27(2m+1、2m+2)の選択動作であり、スイッチ27(2m+1、2m+2)には奇数行目の偶数列目に配置された撮像画素310の光電変換部11に対応する1つのデジタル信号S(2m+2)aと奇数行目の奇数列目に配置された焦点検出画素311の光電変換部14に対応する1つのデジタル信号S(2m+1)aと、デジタル加算回路26(2m+1、2m+2)から奇数行目の奇数列目に配置された焦点検出画素311の一対の光電変換部13,14に対応する一対の信号S(2m+1)a、(2m+1)bを加算した加算デジタル信号P(2m+1、2m+2)(撮像画素の信号に相当する)が入力される。このうち、ADC23(2m+1)aから入力された信号S(2m+1)aは撮像画素の信号に相当していない。
FIG. 28A shows a selection operation of the switch 27 (2m + 1, 2m + 2) when the
スイッチ27(2m+1、2m+2)は第1カラムスイッチ装置47に入力される制御信号TW1(奇数行か偶数行かの識別情報)に応じて、奇数列目に配置される仮想的な撮像画素の信号に相当する信号U(2m+1)として、焦点検出画素311の一対の光電変換部に対応したデジタル信号を加算したデジタル加算信号P(2m+1、2m+2)を選択して出力するとともに、偶数列目に配置される撮像画素の信号U(2m+1)として、撮像画素310に対応するデジタル信号S(2m+2)aを選択して出力する。
The switch 27 (2m + 1, 2m + 2) corresponds to a signal of a virtual imaging pixel arranged in an odd column according to a control signal TW1 (identification information of an odd row or an even row) input to the first
図28(b)は行走査回路41により画素アレイ部40の偶数行目が選択された場合のスイッチ27(2m+1、2m+2)の選択動作であり、スイッチ27(2m+1、2m+2)には偶数行目の奇数列目に配置された撮像画素310の光電変換部11に対応する1つのデジタル信号S(2m+1)aと偶数行目の偶数列目に配置された焦点検出画素311の光電変換部14に対応する1つのデジタル信号S(2m+2)aと、デジタル加算回路26(2m+1、2m+2)から偶数行目の偶数列目に配置された焦点検出画素311の一対の光電変換部13,14に対応する一対の信号S(2m+2)a、(2m+2)bを加算した加算デジタル信号P(2m+1、2m+2)(撮像画素の信号に相当する)が入力される。このうち信号S(2m+2)aは撮像画素の信号に相当していない。
FIG. 28B shows a selection operation of the switch 27 (2m + 1, 2m + 2) when the
スイッチ27(2m+1、2m+2)は第1カラムスイッチ装置47に入力される制御信号TW1(奇数行か偶数行かの識別情報)に応じて、偶数列目に配置される仮想的な撮像画素の信号に相当する信号U(2m+2)として、焦点検出画素311の一対の光電変換部に対応したデジタル信号を加算したデジタル加算信号P(2m+1、2m+2)を選択して出力するとともに、奇数列目に配置される撮像画素の信号U(2m+1)として、撮像画素310に対応するデジタル信号S(2m+1)aを選択して出力する。
The switch 27 (2m + 1, 2m + 2) corresponds to a signal of a virtual imaging pixel arranged in an even column according to a control signal TW1 (identification information of an odd row or an even row) input to the first
第1ラインメモリ48は、カラムスイッチ装置47を構成するM個のスイッチ(27(1、2)〜27(2M−1、2M))毎に一対設けられた2M個のメモリ(28(1)〜28(2M))を有し、スイッチ(27(1、2)〜27(2M−1、2M))毎に一対出力されるデジタル信号を、タイミング制御回路50から与えられる制御信号TM1に応じて、Hビットのデジタル信号として記憶する。ここで第1ラインメモリ48の各メモリ(28(1)〜28(2M))には1行分の焦点検出画素について一対の光電変換部13,14の出力信号を加算した加算信号(撮像画素の出力信号に相当する)と撮像画素の光電変換部の出力信号が、焦点検出画素を撮像画素の配置順に応じてデジタル信号として記憶されることになる。
The
第2列走査回路51は、シフトレジスタなどによって構成され、タイミング制御回路50の制御のもとに第2ラインメモリ44におけるメモリ(25(1)a、25(1)b〜25(2M)a、25(2M)b)の列アドレスや列走査の制御を行う。第2ラインメモリ44は第2列走査回路51から与えられる走査信号TS2に応じて動作し、メモリ(25(1、2)a、25(1、2)b〜25(2M−1、2M)a、25(2M−1、2M)b)の各々で記憶されたHビットのデジタル信号は順に第2水平出力回路45に読み出され、当該第2水平出力回路45を経由して焦点検出用の一対の光電変換部13,14の出力信号(デジタル信号)として外部にシリアル出力(データ数は2M個)される。
The second
第1列走査回路52は、シフトレジスタなどによって構成され、タイミング制御回路50の制御のもとに第1ラインメモリ48におけるメモリ(28(1)〜28(2M))の列アドレスや列走査の制御を行う。第1ラインメモリ48は第1列走査回路52から与えられる走査信号TS1に応じて動作し、メモリ(28(1)〜28(2M))の各々で記憶されたHビットのデジタル信号および加算デジタル信号は順に第1水平出力回路49に読み出され、当該第1水平出力回路49を経由して撮像画素配列の出力信号と同等な出力信号(デジタル信号)として外部にシリアル出力される。
The first
次に、図26に示した撮像素子の構成において、1フレーム期間中に焦点検出画素の一対の光電変換部の出力信号(焦点検出用の信号)の個別読出し動作と撮像画素の出力信号に相当する出力信号(画像処理用の信号)の読出し動作を並行して行う場合について、図29のタイミングチャートを用いて説明する。 Next, in the configuration of the image sensor shown in FIG. 26, it corresponds to the individual read operation of the output signals (the signals for focus detection) of the pair of photoelectric conversion units of the focus detection pixel and the output signal of the image pixel in one frame period. A case where the reading operation of the output signal (signal for image processing) is performed in parallel will be described with reference to the timing chart of FIG.
図26に示した撮像素子の構成において、行走査回路41による行走査選択動作の概要は図11に示す動作と同一である。
In the configuration of the image sensor shown in FIG. 26, the outline of the row scanning selection operation by the
図29は、図11における(2n+1)行、(2n+2)行、(2n+3)行の動作部分を拡大した図である。制御信号R(2n+1)により画素アレイ部40の(2n+1)行が選択されると、(2n+1)行の1ライン分の焦点検出画素311と撮像画素310のアナログ信号が列信号線(22(1)a、22(1)b〜22(2M)a、22(2M)b)に出力される。列信号線(22(1)a、22(1)b〜22(2M)a、22(2M)b)に出力された(2n+1)行の1ライン分の奇数列に配置された焦点検出画素311の一対の光電変換部13,14のアナログ信号と偶数列に配置された撮像信号310の光電変換部11のアナログ信号は制御信号TA1に応じて、列信号線22(1)a、22(1)b〜22(2M)a、22(2M)に接続されたカラムAD変換装置42のADC(23(1)a、23(1)b〜23(2M)a、23(2M)b)によりデジタル信号に変換される。
FIG. 29 is an enlarged view of the operation parts of the (2n + 1) th row, the (2n + 2) th row, and the (2n + 3) th row in FIG. When the (2n + 1) th row of the
カラムAD変換装置42から第2カラムスイッチ装置43に入力される(2n+1)行の1ライン分の奇数列に配置された焦点検出画素311の一対の光電変換部13,14のデジタル信号と偶数列に配置された撮像信号310の光電変換部11のデジタル信号は、制御信号TW2に応じて、第2カラムスイッチ装置43(24(1、2)〜24(2M−1、2M))により奇数列に配置された焦点検出画素311の一対の光電変換部13,14のデジタル信号が選択されて出力される。
The digital signals of the pair of
第2カラムスイッチ装置43(24(1、2)〜24(2M−1、2M))から出力される奇数列に配置された焦点検出画素311の一対の光電変換部13,14のデジタル信号は、制御信号TM2に応じて、第2ラインメモリ44の2M個のメモリ(25(1、2)a、25(1、2)b〜25(2M−1、2M)a、25(2M−1、2M)b)に記憶される。
The digital signals of the pair of
それと同時に奇数列に配置された焦点検出画素311の一対の光電変換部13,14のデジタル信号は、制御信号TD1に応じて、カラムデジタル加算装置46のM個のデジタル加算回路(26(1、2)〜26(2M−1、2M))により加算されて出力される。
At the same time, the digital signals of the pair of
第1カラムスイッチ装置47に入力される奇数列に配置された焦点検出画素311の一対の光電変換部の一方の光電変換部14に対応するデジタル信号と偶数列に配置された撮像信号310の光電変換部11のデジタル信号と奇数列に配置された焦点検出画素311の一対の光電変換部13、14に対応するデジタル信号を加算した加算デジタル信号は、制御信号TW1に応じて、第1カラムスイッチ装置47(27(1、2)〜27(2M−1、2M))により奇数列に配置された焦点検出画素311の一対の光電変換部13,14の加算デジタル信号と偶数列に配置された撮像信号310の光電変換部11のデジタル信号とが選択され、奇数列の撮像画素の出力信号として奇数列に配置された焦点検出画素311の一対の光電変換部13,14の加算デジタル信号が出力され、偶数列の撮像画素の出力信号として偶数列に配置された撮像信号310の光電変換部11のデジタル信号が出力される。
The photoelectric signals of the digital signals corresponding to one of the
第1カラムスイッチ装置47により選択出力された奇数列に配置された焦点検出画素311の一対の光電変換部13,14の加算デジタル信号と偶数列に配置された撮像信号310の光電変換部11のデジタル信号とは、制御信号TM1に応じて、第1ラインメモリ48のメモリ((28(1)〜28(2M))に記憶される。
The added digital signals of the pair of
第2ラインメモリ44の2M個のメモリ(25(1、2)a、25(1、2)b〜25(2M−1、2M)a、25(2M−1、2M)b)に記憶された(2n+1)行の奇数列に配置されたM個の焦点検出画素311の一対の光電変換部13,14のデジタル信号は、走査信号TS2に応じて、次の水平同期信号HSが発生するまでの期間に第2水平出力回路45から外部に順次シリアル出力される。
It is stored in the 2M memories (25 (1,2) a, 25 (1,2) b to 25 (2M-1,2M) a, 25 (2M-1,2M) b) of the
同じく第1ラインメモリ48のメモリ((28(1)〜28(2M))に記憶された(2n+1)行の撮像画素の出力信号に相当する2M個のデジタル信号(奇数列に配置された焦点検出画素311の一対の光電変換部13,14の加算デジタル信号と偶数列に配置された撮像信号310の光電変換部11のデジタル信号)は、走査信号TS1に応じて、次の水平同期信号HSが発生するまでの期間に第1水平出力回路49から外部に順次シリアル出力される。
Similarly, 2M digital signals corresponding to the output signals of the imaging pixels of (2n + 1) rows stored in the memories ((28 (1) to 28 (2M)) of the first line memory 48 (focuses arranged in odd columns The added digital signal of the pair of
次の水平同期信号HSに同期して制御信号R(2n+2)が発せられ、画素アレイ部40の(2n+2)行が選択されると、(2n+2)行の1ライン分の焦点検出画素311と撮像画素310のアナログ信号が列信号線(22(1)a、22(1)b〜22(2M)a、22(2M)b)に出力される。列信号線(22(1)a、22(1)b〜22(2M)a、22(2M)b)に出力された(2n+2)行の1ライン分の偶数列に配置された焦点検出画素311の一対の光電変換部13,14のアナログ信号と奇数列に配置された撮像信号310の光電変換部11のアナログ信号は制御信号TA1に応じて、列信号線22(1)a、22(1)b〜22(2M)a、22(2M)に接続されたカラムAD変換装置42のADC(23(1)a、23(1)b〜23(2M)a、23(2M)b)によりデジタル信号に変換される。
When the control signal R (2n + 2) is issued in synchronization with the next horizontal synchronization signal HS and the (2n + 2) row of the
カラムAD変換装置42から第2カラムスイッチ装置43に入力される(2n+2)行の1ライン分の偶数列に配置された焦点検出画素311の一対の光電変換部13,14のデジタル信号と奇数列に配置された撮像信号310の光電変換部11のデジタル信号は、制御信号TW2に応じて、第2カラムスイッチ装置43(24(1、2)〜24(2M−1、2M))により偶数列に配置された焦点検出画素311の一対の光電変換部13,14のデジタル信号が選択されて出力される。
Digital signals of the pair of
第2カラムスイッチ装置43(24(1、2)〜24(2M−1、2M))から出力される偶数列に配置された焦点検出画素311の一対の光電変換部13,14のデジタル信号は、制御信号TM2に応じて、第2ラインメモリ44の2M個のメモリ(25(1、2)a、25(1、2)b〜25(2M−1、2M)a、25(2M−1、2M)b)に記憶される。
The digital signals of the pair of
それと同時に偶数列に配置された焦点検出画素311の一対の光電変換部13,14のデジタル信号は、制御信号TD1に応じて、カラムデジタル加算装置46のM個のデジタル加算回路(26(1、2)〜26(2M−1、2M))により加算されて出力される。
At the same time, the digital signals of the pair of
第1カラムスイッチ装置47に入力される偶数列に配置された焦点検出画素311の一対の光電変換部の一方の光電変換部14に対応するデジタル信号と奇数列に配置された撮像信号310の光電変換部11のデジタル信号と偶数列に配置された焦点検出画素311の一対の光電変換部13、14に対応するデジタル信号を加算した加算デジタル信号は、制御信号TW1に応じて、第1カラムスイッチ装置47(27(1、2)〜27(2M−1、2M))により偶数列に配置された焦点検出画素311の一対の光電変換部13,14の加算デジタル信号と奇数列に配置された撮像信号310の光電変換部11のデジタル信号とが選択され、偶数列の撮像画素の出力信号として偶数列に配置された焦点検出画素311の一対の光電変換部13,14の加算デジタル信号が出力され、奇数列の撮像画素の出力信号として奇数列に配置された撮像信号310の光電変換部11のデジタル信号が出力される。
The photoelectric signals of the digital signals corresponding to one of the
第1カラムスイッチ装置47により選択出力された偶数列に配置された焦点検出画素311の一対の光電変換部13,14の加算デジタル信号と奇数列に配置された撮像信号310の光電変換部11のデジタル信号とは、制御信号TM1に応じて、第1ラインメモリ48のメモリ((28(1)〜28(2M))に記憶される。
The added digital signals of the pair of
第2ラインメモリ44の2M個のメモリ(25(1、2)a、25(1、2)b〜25(2M−1、2M)a、25(2M−1、2M)b)に記憶された(2n+2)行の偶数列に配置されたM個の焦点検出画素311の一対の光電変換部13,14のデジタル信号は、走査信号TS2に応じて、次の水平同期信号HSが発生するまでの期間に第2水平出力回路45から外部に順次シリアル出力される。第2水平出力回路45から出力されたデジタル信号に基づき、ボディ駆動制御装置214の焦点検出用のCPUa222が、図13に示すように、交換レンズ202(光学系)の焦点状態を検出し、その焦点状態を調節する。
It is stored in the 2M memories (25 (1,2) a, 25 (1,2) b to 25 (2M-1,2M) a, 25 (2M-1,2M) b) of the
同じく第1ラインメモリ48のメモリ((28(1)〜28(2M))に記憶された(2n+2)行の撮像画素の出力信号に相当する2M個のデジタル信号(偶数列に配置された焦点検出画素311の一対の光電変換部13,14の加算デジタル信号と奇数列に配置された撮像画素310の光電変換部11のデジタル信号)は、走査信号TS1に応じて、次の水平同期信号HSが発生するまでの期間に第1水平出力回路49から外部に順次シリアル出力される。第1水平出力回路49から出力された2M個のデジタル信号(偶数列の焦点検出画素311の一対の光電変換部13,14の加算デジタル信号および奇数列の撮像画素310の光電変換部11のデジタル信号)に基づき、ボディ駆動制御装置214の画像処理用のCPUb223が、図14に示すように、画像データを生成する。ただし、本実施の形態では、図14のステップS210において、第1水平出力回路49から出力された2M個のデジタル信号(偶数列の焦点検出画素311の一対の光電変換部13,14の加算デジタル信号および奇数列の撮像画素310の光電変換部11のデジタル信号)のデータが読み出され、その読み出されたデータに対して表示用の画像処理が行なわれてから電子ビューファインダーに表示される。また、図14のステップS230においては、第1水平出力回路49から出力された2M個のデジタル信号(偶数列の焦点検出画素311の一対の光電変換部13,14の加算デジタル信号および奇数列の撮像画素310の光電変換部11のデジタル信号)のデータが読み出され、その読み出されたデータに対して周知の画像処理(デモザイク処理、ノイズ処理、階調処理、ホワイトバランス処理など)が施されて画像データが生成される。
Similarly, 2M digital signals corresponding to the output signals of the imaging pixels of (2n + 2) rows stored in the memories of the first line memory 48 ((28 (1) to 28 (2M)) (focuses arranged in even columns). The added digital signal of the pair of
次の水平同期信号HSに同期して制御信号R(2n+3)が発せられ、画素アレイ部40の(2n+3)行が選択されると、(2n+3)行の1ライン分の焦点検出画素311と撮像画素310に対して制御信号R(2n+1)の場合と同様な動作で処理が繰り返される。
When the control signal R (2n + 3) is issued in synchronization with the next horizontal synchronizing signal HS and the (2n + 3) row of the
以上のように第3実施形態においては画素アレイ部40撮像画素310と焦点検出画素311を混在させ、ベイヤー配列の緑色フィルタの位置に焦点検出画素311を配置し、赤色フィルタおよび青色フィルタの位置に撮像画素310を配置するとともに、行走査回路41により画素アレイ部40の奇数行と偶数行のどちらが走査されたかによって、第1カラムスイッチ装置47、第2カラムスイッチ装置43の選択処理を切替えているため、図10の撮像素子の構成に比較して、スイッチ回路と比較して回路規模が大きいカラムデジタル加算装置46を構成するデジタル回路の個数を削減(2M個からM個に削減)でき、同じくスイッチ回路と比較して回路規模が大きい第2ラインメモリ44を構成するメモリの個数を削減(4M個から2M個)でき、撮像素子の構成を簡素化することができる。同時に第2水平出力回路45から水平走査期間中に出力されるデータ数が図10の撮像素子の構成に比較して半減(4M個から2M個に削減)され、第1水平出力回路49から水平走査期間中に出力されるデータ数と同じになり、データ転送レートを下げることができる。また第2水平出力回路45から読み出される焦点検出用のデータは緑色フィルタを備える焦点検出画素のデータに統一されており、焦点検出に都合が良い(自然界には緑色のコントラストを有する被写体が多いとともに、一般的に撮影レンズに色収差がある場合には緑色に対する焦点位置を合焦位置とする)。
As described above, in the third embodiment, the
以上説明した第3実施形態においては、1行における第2列走査回路51の水平走査に応じた焦点検出用のデータの数と第1列走査回路52の水平走査に応じた画像用のデータの数が一致しているので、第2列走査回路51と第1列走査回路52を共通化(例えば第1列走査回路52の走査信号TS1を第2ラインメモリ44の走査信号TS2として使用する)することにより、撮像素子の構成をより簡素化することも可能である。
In the third embodiment described above, the number of pieces of focus detection data corresponding to the horizontal scanning of the second
以上説明した第3実施形態においては、焦点検出用に全ての焦点検出画素の一対の光電変換部のデータを1フレーム毎に読み出すとして説明を行なったが、全て焦点検出画素の一対の光電変換部のデータを読み出すのは負荷も多く、データ格納用に多量のメモリ容量も必要になるので、必要に応じてフレーム間引き(数フレームに1回読み出す)/行間引き(数行に1行読み出す)/行部分読出し(一部の行だけ読み出す)/列間引き(数列に1列読み出す)/列部分読出し(一部の列だけ読み出す)ようにしても構わない。 In the third embodiment described above, the description has been made assuming that the data of the pair of photoelectric conversion units of all the focus detection pixels is read out for each frame for focus detection, but all of the pair of photoelectric conversion units of the focus detection pixels are read. Since reading of the data is heavy and requires a large memory capacity for storing data, frame thinning (reading once every few frames) / row thinning (reading one line every few lines) / Partial row reading (reading only some rows) / column thinning (reading one row in several rows) / column partial reading (reading only some columns) may be performed.
図30は行部分読出し((2n+2)行目のみ焦点検出画素の一対の光電変換部のデータを読み出す)を行なう場合の、図29に対応したタイミングチャートである。制御信号R(2n+2)により画素アレイ部40の(2n+2)行が選択された場合の動作は図29と同一である。一方(2n+2)行以外が選択された場合(図30の制御信号R(2n+1)、制御信号R(2n+3)に応じた動作)には、制御信号TM2が発生せず、第2ラインメモリ44のメモリ(25(1、2)a、25(1、2)b〜25(2M−1、2M)a、25(2M−1、2M)b)には焦点検出画素の一対の光電変換部のデータは記憶されない。また走査信号TS2も発生しないので、次の水平同期信号HSが発生するまでの期間に第2水平出力回路45から外部に順次シリアル出力もされない。
FIG. 30 is a timing chart corresponding to FIG. 29 in the case of performing row partial reading (reading the data of the pair of photoelectric conversion units of the focus detection pixel only in the (2n + 2) th row). The operation when the (2n + 2) row of the
行部分読出しする行や列部分読出しする列は選択された焦点検出エリアの位置に応じて、ボディ駆動制御装置214から撮像素子212に情報を送付して変更可能にすることができる。
The row to be partially read out and the column to be partially read out can be changed by sending information from the body
以上説明した第3実施形態において、第1カラムスイッチ装置47を構成する各スイッチは図28で示すように、行走査回路41により画素アレイ部40の奇数行が選択されているか偶数行が選択されているかに応じて、撮像画素の出力信号に相当する2つの信号を選択するとともに、選択されている行における画素並びに整合するように選択された2つの信号を振り分けて第1ラインメモリ48のメモリ((28(1)〜28(2M))に記憶しているが、選択された2つの信号を選択されている行における画素並び順に整合するように振り分けることなく固定的に第1ラインメモリ48のメモリ((28(1)〜28(2M))に記憶するようにするとともに、第1列走査回路52が第1ラインメモリ48のメモリ((28(1)〜28(2M))に供給する走査信号TS1を行走査回路41により画素アレイ部40の奇数行が選択されているか偶数行が選択されているかに応じて、選択されている行における画素並び順に整合するように走査信号TS1を変更して第1ラインメモリ48のメモリ((28(1)〜28(2M))を走査するようにしてもよい。
In the third embodiment described above, as for each switch constituting the first
<第4実施形態>
第4実施形態は第3実施形態の変形例であって、図31に示す第4実施形態の撮像素子212の構成において、図26の構成と同一な部分は説明を省略し、特徴的な部分のみについて説明する。画素アレイ部40における図26との相違点は、画素アレイ部40において、図26では列毎に2本の列信号線(22(1)a、22(1)b〜22(2M)a、22(2M)b)が配線され、列信号線の数は全部で4M本であったのに対し、図31においては 偶数列においては列信号線の数が1本に削減され、奇数列の列信号線を共用することにより、列信号線の数は全部で3M本に削減されている点である。第4実施形態においては列信号線の本数を減らすことにより、画素アレイ部40における配線レイアウトの過密状態を緩和するとともに、光電変換部の面積の増加が可能となり、より高画質な画像取得と高精度な焦点検出が可能になる。
<Fourth Embodiment>
The fourth embodiment is a modification of the third embodiment, and in the configuration of the
また第4実施形態においては列信号線の本数の減少に伴い、カラムAD変換装置42を構成するADCの個数も削減(4M個から3M個)でき、撮像素子の構成を簡素化することができる。
Further, in the fourth embodiment, as the number of column signal lines decreases, the number of ADCs forming the
図31において、行制御線21(21(1)〜21(2N))の各一端は、行走査回路41の各行に対応した各出力端に接続され、各行制御線21には制御信号R(1)〜R(2N)が出力される。
31, one end of each row control line 21 (21 (1) to 21 (2N)) is connected to each output terminal corresponding to each row of the
同一行に配置された撮像画素310の光電変換部および焦点検出画素311の一対の光電変換部13,14は同一の行制御線21により行走査回路41と接続されており、制御信号R(L)に応じて同時に電荷蓄積制御、信号読出し制御が行なわれる。画素アレイ部40において奇数列には2本の列信号線22(2m+1)a、22(2m+1)bが配置され、偶数列には1本の列信号線22(2m+2)aが配置される。奇数列に設けられた撮像画素310の光電変換部11と奇数列に設けられた焦点検出画素311の光電変換部14は奇数列に設けられた2本の列信号線の一方の列信号線22(2m+1)aに接続され、奇数列に設けられた焦点検出画素311の光電変換部13は奇数列に設けられたもう一方の列信号線22(2m+1)bに接続される。また偶数列に設けられた撮像画素310の光電変換部11と偶数列に設けられた焦点検出画素311の光電変換部14は偶数列に設けられた列信号線22(2m+2)aに接続され、偶数列に設けられた焦点検出画素311の光電変換部13は奇数列に設けられた列信号線22(2m+1)bに接続される。
The photoelectric conversion units of the
例えば行走査回路41により画素アレイ部40の奇数行目が選択された場合には、奇数行目の撮像画素310の光電変換部11の出力信号が列信号線22(2m+2)aに出力され、奇数行目の焦点検出画素311の一対の光電変換部13,14の出力信号が列信号線22(2m+1)a、22(2m+1)bに出力されることになる。また行走査回路41により画素アレイ部40の偶数行目が選択された場合には、偶数行目の撮像画素310の光電変換部11の出力信号が列信号線22(2m+1)aに出力され、偶数行目の焦点検出画素311の光電変換部14の出力信号が列信号線22(2m+2)aに出力され、偶数行目の焦点検出画素311の光電変換部13の出力信号が列信号線22(2m+1)bに出力されることになる。
For example, when the
カラムAD変換装置42は、画素アレイ部40の画素列に対応して設けられた3M本の列信号線22(1)a、22(1)b〜22(2M)a毎に設けられた3M個のADC(アナログ−デジタル変換回路)23(1)a、23(1)b〜23(2M)aを有し、画素アレイ部40の各画素から列毎に出力されるアナログ信号を、タイミング制御回路50から与えられる制御信号TA1に応じて、Hビットのデジタル信号(S(1)a、S(1)b〜S(2M)a)に変換して出力する。
The column
第2カラムスイッチ装置43は、隣接した2列の画素列毎に設けられたM個のスイッチ24(1、2)〜24(2M−1、2M)を有し、ADC(23(1)a、23(1)b〜23(2M)a)毎に出力されるデジタル信号を、タイミング制御回路50から与えられる制御信号TW2に応じて選択して出力する。
The second
図32は(a)、(b)は隣接した2列の画素列((2m+1)列と(2m+2)列)に設けられたスイッチ24(2m+1、2m+2)の選択動作を説明する図であって、スイッチ24(2m+1、2m+2)には奇数列(2m+1)列に対応した2個のADC(23(2m+1)a、23(2m+1)b)と偶数列(2m+2)列に対応した1個のADC(23(2m+2)a)から3つのデジタル信号S(2m+1)a、S(2m+1)b、S(2m+2)aが入力される。 32A and 32B are views for explaining the selecting operation of the switches 24 (2m + 1, 2m + 2) provided in the adjacent two pixel columns ((2m + 1) column and (2m + 2) column). , The switch 24 (2m + 1, 2m + 2) has two ADCs (23 (2m + 1) a, 23 (2m + 1) b) corresponding to odd columns (2m + 1) and one ADC corresponding to even columns (2m + 2). Three digital signals S (2m + 1) a, S (2m + 1) b, and S (2m + 2) a are input from (23 (2m + 2) a).
図32(a)は行走査回路41により画素アレイ部40の奇数行目が選択された場合のスイッチ24(2m+1、2m+2)の選択動作であり、スイッチ24(2m+1、2m+2)には奇数行目の偶数列目に配置された撮像画素310と奇数行目の奇数列目に焦点検出画素311に対応する3つのデジタル信号S(2m+1)a、S(2m+1)b、S(2m+2)aが入力される。
FIG. 32A shows a selection operation of the switch 24 (2m + 1, 2m + 2) when the
スイッチ24(2m+1、2m+2)は第2カラムスイッチ装置43に入力される制御信号TW2(奇数行を示す)に応じて、デジタル加算用の一対の信号(Q(2m+1、2m+2)a、Q(2m+1、2m+2)b)として、焦点検出画素311の一対の光電変換部に対応したデジタル信号S(2m+1)a、S(2m+1)bを選択して出力する。
The switch 24 (2m + 1, 2m + 2) is responsive to a control signal TW2 (indicating an odd row) input to the second
図32(b)は行走査回路41により画素アレイ部40の偶数行目が選択された場合のスイッチ24(2m+1、2m+2)の選択動作であり、スイッチ24(2m+1、2m+2)には偶数行目の奇数列目に配置された撮像画素310と偶数行目の偶数列目に焦点検出画素311に対応する3つのデジタル信号S(2m+1)a、S(2m+1)b、S(2m+2)aが入力される。
FIG. 32B shows a selection operation of the switch 24 (2m + 1, 2m + 2) when the
スイッチ24(2m+1、2m+2)は第2カラムスイッチ装置43に入力される制御信号TW2(偶数行を示す)に応じて、焦点検出画素311の一対の光電変換部13,14に対応する一対の信号(Q(2m+1、2m+2)a、Q(2m+1、2m+2)b)として、焦点検出画素311の一対の光電変換部に対応したデジタル信号S(2m+2)a、S(2m+1)bを選択して出力する。
The switch 24 (2m + 1, 2m + 2) is a pair of signals corresponding to the pair of
<第5実施形態>
第5実施形態は第3実施形態における画素アレイ部の焦点検出画素の構成の変形例である。図33は図25の画素レイアウト図に対応した図(フィルタ配列は図4に対応している)であって、図25の偶数行目に配置された焦点検出画311が、垂直方向に並置された一対の光電変換部16,17を有する焦点検出画素312に置換される。
<Fifth Embodiment>
The fifth embodiment is a modification of the configuration of the focus detection pixels of the pixel array section in the third embodiment. FIG. 33 is a diagram corresponding to the pixel layout diagram of FIG. 25 (the filter array corresponds to FIG. 4), in which the
即ち奇数行においては、奇数列に焦点検出画素311、偶数列には撮像画素310が配置され、偶数行においては、奇数列に撮像画素310,偶数列に焦点検出画素312が配置される。ベイヤー配列の色フィルタの観点では、焦点検出画素311と焦点検出画素312には緑色フィルタが備えられ、撮像画素310は赤色フィルタ又青色フィルタが備えられることになる。
That is, in the odd rows, the
図34は、図33に示す画素レイアウトを持つ撮像素子212の構成を示すブロック図であって、図26の構成と同一な部分は説明を省略し、特徴的な部分のみについて説明する。画素アレイ部40における図26との相違点は、偶数行目の偶数列において、垂直方向に分離した一対の光電変換部16,17を備える焦点検出画素312が配置されている点である。
FIG. 34 is a block diagram showing the configuration of the
偶数行の偶数列に配置された各焦点検出画素312の一対の光電変換部16,17は同一の行制御線21により行走査回路41と接続されており、制御信号R(L)(Lは偶数)に応じて同時に電荷蓄積制御、信号読出し制御が行なわれる。また偶数行の偶数列に各焦点検出画素312の一対の光電変換部16,17の一方の光電変換部16は列毎に設けられた2本の列信号線の一方の列信号線22(2m+2)aに接続され、光電変換部16の出力信号(アナログ信号)は列信号線22(2m+2)aに出力される。また各焦点検出画素312の一対の光電変換部16,17の他方の光電変換部17は列毎に設けられた2本の列信号線の他方の列信号線22(2m+2)bに接続され、光電変換部17の出力信号(アナログ信号)は列信号線22(2m+2)bに出力される。
The pair of
以上のような構成の撮像素子212を用いた場合には奇数行目の偶数列に配列された緑色フィルタを備えた焦点検出画素311の一対の光電変換部13,14のデータを水平方向に光電変換部毎にグループ化した一対のデータを用いて水平方向にコントラスト変化のある被写体像に対して位相差検出が可能になるとともに、偶数行目の偶数列に配置された緑色フィルタを備えた焦点検出画素312の一対の光電変換部16,17のデータを光電変換部毎に垂直方向にグループ化した一対のデータを用いて垂直方向にコントラスト変化のある被写体像に対して位相差検出が可能になる。
When the
<第6実施形態>
第6実施形態は第4実施形態における画素アレイ部の焦点検出画素の構成の変形例である。第6実施形態における画素レイアウトは図33と同一であって、図25の偶数行目に配置された焦点検出画311が垂直方向に並置された一対の光電変換部16,17を有する焦点検出画素312に置換される。
<Sixth Embodiment>
The sixth embodiment is a modification of the configuration of the focus detection pixels of the pixel array section in the fourth embodiment. The pixel layout in the sixth embodiment is the same as that in FIG. 33, and the focus detection pixel has a pair of
即ち奇数行においては、奇数列に焦点検出画素311、偶数列には撮像画素310が配置され、偶数行においては、奇数列に撮像画素310,偶数列に焦点検出画素312が配置される。ベイヤー配列の色フィルタの観点では、焦点検出画素311と焦点検出画素312には緑色フィルタが備えられ、撮像画素310は赤色フィルタ又青色フィルタが備えられることになる。
That is, in the odd rows, the
図35は、図33に示す画素レイアウトを持つ撮像素子212の構成を示すブロック図であって、図31の構成と同一な部分は説明を省略し、特徴的な部分のみについて説明する。画素アレイ部40における図31との相違点は、偶数行目の偶数列において、垂直方向に分離した一対の光電変換部16,17を備える焦点検出画素312が配置されている点である。
FIG. 35 is a block diagram showing the configuration of the
偶数行の偶数列に配置された各焦点検出画素312の一対の光電変換部16,17は同一の行制御線21により行走査回路41と接続されており、制御信号R(L)(Lは偶数)に応じて同時に電荷蓄積制御、信号読出し制御が行なわれる。また各焦点検出画素312の一対の光電変換部16,17の一方の光電変換部16は偶数列に設けられた1本の列信号線の一方の列信号線22(2m+2)aに接続され、光電変換部16の出力信号(アナログ信号)は列信号線22(2m+2)aに出力される。また各焦点検出画素312の一対の光電変換部16,17の他方の光電変換部17は奇数列に設けられた2本の列信号線のうちの1本の列信号線22(2m+1)bに接続され、光電変換部17の出力信号(アナログ信号)は列信号線22(2m+1)bに出力される。
The pair of
以上のような構成の撮像素子212を用いた場合には奇数行目の偶数列に配列された緑色フィルタを備えた焦点検出画素311の一対の光電変換部13,14のデータを水平方向に光電変換部毎にグループ化した一対のデータを用いて水平方向にコントラスト変化のある被写体像に対して位相差検出が可能になるとともに、偶数行目の偶数列に配置された緑色フィルタを備えた焦点検出画素312の一対の光電変換部16,17のデータを光電変換部毎に垂直方向にグループ化した一対のデータを用いて垂直方向にコントラスト変化のある被写体像に対して位相差検出が可能になる。
When the
<第7実施形態>
第1実施形態〜第6実施形態においては、画素アレイ部40に画素(焦点検出画素、撮像画素)が正方格子状に配列されていたが、正方格子状の画素配列以外の画素配列にも本発明を適用することが可能である。
<Seventh Embodiment>
In the first to sixth embodiments, the pixels (focus detection pixels, image pickup pixels) are arranged in the
図36はいわゆるハニカム配列と呼ばれている画素配列であって、正方格子配列を45度回転させた画素配列となっている。また図36の画素レイアウトに対応するフィルタ配列を図37に示す。図37に示すフィルタ配列はベイヤー配列を45度傾けたフィルタ配列となっている。図36、図37に示すハニカム配列には、水平方向に一対の光電変換部33,34が並置された焦点検出画素411が配列される。
FIG. 36 shows a so-called honeycomb array, which is a pixel array obtained by rotating a square lattice array by 45 degrees. Further, FIG. 37 shows a filter array corresponding to the pixel layout of FIG. The filter array shown in FIG. 37 is a Bayer array inclined by 45 degrees. In the honeycomb array shown in FIGS. 36 and 37, the
このようなハニカム配列における行列を次のように定義する。即ち緑色フィルタが配置された水平方向の画素配列を奇数行、赤色フィルタまたは青色フィルタが配置された水平方向の画素配列を偶数行とするとともに、緑色フィルタが配置された垂直方向の画素配列を奇数列、赤色フィルタまたは青色フィルタが配置された垂直方向の画素配列を偶数列とする。 The matrix in such a honeycomb arrangement is defined as follows. That is, the horizontal pixel array in which the green filter is arranged is an odd row, the horizontal pixel array in which the red filter or the blue filter is arranged is in an even row, and the vertical pixel array in which the green filter is arranged is an odd row. A vertical pixel array in which columns, red filters, or blue filters are arranged is an even column.
図38は、図36に示すハニカム配列の画素レイアウト(2N行2M列)を持つ撮像素子212の構成を示すブロック図であって、図10に示す撮像素子の構成において画素アレイ部40に配列された焦点検出画素311を1画素おきに間引きして焦点検出画素411に置換した構成となっている。即ち奇数行においては奇数列のみに焦点検出画素411が配置され、偶数行においては偶数列のみに焦点検出画素411が配置されることになる。
38 is a block diagram showing a configuration of an
画素アレイ部40には、焦点検出画素411が2N行2M列分だけ2次元配置される。図38において左上の焦点検出画素411が1行目、1列目の画素であり、この画素には緑色のフィルタが配置される。この2N行2M列の画素配置に対して行毎に行制御線21(21(1)〜21(2N))が配線され、奇数列に2本の列信号線(22(1)a、22(1)b〜22(2M―1)a、22(2M−1)b)が配線されている。行制御線21(21(1)〜21(2N))の各一端は、行走査回路41の各行に対応した各出力端に接続され、各行制御線21には制御信号R(1)〜R(2N)が出力される。
The
各焦点検出画素411の一対の光電変換部33,34は同一の行制御線21により行走査回路41と接続されており、制御信号R(L)に応じて同時に電荷蓄積制御、信号読出し制御が行なわれる。また奇数行の奇数列(2m+1列)に配置された焦点検出画素411の一対の光電変換部33,34の一方の光電変換部33は奇数列(2m+1列)に設けられた2本の列信号線の一方の列信号線22(2m+1)bに接続され、光電変換部33の出力信号(アナログ信号)は列信号線22(2m+1)bに出力される。また各焦点検出画素411の一対の光電変換部33,34の他方の光電変換部34は奇数列(2m+1列)に設けられた2本の列信号線の他方の列信号線22(2m+1)aに接続され、光電変換部34の出力信号(アナログ信号)は列信号線22(2m+1)aに出力される。
The pair of
また偶数行の偶数列(2m+2列)に配置された焦点検出画素411の一対の光電変換部33,34の一方の光電変換部33は奇数列(2m+1列)に設けられた2本の列信号線の一方の列信号線22(2m+1)bに接続され、光電変換部33の出力信号(アナログ信号)は列信号線22(2m+1)bに出力される。また各焦点検出画素411の一対の光電変換部33,34の他方の光電変換部34は奇数列(2m+1列)に設けられた2本の列信号線の他方の列信号線22(2m+1)aに接続され、光電変換部34の出力信号(アナログ信号)は列信号線22(2m+1)aに出力される。
Further, one
カラムAD変換装置42は、画素アレイ部40の画素列に対応して設けられた列信号線22(1)a、22(1)b〜22(2M−1)a、22(2M−1)b毎に設けられたADC(アナログ−デジタル変換回路)23(1)a、23(1)b〜23(2M−1)a、23(2M−1)bを有し、画素アレイ部40の各焦点検出画素411から列毎に出力される一対のアナログ信号を、タイミング制御回路50から与えられる制御信号TA1に応じて、Hビットのデジタル信号に変換して出力する。
The column
第2ラインメモリ44は、カラムAD変換装置42を構成する各ADC(23(1)a、23(1)b〜23(2M−1)a、23(2M−1)b)毎に設けられたメモリ(25(1)a、25(1)b〜25(2M−1)a、25(2M−1)b)を有し、ADC(23(1)a、23(1)b〜23(2M−1)a、23(2M−1)b)毎に出力されるデジタル信号を、タイミング制御回路50から与えられる制御信号TM2に応じて、Hビットのデジタル信号として記憶する。ここで第2ラインメモリ44の各メモリ(25(1)a、25(1)b〜25(2M−1)a、25(2M−1)b)には1行分の焦点検出画素について一対の光電変換部33,34の出力信号がデジタル信号として記憶されることになる。
The
カラムデジタル加算装置46は、カラムAD変換装置42を構成する一対のADC((23(1)a、23(1)b)〜(23(2M−1)a、23(2M−1)b))毎に設けられたデジタル加算回路(26(1)〜26(2M−1))を有し、一対のADC((23(1)a、23(1)b)〜(23(2M−1)a、23(2M−1)b))から出力されるデジタル信号を、タイミング制御回路50から与えられる制御信号TD1に応じて加算し、Hビットの加算デジタル信号として出力する。
The column
第1ラインメモリ48は、カラムデジタル加算装置46を構成する各デジタル加算回路(26(1)〜26(2M−1))毎に設けられたメモリ(28(1)〜28(2M−1))を有し、デジタル加算回路(26(1)〜26(2M−1))毎に出力される加算デジタル信号を、タイミング制御回路50から与えられる制御信号TM1に応じて、Hビットのデジタル信号として記憶する。ここで第1ラインメモリ48の各メモリ(28(1)〜28(2M−1))には1行分の焦点検出画素について一対の光電変換部33,34の出力信号を加算した加算信号(撮像画素の出力信号に相当する)がデジタル信号として記憶されることになる。
The
第2ラインメモリ44は第2列走査回路51から与えられる走査信号TS2に応じて動作し、メモリ(25(1)a、25(1)b〜25(2M−1)a、25(2M−1)b)の各々で記憶されたHビットのデジタル信号は順に第2水平出力回路45に読み出され、当該第2水平出力回路45を経由して焦点検出用の一対の光電変換部33,34の出力信号(デジタル信号)として外部にシリアル出力される。
The
第1ラインメモリ48は第1列走査回路52から与えられる走査信号TS1に応じて動作し、メモリ(28(1)〜28(2M−1))の各々で記憶されたHビットの加算デジタル信号は順に第1水平出力回路49に読み出され、当該第1水平出力回路49を経由して撮像画素の出力信号と同等な出力信号(デジタル信号)として外部にシリアル出力される。
The
<第8実施形態>
第8実施形態は第7実施形態における画素アレイ部の焦点検出画素の構成の変形例である。図39は図36の画素レイアウト図に対応した図(フィルタ配列は図37に対応している)であって、図36の偶数行目に配置された焦点検出画411が、垂直方向に並置された一対の光電変換部36,37を有する焦点検出画素412に置換される。
<Eighth Embodiment>
The eighth embodiment is a modification of the configuration of the focus detection pixels of the pixel array section in the seventh embodiment. FIG. 39 is a diagram corresponding to the pixel layout diagram of FIG. 36 (the filter array corresponds to FIG. 37), and the
即ち奇数行においては、奇数列に焦点検出画素411が配置され、偶数行においては、偶数列に焦点検出画素412が配置される。
That is, the
図40は、図39に示す画素レイアウトを持つ撮像素子212の構成を示すブロック図であって、図38の構成と同一な部分は説明を省略し、特徴的な部分のみについて説明する。画素アレイ部40における図38との相違点は、偶数行目の偶数列において、垂直方向に分離した一対の光電変換部36,37を備える焦点検出画素412が配置されている点である。
FIG. 40 is a block diagram showing the configuration of the
偶数行の偶数列(2m+2列)に配置された各焦点検出画素412の一対の光電変換部36,37は同一の行制御線21により行走査回路41と接続されており、制御信号R(L)(Lは偶数)に応じて同時に電荷蓄積制御、信号読出し制御が行なわれる。また各焦点検出画素412の一対の光電変換部36,37の一方の光電変換部36は奇数列(2m+1列)に設けられた2本の列信号線の一方の列信号線22(2m+1)aに接続され、光電変換部36の出力信号(アナログ信号)は列信号線22(2m+1)aに出力される。また各焦点検出画素412の一対の光電変換部36,37の他方の光電変換部37は奇数列(2m+1列)に設けられた2本の列信号線の他方の列信号線22(2m+1)bに接続され、光電変換部37の出力信号(アナログ信号)は列信号線22(2m+1)bに出力される。
The pair of
以上のような構成の撮像素子212を用いた場合には奇数行目の奇数列に配列された緑色フィルタを備えた焦点検出画素411の一対の光電変換部33,34のデータを水平方向に光電変換部毎にグループ化した一対のデータを用いて水平方向にコントラスト変化のある被写体像に対して位相差検出が可能になるとともに、偶数行目の偶数列に配置された赤色フィルタおよび青色フィルタを備えた焦点検出画素412の一対の光電変換部36,37のデータを光電変換部毎に垂直方向にグループ化した同色の一対のデータを用いて垂直方向にコントラスト変化のある被写体像に対して位相差検出が可能になる。
When the
<その他の実施形態>
本発明において焦点検出画素における光電変換部の数は2個に限定されることはなく、焦点検出画素が2個以上光電変換部を備える構成についても本発明を適用することが可能である。例えば図6に示す焦点検出画素311は水平方向に正方形を2等分割した2つの光電変換部13,14を備えているが、さらに2つの光電変換部13,14を垂直方向に2等分割した4つの光電変換部を備える焦点検出画素を備える構成に対しても本発明を適用することができる。例えば4つの光電変換部のアナログ信号を独立に読み出すために各列に4本の列信号線を設けるとともに、4つの光電変換部の出力するアナログ信号を個別にAD変換するデジタル信号として出力するADCから構成されるカラムAD変換装置と、カラムAD変換装置から出力される4つの光電変換部のデジタル信号をデジタル加算するデジタル加算回路を備えたカラムデジタル加算装置を設けることにより、図10に示す構成と同様な効果を得ることができる。
<Other embodiments>
In the present invention, the number of photoelectric conversion units in the focus detection pixel is not limited to two, and the present invention can be applied to a configuration in which the focus detection pixel includes two or more photoelectric conversion units. For example, the
また4つの光電変換部に対応して列信号線を4本設ける代わりに、4つの光電変換部のうちの2つの光電変換部と他の2つの光電変換部を仮想的な隣接する2行の焦点検出画素の光電変換部とみなして撮像素子を構成することにより、列信号線を2本に削減することも可能である。例えば、各焦点検出画素311において4つの光電変換部が2つずつ2段配置されているような場合、上段の2つの光電変換部と下段の2つの光電変換部を仮想的な隣接する2行の焦点検出画素の光電変換部とみなして列信号線を2本に削減する。
Further, instead of providing four column signal lines corresponding to the four photoelectric conversion units, two photoelectric conversion units of the four photoelectric conversion units and the other two photoelectric conversion units are arranged in two adjacent virtual rows. It is also possible to reduce the number of column signal lines to two by configuring the image sensor as a photoelectric conversion unit of the focus detection pixel. For example, when four photoelectric conversion units are arranged in two stages in each
上述した実施形態の撮像素子においては、画像アレイ部全体に対して焦点検出用のデータ出力チャネルと画像用のデータ出力チャネルをそれぞれ1本ずつ備える例を示しているが、読出し速度を高速化するために画像アレイ部を複数領域に分割するとともに、各領域に対して焦点検出用のデータ出力チャネルと画像用のデータ出力チャネルをそれぞれ1本ずつ備える構成とすることも可能である。 In the image pickup device of the above-mentioned embodiment, an example is shown in which one data output channel for focus detection and one data output channel for image are provided for the entire image array section, but the read speed is increased. Therefore, it is possible to divide the image array unit into a plurality of regions and to provide one data output channel for focus detection and one data output channel for image for each region.
上述した実施形態の撮像素子212においては、カラムAD変換装置42が一対のアナログ信号を変換することによって得られるデジタル信号に基づき、ボディ駆動制御装置214のCPUa222は、交換レンズ202(光学系)の焦点状態を検出する。しかし、カラムAD変換装置42が一対のアナログ信号を変換することによって得られるデジタル信号を3Dカメラ用の信号として用いることとしてもよい。
In the
また本発明は図7に示すようなマイクロレンズと光電変換部の間に配線層が存在するタイプの撮像素子のみならず、マイクロレンズと光電変換部の間に配線層が存在せず、光電変換部に対してマイクロレンズの方向と反対側に配線層が配置される裏面照射型の撮像素子にも適用可能である。本発明による撮像素子のように、列信号線22が必要となるような撮像素子には、従来の撮像素子よりも配線層が多く設けられる。裏面照射型の撮像素子においては光電変換部のレイアウトに制限されることなく配線層を配置できるので、列信号線の数の増加に対するフレキシビリティが向上する。
Further, the present invention is not limited to the image pickup device of the type in which the wiring layer is present between the microlens and the photoelectric conversion unit as shown in FIG. 7, but the wiring layer is not present between the microlens and the photoelectric conversion unit. It is also applicable to a backside illumination type image pickup device in which a wiring layer is arranged on the side opposite to the direction of the microlens with respect to the portion. An image pickup device such as the image pickup device according to the present invention that requires the
上述した実施形態における撮像素子212では撮像画素がベイヤー配列の色フィルタを備えた例を示したが、色フィルタの構成や配列はこれに限定されることはなく、補色フィルタ(緑:G、イエロー:Ye、マゼンタ:Mg,シアン:Cy)の配列やベイヤー配列以外の配列にも本発明を適用することができる。またモノクロの撮像素子にも適用が可能である。
In the
上述した実施形態における撮像素子212は、画素アレイ部40とそれ以外の部分とを有する。画素アレイ部40とそれ以外の部分とを別々の基板上に設けて、それら別々の基板を互いに積層させることとしたが、画素アレイ部40とそれ以外の部分とを同一基板上に設けることとしてもよい。
The
なお、撮像装置としては、上述したようなカメラボディに交換レンズが装着される構成のデジタルスチルカメラに限定されない。例えばレンズ一体型のデジタルスチルカメラあるいはビデオカメラにも本発明を適用することができる。さらには、携帯電話などに内蔵される小型カメラモジュール、監視カメラやロボット用の視覚認識装置、車載カメラなどにも適用できる。 The image pickup apparatus is not limited to the digital still camera having the above-described camera body in which the interchangeable lens is mounted. For example, the present invention can be applied to a lens-integrated digital still camera or video camera. Further, it can be applied to a small camera module built in a mobile phone, a surveillance camera, a visual recognition device for a robot, an in-vehicle camera, and the like.
10 マイクロレンズ、
11,13,14,16,17,33,34,36,37 光電変換部、
15,18 素子分離領域、21 行制御線、22 列信号線、
23 ADC(アナログ−デジタル変換回路)、24,27 スイッチ、
25,28 メモリ、26 デジタル加算回路、
29 半導体基板、30 遮光マスク、31,32 平坦化層、38 色フィルタ、
40 画素アレイ部、41 行走査回路、42 カラムAD変換装置、
43 第2カラムスイッチ装置、44 第2ラインメモリ、45 第2水平出力回路、
46 カラムデジタル加算回路、47 第1カラムスイッチ装置、
48 第1ラインメモリ、49 第1水平出力回路、50 タイミング制御回路、
51 第2列走査回路、52 第1列走査回路、
71 撮影光束、73,74 焦点検出光束、90 射出瞳、91 光軸、
93,94 測距瞳、95 領域、100撮影画面、101 焦点検出エリア、
201 デジタルスチルカメラ、202 交換レンズ、203 カメラボディ、
204 マウント部、206 レンズ駆動制御装置、
208 ズーミング用レンズ、209 レンズ、210 フォーカシング用レンズ、
211 絞り、212 撮像素子、213 電気接点、214 ボディ駆動制御装置、
215 液晶表示素子駆動回路、216 液晶表示素子、217 接眼レンズ、
219 メモリカード、220 撮像素子制御部、221 バッファメモリ、
222 CPUa、223 CPUb、
310 撮像画素、311,312,411,412 焦点検出画素
10 microlenses,
11, 13, 14, 16, 17, 33, 34, 36, 37 photoelectric conversion unit,
15, 18 element isolation region, 21 row control line, 22 column signal line,
23 ADC (analog-digital conversion circuit), 24, 27 switch,
25, 28 memory, 26 digital adder circuit,
29 semiconductor substrate, 30 light shielding mask, 31, 32 flattening layer, 38 color filter,
40 pixel array section, 41 row scanning circuit, 42 column AD converter,
43 second column switch device, 44 second line memory, 45 second horizontal output circuit,
46 column digital adder circuit, 47 first column switch device,
48 first line memory, 49 first horizontal output circuit, 50 timing control circuit,
51 second column scanning circuit, 52 first column scanning circuit,
71 shooting light flux, 73, 74 focus detection light flux, 90 exit pupil, 91 optical axis,
93,94 distance-measuring pupil, 95 area, 100 shooting screen, 101 focus detection area,
201 digital still camera, 202 interchangeable lens, 203 camera body,
204 mount unit, 206 lens drive control device,
208 zooming lens, 209 lens, 210 focusing lens,
211 diaphragm, 212 image sensor, 213 electrical contact, 214 body drive control device,
215 liquid crystal display element drive circuit, 216 liquid crystal display element, 217 eyepiece lens,
219 memory card, 220 image sensor control unit, 221 buffer memory,
222 CPUa, 223 CPUb,
310 image pickup pixels, 311, 312, 411, 412 focus detection pixels
Claims (9)
光を電荷に変換し、前記第1方向と交差する第2方向に設けられる第3の光電変換部と第4の光電変換部とを有する第2の画素と、
前記第1の光電変換部で変換された電荷に基づく信号を出力する第1の信号線と、
前記第2の光電変換部で変換された電荷に基づく信号を出力する第2の信号線と、
前記第3の光電変換部で変換された電荷に基づく信号を出力する第3の信号線と、
前記第4の光電変換部で変換された電荷に基づく信号を出力する第4の信号線と、
前記第1の信号線で出力された信号と前記第2の信号線で出力された信号とを加算し、前記第3の信号線で出力された信号と前記第4の信号線で出力された信号とを加算する加算部と、
前記第1の信号線で出力された信号および前記第2の信号線で出力された信号および前記第3の信号線で出力された信号および前記第4の信号線で出力された信号の少なくとも1つを出力する第1の出力線と、
前記加算部で加算された信号を出力する第2の出力線と、
を備える撮像素子。 A first pixel which converts light into an electric charge and has a first photoelectric conversion portion and a second photoelectric conversion portion which are provided in a first direction;
A second pixel which converts light into an electric charge and which has a third photoelectric conversion part and a fourth photoelectric conversion part which are provided in a second direction intersecting the first direction;
A first signal line that outputs a signal based on the charges converted by the first photoelectric conversion unit;
A second signal line that outputs a signal based on the charges converted by the second photoelectric conversion unit;
A third signal line that outputs a signal based on the charges converted by the third photoelectric conversion unit;
A fourth signal line for outputting a signal based on the charges converted by the fourth photoelectric conversion unit;
The signal output from the first signal line and the signal output from the second signal line are added, and the signal output from the third signal line and the signal output from the fourth signal line are added. An adder for adding the signal and
At least one of the signal output from the first signal line, the signal output from the second signal line, the signal output from the third signal line, and the signal output from the fourth signal line. A first output line for outputting one
A second output line for outputting the signals added by the adder;
An image pickup device including.
前記加算部は、前記第1の信号線で出力された信号と前記第2の信号線で出力された信号とを加算する第1加算部と、前記第3の信号線で出力された信号と前記第4の信号線で出力された信号とを加算する第2加算部と、を有し、
前記第2の出力線は、前記第1加算部で加算された信号および前記第2加算部で加算された信号の少なくとも1つを出力する撮像素子。 The image sensor according to claim 1,
The addition unit adds a signal output from the first signal line and a signal output from the second signal line, and a signal output from the third signal line. A second adder for adding the signal output from the fourth signal line,
The second output line is an image sensor that outputs at least one of the signal added by the first adder and the signal added by the second adder.
前記第1の信号線で出力された信号および前記第2の信号線で出力された信号および前記第3の信号線で出力された信号および前記第4の信号線で出力された信号をデジタル信号に変換するA/D変換部を備え、
前記加算部は、A/D変換部でデジタル信号に変換された信号を加算し、
前記第1の出力線は、A/D変換部でデジタル信号に変換された信号を出力し、
前記第2の出力線は、前記加算部で加算されたデジタル信号を出力する撮像素子。 The image sensor according to claim 1 or 2,
The signal output from the first signal line, the signal output from the second signal line, the signal output from the third signal line, and the signal output from the fourth signal line are digital signals. Equipped with an A / D converter that converts to
The addition unit adds the signals converted into digital signals by the A / D conversion unit,
The first output line outputs a signal converted into a digital signal by the A / D converter,
The second output line is an image sensor that outputs the digital signal added by the adder.
前記A/D変換部は、前記第1の信号線で出力された信号をデジタル信号に変換する第1のA/D変換部と、前記第2の信号線で出力された信号をデジタル信号に変換する第2のA/D変換部と、前記第3の信号線で出力された信号をデジタル信号に変換する第3のA/D変換部と、前記第4の信号線で出力された信号をデジタル信号に変換する第4のA/D変換部と、を有する撮像素子。 The image sensor according to claim 3,
The A / D conversion unit converts a signal output from the first signal line into a digital signal, and a signal output from the second signal line into a digital signal. A second A / D conversion unit for converting, a third A / D conversion unit for converting the signal output on the third signal line into a digital signal, and a signal output on the fourth signal line And a fourth A / D conversion unit that converts the signal into a digital signal.
前記第1の信号線と前記第2の信号線と前記第3の信号線と前記第4の信号線とは、前記第1方向に配線される撮像素子。 The image sensor according to any one of claims 1 to 4,
An image pickup device in which the first signal line, the second signal line, the third signal line, and the fourth signal line are wired in the first direction.
光を電荷に変換し、第3の光電変換部を有する第2の画素と、
前記第1の光電変換部で変換された電荷に基づく信号を出力する第1の信号線と、
前記第2の光電変換部で変換された電荷に基づく信号を出力する第2の信号線と、
前記第3の光電変換部で変換された電荷に基づく信号を出力する第3の信号線と、
前記第1の信号線で出力された信号と前記第2の信号線で出力された信号とを加算する加算部と、
前記第1の信号線で出力された信号および前記第2の信号線で出力された信号の少なくとも1つを出力する第1の出力線と、
前記加算部で加算された信号および前記第3の信号線で出力された信号の少なくとも1つを出力する第2の出力線と、
を備える撮像素子。 A first pixel that converts light into an electric charge and has a first photoelectric conversion unit and a second photoelectric conversion unit;
A second pixel that converts light into an electric charge and has a third photoelectric conversion unit;
A first signal line that outputs a signal based on the charges converted by the first photoelectric conversion unit;
A second signal line that outputs a signal based on the charges converted by the second photoelectric conversion unit;
A third signal line that outputs a signal based on the charges converted by the third photoelectric conversion unit;
An adding unit that adds the signal output from the first signal line and the signal output from the second signal line;
A first output line that outputs at least one of the signal output from the first signal line and the signal output from the second signal line;
A second output line that outputs at least one of the signal added by the adder and the signal output by the third signal line;
An image pickup device including.
前記第1の信号線で出力された信号および前記第2の信号線で出力された信号および前記第3の信号線で出力された信号をデジタル信号に変換するA/D変換部を備え、
前記加算部は、A/D変換部でデジタル信号に変換された信号を加算し、
前記第1の出力線および前記第2の出力線は、A/D変換部でデジタル信号に変換された信号を出力する撮像素子。 The image sensor according to claim 6,
An A / D converter that converts the signal output from the first signal line, the signal output from the second signal line, and the signal output from the third signal line into a digital signal,
The addition unit adds the signals converted into digital signals by the A / D conversion unit,
The first output line and the second output line are image pickup elements that output signals converted into digital signals by an A / D conversion unit.
前記A/D変換部は、前記第1の信号線で出力された信号をデジタル信号に変換する第1のA/D変換部と、前記第2の信号線で出力された信号をデジタル信号に変換する第2のA/D変換部と、前記第3の信号線で出力された信号をデジタル信号に変換する第3のA/D変換部と、を有する撮像素子。 The image sensor according to claim 7,
The A / D conversion unit converts a signal output from the first signal line into a digital signal, and a signal output from the second signal line into a digital signal. An imaging device having a second A / D conversion unit for conversion and a third A / D conversion unit for converting the signal output from the third signal line into a digital signal.
前記加算部で加算された信号に基づいて画像データを生成する生成部を備える撮像装置。 An image pickup device according to any one of claims 1 to 8,
An image pickup apparatus comprising: a generation unit that generates image data based on the signals added by the addition unit.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020000533A JP6849107B2 (en) | 2020-01-06 | 2020-01-06 | Image sensor and image sensor |
JP2021032737A JP7314962B2 (en) | 2020-01-06 | 2021-03-02 | Imaging element and imaging device |
JP2023115284A JP2023156291A (en) | 2020-01-06 | 2023-07-13 | Imaging element and imaging device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020000533A JP6849107B2 (en) | 2020-01-06 | 2020-01-06 | Image sensor and image sensor |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017103952A Division JP6642521B2 (en) | 2017-05-25 | 2017-05-25 | Imaging device and imaging device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021032737A Division JP7314962B2 (en) | 2020-01-06 | 2021-03-02 | Imaging element and imaging device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020074548A true JP2020074548A (en) | 2020-05-14 |
JP6849107B2 JP6849107B2 (en) | 2021-03-24 |
Family
ID=70610308
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020000533A Active JP6849107B2 (en) | 2020-01-06 | 2020-01-06 | Image sensor and image sensor |
JP2021032737A Active JP7314962B2 (en) | 2020-01-06 | 2021-03-02 | Imaging element and imaging device |
JP2023115284A Pending JP2023156291A (en) | 2020-01-06 | 2023-07-13 | Imaging element and imaging device |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021032737A Active JP7314962B2 (en) | 2020-01-06 | 2021-03-02 | Imaging element and imaging device |
JP2023115284A Pending JP2023156291A (en) | 2020-01-06 | 2023-07-13 | Imaging element and imaging device |
Country Status (1)
Country | Link |
---|---|
JP (3) | JP6849107B2 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004138968A (en) * | 2002-10-21 | 2004-05-13 | Canon Inc | Focus detector |
JP2010016536A (en) * | 2008-07-02 | 2010-01-21 | Panasonic Corp | Still image and moving image pickup device |
JP2011221253A (en) * | 2010-04-08 | 2011-11-04 | Sony Corp | Imaging apparatus, solid-state image sensor, imaging method and program |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4808557B2 (en) * | 2006-07-04 | 2011-11-02 | 浜松ホトニクス株式会社 | Solid-state imaging device |
JP2008294913A (en) * | 2007-05-28 | 2008-12-04 | Panasonic Corp | Solid-state imaging apparatus and its driving method |
-
2020
- 2020-01-06 JP JP2020000533A patent/JP6849107B2/en active Active
-
2021
- 2021-03-02 JP JP2021032737A patent/JP7314962B2/en active Active
-
2023
- 2023-07-13 JP JP2023115284A patent/JP2023156291A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004138968A (en) * | 2002-10-21 | 2004-05-13 | Canon Inc | Focus detector |
JP2010016536A (en) * | 2008-07-02 | 2010-01-21 | Panasonic Corp | Still image and moving image pickup device |
JP2011221253A (en) * | 2010-04-08 | 2011-11-04 | Sony Corp | Imaging apparatus, solid-state image sensor, imaging method and program |
Also Published As
Publication number | Publication date |
---|---|
JP7314962B2 (en) | 2023-07-26 |
JP2021101551A (en) | 2021-07-08 |
JP2023156291A (en) | 2023-10-24 |
JP6849107B2 (en) | 2021-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6149369B2 (en) | Image sensor | |
US8063978B2 (en) | Image pickup device, focus detection device, image pickup apparatus, method for manufacturing image pickup device, method for manufacturing focus detection device, and method for manufacturing image pickup apparatus | |
US8164679B2 (en) | Image-capturing device, camera, method for constructing image-capturing device and image-capturing method for executing display of a live view and a focus detection operation simultaneously | |
JP5092685B2 (en) | Imaging device and imaging apparatus | |
US8525917B2 (en) | Image sensing apparatus with plural focus detection pixel groups | |
JP5572765B2 (en) | Solid-state imaging device, imaging apparatus, and focusing control method | |
JP5895355B2 (en) | Imaging device | |
JP5076416B2 (en) | Imaging device and imaging apparatus | |
JP5211590B2 (en) | Image sensor and focus detection apparatus | |
JP5625286B2 (en) | Imaging device | |
JP2015161906A (en) | Imaging apparatus | |
JP5609098B2 (en) | Imaging device | |
JP7314962B2 (en) | Imaging element and imaging device | |
JP5962830B2 (en) | Focus detection device | |
JP6642521B2 (en) | Imaging device and imaging device | |
JP6760424B2 (en) | Focus adjuster | |
JP2003032538A (en) | Imaging apparatus | |
JP6365568B2 (en) | Imaging device and imaging apparatus | |
JP2016189019A (en) | Focus adjustment apparatus and electronic camera |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210215 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6849107 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |