JP2020064678A - 構成可能論理プラットフォーム - Google Patents
構成可能論理プラットフォーム Download PDFInfo
- Publication number
- JP2020064678A JP2020064678A JP2020003285A JP2020003285A JP2020064678A JP 2020064678 A JP2020064678 A JP 2020064678A JP 2020003285 A JP2020003285 A JP 2020003285A JP 2020003285 A JP2020003285 A JP 2020003285A JP 2020064678 A JP2020064678 A JP 2020064678A
- Authority
- JP
- Japan
- Prior art keywords
- logic
- host
- application
- configurable
- reconfigurable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004044 response Effects 0.000 claims abstract description 32
- 230000006870 function Effects 0.000 claims description 131
- 230000002093 peripheral effect Effects 0.000 claims description 52
- 230000003068 static effect Effects 0.000 claims description 28
- 238000012546 transfer Methods 0.000 claims description 10
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 230000015654 memory Effects 0.000 description 49
- 238000005192 partition Methods 0.000 description 41
- 238000003860 storage Methods 0.000 description 30
- 238000004891 communication Methods 0.000 description 29
- 238000000034 method Methods 0.000 description 28
- 238000012545 processing Methods 0.000 description 20
- 238000013461 design Methods 0.000 description 17
- 238000010586 diagram Methods 0.000 description 14
- 239000004744 fabric Substances 0.000 description 10
- 238000012544 monitoring process Methods 0.000 description 10
- 238000012360 testing method Methods 0.000 description 8
- 238000013519 translation Methods 0.000 description 7
- 239000000872 buffer Substances 0.000 description 6
- 230000011664 signaling Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 4
- 230000000670 limiting effect Effects 0.000 description 4
- 238000013507 mapping Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000012795 verification Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000036541 health Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000036961 partial effect Effects 0.000 description 3
- 238000010200 validation analysis Methods 0.000 description 3
- 208000025103 Congenital isolated hyperinsulinism Diseases 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 244000035744 Hura crepitans Species 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000009118 appropriate response Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical group 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000007334 memory performance Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000003863 physical function Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000013515 script Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- 230000008685 targeting Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
- G06F15/7871—Reconfiguration support, e.g. configuration loading, configuration switching, or hardware OS
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
- G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Logic Circuits (AREA)
- Microcomputers (AREA)
- Advance Control (AREA)
- Stored Programmes (AREA)
Abstract
Description
1.構成可能論理プラットフォームであって、
構成可能論理プラットフォームをプロセッサに接続するための物理的相互接続と、
構成データに基づいて構成された論理ブロックを備える再構成可能論理領域と、
再構成可能論理領域が構成データに基づいて構成されるように、再構成可能論理領域に構成データを適用するための構成ポートと、
物理的相互接続のトランザクションを介してアクセス可能な制御プレーン機能であって、制御プレーン機能は構成ポートと通信しており、制御プレーン機能は物理的相互接続から構成ポートへの制限付きアクセスのみを提供する、制御プレーン機能と、
物理的相互接続のトランザクションを介してアクセス可能なデータプレーン機能であって、データプレーン機能は、物理的相互接続を介して情報を送信させて再構成可能論理領域が物理的相互接続に直接アクセスするのを防止する、再構成可能論理領域とのインターフェースを提供する、データプレーン機能と、
を備える構成可能論理プラットフォーム。
2.構成ポートに制限付きアクセスのみを提供することは、第1のアドレス範囲内のアドレスを備えるトランザクションが構成ポートにアクセスできるようにすることのみを備える、条項1に記載の構成可能論理プラットフォーム。
3.物理的相互接続はペリフェラルコンポーネント相互接続エクスプレス(Peripheral Component Interconnect Express)であり、制御プレーン機能およびデータプレーン機能は物理機能である、上記条項のいずれかに記載の構成可能論理プラットフォーム。
4.データプレーン機能は、再構成可能論理領域が1つ以上のアドレス範囲外のアドレスを有するトランザクションを生成することができず、再構成可能論理領域が物理的相互接続上で不正な形式のトランザクションを生成できないように、再構成可能論理領域から生じる全てのトランザクションをフォーマットするようになっている、上記条項のいずれかに記載の構成可能論理プラットフォーム。
5.データプレーン機能と制御プレーン機能との間でメッセージを渡すようになっているメールボックス論理をさらに備える、上記条項のいずれかに記載の構成可能論理プラットフォーム。
6.アプリケーション論理を実装するように構成可能なハードウェアを備える再構成可能論理領域と、
再構成可能論理領域をカプセル化するためのホスト論理であって、ホスト論理は、
プロセッサと通信するためのホストインターフェースと、
ホストインターフェースを介してアクセス可能な管理機能であって、管理機能は再構成可能論理領域を、ホストインターフェースで受信された認証済みトランザクションに応答してアプリケーション論理で構成させるようになっている、管理機能と、
ホストインターフェースを介してアクセス可能なデータパス機能であって、データパス機能は、ホストインターフェースとアプリケーション論理との間のデータ転送をフォーマットするための層を備える、データパス機能と、
を備えるホスト論理と、を備える装置。
7.再構成可能論理領域をアプリケーション論理で構成させることは、装置の構成ポートにアクセスすることを備える、条項6に記載の装置。
8.ホストインターフェースで受信した認証済みトランザクションは、管理機能に割り当てられたアドレス範囲内のアドレスを備える、条項6または7に記載の装置。
9.ホスト論理の少なくとも一部は、デアサートされている装置のリセットに応答して装置上にロードされる静的論理である、条項6から8のいずれかに記載の装置。
10.ホスト論理の少なくとも一部は、ホストインターフェースで受信された認証済みトランザクションに応答して装置上にロードされる再構成可能論理である、条項6から9のいずれかに記載の装置。
11.ホスト論理は、アプリケーション論理とパブリックペリフェラルとの間に変換層をさらに備え、変換層は、アプリケーション論理と、パブリックペリフェラルとの通信に使用される装置の論理との間のデータ転送をフォーマットするようになっている、条項6から10のいずれかに記載の装置。
12.パブリックペリフェラルはフィールドプログラマブルゲートアレイであり、論理はシリアライザ・デシリアライザトランシーバを含む、条項11に記載の装置。
13.ホスト論理はプライベートペリフェラルとのインターフェースをさらに備え、プライベートペリフェラルはアプリケーション論理およびデータパス機能にアクセス不可能である、条項6から12のいずれかに記載の装置。
14.ホスト論理は、管理機能とデータパス機能との間でメッセージを渡すためのメールボックス論理をさらに備える、条項6から13のいずれかに記載の装置。
15.再構成可能論理およびホストインターフェースを備える構成可能論理プラットフォームを動作させる方法であって、方法は、
構成可能ハードウェアプラットフォームがホスト論理の動作を実行するように再構成可能論理の第1領域上にホスト論理をロードするステップであって、ホスト論理は、ホストインターフェースからトランザクションへの制限付きアクセスを強制する制御プレーン機能を含む、ステップと、
ホストインターフェースにおいて、アプリケーション論理を再構成可能論理の第2領域上にロードさせるための第1トランザクションを受信するステップと、
第1トランザクションが制御プレーン機能のアクセス基準を満たすときにのみアプリケーション論理の動作を実行するように再構成可能論理の第2領域を構成するステップと、
アプリケーション論理がホストインターフェースの使用において制限されるように、ホスト論理の変換層を使用してホストインターフェースを介してアプリケーション論理から情報を送信するステップと、
を備える方法。
16.再構成可能論理の第1領域上にホスト論理をロードするステップは、
再構成可能論理の第1領域の少なくとも一部に再構成可能ホスト論理をロードさせるための第2トランザクションを、ホストインターフェース上で受信するステップと、
第2トランザクションが制御プレーン機能のアクセス基準を満たすときにのみ再構成可能ホスト論理の動作を実行するように構成可能ハードウェアプラットフォームを構成するステップと、
を備える、条項15に記載の方法。
17.構成可能ハードウェアプラットフォーム上にホスト論理をロードするステップは、電力事象に応答して構成可能ハードウェアプラットフォームのメモリから静的ホスト論理をロードするステップを備える、条項15または16に記載の方法。
18.ホストインターフェースの使用においてアプリケーション論理を制限するステップは、アプリケーション論理で生じてホストインターフェースに向かう全てのトランザクションをフォーマットするために変換層を使用するステップを備える、条項15から17のいずれかに記載の方法。
19.アプリケーション論理で生じて構成可能ハードウェアプラットフォームと通信するペリフェラルに向かうトランザクションをフォーマットするためにホスト論理を使用するステップ
をさらに備える、条項15から18のいずれかに記載の方法。
20.アプリケーション論理で生じたトランザクションを監視および分析し、拒否されたトランザクションがホストインターフェース上で送信される前に、所定の基準と一致するトランザクションを拒否するために、ホスト論理を使用するステップ
をさらに備える、条項15から19のいずれかに記載の方法。
Claims (10)
- アプリケーション論理を実装するように構成可能なハードウェアを備える再構成可能論理領域と、前記アプリケーション論理をカプセル化するためのホスト論理と、を備える装置であって、前記ホスト論理は、
プロセッサと通信するためのホストインターフェース論理と、
前記ホストインターフェース論理を介してアクセス可能な管理機能であって、前記管理機能は前記再構成可能論理領域の一部を、前記ホストインターフェース論理で受信される認証済みトランザクションに応答して前記アプリケーション論理で構成させるようになっている、管理機能と、
前記ホストインターフェース論理を介してアクセス可能なデータパス機能であって、前記データパス機能は、前記ホストインターフェース論理と前記アプリケーション論理との間のデータ転送をフォーマットするための層を備える、データパス機能と、
を備える、装置。 - 前記再構成可能論理領域を前記アプリケーション論理で構成させることは、前記装置の構成ポートにアクセスすることを含む、請求項1に記載の装置。
- 前記ホストインターフェース論理で受信される認証済みトランザクションは、前記管理機能に割り当てられたアドレス範囲内のアドレスを含む、請求項1に記載の装置。
- 前記ホスト論理の少なくとも一部は、デアサートされている前記装置のリセットに応答して前記装置上にロードされる静的論理である、請求項1に記載の装置。
- 前記ホスト論理の少なくとも一部は、前記ホストインターフェース論理で受信される認証済みトランザクションに応答して前記装置上にロードされる再構成可能論理である、請求項1に記載の装置。
- 前記ホスト論理は、前記アプリケーション論理とパブリックペリフェラルとの間に変換層をさらに備え、前記変換層は、前記アプリケーション論理と、前記パブリックペリフェラルとの通信に使用される前記装置の論理との間のデータ転送をフォーマットするようになっている、請求項1に記載の装置。
- 前記パブリックペリフェラルはフィールドプログラマブルゲートアレイであり、前記論理はシリアライザ・デシリアライザトランシーバを含む、請求項6に記載の装置。
- 前記ホスト論理はプライベートペリフェラルとのインターフェースをさらに備え、前記プライベートペリフェラルは前記アプリケーション論理および前記データパス機能にアクセス不可能である、請求項1に記載の装置。
- 前記ホスト論理は、前記管理機能と前記データパス機能との間でメッセージを渡すためのメールボックス論理をさらに備える、請求項1に記載の装置。
- 前記ホスト論理は、前記アプリケーション論理のアクセスを、前記ホストインターフェース論理、または前記プロセッサとの物理インターフェースのうちの少なくとも1つに制限するように構成されている、請求項1に記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/279,232 US10223317B2 (en) | 2016-09-28 | 2016-09-28 | Configurable logic platform |
US15/279,232 | 2016-09-28 | ||
JP2019516662A JP6739633B2 (ja) | 2016-09-28 | 2017-09-27 | 構成可能論理プラットフォーム |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019516662A Division JP6739633B2 (ja) | 2016-09-28 | 2017-09-27 | 構成可能論理プラットフォーム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020064678A true JP2020064678A (ja) | 2020-04-23 |
JP6942824B2 JP6942824B2 (ja) | 2021-09-29 |
Family
ID=60081285
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019516662A Active JP6739633B2 (ja) | 2016-09-28 | 2017-09-27 | 構成可能論理プラットフォーム |
JP2020003285A Active JP6942824B2 (ja) | 2016-09-28 | 2020-01-11 | 構成可能論理プラットフォーム |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019516662A Active JP6739633B2 (ja) | 2016-09-28 | 2017-09-27 | 構成可能論理プラットフォーム |
Country Status (5)
Country | Link |
---|---|
US (5) | US10223317B2 (ja) |
EP (1) | EP3519978B1 (ja) |
JP (2) | JP6739633B2 (ja) |
CN (2) | CN109791536B (ja) |
WO (1) | WO2018064100A1 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019530100A (ja) * | 2016-09-29 | 2019-10-17 | アマゾン テクノロジーズ インコーポレイテッド | 複数の再構成可能な領域を有する構成可能な論理プラットフォーム |
US11074380B2 (en) | 2016-09-29 | 2021-07-27 | Amazon Technologies, Inc. | Logic repository service |
US11099894B2 (en) | 2016-09-28 | 2021-08-24 | Amazon Technologies, Inc. | Intermediate host integrated circuit between virtual machine instance and customer programmable logic |
US11115293B2 (en) | 2016-11-17 | 2021-09-07 | Amazon Technologies, Inc. | Networked programmable logic service provider |
US11119150B2 (en) | 2016-09-28 | 2021-09-14 | Amazon Technologies, Inc. | Extracting debug information from FPGAs in multi-tenant environments |
US11171933B2 (en) | 2016-09-29 | 2021-11-09 | Amazon Technologies, Inc. | Logic repository service using encrypted configuration data |
US11275503B2 (en) | 2016-09-30 | 2022-03-15 | Amazon Technologies, Inc. | Controlling access to previously-stored logic in a reconfigurable logic device |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8789065B2 (en) | 2012-06-08 | 2014-07-22 | Throughputer, Inc. | System and method for input data load adaptive parallel processing |
US9448847B2 (en) | 2011-07-15 | 2016-09-20 | Throughputer, Inc. | Concurrent program execution optimization |
US10148493B1 (en) | 2015-06-08 | 2018-12-04 | Infoblox Inc. | API gateway for network policy and configuration management with public cloud |
US10795742B1 (en) * | 2016-09-28 | 2020-10-06 | Amazon Technologies, Inc. | Isolating unresponsive customer logic from a bus |
US10223317B2 (en) | 2016-09-28 | 2019-03-05 | Amazon Technologies, Inc. | Configurable logic platform |
WO2018232746A1 (zh) * | 2017-06-23 | 2018-12-27 | 上海诺基亚贝尔股份有限公司 | 用于边缘云中的资源管理的方法和装置 |
US11973784B1 (en) | 2017-11-27 | 2024-04-30 | Lacework, Inc. | Natural language interface for an anomaly detection framework |
US12058160B1 (en) | 2017-11-22 | 2024-08-06 | Lacework, Inc. | Generating computer code for remediating detected events |
US10614071B1 (en) | 2017-11-27 | 2020-04-07 | Lacework Inc. | Extensible query interface for dynamic data compositions and filter applications |
US11979422B1 (en) | 2017-11-27 | 2024-05-07 | Lacework, Inc. | Elastic privileges in a secure access service edge |
US11765249B2 (en) | 2017-11-27 | 2023-09-19 | Lacework, Inc. | Facilitating developer efficiency and application quality |
US12095794B1 (en) | 2017-11-27 | 2024-09-17 | Lacework, Inc. | Universal cloud data ingestion for stream processing |
US12021888B1 (en) | 2017-11-27 | 2024-06-25 | Lacework, Inc. | Cloud infrastructure entitlement management by a data platform |
US12095796B1 (en) | 2017-11-27 | 2024-09-17 | Lacework, Inc. | Instruction-level threat assessment |
US12034754B2 (en) | 2017-11-27 | 2024-07-09 | Lacework, Inc. | Using static analysis for vulnerability detection |
KR102213046B1 (ko) * | 2017-12-25 | 2021-02-05 | 미쓰비시덴키 가부시키가이샤 | 설계 지원 장치, 설계 지원 방법 및 기록 매체에 저장된 프로그램 |
EP3702947B1 (en) * | 2019-03-01 | 2021-10-20 | Siemens Aktiengesellschaft | Method for verifying at runtime of a hardware-application component a current configuration setting of an execution environment provided by a configurable hardware module |
US11238147B2 (en) * | 2019-08-27 | 2022-02-01 | Comcast Cable Communications, Llc | Methods and systems for verifying applications |
US12056243B2 (en) | 2019-08-27 | 2024-08-06 | Comcast Cable Communications, Llc | Methods and systems for verifying applications |
US11256759B1 (en) | 2019-12-23 | 2022-02-22 | Lacework Inc. | Hierarchical graph analysis |
US20210303315A1 (en) * | 2020-03-31 | 2021-09-30 | Src Labs, Llc | Application logic architecture defining separate processing planes |
US12063148B2 (en) | 2020-06-18 | 2024-08-13 | F5, Inc. | Orchestrating configuration of a programmable accelerator |
US11550674B2 (en) * | 2020-10-29 | 2023-01-10 | Texas Instruments Incorporated | Redundant communications for multi-chip systems |
US12038867B2 (en) | 2022-02-10 | 2024-07-16 | SambaNova Systems, Inc. | Two-level arbitration in a reconfigurable processor |
US20230409306A1 (en) * | 2022-05-25 | 2023-12-21 | Cloudblue Llc | Systems and methods for independent application design and deployment to platform host |
Family Cites Families (77)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9930145D0 (en) * | 1999-12-22 | 2000-02-09 | Kean Thomas A | Method and apparatus for secure configuration of a field programmable gate array |
EP1124330A3 (en) * | 2000-02-09 | 2001-09-19 | Algotronix Ltd. | Method of using a mask programmed secret key to securely configure a field programmable gate array |
US6530049B1 (en) | 2000-07-06 | 2003-03-04 | Lattice Semiconductor Corporation | On-line fault tolerant operation via incremental reconfiguration of field programmable gate arrays |
WO2002009285A2 (en) | 2000-07-20 | 2002-01-31 | Celoxica Limited | System, method and article of manufacture for dynamic programming of one reconfigurable logic device from another reconfigurable logic device |
DE10105987A1 (de) * | 2001-02-09 | 2002-08-29 | Infineon Technologies Ag | Datenverarbeitungsvorrichtung |
US6996750B2 (en) | 2001-05-31 | 2006-02-07 | Stratus Technologies Bermuda Ltd. | Methods and apparatus for computer bus error termination |
GB0114317D0 (en) * | 2001-06-13 | 2001-08-01 | Kean Thomas A | Method of protecting intellectual property cores on field programmable gate array |
US6966020B1 (en) * | 2001-07-03 | 2005-11-15 | Agere Systems Inc. | Identifying faulty programmable interconnect resources of field programmable gate arrays |
US6668237B1 (en) * | 2002-01-17 | 2003-12-23 | Xilinx, Inc. | Run-time reconfigurable testing of programmable logic devices |
US7275163B2 (en) * | 2002-02-28 | 2007-09-25 | The Directv Group, Inc. | Asynchronous configuration |
US20030208606A1 (en) | 2002-05-04 | 2003-11-06 | Maguire Larry Dean | Network isolation system and method |
US7093023B2 (en) | 2002-05-21 | 2006-08-15 | Washington University | Methods, systems, and devices using reprogrammable hardware for high-speed processing of streaming data to find a redefinable pattern and respond thereto |
US7315897B1 (en) * | 2002-09-13 | 2008-01-01 | Alcatel Lucent | Adaptable control plane architecture for a network element |
US8292811B2 (en) | 2003-03-20 | 2012-10-23 | Siemens Medical Solutions Usa, Inc. | Advanced application framework system and method for use with a diagnostic medical ultrasound streaming application |
US6867614B1 (en) * | 2003-05-27 | 2005-03-15 | Storage Technology Corporation | Multiconfiguration module for hardware platforms |
JP2005157974A (ja) * | 2003-11-28 | 2005-06-16 | Nippon Telegr & Teleph Corp <Ntt> | 保護機能付き再構成可能デバイス |
EP1542181A1 (en) * | 2003-12-11 | 2005-06-15 | Banksys S.A. | Electronic data processing device |
US20050223214A1 (en) * | 2004-03-31 | 2005-10-06 | Intel Corporation | Security measures in a reconfigurable communication system |
US20050223227A1 (en) * | 2004-03-31 | 2005-10-06 | Deleeuw William C | Addressable authentication in a scalable, reconfigurable communication architecture |
US7958353B2 (en) * | 2005-04-25 | 2011-06-07 | Panasonic Corporation | Information security device |
US20070220367A1 (en) | 2006-02-06 | 2007-09-20 | Honeywell International Inc. | Fault tolerant computing system |
US8316439B2 (en) | 2006-05-19 | 2012-11-20 | Iyuko Services L.L.C. | Anti-virus and firewall system |
US20070283311A1 (en) * | 2006-05-30 | 2007-12-06 | Theodore Karoubalis | Method and system for dynamic reconfiguration of field programmable gate arrays |
US20080046997A1 (en) * | 2006-08-21 | 2008-02-21 | Guardtec Industries, Llc | Data safe box enforced by a storage device controller on a per-region basis for improved computer security |
US7665005B2 (en) | 2006-08-25 | 2010-02-16 | Intel Corporation | In situ processor margin testing |
EP2249707B1 (en) | 2008-02-06 | 2022-03-30 | Capis Sprl | Device for automated screening of congenital heart diseases |
US9058483B2 (en) * | 2008-05-08 | 2015-06-16 | Google Inc. | Method for validating an untrusted native code module |
US8954685B2 (en) * | 2008-06-23 | 2015-02-10 | International Business Machines Corporation | Virtualized SAS adapter with logic unit partitioning |
US8151349B1 (en) * | 2008-07-21 | 2012-04-03 | Google Inc. | Masking mechanism that facilitates safely executing untrusted native code |
US7795901B1 (en) | 2009-05-19 | 2010-09-14 | Xilinx, Inc. | Automatic isolation of a defect in a programmable logic device |
US8561183B2 (en) * | 2009-07-31 | 2013-10-15 | Google Inc. | Native code module security for arm instruction set architectures |
US8516272B2 (en) * | 2010-06-30 | 2013-08-20 | International Business Machines Corporation | Secure dynamically reconfigurable logic |
US8516268B2 (en) * | 2010-08-23 | 2013-08-20 | Raytheon Company | Secure field-programmable gate array (FPGA) architecture |
US8789170B2 (en) * | 2010-09-24 | 2014-07-22 | Intel Corporation | Method for enforcing resource access control in computer systems |
US8850574B1 (en) * | 2011-02-28 | 2014-09-30 | Google Inc. | Safe self-modifying code |
US8710863B2 (en) * | 2011-04-21 | 2014-04-29 | Microchip Technology Incorporated | Configurable logic cells |
US9448847B2 (en) | 2011-07-15 | 2016-09-20 | Throughputer, Inc. | Concurrent program execution optimization |
US8933715B2 (en) | 2012-04-08 | 2015-01-13 | Elm Technology Corporation | Configurable vertical integration |
US9436623B2 (en) * | 2012-09-20 | 2016-09-06 | Intel Corporation | Run-time fabric reconfiguration |
US9378027B2 (en) * | 2012-12-26 | 2016-06-28 | Advanced Micro Devices, Inc. | Field-programmable module for interface bridging and input/output expansion |
US9361416B2 (en) | 2013-01-30 | 2016-06-07 | Empire Technology Development Llc | Dynamic reconfiguration of programmable hardware |
US9747185B2 (en) | 2013-03-26 | 2017-08-29 | Empire Technology Development Llc | Acceleration benefit estimator |
US20140344581A1 (en) * | 2013-05-16 | 2014-11-20 | Cisco Technology, Inc. | Secure Upgrades for Field Programmable Devices |
US9870148B2 (en) | 2013-06-12 | 2018-01-16 | Nec Corporation | Configuration control system and configuration control method |
US9170911B1 (en) | 2013-07-09 | 2015-10-27 | Altera Corporation | Protocol error monitoring on an interface between hard logic and soft logic |
US9864606B2 (en) * | 2013-09-05 | 2018-01-09 | F5 Networks, Inc. | Methods for configurable hardware logic device reloading and devices thereof |
US9298516B2 (en) * | 2013-10-01 | 2016-03-29 | Globalfoundries Inc. | Verification of dynamic logical partitioning |
KR102130813B1 (ko) * | 2013-10-08 | 2020-07-06 | 삼성전자주식회사 | 재구성 가능 프로세서 및 재구성 가능 프로세서를 동작하는 방법 |
US9076017B2 (en) | 2013-11-27 | 2015-07-07 | Cisco Technology, Inc. | Hardware virtualization module for exclusive controlled access to CPU |
US10248703B2 (en) * | 2014-01-08 | 2019-04-02 | Oracle International Corporation | System and method for cluster-wide replication of embedded component configuration |
US9465704B2 (en) | 2014-03-26 | 2016-10-11 | Vmware, Inc. | VM availability during management and VM network failures in host computing systems |
US9503093B2 (en) * | 2014-04-24 | 2016-11-22 | Xilinx, Inc. | Virtualization of programmable integrated circuits |
JP2015211295A (ja) * | 2014-04-24 | 2015-11-24 | 雅仁 横山 | 暗号化データ通信方式及びfpgaボード |
US9483282B1 (en) * | 2014-05-30 | 2016-11-01 | Altera Corporation | Methods and systems for run-time hardware configuration change management |
US20160313370A1 (en) | 2014-07-28 | 2016-10-27 | Intel Corporation | Semiconductor device tester with dut data streaming |
US20160034404A1 (en) * | 2014-07-31 | 2016-02-04 | International Business Machines Corporation | Managing access to storage |
US9588791B2 (en) * | 2015-04-27 | 2017-03-07 | Altera Corporation | Flexible physical function and virtual function mapping |
EP3089035A1 (en) | 2015-04-30 | 2016-11-02 | Virtual Open Systems | Virtualization manager for reconfigurable hardware accelerators |
US9589088B1 (en) * | 2015-06-22 | 2017-03-07 | Xilinx, Inc. | Partitioning memory in programmable integrated circuits |
US9698790B2 (en) | 2015-06-26 | 2017-07-04 | Advanced Micro Devices, Inc. | Computer architecture using rapidly reconfigurable circuits and high-bandwidth memory interfaces |
US9959418B2 (en) * | 2015-07-20 | 2018-05-01 | Intel Corporation | Supporting configurable security levels for memory address ranges |
US20170031699A1 (en) | 2015-07-29 | 2017-02-02 | Netapp, Inc. | Multiprocessing Within a Storage Array System Executing Controller Firmware Designed for a Uniprocessor Environment |
US10048977B2 (en) | 2015-12-22 | 2018-08-14 | Intel Corporation | Methods and apparatus for multi-stage VM virtual network function and virtual service function chain acceleration for NFV and needs-based hardware acceleration |
US10142425B2 (en) | 2016-05-23 | 2018-11-27 | Wyse Technology L.L.C. | Session reliability for a redirected USB device |
US10338135B2 (en) * | 2016-09-28 | 2019-07-02 | Amazon Technologies, Inc. | Extracting debug information from FPGAs in multi-tenant environments |
US11099894B2 (en) * | 2016-09-28 | 2021-08-24 | Amazon Technologies, Inc. | Intermediate host integrated circuit between virtual machine instance and customer programmable logic |
US10223317B2 (en) * | 2016-09-28 | 2019-03-05 | Amazon Technologies, Inc. | Configurable logic platform |
US10795742B1 (en) | 2016-09-28 | 2020-10-06 | Amazon Technologies, Inc. | Isolating unresponsive customer logic from a bus |
US10162921B2 (en) * | 2016-09-29 | 2018-12-25 | Amazon Technologies, Inc. | Logic repository service |
US10282330B2 (en) * | 2016-09-29 | 2019-05-07 | Amazon Technologies, Inc. | Configurable logic platform with multiple reconfigurable regions |
US10250572B2 (en) * | 2016-09-29 | 2019-04-02 | Amazon Technologies, Inc. | Logic repository service using encrypted configuration data |
US10642492B2 (en) * | 2016-09-30 | 2020-05-05 | Amazon Technologies, Inc. | Controlling access to previously-stored logic in a reconfigurable logic device |
US10423438B2 (en) | 2016-09-30 | 2019-09-24 | Amazon Technologies, Inc. | Virtual machines controlling separate subsets of programmable hardware |
US11115293B2 (en) * | 2016-11-17 | 2021-09-07 | Amazon Technologies, Inc. | Networked programmable logic service provider |
US10203967B1 (en) * | 2017-04-18 | 2019-02-12 | Amazon Technologies, Inc. | Client configurable hardware logic and corresponding data |
US10764129B2 (en) * | 2017-04-18 | 2020-09-01 | Amazon Technologies, Inc. | Logic repository service supporting adaptable host logic |
JP7398438B2 (ja) * | 2018-05-11 | 2023-12-14 | ラティス セミコンダクタ コーポレーション | プログラマブルロジックデバイスのためのキープロビジョニングシステム及び方法 |
-
2016
- 2016-09-28 US US15/279,232 patent/US10223317B2/en active Active
-
2017
- 2017-09-27 JP JP2019516662A patent/JP6739633B2/ja active Active
- 2017-09-27 CN CN201780059743.8A patent/CN109791536B/zh active Active
- 2017-09-27 CN CN202110666307.5A patent/CN113312306B/zh active Active
- 2017-09-27 WO PCT/US2017/053599 patent/WO2018064100A1/en unknown
- 2017-09-27 EP EP17783643.4A patent/EP3519978B1/en active Active
-
2019
- 2019-02-27 US US16/287,986 patent/US10963414B2/en active Active
-
2020
- 2020-01-11 JP JP2020003285A patent/JP6942824B2/ja active Active
-
2021
- 2021-02-24 US US17/184,507 patent/US11474966B2/en active Active
-
2022
- 2022-09-23 US US17/952,144 patent/US11860810B2/en active Active
-
2023
- 2023-10-25 US US18/383,833 patent/US20240232117A9/en active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11099894B2 (en) | 2016-09-28 | 2021-08-24 | Amazon Technologies, Inc. | Intermediate host integrated circuit between virtual machine instance and customer programmable logic |
US11119150B2 (en) | 2016-09-28 | 2021-09-14 | Amazon Technologies, Inc. | Extracting debug information from FPGAs in multi-tenant environments |
JP2019530100A (ja) * | 2016-09-29 | 2019-10-17 | アマゾン テクノロジーズ インコーポレイテッド | 複数の再構成可能な領域を有する構成可能な論理プラットフォーム |
US11074380B2 (en) | 2016-09-29 | 2021-07-27 | Amazon Technologies, Inc. | Logic repository service |
US11171933B2 (en) | 2016-09-29 | 2021-11-09 | Amazon Technologies, Inc. | Logic repository service using encrypted configuration data |
US11182320B2 (en) | 2016-09-29 | 2021-11-23 | Amazon Technologies, Inc. | Configurable logic platform with multiple reconfigurable regions |
US11275503B2 (en) | 2016-09-30 | 2022-03-15 | Amazon Technologies, Inc. | Controlling access to previously-stored logic in a reconfigurable logic device |
US11115293B2 (en) | 2016-11-17 | 2021-09-07 | Amazon Technologies, Inc. | Networked programmable logic service provider |
Also Published As
Publication number | Publication date |
---|---|
EP3519978A1 (en) | 2019-08-07 |
US20240232117A9 (en) | 2024-07-11 |
JP6739633B2 (ja) | 2020-08-12 |
JP2019530099A (ja) | 2019-10-17 |
US20190258597A1 (en) | 2019-08-22 |
US20180089132A1 (en) | 2018-03-29 |
JP6942824B2 (ja) | 2021-09-29 |
CN109791536A (zh) | 2019-05-21 |
CN113312306B (zh) | 2024-05-24 |
EP3519978B1 (en) | 2024-03-27 |
US11474966B2 (en) | 2022-10-18 |
US11860810B2 (en) | 2024-01-02 |
CN113312306A (zh) | 2021-08-27 |
US20240134811A1 (en) | 2024-04-25 |
US10223317B2 (en) | 2019-03-05 |
US20230018032A1 (en) | 2023-01-19 |
WO2018064100A1 (en) | 2018-04-05 |
US10963414B2 (en) | 2021-03-30 |
CN109791536B (zh) | 2021-06-29 |
US20210182230A1 (en) | 2021-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6942824B2 (ja) | 構成可能論理プラットフォーム | |
US11182320B2 (en) | Configurable logic platform with multiple reconfigurable regions | |
US11533224B2 (en) | Logic repository service supporting adaptable host logic | |
US11316733B1 (en) | Client configurable hardware logic and corresponding signature | |
US10747565B2 (en) | Virtualization of control and status signals | |
US20180095774A1 (en) | Virtual machines controlling separate subsets of programmable hardware | |
JP2019537099A (ja) | 論理リポジトリサービス | |
US10795742B1 (en) | Isolating unresponsive customer logic from a bus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210301 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210817 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210908 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6942824 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |