JP2020046752A - 記憶装置及び情報処理システム - Google Patents

記憶装置及び情報処理システム Download PDF

Info

Publication number
JP2020046752A
JP2020046752A JP2018172756A JP2018172756A JP2020046752A JP 2020046752 A JP2020046752 A JP 2020046752A JP 2018172756 A JP2018172756 A JP 2018172756A JP 2018172756 A JP2018172756 A JP 2018172756A JP 2020046752 A JP2020046752 A JP 2020046752A
Authority
JP
Japan
Prior art keywords
request
performance
host
response
ssd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018172756A
Other languages
English (en)
Inventor
徹也 砂田
Tetsuya Sunada
徹也 砂田
大典 岩井
Onori Iwai
大典 岩井
謙一郎 吉井
Kenichiro Yoshii
謙一郎 吉井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2018172756A priority Critical patent/JP2020046752A/ja
Priority to CN201910143422.7A priority patent/CN110908595B/zh
Priority to TW108106682A priority patent/TWI722392B/zh
Priority to US16/290,633 priority patent/US11307797B2/en
Publication of JP2020046752A publication Critical patent/JP2020046752A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7206—Reconfiguration of flash memory system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Debugging And Monitoring (AREA)
  • Memory System (AREA)

Abstract

【課題】 応答性能を最適に調整する記憶装置及び情報処理システムを提供する。【解決手段】 実施形態によれば、記憶装置は、インタフェースを介してホストと接続可能であり、複数のブロックを含む不揮発性メモリと、不揮発性メモリに電気的に接続されたコントローラとを具備する。コントローラは、ホストからリクエスト及びリクエストの応答性能を低下させる旨の通知を受信した場合に、リクエストの処理時間よりも長い応答時間を決定し、応答時間とリクエストの処理時間との差である遊休時間を使って不揮発性メモリのブロック管理処理を実行する第１の性能低下処理を実行するか、又は、応答時間を費やしてリクエストを処理するよう応答性能を低下させる第２の性能低下処理を実行するように構成される。【選択図】 図１

Description

本発明の実施形態は、記憶装置及び情報処理システムに関する。
近年、不揮発性メモリを備えるストレージが広く普及している。このようなストレージの一つとして、ＮＡＮＤ型フラッシュメモリを備えるソリッドステートドライブ（ＳＳＤ）が知られている。ＳＳＤは、様々なコンピューティングデバイスのメインストレージとして使用されている。
ＳＳＤは、例えばデータのライト又はリードといったリクエストを受信した場合に、ベストエフォートで当該リクエストを処理する。ここで、ベストエフォートとは、意図的に処理を遅延させずに、ＳＳＤの備えるリソースを最大限に活用して処理を実行することを指す。
特開２０１７−１１７０５５号公報 特許第６１６０８４８号公報 米国特許第９０１５４０３号明細書
本発明が解決しようとする課題は、応答性能を最適に調整する記憶装置及び情報処理システムを提供することである。
実施形態によれば、記憶装置は、インタフェースを介してホストと接続可能であり、複数のブロックを含む不揮発性メモリと、前記不揮発性メモリに電気的に接続されたコントローラとを具備する。前記コントローラは、前記ホストからリクエスト及び前記リクエストの応答性能を低下させる旨の通知を受信した場合に、前記リクエストの処理時間よりも長い応答時間を決定し、前記応答時間と前記リクエストの処理時間との差である遊休時間を使って前記不揮発性メモリのブロック管理処理を実行する第１の性能低下処理を実行するか、又は、前記応答時間を費やして前記リクエストを処理するよう前記応答性能を低下させる第２の性能低下処理を実行するように構成される。
第１の実施形態に係るコンピュータシステムの構成例を示すブロック図。 ホストとＳＳＤとの間のリクエスト及びレスポンスの第１の例を示す図。 ホストとＳＳＤとの間のリクエスト及びレスポンスの第２の例を示す図。 第１の実施形態に係る性能調整に関する属性情報の一例を示す図。 第１の実施形態に係るＳＳＤの性能調整状態を管理するテーブルの一例を示す図。 第１の実施形態に係るコンピュータシステムにおける性能調整処理の一例を示すフローチャート。 第１の実施形態に係るコンピュータシステムにおける性能調整処理の一例を示すタイミングチャート。 第２の実施形態に係るホストにおけるプロセス管理処理の一例を示すフローチャート。 第２の実施形態に係るプロセスグループの一例を示す図。 第３の実施形態に係るプロセスごとの性能調整を管理するテーブルの一例を示す図。
以下、図面を参照しながら各実施形態について説明する。以下の説明において、略又は実質的に同一の機能及び構成要素については、同一符号を付し、必要に応じて説明を行う。
［第１の実施形態］
本実施形態において、Ｉ／Ｏとは、例えば後述するホスト（ホストデバイス）２からＳＳＤ３へのアクセスを意味する。Ｉ／Ｏ待ちとは、ホスト２がＳＳＤ３からの応答を待っている状態を意味する。ここで、ホストとは、ＳＳＤ３へアクセスする情報処理装置である。
本実施形態において、リクエストとは、例えば処理要求を意味する。リクエストは、主としてホスト２からＳＳＤ３に対して発行される。リクエストを処理したＳＳＤ３は、ホスト２に対してレスポンスを返す。レスポンスとは、リクエストに対して処理結果を応答することを意味する。
以下では、ホスト２とＳＳＤ３で協調しながら、最適な応答性能を定めるホスト２及びＳＳＤ３の構成及び処理について説明する。
図１は、本実施形態に係るコンピュータシステム１の構成例を示すブロック図である。なお、コンピュータシステム１は情報処理システム１とも称される。
コンピュータシステム１は、ホスト２と、ＳＳＤ３とを含む。
ホスト２は、ＳＳＤ３にアクセスする情報処理装置（コンピューティングデバイス）である。ホスト２は、大量かつ多様なデータをＳＳＤ３に保存するサーバ（ストレージサーバ）であってもよいし、パーソナルコンピュータであってもよい。ＳＳＤ３は、ＮＡＮＤ型フラシュメモリのような不揮発性メモリにデータを書き込み、不揮発性メモリからデータを読み出すように構成された半導体ストレージデバイスである。
ホスト２は、ＳＳＤ３に対してリクエストを発行する際に、当該リクエストについて下記の第１〜第３のケースを把握しうる。第１のケースは、当該リクエストが同期Ｉ／Ｏである場合である。この場合、ホスト２は、ＳＳＤ３よりベストエフォートで当該リクエストに対するレスポンスが返ってくることを期待する。第２のケースは、当該リクエストが非同期Ｉ／Ｏであり、かつ当該リクエストの処理速度のボトルネックがＳＳＤ３へのアクセスではないと把握している場合である。第３のケースは、当該リクエストが非同期Ｉ／Ｏであり、かつ当該リクエストの処理速度のボトルネックがＳＳＤ３へのアクセスであることを把握している場合である。
第１及び第３のケースにおいては、ＳＳＤ３はベストエフォートで当該リクエストを処理することが好ましい。一方、第２のケースにおいては、ボトルネックがＳＳＤ３へのアクセス以外であるため、ＳＳＤ３はホスト２に対してベストエフォートでレスポンスを返す必要は無い。
ＳＳＤ３は記憶装置であり、ホスト２として機能する情報処理装置のメインストレージとして使用され得る。ＳＳＤ３は、この情報処理装置に内蔵されてもよいし、この情報処理装置にケーブル又はネットワークを介して接続されてもよい。ＳＳＤ３は、例えば、ダイレクト・アタッチド・ストレージ（ＤＡＳ）としてホスト２に電気的に接続されている。
ホスト２とＳＳＤ３とを相互接続するためのインタフェースとしては、ＳＣＳＩ、Ｓｅｒｉａｌ Ａｔｔａｃｈｅｄ ＳＣＳＩ（ＳＡＳ）、ＡＴＡ、Ｓｅｒｉａｌ ＡＴＡ（ＳＡＴＡ）、ＰＣＩ Ｅｘｐｒｅｓｓ（ＰＣＩｅ）（登録商標）、Ｅｔｈｅｒｎｅｔ（登録商標）、Ｆｉｂｒｅ ｃｈａｎｎｅｌ、ＮＶＭ Ｅｘｐｒｅｓｓ（ＮＶＭｅ）（登録商標）などが使用され得る。
ＳＳＤ３は、コントローラ４、ＮＡＮＤ型フラッシュメモリ５などを含む。コントローラ４は、例えばＳｙｓｔｅｍ−ｏｎ−ａ−ｃｈｉｐ（ＳｏＣ）のような回路によって実現され得る。ＳＳＤ３は、揮発性メモリであるランダムアクセスメモリ、例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）６を備えていてもよい。あるいは、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のようなランダムアクセスメモリがコントローラ４に内蔵されていてもよい。
ＤＲＡＭ６などのランダムアクセスメモリには、例えば、ＮＡＮＤ型フラッシュメモリ５から読み出されたデータを一時的に格納するためのバッファ領域であるリードバッファ、ＮＡＮＤ型フラッシュメモリ５に書き込まれるデータを一時的に格納するためのバッファ領域であるライトバッファ、ガベージコレクションに用いられるバッファなどが設けられている。なお、ＤＲＡＭ６は、コントローラ４の内部に設けられていてもよい。
ＮＡＮＤ型フラッシュメモリ５は、複数のＮＡＮＤ型フラッシュメモリチップ（複数のＮＡＮＤ型フラッシュメモリダイ）を含んでいてもよい。
各チップは、メモリセルアレイを含む。このメモリセルアレイは、複数のＮＡＮＤブロック（ブロック）Ｂ０〜Ｂｍ−１を含む。ブロックＢ０〜Ｂｍ−１は、消去単位として機能する。ブロックは「物理ブロック」又は「消去ブロック」と称されることもある。
ブロックＢ０〜Ｂｍ−１は複数のページ（物理ページ）を含む。つまり、ブロックＢ０〜Ｂｍ−１の各々は、ページＰ０〜Ｐｎ−１を含む。不揮発性メモリにおいては、データの読み出し及びデータの書き込みはページ単位で実行される。データの消去はブロック単位で実行される。
コントローラ４は、ＮＡＮＤ型フラッシュメモリ５を制御するように構成されたメモリコントローラである。
コントローラ４は、例えば、ホストインタフェース１１、ＣＰＵ１２、ＮＡＮＤインタフェース１３、ＤＲＡＭインタフェース１４などを含む。これらホストインタフェース１１、ＣＰＵ１２、ＮＡＮＤインタフェース１３、ＤＲＡＭインタフェース１４は、バス１０を介して相互接続されていてもよい。
ホストインタフェース１１は、ホスト２から様々なリクエストを受信し、ホスト２へ当該リクエストに対するレスポンスを送信する回路として機能する。リクエストには、例えば、Ｉ／Ｏコマンド、制御コマンド、などの各種コマンドが含まれる。Ｉ／Ｏコマンドには、ライト（書き込み）コマンド、リード（読み出し）コマンド、アンマップコマンド（トリムコマンド）、フォーマットコマンド、フラッシュコマンドなどが含まれうる。なお、ライトコマンドは、プログラムコマンドとも呼ばれる。フォーマットコマンドは、メモリシステム（ＳＳＤ３）全体をアンマップするためのコマンドである。フラッシュコマンドは、メモリシステム内にキャッシュされている（バッファされている）ダーティデータ（ユーザデータ及び関連する管理データ）をＮＡＮＤ型フラッシュメモリ５に書き込むことですべてクリーンな状態にするためのコマンドである。
ＤＲＡＭインタフェース１４は、ＤＲＡＭ６のアクセスを制御するように構成されたＤＲＡＭコントローラとして機能する。
ＮＡＮＤインタフェース１３は、ＮＡＮＤ型フラッシュメモリ５を制御するように構成されたＮＡＮＤ制御回路として機能する。ＮＡＮＤインタフェース１３は、複数のチャンネルを介して、ＮＡＮＤ型フラッシュメモリ５内の複数のチップにそれぞれ接続されていてもよい。
ＣＰＵ１２は、ホストインタフェース１１、ＮＡＮＤインタフェース１３、及びＤＲＡＭインタフェース１４を制御するように構成されたプロセッサである。ＣＰＵ１２は、図示しないＲＯＭなどに格納されている制御プログラム（ファームウェア）を実行することによって様々な処理を行う。
本実施形態において、ＣＰＵ１２は、例えばコマンド制御部２１、フラッシュトランスレーション層（ＦＴＬ）２２などとして機能する。
コマンド制御部２１は、ホスト２より受信する上述のような各種コマンドを処理するためのコマンド処理を実行する。
フラッシュトランスレーション層２２は、ＮＡＮＤ型フラッシュメモリ５のデータ管理及びブロック管理を実行する。
データ管理には、例えば、論理アドレスそれぞれとＮＡＮＤ型フラッシュメモリ５の物理アドレスそれぞれとの間の対応関係を示すマッピング情報の管理などが含まれる。ここで、論理アドレスは、ＳＳＤ３をアドレス指定するためにホスト２によって使用されるアドレスである。この論理アドレスとしては、例えば、論理ブロックアドレス（ＬＢＡ）が使用される。
論理ブロックアドレス（ＬＢＡ）それぞれと物理アドレスそれぞれとの間のマッピングの管理は、アドレス変換テーブル（論理物理アドレス変換テーブル）として機能するルックアップテーブル２３を用いて実行される。コントローラ４は、ルックアップテーブル２３を使用して、ＬＢＡそれぞれと物理アドレスそれぞれとの間のマッピングを所定の管理サイズ単位で管理する。あるＬＢＡに対応する物理アドレスは、このＬＢＡのデータがライトされたＮＡＮＤ型フラッシュメモリ５内の物理記憶位置を示す。なお、ルックアップテーブル２３は、ＳＳＤ３の電源オン時にＮＡＮＤ型フラッシュメモリ５からＤＲＡＭ６にロードされてもよい。
コマンド制御部２１は、例えばリードコマンドを受信した場合に、論理アドレス（ＬＢＡ）に対応するルックアップテーブル２３のエントリに基づいて、ＬＢＡに対応する物理アドレスを求め、ＮＡＮＤ型フラッシュメモリ５からリードコマンドに応じたデータを読み出す。
また、コマンド制御部２１は、例えばライトコマンドを受信した場合に、当該ライトコマンドに応じてホスト２から受信されたデータを、ＤＲＡＭ６上のバッファに蓄積する。さらに、コマンド制御部２１は、ＮＡＮＤ型フラッシュメモリ５のチップにプログラムコマンドを送ることにより、当該チップに対して、バッファに蓄積されたデータを書き込み先ブロックにプログラムさせる。
一方、ブロック管理には、例えば、ガベージコレクション（ＧＣ）、ウェアレベリングなどが含まれる。
ガベージコレクション制御部２４は、ガベージコレクション（ＧＣ）を実行する。ここで、ＧＣは、データの書き込み先ブロックとしてのフリーブロックを生成するために実行される処理である。より具体的には、ガベージコレクション制御部２４は、既に書き込み済みのブロック（アクティブブロック）からＧＣソースブロックを選択し、ＧＣソースブロックから有効データを集め、それを新しいブロック（ＧＣデスティネーションブロック）に書き込み、有効データが元々格納されていたブロックをフリーブロックとする。
ウェアレベリング制御部２５は、ウェアレベリングを実行する。ウェアレベリングは、ブロックの消去回数を平準化する処理である。特に、消去回数が多いブロックの発生を防ぐことにより、ＳＳＤ３の故障確率を低下させることができる。
ＮＡＮＤ制御部２６は、上述のＮＡＮＤインタフェース１３の制御を実行する。
パフォーマンス制御部３０は、ＳＳＤ３の性能調整処理を実行する。より具体的には、パフォーマンス制御部３０は、例えばホスト２からの通知により性能調整処理を実行するか否かを判定する。性能調整処理を実行する場合、パフォーマンス制御部３０は、ＳＳＤ３の性能調整幅の範囲内で、リクエストに対する応答性能を向上又は低下させる。
パフォーマンス制御部３０は、性能調整処理を実行する際に、ホスト２よりリクエストを受信してから、ホスト２へレスポンスを送信するまでの応答時間（以下、レスポンス時間とする）を算出する。また、パフォーマンス制御部３０は、ベストエフォートでリクエストを処理した場合にかかる処理時間（以下、リクエスト処理時間とする）をあらかじめ算出しておくことが好ましい。
パフォーマンス制御部３０は、このレスポンス時間がリクエスト処理時間よりも長い場合に、このレスポンス時間とリクエスト処理時間との差である遊休時間を算出する。この場合、パフォーマンス制御部３０は、ベストエフォートでリクエストを処理し、かつ遊休時間内で完了する処理（例えば、上述のＧＣ、ウェアレベリングなど）を実行する。
また、この場合、パフォーマンス制御部３０は、例えば遊休時間を費やして（レスポンス時間を費やして）リクエストの処理が完了するように、リクエストに対応する応答性能を低下させてもよい。リクエストに対する応答性能を低下させる例として、例えば、ＮＡＮＤアクセスの並列数を減らすことなどが挙げられる。ＮＡＮＤアクセスの並列数とは、コントローラ４からＮＡＮＤ型フラッシュメモリ５に対して並列的にアクセス可能なチャンネルの数を示す。このＮＡＮＤアクセスの並列数を増やすほど、ＮＡＮＤ型フラッシュメモリ５に対するアクセス速度は向上する。例えば、ＮＡＮＤアクセスの並列数が１６チャンネルである場合のアクセス速度は、ＮＡＮＤアクセスの並列数が８チャンネルである場合に比べおおよそ２倍となる。
パフォーマンス制御部３０は、ＳＳＤ３における性能調整状態を管理し、ホスト２に通知してもよい。ＳＳＤ３の性能調整状態の管理については、図５を用いて後述する。
次に、ホスト２の構成について説明する。ホスト２は、ＤＡＳとして接続されているＳＳＤ３にアクセスするための機能を有する。また、ホスト２は、ネットワーク（クラウド）上のストレージにアクセスするための機能を有していてもよい。
ホスト２は、様々なプログラムを実行する。情報処理装置によって実行されるプログラムには、ファイルシステム４１、オペレーティングシステム（ＯＳ）４２、アプリケーションレイヤ４３などが含まれる。
ファイルシステム４１は、ファイルの操作（作成、保存、更新、削除等）のための制御を行うために使用される。例えば、ＺＦＳ、Ｂｔｒｆｓ、ＸＦＳ、ｅｘｔ４、ＮＴＦＳなどがファイルシステム４１として使用されてもよい。あるいは、ファイルオブジェクトシステム（例えば、Ceph Object Storage Daemon）、Key Value Store System（例えば、Ｒｏｃｋｓ ＤＢ）がファイルシステム４１として使用されてもよい。
一般に知られているように、オペレーティングシステム（ＯＳ）４２は、ホスト２全体を管理し、ホスト２内のハードウェアを制御し、アプリケーションがハードウェア及びＳＳＤ３を使用することを可能にするための制御を実行するように構成されたソフトウェアである。
オペレーティングシステム４２は、例えば、プロセス管理部５１、ハードウェアリソース管理部５２などを含む。
プロセス管理部５１は、オペレーティングシステム４２上で動作する各種プロセスの状態を管理する。
ハードウェアリソース管理部５２は、ホスト２内のハードウェアリソースの状態を管理する。ホスト２が有するハードウェアリソースの例としては、例えば、ＣＰＵ（Central Processing Unit）、各種ストレージ、メモリ、ネットワークなどが挙げられる。
アプリケーションレイヤ４３上では、様々なアプリケーションソフトウェアスレッドが実行される。アプリケーションソフトウェアスレッドの例としては、クライアントソフトウェア、データベースソフトウェア、仮想マシン等がある。
アプリケーションレイヤ４３がリクエストをＳＳＤ３に送信する際、アプリケーションレイヤ４３は、まずＯＳ４２にそのリクエストを送信する。ＯＳ４２はそのリクエストをファイルシステム４１に送信する。ファイルシステム４１は、当該リクエストを、コマンド（例えば、リードコマンド、ライトコマンドなど）に変換する。ファイルシステム４１は、コマンドを、ＳＳＤ３に送信する。ＳＳＤ３からのレスポンスが受信された際、ファイルシステム４１は、そのレスポンスをＯＳ４２に送信する。ＯＳ４２は、そのレスポンスをアプリケーションレイヤ４３に送信する。
アプリケーションレイヤ４３は、Ｉ／Ｏ特性把握部４３１を含む。Ｉ／Ｏ特性把握部４３１が各プロセスにおいて使用されるハードウェアの状態を監視し、Ｉ／Ｏ待ちがボトルネックであるか否かを判定する。
Ｉ／Ｏ特性把握部４３１は、プロセス管理部５１で管理される各プロセスのＩ／Ｏ特性を把握し、ＳＳＤ３が性能調整を行うか否かを決定する。そして、ホスト２は、ＳＳＤ３にリクエストを送信する際に、当該決定に基づくＳＳＤ３の性能調整に関する通知を送信することにより、ＳＳＤ３に対して性能調整を指示する。なお、この性能調整に関する通知の詳細は、図４を用いて後述する。
Ｉ／Ｏ特性把握部４３１は、例えば、下記第１又は第２の視点で各プロセスのＩ／Ｏ特性を把握する。第１の視点においては、Ｉ／Ｏ特性把握部４３１は、Ｉ／Ｏリクエストを発行した単一のプロセスの状態、種類などに基づいて、当該プロセスのＩ／Ｏ特性を判定する。すなわち、Ｉ／Ｏ特性把握部４３１は、発行するＩ／Ｏリクエストが、当該プロセスの実行にあたりボトルネックであるかどうかを判定する。
具体的には、例えば、プロセスが動画再生である場合、動画再生中のＩ／Ｏリクエストは、動画データをキャッシュするためのリードリクエストである場合が多い。したがって、当該Ｉ／Ｏリクエストは、ベストエフォートでのレスポンスは不要であると判定されてもよい。
一方、第２の視点においては、Ｉ／Ｏ特性把握部４３１は、他のハードウェアリソースの使用率などに基づいて、Ｉ／Ｏリクエストを発行したプロセスのＩ／Ｏ特性を判定する。
具体的には、例えば、ホスト２全体でＣＰＵリソースの使用率が高く、Ｉ／Ｏリクエストを発行したプロセスにおいてもＣＰＵリソースがボトルネックとなる場合、Ｉ／Ｏ特性把握部４３１は、当該Ｉ／Ｏリクエストについてはベストエフォートでのレスポンスは不要であると判定してもよい。
換言すれば、第２の視点によれば、Ｉ／Ｏ特性把握部４３１は、Ｉ／Ｏリクエストを発行した単一のプロセスだけでなく、他の複数のプロセスの実行状態に基づいて当該プロセスのＩ／Ｏ特性を把握可能である。
なお、Ｉ／Ｏ特性把握部４３１は、ＳＳＤ３より性能調整状態を取得してもよい。Ｉ／Ｏ特性把握部４３１は、例えば取得した性能調整状態に基づき、今後のＳＳＤ３の性能調整に関する通知内容を決定してもよい。
図２及び図３は、比較例にかかるコンピュータシステム１Ａにおけるホスト２ＡとＳＳＤ３Ａとの間のリクエスト及びレスポンスの例を示す図である。
図２に示すように、比較例のコンピュータシステム１Ａにおいては、ホスト２ＡはＳＳＤ３Ａに対して、例えば、リードコマンド、ライトコマンドなどを含むリクエストを発行し、ＳＳＤ３Ａに対して送信する（矢印Ａ１）。ＳＳＤ３Ａは、ベストエフォートで受信したリクエストを処理する。そして、ＳＳＤ３Ａは、ホスト２Ａに対し、当該リクエストに対するレスポンスを送信する（矢印Ａ２）。
すなわち、比較例にかかるコンピュータシステム１Ａにおいては、当該リクエストを発行したプロセスにおいてＩ／Ｏ待ちがボトルネックであるか否かにかかわらず、ＳＳＤ３Ａからほぼ同じ時間でレスポンスが送信される。
図３に示すように、比較例のコンピュータシステム１Ａにおいて、ホスト２Ａは、ＳＳＤ３Ａより受信したレスポンスを確認した後、次にＳＳＤ３Ａに依頼する処理が無い場合は、ＳＳＤ３Ａに対してスリープコマンドを送信する（矢印Ａ３）。ＳＳＤ３Ａは、ホスト２Ａに対してスリープ完了通知を送信し（矢印Ａ４）、低消費電力モードに遷移する。このように、比較例のコンピュータシステム１Ａにおいては、ホスト２Ａは、処理対象のリクエストがなくなればＳＳＤ３Ａを低消費電力モードに遷移するよう制御する。ＳＳＤ３Ａが低消費電力モードに遷移することにより、ＳＳＤ３Ａのバックグラウンド処理であるＮＡＮＤ型フラッシュメモリのブロック管理のための処理（例えば、ウェアレベリング、ＧＣなど）の実行が制限され得る。
図４は、本実施形態に係る性能調整に関する属性情報の一例を示す図である。
性能調整に関する属性情報は、例えば２ビットの情報である。この属性情報は、上述のように、ホスト２からＳＳＤ３に送信されるリクエストとともに、ＳＳＤ３に通知される。ＳＳＤ３は、受信した属性情報に基づいて、実行する性能調整処理の内容を決定する。
例えば、属性情報が“００”である場合、ホスト２は、ＳＳＤ３に対して最も高い応答性能で（すなわち、ベストパフォーマンスで）リクエストの処理を要求することを示す。属性情報が“０１”である場合、ホスト２は、ＳＳＤ３に対して現在の応答性能の維持を要求することを示す。属性情報が“１０”である場合、ホスト２は、リクエストを発行したプロセスにおいてＩ／Ｏ待ちが発生している（Ｉ／Ｏボトルネックである）ため、ＳＳＤ３に対して応答性能の向上を要求することを示す。属性情報が“１１”である場合、ホスト２は、他のリソース待ちが発生している（Ｉ／Ｏボトルネックでない）ため、ＳＳＤ３に対して応答性能の低下を要求することを示す。
なお、この属性情報は、例えばＮＶＭｅ規格に規定されるリードコマンド又はライトコマンドの予約領域の一部を用いて実現されてもよい。
また、この属性情報は、例えば性能調整のオン又はオフを示す１ビットの情報でもよく、性能調整の内容をより細かく表現した３ビット以上の情報でもよい。属性情報のビット数が多い場合、例えば、上述のように応答性能を向上又は低下させる要求に、応答性能の調整割合に関する情報を付加してもよい。応答性能の調整割合に関する情報とは、例えば、ベストエフォートからどれだけ応答性能を低下させるか、又は、現在よりどれだけ応答性能を向上させるか、などである。これにより、ＳＳＤ３は、より細かく性能調整を実行できる。
図５は、本実施形態に係るＳＳＤ３の性能調整状態を管理するテーブルＴＢ１の一例を示す図である。
ＳＳＤ３のパフォーマンス制御部３０は、例えば、テーブルＴＢ１を用いて性能調整状態を管理する。テーブルＴＢ１は、例えば、最新のリクエスト処理における性能調整状態を記憶してもよく、又は、過去の数回のリクエスト処理における性能調整状態を記憶してもよい。テーブルＴＢ１は、例えばＤＲＡＭ６などに格納される。
テーブルＴＢ１は、アクセス種別１０１、リクエスト処理時間１０２、調整状態１０３などを関連付けて管理する。
アクセス種別１０１は、リクエストに含まれるコマンドの種類を示す。リクエスト処理時間１０２は、アクセス種別１０１ごとのコマンド処理にかかった時間を示す。
調整状態１０３は、アクセス種別１０１ごとの処理が、例えばベストエフォートからどれだけ性能調整されているかを示す情報である。
例えば、テーブルＴＢ１は、４ＫｉＢランダムリードのリクエスト処理時間１０２がｘ１［ｕｓ］であることを示す。また、テーブルＴＢ１は、４ＫｉＢランダムリードがベストエフォートの状態からｚ１［％］だけ応答性能を低下させるよう調整されていることを示す。
また、ＳＳＤ３には、性能調整可能な調整幅があらかじめ設定されることが好ましい。この調整幅は、例えば、ＮＶＭｅ規格のSet Featuresコマンドなどにより設定可能である。
パフォーマンス制御部３０は、テーブルＴＢ１で管理されるリクエスト処理時間１０２と、この調整幅とに基づいて、現在のリクエストに対するレスポンス時間を算出する。
図６は、本実施形態に係るコンピュータシステムにおける性能調整処理の一例を示すフローチャートである。図６において、ホスト２では、ＳＳＤ３に対してアクセスが必要なあるプロセスが実行されているとする。
ステップＳ１０１において、ホスト２は、ＳＳＤ３に対しＩ／Ｏリクエストを送信する。当該Ｉ／Ｏリクエストは、処理対象のプロセスの指示により実行される。
ステップＳ１０２において、ホスト２のＩ／Ｏ特性把握部４３１は、処理対象のプロセスがＩ／Ｏボトルネックであるか否かを確認する。処理対象のプロセスがＩ／Ｏボトルネックでない場合、処理はステップＳ１０３へ進む。一方、処理対象のプロセスがＩ／Ｏボトルネックである場合、処理はステップＳ１０８へ進む。
ステップＳ１０３において、ホスト２は、ＳＳＤ３に対し、Ｉ／Ｏボトルネックでない旨の通知を行う。より具体的には、ホスト２は、性能調整に関する属性情報“１１”とし、ステップＳ１０１で送信するＩ／Ｏリクエストに、当該属性情報を付加することにより、ＳＳＤ３に対して性能調整の通知を行う。
ステップＳ１０４及びステップＳ１０５は、ＳＳＤ３が受信したＩ／Ｏリクエストに対して応答性能を低下させる処理である。ステップＳ１０４において、パフォーマンス制御部３０は、ホスト２より受信した性能調整の通知に基づき、遊休時間を算出する。ステップＳ１０５において、パフォーマンス制御部３０は、算出された遊休時間内で処理可能なバックグラウンド処理を選択し、実行する。なお、パフォーマンス制御部３０は、遊休時間（レスポンス時間）を費やしてリクエストの処理が完了するよう、リクエストの応答性能を低下させてもよい。
ステップＳ１０６において、ＳＳＤ３は、ホスト２に対して処理したリクエストに対するレスポンスを送信する。
ステップＳ１０７において、パフォーマンス制御部３０は、性能調整状態を管理するテーブルＴＢ１に、リクエスト処理にかかった時間、調整状態などを記録する。
ステップＳ１０８〜Ｓ１１２は、ＳＳＤ３の応答性能を向上させる処理である。
ステップＳ１０８において、ホスト２は、ＳＳＤ３に対し、Ｉ／Ｏボトルネックでない旨の通知を行う。より具体的には、ホスト２は、ステップＳ１０１で送信するＩ／Ｏリクエストに、性能調整に関する属性情報“１０”を付加する。
ステップＳ１０９において、パフォーマンス制御部３０は、応答性能を低下させる処理がすでに実行されているか否かを確認する。より具体的には、パフォーマンス制御部３０は、テーブルＴＢ１の調整状態１０３を読み出すことにより、例えばリクエスト処理の性能をベストエフォートからどれだけ低下させているかを判定する。
応答性能を低下させる処理が実行されている場合、ステップＳ１１０において、パフォーマンス制御部３０は、応答性能を向上させる処理を実行する。より具体的には、パフォーマンス制御部３０は、例えば所定の割合で遊休時間を減らしてもよく、又は、ＮＡＮＤ並列数を増やしてレスポンス時間を短縮してもよい。
一方、ステップＳ１０９において、応答性能を低下させる処理が実行されていない場合、ＳＳＤ３はすでにベストエフォートで動作しているため、応答性能を向上させる処理（ステップＳ１１０）は行われない。
ステップＳ１１１，Ｓ１１２の処理は、ステップＳ１０６，Ｓ１０７の処理と同様であるため、説明を省略する。
図７は、本実施形態に係るコンピュータシステムにおける性能調整処理の一例を示すタイミングチャートである。図７において、横軸は時間を示す。
まず、ホスト２は、ＳＳＤ３に対してＩ／Ｏリクエストを送信する。ＳＳＤ３は、時刻Ｔ１において、受信したＩ／Ｏリクエストに含まれるコマンド処理を開始する。ＳＳＤ３は、当該コマンド処理をベストエフォートで実行し、時間ΔＴＡ後に処理を完了する。その後、ＳＳＤ３は、ホスト２に対し、レスポンスを送信する。
ホスト２は、時刻Ｔ２より、例えばＣＰＵ待機プロセスを実行する。その後、ＳＳＤ３に対し、Ｉ／Ｏボトルネックでない旨の通知とともに、Ｉ／Ｏリクエスト送信する。
ＳＳＤ３のパフォーマンス制御部３０は、受信した当該通知に基づいてＳＳＤ３の応答性能を低下させる。具体的には、パフォーマンス制御部３０は、遊休時間ΔＴｂを算出する。そして、ＳＳＤ３は、例えば、時刻Ｔ３より受信したリクエストに含まれるコマンド処理をベストエフォートで実行し、その後の遊休時間ΔＴｂでＧＣを実行する。その後、ＳＳＤ３は、ホスト２に対し、レスポンスを送信する。なお、コマンド処理時間ΔＴＡと遊休時間ΔＴｂの和が、このＩ／Ｏリクエストに対するレスポンス時間ΔＴＢとなる。
ホスト２は、時刻Ｔ４より、例えばさらにＣＰＵ待機プロセスを実行する。その後、ＳＳＤ３に対し、Ｉ／Ｏボトルネックでない旨の通知とともに、Ｉ／Ｏリクエスト送信する。
ＳＳＤ３のパフォーマンス制御部３０は、受信した当該通知に基づいて、さらにＳＳＤ３の応答性能を低下させる。図７の例では、パフォーマンス制御部３０は、遊休時間を算出した上でレスポンス時間ΔＴＣを算出する。そして、パフォーマンス制御部３０は、時刻Ｔ５より、受信したＩ／Ｏリクエストに含まれるコマンド処理を実行し、コマンド処理時間がこのレスポンス時間ΔＴＣとなるように、例えばＮＡＮＤアクセスの並列数を減らす。その後、ＳＳＤ３は、ホスト２に対し、レスポンスを送信する。
以上説明した本実施形態において、ホスト２は、あるプロセスがＩ／Ｏボトルネックでない場合に、ＳＳＤ３に対し、Ｉ／ＯリクエストとともにＩ／Ｏボトルネックでない旨の通知を送信する。ＳＳＤ３は、当該通知に基づき、ＳＳＤ３の応答性能を低下させる。これにより、ホスト２のユーザの体感性能を低下させることなく、ＳＳＤ３の性能調整を実行できる。
また、ＳＳＤ３は、この性能調整により遊休時間が発生するたびに、遊休時間を使ってウェアレベリング、ＧＣなどのブロック管理を実行する。したがって、ＳＳＤ３においてはブロック管理がなされた状態が維持されるため、例えば、ブロック管理を集中的に行う場合と比べて、恒常的に応答性能を向上させることができる。より具体的には、ＳＳＤ３内部で発生するブロック管理のリクエストの増加のためにホスト２からのリクエストが制限される状態を回避できる。このため、例えば、ホスト２が意図しないタイミングで、急にＳＳＤ３からのレスポンスが遅延することを防ぐことができる。
また、ホスト２は、性能調整により遅延したタイミングで、当該Ｉ／Ｏリクエストに対するレスポンスを受け取る。ホスト２は、当該プロセスのボトルネックとなるリソースを再度確認する。ここでなおＩ／Ｏ待ちが発生していない場合は、さらにＳＳＤ３に対してＩ／Ｏボトルネックでない旨を通知する。これにより、ホスト２は、ＳＳＤ３の性能調整を連続的に実行できる。
また、上記ブロック管理を定期的に実行することは、ＳＳＤ３の恒常的なピーク電力の抑制にも寄与する。
本実施形態において、ＳＳＤ３は、遊休時間を使って実行する処理の内容を変化させることにより、処理速度以外のＳＳＤ３の応答性能を柔軟に改善できる。例えば、ＳＳＤ３の応答性能が低下している場合は、遊休時間を使ってブロック管理を実行することにより、応答性能が改善する。また、ＳＳＤ３の消費電力が高い場合は、遊休時間（レスポンス時間）を費やしてリクエストの処理を実行するためにＮＡＮＤアクセスの並列数を減らすことにより、一時的に消費電力を低下させることができる。
本実施形態において、ホスト２は、リードコマンド又はライトコマンドのリザーブ領域を利用して、ＳＳＤ３に対して性能調整に関する属性情報を通知する。すなわち、ホスト２は、既存のインタフェースを利用して、ＳＳＤ３に対して当該属性情報を通知できるため、コンピュータシステム１のユーザの利便性が確保される。
本実施形態において、ホスト２は、１つ以上のハードウェアリソースの使用率などに基づいて、あるプロセスのＩ／Ｏ特性を判定する。すなわち、他の複数のプロセスの実行状態を考慮に入れたＩ／Ｏ特性の判定が可能となるため、Ｉ／Ｏ特性の判定精度が向上する。
なお、本実施形態においては、ＳＳＤ３はホスト２より受信した単一のＩ／Ｏリクエストに対して性能調整を実行するとして説明した。しかしながら、ＳＳＤ３は、複数のＩ／Ｏリクエストに対して性能調整を実行してもよい。これにより、ＳＳＤ３は、複数のリクエストを１つのトランザクションとして捉えた性能調整が可能となるため、より多くの遊休時間を得ることができる。
例えば、ＳＳＤ３から動画データを読み出す場合、ホスト２からＳＳＤ３に対して複数回のリードリクエストが送信される。ＳＳＤ３は、例えば、複数のリードリクエストを１連のアクセスシーケンスとしてまとめてテーブルＴＢ１で管理する。これにより、ＳＳＤ３は、複数のリードリクエスト分の遊休時間をまとめて得ることができる。
［第２の実施形態］
本実施形態は、第１の実施形態の変形例である。第１の実施形態では、アプリケーションレイヤ４３のＩ／Ｏ特性把握部４３１が、あるプロセスに対して性能調整を行うか否かを決定するとして説明した。一方、本実施形態では、。オペレーティングシステム４２がプロセスをグループ分けし、プロセスグループごとに性能特性を決定する。
図８は、本実施形態に係るホスト２におけるプロセス管理処理の一例を示すフローチャートである。また、図９は、本実施形態に係るプロセスグループの一例を示す図である。なお、本実施形態において、プロセス管理部５１以外のコンピュータシステム１の構成は、第１の実施形態と同様であるため、説明を省略する。
ステップＳ３０１において、ホスト２のプロセス管理部５１は、各プロセスを性能特性ごとにグルーピングする。
より具体的には、プロセス管理部５１は、例えば図９に示すように、複数のプロセスグループを管理する。例えば、プロセスグループＧ１は、Ｉ／Ｏがボトルネックであるプロセス（例えばプロセスＡ，Ｂ）を管理し、プロセスグループＧ２は、他のハードウェアリソースがボトルネックであるプロセス（例えば、プロセスＣ，Ｄ）を管理する。
このようなプロセスグループを生成することにより、例えば、ホスト２は、ＣＰＵがボトルネックであるプロセスグループに含まれるプロセスを処理する際には、ＳＳＤ３に対して性能調整を行うことを把握できる。また、例えば、ホスト２は、Ｉ／Ｏがボトルネックであるプロセスグループに含まれるプロセスを処理する際には、ＳＳＤ３に対して性能調整を行わないこと（すなわち、ベストエフォートでの処理を要求すること）を把握できる。
なお、プロセス管理部５１は、例えば各プロセスの性能特性の変化に応じて、各プロセスが所属するプロセスグループを変更することができる。
ステップＳ３０２において、プロセス管理部５１は、ステップＳ３０１で得られたプロセスグループごとの性能特性に関する情報に基づいて、Ｉ／Ｏリクエストを発行するプロセスのＩ／Ｏ特性を決定する。
ステップＳ３０３において、プロセス管理部５１は、ＳＳＤ３に対し、Ｉ／Ｏリクエストとともに、決定されたＩ／Ｏ特性に基づいてＩ／Ｏボトルネック発生の有無を通知する。ＳＳＤ３は、当該通知を受けて性能調整を行う。性能調整処理については、図６で上述した処理と同様であるため、説明を省略する。
ステップＳ３０４において、プロセス管理部５１は、必要に応じて、プロセスごとに所属するプロセスグループを変更する。
以上説明したように、本実施形態においては、オペレーティングシステム４２が、各プロセスの性能特性に応じてプロセスグループを生成することにより、各プロセスを管理する。これにより、ホスト２においてはプロセスごとにＩ／Ｏ特性を把握するための処理が不要となるため、ホスト２の処理負荷が低減される。
［第３の実施形態］
本実施形態は、第２の実施形態の変形例である。本実施形態においては、第２の実施形態に加え、性能調整を要するプロセスが、あらかじめホスト２からＳＳＤ３に通知される。ＳＳＤ３は、ホスト２の指示に従い、プロセスごとの応答性能の調整値を示す情報を記憶する。この情報は、例えばテーブル形式で表される。ＳＳＤ３は、このテーブルにより管理されるプロセスに紐づいたリクエストに対し、当該テーブルに記載された調整値に基づいて応答性能を調整する。ＳＳＤ３で実行する性能調整処理については、図６で上述した処理と同様であるため、説明を省略する。
なお、本実施形態に係るコンピュータシステム１の構成は、第１の実施形態と同様であるため、説明を省略する。
図１０は、本実施形態に係るプロセスごとの性能調整を管理するテーブルＴＢ２の一例を示す図である。
テーブルＴＢ２は、プロセスＩＤ２０１及び調整値２０２などを関連付けて管理する。
プロセスＩＤ２０１は、プロセスを特定可能な情報であり、例えば、プロセスごとに割り振られたＩＤ番号である。プロセスＩＤは、例えばプロセス名などでもよい。
調整値２０２は、プロセスに紐づくリクエストを、どれだけ応答性能を落として処理するかを示す数値である。換言すれば、調整値２０２は、プロセスごとに期待される動作性能を示す。例えば、図１０の例では、ＳＳＤ３は、プロセスＩＤ１に紐づくリクエストに対してはベストエフォートで処理することを示し、プロセスＩＤ２に紐づくリクエストに対してはベストエフォートの９０％の応答性能で処理することを示している。
テーブルＴＢ２に含まれる内容は、柔軟に変更可能であることが好ましい。例えば、ホスト２からの指示又はパフォーマンス制御部３０の指示などにより、テーブルＴＢ２に含まれる内容の変更、更新、削除などが行われてもよい。
なお、ホスト２は、ＳＳＤ３に対してプロセスＩＤを通知する際に、例えば、ＮＶＭｅ規格に規定されるリードコマンド又はライトコマンドの予約領域の一部を用いてもよい。
以上説明したように、本実施形態では、ＳＳＤ３内部に性能調整を行うプロセスごとの動作性能の調整値を管理するテーブルが記憶される。これにより、ＳＳＤ３においてプロセスＩＤごとの細かい性能調整が可能となる。
なお、テーブルＴＢ２は、リクエストと調整値２０２とを関連付け可能な他の態様により表現されてもよい。例えば、テーブルＴＢ２は、データの種別ＩＤと調整値を関連付けて管理してもよい。より具体的には、テーブルＴＢ２は、例えばメタデータに対してはベストエフォートで処理することを示し、動画データであればベストエフォートの９０％の応答性能で処理することを示してもよい。
本実施形態において、ＳＳＤ３は、例えばホスト２からの要求に応じて、各リクエストの性能調整後の処理時間をホスト２に送信してもよい。性能調整後の処理時間は、例えばテーブルＴＢ１に記録された処理時間でもよく、又は、過去の実行履歴から想定される処理時間でもよい。また、ＳＳＤ３は、ホスト２から当該要求を受信したタイミングで、ＳＳＤ３内部で並列に処理している処理量、余剰容量などのを想定される処理時間に加算し手もよい。ホスト２は、ＳＳＤ３より送信された処理時間に基づいて、上述の調整値２０２を決定してもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…コンピュータシステム、２…ホスト、３…ＳＳＤ、４…コントローラ、５…ＮＡＮＤ型フラッシュメモリ、６…ＤＲＡＭ、１０…バス、１１…ホストインタフェース、１２…ＣＰＵ、１３…ＮＡＮＤインタフェース、１４…ＤＲＡＭインタフェース、２１…コマンド制御部、２２…ＦＴＬ、２３…ルックアップテーブル、２４…ガベージコレクション制御部、２５…ウェアレベリング制御部、２６…ＮＡＮＤ制御部、３０…パフォーマンス制御部、４１…ファイルシステム、４２…オペレーティングシステム、４３…アプリケーションレイヤ、５１…プロセス管理部、５２…ハードウェアリソース管理部、４３１…Ｉ／Ｏ特性把握部、Ｂ０〜Ｂｍ−１…ブロック、Ｐ０〜Ｐｎ−１…ページ。

Claims (9)

  1. インタフェースを介してホストと接続可能であり、
    １つ以上のブロックを含む不揮発性メモリと、
    前記不揮発性メモリに電気的に接続されたコントローラと、
    を具備し、
    前記コントローラは、
    前記ホストからリクエスト及び前記リクエストの応答性能を低下させる旨の通知を受信した場合に前記リクエストの処理時間よりも長い応答時間を決定し、前記応答時間と前記リクエストの処理時間との差である遊休時間を使って前記不揮発性メモリのブロック管理処理を実行する第１の性能低下処理を実行するか、又は、前記応答時間を費やして前記リクエストを処理するよう前記応答性能を低下させる第２の性能低下処理を実行するように構成される
    記憶装置。
  2. 前記応答性能の調整幅を示す第１の情報と、前記ホストより受信したリクエストの処理時間及び前記応答性能の調整状態とを示す第２の情報とを記憶し、
    前記コントローラは、前記第１の情報と前記第２の情報とに基づいて、前記応答時間を決定する
    請求項１に記載の記憶装置。
  3. 前記第２の性能低下処理は、前記不揮発性メモリに対するアクセスの並列数を減らす処理である、
    請求項１又は請求項２に記載の記憶装置。
  4. 前記ブロック管理処理は、ウェアレベリング又はガベージコレクションである、
    請求項１乃至請求項３のいずれか一項に記載の記憶装置。
  5. ホストと、
    請求項１の記憶装置と、
    を備え、
    前記ホストは、
    前記ホストで実行される複数のプロセスを性能特性ごとにグループ分けして管理し、前記グループごとに前記リクエストを発行するプロセスのＩ／Ｏ特性を決定し、
    前記Ｉ／Ｏ特性に基づいて、前記記憶装置に対し、前記リクエストに対する応答性能を低下させるか否かの通知を送信する
    情報処理システム。
  6. 複数のハードウェアリソースを含むホストと、
    請求項１の記憶装置と、
    を備え、
    前記ホストは、
    前記複数のハードウェアリソースの使用率に基づいて、前記リクエストを発行するプロセスのＩ／Ｏ特性を決定し、
    前記Ｉ／Ｏ特性に基づいて、前記記憶装置に対し、前記リクエストに対する応答性能を低下させるか否かの通知を送信する
    情報処理システム。
  7. インタフェースを介してホストと接続可能であり、
    １つ以上のブロックを含む不揮発性メモリと、
    前記不揮発性メモリに電気的に接続されたコントローラと、
    を具備し、
    前記コントローラは、前記ホストより受信するリクエストごとの応答性能の調整値を示す情報を記憶し、前記情報に基づいて前記ホストより受信したリクエストに対する応答時間を決定し、前記応答時間と前記受信したリクエストの処理時間との差である遊休時間を使って前記不揮発性メモリのブロック管理処理を実行する第１の性能低下処理を実行するか、又は、前記応答時間を費やして前記受信したリクエストを処理するよう前記応答性能を低下させる第２の性能低下処理を実行するように構成される
    記憶装置。
  8. 前記第２の性能低下処理は、前記不揮発性メモリに対するアクセスの並列数を減らす処理である、
    請求項７に記載の記憶装置。
  9. 前記ブロック管理処理は、ウェアレベリング又はガベージコレクションである、
    請求項７又は請求項８に記載の記憶装置。
JP2018172756A 2018-09-14 2018-09-14 記憶装置及び情報処理システム Pending JP2020046752A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018172756A JP2020046752A (ja) 2018-09-14 2018-09-14 記憶装置及び情報処理システム
CN201910143422.7A CN110908595B (zh) 2018-09-14 2019-02-26 存储装置及信息处理系统
TW108106682A TWI722392B (zh) 2018-09-14 2019-02-27 記憶裝置
US16/290,633 US11307797B2 (en) 2018-09-14 2019-03-01 Storage device and information processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018172756A JP2020046752A (ja) 2018-09-14 2018-09-14 記憶装置及び情報処理システム

Publications (1)

Publication Number Publication Date
JP2020046752A true JP2020046752A (ja) 2020-03-26

Family

ID=69772935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018172756A Pending JP2020046752A (ja) 2018-09-14 2018-09-14 記憶装置及び情報処理システム

Country Status (4)

Country Link
US (1) US11307797B2 (ja)
JP (1) JP2020046752A (ja)
CN (1) CN110908595B (ja)
TW (1) TWI722392B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11003384B2 (en) 2019-08-30 2021-05-11 Micron Technology, Inc. Scheduling media management operations based on determined host system usage requirements
US11301132B2 (en) * 2019-08-30 2022-04-12 Micron Technology, Inc. Scheduling media management operations based on provided host system usage requirements

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003036205A (ja) * 2001-07-24 2003-02-07 Matsushita Electric Ind Co Ltd 記憶装置
JP2005321959A (ja) * 2004-05-07 2005-11-17 Hitachi Ltd 情報処理装置、情報処理装置の制御方法、及びプログラム
US20160299689A1 (en) * 2015-04-07 2016-10-13 Samsung Electronics Co., Ltd. Operation method of nonvolatile memory system and operation method of user system including the same
JP2017117055A (ja) * 2015-12-22 2017-06-29 株式会社東芝 メモリシステムおよび制御方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4924428A (en) * 1987-12-08 1990-05-08 Northern Telecom Limited Real time digital signal processor idle indicator
US5856786A (en) * 1997-03-05 1999-01-05 Northrop Grumman Corporation Adaptive sleep circuit using network timing feedback
US5784616A (en) * 1997-05-02 1998-07-21 Microsoft Corporation Apparatus and methods for optimally using available computer resources for task execution during idle-time for future task instances exhibiting incremental value with computation
US6009452A (en) * 1997-05-02 1999-12-28 Microsoft Corporation Apparatus and methods for optimally using available computer resources for task execution during idle-time based on probabilistic assessment of future task instances
US5995997A (en) * 1997-05-02 1999-11-30 Microsoft Corporation Apparatus and methods for optimally allocating currently available computer resources to future task instances versus continued execution of current task instances
US6160848A (en) 1998-01-22 2000-12-12 International Business Machines Corp. Conditional replenishment device for a video encoder
US7050203B2 (en) * 2001-06-08 2006-05-23 Kabushiki Kaisha Toshiba Composite apparatus and method for controlling entering of the sleep state
JP3812405B2 (ja) * 2001-10-25 2006-08-23 株式会社日立製作所 ディスクアレイシステム
JP4287435B2 (ja) * 2004-01-07 2009-07-01 パナソニック株式会社 サーバ、機器登録システム
US20050223385A1 (en) * 2004-03-31 2005-10-06 Christof Braun Method and structure for explicit software control of execution of a thread including a helper subthread
US8443373B2 (en) * 2010-01-26 2013-05-14 Microsoft Corporation Efficient utilization of idle resources in a resource manager
KR101702392B1 (ko) * 2010-08-20 2017-02-06 삼성전자주식회사 반도체 저장 장치 및 상기 반도체 저장 장치의 성능 조절 방법
US9009391B2 (en) * 2010-10-25 2015-04-14 Fastor Systems, Inc. Solid state drive architecture
KR101861184B1 (ko) * 2011-11-02 2018-05-28 삼성전자주식회사 스토리지의 동작 성능 조절방법 및 그에 따른 반도체 저장장치
US9285858B2 (en) * 2013-01-29 2016-03-15 Blackberry Limited Methods for monitoring and adjusting performance of a mobile computing device
US20140359196A1 (en) * 2013-05-31 2014-12-04 Daniel J. Ragland On-the-fly performance adjustment for solid state storage devices
KR20150068747A (ko) * 2013-12-12 2015-06-22 삼성전자주식회사 비휘발성 메모리 시스템, 이를 포함하는 모바일 장치 및 비휘발성 메모리 시스템의 동작방법
US9727248B2 (en) * 2014-02-05 2017-08-08 Apple Inc. Dynamic IO operation timeout assignment for a solid state drive
US9400654B2 (en) * 2014-06-27 2016-07-26 Freescale Semiconductor, Inc. System on a chip with managing processor and method therefor
US9934151B2 (en) * 2016-06-28 2018-04-03 Dell Products, Lp System and method for dynamic optimization for burst and sustained performance in solid state drives
US10235178B2 (en) * 2017-06-02 2019-03-19 Microsoft Technology Licensing, Llc Performance scaling for binary translation
US10929285B2 (en) * 2018-02-27 2021-02-23 Western Digital Technologies, Inc. Storage system and method for generating a reverse map during a background operation and storing it in a host memory buffer
KR20200016075A (ko) * 2018-08-06 2020-02-14 에스케이하이닉스 주식회사 메모리 시스템에서의 유효 데이터 탐색 방법 및 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003036205A (ja) * 2001-07-24 2003-02-07 Matsushita Electric Ind Co Ltd 記憶装置
JP2005321959A (ja) * 2004-05-07 2005-11-17 Hitachi Ltd 情報処理装置、情報処理装置の制御方法、及びプログラム
US20160299689A1 (en) * 2015-04-07 2016-10-13 Samsung Electronics Co., Ltd. Operation method of nonvolatile memory system and operation method of user system including the same
JP2017117055A (ja) * 2015-12-22 2017-06-29 株式会社東芝 メモリシステムおよび制御方法

Also Published As

Publication number Publication date
CN110908595A (zh) 2020-03-24
CN110908595B (zh) 2023-12-01
US20200089428A1 (en) 2020-03-19
TWI722392B (zh) 2021-03-21
TW202011197A (zh) 2020-03-16
US11307797B2 (en) 2022-04-19

Similar Documents

Publication Publication Date Title
US11531480B2 (en) Storage device that secures a block for a stream or namespace and system having the storage device
US11474702B2 (en) Storage device that writes data from a host during garbage collection
JP6517684B2 (ja) メモリシステムおよび制御方法
JP6517685B2 (ja) メモリシステムおよび制御方法
KR102094236B1 (ko) 스토리지 디바이스 및 컴퓨터 시스템
JP6785204B2 (ja) メモリシステムおよび制御方法
US11747979B2 (en) Electronic device, computer system, and control method
KR20090109959A (ko) 스토리지 장치
US11899580B2 (en) Cache space management method and apparatus
KR20200110547A (ko) 스토리지 장치 및 스토리지 장치를 포함하는 컴퓨팅 장치
US11307797B2 (en) Storage device and information processing system
US20240020014A1 (en) Method for Writing Data to Solid-State Drive
US10365857B2 (en) Memory system
US20230244383A1 (en) Memory system and method of controlling nonvolatile memory
US11797183B1 (en) Host assisted application grouping for efficient utilization of device resources
JP6721765B2 (ja) メモリシステムおよび制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211005

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220405