JP2020039003A - Electrostatic chuck - Google Patents

Electrostatic chuck Download PDF

Info

Publication number
JP2020039003A
JP2020039003A JP2019220046A JP2019220046A JP2020039003A JP 2020039003 A JP2020039003 A JP 2020039003A JP 2019220046 A JP2019220046 A JP 2019220046A JP 2019220046 A JP2019220046 A JP 2019220046A JP 2020039003 A JP2020039003 A JP 2020039003A
Authority
JP
Japan
Prior art keywords
electrode layer
electrostatic chuck
axis direction
ceramic
dielectric substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019220046A
Other languages
Japanese (ja)
Inventor
大 籾山
Dai Momiyama
大 籾山
佐々木 均
Hitoshi Sasaki
均 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toto Ltd
Original Assignee
Toto Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toto Ltd filed Critical Toto Ltd
Publication of JP2020039003A publication Critical patent/JP2020039003A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

To provide an electrostatic chuck capable of improving RF response while improving in-plane uniformity of plasma density.SOLUTION: An electrostatic chuck includes a ceramic dielectric substrate having first and second principal surfaces, a base plate, a first electrode layer provided in the ceramic dielectric substrate and connected with a high frequency power supply, and a second electrode layer provided in the ceramic dielectric substrate and connected with an adsorption power supply. The first electrode layer is provided between the first and a second principal surfaces in the Z-axis direction, the second electrode layer is provided between the first electrode layer and the first principal surfaces in the Z-axis direction, the first electrode layer has a first face on the first principal surface side, and a second face of the opposite side to the first face, electric power is supplied from the second face side, the distance between the first face and the first principal surface is constant in the Z axis direction, and the distance between the second face and the first face in the Z axis direction at the end of the first electrode layer is smaller than the distance between the second face and the first face in the Z axis direction in the central part of the first electrode layer.SELECTED DRAWING: Figure 2

Description

本発明の態様は、一般的に、静電チャックに関する。   Aspects of the present invention generally relate to electrostatic chucks.

エッチング、CVD(Chemical Vapor Deposition)、スパッタリング、イオン注入、アッシングなどを行うプラズマ処理チャンバ内では、半導体ウェーハやガラス基板などの処理対象物を吸着保持する手段として、静電チャックが用いられている。静電チャックは、内蔵する電極に静電吸着用電力を印加し、シリコンウェーハ等の基板を静電力によって吸着するものである。   2. Description of the Related Art In a plasma processing chamber for performing etching, CVD (Chemical Vapor Deposition), sputtering, ion implantation, ashing, and the like, an electrostatic chuck is used as a means for attracting and holding a processing target such as a semiconductor wafer or a glass substrate. The electrostatic chuck applies electrostatic attraction power to a built-in electrode to attract a substrate such as a silicon wafer by electrostatic force.

プラズマ処理を行う際には、例えば、チャンバ内の上部に設けられた上部電極と、上部電極よりも下方に設けられた下部電極と、にRF(Radio Frequency)電源(高周波電源)から電圧を印加し、プラズマを発生させる。   When performing plasma processing, for example, a voltage is applied from an RF (Radio Frequency) power supply (high-frequency power supply) to an upper electrode provided in an upper part of the chamber and a lower electrode provided below the upper electrode. Then, plasma is generated.

従来の静電チャックでは、静電チャックの下部に設けられるベースプレートを下部電極としてプラズマを発生させていた。しかし、適切な周波数を選択してプラズマ密度のウェーハ面内分布の更なる制御が求められる状況では、このような構成でのプラズマ制御には限界がある。   In a conventional electrostatic chuck, plasma is generated using a base plate provided below the electrostatic chuck as a lower electrode. However, in a situation where an appropriate frequency is selected and further control of the distribution of the plasma density in the wafer surface is required, there is a limit to the plasma control in such a configuration.

そこで、近年、ベースプレートの上に設けられる誘電体層にプラズマ発生用の下部電極を内蔵させて、プラズマ制御性を高める試みがなされている。しかし、誘電体層に下部電極を内蔵させるだけでは、プラズマ密度の面内均一性を十分に得ることができない場合があるという問題がある。   Therefore, in recent years, attempts have been made to improve the plasma controllability by incorporating a lower electrode for plasma generation in a dielectric layer provided on a base plate. However, there is a problem that sufficient in-plane uniformity of the plasma density cannot be sufficiently obtained only by incorporating the lower electrode in the dielectric layer.

また、近年、プラズマ密度の面内均一性の向上に加えて、RF出力の変更などの制御に対する応答性(RF応答性)をより高めることが求められている。   In recent years, in addition to the improvement of the in-plane uniformity of the plasma density, it has been required to further improve the responsiveness (RF responsiveness) to control such as a change in RF output.

特開2008−277847号公報JP 2008-277847 A 特開2011−119654号公報JP 2011-119654 A 特開2004−103648号公報JP 2004-103648 A 特開2016−201411号公報JP-A-2014-201411

本発明は、かかる課題の認識に基づいてなされたものであり、プラズマ密度の面内均一性を高めつつ、RF応答性も高めることができる静電チャックを提供することを目的とする。   The present invention has been made based on the recognition of such a problem, and it is an object of the present invention to provide an electrostatic chuck capable of improving RF uniformity while improving in-plane uniformity of plasma density.

第1の発明は、吸着の対象物が載置される第1主面と、前記第1主面とは反対側の第2主面と、を有するセラミック誘電体基板と、前記セラミック誘電体基板を支持するベースプレートと、前記セラミック誘電体基板の内部に設けられ、高周波電源と接続される少なくとも1つの第1電極層と、前記セラミック誘電体基板の内部に設けられ、吸着用電源と接続される少なくとも1つの第2電極層と、を備え、前記第1電極層は、前記ベースプレートから前記セラミック誘電体基板に向かうZ軸方向において、前記第1主面と前記第2主面との間に設けられ、前記第2電極層は、前記Z軸方向において、前記第1電極層と前記第1主面との間に設けられ、前記第1電極層は、前記第1主面側の第1面と、前記第1面とは反対側の第2面と、を有し、前記第2面側から給電される静電チャックにおいて、前記第1面と前記第1主面との間の前記Z軸方向に沿う距離は一定であり、前記第1電極層の端部における前記第2面と前記第1面との間の前記Z軸方向に沿う距離は、前記第1電極層の中央部における前記第2面と前記第1面との間の前記Z軸方向に沿う距離よりも小さいことを特徴とする静電チャックである。   A first invention is a ceramic dielectric substrate having a first main surface on which an object to be adsorbed is placed, and a second main surface opposite to the first main surface, and the ceramic dielectric substrate. A first electrode layer provided inside the ceramic dielectric substrate and connected to a high-frequency power supply; and a base plate provided inside the ceramic dielectric substrate and connected to a power supply for adsorption. At least one second electrode layer, wherein the first electrode layer is provided between the first main surface and the second main surface in a Z-axis direction from the base plate to the ceramic dielectric substrate. The second electrode layer is provided between the first electrode layer and the first main surface in the Z-axis direction, and the first electrode layer is provided on the first surface on the first main surface side. And a second surface opposite to the first surface. The distance along the Z-axis direction between the first surface and the first main surface in the electrostatic chuck fed from the second surface side is constant, and the distance between the end of the first electrode layer is The distance along the Z-axis direction between the second surface and the first surface is along the Z-axis direction between the second surface and the first surface at the center of the first electrode layer. An electrostatic chuck characterized by being smaller than a distance.

この静電チャックによれば、高周波電源と接続される第1電極層をセラミック誘電体基板の内部に設けることで、例えば、静電チャックよりも上方に設けられるプラズマ発生用の上部電極と第1電極層(下部電極)との間の距離を短くすることができる。これにより、例えば、ベースプレートをプラズマ発生用の下部電極とする場合などに比べて、低い電力でプラズマ密度を高めることができる。また、この静電チャックによれば、第1面と第1主面との間のZ軸方向に沿う距離を一定とすることで、プラズマ密度の面内均一性を向上させることができる。
一般に、交流電流が電極を流れる場合には、電流密度が電極表面で高く、表面から離れると低くなる表皮効果と呼ばれる現象が生じる。交流電流の周波数が高くなるほど電流の表面への集中が大きくなることが知られている。本発明では、第1電極層は高周波電源と接続されるため、第1電極層において表皮効果が生じ、高周波電源から印加された交流電流は、第1電極層の表面を伝って流れると考えられる。この静電チャックによれば、第2面側から高周波電源と接続され給電される第1電極層において、第1電極層の端部における第2面と第1面との間のZ軸方向に沿う距離を、第1電極層の中央部における第2面と第1面との間のZ軸方向に沿う距離よりも小さくしている。そのため、第2面から第1面までの給電距離を短くすることができる。これにより、RF出力の変更などの制御に対する応答性(RF応答性)を高めることができる。
また、従来、誘電体基板の内部に吸着用電源と接続される第2電極層を設けることがなされていた。これに加えて、高周波電源と接続される第1電極層をセラミック誘電体基板の内部に設け、さらに、プラズマ密度を高めるために第1電極層に印加される電源をハイパワー化する場合には特に、第1電極層の発熱によりチャンバ内環境が変化し、プラズマ密度の面内均一性に悪影響が出るという新たな課題を見出した。この静電チャックによれば、第1電極層の端部における第2面と第1面との間のZ軸方向に沿う距離を、第1電極層の中央部における第2面と第1面との間のZ軸方向に沿う距離よりも小さくすることで、冷却機能を有するベースプレート側に位置する第1電極層の第2面の表面積を相対的に大きくすることができる。これにより、第1電極層をより効果的に放熱させることができ、プラズマ密度の面内均一性をより高めることができる。
According to this electrostatic chuck, by providing the first electrode layer connected to the high-frequency power supply inside the ceramic dielectric substrate, for example, the upper electrode for plasma generation provided above the electrostatic chuck and the first electrode layer are provided. The distance to the electrode layer (lower electrode) can be reduced. Thereby, for example, the plasma density can be increased with lower power than when the base plate is used as a lower electrode for plasma generation. According to this electrostatic chuck, the uniformity of the plasma density can be improved by keeping the distance between the first surface and the first main surface along the Z-axis direction constant.
Generally, when an alternating current flows through the electrode, a phenomenon called a skin effect occurs in which the current density is high at the electrode surface and decreases when the electrode is away from the surface. It is known that the higher the frequency of the alternating current, the greater the concentration of the current on the surface. In the present invention, since the first electrode layer is connected to the high-frequency power supply, a skin effect occurs in the first electrode layer, and it is considered that the alternating current applied from the high-frequency power supply flows along the surface of the first electrode layer. . According to this electrostatic chuck, in the first electrode layer that is connected and supplied with the high-frequency power from the second surface side, the Z-axis direction between the second surface and the first surface at the end of the first electrode layer. The distance along the first electrode layer is smaller than the distance along the Z-axis direction between the second surface and the first surface at the center of the first electrode layer. Therefore, the power supply distance from the second surface to the first surface can be reduced. Thereby, responsiveness (RF responsiveness) to control such as a change in RF output can be improved.
Conventionally, a second electrode layer connected to a power supply for suction has been provided inside a dielectric substrate. In addition, when the first electrode layer connected to the high frequency power supply is provided inside the ceramic dielectric substrate, and the power applied to the first electrode layer is increased to increase the plasma density, In particular, the inventors have found a new problem that the environment in the chamber changes due to the heat generated by the first electrode layer, which adversely affects in-plane uniformity of plasma density. According to this electrostatic chuck, the distance along the Z-axis direction between the second surface and the first surface at the end of the first electrode layer is set equal to the distance between the second surface and the first surface at the center of the first electrode layer. Is smaller than the distance along the Z-axis direction, the surface area of the second surface of the first electrode layer located on the base plate side having the cooling function can be relatively increased. Thus, the first electrode layer can be more effectively dissipated, and the in-plane uniformity of the plasma density can be further increased.

第2の発明は、第1の発明において、前記第1電極層の前記第1面の面積の合計は、前記第2電極層の前記第1主面側の面の面積の合計よりも大きいことを特徴とする静電チャックである。   In a second aspect based on the first aspect, a total area of the first surface of the first electrode layer is larger than a total area of the first main surface side of the second electrode layer. An electrostatic chuck characterized by the following.

この静電チャックによれば、第1電極層の第1面の面積の合計を、第2電極層の第1主面側の面の面積の合計よりも大きくすることで、プラズマ密度の面内均一性をさらに高めることができる。   According to this electrostatic chuck, the total area of the first surface of the first electrode layer is made larger than the total area of the surface on the first main surface side of the second electrode layer, so that the in-plane plasma density is reduced. Uniformity can be further improved.

第3の発明は、第1の発明において、前記Z軸方向において、前記第1電極層の一部は、前記第2電極層と重ならないことを特徴とする静電チャックである。   A third invention is the electrostatic chuck according to the first invention, wherein a part of the first electrode layer does not overlap with the second electrode layer in the Z-axis direction.

この静電チャックによれば、Z軸方向において、第1電極層の一部が第2電極層と重ならないようにすることで、プラズマ密度の面内均一性をさらに高めることができる。   According to this electrostatic chuck, the in-plane uniformity of the plasma density can be further improved by preventing a part of the first electrode layer from overlapping with the second electrode layer in the Z-axis direction.

第4の発明は、第1〜第3のいずれか1つの発明において、前記第1電極層の厚さは、前記第2電極層の厚さよりも大きいことを特徴とする静電チャックである。   A fourth invention is the electrostatic chuck according to any one of the first to third inventions, wherein a thickness of the first electrode layer is larger than a thickness of the second electrode layer.

この静電チャックによれば、第1電極層の厚さを、第2電極層の厚さよりも大きくすることで、表皮効果の影響を低減し、プラズマ密度の面内均一性をさらに高めることができる。高周波電源と接続される第1電極層を単純に厚くする場合、RF応答性が悪化する懸念があることを見出した。本発明では、第1電極層の厚さを大きくする一方で、第1電極層の端部における第2面と第1面との間のZ軸方向に沿う距離を、第1電極層の中央部における第2面と第1面との間のZ軸方向に沿う距離よりも小さくしている。したがって、表皮効果の影響を低減しつつ、RF応答性の低下を抑制することができる。   According to this electrostatic chuck, by making the thickness of the first electrode layer larger than the thickness of the second electrode layer, the influence of the skin effect can be reduced, and the in-plane uniformity of the plasma density can be further increased. it can. It has been found that when the first electrode layer connected to the high-frequency power supply is simply thickened, there is a concern that RF responsiveness may be deteriorated. In the present invention, while increasing the thickness of the first electrode layer, the distance along the Z-axis direction between the second surface and the first surface at the end of the first electrode layer is set at the center of the first electrode layer. The distance between the second surface and the first surface of the portion along the Z-axis direction is smaller. Therefore, it is possible to suppress the decrease in the RF responsiveness while reducing the influence of the skin effect.

第5の発明は、第1〜第4のいずれか1つの発明において、前記第1電極層の中央部における前記第2面と前記第1面との間の前記Z軸方向に沿う距離は、1μm以上500μm以下であることを特徴とする静電チャックである。   In a fifth aspect based on any one of the first to fourth aspects, a distance along the Z-axis direction between the second surface and the first surface at a central portion of the first electrode layer is: An electrostatic chuck having a thickness of 1 μm or more and 500 μm or less.

この静電チャックによれば、第1電極層の中央部における第2面と第1面との間のZ軸方向に沿う距離(中央部における第1電極層の厚さ)をこの範囲とすることで、表皮効果の影響を低減し、プラズマ密度の面内均一性をさらに高めるとともに、RF応答性の低下を抑制することができる。   According to this electrostatic chuck, the distance between the second surface and the first surface at the center of the first electrode layer along the Z-axis direction (the thickness of the first electrode layer at the center) is defined as this range. Thus, the influence of the skin effect can be reduced, the in-plane uniformity of the plasma density can be further increased, and the decrease in the RF responsiveness can be suppressed.

第6の発明は、第5の発明において、前記第1電極層の中央部における前記第2面と前記第1面との間の前記Z軸方向に沿う距離は、10μm以上100μm以下であることを特徴とする静電チャックである。   In a sixth aspect based on the fifth aspect, the distance along the Z-axis direction between the second surface and the first surface at the center of the first electrode layer is not less than 10 μm and not more than 100 μm. An electrostatic chuck characterized by the following.

この静電チャックによれば、第1電極層の中央部における第2面と第1面との間のZ軸方向に沿う距離(中央部における第1電極層の厚さ)をこの範囲とすることで、表皮効果の影響を低減し、プラズマ密度の面内均一性をより一層高めるとともに、RF応答性の低下を抑制することができる。   According to this electrostatic chuck, the distance between the second surface and the first surface at the center of the first electrode layer along the Z-axis direction (the thickness of the first electrode layer at the center) is defined as this range. Thereby, the influence of the skin effect can be reduced, the in-plane uniformity of the plasma density can be further increased, and the decrease in the RF responsiveness can be suppressed.

第7の発明は、第1〜第6のいずれか1つの発明において、前記第1電極層は、Ag、Pd、及びPtの少なくともいずれかを含むことを特徴とする静電チャックである。   A seventh invention is the electrostatic chuck according to any one of the first to sixth inventions, wherein the first electrode layer contains at least one of Ag, Pd, and Pt.

このように、実施形態に係る静電チャックによれば、例えば、Ag、Pd、及びPtなどの金属を含む第1電極層を用いることができる。   As described above, according to the electrostatic chuck according to the embodiment, for example, the first electrode layer including a metal such as Ag, Pd, and Pt can be used.

第8の発明は、第1〜第7のいずれか1つの発明において、前記第1電極層は、金属とセラミックスとのサーメットからなることを特徴とする静電チャックである。   An eighth invention is the electrostatic chuck according to any one of the first to seventh inventions, wherein the first electrode layer is made of a cermet of a metal and a ceramic.

この静電チャックによれば、第1電極層をサーメットで形成することで、第1電極層とセラミック誘電体基板との密着性を高めることができるとともに、第1電極層の強度を高めることができる。   According to this electrostatic chuck, by forming the first electrode layer by cermet, the adhesion between the first electrode layer and the ceramic dielectric substrate can be increased, and the strength of the first electrode layer can be increased. it can.

第9の発明は、第8の発明において、前記セラミックスは、前記セラミック誘電体基板に含まれるセラミックスと同じ元素を含むことを特徴とする静電チャックである。   A ninth invention is the electrostatic chuck according to the eighth invention, wherein the ceramic contains the same element as the ceramic contained in the ceramic dielectric substrate.

この静電チャックによれば、第1電極層をセラミック誘電体基板に含まれるセラミックスと同じ元素を含むセラミックスのサーメットで形成することで、第1電極層の熱膨張率とセラミック誘電体基板の熱膨張率との差を小さくすることができる。これにより、第1電極層とセラミック誘電体基板との密着性を高め、剥離等の不具合を抑制できる。   According to this electrostatic chuck, the first electrode layer is formed of a ceramic cermet containing the same element as the ceramic contained in the ceramic dielectric substrate, so that the coefficient of thermal expansion of the first electrode layer and the thermal expansion coefficient of the ceramic dielectric substrate are increased. The difference from the expansion coefficient can be reduced. Thereby, the adhesion between the first electrode layer and the ceramic dielectric substrate can be increased, and defects such as peeling can be suppressed.

第10の発明は、第8の発明において、前記セラミックスは、前記セラミック誘電体基板に含まれるセラミックスとは異なる元素を含むことを特徴とする静電チャックである。   A tenth invention is the electrostatic chuck according to the eighth invention, wherein the ceramic contains an element different from the ceramic contained in the ceramic dielectric substrate.

このように、実施形態に係る静電チャックによれば、第1電極層をセラミック誘電体基板に含まれるセラミックスとは異なる元素を含むセラミックスのサーメットで形成することで熱特性、機械特性、電気特性などを任意に設計することができる。   As described above, according to the electrostatic chuck according to the embodiment, the first electrode layer is formed of the ceramic cermet containing an element different from the ceramic included in the ceramic dielectric substrate, so that the thermal characteristics, the mechanical characteristics, and the electrical characteristics are obtained. Can be arbitrarily designed.

第11の発明は、第1〜第10のいずれか1つの発明において、前記第1電極層は、金属とセラミックスとを含み、前記第2電極層は、金属とセラミックスとを含み、前記第1電極層に含まれる前記金属の体積と前記セラミックスの体積との合計に対する前記金属の体積の割合は、前記第2電極層に含まれる前記金属の体積と前記セラミックスの体積との合計に対する前記金属の体積の割合よりも大きいことを特徴とする静電チャックである。   In an eleventh aspect based on any one of the first to tenth aspects, the first electrode layer includes a metal and a ceramic, the second electrode layer includes a metal and a ceramic, The ratio of the volume of the metal to the sum of the volume of the metal and the volume of the ceramic included in the electrode layer is determined by the ratio of the volume of the metal to the total of the volume of the metal and the volume of the ceramic included in the second electrode layer. An electrostatic chuck characterized by being larger than a volume ratio.

この静電チャックによれば、第1電極層に含まれる金属の割合を第2電極層に含まれる金属の割合よりも大きくすることで、例えば、高周波電源から電圧が印加される第1電極層の電気抵抗をより小さくすることができ、プラズマ密度の面内均一性及びRF応答性を高めることができる。   According to this electrostatic chuck, by making the ratio of the metal included in the first electrode layer larger than the ratio of the metal included in the second electrode layer, for example, the first electrode layer to which a voltage is applied from a high-frequency power supply Can be further reduced, and in-plane uniformity of plasma density and RF responsiveness can be improved.

第12の発明は、第1〜第10のいずれか1つの発明において、前記第1電極層は、金属とセラミックスとを含み、前記第2電極層は、金属とセラミックスとを含み、前記第1電極層に含まれる前記金属の体積は、前記第2電極層に含まれる前記金属の体積よりも大きいことを特徴とする静電チャックである。   In a twelfth aspect based on any one of the first to tenth aspects, the first electrode layer includes a metal and a ceramic, the second electrode layer includes a metal and a ceramic, In the electrostatic chuck, a volume of the metal included in the electrode layer is larger than a volume of the metal included in the second electrode layer.

この静電チャックによれば、第1電極層に含まれる金属の体積を第2電極層に含まれる金属の体積よりも大きくすることで、例えば、高周波電源から電圧が印加される第1電極層の電気抵抗をより小さくすることができ、プラズマ密度の面内均一性及びRF応答性を高めることができる。   According to this electrostatic chuck, by making the volume of the metal contained in the first electrode layer larger than the volume of the metal contained in the second electrode layer, for example, the first electrode layer to which a voltage is applied from a high frequency power supply Can be further reduced, and in-plane uniformity of plasma density and RF responsiveness can be improved.

第13の発明は、第1〜第12のいずれか1つの発明において、前記セラミック誘電体基板は、酸化アルミニウムを含み、前記セラミック誘電体基板における前記酸化アルミニウムの濃度は、90質量%以上であることを特徴とする静電チャックである。   In a thirteenth aspect based on any one of the first to twelfth aspects, the ceramic dielectric substrate contains aluminum oxide, and the concentration of the aluminum oxide in the ceramic dielectric substrate is 90% by mass or more. An electrostatic chuck characterized in that:

この静電チャックによれば、高純度の酸化アルミニウムを用いることで、セラミック誘電体基板の耐プラズマ性を向上させることができる。   According to this electrostatic chuck, plasma resistance of the ceramic dielectric substrate can be improved by using high-purity aluminum oxide.

第14の発明は、第1〜第13のいずれか1つの発明において、前記第1電極層と前記第2電極層との間の前記Z軸方向に沿う距離は、前記第1主面と前記第2電極層との間の前記Z軸方向に沿う距離よりも大きいことを特徴とする静電チャックである。   In a fourteenth aspect based on any one of the first to thirteenth aspects, a distance between the first electrode layer and the second electrode layer along the Z-axis direction is equal to the distance between the first main surface and the first principal surface. An electrostatic chuck, wherein the distance is larger than a distance along a Z-axis direction between the second electrode layer and the second electrode layer.

この静電チャックによれば、第1電極層と第2電極層との間のZ軸に沿う距離を第1主面と第2電極層との間のZ軸に沿う距離よりも大きくすることで、高周波電源から電圧が印加された場合でも第1電極層と第2電極層との間の短絡や絶縁破壊などの不具合の発生をより効果的に抑制することができる。   According to this electrostatic chuck, the distance along the Z axis between the first electrode layer and the second electrode layer is made larger than the distance along the Z axis between the first main surface and the second electrode layer. Thus, even when a voltage is applied from a high-frequency power supply, it is possible to more effectively suppress the occurrence of problems such as a short circuit and dielectric breakdown between the first electrode layer and the second electrode layer.

第15の発明は、第1〜第14のいずれか1つの発明において、前記端部の幅は、前記第1電極層の前記中央部における前記第2面と前記第1面との間の前記Z軸方向に沿う距離よりも大きいことを特徴とする静電チャックである。   In a fifteenth aspect based on any one of the first to fourteenth aspects, the width of the end portion is set between the second surface and the first surface in the central portion of the first electrode layer. An electrostatic chuck characterized by being longer than a distance along the Z-axis direction.

この静電チャックによれば、第1電極層の端部の幅を第1電極層の中央部における第2面と第1面との間のZ軸方向に沿う距離(すなわち、第1電極層の中央部における厚さ)よりも大きくすることで、給電距離を短くすることができる。これにより、RF出力の変更などの制御に対する応答性(RF応答性)をより高めることができる。   According to this electrostatic chuck, the width of the end of the first electrode layer is set to the distance along the Z-axis direction between the second surface and the first surface at the center of the first electrode layer (that is, the first electrode layer). (Thickness at the central part of the sheet)), the power supply distance can be shortened. Thereby, the responsiveness (RF responsiveness) to the control such as the change of the RF output can be further improved.

本発明の態様によれば、プラズマ密度の面内均一性を高めつつ、RF応答性も高めることができる静電チャックが提供される。   According to an aspect of the present invention, there is provided an electrostatic chuck capable of enhancing RF responsiveness while improving in-plane uniformity of plasma density.

実施形態に係る静電チャックを模式的に表す断面図である。FIG. 2 is a cross-sectional view schematically illustrating the electrostatic chuck according to the embodiment. 実施形態に係る静電チャックの一部を拡大して模式的に表す断面図である。FIG. 3 is a cross-sectional view schematically illustrating an enlarged part of the electrostatic chuck according to the embodiment. 図3(a)及び図3(b)は、実施形態に係る静電チャックの第1電極層の変形例を模式的に表す断面図である。FIGS. 3A and 3B are cross-sectional views schematically illustrating a modification of the first electrode layer of the electrostatic chuck according to the embodiment. 図4(a)及び図4(b)は、実施形態に係る静電チャックの一部を模式的に表す平面図である。FIGS. 4A and 4B are plan views schematically illustrating a part of the electrostatic chuck according to the embodiment. 図5(a)及び図5(b)は、実施形態に係る静電チャックの一部を模式的に表す平面図である。FIGS. 5A and 5B are plan views schematically showing a part of the electrostatic chuck according to the embodiment. 図6(a)及び図6(b)は、実施形態に係る静電チャックの一部を模式的に表す平面図である。FIGS. 6A and 6B are plan views schematically illustrating a part of the electrostatic chuck according to the embodiment. 図7(a)及び図7(b)は、実施形態に係る静電チャックの一部を模式的に表す平面図である。7A and 7B are plan views schematically illustrating a part of the electrostatic chuck according to the embodiment. 実施形態に係る静電チャックを備えたウェーハ処理装置を模式的に表す断面図である。1 is a cross-sectional view schematically illustrating a wafer processing apparatus including an electrostatic chuck according to an embodiment. 図9(a)〜図9(d)は、実施形態に係る第1電極層の端部を拡大して模式的に表す断面図である。FIGS. 9A to 9D are cross-sectional views schematically illustrating an enlarged end portion of the first electrode layer according to the embodiment.

以下、本発明の実施の形態について図面を参照しつつ説明する。なお、各図面中、同様の構成要素には同一の符号を付して詳細な説明は適宜省略する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In each of the drawings, similar components are denoted by the same reference numerals, and detailed description will be omitted as appropriate.

図1は、実施形態に係る静電チャックを例示する模式的断面図である。
図1に表したように、静電チャック100は、セラミック誘電体基板10と、第1電極層11と、第2電極層12と、ベースプレート50と、を備える。
FIG. 1 is a schematic sectional view illustrating the electrostatic chuck according to the embodiment.
As shown in FIG. 1, the electrostatic chuck 100 includes a ceramic dielectric substrate 10, a first electrode layer 11, a second electrode layer 12, and a base plate 50.

セラミック誘電体基板10は、例えば焼結セラミックによる平板状の基材である。例えば、セラミック誘電体基板10は、酸化アルミニウム(アルミナ:Al)を含む。例えば、セラミック誘電体基板10は、高純度の酸化アルミニウムで形成される。セラミック誘電体基板10における酸化アルミニウムの濃度は、例えば、90質量パーセント(mass%)以上100mass%以下、好ましくは、95質量パーセント(mass%)以上100mass%以下、より好ましくは、99質量パーセント(mass%)以上100mass%以下である。高純度の酸化アルミニウムを用いることで、セラミック誘電体基板10の耐プラズマ性を向上させることができる。なお、酸化アルミニウムの濃度は、蛍光X線分析などにより測定することができる。 The ceramic dielectric substrate 10 is a flat base material made of, for example, a sintered ceramic. For example, the ceramic dielectric substrate 10 includes aluminum oxide (alumina: Al 2 O 3 ). For example, the ceramic dielectric substrate 10 is formed of high-purity aluminum oxide. The concentration of aluminum oxide in the ceramic dielectric substrate 10 is, for example, 90% by mass (mass%) or more and 100% by mass or less, preferably 95% by mass (mass%) or more and 100% by mass or less, and more preferably 99% by mass (mass%) or less. %) To 100 mass% or less. By using high-purity aluminum oxide, the plasma resistance of the ceramic dielectric substrate 10 can be improved. Note that the concentration of aluminum oxide can be measured by X-ray fluorescence analysis or the like.

セラミック誘電体基板10は、第1主面10aと、第2主面10bと、を有する。第1主面10aは、吸着の対象物Wが載置される面である。第2主面10bは、第1主面10aとは反対側の面である。吸着の対象物Wは、例えば、シリコンウェーハなどの半導体基板である。   The ceramic dielectric substrate 10 has a first main surface 10a and a second main surface 10b. The first main surface 10a is a surface on which the suction target W is placed. The second main surface 10b is a surface opposite to the first main surface 10a. The suction target W is, for example, a semiconductor substrate such as a silicon wafer.

なお、本願明細書において、ベースプレート50からセラミック誘電体基板10に向かう方向をZ軸方向とする。Z軸方向は、例えば、各図に例示する通り、第1主面10aと第2主面10bとを結ぶ方向である。Z軸方向は、例えば、第1主面10a及び第2主面10bに対して略垂直な方向である。Z軸方向と直交する方向の1つをX軸方向、Z軸方向及びX軸方向に直交する方向をY軸方向ということにする。本願明細書において、「面内」とは、例えばX−Y平面内である。   In the present specification, the direction from the base plate 50 to the ceramic dielectric substrate 10 is defined as a Z-axis direction. The Z-axis direction is, for example, a direction connecting the first main surface 10a and the second main surface 10b as illustrated in each drawing. The Z-axis direction is, for example, a direction substantially perpendicular to the first main surface 10a and the second main surface 10b. One direction orthogonal to the Z-axis direction is referred to as an X-axis direction, and a direction orthogonal to the Z-axis direction and the X-axis direction is referred to as a Y-axis direction. In the specification of the present application, “in the plane” is, for example, in the XY plane.

セラミック誘電体基板10の内部には、第1電極層11及び第2電極層12が設けられる。第1電極層11及び第2電極層12は、第1主面10aと、第2主面10bと、の間に設けられる。すなわち、第1電極層11及び第2電極層12は、セラミック誘電体基板10の中に挿入されるように設けられる。第1電極層11及び第2電極層12は、例えば、セラミック誘電体基板10に一体焼結されることで内蔵されてもよい。   A first electrode layer 11 and a second electrode layer 12 are provided inside the ceramic dielectric substrate 10. The first electrode layer 11 and the second electrode layer 12 are provided between the first main surface 10a and the second main surface 10b. That is, the first electrode layer 11 and the second electrode layer 12 are provided so as to be inserted into the ceramic dielectric substrate 10. The first electrode layer 11 and the second electrode layer 12 may be embedded in the ceramic dielectric substrate 10, for example, by being integrally sintered.

第1電極層11は、Z軸方向において、第1主面10aと第2主面10bとの間に位置する。第2電極層12は、Z軸方向において、第1主面10aと第1電極層11との間に位置する。換言すれば、第1電極層11は、Z軸方向において、第2電極層12と第2主面10bとの間に位置する。   The first electrode layer 11 is located between the first main surface 10a and the second main surface 10b in the Z-axis direction. The second electrode layer 12 is located between the first main surface 10a and the first electrode layer 11 in the Z-axis direction. In other words, the first electrode layer 11 is located between the second electrode layer 12 and the second main surface 10b in the Z-axis direction.

このように、第1電極層11をセラミック誘電体基板10の内部に設けることで、静電チャック100よりも上方に設けられる上部電極(図8の上部電極510)と第1電極層11(下部電極)との間の距離を短くすることができる。これにより、例えば、ベースプレート50を下部電極とする場合などに比べて、低い電力でプラズマ密度を高めることができる。換言すれば、高いプラズマ密度を得るために必要となる電力を低減させることができる。   By providing the first electrode layer 11 inside the ceramic dielectric substrate 10 in this manner, the upper electrode (the upper electrode 510 in FIG. 8) provided above the electrostatic chuck 100 and the first electrode layer 11 (the lower electrode) Electrode) can be shortened. Thus, for example, the plasma density can be increased with lower power than when the base plate 50 is used as the lower electrode. In other words, the power required to obtain a high plasma density can be reduced.

第1電極層11及び第2電極層12の形状は、セラミック誘電体基板10の第1主面10a及び第2主面10bに沿った薄膜状である。第1電極層11及び第2電極層12の断面形状については、後述する。   The shape of the first electrode layer 11 and the second electrode layer 12 is a thin film along the first main surface 10a and the second main surface 10b of the ceramic dielectric substrate 10. The cross-sectional shapes of the first electrode layer 11 and the second electrode layer 12 will be described later.

第1電極層11は、高周波電源(図8の高周波電源504)と接続される。上部電極(図8の上部電極510)及び第1電極層11に高周波電源から電圧(高周波電圧)が印加されることで、処理容器501内部においてプラズマが発生する。第1電極層11は、換言すれば、プラズマを発生させるための下部電極である。高周波電源は、高周波のAC(交流)電流を第1電極層11に供給する。ここでいう「高周波」は、例えば、200kHz以上である。   The first electrode layer 11 is connected to a high-frequency power supply (the high-frequency power supply 504 in FIG. 8). When a voltage (high-frequency voltage) is applied to the upper electrode (the upper electrode 510 in FIG. 8) and the first electrode layer 11 from a high-frequency power supply, plasma is generated inside the processing container 501. The first electrode layer 11 is, in other words, a lower electrode for generating plasma. The high-frequency power supply supplies a high-frequency AC (alternating current) to the first electrode layer 11. The “high frequency” here is, for example, 200 kHz or more.

第1電極層11は、例えば、金属製である。第1電極層11は、例えば、Ag、Pd、及びPtの少なくともいずれかを含む。第1電極層11は、例えば、金属とセラミックスとを含んでいてもよい。第1電極層11は、例えば、金属とセラミックスとのサーメットからなるものであってもよい。サーメットは、金属とセラミックス(酸化物、炭化物など)とを含む複合材料である。第1電極層11をサーメットで形成することで、第1電極層11とセラミック誘電体基板10との密着性を高めることができる。また、第1電極層11の強度を高めることができる。   The first electrode layer 11 is made of, for example, a metal. The first electrode layer 11 includes, for example, at least one of Ag, Pd, and Pt. The first electrode layer 11 may include, for example, a metal and a ceramic. The first electrode layer 11 may be made of, for example, a cermet of a metal and a ceramic. Cermet is a composite material containing a metal and a ceramic (oxide, carbide, etc.). By forming the first electrode layer 11 by cermet, the adhesion between the first electrode layer 11 and the ceramic dielectric substrate 10 can be increased. Further, the strength of the first electrode layer 11 can be increased.

サーメットに含まれる金属は、例えば、Ag、Pd、及びPtの少なくともいずれかを含む。また、サーメットに含まれるセラミックスは、例えば、セラミック誘電体基板10に含まれるセラミックスと同じ元素を含む。第1電極層11を、セラミック誘電体基板10に含まれるセラミックスと同じ元素を含むセラミックスのサーメットで形成することで、第1電極層11の熱膨張率とセラミック誘電体基板10の熱膨張率との差を小さくすることができる。これにより、第1電極層11とセラミック誘電体基板10との密着性を高め、剥離等の不具合を抑制できる。なお、サーメットに含まれるセラミックスは、セラミック誘電体基板10に含まれるセラミックスとは異なる元素を含んでもよい。   The metal contained in the cermet includes, for example, at least one of Ag, Pd, and Pt. The ceramic contained in the cermet contains, for example, the same element as the ceramic contained in the ceramic dielectric substrate 10. By forming the first electrode layer 11 with a ceramic cermet containing the same element as the ceramic contained in the ceramic dielectric substrate 10, the coefficient of thermal expansion of the first electrode layer 11 and the coefficient of thermal expansion of the ceramic dielectric substrate 10 can be reduced. Can be reduced. Thereby, the adhesion between the first electrode layer 11 and the ceramic dielectric substrate 10 can be enhanced, and problems such as peeling can be suppressed. The ceramic contained in the cermet may contain an element different from the ceramic contained in the ceramic dielectric substrate 10.

第2電極層12は、吸着用電源(図8の吸着用電源505)と接続される。静電チャック100は、吸着用電源から第2電極層12に電圧(吸着用電圧)を印加することによって、第2電極層12の第1主面10a側に電荷を発生させ、静電力によって対象物Wを吸着保持する。換言すれば、第2電極層12は、対象物Wを吸着させるための吸着電極である。吸着用電源は、直流(DC)電流またはAC電流を第2電極層12に供給する。吸着用電源は、例えば、DC電源である。吸着用電源は、例えば、AC電源であってもよい。   The second electrode layer 12 is connected to a power supply for suction (a power supply for suction 505 in FIG. 8). The electrostatic chuck 100 generates an electric charge on the first main surface 10a side of the second electrode layer 12 by applying a voltage (adsorption voltage) to the second electrode layer 12 from a power supply for adsorption, and applies an electrostatic force to the target. The object W is held by suction. In other words, the second electrode layer 12 is an adsorption electrode for adsorbing the target object W. The power supply for suction supplies a direct current (DC) current or an AC current to the second electrode layer 12. The power supply for suction is, for example, a DC power supply. The suction power supply may be, for example, an AC power supply.

第2電極層12は、例えば、金属製である。第2電極層12は、例えば、Ag、Pd、Pt、Mo、及びWの少なくともいずれかを含む。第2電極層12は、例えば、金属とセラミックスとを含んでいてもよい。   The second electrode layer 12 is made of, for example, a metal. The second electrode layer 12 includes, for example, at least one of Ag, Pd, Pt, Mo, and W. The second electrode layer 12 may include, for example, a metal and a ceramic.

第1電極層11が金属とセラミックスとを含み、第2電極層12が金属とセラミックスとを含む場合、第1電極層11に含まれる金属の体積とセラミックスの体積との合計に対する金属の体積の割合は、第2電極層12に含まれる金属の体積とセラミックスの体積との合計に対する金属の体積の割合よりも大きいことが好ましい。   When the first electrode layer 11 includes a metal and a ceramic, and the second electrode layer 12 includes a metal and a ceramic, the volume of the metal with respect to the sum of the volume of the metal and the volume of the ceramic included in the first electrode layer 11. The ratio is preferably larger than the ratio of the volume of the metal to the sum of the volume of the metal contained in the second electrode layer 12 and the volume of the ceramic.

このように、第1電極層11に含まれる金属の割合を第2電極層12に含まれる金属の割合よりも大きくすることで、例えば、高周波電源から電圧が印加される第1電極層11の電気抵抗をより小さくすることができ、プラズマ密度の面内均一性及びRF応答性を高めることができる。   As described above, by increasing the ratio of the metal included in the first electrode layer 11 to the ratio of the metal included in the second electrode layer 12, for example, the first electrode layer 11 to which a voltage is applied from a high-frequency power source can be used. Electric resistance can be further reduced, and in-plane uniformity of plasma density and RF responsiveness can be improved.

実施形態において、金属の体積とセラミックスの体積との合計に対する金属の体積の割合は、SEM−EDX(Energy Dispersive X-ray Spectroscopy)により第1電極層11及び第2電極層12の断面を観察し、画像解析により求めることができる。より具体的には、第1電極層11及び第2電極層12の断面SEM−EDX画像を取得し、EDX成分分析によってセラミックスと金属とに分類し、セラミックスと金属との面積比率を画像解析により求めることで、金属の体積とセラミックスの体積との合計に対する金属の体積の割合を算出することができる。   In the embodiment, the ratio of the volume of the metal to the sum of the volume of the metal and the volume of the ceramic is determined by observing the cross sections of the first electrode layer 11 and the second electrode layer 12 by SEM-EDX (Energy Dispersive X-ray Spectroscopy). Can be determined by image analysis. More specifically, a cross-sectional SEM-EDX image of the first electrode layer 11 and the second electrode layer 12 is obtained, classified into ceramics and metal by EDX component analysis, and the area ratio between ceramics and metal is analyzed by image analysis. By calculating, the ratio of the volume of the metal to the sum of the volume of the metal and the volume of the ceramics can be calculated.

第1電極層11が金属とセラミックスとを含み、第2電極層12が金属とセラミックスとを含む場合、第1電極層11に含まれる金属の体積は、第2電極層12に含まれる金属の体積よりも大きいことも好ましい。   When the first electrode layer 11 includes a metal and a ceramic, and the second electrode layer 12 includes a metal and a ceramic, the volume of the metal included in the first electrode layer 11 is equal to the volume of the metal included in the second electrode layer 12. It is also preferred that it be larger than the volume.

このように、第1電極層11に含まれる金属の体積を第2電極層12に含まれる金属の体積よりも大きくすることで、例えば、高周波電源から電圧が印加される第1電極層11の電気抵抗をより小さくすることができ、プラズマ密度の面内均一性及びRF応答性を高めることができる。   As described above, by making the volume of the metal included in the first electrode layer 11 larger than the volume of the metal included in the second electrode layer 12, for example, the first electrode layer 11 to which a voltage is applied from a high-frequency power source is used. Electric resistance can be further reduced, and in-plane uniformity of plasma density and RF responsiveness can be improved.

第2電極層12には、セラミック誘電体基板10の第2主面10b側に延びる接続部20が設けられている。接続部20は、例えば、第2電極層12と導通するビア(中実型)やビアホール(中空型)である。接続部20は、ロウ付けなどの適切な方法によって接続された金属端子でもよい。   The second electrode layer 12 is provided with a connection portion 20 extending toward the second main surface 10 b of the ceramic dielectric substrate 10. The connection portion 20 is, for example, a via (solid type) or a via hole (hollow type) that is electrically connected to the second electrode layer 12. The connection part 20 may be a metal terminal connected by an appropriate method such as brazing.

ベースプレート50は、セラミック誘電体基板10を支持する部材である。セラミック誘電体基板10は、接着部材60によってベースプレート50の上に固定される。接着部材60としては、例えばシリコーン接着剤が用いられる。   The base plate 50 is a member that supports the ceramic dielectric substrate 10. The ceramic dielectric substrate 10 is fixed on the base plate 50 by an adhesive member 60. As the bonding member 60, for example, a silicone adhesive is used.

ベースプレート50は、例えば、アルミニウムなどの金属製である。ベースプレート50は、例えば、セラミック製であってもよい。ベースプレート50は、例えば、上部50aと下部50bとに分けられており、上部50aと下部50bとの間に連通路55が設けられている。連通路55の一端側は、入力路51に接続され、連通路55の他端側は、出力路52に接続される。   The base plate 50 is made of, for example, a metal such as aluminum. The base plate 50 may be made of, for example, ceramic. The base plate 50 is, for example, divided into an upper part 50a and a lower part 50b, and a communication path 55 is provided between the upper part 50a and the lower part 50b. One end of the communication path 55 is connected to the input path 51, and the other end of the communication path 55 is connected to the output path 52.

ベースプレート50は、静電チャック100の温度調整を行う役目も果たす。例えば、静電チャック100を冷却する場合には、入力路51からヘリウムガスなどの冷却媒体を流入し、連通路55を通過させ、出力路52から流出させる。これにより、冷却媒体によってベースプレート50の熱を吸収し、その上に取り付けられたセラミック誘電体基板10を冷却することができる。一方、静電チャック100を保温する場合には、連通路55内に保温媒体を入れることも可能である。セラミック誘電体基板10やベースプレート50に発熱体を内蔵させることも可能である。ベースプレート50やセラミック誘電体基板10の温度を調整することで、静電チャック100によって吸着保持される対象物Wの温度を調整することができる。   The base plate 50 also serves to adjust the temperature of the electrostatic chuck 100. For example, when cooling the electrostatic chuck 100, a cooling medium such as helium gas flows in from the input path 51, passes through the communication path 55, and flows out from the output path 52. Thereby, the heat of the base plate 50 is absorbed by the cooling medium, and the ceramic dielectric substrate 10 mounted thereon can be cooled. On the other hand, when keeping the temperature of the electrostatic chuck 100, it is also possible to put a heating medium in the communication path 55. A heating element can be built in the ceramic dielectric substrate 10 or the base plate 50. By adjusting the temperatures of the base plate 50 and the ceramic dielectric substrate 10, the temperature of the target object W sucked and held by the electrostatic chuck 100 can be adjusted.

この例では、セラミック誘電体基板10の第1主面10a側に、溝14が設けられている。溝14は、第1主面10aから第2主面10bに向かう方向(Z軸方向)に窪み、X−Y平面内において連続して延びている。溝14が設けられていない部分を凸部13とすると、対象物Wは、凸部13に載置される。第1主面10aは、対象物Wの裏面と接する面である。すなわち、第1主面10aは、凸部13の上面を含む平面である。静電チャック100に載置された対象物Wの裏面と溝14との間に空間が形成される。   In this example, a groove 14 is provided on the first main surface 10a side of the ceramic dielectric substrate 10. The groove 14 is depressed in a direction (Z-axis direction) from the first main surface 10a toward the second main surface 10b, and extends continuously in the XY plane. Assuming that a portion where the groove 14 is not provided is the protrusion 13, the object W is placed on the protrusion 13. The first main surface 10a is a surface that is in contact with the back surface of the object W. That is, the first main surface 10 a is a plane including the upper surface of the convex portion 13. A space is formed between the back surface of the object W placed on the electrostatic chuck 100 and the groove 14.

セラミック誘電体基板10は、溝14と接続された貫通孔15を有する。貫通孔15は、第2主面10bから第1主面10aにかけて設けられる。すなわち、貫通孔15は、第2主面10bから第1主面10aまでZ軸方向に延び、セラミック誘電体基板10を貫通する。   The ceramic dielectric substrate 10 has a through hole 15 connected to the groove 14. The through hole 15 is provided from the second main surface 10b to the first main surface 10a. That is, the through hole 15 extends in the Z-axis direction from the second main surface 10b to the first main surface 10a, and penetrates through the ceramic dielectric substrate 10.

凸部13の高さ(溝14の深さ)、凸部13及び溝14の面積比率、形状等を適宜選択することで、対象物Wの温度や対象物Wに付着するパーティクルを好ましい状態にコントロールすることができる。   By appropriately selecting the height of the protrusion 13 (depth of the groove 14), the area ratio of the protrusion 13 and the groove 14, the shape, and the like, the temperature of the target object W and the particles adhering to the target object W are brought into a preferable state. You can control.

ベースプレート50には、ガス導入路53が設けられる。ガス導入路53は、例えば、ベースプレート50を貫通するように設けられる。ガス導入路53は、ベースプレート50を貫通せず、他のガス導入路53の途中から分岐してセラミック誘電体基板10側まで設けられていてもよい。また、ガス導入路53は、ベースプレート50の複数箇所に設けられてもよい。   The base plate 50 is provided with a gas introduction path 53. The gas introduction path 53 is provided, for example, so as to penetrate the base plate 50. The gas introduction path 53 does not penetrate the base plate 50, and may be branched from the middle of another gas introduction path 53 and provided to the ceramic dielectric substrate 10 side. Further, the gas introduction paths 53 may be provided at a plurality of locations on the base plate 50.

ガス導入路53は、貫通孔15と連通する。すなわち、ガス導入路53に流入した伝達ガス(ヘリウム(He)等)は、ガス導入路53を通過した後に、貫通孔15に流入する。   The gas introduction path 53 communicates with the through hole 15. That is, the transfer gas (such as helium (He)) flowing into the gas introduction path 53 flows into the through hole 15 after passing through the gas introduction path 53.

貫通孔15に流入した伝達ガスは、貫通孔15を通過した後に、対象物Wと溝14との間に設けられた空間に流入する。これにより、対象物Wを伝達ガスによって直接冷却することができる。   The transmission gas flowing into the through hole 15 flows into the space provided between the object W and the groove 14 after passing through the through hole 15. Thereby, the object W can be directly cooled by the transmission gas.

図2は、実施形態に係る静電チャックの一部を拡大して模式的に表す断面図である。
図3(a)及び図3(b)は、実施形態に係る静電チャックの第1電極層の変形例を模式的に表す断面図である。
図2は、図1に示す領域R1を拡大して示す。
FIG. 2 is an enlarged cross-sectional view schematically illustrating a part of the electrostatic chuck according to the embodiment.
FIGS. 3A and 3B are cross-sectional views schematically illustrating a modification of the first electrode layer of the electrostatic chuck according to the embodiment.
FIG. 2 shows the region R1 shown in FIG. 1 in an enlarged manner.

図2に表したように、第1電極層11は、第1面11aと、第2面11bと、を有する。第1面11aは、第1主面10a側の面である。第2面11bは、第1面11aとは反対側の面である。第1面11aは、換言すれば、第2電極層12と対向する面である。第2面11bは、換言すれば、第2主面10bと対向する面である。   As shown in FIG. 2, the first electrode layer 11 has a first surface 11a and a second surface 11b. The first surface 11a is a surface on the first main surface 10a side. The second surface 11b is a surface opposite to the first surface 11a. The first surface 11a is, in other words, a surface facing the second electrode layer 12. The second surface 11b is, in other words, a surface facing the second main surface 10b.

第1面11aと第1主面10aとの間のZ軸方向に沿う距離D1は、一定である。距離D1は、換言すれば、第1主面10aから第1電極層11の上面(第1面11a)までの距離である。ここで、「一定」とは、例えば第1面11aのうねりなどを含むことができる。例えば、静電チャック100の断面を走査型電子顕微鏡(SEM)等で低倍率(例えば100倍程度)で観察したときに、距離D1が概ね一定であればよい。例えば、第1電極層11の中央部11cにおける距離D1cと第1電極層11の端部11dにおける距離D1dとの差は0±150μmである。距離D1(距離D1c及び距離D1d)は、例えば、300μm程度である。第1面11aは、例えば、第1主面10aに対して、平行な面である。   The distance D1 along the Z-axis direction between the first surface 11a and the first main surface 10a is constant. In other words, the distance D1 is a distance from the first main surface 10a to the upper surface of the first electrode layer 11 (the first surface 11a). Here, "constant" can include, for example, undulations of the first surface 11a. For example, when the cross section of the electrostatic chuck 100 is observed at a low magnification (for example, about 100 times) with a scanning electron microscope (SEM) or the like, the distance D1 may be substantially constant. For example, the difference between the distance D1c at the center 11c of the first electrode layer 11 and the distance D1d at the end 11d of the first electrode layer 11 is 0 ± 150 μm. The distance D1 (the distance D1c and the distance D1d) is, for example, about 300 μm. The first surface 11a is, for example, a surface parallel to the first main surface 10a.

図2に表したように、第1電極層11の端部(end portion)11dは、第1電極層11のX−Y平面における縁部(edge)11eを含む領域である。第1電極層11の縁部11eとは、第1面11aに位置し、Z軸方向からみたときの第1電極層11とセラミック誘電体基板10との界面を指す。第1電極層11の中央部11cは、X−Y平面において、2つの端部11dの間に位置する領域である。第1電極層11の中央部11c及び端部11dについては、後述する。   As shown in FIG. 2, an end portion 11 d of the first electrode layer 11 is a region including an edge 11 e in the XY plane of the first electrode layer 11. The edge 11e of the first electrode layer 11 is located on the first surface 11a and indicates an interface between the first electrode layer 11 and the ceramic dielectric substrate 10 when viewed from the Z-axis direction. The central portion 11c of the first electrode layer 11 is a region located between the two end portions 11d on the XY plane. The center 11c and the end 11d of the first electrode layer 11 will be described later.

このように、第1面11aと第1主面10aとの間のZ軸方向に沿う距離D1を一定とすることで、上部電極(図8の上部電極510)と第1電極層11(下部電極)との間の距離を一定とすることができる。これにより、例えば、第1面11aと第1主面10aとの間のZ軸方向に沿う距離D1が一定でない場合などに比べて、プラズマ密度の面内均一性を向上させることができる。例えば、第1電極層11の断面形状が上に凸である場合など、端部11dにおける第1面11aと第1主面10aとの間のZ軸方向に沿う距離が、中央部11cにおける第1面11aと第1主面10aとの間のZ軸方向に沿う距離とは異なる場合に比べて、プラズマ密度の面内均一性を向上させることができる。   As described above, by keeping the distance D1 along the Z-axis direction between the first surface 11a and the first main surface 10a constant, the upper electrode (the upper electrode 510 in FIG. 8) and the first electrode layer 11 (the lower electrode) Electrode) can be constant. Thereby, for example, the in-plane uniformity of the plasma density can be improved as compared with a case where the distance D1 along the Z-axis direction between the first surface 11a and the first main surface 10a is not constant. For example, when the cross-sectional shape of the first electrode layer 11 is convex upward, the distance along the Z-axis direction between the first surface 11a and the first main surface 10a at the end 11d is equal to the distance at the center 11c. The in-plane uniformity of the plasma density can be improved as compared with the case where the distance along the Z-axis direction between the first surface 11a and the first main surface 10a is different.

第1電極層11の断面形状は、下に凸である。より具体的には、第1電極層11の端部11dにおける第2面11bと第1面11aとの間のZ軸方向に沿う距離D2dは、第1電極層11の中央部11cにおける第2面11bと第1面11aとの間のZ軸方向に沿う距離D2cよりも小さい。距離D2cは、換言すれば、中央部11cにおける第1電極層11の厚さである。距離D2dは、換言すれば、端部11dにおける第1電極層11の厚さである。つまり、端部11dにおける第1電極層11の厚さは、中央部11cにおける第1電極層11の厚さよりも小さい。例えば、第1電極層11の厚さは、中央部11cから端部11dに向かうにつれて小さくなる。第1電極層11は、第2面11b側に凸の形状である。   The cross-sectional shape of the first electrode layer 11 is convex downward. More specifically, the distance D2d along the Z-axis direction between the second surface 11b and the first surface 11a at the end 11d of the first electrode layer 11 is equal to the second distance at the center 11c of the first electrode layer 11. It is smaller than a distance D2c along the Z-axis direction between the surface 11b and the first surface 11a. The distance D2c is, in other words, the thickness of the first electrode layer 11 at the central portion 11c. The distance D2d is, in other words, the thickness of the first electrode layer 11 at the end 11d. That is, the thickness of the first electrode layer 11 at the end 11d is smaller than the thickness of the first electrode layer 11 at the center 11c. For example, the thickness of the first electrode layer 11 decreases from the center 11c to the end 11d. The first electrode layer 11 has a convex shape on the second surface 11b side.

距離D2cは、例えば、1μm以上500μm以下、好ましくは、10μm以上100μm以下、より好ましくは、20μm以上70μm以下である。中央部11cにおける第1電極層11の厚さ(距離D2c)をこの範囲とすることで、表皮効果の影響を低減し、プラズマ密度の面内均一性をさらに高めることができる。距離D2cは、例えば、第1電極層11の断面SEM(Scanning Electron Microscope)画像における中央部11cにおける3点の厚さの平均値として求めることができる。本願明細書においては、この平均値を距離D2cと定義する。   The distance D2c is, for example, 1 μm or more and 500 μm or less, preferably 10 μm or more and 100 μm or less, and more preferably 20 μm or more and 70 μm or less. By setting the thickness (distance D2c) of the first electrode layer 11 in the central portion 11c within this range, the effect of the skin effect can be reduced, and the in-plane uniformity of the plasma density can be further increased. The distance D2c can be determined, for example, as an average value of the thicknesses of three points at the central portion 11c in a cross-sectional SEM (Scanning Electron Microscope) image of the first electrode layer 11. In the present specification, this average value is defined as a distance D2c.

第1電極層11には、第2面11b側から高周波電流が給電される。通常、AC電流が電極層を流れるときには、電流密度が電極層の表面で高く、表面から離れると低くなる表皮効果が生じる。また、流れるAC電流が高周波であるほど、電流の表面集中は顕著となる。つまり、第2面11b側から第1電極層11に流れ込む高周波のAC電流は、第1電極層11の第2面11bを伝って第1面11aに流れ込むこととなる。   A high-frequency current is supplied to the first electrode layer 11 from the second surface 11b side. Normally, when an AC current flows through the electrode layer, a skin effect occurs in which the current density is high at the surface of the electrode layer and decreases as the distance from the surface increases. In addition, as the flowing AC current has a higher frequency, the surface concentration of the current becomes more remarkable. That is, the high-frequency AC current flowing into the first electrode layer 11 from the second surface 11b side flows through the second surface 11b of the first electrode layer 11 and flows into the first surface 11a.

実施形態においては、第1電極層11の端部11dにおける第2面11bと第1面11aとの間のZ軸方向に沿う距離D2dを、第1電極層11の中央部11cにおける第2面11bと第1面11aとの間のZ軸方向に沿う距離D2cよりも小さくすることで、給電される第2面11bから第1面11aまでの給電距離を短くすることができる。これにより、RF出力の変更などの制御に対する応答性(RF応答性)をより高めることができる。   In the embodiment, the distance D2d along the Z-axis direction between the second surface 11b and the first surface 11a at the end 11d of the first electrode layer 11 is set to the second surface at the center 11c of the first electrode layer 11. By making the distance D2c along the Z-axis direction between the first surface 11b and the first surface 11a smaller, the power supply distance from the second surface 11b to the first surface 11a to which power is supplied can be reduced. Thereby, responsiveness (RF responsiveness) to control such as change of RF output can be further improved.

本発明者らは、高周波電源と接続される第1電極層11をセラミック誘電体基板10の内部に設け、さらに、プラズマ密度を高めるために第1電極層11に印加される高周波電源をハイパワー化する場合には特に、第1電極層11が発熱して、チャンバ(図8の処理容器501)内環境が変化し、プラズマ密度の面内均一性に悪影響が出るという新たな課題を見出した。これに対し、実施形態によれば、第1電極層11の端部11dにおける第2面11bと第1面11aとの間のZ軸方向に沿う距離D2dを、第1電極層11の中央部11cにおける第2面11bと第1面11aとの間のZ軸方向に沿う距離D2cよりも小さくする。例えば、第1電極層11を第2面11b側(すなわち、ベースプレート50側)に凸の形状とすることで、第1電極層11の冷却機能を有するベースプレート50側の面である第2面11bの表面積を相対的に大きくすることができる。これにより、第1電極層11をより効果的に放熱させることができ、プラズマ密度の面内均一性をより高めることができる。   The present inventors have provided a first electrode layer 11 connected to a high-frequency power supply inside a ceramic dielectric substrate 10 and furthermore, a high-frequency power supply applied to the first electrode layer 11 to increase the plasma density has a high power. In particular, the present inventors have found a new problem that the first electrode layer 11 generates heat, changes the environment in the chamber (the processing vessel 501 in FIG. 8), and adversely affects in-plane uniformity of plasma density. . On the other hand, according to the embodiment, the distance D2d along the Z-axis direction between the second surface 11b and the first surface 11a at the end 11d of the first electrode layer 11 is set to the central portion of the first electrode layer 11. The distance D2c along the Z-axis direction between the second surface 11b and the first surface 11a in 11c is made smaller. For example, by forming the first electrode layer 11 to have a convex shape on the second surface 11b side (that is, the base plate 50 side), the second surface 11b on the base plate 50 side having a cooling function of the first electrode layer 11 is provided. Can have a relatively large surface area. Thereby, the first electrode layer 11 can be more effectively dissipated, and the in-plane uniformity of the plasma density can be further increased.

なお、この例では、中央部11cにおいて、第1電極層11の厚さは、一定である。換言すれば、中央部11cにおいて、第2面11bは、第1面11aに対して、平行である。一方、端部11dにおいて、第1電極層11の厚さは、中央部11c側から縁部11eに向かって小さくなる。換言すれば、端部11dにおいて、第2面11bは、中央部11c側から縁部11eに向かって上方に傾斜する傾斜面を有する。この例では、傾斜面は、平面状である。傾斜面は、図3(a)に表したように、曲面状であってもよい。   In this example, the thickness of the first electrode layer 11 is constant at the central portion 11c. In other words, in the central part 11c, the second surface 11b is parallel to the first surface 11a. On the other hand, at the end 11d, the thickness of the first electrode layer 11 decreases from the center 11c toward the edge 11e. In other words, at the end 11d, the second surface 11b has an inclined surface inclined upward from the center 11c toward the edge 11e. In this example, the inclined surface is planar. The inclined surface may be a curved surface as shown in FIG.

第1電極層11の断面形状は、これに限定されない。例えば、図3(b)に表したように、第2面11bは、第2面11bのX−Y平面における中心から縁部11eに向かって上方に傾斜する傾斜面を有していてもよい。換言すれば、中央部11cにおいて、第1電極層11の厚さは、一定でなくてもよい。換言すれば、中央部11cにおいて、第2面11bは、第1面11aに対して、平行でなくてもよい。また、このとき、傾斜面は、図3(b)に表したように、曲面状であってもよい。   The cross-sectional shape of the first electrode layer 11 is not limited to this. For example, as shown in FIG. 3B, the second surface 11b may have an inclined surface that is inclined upward from the center of the second surface 11b in the XY plane toward the edge 11e. . In other words, the thickness of the first electrode layer 11 at the central portion 11c may not be constant. In other words, in the central portion 11c, the second surface 11b may not be parallel to the first surface 11a. At this time, the inclined surface may be a curved surface as shown in FIG.

図2に表したように、第2電極層12は、第1主面10a側の第3面12aと、第3面12aとは反対側の第4面12bと、を有する。第4面12bは、換言すれば、第1電極層11と対向する面である。第4面12bは、換言すれば、第1電極層11の第1面11aと対向する面である。   As shown in FIG. 2, the second electrode layer 12 has a third surface 12a on the first main surface 10a side and a fourth surface 12b opposite to the third surface 12a. The fourth surface 12b is, in other words, a surface facing the first electrode layer 11. The fourth surface 12b is, in other words, a surface facing the first surface 11a of the first electrode layer 11.

第3面12aは、第1主面10aに対して、平行な面であってもよい。第3面12aと第1主面10aとの間のZ軸方向に沿う距離D3は、例えば一定である。距離D3は、換言すれば、第1主面10aから第2電極層12の上面(第3面12a)までの距離である。   The third surface 12a may be a surface parallel to the first main surface 10a. The distance D3 along the Z-axis direction between the third surface 12a and the first main surface 10a is, for example, constant. The distance D3 is, in other words, a distance from the first main surface 10a to the upper surface of the second electrode layer 12 (the third surface 12a).

第4面12bは、第3面12aに対して、平行な面であることも好ましい。第4面12bは、第1主面10aに対して、平行な面であることも好ましい。より具体的には、第4面12bと第3面12aとの間のZ軸方向に沿う距離D4は、一定であることも好ましい。距離D4は、換言すれば、第2電極層12の厚さである。第2電極層12の厚さは、例えば、第2電極層12の断面SEM画像における3点の厚さの平均値として求めることができる。   The fourth surface 12b is also preferably a surface parallel to the third surface 12a. The fourth surface 12b is also preferably a surface parallel to the first main surface 10a. More specifically, it is also preferable that the distance D4 along the Z-axis direction between the fourth surface 12b and the third surface 12a is constant. The distance D4 is, in other words, the thickness of the second electrode layer 12. The thickness of the second electrode layer 12 can be determined, for example, as an average value of the thicknesses of three points in a cross-sectional SEM image of the second electrode layer 12.

第1電極層11の厚さは、例えば、第2電極層12の厚さよりも大きい。第1電極層11の厚さを、第2電極層12の厚さよりも大きくすることで、表皮効果の影響を低減し、プラズマ密度の面内均一性をさらに高めることができる。   The thickness of the first electrode layer 11 is larger than the thickness of the second electrode layer 12, for example. By making the thickness of the first electrode layer 11 larger than the thickness of the second electrode layer 12, the influence of the skin effect can be reduced, and the in-plane uniformity of the plasma density can be further increased.

第1電極層11と第2電極層12との間のZ軸方向に沿う距離(すなわち、第1面11aと第4面12bとの間のZ軸方向に沿う距離)D5は、例えば、第1主面10aと第2電極層12との間のZ軸方向に沿う距離(すなわち、第3面12aと第1主面10aとの間のZ軸方向に沿う距離)D3よりも大きい。   The distance D5 along the Z-axis direction between the first electrode layer 11 and the second electrode layer 12 (that is, the distance along the Z-axis direction between the first surface 11a and the fourth surface 12b) D5 is, for example, The distance D3 between the first main surface 10a and the second electrode layer 12 along the Z-axis direction (that is, the distance along the Z-axis direction between the third surface 12a and the first main surface 10a) D3.

このように、距離D5を距離D3よりも大きくすることで、高周波電源から電圧が印加された場合でも第1電極層11と第2電極層12との間の短絡や絶縁破壊などの不具合の発生をより効果的に抑制することができる。   As described above, by making the distance D5 greater than the distance D3, even when a voltage is applied from a high-frequency power supply, a problem such as a short circuit or dielectric breakdown between the first electrode layer 11 and the second electrode layer 12 occurs. Can be suppressed more effectively.

図4(a)、図4(b)、図5(a)、図5(b)、図6(a)、及び図6(b)は、実施形態に係る静電チャックの一部を模式的に表す平面図である。
これらの図は、静電チャック100において、セラミック誘電体基板10のうち第1電極層11(第2面11b)よりもベースプレート50側(下側)に位置する部分、及び、ベースプレート50などを省略した状態で、第2面11b側(下側)から第1電極層11を見た平面図である。
FIGS. 4A, 4B, 5A, 5B, 6A, and 6B schematically show a part of the electrostatic chuck according to the embodiment. FIG.
In these drawings, in the electrostatic chuck 100, a portion of the ceramic dielectric substrate 10 located on the base plate 50 side (lower side) of the first electrode layer 11 (second surface 11b), the base plate 50, and the like are omitted. FIG. 5 is a plan view of the first electrode layer 11 viewed from the second surface 11b side (lower side) in a state where the first electrode layer 11 is formed.

図4(a)、図4(b)、図5(a)、図5(b)、図6(a)、及び図6(b)に表したように、静電チャック100には、例えば、X−Y平面に沿って拡がる少なくとも1つの第1電極層11が設けられる。第1電極層11の数は、例えば、図4(a)及び図4(b)に表したように1つでもよいし、図5(a)及び図5(b)に表したように2つでもよいし、図6(a)及び図6(b)に表したように3つ以上(この例では、4つ)でもよい。複数の第1電極層11が設けられる場合、第1電極層11のそれぞれは、例えば、同一平面上に位置してもよいし、Z軸方向において異なる平面上に位置してもよい。   As shown in FIG. 4A, FIG. 4B, FIG. 5A, FIG. 5B, FIG. 6A, and FIG. , And at least one first electrode layer 11 extending along the XY plane. The number of the first electrode layers 11 may be, for example, one as shown in FIGS. 4A and 4B, or 2 as shown in FIGS. 5A and 5B. 6 or three or more (four in this example) as shown in FIGS. 6A and 6B. When a plurality of first electrode layers 11 are provided, each of the first electrode layers 11 may be located on, for example, the same plane or on different planes in the Z-axis direction.

図4(a)及び図4(b)に示した例では、Z軸方向に沿って見たときに円形である第1電極層11が、例えば、第1電極層11の中心とセラミック誘電体基板10の中心とが重なるように配置されている。第1電極層11の縁部11eは、例えば、セラミック誘電体基板10の縁部に対して同心円状である。この例において、第1電極層11の端部11dは、セラミック誘電体基板10の外周側に環状に配置される。   In the example shown in FIGS. 4A and 4B, the first electrode layer 11 which is circular when viewed along the Z-axis direction is, for example, the center of the first electrode layer 11 and the ceramic dielectric. It is arranged so that the center of the substrate 10 overlaps. The edge 11 e of the first electrode layer 11 is, for example, concentric with the edge of the ceramic dielectric substrate 10. In this example, the end 11 d of the first electrode layer 11 is annularly arranged on the outer peripheral side of the ceramic dielectric substrate 10.

図5(a)及び図5(b)に示した例では、例えば、内側の第1電極層11Aと外側の第1電極層11Bとが同心円状に設けられている。内側の第1電極層11Aは、例えば、Z軸方向に沿って見たときに円形である。外側の第1電極層11Bは、例えば、Z軸方向に沿って見たときに内側の第1電極層11Aを囲む円環形である。内側の第1電極層11A及び外側の第1電極層11Bのそれぞれは、例えば、内側の第1電極層11Aの中心とセラミック誘電体基板10の中心とが重なる同心円状に配置される。この例において、外側の第1電極層11Bの端部11dは、セラミック誘電体基板10の中心側、及び、セラミック誘電体基板10の外周側に、それぞれ環状に配置される。また、内側の第1電極層11Aの端部11dは、セラミック誘電体基板の外周側に環状に配置される。なお、第1電極層11の数は、2つに限定されず、3つ以上の第1電極層11が、同心円状に配置されてもよい。   In the example shown in FIGS. 5A and 5B, for example, the inner first electrode layer 11A and the outer first electrode layer 11B are provided concentrically. The inner first electrode layer 11A is, for example, circular when viewed along the Z-axis direction. The outer first electrode layer 11B has, for example, an annular shape surrounding the inner first electrode layer 11A when viewed along the Z-axis direction. Each of the inner first electrode layer 11A and the outer first electrode layer 11B is arranged, for example, concentrically where the center of the inner first electrode layer 11A and the center of the ceramic dielectric substrate 10 overlap. In this example, the end 11d of the outer first electrode layer 11B is annularly arranged on the center side of the ceramic dielectric substrate 10 and on the outer peripheral side of the ceramic dielectric substrate 10, respectively. The end 11d of the inner first electrode layer 11A is annularly arranged on the outer peripheral side of the ceramic dielectric substrate. The number of first electrode layers 11 is not limited to two, and three or more first electrode layers 11 may be arranged concentrically.

図6(a)及び図6(b)に示した例では、Z軸方向に沿って見たときに円形である複数の第1電極層11が、それぞれ、例えば、セラミック誘電体基板10の中心に対して、点対称となる位置に配置されている。なお、第1電極層11の1つが、この第1電極層11の中心とセラミック誘電体基板10の中心とが重なるように配置されてもよい。換言すれば、第1電極層11の1つが、セラミック誘電体基板10の中央に配置されてもよい。この例において、各第1電極層11の端部11dは、各第1電極層11の外周側に環状に配置される。   In the example shown in FIGS. 6A and 6B, each of the plurality of first electrode layers 11 that is circular when viewed along the Z-axis direction is, for example, the center of the ceramic dielectric substrate 10. Are arranged at positions that are point-symmetric with respect to. One of the first electrode layers 11 may be arranged such that the center of the first electrode layer 11 and the center of the ceramic dielectric substrate 10 overlap. In other words, one of the first electrode layers 11 may be arranged at the center of the ceramic dielectric substrate 10. In this example, the end 11 d of each first electrode layer 11 is annularly arranged on the outer peripheral side of each first electrode layer 11.

また、図4(b)、図5(b)、及び図6(b)に表したように、第1電極層11には、Z軸方向において第1電極層11を貫通する孔11pが設けられてもよい。孔11pが設けられる場合、孔11pの外周付近にも端部11dが配置される。   In addition, as shown in FIGS. 4B, 5B, and 6B, the first electrode layer 11 is provided with a hole 11p that penetrates the first electrode layer 11 in the Z-axis direction. You may be. When the hole 11p is provided, the end 11d is also arranged near the outer periphery of the hole 11p.

実施形態においては、これら端部11dのいずれの箇所においても、端部11dにおける第1面11aと第2面11bとの間の距離D2dと、中央部11cにおける第1面11aと第2面11bとの間の距離D2cとの関係がD2d<D2cを満たしていてもよい。一方で、本発明の効果を奏す範囲において、D2d<D2cを満たさない箇所を含むことを排除しない。換言すれば、実施形態においては、上記のような端部11dの少なくとも一部において、D2d<D2cが満たされていればよい。例えば、端部11dのうち、D2d<D2cを満たす箇所が多いと、RF応答性をさらに高めることができる。   In the embodiment, the distance D2d between the first surface 11a and the second surface 11b at the end 11d and the first surface 11a and the second surface 11b at the center 11c at any position of the end 11d. May satisfy the relationship D2d <D2c. On the other hand, as long as the effects of the present invention are achieved, it is not excluded that a portion that does not satisfy D2d <D2c is included. In other words, in the embodiment, D2d <D2c may be satisfied in at least a part of the end 11d as described above. For example, if there are many places in the end 11d that satisfy D2d <D2c, the RF responsiveness can be further improved.

上述のように、第1電極層11の中央部11cは、X−Y平面において、2つの端部11dの間に位置する領域である。例えば、第1電極層11において、端部11d以外のすべての領域を中央部11cとみなしてもよい。換言すれば、第1電極層11において、例えば、縁部11eの近傍を端部11dとし、それ以外を中央部11cとみなすことができる。   As described above, the central portion 11c of the first electrode layer 11 is a region located between the two end portions 11d on the XY plane. For example, in the first electrode layer 11, all regions other than the end 11d may be regarded as the center 11c. In other words, in the first electrode layer 11, for example, the vicinity of the edge 11e can be regarded as the end 11d, and the other portion can be regarded as the center 11c.

図7(a)及び図7(b)は、実施形態に係る静電チャックの一部を模式的に表す平面図である。
これらの図は、静電チャック100において、セラミック誘電体基板10のうち第2電極層12(第3面12a)よりも第1主面10a側(上側)に位置する部分を省略した状態で、第3面12a側(上側)から第2電極層12を見た平面図である。
7A and 7B are plan views schematically illustrating a part of the electrostatic chuck according to the embodiment.
These figures show the electrostatic chuck 100 in a state where a portion of the ceramic dielectric substrate 10 located on the first main surface 10a side (upper side) of the second electrode layer 12 (third surface 12a) is omitted. FIG. 5 is a plan view of a second electrode layer 12 viewed from a third surface 12a side (upper side).

図7(a)及び図7(b)に表したように、第2電極層12は、単極型でも双極型でもよい。第2電極層12が単極型の場合、図7(a)に表したように、X−Y平面に沿って拡がる1つの第2電極層12が設けられる。第2電極層12は、例えば、Z軸方向に沿って見たときに略円形である。一方、第2電極層12が双極型の場合、図7(b)に表したように、X−Y平面に沿って拡がり、同一平面状に位置する2つの第2電極層12が設けられる。第2電極層12は、それぞれ、例えば、Z軸方向に沿って見たときに略半円形である。第2電極層12は、例えば、X−Y平面に沿って拡がるパターンを有していてもよい。   As shown in FIGS. 7A and 7B, the second electrode layer 12 may be a monopolar type or a bipolar type. When the second electrode layer 12 is of a monopolar type, as shown in FIG. 7A, one second electrode layer 12 extending along the XY plane is provided. The second electrode layer 12 is, for example, substantially circular when viewed along the Z-axis direction. On the other hand, when the second electrode layer 12 is of a bipolar type, as shown in FIG. 7B, two second electrode layers 12 extending along the XY plane and located on the same plane are provided. Each of the second electrode layers 12 is, for example, substantially semicircular when viewed along the Z-axis direction. The second electrode layer 12 may have, for example, a pattern extending along the XY plane.

Z軸方向において、第1電極層11の一部は、例えば、第2電極層12と重ならない。また、第1電極層11の第1面11a(第1主面10a側の面)の面積の合計は、例えば、第2電極層12の第3面12a(第1主面10a側の面)の面積の合計よりも大きい。換言すれば、Z軸方向に沿って見たときに、第1電極層11の面積の合計は、第2電極層12の面積の合計よりも大きい。これにより、プラズマ密度の面内均一性をさらに高めることができる。   In the Z-axis direction, a part of the first electrode layer 11 does not overlap with, for example, the second electrode layer 12. The total area of the first surface 11a of the first electrode layer 11 (the surface on the first main surface 10a side) is, for example, the third surface 12a of the second electrode layer 12 (the surface on the first main surface 10a side). Is greater than the sum of the areas. In other words, when viewed along the Z-axis direction, the total area of the first electrode layers 11 is larger than the total area of the second electrode layers 12. Thereby, the in-plane uniformity of the plasma density can be further improved.

以下、第1電極層11及び第2電極層12が内部に設けられたセラミック誘電体基板10の作製方法について説明する。   Hereinafter, a method for manufacturing the ceramic dielectric substrate 10 in which the first electrode layer 11 and the second electrode layer 12 are provided will be described.

第1電極層11及び第2電極層12が内部に設けられたセラミック誘電体基板10は、例えば、第1主面10a側を下にした状態で各層を積層して、積層体を焼結することで作製することができる。より具体的には、例えば、第1主面10aを含むセラミックス層となる第1層の上に、第2電極層12を積層させる。第2電極層12の上に、第1電極層11と第2電極層12の間のセラミックス層となる第2層を積層させる。第2層の上に、第1電極層11を積層させる。第1電極層11の上に、第2主面10bを含むセラミックス層となる第3層を積層させる。そして、この積層体を焼結させる。   The ceramic dielectric substrate 10 in which the first electrode layer 11 and the second electrode layer 12 are provided is, for example, laminated with the first main surface 10a side down, and the laminated body is sintered. It can be manufactured by the following. More specifically, for example, the second electrode layer 12 is laminated on the first layer serving as the ceramic layer including the first main surface 10a. On the second electrode layer 12, a second layer serving as a ceramic layer between the first electrode layer 11 and the second electrode layer 12 is laminated. The first electrode layer 11 is laminated on the second layer. On the first electrode layer 11, a third layer serving as a ceramic layer including the second main surface 10b is laminated. Then, the laminate is sintered.

第1電極層11は、例えば、スクリーン印刷、ペーストの塗布(スピンコート、コーター、インクジェット、ディスペンサーなど)及び蒸着などにより形成される。例えば、第1主面10aを下にした状態で、複数回に分けて各層を積層させて第1電極層11を形成することができる。このとき、例えば積層範囲の調整などにより、端部11dにおける第1面11aと第2面11bとの間の距離D2dと、中央部11cにおける第1面11aと第2面11bとの間の距離D2cとの関係がD2d<D2cを満たすようにすることができる。   The first electrode layer 11 is formed by, for example, screen printing, application of a paste (spin coating, coater, inkjet, dispenser, or the like), vapor deposition, or the like. For example, the first electrode layer 11 can be formed by laminating each layer a plurality of times with the first main surface 10a facing down. At this time, the distance D2d between the first surface 11a and the second surface 11b at the end 11d and the distance between the first surface 11a and the second surface 11b at the center 11c, for example, by adjusting the lamination range. The relationship with D2c can satisfy D2d <D2c.

図8は、実施形態に係る静電チャックを備えたウェーハ処理装置を模式的に表す断面図である。
図8に表したように、ウェーハ処理装置500は、処理容器501と、高周波電源504と、吸着用電源505と、上部電極510と、静電チャック100と、を備えている。処理容器501の天井には、処理ガスを内部に導入するための処理ガス導入口502、及び、上部電極510が設けられている。処理容器501の底板には、内部を減圧排気するための排気口503が設けられている。静電チャック100は、処理容器501の内部において、上部電極510の下に配置されている。静電チャック100の第1電極層11及び上部電極510は、高周波電源504と接続されている。静電チャック100の第2電極層12は、吸着用電源505と接続されている。
FIG. 8 is a cross-sectional view schematically illustrating a wafer processing apparatus including the electrostatic chuck according to the embodiment.
As shown in FIG. 8, the wafer processing apparatus 500 includes a processing container 501, a high-frequency power supply 504, a power supply for suction 505, an upper electrode 510, and the electrostatic chuck 100. On the ceiling of the processing container 501, a processing gas inlet 502 for introducing a processing gas into the inside, and an upper electrode 510 are provided. The bottom plate of the processing container 501 is provided with an exhaust port 503 for evacuating and exhausting the inside. The electrostatic chuck 100 is disposed below the upper electrode 510 inside the processing container 501. The first electrode layer 11 and the upper electrode 510 of the electrostatic chuck 100 are connected to a high frequency power supply 504. The second electrode layer 12 of the electrostatic chuck 100 is connected to a power supply 505 for suction.

第1電極層11と上部電極510とは、互いに所定の間隔を隔てて略平行に設けられている。より具体的には、第1電極層11の第1面11aは、上部電極510の下面510aに対して略平行である。また、セラミック誘電体基板10の第1主面10aは、上部電極510の下面510aに対して略平行である。対象物Wは、第1電極層11と上部電極510との間に位置する第1主面10aに載置される。   The first electrode layer 11 and the upper electrode 510 are provided substantially in parallel at a predetermined interval from each other. More specifically, the first surface 11a of the first electrode layer 11 is substantially parallel to the lower surface 510a of the upper electrode 510. The first main surface 10a of the ceramic dielectric substrate 10 is substantially parallel to the lower surface 510a of the upper electrode 510. The object W is placed on the first main surface 10a located between the first electrode layer 11 and the upper electrode 510.

高周波電源504から第1電極層11及び上部電極510に電圧(高周波電圧)が印加されると、高周波放電が起こり処理容器501内に導入された処理ガスがプラズマにより励起、活性化されて、対象物Wが処理される。   When a voltage (high-frequency voltage) is applied from the high-frequency power supply 504 to the first electrode layer 11 and the upper electrode 510, a high-frequency discharge occurs, and the processing gas introduced into the processing container 501 is excited and activated by the plasma, and the target is heated. The object W is processed.

吸着用電源505から第2電極層12に電圧(吸着用電圧)が印加されると、第2電極層12の第1主面10a側に電荷が発生し、静電力によって対象物Wが静電チャック100に吸着保持される。   When a voltage (attraction voltage) is applied to the second electrode layer 12 from the attraction power supply 505, electric charges are generated on the first main surface 10a side of the second electrode layer 12, and the object W is electrostatically charged by the electrostatic force. The chuck 100 sucks and holds the chuck.

図9(a)〜図9(d)は、実施形態に係る第1電極層の端部を拡大して模式的に表す断面図である。
図9(a)〜図9(d)に表したように、断面視における第1電極層11の端部11dのX軸方向の長さである幅tは、例えば、第1電極層11の中央部11cにおける厚さD2cよりも大きい(厚さD2c<幅t)。端部11dの幅tは、換言すれば、第2面11bの傾斜面の幅である。つまり、幅tは、第2面11bの傾斜面の下端P(傾斜が終わるところ)と縁部11eとの間のX軸方向の長さである。このように、端部11dの幅tを第1電極層11の中央部11cにおける厚さD2cよりも大きくすることで、給電距離を短くすることができる。これにより、RF出力の変更などの制御に対する応答性(RF応答性)をより高めることができる。
FIGS. 9A to 9D are cross-sectional views schematically illustrating an enlarged end portion of the first electrode layer according to the embodiment.
As shown in FIGS. 9A to 9D, the width t, which is the length in the X-axis direction of the end 11 d of the first electrode layer 11 in a cross-sectional view, is, for example, the first electrode layer 11. It is larger than the thickness D2c at the central portion 11c (thickness D2c <width t). The width t of the end 11d is, in other words, the width of the inclined surface of the second surface 11b. That is, the width t is the length in the X-axis direction between the lower end P of the inclined surface of the second surface 11b (where the inclination ends) and the edge 11e. As described above, by making the width t of the end 11d larger than the thickness D2c of the center 11c of the first electrode layer 11, the power supply distance can be shortened. Thereby, the responsiveness (RF responsiveness) to the control such as the change of the RF output can be further improved.

傾斜面の下端Pは、第1電極層11を含むように切断したサンプルの断面画像から求めることができる。実施形態においては、例えば、サンプルのうち少なくとも1か所が上記の関係(厚さD2c<幅t)を満たす。実施形態においては、サンプルのうち複数個所が上記の関係(厚さD2c<幅t)を満たすことがより好ましい。   The lower end P of the inclined surface can be obtained from a cross-sectional image of the sample cut so as to include the first electrode layer 11. In the embodiment, for example, at least one of the samples satisfies the above relationship (thickness D2c <width t). In the embodiment, it is more preferable that a plurality of locations in the sample satisfy the above relationship (thickness D2c <width t).

また、第2面11bの傾斜面の角度θは、例えば、10度以上80度以下、好ましくは20度以上60度以下である。角度θは、縁部11eと第2面11bの傾斜面の下端P(傾斜が終わるところ)とを結ぶ直線を線Lとしたときに、第1面11aと線Lとのなす角度(劣角)で表すことができる。角度θを小さくすることで、給電距離を短くすることができる。これにより、RF出力の変更などの制御に対する応答性(RF応答性)をより高めることができる。   The angle θ of the inclined surface of the second surface 11b is, for example, not less than 10 degrees and not more than 80 degrees, preferably not less than 20 degrees and not more than 60 degrees. Is the angle between the first surface 11a and the line L (a sub-angle) when a straight line connecting the edge 11e and the lower end P (where the inclination ends) of the inclined surface of the second surface 11b is defined as a line L. ). By reducing the angle θ, the power supply distance can be shortened. Thereby, the responsiveness (RF responsiveness) to the control such as the change of the RF output can be further improved.

なお、これらの図では下端Pと縁部11eの間が曲線状の断面形状を示しているが、下端Pと縁部11eの間は、これに限らず、直線状の断面形状でも良い。直線状とすることで、例えば給電距離をより短くすることができる。   In these figures, the section between the lower end P and the edge 11e has a curved cross-sectional shape, but the section between the lower end P and the edge 11e is not limited to this, and may have a linear cross-sectional shape. With the linear shape, for example, the power supply distance can be further reduced.

以上、説明したように、実施形態によれば、プラズマ密度の面内均一性を高めつつ、RF応答性も高めることができる静電チャックを提供することができる。   As described above, according to the embodiment, it is possible to provide an electrostatic chuck that can increase the RF responsiveness while improving the in-plane uniformity of the plasma density.

以上、本発明の実施の形態について説明した。しかし、本発明はこれらの記述に限定されるものではない。前述の実施の形態に関して、当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、静電チャックが備える各要素の形状、寸法、材質、配置、設置形態などは、例示したものに限定されるわけではなく適宜変更することができる。また、前述した各実施の形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。   The embodiment of the invention has been described. However, the invention is not limited to these descriptions. With respect to the above-described embodiments, those to which a person skilled in the art has appropriately changed the design are also included in the scope of the present invention as long as they have the features of the present invention. For example, the shape, size, material, arrangement, installation form, and the like of each element included in the electrostatic chuck are not limited to those illustrated, and can be appropriately changed. In addition, each element included in each of the embodiments described above can be combined as far as technically possible, and a combination of these elements is also included in the scope of the present invention as long as it includes the features of the present invention.

10 セラミック誘電体基板、 10a 第1主面、 10b 第2主面、 11、11A、11B 第1電極層、 11a 第1面、 11b 第2面、 11c 中央部、 11d 端部、 11e 縁部、 11p 孔、 12 第2電極層、 12a 第3面、 12b 第4面、 13 凸部、 14 溝、 15 貫通孔、 20 接続部、 50 ベースプレート、 50a 上部、 50b 下部、 51 入力路、 52 出力路、 53 ガス導入路、 55 連通路、 60 接着部材、 100 静電チャック、 500 ウェーハ処理装置、 501 処理容器、 502 処理ガス導入口、 503 排気口、 504 高周波電源、 505 吸着用電源、 510 上部電極、 510a 下面、 D1、D1c、D1d、D2c、D2d、D3、D4 距離、 P 下端、 R1 領域、 t 幅、 W 対象物   Reference Signs List 10 ceramic dielectric substrate, 10a first main surface, 10b second main surface, 11, 11A, 11B first electrode layer, 11a first surface, 11b second surface, 11c central portion, 11d end portion, 11e edge portion, 11p hole, 12 second electrode layer, 12a third surface, 12b fourth surface, 13 convex portion, 14 groove, 15 through hole, 20 connecting portion, 50 base plate, 50a upper portion, 50b lower portion, 51 input path, 52 output path , 53 gas introduction path, 55 communication path, 60 adhesive member, 100 electrostatic chuck, 500 wafer processing apparatus, 501 processing container, 502 processing gas introduction port, 503 exhaust port, 504 high frequency power supply, 505 suction power supply, 510 upper electrode , 510a Lower surface, D1, D1c, D1d, D2c, D2d, D3, D4 Distance, P lower end, R1 area , T width, W object

Claims (15)

吸着の対象物が載置される第1主面と、前記第1主面とは反対側の第2主面と、を有するセラミック誘電体基板と、
前記セラミック誘電体基板を支持するベースプレートと、
前記セラミック誘電体基板の内部に設けられ、高周波電源と接続される少なくとも1つの第1電極層と、
前記セラミック誘電体基板の内部に設けられ、吸着用電源と接続される少なくとも1つの第2電極層と、
を備え、
前記第1電極層は、前記ベースプレートから前記セラミック誘電体基板に向かうZ軸方向において、前記第1主面と前記第2主面との間に設けられ、
前記第2電極層は、前記Z軸方向において、前記第1電極層と前記第1主面との間に設けられ、
前記第1電極層は、前記第1主面側の第1面と、前記第1面とは反対側の第2面と、を有し、前記第2面側から給電される静電チャックにおいて、
前記第1面と前記第1主面との間の前記Z軸方向に沿う距離は一定であり、
前記第1電極層の端部における前記第2面と前記第1面との間の前記Z軸方向に沿う距離は、前記第1電極層の中央部における前記第2面と前記第1面との間の前記Z軸方向に沿う距離よりも小さいことを特徴とする静電チャック。
A ceramic dielectric substrate having a first main surface on which an object to be adsorbed is placed, and a second main surface opposite to the first main surface;
A base plate supporting the ceramic dielectric substrate,
At least one first electrode layer provided inside the ceramic dielectric substrate and connected to a high-frequency power supply;
At least one second electrode layer provided inside the ceramic dielectric substrate and connected to a power supply for suction;
With
The first electrode layer is provided between the first main surface and the second main surface in a Z-axis direction from the base plate to the ceramic dielectric substrate,
The second electrode layer is provided between the first electrode layer and the first main surface in the Z-axis direction,
In the electrostatic chuck, the first electrode layer has a first surface on the first main surface side and a second surface opposite to the first surface, and is supplied with power from the second surface side. ,
The distance along the Z-axis direction between the first surface and the first main surface is constant,
The distance along the Z-axis direction between the second surface and the first surface at the end of the first electrode layer is equal to the distance between the second surface and the first surface at the center of the first electrode layer. An electrostatic chuck having a distance smaller than the distance along the Z-axis direction.
前記第1電極層の前記第1面の面積の合計は、前記第2電極層の前記第1主面側の面の面積の合計よりも大きいことを特徴とする請求項1記載の静電チャック。   2. The electrostatic chuck according to claim 1, wherein a total area of the first surface of the first electrode layer is larger than a total area of a surface on the first main surface side of the second electrode layer. 3. . 前記Z軸方向において、前記第1電極層の一部は、前記第2電極層と重ならないことを特徴とする請求項1記載の静電チャック。   The electrostatic chuck according to claim 1, wherein a part of the first electrode layer does not overlap with the second electrode layer in the Z-axis direction. 前記第1電極層の厚さは、前記第2電極層の厚さよりも大きいことを特徴とする請求項1〜3のいずれか1つに記載の静電チャック。   The electrostatic chuck according to claim 1, wherein a thickness of the first electrode layer is larger than a thickness of the second electrode layer. 前記第1電極層の中央部における前記第2面と前記第1面との間の前記Z軸方向に沿う距離は、1μm以上500μm以下であることを特徴とする請求項1〜4のいずれか1つに記載の静電チャック。   The distance along the Z-axis direction between the second surface and the first surface at the center of the first electrode layer is 1 μm or more and 500 μm or less. An electrostatic chuck according to one of the preceding claims. 前記第1電極層の中央部における前記第2面と前記第1面との間の前記Z軸方向に沿う距離は、10μm以上100μm以下であることを特徴とする請求項5記載の静電チャック。   The electrostatic chuck according to claim 5, wherein a distance along the Z-axis direction between the second surface and the first surface at a central portion of the first electrode layer is 10 µm or more and 100 µm or less. . 前記第1電極層は、Ag、Pd、及びPtの少なくともいずれかを含むことを特徴とする請求項1〜6のいずれか1つに記載の静電チャック。   The electrostatic chuck according to any one of claims 1 to 6, wherein the first electrode layer includes at least one of Ag, Pd, and Pt. 前記第1電極層は、金属とセラミックスとのサーメットからなることを特徴とする請求項1〜7のいずれか1つに記載の静電チャック。   The electrostatic chuck according to any one of claims 1 to 7, wherein the first electrode layer is made of a cermet of a metal and a ceramic. 前記セラミックスは、前記セラミック誘電体基板に含まれるセラミックスと同じ元素を含むことを特徴とする請求項8記載の静電チャック。   9. The electrostatic chuck according to claim 8, wherein the ceramic contains the same element as the ceramic contained in the ceramic dielectric substrate. 前記セラミックスは、前記セラミック誘電体基板に含まれるセラミックスとは異なる元素を含むことを特徴とする請求項8記載の静電チャック。   9. The electrostatic chuck according to claim 8, wherein the ceramic contains an element different from the ceramic contained in the ceramic dielectric substrate. 前記第1電極層は、金属とセラミックスとを含み、
前記第2電極層は、金属とセラミックスとを含み、
前記第1電極層に含まれる前記金属の体積と前記セラミックスの体積との合計に対する前記金属の体積の割合は、前記第2電極層に含まれる前記金属の体積と前記セラミックスの体積との合計に対する前記金属の体積の割合よりも大きいことを特徴とする請求項1〜10のいずれか1つに記載の静電チャック。
The first electrode layer includes a metal and a ceramic,
The second electrode layer includes a metal and a ceramic,
The ratio of the volume of the metal to the sum of the volume of the metal and the volume of the ceramic included in the first electrode layer is based on the sum of the volume of the metal and the volume of the ceramic included in the second electrode layer. The electrostatic chuck according to any one of claims 1 to 10, wherein the ratio is larger than a volume ratio of the metal.
前記第1電極層は、金属とセラミックスとを含み、
前記第2電極層は、金属とセラミックスとを含み、
前記第1電極層に含まれる前記金属の体積は、前記第2電極層に含まれる前記金属の体積よりも大きいことを特徴とする請求項1〜10のいずれか1つに記載の静電チャック。
The first electrode layer includes a metal and a ceramic,
The second electrode layer includes a metal and a ceramic,
The electrostatic chuck according to claim 1, wherein a volume of the metal included in the first electrode layer is larger than a volume of the metal included in the second electrode layer. .
前記セラミック誘電体基板は、酸化アルミニウムを含み、
前記セラミック誘電体基板における前記酸化アルミニウムの濃度は、90質量%以上であることを特徴とする請求項1〜12のいずれか1つに記載の静電チャック。
The ceramic dielectric substrate includes aluminum oxide,
The electrostatic chuck according to claim 1, wherein a concentration of the aluminum oxide in the ceramic dielectric substrate is 90% by mass or more.
前記第1電極層と前記第2電極層との間の前記Z軸方向に沿う距離は、前記第1主面と前記第2電極層との間の前記Z軸方向に沿う距離よりも大きいことを特徴とする請求項1〜13のいずれか1つに記載の静電チャック。   The distance along the Z-axis direction between the first electrode layer and the second electrode layer is larger than the distance along the Z-axis direction between the first main surface and the second electrode layer. The electrostatic chuck according to claim 1, wherein: 前記端部の幅は、前記第1電極層の前記中央部における前記第2面と前記第1面との間の前記Z軸方向に沿う距離よりも大きいことを特徴とする請求項1〜14のいずれか1つに記載の静電チャック。   The width of the end portion is greater than a distance along the Z-axis direction between the second surface and the first surface in the central portion of the first electrode layer. The electrostatic chuck according to any one of the above.
JP2019220046A 2018-07-30 2019-12-05 Electrostatic chuck Pending JP2020039003A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018142894 2018-07-30
JP2018142894 2018-07-30

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019086027A Division JP6641608B1 (en) 2018-07-30 2019-04-26 Electrostatic chuck

Publications (1)

Publication Number Publication Date
JP2020039003A true JP2020039003A (en) 2020-03-12

Family

ID=69320978

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019086027A Active JP6641608B1 (en) 2018-07-30 2019-04-26 Electrostatic chuck
JP2019220046A Pending JP2020039003A (en) 2018-07-30 2019-12-05 Electrostatic chuck

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2019086027A Active JP6641608B1 (en) 2018-07-30 2019-04-26 Electrostatic chuck

Country Status (1)

Country Link
JP (2) JP6641608B1 (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09293775A (en) * 1996-04-26 1997-11-11 Sony Corp Electrostatic chuck
JP2007281161A (en) * 2006-04-06 2007-10-25 Sumitomo Electric Ind Ltd Wafer holder for semiconductor manufacturing apparatus, and semiconductor manufacturing apparatus
JP2008182129A (en) * 2007-01-26 2008-08-07 Sumitomo Electric Ind Ltd Wafer holder for semiconductor manufacturing device, method of manufacturing same, and semiconductor manufacturing device on which same is mounted
JP2008243973A (en) * 2007-03-26 2008-10-09 Tokyo Electron Ltd Placement table for plasma treatment apparatus, and plasma treatment apparatus
WO2009099521A1 (en) * 2008-02-06 2009-08-13 Applied Materials, Inc. Plasma immersion ion implantation using an electrode with edge-effect suppression by a downwardly curving edge
JP2011119654A (en) * 2009-10-26 2011-06-16 Shinko Electric Ind Co Ltd Substrate for electrostatic chuck, and electrostatic chuck
JP2016512393A (en) * 2013-03-12 2016-04-25 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated Substrate support for plasma etching process
JP2016201411A (en) * 2015-04-08 2016-12-01 京セラ株式会社 Sample holding tool

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09293775A (en) * 1996-04-26 1997-11-11 Sony Corp Electrostatic chuck
JP2007281161A (en) * 2006-04-06 2007-10-25 Sumitomo Electric Ind Ltd Wafer holder for semiconductor manufacturing apparatus, and semiconductor manufacturing apparatus
JP2008182129A (en) * 2007-01-26 2008-08-07 Sumitomo Electric Ind Ltd Wafer holder for semiconductor manufacturing device, method of manufacturing same, and semiconductor manufacturing device on which same is mounted
JP2008243973A (en) * 2007-03-26 2008-10-09 Tokyo Electron Ltd Placement table for plasma treatment apparatus, and plasma treatment apparatus
WO2009099521A1 (en) * 2008-02-06 2009-08-13 Applied Materials, Inc. Plasma immersion ion implantation using an electrode with edge-effect suppression by a downwardly curving edge
JP2011119654A (en) * 2009-10-26 2011-06-16 Shinko Electric Ind Co Ltd Substrate for electrostatic chuck, and electrostatic chuck
JP2016512393A (en) * 2013-03-12 2016-04-25 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated Substrate support for plasma etching process
JP2016201411A (en) * 2015-04-08 2016-12-01 京セラ株式会社 Sample holding tool

Also Published As

Publication number Publication date
JP2020025071A (en) 2020-02-13
JP6641608B1 (en) 2020-02-05

Similar Documents

Publication Publication Date Title
JP6587223B1 (en) Electrostatic chuck
JP7408958B2 (en) electrostatic chuck
JP6705551B1 (en) Electrostatic chuck
TWI735364B (en) Electrostatic chuck
JP7373111B2 (en) electrostatic chuck
JP7232404B2 (en) electrostatic chuck
US11302560B2 (en) Electrostatic chuck
JP6641608B1 (en) Electrostatic chuck
JP7362030B2 (en) electrostatic chuck
US11328906B2 (en) Electrostatic chuck
KR102292977B1 (en) Electrostatic chuck
US11410867B2 (en) Electrostatic chuck
US11302559B2 (en) Electrostatic chuck

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221007

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230329