JP2020038890A - Semiconductor device, method of manufacturing the same, and photoelectric conversion device - Google Patents
Semiconductor device, method of manufacturing the same, and photoelectric conversion device Download PDFInfo
- Publication number
- JP2020038890A JP2020038890A JP2018164916A JP2018164916A JP2020038890A JP 2020038890 A JP2020038890 A JP 2020038890A JP 2018164916 A JP2018164916 A JP 2018164916A JP 2018164916 A JP2018164916 A JP 2018164916A JP 2020038890 A JP2020038890 A JP 2020038890A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- crystal
- functional layer
- base material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
Description
本発明は、半導体装置とその製造方法および光電変換装置に関する。 The present invention relates to a semiconductor device, a method for manufacturing the same, and a photoelectric conversion device.
太陽電池等の光電変換装置による光電変換効率の最高値は、III−Ｖ族化合物半導体（ＧａＡｓ等）を適用することによって更新され続けてきた。しかしながら、基板コストが高いことから、III−Ｖ族化合物半導体を適用した光電変換装置の応用範囲は限られている。そのため、安価な基板上に、高品質III−Ｖ族化合物半導体薄膜を形成する技術が求められている。非特許文献１、２には、ガラス基板上にＧａＡｓ膜を直接貼り合わせる技術が開示されている。 The maximum value of the photoelectric conversion efficiency of a photoelectric conversion device such as a solar cell has been continuously updated by applying a group III-V compound semiconductor (such as GaAs). However, since the substrate cost is high, the application range of the photoelectric conversion device using the III-V compound semiconductor is limited. Therefore, a technique for forming a high-quality group III-V compound semiconductor thin film on an inexpensive substrate is required. Non-Patent Documents 1 and 2 disclose techniques of directly bonding a GaAs film on a glass substrate.
しかしながら、ガラス等の基板へのＧａＡｓ膜の貼り合わせ技術は、プロセスコストが高く、また、大面積のガラス基板に対しては適用しにくいため、産業上の応用は難しい。また、公知の成膜法により、ガラス基板に直接ＧａＡｓ膜を形成することは可能であるが、形成されたＧａＡｓ膜は、光電変換装置に適用可能な品質を有していない。 However, the technique of bonding a GaAs film to a substrate such as glass is expensive in process cost and difficult to apply to a large-area glass substrate, so that industrial application is difficult. Although a GaAs film can be directly formed on a glass substrate by a known film forming method, the formed GaAs film does not have a quality applicable to a photoelectric conversion device.
本発明は上記事情に鑑みてなされたものであり、基材の大きさによらず、低コストで形成することが可能であり、かつ光電変換装置に適用可能な品質を有する半導体膜を備えた、半導体装置とその製造方法および光電変換装置を提供することを目的とする。 The present invention has been made in view of the above circumstances, and includes a semiconductor film having a quality that can be formed at low cost and can be applied to a photoelectric conversion device, regardless of the size of a base material. It is an object to provide a semiconductor device, a method of manufacturing the same, and a photoelectric conversion device.
上記課題を解決するため、本発明は以下の手段を採用している。 In order to solve the above problems, the present invention employs the following means.
（１）本発明の一態様に係る半導体装置は、非晶質の基材と、前記基材の一面に形成され、Ｇｅを主成分とする第一結晶粒子を複数含む下地層と、前記下地層の上に形成され、前記第一結晶粒子の−２％以上２％以下の格子定数を有する第二結晶粒子を複数含む機能層と、を備え、前記第二結晶粒子の平均粒径が１μｍ以上である。 (1) A semiconductor device according to one embodiment of the present invention includes an amorphous base, an underlayer formed on one surface of the base, and including a plurality of first crystal particles including Ge as a main component, A functional layer formed on the formation layer and including a plurality of second crystal particles having a lattice constant of not less than -2% and not more than 2% of the first crystal particles, wherein an average particle diameter of the second crystal particles is 1 µm. That is all.
（２）前記（１）に記載の半導体装置において、前記第二結晶粒子は、ＧａＡｓを主成分として含んでもよい。 (2) In the semiconductor device according to (1), the second crystal particle may include GaAs as a main component.
（３）前記（１）に記載の半導体装置において、前記第二結晶粒子は、Ｉｎ、Ａｌ、Ｐを主成分として含んでもよい。 (3) In the semiconductor device according to (1), the second crystal particle may include In, Al, and P as main components.
（４）前記（１）〜（３）のいずれか一つに記載の半導体装置において、前記基材と前記下地層との間に、さらに導電層を備えていてもよい。 (4) In the semiconductor device according to any one of (1) to (3), a conductive layer may be further provided between the base material and the base layer.
（５）前記（１）〜（４）のいずれか一つに記載の半導体装置において、前記基材は、非晶質の材料からなることが好ましい。 (5) In the semiconductor device according to any one of (1) to (4), it is preferable that the base is made of an amorphous material.
（６）本発明の一態様に係る半導体装置の製造方法は、前記（１）〜（５）のいずれか一つに記載の半導体装置の製造方法であって、気相成長法を用いて、前記下地層の上に前記機能層を形成する工程を有する。 (6) A method for manufacturing a semiconductor device according to one embodiment of the present invention is the method for manufacturing a semiconductor device according to any one of (1) to (5), wherein the method includes the steps of: Forming a functional layer on the underlayer.
（７）前記（６）に記載の半導体装置の製造方法において、前記機能層を形成する前に、前記基材の一面に、金属元素を主成分とする金属層と、Ｇｅを主成分とするＧｅ層と、を順に積層した第一積層体を形成する工程と、前記第一積層体を加熱し、前記金属層と前記Ｇｅ層との層交換を行い、前記Ｇｅ層を前記下地層とした第二積層体を形成する工程と、前記層交換後の前記Ｇｅ層上に形成されている層を除去する工程と、を有していてもよい。 (7) In the method for manufacturing a semiconductor device according to (6), before forming the functional layer, one surface of the base material includes, on one surface, a metal layer containing a metal element as a main component and Ge as a main component. A step of forming a first stacked body in which a Ge layer and a Ge layer are sequentially stacked, and heating the first stacked body to perform layer exchange between the metal layer and the Ge layer, and the Ge layer was used as the underlayer. The method may include a step of forming a second laminate and a step of removing a layer formed on the Ge layer after the layer exchange.
（８）前記（７）に記載の半導体装置の製造方法において、前記第一積層体が、前記金属層と前記Ｇｅ層との間に、さらに金属酸化物を主成分とする金属酸化物層を有していてもよい。 (8) In the method for manufacturing a semiconductor device according to (7), the first laminate further includes a metal oxide layer containing a metal oxide as a main component between the metal layer and the Ge layer. You may have.
（９）本発明の一態様に係る光電変換装置は、前記（１）〜（５）のいずれか一つに記載の半導体装置と、前記機能層に設けられた電極と、を備えている。 (9) A photoelectric conversion device according to one embodiment of the present invention includes the semiconductor device according to any one of (1) to (5) and an electrode provided on the functional layer.
本発明の半導体装置は、基材上に、Ｇｅを主成分とする結晶粒子を複数含む多結晶膜を、下地層として備えている。下地層上に形成される機能層を構成する結晶粒子は、下地層の結晶粒子の形状を引き継いで形成されており、１μｍ以上の粒径を有する。この粒径は、既存の結晶成長技術等を用いて基材上に直接形成した場合に比べてはるかに大きく、高い分光感度を有する機能層を実現するものである。したがって、本発明の半導体装置は、機能層として、光電変換装置に適用可能な品質を有する半導体膜を備えたものとなっている。 The semiconductor device of the present invention includes, as a base layer, a polycrystalline film including a plurality of crystal particles containing Ge as a main component on a base material. The crystal grains constituting the functional layer formed on the underlayer are formed by inheriting the shape of the crystal grains of the underlayer, and have a particle size of 1 μm or more. This particle size is much larger than when formed directly on a substrate using existing crystal growth techniques and the like, and realizes a functional layer having high spectral sensitivity. Therefore, the semiconductor device of the present invention includes, as the functional layer, a semiconductor film having a quality applicable to a photoelectric conversion device.
さらに、本発明の半導体装置においては、基材が非晶質であり、機能層が、Ｇｅの多結晶粒子からなる下地層を介して形成されるものである。したがって、本発明の半導体装置は、その製造過程において貼り合わせ技術を適用する必要がないため、機能層を構成する半導体膜を、基材の大きさによらず、また、単結晶の高価な基材を用いない分、低コストで形成することが可能である。 Further, in the semiconductor device of the present invention, the base material is amorphous, and the functional layer is formed via an underlayer made of polycrystalline Ge particles. Therefore, in the semiconductor device of the present invention, since there is no need to apply a bonding technique in the manufacturing process, the semiconductor film forming the functional layer can be formed irrespective of the size of the base material and can be made of an expensive single-crystal Since the material is not used, it can be formed at low cost.
以下、本発明を適用した実施形態に係る、半導体装置とその製造方法および光電変換装置について、図面を用いて詳細に説明する。なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。 Hereinafter, a semiconductor device, a manufacturing method thereof, and a photoelectric conversion device according to an embodiment to which the present invention is applied will be described in detail with reference to the drawings. In addition, in the drawings used in the following description, in order to make the characteristics easy to understand, the characteristic portions may be enlarged for convenience, and the dimensional ratios and the like of the respective components are not necessarily the same as the actual ones. Absent. In addition, the materials, dimensions, and the like illustrated in the following description are merely examples, and the present invention is not limited thereto, and can be implemented with appropriate changes without departing from the scope of the invention.
＜第一実施形態＞
図１は、本発明の一実施形態に係る半導体装置１００の構成を、模式的に示す斜視図である。半導体装置１００は、主に、基材１０１と、基材の一面１０１ａに形成された下地層１０２と、下地層１０２の上に形成された機能層１０３と、を備えている。
<First embodiment>
FIG. 1 is a perspective view schematically showing a configuration of a semiconductor device 100 according to one embodiment of the present invention. The semiconductor device 100 mainly includes a base material 101, a base layer 102 formed on one surface 101a of the base material, and a functional layer 103 formed on the base layer 102.
基材１０１としては、非晶質の材料等の安価な材料で構成されるものが用いられる。基材１０１の形状としては、下地層１０２および機能層１０３を搭載できるような、平坦な一面を有していればよく、この一面以外は凹凸構造、曲面を有していてもよい。また、厚さについても制限はなく、板体（基板）であってもよいし、膜体（薄膜）であってもよい。 As the base material 101, a material made of an inexpensive material such as an amorphous material is used. The base material 101 may have a flat surface on which the base layer 102 and the functional layer 103 can be mounted, and may have an uneven structure or a curved surface other than the one surface. The thickness is not limited, and may be a plate (substrate) or a film (thin film).
下地層１０２は、Ｇｅ（ゲルマニウム）を主成分とする（好ましくは９０％以上含む）第一結晶粒子１０２Ａを複数含む多結晶膜である。下地層１０２があることにより、直上の層（機能層１０３）を構成する第二結晶粒子の平均粒径を制御することができる。第一結晶粒子１０２Ａの平均粒径は、直上に形成される結晶粒子の粒径を考慮し、１μｍ以上であることが好ましく、５０μｍ以上であればより好ましい。なお、下地層１０２の厚さは、１０ｎｍ〜１μｍであることが好ましい。 The base layer 102 is a polycrystalline film including a plurality of first crystal particles 102A containing Ge (germanium) as a main component (preferably containing 90% or more). With the underlayer 102, the average particle size of the second crystal grains constituting the layer immediately above (the functional layer 103) can be controlled. The average particle size of the first crystal particles 102A is preferably 1 μm or more, more preferably 50 μm or more, in consideration of the particle size of the crystal particles formed immediately above. Note that the thickness of the underlayer 102 is preferably 10 nm to 1 μm.
機能層１０３は、第二結晶粒子１０３Ａを複数含む多結晶膜である。第二結晶粒子１０３Ａは、第一結晶粒子１０２Ａと格子整合しやすい範囲、すなわち、第一結晶粒子１０２Ａの−２％以上２％以下の格子定数を有する。第二結晶粒子１０３Ａの格子定数がこの範囲にあることにより、下地層１０２と機能層１０３との間の歪みを抑えた積層状態が保たれている。第二結晶粒子１０３Ａは、１μｍ以上であれば好ましく、５０μｍ以上であればより好ましい。なお、機能層１０３の厚さは、５００ｎｍ〜５μｍであることが好ましい。 The functional layer 103 is a polycrystalline film including a plurality of second crystal grains 103A. The second crystal particle 103A has a range in which the first crystal particle 102A is easily lattice-matched, that is, has a lattice constant of −2% to 2% of the first crystal particle 102A. When the lattice constant of the second crystal particles 103A is in this range, the stacked state in which the distortion between the underlayer 102 and the functional layer 103 is suppressed is maintained. The second crystal particles 103A are preferably at least 1 μm, more preferably at least 50 μm. Note that the thickness of the functional layer 103 is preferably 500 nm to 5 μm.
第二結晶粒子１０３Ａとしては、主にIII−Ｖ族化合物半導体からなるもの、具体的には、ＧａＡｓを主成分として含むもの、例えば、ＧａＡｓ、ＩｎＧａＡｓ、ＡｌＧａＡｓ、ＧａＡｓＰ、ＧａＡｓＳｂ等が挙げられる。その他にも、Ｉｎ、Ａｌ、Ｐを主成分として含むもの、例えば、ＡｌＡｓ、ＩｎＧａＰ等が挙げられる。 As the second crystal particles 103A, those mainly composed of a group III-V compound semiconductor, specifically those containing GaAs as a main component, for example, GaAs, InGaAs, AlGaAs, GaAsP, GaAsSb and the like can be mentioned. Other examples include those containing In, Al, and P as main components, for example, AlAs, InGaP, and the like.
下地層１０２が単結晶膜である場合、その上に形成される機能層１０３も単結晶膜となるため、２つの層は、熱膨張係数の違いに起因した応力によって割れやすいことが問題となる。これに対し、本実施形態では、下地層１０２、機能層１０３が、ともに多結晶膜であるため、２つの層は、それぞれの層の結晶粒子同士の境界において応力が緩和されることにより、割れにくい構造となっている。 When the base layer 102 is a single-crystal film, the functional layer 103 formed thereon is also a single-crystal film. Therefore, there is a problem in that the two layers are easily broken by stress caused by a difference in thermal expansion coefficient. . On the other hand, in this embodiment, since both the underlayer 102 and the functional layer 103 are polycrystalline films, the two layers are cracked by relaxing the stress at the boundary between the crystal grains of each layer. It has a difficult structure.
基材１０１と下地層１０２との間には、さらに導電層を備えていてもよい。導電層の材料としては、下地層を構成するＧｅと反応しにくく、また、拡散しにくい元素であることが好ましく、例えば、ＩＴＯ、ＡＺＯ、ＴｉＮ等が挙げられる。導電層を備えている場合には、光励起キャリアを取り出しやすくする効果が得られる。 A conductive layer may be further provided between the base material 101 and the base layer 102. The material of the conductive layer is preferably an element that does not easily react with Ge that forms the underlayer and that does not easily diffuse, and examples thereof include ITO, AZO, and TiN. When a conductive layer is provided, an effect of facilitating extraction of photoexcited carriers can be obtained.
図２（ａ）〜（ｄ）は、半導体装置１００の製造過程における被処理体の斜視図である。半導体装置１００の製造方法の一例について、図２（ａ）〜（ｄ）を用いて説明する。 2A to 2D are perspective views of an object to be processed in a process of manufacturing the semiconductor device 100. An example of a method for manufacturing the semiconductor device 100 will be described with reference to FIGS.
（第一積層体形成工程）
まず、図２（ａ）に示すように、基材の一面１０１ａに、Ａｌ、Ａｕ、Ａｇ等の金属元素を主成分とする金属層１０４、ＡｌＯｘ（ｘは実数）、ＧｅＯｘ、ＳｉＯ２等の金属酸化物元素を主成分とする金属酸化物層１０５と、Ｇｅを主成分とする非晶質のＧｅ層１０６、を順に積層してなる第一積層体１０７を形成する。金属層１０４、金属酸化物層１０５、Ｇｅ層１０６の形成は、スパッタリング法、蒸着法、化学的気相法（ＣＶＤ）法等の、公知の成膜方法を用いて行うことができる。なお、金属酸化物層１０５は、例えば、Ｇｅ層を形成する前に、形成された金属層１０４を、一旦、大気に曝すことにより、公知の成膜方法を用いずに形成することもできる。本実施形態においては、金属層１０４とＧｅ層１０６との間に、金属酸化物層１０５を有する場合について例示しているが、後述するように、この層は必須の構成ではない。
(First laminated body forming step)
First, as shown in FIG. 2 (a), on one surface 101a of the base material, Al, Au, a metal layer 104, AlOx mainly composed of metal elements such as Ag (x is a real number), GeOx, such as SiO 2 A first stacked body 107 is formed by sequentially stacking a metal oxide layer 105 mainly containing a metal oxide element and an amorphous Ge layer 106 mainly containing Ge. The formation of the metal layer 104, the metal oxide layer 105, and the Ge layer 106 can be performed by a known film formation method such as a sputtering method, an evaporation method, and a chemical vapor deposition (CVD) method. Note that the metal oxide layer 105 can be formed without using a known film formation method, for example, by once exposing the formed metal layer 104 to the atmosphere before forming a Ge layer. In the present embodiment, the case where the metal oxide layer 105 is provided between the metal layer 104 and the Ge layer 106 is illustrated, but this layer is not an essential component as described later.
（第二積層体形成工程）
次に、第一積層体１０７に対し、約５０〜５００℃、約０．１〜５００時間の加熱処理を行う。この加熱処理によって、非晶質のＧｅ層１０６を構成するＧｅ原子が、金属層１０４内の結晶粒界等に沿って拡散する。加熱を続けると、Ｇｅ原子の拡散領域が、金属層１０４の積層方向と略垂直な方向（面内方向）に広がる。そして、金属層１０４内の金属元素は、面内方向に広がって拡散するＧｅ原子によって、基材１０１から離れる方向に押し上げられる。
(Second laminate forming step)
Next, the first laminate 107 is subjected to a heat treatment at about 50 to 500 ° C. for about 0.1 to 500 hours. By this heat treatment, Ge atoms forming the amorphous Ge layer 106 diffuse along crystal grain boundaries and the like in the metal layer 104. When heating is continued, the diffusion region of Ge atoms expands in a direction (in-plane direction) substantially perpendicular to the laminating direction of the metal layer 104. Then, the metal element in the metal layer 104 is pushed up in a direction away from the base material 101 by the Ge atoms spreading and diffusing in the in-plane direction.
この現象は、加熱により高まったＧｅ層１０６を構成するＧｅ原子の拡散速度と、Ｇｅ原子が結晶化する速度の関係に起因して、発生すると考えられる。すなわち、高まったＧｅ原子の拡散速度が結晶化する速度を上回ると、Ｇｅ原子は、始めに金属層１０４内に拡散し、その後に結晶化する。 It is considered that this phenomenon occurs due to the relationship between the diffusion speed of Ge atoms constituting the Ge layer 106 increased by heating and the speed of crystallization of Ge atoms. That is, if the increased diffusion rate of Ge atoms exceeds the rate of crystallization, Ge atoms first diffuse into metal layer 104 and then crystallize.
このようにして、Ｇｅ層１０６内のＧｅ原子が、金属層１０４内のほとんどの金属元素と置き換わり、結晶化することにより、金属層１０４とＧｅ層１０６との層交換が行われる。その結果として、図２（ｂ）に示すように、多結晶で構成されるＧｅ層１０６Ａを下地層１０２とした、第二積層体１０７Ａを形成することができる。なお、加熱処理前のＧｅ層１０６が単結晶膜あるいは多結晶膜である場合、Ｇｅ層１０６はエネルギー的に安定しているため、当該層交換が行われない。 In this way, the Ge atoms in the Ge layer 106 replace most of the metal elements in the metal layer 104 and are crystallized, whereby the metal layer 104 and the Ge layer 106 are exchanged. As a result, as shown in FIG. 2B, a second stacked body 107A using the Ge layer 106A made of polycrystal as the base layer 102 can be formed. Note that when the Ge layer 106 before the heat treatment is a single crystal film or a polycrystalline film, the Ge layer 106 is not exchanged because the energy is stable.
第一積層体形成工程で形成した金属酸化物層１０５は、層交換の際に、Ｇｅ層の結晶粒子の拡散速度を下げて、核の発生を遅らせることにより、最終的に形成される下地層１０２の結晶粒子の大粒径化を促進する効果を奏する。金属酸化物層１０５の厚さは、０．１１０ｎｍ程度であることが好ましい。 The metal oxide layer 105 formed in the first laminate forming step reduces the diffusion rate of the crystal grains of the Ge layer and delays the generation of nuclei during the layer exchange, so that the base layer finally formed is formed. This has the effect of promoting the increase in the crystal grain size of the crystal grains 102. The thickness of the metal oxide layer 105 is preferably about 0.110 nm.
なお、第一積層体形成工程において、形成された金属層を大気に曝すことなく、連続してＧｅ層を形成する場合には、金属酸化物層１０５が形成されないことになる。しかしながら、この場合にも、当該層交換を行うことができ、金属酸化物層を形成した場合ほどではないが、所定の大粒径の結晶粒子からなる下地層を形成することができる。したがって、金属酸化物層１０５は、本実施形態の製造方法において必須の層ではない。さらに、この場合、金属層１０４上に金属酸化物層１０５を形成しない分、あるいは、金属層１０４を大気に曝さない分、製造に要する時間を短縮し、コストを低減することができ、相対的に製造効率を高めることができる。 In the first stacked body forming step, if the Ge layer is continuously formed without exposing the formed metal layer to the atmosphere, the metal oxide layer 105 will not be formed. However, also in this case, the layer exchange can be performed, and although not so much as when the metal oxide layer is formed, an underlayer composed of crystal grains having a predetermined large particle size can be formed. Therefore, the metal oxide layer 105 is not an essential layer in the manufacturing method of the present embodiment. Further, in this case, since the metal oxide layer 105 is not formed on the metal layer 104 or the metal layer 104 is not exposed to the air, the time required for manufacturing can be reduced, and the cost can be reduced. Production efficiency can be improved.
第二積層体形成工程の層交換によって下地となるＧｅ層１０６Ａの厚さは、第一積層体形成工程において形成された金属層１０４の厚さと同程度となる。したがって、第一積層体形成工程で形成する金属層１０４の厚さによって、最終的に形成される下地層１０２の厚さを調整することができる。下地層１０２の厚さは、１０ｎｍ以上１μｍ以下であることが好ましい。 The thickness of the Ge layer 106A serving as a base by the layer exchange in the second stacked body forming step is substantially equal to the thickness of the metal layer 104 formed in the first stacked body forming step. Therefore, the thickness of the base layer 102 finally formed can be adjusted by the thickness of the metal layer 104 formed in the first stacked body forming step. It is preferable that the thickness of the underlayer 102 be 10 nm or more and 1 μm or less.
（金属層除去工程）
次に、図２（ｃ）に示すように、前工程の層交換によって基材側に移動して再形成されたＧｅ層（下地層１０２）が露出するように、層交換後のＧｅ層上に形成されている層（ここでは金属層１０４Ａおよび金属酸化物層１０５）を、公知のエッチング法（ドライエッチング、ウェットエッチング等）、あるいは公知の研磨法を用いて除去する。
(Metal layer removal process)
Next, as shown in FIG. 2C, the Ge layer (underlayer 102) that has moved to the substrate side by the layer exchange in the previous step and is re-formed is exposed so that the Ge layer (underlayer 102) is exposed. (Here, the metal layer 104A and the metal oxide layer 105) are removed by a known etching method (dry etching, wet etching, or the like) or a known polishing method.
（機能層形成工程）
次に、気相成長法（分子線エピタキシー法（ＭＢＥ法）、化学気相成長法等）を用いて、露出した下地層１０２の上に、第二結晶粒子１０３Ａを複数含む機能層１０３を形成する。第二結晶粒子１０３Ａとしては、第一結晶粒子１０２Ａと格子整合しやすい範囲、すなわち、第一結晶粒子１０２Ａの−２％以上２％以下の格子定数を有するものを用いる。機能層形成工程を経ることによって、本実施形態の半導体装置１００を得ることができる。
(Functional layer forming step)
Next, a functional layer 103 including a plurality of second crystal grains 103A is formed on the exposed underlying layer 102 by using a vapor phase epitaxy method (molecular beam epitaxy method (MBE method), chemical vapor deposition method, or the like). I do. As the second crystal particles 103A, those having a range in which the first crystal particles 102A are easily lattice-matched, that is, those having a lattice constant of −2% to 2% of the first crystal particles 102A are used. Through the functional layer forming step, the semiconductor device 100 of the present embodiment can be obtained.
以上のように、本実施形態に係る半導体装置１００は、基材１０１上に、Ｇｅを主成分とする結晶粒子を複数含む多結晶膜を、下地層１０２として備えている。下地層１０２上に形成される機能層１０３を構成する結晶粒子は、下地層１０２の結晶粒子の形状を引き継いで形成されており、１μｍ以上の粒径を有する。この粒径は、既存の結晶成長技術等を用いて基材１０１上に直接形成した場合に比べてはるかに大きく、高い分光感度を有する機能層を実現するものである。したがって、本実施形態の半導体装置１００は、機能層１０２として、光電変換装置に適用可能な品質を有する半導体膜を備えたものとなっている。 As described above, the semiconductor device 100 according to the present embodiment includes, as the base layer 102, a polycrystalline film including a plurality of crystal particles containing Ge as a main component on the base 101. The crystal grains constituting the functional layer 103 formed on the base layer 102 are formed by inheriting the shape of the crystal grains of the base layer 102, and have a particle size of 1 μm or more. This particle size is much larger than when formed directly on the base material 101 using an existing crystal growth technique or the like, and realizes a functional layer having high spectral sensitivity. Therefore, the semiconductor device 100 of the present embodiment includes, as the functional layer 102, a semiconductor film having a quality applicable to a photoelectric conversion device.
さらに、本実施形態の半導体装置１００においては、基材１０１が非晶質であり、機能層１０２が、Ｇｅの多結晶粒子からなる下地層１０１を介して形成されるものである。したがって、本実施形態の半導体装置１００は、その製造過程において貼り合わせ技術を適用する必要がないため、機能層１０２を構成する半導体膜を、基材１０１の大きさによらず、また、単結晶の高価な基材を用いない分、低コストで形成することが可能である。 Further, in the semiconductor device 100 of the present embodiment, the base material 101 is amorphous, and the functional layer 102 is formed via the base layer 101 made of Ge polycrystalline particles. Therefore, in the semiconductor device 100 of the present embodiment, since it is not necessary to apply a bonding technique in the manufacturing process, the semiconductor film forming the functional layer 102 may be formed of a single crystal regardless of the size of the base material 101. Because the expensive base material is not used, it can be formed at low cost.
なお、本実施形態に係る半導体装置１００は、機能層１０３に電極を設けることによって、光電変換装置（素子）として動作させることができる。機能層１０３にｐ型半導体領域とｎ型半導体領域とを形成し、ｐ型半導体領域、ｎ型半導体領域のそれぞれに電極を設けたものを、光電変換装置として動作させることもできる。光電変換装置としては、例えば、太陽電池、受光センサ等が挙げられる。 Note that the semiconductor device 100 according to this embodiment can be operated as a photoelectric conversion device (element) by providing an electrode in the functional layer 103. A structure in which a p-type semiconductor region and an n-type semiconductor region are formed in the functional layer 103 and electrodes are provided in each of the p-type semiconductor region and the n-type semiconductor region can be operated as a photoelectric conversion device. Examples of the photoelectric conversion device include a solar cell and a light receiving sensor.
以下、実施例により本発明の効果をより明らかなものとする。なお、本発明は、以下の実施例に限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することができる。 Hereinafter, the effects of the present invention will be made clearer by examples. It should be noted that the present invention is not limited to the following embodiments, and can be implemented with appropriate changes within the scope of the present invention.
（実施例１）
上記実施形態に係る半導体装置１００を、次の手順で製造した。まず、第一積層体形成工程において、石英ガラス基板（基材）上に、Ａｌ誘起層交換法を用いて、主にＡｌからなる金属層１０４、主にＡｌＯｘからなる金属酸化物層１０５、主に非晶質のＧｅからなるＧｅ層１０６を順に形成し、第一積層体１０７を得た。金属層１０４、金属酸化物層１０５、Ｇｅ層１０６の厚さを、それぞれ、約５０ｎｍ、約１ｎｍ、約５０ｎｍとした。
(Example 1)
The semiconductor device 100 according to the above embodiment was manufactured by the following procedure. First, in the first laminated body forming step, a metal layer 104 mainly composed of Al, a metal oxide layer 105 mainly composed of AlOx, and a metal oxide layer 105 mainly composed of AlOx are formed on a quartz glass substrate (base material) by using an Al-induced layer exchange method. Then, a Ge layer 106 made of amorphous Ge was sequentially formed to obtain a first stacked body 107. The thicknesses of the metal layer 104, the metal oxide layer 105, and the Ge layer 106 were about 50 nm, about 1 nm, and about 50 nm, respectively.
次に、この第一積層体１０７に対して、約３５０℃で約１００時間の加熱処理を行い、金属層１０４とＧｅ層１０６との層交換を行い、第二積層体１０７Ａを得た。層交換後のＧｅ層１０６Ａは、粒径が約５０μｍ以上の結晶粒子からなり、約５０ｎｍの厚さを有する多結晶膜となった。 Next, the first laminate 107 was subjected to a heat treatment at about 350 ° C. for about 100 hours to exchange layers between the metal layer 104 and the Ge layer 106, thereby obtaining a second laminate 107A. The Ge layer 106A after the layer exchange was made of a crystal grain having a particle diameter of about 50 μm or more, and became a polycrystalline film having a thickness of about 50 nm.
次に、層交換後の金属層１０４Ａ、金属酸化物層１０５を、希釈フッ酸（約１．５％）によるウェットエッチングを行って除去し、Ｇｅ層１０６Ａを露出させた。 Next, the metal layer 104A and the metal oxide layer 105 after the layer exchange were removed by performing wet etching with diluted hydrofluoric acid (about 1.5%) to expose the Ge layer 106A.
次に、露出したＧｅ層１０６Ａ上、すなわち下地層１０２上に、分子線エピタキシー法を用いて、主にＧａＡｓの結晶粒子からなる機能層１０３を形成し、本実施形態の半導体装置１００を得た。機能層１０３は、下地層１０２上の結晶粒子の形状を引き継ぎ、粒径が約５０μｍ以上の結晶粒子からなり、約５００ｎｍの厚さを有する多結晶膜となった。 Next, a functional layer 103 mainly composed of GaAs crystal grains was formed on the exposed Ge layer 106A, that is, on the underlying layer 102 by using a molecular beam epitaxy method, and a semiconductor device 100 of the present embodiment was obtained. . The functional layer 103 took over the shape of the crystal grains on the underlayer 102 and was formed of crystal grains having a particle size of about 50 μm or more, and became a polycrystalline film having a thickness of about 500 nm.
（比較例１）
基材の上に、分子線堆積法を用いて直接、機能層を形成することにより、半導体装置を製造した。下地層の形成を行わない点以外の製造手順については、実施例１と同様とした。
(Comparative Example 1)
A semiconductor device was manufactured by forming a functional layer directly on a base material using a molecular beam deposition method . The manufacturing procedure was the same as that of Example 1 except that the underlayer was not formed.
（比較例２）
基材としてＧｅ（１１１）の単結晶基板を用い、その上に、分子線エピタキシー法を用いて直接、機能層を形成することにより、半導体装置を製造した。基材の種類、機能層の形成方法を変えたこと以外の製造手順については、実施例２と同様とした。
(Comparative Example 2)
A semiconductor device was manufactured by using a single crystal substrate of Ge (111) as a base material and directly forming a functional layer thereon by molecular beam epitaxy. Except for changing the type of the base material and the method of forming the functional layer, the manufacturing procedure was the same as in Example 2.
図３は、実施例１、比較例１、２の半導体装置における、機能層のラマンスペクトルを示すグラフである。グラフの横軸はラマンシフト［ｃｍ−１］を示し、縦軸はスペクトル強度を示している。３つのスペクトルが、ほぼ同じ位置にピークを有していることから、いずれの半導体装置においても、ＧａＡｓの結晶粒子からなる機能層が適切に形成されていることが分かる。 FIG. 3 is a graph showing Raman spectra of the functional layers in the semiconductor devices of Example 1, Comparative Examples 1 and 2. The horizontal axis of the graph indicates Raman shift [cm -1 ], and the vertical axis indicates spectral intensity. Since the three spectra have peaks at almost the same positions, it can be seen that a functional layer composed of GaAs crystal grains is appropriately formed in any of the semiconductor devices.
図４（ａ）〜（ｃ）は、それぞれ実施例１、比較例１、２の半導体装置における、機能層の表面形状を示すＳＥＭ画像である。３つの機能層の表面が、面内方向においてほぼ一様な形状を示していることから、いずれの半導体装置においても、機能層が連続膜によって形成されていることが分かる。 FIGS. 4A to 4C are SEM images showing the surface shapes of the functional layers in the semiconductor devices of Example 1 and Comparative Examples 1 and 2, respectively. Since the surfaces of the three functional layers show a substantially uniform shape in the in-plane direction, it can be seen that the functional layers are formed of continuous films in any of the semiconductor devices.
図５（ａ）〜（ｃ）は、それぞれ実施例１、比較例１、２の半導体装置における、機能層を構成する結晶粒子の厚み方向の結晶方位を示すＥＢＳＤ画像である。図５（ｄ）は、実施例１の同機能層を構成する結晶粒子の面内方向の結晶方位を示すＥＢＳＤ画像である。 FIGS. 5A to 5C are EBSD images showing the crystal orientation in the thickness direction of the crystal grains constituting the functional layer in the semiconductor devices of Example 1 and Comparative Examples 1 and 2, respectively. FIG. 5D is an EBSD image showing the in-plane crystal orientation of the crystal grains constituting the same functional layer of Example 1.
図５（ａ）では、結晶粒子が（１１１）方位に優先配向している様子が見られる。さらに、図５（ｄ）では、大粒径（数μｍ〜数十μｍ単位）の複数の結晶粒子が多く見られる。これらの結果から、実施例１の機能層は、複数の大粒径の結晶粒子からなる、多結晶膜となっていることが分かる。これは、実施例１の機能層が、複数の結晶粒子からなる多結晶膜の下地層の上に形成されており、機能層を構成する結晶粒子の形状が、下地層の結晶粒子の形状を引き継いだものになっているためであると考えられる。 FIG. 5A shows that the crystal grains are preferentially oriented in the (111) direction. Further, in FIG. 5D, a large number of crystal grains having a large grain size (a unit of several μm to several tens of μm) are observed. From these results, it can be seen that the functional layer of Example 1 was a polycrystalline film composed of a plurality of large-diameter crystal grains. This is because the functional layer of Example 1 is formed on the underlying layer of a polycrystalline film composed of a plurality of crystal grains, and the shape of the crystal grains constituting the functional layer is changed to the shape of the crystal grains of the underlying layer. It is thought that this was due to the inheritance.
図５（ｂ）では、粒径が１μｍ未満の複数の小粒径の結晶粒子が見られ、それらの同定は困難である。比較例２の機能層の結晶粒子の粒径が、実施例１の同粒径より小さいのは、基材と機能層の間に下地層を挟んでいないためであると考えられる。 In FIG. 5B, a plurality of small crystal grains having a grain diameter of less than 1 μm are seen, and it is difficult to identify them. It is considered that the reason why the particle size of the crystal particles of the functional layer of Comparative Example 2 is smaller than that of Example 1 is that no base layer is interposed between the base material and the functional layer.
図５（ｃ）では、結晶粒子同士の粒界が見られないことから、比較例１の機能層は、一様な単結晶膜となっていることが分かる。これは、比較例１の機能層が、単結晶基板の上に形成されており、機能層を構成する結晶粒子の形状が、単結晶基板の結晶粒子の形状を引き継いだものになっているためであると考えられる。 In FIG. 5C, since no grain boundaries are observed between the crystal grains, it can be seen that the functional layer of Comparative Example 1 is a uniform single crystal film. This is because the functional layer of Comparative Example 1 is formed on a single-crystal substrate, and the shape of the crystal grains constituting the functional layer is inherited from the shape of the crystal grains of the single-crystal substrate. It is considered to be.
実施例１、比較例１、２の半導体装置について、機能層のそれぞれに電極を設け、それらの分光感度測定を行った。 For the semiconductor devices of Example 1 and Comparative Examples 1 and 2, electrodes were provided on each of the functional layers, and their spectral sensitivities were measured.
ここでは、分光感度を、単位時間当たりにおいて、機能層に照射された光子の数に対する、機能層から発生する電子の数の比率［％］として定義される、外部量子効率で表すものとする。図６は、分光感度測定の結果を示すグラフである。グラフの横軸は、太陽電池に入射する光の波長［ｎｍ］を示し、縦軸は外部量子効率［％］を示している。 Here, the spectral sensitivity is represented by an external quantum efficiency defined as a ratio [%] of the number of electrons generated from the functional layer to the number of photons irradiated on the functional layer per unit time. FIG. 6 is a graph showing the result of the spectral sensitivity measurement. The horizontal axis of the graph indicates the wavelength [nm] of light incident on the solar cell, and the vertical axis indicates the external quantum efficiency [%].
比較例１の太陽電池では分光感度がほとんど得られていないのに対し、実施例１の太陽電池では、２Ｖ印加時に約９０％の高い分光感度が得られている。これは、実施例１の光電変換を担う機能層が、比較例１の機能層に比べて、大粒径化した結晶粒子で構成されているためであると考えられる。 In the solar cell of Comparative Example 1, almost no spectral sensitivity was obtained, whereas in the solar cell of Example 1, a high spectral sensitivity of about 90% was obtained when 2 V was applied. It is considered that this is because the functional layer for performing the photoelectric conversion of Example 1 is made of crystal grains having a larger particle size than the functional layer of Comparative Example 1.
また、実施例１の太陽電池では、基材として非晶質の基板を用いているのにも関わらず、単結晶基板を用いた比較例２の太陽電池を上回る高い分光感度が得られていることが分かる。この結果は、十分な分光感度を有する太陽電池を、高価な単結晶基板を用いずに、低コストで実現し得ることを示している。 Further, in the solar cell of Example 1, higher spectral sensitivity than that of the solar cell of Comparative Example 2 using a single crystal substrate was obtained, although an amorphous substrate was used as the base material. You can see that. This result indicates that a solar cell having sufficient spectral sensitivity can be realized at low cost without using an expensive single crystal substrate.
１００・・・半導体装置
１０１・・・基材
１０１ａ・・・基材の一面
１０２・・・下地層
１０２Ａ・・・第一結晶粒子
１０３・・・機能層
１０３Ａ・・・第二結晶粒子
１０４、１０４Ａ・・・金属層
１０５・・・金属酸化物層
１０６、１０６Ａ・・・Ｇｅ層
１０７・・・第一積層体
１０７Ａ・・・第二積層体
Reference Signs List 100 semiconductor device 101 substrate 101a one surface of substrate 102 underlayer 102A first crystal particle 103 functional layer 103A second crystal particle 104 104A: metal layer 105: metal oxide layers 106, 106A: Ge layer 107: first laminate 107A: second laminate
Claims (9)
前記基材の一面に形成され、Ｇｅを主成分とする第一結晶粒子を複数含む下地層と、
前記下地層の上に形成され、前記第一結晶粒子の−２％以上２％以下の格子定数を有する第二結晶粒子を複数含む機能層と、を備え、
前記第二結晶粒子の平均粒径が１μｍ以上であることを特徴とする半導体装置。 An amorphous substrate;
An underlayer formed on one surface of the base material and including a plurality of first crystal particles containing Ge as a main component;
A functional layer formed on the underlayer and including a plurality of second crystal particles having a lattice constant of −2% or more and 2% or less of the first crystal particles,
2. The semiconductor device according to claim 1, wherein the second crystal particles have an average particle size of 1 μm or more.
気相成長法を用いて、前記下地層の上に前記機能層を形成する工程を有することを特徴とする半導体装置の製造方法。 A method for manufacturing a semiconductor device according to claim 1, wherein:
A method for manufacturing a semiconductor device, comprising a step of forming the functional layer on the underlayer by using a vapor deposition method.
前記基材の一面に、金属元素を主成分とする金属層と、Ｇｅを主成分とするＧｅ層と、を順に積層した第一積層体を形成する工程と、
前記第一積層体を加熱し、前記金属層と前記Ｇｅ層との層交換を行い、前記Ｇｅ層を前記下地層とした第二積層体を形成する工程と、
前記層交換後の前記Ｇｅ層上に形成されている層を除去する工程と、を有することを特徴とする請求項６に記載の半導体装置の製造方法。 Before forming the functional layer,
Forming a first laminate in which a metal layer containing a metal element as a main component and a Ge layer containing Ge as a main component are sequentially stacked on one surface of the base material;
Heating the first laminate, performing a layer exchange between the metal layer and the Ge layer, and forming a second laminate using the Ge layer as the underlayer;
7. The method according to claim 6, further comprising: removing a layer formed on the Ge layer after the layer exchange.
前記機能層に設けられた電極と、を備えていることを特徴とする光電変換装置。 A semiconductor device according to any one of claims 1 to 5,
A photoelectric conversion device, comprising: an electrode provided on the functional layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018164916A JP7232499B2 (en) | 2018-09-03 | 2018-09-03 | Semiconductor device, manufacturing method thereof, and photoelectric conversion device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018164916A JP7232499B2 (en) | 2018-09-03 | 2018-09-03 | Semiconductor device, manufacturing method thereof, and photoelectric conversion device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020038890A true JP2020038890A (en) | 2020-03-12 |
| JP7232499B2 JP7232499B2 (en) | 2023-03-03 |
Family
ID=69738191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018164916A Active JP7232499B2 (en) | 2018-09-03 | 2018-09-03 | Semiconductor device, manufacturing method thereof, and photoelectric conversion device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7232499B2 (en) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56122171A (en) * | 1980-02-01 | 1981-09-25 | Thomson Csf | Photovoltaic cell utilized for manufacturing solar battery |
| JPS5973499A (en) * | 1982-10-15 | 1984-04-25 | Agency Of Ind Science & Technol | Growth of compound semiconductor |
| JPS6066874A (en) * | 1983-09-24 | 1985-04-17 | Sharp Corp | Thin film solar battery element |
| JPH05102509A (en) * | 1991-10-11 | 1993-04-23 | Canon Inc | Solar cell and its manufacturing method |
| JP2002299261A (en) * | 2001-03-30 | 2002-10-11 | Shin Etsu Handotai Co Ltd | Semiconductor wafer and manufacturing method therefor |
| JP2009302171A (en) * | 2008-06-11 | 2009-12-24 | Seiko Epson Corp | Method of manufacturing semiconductor device, method of manufacturing transistor, and method of manufacturing electrooptic device |
| JP2011523791A (en) * | 2008-06-09 | 2011-08-18 | ドリッテ・パテントポートフォリオ・ベタイリグンスゲゼルシャフト・エムベーハー・ウント・コンパニー・カーゲー | Method for producing polycrystalline layer |
| JP2013138128A (en) * | 2011-12-28 | 2013-07-11 | Univ Of Tsukuba | Semiconductor device and manufacturing method of the same |
| JP2014144875A (en) * | 2011-05-24 | 2014-08-14 | National Institute Of Advanced Industrial & Technology | Method and apparatus for manufacturing semi-conductor thin film crystal |
| US20150068581A1 (en) * | 2012-07-19 | 2015-03-12 | Xiamen Sanan Optoelectronics Technology Co., Ltd. | Fabrication Method for Multi-junction Solar Cells |
| JP2015130451A (en) * | 2014-01-08 | 2015-07-16 | 国立大学法人 筑波大学 | Semiconductor device and method of manufacturing the same |
| JP2017041487A (en) * | 2015-08-18 | 2017-02-23 | 国立大学法人島根大学 | METHOD FOR FORMING GaAs LAYER ON Ge (111) PLANE, AND TANDEM TYPE SOLAR BATTERY |
-
2018
- 2018-09-03 JP JP2018164916A patent/JP7232499B2/en active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56122171A (en) * | 1980-02-01 | 1981-09-25 | Thomson Csf | Photovoltaic cell utilized for manufacturing solar battery |
| JPS5973499A (en) * | 1982-10-15 | 1984-04-25 | Agency Of Ind Science & Technol | Growth of compound semiconductor |
| JPS6066874A (en) * | 1983-09-24 | 1985-04-17 | Sharp Corp | Thin film solar battery element |
| JPH05102509A (en) * | 1991-10-11 | 1993-04-23 | Canon Inc | Solar cell and its manufacturing method |
| JP2002299261A (en) * | 2001-03-30 | 2002-10-11 | Shin Etsu Handotai Co Ltd | Semiconductor wafer and manufacturing method therefor |
| JP2011523791A (en) * | 2008-06-09 | 2011-08-18 | ドリッテ・パテントポートフォリオ・ベタイリグンスゲゼルシャフト・エムベーハー・ウント・コンパニー・カーゲー | Method for producing polycrystalline layer |
| JP2009302171A (en) * | 2008-06-11 | 2009-12-24 | Seiko Epson Corp | Method of manufacturing semiconductor device, method of manufacturing transistor, and method of manufacturing electrooptic device |
| JP2014144875A (en) * | 2011-05-24 | 2014-08-14 | National Institute Of Advanced Industrial & Technology | Method and apparatus for manufacturing semi-conductor thin film crystal |
| JP2013138128A (en) * | 2011-12-28 | 2013-07-11 | Univ Of Tsukuba | Semiconductor device and manufacturing method of the same |
| US20150068581A1 (en) * | 2012-07-19 | 2015-03-12 | Xiamen Sanan Optoelectronics Technology Co., Ltd. | Fabrication Method for Multi-junction Solar Cells |
| JP2015130451A (en) * | 2014-01-08 | 2015-07-16 | 国立大学法人 筑波大学 | Semiconductor device and method of manufacturing the same |
| JP2017041487A (en) * | 2015-08-18 | 2017-02-23 | 国立大学法人島根大学 | METHOD FOR FORMING GaAs LAYER ON Ge (111) PLANE, AND TANDEM TYPE SOLAR BATTERY |
Non-Patent Citations (2)
| Title |
|---|
| CHU, SHIRLEY S. ET AL.: "Thin‐film gallium arsenide homojunction solar cells on recrystallized germanium and large‐grain ge", JOURNAL OF APPLIED PHYSICS, vol. 60, 811(1986), JPN7022002631, 4 June 1998 (1998-06-04), pages 811 - 814, ISSN: 0004792088 * |
| T, NISHIDA ET AL.: "Al 誘起成長 Ge 薄膜をシードとした大粒径厚膜 Ge 層の形成", 第65回応用物理学会春季学術講演会 講演予稿集, JPN6022022778, 20 March 2018 (2018-03-20), pages 13 - 285, ISSN: 0004792089 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7232499B2 (en) | 2023-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI660520B (en) | Integration of epitaxial lift-off solar cells with mini-parabolic concentrator arrays via printing method | |
| US8350146B2 (en) | Three dimensional multi-junction photovoltaic device | |
| US8927392B2 (en) | Methods for forming crystalline thin-film photovoltaic structures | |
| US4113531A (en) | Process for fabricating polycrystalline inp-cds solar cells | |
| US6211038B1 (en) | Semiconductor device, and method for manufacturing the same | |
| US20120006390A1 (en) | Nano-wire solar cell or detector | |
| JP5603490B2 (en) | High concentration P doped quantum dot solar cell by forced doping of INP and manufacturing method | |
| JP2013504878A5 (en) | Method for manufacturing flexible photovoltaic device using epitaxial lift-off and method for maintaining the integrity of a growth substrate used for epitaxial growth | |
| JP6410362B2 (en) | Photoactive device having a low bandgap active layer configured to improve efficiency and related methods | |
| JPH0394476A (en) | Manufacture of substrate for selective crystal growth and selective crystal growth method and manufacture of solar cell by using these substrates | |
| US20130334541A1 (en) | Three dimensional strained semiconductors | |
| KR102103040B1 (en) | Strain control for acceleration of epitaxial lift-off | |
| Kato et al. | Silicon nanowire heterojunction solar cells with an Al2O3 passivation film fabricated by atomic layer deposition | |
| JP7109062B2 (en) | Quantum dot sheet, optoelectronic device using the same, and method for producing quantum dot sheet | |
| JP7232499B2 (en) | Semiconductor device, manufacturing method thereof, and photoelectric conversion device | |
| Kang et al. | Design and fabrication of nano-pyramid GaAs solar cell | |
| US8889456B2 (en) | Method of fabricating uniformly distributed self-assembled solder dot formation for high efficiency solar cells | |
| Zubia et al. | Ordered CdTe/CdS arrays for high-performance solar cells | |
| KR101090399B1 (en) | Solar cell manufacturing process using nano-structure texturing | |
| US20140213044A1 (en) | Method for producing periodic crystalline silicon nanostructures | |
| Du et al. | Fabrication of an ultra-thin silicon solar cell and nano-scale honeycomb structure by thermal-stress-induced pattern transfer method | |
| JP6238360B2 (en) | Manufacturing method of nanostructure | |
| JP4057741B2 (en) | Method for manufacturing photoelectric conversion device | |
| EP3586376B1 (en) | Photovoltaic cell with multiple iii-v junctions on a silicon substrate and method for the production thereof | |
| JP3229749B2 (en) | Method for manufacturing polycrystalline semiconductor thin film and photovoltaic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210811 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220607 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20220808 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221005 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230213 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7232499 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |