JP2020030967A - Overvoltage suppression circuit and DC cutoff device - Google Patents

Overvoltage suppression circuit and DC cutoff device Download PDF

Info

Publication number
JP2020030967A
JP2020030967A JP2018155745A JP2018155745A JP2020030967A JP 2020030967 A JP2020030967 A JP 2020030967A JP 2018155745 A JP2018155745 A JP 2018155745A JP 2018155745 A JP2018155745 A JP 2018155745A JP 2020030967 A JP2020030967 A JP 2020030967A
Authority
JP
Japan
Prior art keywords
switch
main switch
main
suppression circuit
turned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018155745A
Other languages
Japanese (ja)
Inventor
蓑輪 義文
Yoshibumi Minowa
義文 蓑輪
優太 片元
Yuta Katamoto
優太 片元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissin Electric Co Ltd
Original Assignee
Nissin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissin Electric Co Ltd filed Critical Nissin Electric Co Ltd
Priority to JP2018155745A priority Critical patent/JP2020030967A/en
Publication of JP2020030967A publication Critical patent/JP2020030967A/en
Pending legal-status Critical Current

Links

Abstract

To provide an overvoltage suppression circuit capable of preventing over-specification or the like of a switch by expanding a selection range of the switch and a nonlinear element such as a varistor.SOLUTION: An overvoltage suppression circuit that suppresses overvoltage of a main switch of a main circuit connecting a power supply and a load includes a nonlinear element connected in parallel to the main switch and an auxiliary switch connected in series to the nonlinear element, and the auxiliary switch is configured to turn off in conjunction with turning off of the main switch, and to turn on in conjunction with turning on of the main switch.SELECTED DRAWING: Figure 1

Description

本発明は、過電圧抑制回路及びこの過電圧抑制回路を用いた直流遮断装置に関するものである。   The present invention relates to an overvoltage suppression circuit and a DC cutoff device using the overvoltage suppression circuit.

従来の過電圧抑制回路としては、特許文献1に示すように、電源と負荷とを接続する主回路に設けられたスイッチを過電圧から保護するものがある。具体的にこの過電圧抑制回路は、スイッチに並列接続されたサージアブソーバたるバリスタを備えており、スイッチをオフすることにより生じる過電圧をバリスタが吸収するように構成されている。   As a conventional overvoltage suppression circuit, there is one that protects a switch provided in a main circuit that connects a power supply and a load from overvoltage, as disclosed in Patent Document 1. Specifically, this overvoltage suppression circuit includes a varistor as a surge absorber connected in parallel to the switch, and is configured so that the varistor absorbs an overvoltage generated by turning off the switch.

ところで、一般にバリスタ等の非線形素子の特性として、長時間連続的に印加(使用)できる最大の電圧である最大許容回路電圧V1と、サージ電圧を吸収して、ある程度低い電圧までサージ電圧を下げることができる最大の電圧である最大制限電圧V2との間に、V1×2<V2といった関係があることが知られている。   By the way, generally, as characteristics of a non-linear element such as a varistor, the maximum allowable circuit voltage V1, which is the maximum voltage that can be continuously applied (used) for a long time, and the surge voltage is absorbed, and the surge voltage is reduced to a somewhat lower voltage. It is known that there is a relation of V1 × 2 <V2 between the maximum voltage V2, which is the maximum voltage that can be generated.

このことから、例えば、主回路の回路電圧が700Vであったとすると、この主回路に設けられたスイッチを過電圧から保護しようとする場合、バリスタとしては、まず最大許容回路電圧V1が700Vより高いものを選定する必要がある。これにより、バリスタの最大制限電圧V2は1400Vよりも高くなるので、スイッチとしては定格電圧が最大制限電圧V2よりも高い、例えば定格電圧が1700V程度のものを選定する必要がある。その結果、スイッチの定格電圧は、主回路の回路電圧700Vよりも過大となり、スイッチが過剰仕様となる。   For this reason, for example, if the circuit voltage of the main circuit is 700 V, when a switch provided in the main circuit is to be protected from overvoltage, the varistor must first have a maximum allowable circuit voltage V1 higher than 700 V. Must be selected. As a result, the maximum limiting voltage V2 of the varistor becomes higher than 1400 V. Therefore, it is necessary to select a switch having a rated voltage higher than the maximum limiting voltage V2, for example, a rated voltage of about 1700 V. As a result, the rated voltage of the switch becomes higher than the circuit voltage 700 V of the main circuit, and the switch is over-specified.

一方、スイッチとして定格電圧が低いものを用いると、バリスタとして最大制限電圧V2が低いものを選定することとなり、バリスタの最大許容回路電圧V1が低くなる。その結果、バリスタの最大許容回路電圧V1が主回路の回路電圧を下回る場合には、バリスタが過熱等により破壊されてしまう。   On the other hand, if a switch having a low rated voltage is used, a varistor having a low maximum limit voltage V2 is selected, and the maximum allowable circuit voltage V1 of the varistor is reduced. As a result, when the maximum allowable circuit voltage V1 of the varistor is lower than the circuit voltage of the main circuit, the varistor is destroyed by overheating or the like.

このように、スイッチの定格電圧を下げようとすることと、回路電圧に対するバリスタの使用を担保しようとすることとは相反する関係にある。従って、スイッチやバリスタの選定範囲は制約されてしまい、スイッチの過剰仕様などによるコストの増大を招来する恐れがある。   As described above, the attempt to lower the rated voltage of the switch and the attempt to ensure the use of the varistor for the circuit voltage are in a contradictory relationship. Therefore, the selection range of the switch and the varistor is restricted, and there is a possibility that an increase in cost due to an over-specification of the switch or the like may be caused.

特開2010−238391号公報JP 2010-238391 A

そこで本発明は、上記問題点を解決すべくなされたものであり、バリスタ等の非線形素子やスイッチの選定範囲を拡大することで、スイッチの過剰仕様等を防ぐことをその主たる課題とするものである。   Therefore, the present invention has been made to solve the above problems, and has as its main object to prevent over-specification of switches by expanding the selection range of non-linear elements such as varistors and switches. is there.

すなわち本発明に係る過電圧抑制回路は、電源と負荷とを接続する主回路の主スイッチの過電圧を抑制する過電圧抑制回路であって、前記主スイッチに並列接続された非線形素子と、前記非線形素子に直列接続された補助スイッチとを備え、前記補助スイッチが、前記主スイッチのターンオフに連動してターンオフし、前記主スイッチのターンオンに連動してターンオンするように構成されていることを特徴とする。   That is, the overvoltage suppression circuit according to the present invention is an overvoltage suppression circuit that suppresses overvoltage of a main switch of a main circuit that connects a power supply and a load, and includes a non-linear element connected in parallel to the main switch, and a non-linear element. And an auxiliary switch connected in series, wherein the auxiliary switch is configured to turn off in conjunction with turning off of the main switch, and to turn on in conjunction with turning on of the main switch.

このように構成された過電圧抑制回路によれば、主スイッチのターンオフに連動して補助スイッチもターンオフするので、主スイッチのオフ時において主回路の回路電圧が非線形素子に連続的に印加され続けることがない。
一方で主スイッチのターンオンに連動して補助スイッチがターンオンするので、補助スイッチのオン時には主スイッチが導通しており、これに並列接続された非線形素子に主回路の回路電圧が連続的に印加され続けることがない。
According to the overvoltage suppression circuit configured as described above, the auxiliary switch is also turned off in conjunction with the turn-off of the main switch, so that the circuit voltage of the main circuit is continuously applied to the nonlinear element when the main switch is turned off. There is no.
On the other hand, since the auxiliary switch is turned on in conjunction with the turn-on of the main switch, the main switch is conductive when the auxiliary switch is turned on, and the circuit voltage of the main circuit is continuously applied to the non-linear elements connected in parallel to this. I will not continue.

このように本発明の過電圧抑制回路によれば、主スイッチのオン時及びオフ時のいずれにおいても、主回路の回路電圧が非線形素子に連続的に印加され続けることがないので、非線形素子の最大許容回路電圧を主回路の回路電圧よりも大きくする必要がない。これにより、非線形素子の選定において、最大許容回路電圧の制約が緩和されるので、非線形素子の選定範囲を拡大することができる。そのため、非線形素子として最大制限電圧が低いものを用いることで、主スイッチとしても定格電圧が低いものを選定することができ、主スイッチの過剰仕様を防ぐことができる。   As described above, according to the overvoltage suppression circuit of the present invention, the circuit voltage of the main circuit is not continuously applied to the nonlinear element both when the main switch is turned on and when the main switch is turned off. There is no need to make the allowable circuit voltage higher than the circuit voltage of the main circuit. Thereby, in selecting the nonlinear element, the restriction on the maximum allowable circuit voltage is relaxed, so that the selection range of the nonlinear element can be expanded. Therefore, by using a non-linear element having a low maximum limiting voltage, a main switch having a low rated voltage can be selected, and an excessive specification of the main switch can be prevented.

主スイッチをターンオフすることにより生じる過電圧を非線形素子によって確実に吸収するためには、前記補助スイッチが前記主スイッチのターンオフから遅れたタイミングでターンオフするように構成すればよい。   In order to reliably absorb the overvoltage caused by turning off the main switch by the nonlinear element, the auxiliary switch may be configured to turn off at a timing delayed from the turn-off of the main switch.

補助スイッチをターンオフすることにより生じる過電圧を小さくするには、前記主スイッチをターンオフした後、前記非線形素子に流れる電流又は前記非線形素子に発生した電圧が所定値以下になったタイミングで前記スイッチがターンオフするように構成されることが好ましい。   In order to reduce the overvoltage caused by turning off the auxiliary switch, after turning off the main switch, the switch is turned off at the timing when the current flowing in the nonlinear element or the voltage generated in the nonlinear element becomes equal to or less than a predetermined value. It is preferable to be configured so that

主スイッチのターンオン動作時において非線形素子に主回路の回路電圧が常に印加されないようにするには、前記補助スイッチが、前記主スイッチのターンオンと同時のタイミング又は前記主スイッチのターンオンから遅れたタイミングでターンオンするように構成されていればよい。   In order to prevent the circuit voltage of the main circuit from being constantly applied to the non-linear element during the turn-on operation of the main switch, the auxiliary switch may be operated at the same time as the turn-on of the main switch or at a timing delayed from the turn-on of the main switch. What is necessary is just to be configured to turn on.

ところで、オフ状態にある補助スイッチをオンすると、非線形素子の静電容量に蓄積された静電エネルギが放電され、主スイッチの定格を上回る突入電流が発生する恐れがある。
そこで、前記主スイッチに並列接続され、かつ前記非線形素子の正側に直列接続され、その順方向が前記非線形素子を向くダイオードと、該ダイオードに並列接続された抵抗器とをさらに備えることが好ましい。
このような構成であれば、補助スイッチをオンすることにより生じる放電電流にとってダイオードは逆バイアスとなるため、当該放電電流は抵抗器に流れて消費される。これにより、補助スイッチをオンする際に主スイッチに定格を上回る突入電流が流れ込むことを防ぐことができる。
By the way, when the auxiliary switch in the off state is turned on, electrostatic energy accumulated in the capacitance of the nonlinear element is discharged, and there is a possibility that an inrush current exceeding the rating of the main switch is generated.
Therefore, it is preferable to further include a diode connected in parallel to the main switch, connected in series to the positive side of the nonlinear element, and having a forward direction facing the nonlinear element, and a resistor connected in parallel to the diode. .
With such a configuration, the diode is reverse-biased for a discharge current generated by turning on the auxiliary switch, and the discharge current flows through the resistor and is consumed. This can prevent a rush current exceeding the rating from flowing into the main switch when the auxiliary switch is turned on.

また本発明に係る直流遮断装置は、電源と負荷とを接続する主回路の主スイッチと、前記主スイッチの過電圧を抑制する過電圧抑制回路であって、前記過電圧抑制回路が、前記主スイッチに並列接続された非線形素子と、前記非線形素子に直列接続された補助スイッチとを備え、前記補助スイッチが、前記主スイッチのターンオフに連動してターンオフし、前記主スイッチのターンオンに連動してターンオンするように構成されていることを特徴とする。   Further, the DC cutoff device according to the present invention is a main switch of a main circuit that connects a power supply and a load, and an overvoltage suppression circuit that suppresses an overvoltage of the main switch, wherein the overvoltage suppression circuit is connected in parallel to the main switch. A non-linear element connected thereto, and an auxiliary switch connected in series to the non-linear element, wherein the auxiliary switch turns off in conjunction with the turn-off of the main switch and turns on in conjunction with the turn-on of the main switch. It is characterized by comprising.

このように構成した本発明によれば、バリスタ等の非線形素子やスイッチの選定範囲を拡大することで、スイッチの過剰仕様等を防ぐことができる。   According to the present invention configured as described above, by expanding the selection range of the non-linear element such as the varistor and the switch, it is possible to prevent the switch from being over-specified.

本実施形態の直流遮断装置の回路構成を模式的に示す図。FIG. 2 is a diagram schematically illustrating a circuit configuration of the DC cutoff device according to the embodiment. 同実施形態の直流遮断装置の動作を説明するためのフローチャート。4 is a flowchart for explaining the operation of the DC cutoff device of the embodiment. 同実施形態の直流遮断装置の遮断時の電圧及び電流の時間変化を概略的に示すグラフ。5 is a graph schematically showing a time change of a voltage and a current at the time of interruption of the DC interruption device of the embodiment. 同実施形態の直流遮断装置の閉路時の電圧及び電流の時間変化を概略的に示すグラフ。4 is a graph schematically showing a time change of a voltage and a current at the time of closing of the DC cutoff device of the embodiment. 他の実施形態の直流遮断装置の回路構成を模式的に示す図。The figure which shows typically the circuit structure of the DC cutoff apparatus of other embodiment.

以下に、本発明に係る過電圧抑制回路を有する直流遮断装置の一実施形態について、図面を参照して説明する。   Hereinafter, an embodiment of a DC cutoff device having an overvoltage suppression circuit according to the present invention will be described with reference to the drawings.

<直流遮断装置の構成>
本実施形態の直流遮断装置100は、図1に示すように、直流電源等の電源200と負荷(不図示)とを接続する主回路300に設けられ、負荷への直流電力の供給及び遮断を切り替えるものである。
<Configuration of DC cutoff device>
As shown in FIG. 1, the DC cutoff device 100 according to the present embodiment is provided in a main circuit 300 that connects a power supply 200 such as a DC power supply and a load (not shown) to supply and cut off DC power to the load. Switch.

具体的にこの直流遮断装置100は、直流電力の供給及び遮断を切り替える主スイッチ101と、主スイッチ101に対して並列に設けられた過電圧抑制回路102とを具備している。   Specifically, the DC cutoff device 100 includes a main switch 101 for switching between supply and cutoff of DC power, and an overvoltage suppression circuit 102 provided in parallel with the main switch 101.

主スイッチ101は、電源200と負荷とを接続する主回路300に設けられた例えば半導体スイッチ素子等の遮断器であり、図示しない制御装置により制御されるゲート駆動回路によって開閉駆動される。主回路300における主スイッチ101の両側(正側及び負側)には、ラインスイッチSW等の開閉スイッチが設けられている。   The main switch 101 is a circuit breaker such as a semiconductor switch element provided in a main circuit 300 connecting the power supply 200 and a load, and is opened and closed by a gate drive circuit controlled by a control device (not shown). On both sides (positive side and negative side) of the main switch 101 in the main circuit 300, open / close switches such as a line switch SW are provided.

過電圧抑制回路102は、主スイッチ101の遮断時に生じる過電圧を抑制するものである。具体的には、転流回路部10及び過電流抑制回路部20を備えている。   The overvoltage suppression circuit 102 suppresses an overvoltage generated when the main switch 101 is shut off. Specifically, it includes a commutation circuit section 10 and an overcurrent suppression circuit section 20.

転流回路部10は、主スイッチ101に対して並列接続され、且つ互いに直列接続された補助スイッチ11と、非線形素子12を有している。補助スイッチ11は、例えば半導体スイッチである。非線形素子12は、印加された電圧と当該素子に流れる電流とが比例しない素子であり、例えばZnOなどのセラミックスを用いて構成されたバリスタである。以下、説明の便宜上、非線形素子12をバリスタ12ともいう。
なお、補助スイッチ11及びバリスタ12は、上述したラインスイッチSWに対しては直列接続されており、ここでは補助スイッチ11がバリスタ12の正側に配置されている。補助スイッチ11がバリスタ12の負側に配置されていてもよい。
The commutation circuit unit 10 includes an auxiliary switch 11 connected in parallel to the main switch 101 and connected in series with each other, and a nonlinear element 12. The auxiliary switch 11 is, for example, a semiconductor switch. The non-linear element 12 is an element in which the applied voltage and the current flowing through the element are not proportional, and is a varistor made of ceramics such as ZnO. Hereinafter, for convenience of explanation, the nonlinear element 12 is also referred to as a varistor 12.
Note that the auxiliary switch 11 and the varistor 12 are connected in series to the above-described line switch SW, and the auxiliary switch 11 is arranged on the positive side of the varistor 12 here. The auxiliary switch 11 may be arranged on the negative side of the varistor 12.

過電流抑制回路部20は、再閉路時に生じる過電流を抑制するものである。
具体的にこの過電流抑制回路部20は、主スイッチ101に並列接続され、且つ、バリスタ12に直列接続され、その順方向がバリスタ12を向くダイオード21と、ダイオード21に並列接続された抵抗器22とを有している。
なお、この過電流抑制回路部20は受動素子のみから構成されている。
The overcurrent suppression circuit unit 20 suppresses an overcurrent generated at the time of re-closing.
Specifically, the overcurrent suppression circuit unit 20 is connected in parallel to the main switch 101 and connected in series to the varistor 12, and a diode 21 whose forward direction is directed to the varistor 12 and a resistor connected in parallel to the diode 21. 22.
The overcurrent suppression circuit section 20 is composed of only passive elements.

しかして本実施形態の過電圧抑制回路102は、補助スイッチ11が、主スイッチ101のターンオフに連動してターンオフし、主スイッチ101のターンオンに連動してターンオンするように構成されている。   Thus, the overvoltage suppression circuit 102 of the present embodiment is configured such that the auxiliary switch 11 is turned off in conjunction with the turn-off of the main switch 101 and turned on in conjunction with the turn-on of the main switch 101.

主スイッチ101のターンオフ時において、補助スイッチ11は、主スイッチ101のターンオフから遅れたタイミングでターンオフするように構成されている。より具体的には、主スイッチ101をターンオフした後、転流回路部10に転流された電流の値が所定値以下(例えば零電流又は零電流付近)になったタイミングで補助スイッチ11がターンオフするように構成されている。
なお、主スイッチ101をターンオフした後、バリスタ12に流れる電流の値が所定値以下になったタイミング、あるいは主スイッチ101をターンオフした後、所定時間経過後に補助スイッチ11がターンオフするように構成してもよい。
When the main switch 101 is turned off, the auxiliary switch 11 is configured to turn off at a timing delayed from the turn-off of the main switch 101. More specifically, after the main switch 101 is turned off, the auxiliary switch 11 is turned off at a timing when the value of the current commutated to the commutation circuit unit 10 becomes a predetermined value or less (for example, zero current or near zero current). It is configured to be.
The auxiliary switch 11 is turned off at a timing when the value of the current flowing through the varistor 12 becomes equal to or less than a predetermined value after the main switch 101 is turned off, or after a predetermined time elapses after the main switch 101 is turned off. Is also good.

主スイッチ101のターンオン時において、補助スイッチ11は、主スイッチ101のターンオンから遅れたタイミングでターンオンするように構成されている。より具体的には、主スイッチ101をターンオンした後、所定時間経過後に補助スイッチ11がターンオンするように構成されている。
なお、補助スイッチ11は、主スイッチ101のターンオンと同時のタイミングでターンオンするように構成されていてもよい。また、主スイッチ101をターンオンした後、主スイッチ101の両端電圧が所定値以下になったタイミングで、補助スイッチ11をターンオンするように構成してもよい。
When the main switch 101 is turned on, the auxiliary switch 11 is configured to turn on at a timing delayed from the turn on of the main switch 101. More specifically, the auxiliary switch 11 is turned on after a lapse of a predetermined time after the main switch 101 is turned on.
The auxiliary switch 11 may be configured to be turned on at the same time as the main switch 101 is turned on. Further, after turning on the main switch 101, the auxiliary switch 11 may be turned on at a timing when the voltage between both ends of the main switch 101 becomes equal to or less than a predetermined value.

<直流遮断装置100の動作>
続いて、本実施形態の直流遮断装置100の動作について、図2〜図4を参照して説明する。
<Operation of DC cutoff device 100>
Subsequently, the operation of the DC blocking device 100 of the present embodiment will be described with reference to FIGS.

まず、主スイッチ101及び補助スイッチ11がオンしており、電源200からの電力を負荷に供給している状態において、電流検出器(不図示)によって例えば負荷の短絡等により生じる過電流を検出する(ステップS1)。   First, in a state where the main switch 101 and the auxiliary switch 11 are turned on and the power from the power supply 200 is being supplied to the load, an overcurrent caused by, for example, a short circuit of the load is detected by a current detector (not shown). (Step S1).

過電流が検出された場合、制御装置(不図示)が主スイッチ101をターンオフ(遮断)する(ステップS2)。これにより、主スイッチ101の遮断時において主回路300を構成する配電線のインピーダンスL(図1参照)に起因した過電圧が生じ、遮断電流Iがバリスタ12に流れ込む(転流する)。つまり、主スイッチ101のターンオフ時において生じる過電圧はバリスタ12によって吸収される。 When the overcurrent is detected, the control device (not shown) turns off (cuts off) the main switch 101 (step S2). This creates an overvoltage due to the impedance of the distribution line L (see FIG. 1) constituting the main circuit 300 at the time of interruption of the main switch 101, breaking current I s flows into the varistor 12 (commutation). That is, the overvoltage generated when the main switch 101 is turned off is absorbed by the varistor 12.

ここで、バリスタ12の選定において、主スイッチ101の遮断により生じる遮断電流Iが流れることにより発生する電圧Vが主スイッチ101の定格電圧Vxよりも低くなるように、バリスタ12を選定している。
逆に言えば、主スイッチ101の選定においては、選定したバリスタ12に遮断電流Iが流れることにより発生する電圧Vaよりも定格電圧Vxが高くなるように、主スイッチ101を選定すればよい。
Here, in the selection of the varistor 12, so that the voltage V generated by the flow cutoff current I s generated by interrupting the main switch 101 is lower than the rated voltage Vx of the main switch 101, which selects the varistor 12 .
Conversely, in the selection of the main switch 101, as rated voltage Vx than the voltage Va generated by the flow cutoff current I s to the varistor 12 selected is high, may be selected to the main switch 101.

主スイッチ101のターンオフにより生じる過電圧がバリスタ12によって吸収された後は、バリスタ12には主回路300の電源200からの印加電圧Vy(以下、回路電圧Vyという)による電流が流れることになる。ここでは図3に示すように、この電流が零電流又は零電流付近になるような電圧特性を有するバリスタ12を選定している。   After the overvoltage generated by turning off the main switch 101 is absorbed by the varistor 12, a current flows from the power supply 200 of the main circuit 300 by the applied voltage Vy (hereinafter, referred to as a circuit voltage Vy). Here, as shown in FIG. 3, a varistor 12 having a voltage characteristic such that this current becomes zero current or near zero current is selected.

その後、バリスタ12に流れる電流が零電流又は零電流付近になった状態において、補助スイッチ11をターンオフすることで(ステップS3)、過電圧を発生させることなく、主回路300の遮断動作が完了する。ここでは、主スイッチ101のターンオフから所定時間経過後、補助スイッチ11をターンオフするようにしている。
なお、保守などによる主スイッチ101の切り離しを行うべく、補助スイッチ11をオフした後にラインスイッチSWをオフにしてもよい。
Thereafter, in a state where the current flowing through the varistor 12 becomes equal to or near the zero current, the auxiliary switch 11 is turned off (step S3), whereby the shutoff operation of the main circuit 300 is completed without generating an overvoltage. Here, the auxiliary switch 11 is turned off after a predetermined time has elapsed since the main switch 101 was turned off.
The line switch SW may be turned off after the auxiliary switch 11 is turned off in order to disconnect the main switch 101 for maintenance or the like.

一方、主回路300が遮断されている状態において、制御装置(不図示)が電力供給の開始を示す供給開始信号を取得すると(ステップS4)、当該制御装置は、主スイッチ101をターンオン(閉路)し(ステップS5)、それから所定時間経過後に補助スイッチ11をターンオンする(ステップS6)。なお、このときラインスイッチSWは予めオンされている状態である。   On the other hand, when the control device (not shown) acquires a supply start signal indicating the start of power supply in a state where the main circuit 300 is shut off (step S4), the control device turns on the main switch 101 (closes). The auxiliary switch 11 is turned on after a predetermined time has elapsed (step S5) (step S6). At this time, the line switch SW is in a state of being turned on in advance.

上記ステップS6において補助スイッチ11をターンオンする際、バリスタ12を構成する図示しない静電容量に蓄積された静電エネルギが放電される。そこで本実施形態では、過電流抑制回路部20によって補助スイッチ11をオンする際に生じる過電流が主スイッチ101に流れ込むことを抑制するようにしてある。
具体的には、過電流抑制回路を構成するダイオード21が、補助スイッチ11をオンすることにより生じる放電電流にとって逆バイアスとなるため、当該放電電流は、過電流抑制回路の抵抗器22に流れて消費される。
When the auxiliary switch 11 is turned on in step S6, the electrostatic energy stored in the capacitance (not shown) of the varistor 12 is discharged. Thus, in the present embodiment, the overcurrent generated when the auxiliary switch 11 is turned on by the overcurrent suppression circuit unit 20 is suppressed from flowing into the main switch 101.
Specifically, since the diode 21 constituting the overcurrent suppression circuit has a reverse bias with respect to the discharge current generated by turning on the auxiliary switch 11, the discharge current flows to the resistor 22 of the overcurrent suppression circuit. Consumed.

<本実施形態の効果>
このように構成された直流遮断装置100によれば、補助スイッチ11が、主スイッチ101のターンオフに連動してターンオフし、主スイッチ101のターンオンに連動してターンオンするように構成されているので、主スイッチ101のオン時及びオフ時のいずれにおいても、主回路300の回路電圧がバリスタ12に長時間印加され続けることがない。従って、バリスタ12の最大許容回路電圧を回路電圧よりも大きくする必要がなく、バリスタ12の選定において最大許容回路電圧の制約が緩和されるので、これらのバリスタ12の選定範囲を拡大することができる。
<Effect of this embodiment>
According to the DC cutoff device 100 configured as described above, the auxiliary switch 11 is configured to turn off in conjunction with the turn-off of the main switch 101 and to turn on in conjunction with the turn-on of the main switch 101. The circuit voltage of the main circuit 300 does not continue to be applied to the varistor 12 for a long time regardless of whether the main switch 101 is on or off. Accordingly, it is not necessary to make the maximum allowable circuit voltage of the varistor 12 higher than the circuit voltage, and the restriction on the maximum allowable circuit voltage in selecting the varistor 12 is relaxed, so that the selection range of the varistor 12 can be expanded. .

また、主スイッチ101を遮断することにより生じる過電圧を、バリスタ12を用いて吸収しているので、主スイッチ101としてはバリスタ12の最大制限電圧よりも定格電圧が高いものであればよく、主スイッチ101の過剰仕様を避けることができる。   Further, since the overvoltage generated by shutting off the main switch 101 is absorbed by using the varistor 12, the main switch 101 only needs to have a rated voltage higher than the maximum limit voltage of the varistor 12. The over-specification of 101 can be avoided.

さらに、過電流抑制回路部20を構成する抵抗器22によって、補助スイッチ11をオンすることにより生じる放電電流が消費されるので、補助スイッチ11をオンする際において、主スイッチ101に定格を上回る突入電流が流れ込むことを防ぐことができる。   Furthermore, since the discharge current generated by turning on the auxiliary switch 11 is consumed by the resistor 22 constituting the overcurrent suppression circuit unit 20, when the auxiliary switch 11 is turned on, the main switch 101 is inrushed beyond the rating. The current can be prevented from flowing.

<他の実施形態>
なお、本発明は前記実施形態に限られるものではない。
<Other embodiments>
Note that the present invention is not limited to the above embodiment.

例えば、前記実施形態の過電圧抑制回路102は、主スイッチ101に並列接続されたものであって、補助スイッチ11がバリスタ12に直列接続されるものであったがこれに限らない。他の実施形態の過電圧抑制回路102は、図5に示すように、補助スイッチ11が主スイッチ101及びバリスタ12の両方に直列接続されるように設けられてもよい。   For example, the overvoltage suppression circuit 102 of the above embodiment is connected in parallel to the main switch 101, and the auxiliary switch 11 is connected in series to the varistor 12, but is not limited to this. As shown in FIG. 5, the overvoltage suppression circuit 102 of another embodiment may be provided such that the auxiliary switch 11 is connected to both the main switch 101 and the varistor 12 in series.

非線形素子12としては、酸化亜鉛バリスタに限らず、例えば一対のツェナーダイオードを向かい合わせたものや、その他の構成のものを用いてもよい。   The non-linear element 12 is not limited to a zinc oxide varistor, but may be, for example, one having a pair of zener diodes facing each other or one having another configuration.

主スイッチ101及び補助スイッチ11は、半導体スイッチに限らず、機械式のスイッチでもよい。   The main switch 101 and the auxiliary switch 11 are not limited to semiconductor switches, but may be mechanical switches.

また、過電圧抑制回路102としては、必ずしも過電流抑制回路部20を備えていなくてもよい。   In addition, the overvoltage suppression circuit 102 does not necessarily need to include the overcurrent suppression circuit unit 20.

その他、本発明は前記実施形態に限られず、その趣旨を逸脱しない範囲で種々の変形が可能であるのは言うまでもない。   In addition, it goes without saying that the present invention is not limited to the above-described embodiment, but can be variously modified without departing from the gist thereof.

100・・・直流遮断装置
200・・・電源
300・・・主回路
101・・・主スイッチ
102・・・過電圧抑制回路
SW ・・・ラインスイッチ
10 ・・・転流回路部
11 ・・・補助スイッチ
12 ・・・バリスタ(非線形素子)
20 ・・・過電流抑制回路部
21 ・・・ダイオード
22 ・・・抵抗器

100 DC cutoff device 200 Power supply 300 Main circuit 101 Main switch 102 Overvoltage suppression circuit SW Line switch 10 Commutation circuit unit 11 Auxiliary Switch 12: Varistor (non-linear element)
20 overcurrent suppression circuit section 21 diode 22 resistor

Claims (6)

電源と負荷とを接続する主回路の主スイッチの過電圧を抑制する過電圧抑制回路であって、
前記主スイッチに並列接続された非線形素子と、
前記非線形素子に直列接続された補助スイッチとを備え、
前記補助スイッチが、前記主スイッチのターンオフに連動してターンオフし、前記主スイッチのターンオンに連動してターンオンするように構成された過電圧抑制回路。
An overvoltage suppression circuit that suppresses an overvoltage of a main switch of a main circuit that connects a power supply and a load,
A non-linear element connected in parallel to the main switch;
An auxiliary switch connected in series with the nonlinear element,
An overvoltage suppression circuit configured to turn off the auxiliary switch in conjunction with turning off of the main switch and turn on in conjunction with turning on of the main switch.
前記補助スイッチが、前記主スイッチのターンオフから遅れたタイミングでターンオフするように構成された請求項1記載の過電圧抑制回路。   2. The overvoltage suppression circuit according to claim 1, wherein the auxiliary switch is configured to turn off at a timing delayed from turning off of the main switch. 前記主スイッチをターンオフした後、前記非線形素子に流れる電流又は前記非線形素子に発生した電圧が所定値以下になったタイミングで前記スイッチがターンオフするように構成された請求項2記載の過電圧抑制回路。   3. The overvoltage suppression circuit according to claim 2, wherein after the main switch is turned off, the switch is turned off at a timing when a current flowing in the non-linear element or a voltage generated in the non-linear element becomes equal to or less than a predetermined value. 前記補助スイッチが、前記主スイッチのターンオンと同時のタイミング又は前記主スイッチのターンオンから遅れたタイミングでターンオンするように構成された請求項1〜3のいずれか記載の過電圧抑制回路。   4. The overvoltage suppression circuit according to claim 1, wherein the auxiliary switch is configured to be turned on at the same time as the turn-on of the main switch or at a timing delayed from the turn-on of the main switch. 5. 前記主スイッチに並列接続され、かつ前記非線形素子の正側に直列接続され、その順方向が前記非線形素子を向くダイオードと、該ダイオードに並列接続された抵抗器とをさらに備える、請求項1〜4のいずれか記載の過電圧抑制回路。   The device further comprising: a diode connected in parallel to the main switch and connected in series to a positive side of the nonlinear element, the forward direction of which is directed to the nonlinear element, and a resistor connected in parallel to the diode. 5. The overvoltage suppression circuit according to any one of 4. 電源と負荷とを接続する主回路の主スイッチと、
前記主スイッチの過電圧を抑制する過電圧抑制回路であって、
前記過電圧抑制回路が、
前記主スイッチに並列接続された非線形素子と、
前記非線形素子に直列接続された補助スイッチとを備え、
前記補助スイッチが、前記主スイッチのターンオフに連動してターンオフし、前記主スイッチのターンオンに連動してターンオンするように構成された直流遮断装置。

A main switch of a main circuit for connecting a power supply and a load,
An overvoltage suppression circuit that suppresses an overvoltage of the main switch,
The overvoltage suppression circuit,
A non-linear element connected in parallel to the main switch;
An auxiliary switch connected in series with the nonlinear element,
A DC cutoff device, wherein the auxiliary switch is turned off in conjunction with turning off of the main switch, and turned on in conjunction with turning on of the main switch.

JP2018155745A 2018-08-22 2018-08-22 Overvoltage suppression circuit and DC cutoff device Pending JP2020030967A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018155745A JP2020030967A (en) 2018-08-22 2018-08-22 Overvoltage suppression circuit and DC cutoff device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018155745A JP2020030967A (en) 2018-08-22 2018-08-22 Overvoltage suppression circuit and DC cutoff device

Publications (1)

Publication Number Publication Date
JP2020030967A true JP2020030967A (en) 2020-02-27

Family

ID=69622698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018155745A Pending JP2020030967A (en) 2018-08-22 2018-08-22 Overvoltage suppression circuit and DC cutoff device

Country Status (1)

Country Link
JP (1) JP2020030967A (en)

Similar Documents

Publication Publication Date Title
KR20200024069A (en) Bi-directional solid state circuit breaker
JP4626809B2 (en) Overvoltage protection circuit
KR101652937B1 (en) DC circuit breaker
EP3651175B1 (en) Circuit-breaker with reduced breakdown voltage requirement
KR100299580B1 (en) AC controller
JP2020508032A (en) Electronic circuit breaker for loads connectable to low voltage DC voltage networks
US9025294B2 (en) System and method for controlling solid state circuit breakers
KR20150040490A (en) Device and method to interrupt high voltage direct current
KR101641511B1 (en) Device for interrupting DC current and method the same
JP2017188423A (en) Current breaker
JP2020036307A (en) Overvoltage suppression circuit and DC cutoff device
JP4067367B2 (en) Load control device
KR101697623B1 (en) DC circuit breaker
KR101821439B1 (en) Fault current limiter
CA3000574A1 (en) Mechatronic circuit-breaker device
WO2018131307A1 (en) Arc-suppressing device
JP2019115030A (en) Current breaker
JP5126241B2 (en) Overvoltage protection circuit and overvoltage protection method
JP2019185959A (en) Overvoltage suppression circuit and dc breaker
US20220014185A1 (en) Electronic switch with surge protector
JP6386955B2 (en) DC cutoff device and DC cutoff method
JP2020030967A (en) Overvoltage suppression circuit and DC cutoff device
US20220115863A1 (en) Static dc current-limiting switching system
JP6471381B2 (en) DC current switching device and sliding electrical contact device
JP2015029397A (en) Semiconductor power conversion device