JP2020027481A - 料金所データ処理装置、情報処理装置、料金所データ処理装置の車線端末制御機構の設定方法、情報処理装置の端末制御機構の設定方法、及び設定プログラム - Google Patents
料金所データ処理装置、情報処理装置、料金所データ処理装置の車線端末制御機構の設定方法、情報処理装置の端末制御機構の設定方法、及び設定プログラム Download PDFInfo
- Publication number
- JP2020027481A JP2020027481A JP2018152447A JP2018152447A JP2020027481A JP 2020027481 A JP2020027481 A JP 2020027481A JP 2018152447 A JP2018152447 A JP 2018152447A JP 2018152447 A JP2018152447 A JP 2018152447A JP 2020027481 A JP2020027481 A JP 2020027481A
- Authority
- JP
- Japan
- Prior art keywords
- control mechanism
- terminal control
- lane
- register
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stored Programmes (AREA)
- Devices For Checking Fares Or Tickets At Control Points (AREA)
Abstract
Description
料金収受システムが適用される有料道路等の入口及び出口には料金所が設けられ、これら入口及び出口には1又は複数の車線(レーン)が設けられる。
図2に示す料金所データ処理装置2は、車線端末3との通信を専用プロトコルで実施しており、専用の通信基板(専用の車線端末制御機構23)を使用する。また、料金所データ処理装置2では、現行の料金所データ処理装置とアプリケーション統一(共通化)を行うため、OS仮想化を行い、仮想的に現行の料金所データ処理装置と同様の環境を構築する。
プロセッサー21と記憶部22に記憶されたプログラム(ホストOSなど)が協働して、各部を制御する。つまり、プロセッサー21は、記憶部22に記憶されたプログラムに基づいて動作し、車線端末制御機構23のレジスタをリセットしたり、レジスタに所定値を書き込んだり、レジスタの所定値を書き換えたりする。
レジスタR2(ECC(error correction code) register)は、PCI拡張カードのメモリー障害状態を監視するためのレジスタである。
レジスタR3(LED(light emitting diode) register)は、PCI拡張カードのメモリー以外のハードウェア障害状態を監視し、障害発生時は、LEDで障害を出力(通知)するためのレジスタである。
レジスタR4は(reset/reconfiguration register)、ビットがセットされると、PCI拡張カードがリセットされるレジスタである。
図3に示すように、料金所データ処理装置の開発者らは、車線端末制御機構(PCI拡張カード)を設計し(ステップST11)、PCI拡張カードの設計に対応するように端末制御機構ドライバを変更する(ステップST12)。その後は、仮想環境での動作検証を実施し(ステップST13)、開発を完了する。これにより、仮想BIOSのバージョンに左右されず製品リリースが可能となる。次に、仮想環境での動作検証について説明する。
プロセッサー21は、仮想BIOSにより、OSの動作に係る第1のレジスタ2311の初期化する。初期化に際して、プロセッサー21は、仮想BIOSにより、PCIコンフィグレーションレジスタ231を初期設定する。つまり、プロセッサー21は、仮想BIOSにより、OSの動作に係るレジスタ2311(ベースアドレスレジスタ)へアクセスし、初期設定に係るビットを設定する。初期設定は、デバイス固有空間232の車線端末制御機構の内部動作に係るレジスタ2321へのアクセス情報(アドレス)を含む。
以下、比較例について説明する。ここでは、新規に開発される料金所データ処理装置2に対応する料金所データ処理装置2aについて説明する。なお、料金所データ処理装置2aのように開発することも考えられるが、料金所データ処理装置2aに比べて料金所データ処理装置2の構成にすることにより、開発負荷の軽減を図ることができる。
図5に示すように、料金所データ処理装置2aは、プロセッサー21a、記憶部22a、車線端末制御機構23a、及び通信インタフェース24aを備える。
(2)初期設定の追加、修正の必要性が発覚した時点で、仮想BIOSのコミュニティは、ターゲットとする現行バージョンの仮想BIOSに修正を盛り込むことはない為、現行バージョンでの開発継続が難しくなる。
(3)上記(1)又は(2)を解決する為に、仮想BIOSのコミュニティが提供する標準の仮想BIOSをベースに、独自の仮想BIOSを作る事も可能である。しかしそれ以降、仮想BIOSのコミュニティのサポート対象外となる。
図6に示すように、料金所データ処理装置の開発者らは、車線端末制御機構(PCI拡張カード)を設計し(ステップST21)、設計した車線端末制御機構に対応させて仮想BIOSを変更する(ステップST22)。変更した仮想BIOS(バージョン_N)により、仮想環境での動作を検証し(ステップST23)、変更した仮想BIOSを仮想BIOSコミュニティへ登録申請する(ステップST24)。ここで、仮想BIOSコミュニティが変更した仮想BIOSの登録申請を受け入れたとしても(ステップST25)、その間、約1年が費やされてしまう。
2、2a…料金所データ処理装置
3…車線端末
4…路側装置
21、21a…プロセッサー
22、22a…記憶部
23、23a…車線端末制御機構
24、24a…通信インタフェース
231、231a…PCIコンフィグレーションレジスタ
232…デバイス固有空間
2311…OSの動作に係るレジスタ(第1のレジスタ)
2321…車線端末制御機構の内部動作に係るレジスタ(第2のレジスタ)
2311a…OSの動作に係るレジスタ
2312a…車線端末制御機構の内部動作に係るレジスタ
Claims (14)
- 料金収受システムの中央管理システムと料金所のレーンに設けられる路側装置及び車線端末とを接続する料金所データ処理装置であって、
前記車線端末とのインタフェースをとる車線端末制御機構と、
プログラムを記憶する記憶部と、
前記記憶部に記憶されたプログラムに基づいて、仮想環境上の仮想BIOSにより前記車線端末制御機構の第1のレジスタへ初期設定に係るビットを設定し、仮想環境上の端末制御機構ドライバにより前記車線端末制御機構の第2のレジスタへ前記車線端末制御機構の内部動作に係るビットを設定するプロセッサーと、
を備える料金所データ処理装置。 - 前記車線端末制御機構は、PCI拡張カードであり、
前記プロセッサーは、PCIパススルーにより、前記第2のレジスタへ前記PCI拡張カードの前記内部動作に係るビットを設定する請求項1の料金所データ処理装置。 - 前記PCI拡張カードは、前記料金収受システムの専用の通信プロトコルに対応するカードである請求項2の料金所データ処理装置。
- 前記プロセッサーは、前記仮想BIOSにより前記PCI拡張カードのPCIコンフィグレーションレジスタに含まれる汎用の前記第1のレジスタへ前記初期設定に係るビットを設定する請求項2乃至3の何れか1項の料金所データ処理装置。
- 前記プロセッサーは、前記PCI拡張カードに対応するPCI拡張カードドライバーにより前記PCI拡張カードの専用の前記第2のレジスタへ前記内部動作に係るビットを設定する請求項2乃至4の何れか1項の料金所データ処理装置。
- 情報処理システムの中央管理システムと端末装置とを接続する情報処理装置であって、
前記端末装置とのインタフェースをとる端末制御機構と、
プログラムを記憶する記憶部と、
前記記憶部に記憶されたプログラムに基づいて、仮想環境上の仮想BIOSにより前記端末制御機構の第1のレジスタへ初期設定に係るビットを設定し、仮想環境上の端末制御機構ドライバにより前記端末制御機構の第2のレジスタへ前記端末制御機構の内部動作に係るビットを設定するプロセッサーと、を備える情報処理装置。 - 前記端末制御機構は、PCI拡張カードであり、
前記プロセッサーは、PCIパススルーにより、前記第2のレジスタへ前記PCI拡張カードの前記内部動作に係るビットを設定する請求項6の情報処理装置。 - 前記PCI拡張カードは、前記情報処理システムの専用の通信プロトコルに対応するカードである請求項7の情報処理装置。
- 前記プロセッサーは、前記仮想BIOSにより前記PCI拡張カードのPCIコンフィグレーションレジスタに含まれる汎用の前記第1のレジスタへ前記初期設定に係るビットを設定する請求項7乃至8の何れか1項の情報処理装置。
- 前記プロセッサーは、前記PCI拡張カードに対応するPCI拡張カードドライバーにより前記PCI拡張カードの専用の前記第2のレジスタへ前記内部動作に係るビットを設定する請求項7乃至9の何れか1項の情報処理装置。
- 料金収受システムの中央管理システムと料金所のレーンに設けられる路側装置及び車線端末とを接続される料金所データ処理装置の車線端末制御機構の設定方法であって、
車線端末制御機構の記憶部に記憶されたプログラムに基づいて、仮想環境上の仮想BIOSにより前記車線端末制御機構の第1のレジスタへ初期設定に係るビットを設定し、
仮想環境上の車線端末制御機構ドライバにより前記車線端末制御機構の第2のレジスタへ前記車線端末制御機構の内部動作に係るビットを設定する料金所データ処理装置の車線端末制御機構の設定方法。 - 情報処理システムに適用され、端末装置と接続され、各種データを処理する情報処理装置の端末制御機構の設定方法であって、
記憶部に記憶されたプログラムに基づいて、仮想環境上の仮想BIOSにより前記端末制御機構の第1のレジスタへ初期設定に係るビットを設定し、
仮想環境上の端末制御機構ドライバにより前記端末制御機構の第2のレジスタへ前記端末制御機構の内部動作に係るビットを設定する情報処理装置の端末制御機構の設定方法。 - 料金収受システムに適用され、中央管理システムと料金所のレーンに設けられる路側装置及び車線端末とを接続する料金所データ処理装置を設定するプログラムであって、
車線端末制御機構の仮想環境上の仮想BIOSにより前記車線端末制御機構の第1のレジスタへ初期設定に係るビットを設定する手順と、
仮想環境上の車線端末制御機構ドライバにより前記車線端末制御機構の第2のレジスタへ前記車線端末制御機構の内部動作に係るビットを設定する手順と、
をコンピュータに実行させる設定プログラム。 - 情報処理システムに適用され、端末装置と接続し、各種データを処理する情報処理装置の端末制御機構を設定するプログラムであって、
仮想環境上の仮想BIOSにより前記端末制御機構の第1のレジスタへ初期設定に係るビットを設定する手順と、
仮想環境上の端末制御機構ドライバにより前記端末制御機構の第2のレジスタへ前記端末制御機構の内部動作に係るビットを設定する手順と、
をコンピュータに実行させる設定プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018152447A JP6510128B1 (ja) | 2018-08-13 | 2018-08-13 | 料金所データ処理装置、情報処理装置、料金所データ処理装置の車線端末制御機構の設定方法、情報処理装置の端末制御機構の設定方法、及び設定プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018152447A JP6510128B1 (ja) | 2018-08-13 | 2018-08-13 | 料金所データ処理装置、情報処理装置、料金所データ処理装置の車線端末制御機構の設定方法、情報処理装置の端末制御機構の設定方法、及び設定プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6510128B1 JP6510128B1 (ja) | 2019-05-08 |
JP2020027481A true JP2020027481A (ja) | 2020-02-20 |
Family
ID=66429883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018152447A Active JP6510128B1 (ja) | 2018-08-13 | 2018-08-13 | 料金所データ処理装置、情報処理装置、料金所データ処理装置の車線端末制御機構の設定方法、情報処理装置の端末制御機構の設定方法、及び設定プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6510128B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3869543A1 (en) | 2020-02-20 | 2021-08-25 | Tokyo Electron Limited | Dummy wafer |
-
2018
- 2018-08-13 JP JP2018152447A patent/JP6510128B1/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3869543A1 (en) | 2020-02-20 | 2021-08-25 | Tokyo Electron Limited | Dummy wafer |
Also Published As
Publication number | Publication date |
---|---|
JP6510128B1 (ja) | 2019-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101206634B (zh) | 用于初始化共享存储器的系统和方法 | |
CN100583046C (zh) | 用于单根无状态虚拟功能迁移的系统和方法 | |
CN101206632B (zh) | 用套接字连接和共享存储器在主机系统间通信的系统和方法 | |
CN101206629B (zh) | 在运行的PCIe架构中热插/拔新组件的系统和方法 | |
CN100561437C (zh) | 用于对系统bios本地及远程更新及配置的独立于芯片组的方法 | |
US5682512A (en) | Use of deferred bus access for address translation in a shared memory clustered computer system | |
CN101206621B (zh) | 迁移无状态虚拟功能的系统和方法 | |
CN101206623B (zh) | 迁移虚拟端点的系统和方法 | |
CN101989240B (zh) | 用于设备资源分配和再平衡的系统和方法 | |
CN100565478C (zh) | 管理访问数据处理系统的存储器的地址转换的方法和装置 | |
US9454723B1 (en) | Radio frequency identity (RFID) chip electrically and communicatively coupled to motherboard of mobile communication device | |
CN103562894B (zh) | 响应于执行开始子通道指令返回的数据 | |
CN101238494A (zh) | 用于游戏机的仿真方法和设备 | |
CN100524154C (zh) | 包含用于连接安全服务处理器的总线桥的计算机系统 | |
CN101206633A (zh) | 用事务协议和共享存储器在主机系统间通信的系统和方法 | |
US5479612A (en) | Automated system and method to discourage access of unlicensed peripheral devices by a computer system | |
PT1686507E (pt) | Sistema de interface para cartão de chip | |
CN104685479A (zh) | 客户虚拟机内的虚拟输入/输出存储器管理单元 | |
CN101859290A (zh) | 热插拔接口控制方法和装置 | |
CN103761145A (zh) | 用于各个处理器的辅助中断虚拟化的访客中断控制器 | |
CN102467399A (zh) | 基板管理控制器的韧体更新系统及方法 | |
JP6510128B1 (ja) | 料金所データ処理装置、情報処理装置、料金所データ処理装置の車線端末制御機構の設定方法、情報処理装置の端末制御機構の設定方法、及び設定プログラム | |
GB2357600A (en) | Hardware dependent software installation | |
JPWO2015040792A1 (ja) | ブラックリスト更新システム、端末装置、方法、および、プログラムの記録媒体 | |
CN111562436B (zh) | 双芯智能电表的设备驱动方法和装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180813 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20180813 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20180911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181002 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190403 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6510128 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |