JP2019528532A - データキャッシュ領域プリフェッチャ - Google Patents
データキャッシュ領域プリフェッチャ Download PDFInfo
- Publication number
- JP2019528532A JP2019528532A JP2019510348A JP2019510348A JP2019528532A JP 2019528532 A JP2019528532 A JP 2019528532A JP 2019510348 A JP2019510348 A JP 2019510348A JP 2019510348 A JP2019510348 A JP 2019510348A JP 2019528532 A JP2019528532 A JP 2019528532A
- Authority
- JP
- Japan
- Prior art keywords
- access
- prefetcher
- line
- area
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0877—Cache access modes
- G06F12/0886—Variable-length word access
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0891—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/12—Replacement control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
- G06F12/0846—Cache with multiple tag or data arrays being simultaneously accessible
- G06F12/0848—Partitioned cache, e.g. separate instruction and operand caches
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
- G06F2212/1021—Hit rate improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/60—Details of cache memory
- G06F2212/6024—History based prefetching
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/60—Details of cache memory
- G06F2212/6026—Prefetching based on access pattern detection, e.g. stride based prefetch
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
Description
本願は、2016年8月19日に出願された米国仮特許出願第62/377,314号、2016年10月13日に出願された米国特許出願第15/292,777号及び2016年11月25日に出願された欧州特許出願第EP16200806.4号の利益を主張し、これらの内容は、完全に記載されているかのように、参照により本明細書に組み込まれる。
Claims (22)
- 複数のラインエントリを含むラインエントリデータテーブルであって、各ラインエントリは、所定数のアクセスビットによって定義された領域を含み、所定のラインエントリのアクセスビットは、前記領域内でキャッシュラインが要求された場合に設定される、ラインエントリデータテーブルと、
前記ラインエントリデータテーブルからのエビクトを受信するように構成された領域履歴テーブルと、を備えるデータキャッシュ領域プリフェッチャであって、
前記データキャッシュ領域プリフェッチャは、エビクト可能なラインエントリ内の特定のアクセスビットからアクセスパターンを判別し、所定のアクセスパターンを有するラインエントリを、前記領域履歴テーブルへのエビクトから除外するように構成されている、
データキャッシュ領域プリフェッチャ。 - 前記データキャッシュ領域プリフェッチャは、擬似ランダムアクセスパターンを有する前記ラインエントリを前記領域履歴テーブルにエビクトするように構成されている、
請求項1のデータキャッシュ領域プリフェッチャ。 - 前記領域履歴テーブルは、少なくとも命令ポインタレジスタ(RIP)を使用してインデックスされる、
請求項1のデータキャッシュ領域プリフェッチャ。 - 前記領域履歴テーブルは、領域への最初のアクセスがキャッシュラインの始め、終わり又は中間の何れに対するものであるかに応じて、同じRIPに対して複数の擬似ランダムアクセスパターンをサポートするために、オフセットを使用してインデックスされる、
請求項3のデータキャッシュ領域プリフェッチャ。 - 前記領域履歴テーブルは、複数の領域履歴エントリを含み、
各領域履歴エントリは、前記所定数のアクセスビットを含み、
各領域履歴エントリは、前記所定数のアクセスビット内の特定のアクセスビットのカウンタを含み、
前記カウンタは、エビクト可能なラインエントリに対してアクセスビットが設定されているかどうかに応じて、インクリメント又はデクリメントされる、
請求項1のデータキャッシュ領域プリフェッチャ。 - 前記領域履歴テーブル内の特定の領域履歴エントリの特定のアクセスビットに関連するカウンタが閾値に達したという条件で、前記領域履歴テーブルからプリフェッチ要求を受信するように構成された領域プリフェッチジェネレータをさらに備える、
請求項1のデータキャッシュ領域プリフェッチャ。 - 前記データキャッシュ領域プリフェッチャは、他のプリフェッチャが、前記データキャッシュ領域プリフェッチャで保留中のストリームを処理するのをブロックするように構成されている、
請求項1のデータキャッシュ領域プリフェッチャ。 - 各ラインエントリは、後続のキャッシュライン要求が前記所定数のアクセスビット内のホームビットから1アクセスビット内に存在する場合に設定される第2アクセスビットであって、前記領域履歴テーブルへのエビクトから除外された前記所定のアクセスパターンを判別するために使用される第2アクセスビットをさらに含む、
請求項1のデータキャッシュ領域プリフェッチャ。 - ストリームプリフェッチャと、
データキャッシュ領域プリフェッチャと、を備える処理システムであって、
前記データキャッシュ領域プリフェッチャは、
複数のラインエントリを有するラインエントリデータテーブルと、
前記ラインエントリデータテーブルからのエビクトを受信する領域履歴テーブルと、を備え、
各ラインエントリは、所定数のアクセスビットによって定義された領域を含み、所定のラインエントリのアクセスビットは、前記領域内でキャッシュラインが要求された場合に設定され、
前記データキャッシュ領域プリフェッチャは、
エビクト可能なラインエントリ内の特定のアクセスビットからアクセスパターンを判別し、所定のアクセスパターンを有するラインエントリを、前記領域履歴テーブルへのエビクトから除外し、
前記ストリームプリフェッチャが、前記データキャッシュ領域プリフェッチャで保留中のストリームを処理するのをブロックする、ように構成されている、
処理システム。 - 前記データキャッシュ領域プリフェッチャは、擬似ランダムアクセスパターンを有するラインエントリを前記領域履歴テーブルにエビクトするように構成されている、
請求項9の処理システム。 - 前記領域履歴テーブルは、少なくとも命令ポインタレジスタ(RIP)を使用してインデックスされる、
請求項9の処理システム。 - 前記領域履歴テーブルは、領域への最初のアクセスがキャッシュラインの始め、終わり又は中間の何れに対するものであるかに応じて、同じRIPに対して複数の擬似ランダムアクセスパターンをサポートするために、オフセットを使用してインデックスされる、
請求項11の処理システム。 - 前記領域履歴テーブルは、複数の領域履歴エントリを含み、
各領域履歴エントリは、前記所定数のアクセスビットを含み、
各領域履歴エントリは、前記所定数のアクセスビット内の特定のアクセスビットのカウンタを含み、
前記カウンタは、各々のアクセスビットにビットが設定されているかどうかに応じて、インクリメント又はデクリメントされる、
請求項9の処理システム。 - 前記領域履歴テーブル内の特定の領域履歴エントリの特定のアクセスビットに関連するカウンタが閾値に達したという条件で、前記領域履歴テーブルからプリフェッチ要求を受信するように構成された領域プリフェッチジェネレータをさらに備える、
請求項9の処理システム。 - 各ラインエントリは、後続のキャッシュライン要求が前記所定数のアクセスビット内のホームビットから1アクセスビット内に存在する場合に設定される第2アクセスビットであって、前記領域履歴テーブルへのエビクトから除外される前記所定のアクセスパターンを判別するために使用される第2アクセスビットをさらに含む、
請求項9の処理システム。 - データキャッシュ領域プリフェッチを行う方法であって、
複数のラインエントリを含むラインエントリテーブルにおいてキャッシュライン要求を受信することであって、各ラインエントリは、所定数のアクセスビットによって定義された領域を含む、ことと、
前記キャッシュライン要求が前記領域内に存在する場合、所定のラインエントリに対してアクセスビットを設定することと、
エビクト可能なラインエントリ内の特定のアクセスビットからアクセスパターンを判別することと、
所定のアクセスパターンを有するラインエントリを、領域履歴テーブルへのエビクトから除外することと、
擬似ランダムアクセスパターンを有するラインエントリを領域履歴テーブルにエビクトすることと、を含む、
方法。 - 少なくとも命令ポインタレジスタ(RIP)を使用して前記領域履歴テーブルをインデックスすることをさらに含む、
請求項16の方法。 - 領域への最初のアクセスがキャッシュラインの始め、終わり又は中間の何れに対するものであるかに応じて、同じRIPに対して複数の擬似ランダムアクセスパターンをサポートするために、RIPとオフセットとを使用して前記領域履歴テーブルをインデックスすることをさらに含む、
請求項17の方法。 - 前記領域履歴テーブルは、複数の領域履歴エントリを含み、各領域履歴エントリは、前記所定数のアクセスビット内の特定のアクセスビットのカウンタを含み、
前記方法は、
各々のアクセスビットが設定されているかどうかに応じて、前記カウンタをインクリメント又はデクリメントすることをさらに含む、
請求項16の方法。 - 前記領域履歴テーブル内の特定の領域履歴エントリの特定のアクセスビットに関連するカウンタが閾値以上になったという条件で、プリフェッチ要求を領域プリフェッチジェネレータに送信することをさらに含む、
請求項16の方法。 - 他のプリフェッチャが、前記データキャッシュ領域プリフェッチャで保留中のストリームを処理するのをブロックすることをさらに含む、
請求項16の方法。 - 各ラインエントリは、第2アクセスビットを含み、
前記方法は、
後続のキャッシュライン要求が前記所定数のアクセスビット内のホームビットから1アクセスビット内に存在する場合に、前記第2アクセスビットを設定することと、
前記領域履歴テーブルへのエビクトから除外される前記所定のアクセスパターンを判別するために、設定された前記第2アクセスビットを使用することと、をさらに含む、
請求項16の方法。
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201662377314P | 2016-08-19 | 2016-08-19 | |
US62/377,314 | 2016-08-19 | ||
US15/292,777 US20180052779A1 (en) | 2016-08-19 | 2016-10-13 | Data cache region prefetcher |
US15/292,777 | 2016-10-13 | ||
EP16200806.4A EP3285172A1 (en) | 2016-08-19 | 2016-11-25 | Data cache region prefetcher |
EP16200806.4 | 2016-11-25 | ||
PCT/US2017/045842 WO2018034882A1 (en) | 2016-08-19 | 2017-08-08 | Data cache region prefetcher |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019528532A true JP2019528532A (ja) | 2019-10-10 |
JP7308745B2 JP7308745B2 (ja) | 2023-07-14 |
Family
ID=57396378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019510348A Active JP7308745B2 (ja) | 2016-08-19 | 2017-08-08 | データキャッシュ領域プリフェッチャ |
Country Status (6)
Country | Link |
---|---|
US (2) | US20180052779A1 (ja) |
EP (1) | EP3285172A1 (ja) |
JP (1) | JP7308745B2 (ja) |
KR (1) | KR102467817B1 (ja) |
CN (1) | CN109564549B (ja) |
WO (1) | WO2018034882A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106528450B (zh) * | 2016-10-27 | 2019-09-17 | 上海兆芯集成电路有限公司 | 数据预先提取方法及使用此方法的装置 |
US10445241B2 (en) * | 2018-03-06 | 2019-10-15 | Arm Limited | Prefetching using offset data to access a pointer within a current data element for use in prefetching a subsequent data element |
US10713053B2 (en) * | 2018-04-06 | 2020-07-14 | Intel Corporation | Adaptive spatial access prefetcher apparatus and method |
US11281585B2 (en) * | 2018-08-30 | 2022-03-22 | Micron Technology, Inc. | Forward caching memory systems and methods |
US10976964B2 (en) * | 2019-06-27 | 2021-04-13 | Western Digital Technologies, Inc. | Storage system and method for hit-rate-score-based selective prediction of future random read commands |
US11416263B1 (en) | 2021-02-12 | 2022-08-16 | Western Digital Technologies, Inc. | Boosted boot procedure by background re-arrangement of read patterns |
US20230058668A1 (en) * | 2021-08-18 | 2023-02-23 | Micron Technology, Inc. | Selective cache line memory encryption |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002032264A (ja) * | 2000-07-19 | 2002-01-31 | Hitachi Ltd | キャッシュメモリ装置及びそれを用いた中央演算処理装置 |
US20050071571A1 (en) * | 2003-09-30 | 2005-03-31 | International Business Machines Corporation | Apparatus and method for pre-fetching data to cached memory using persistent historical page table data |
US20160019065A1 (en) * | 2014-07-17 | 2016-01-21 | Arm Limited | Prefetching instructions in a data processing apparatus |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7234040B2 (en) * | 2002-01-24 | 2007-06-19 | University Of Washington | Program-directed cache prefetching for media processors |
EP1586039A2 (en) * | 2002-11-22 | 2005-10-19 | Koninklijke Philips Electronics N.V. | Using a cache miss pattern to address a stride prediction table |
US6961820B2 (en) * | 2003-02-13 | 2005-11-01 | International Business Machines Corporation | System and method for identifying and accessing streaming data in a locked portion of a cache |
US7194582B1 (en) * | 2003-05-30 | 2007-03-20 | Mips Technologies, Inc. | Microprocessor with improved data stream prefetching |
US8356142B1 (en) * | 2003-11-12 | 2013-01-15 | Nvidia Corporation | Memory controller for non-sequentially prefetching data for a processor of a computer system |
US9274965B2 (en) * | 2008-12-15 | 2016-03-01 | International Business Machines Corporation | Prefetching data |
US8117397B2 (en) * | 2008-12-16 | 2012-02-14 | International Business Machines Corporation | Victim cache line selection |
KR101717644B1 (ko) * | 2009-09-08 | 2017-03-27 | 샌디스크 테크놀로지스 엘엘씨 | 고체-상태 저장 디바이스 상에서 데이터를 캐싱하는 장치, 시스템, 및 방법 |
US8200902B2 (en) * | 2010-06-10 | 2012-06-12 | Arm Limited | Cache device for coupling to a memory device and a method of operation of such a cache device |
US9110810B2 (en) * | 2011-12-06 | 2015-08-18 | Nvidia Corporation | Multi-level instruction cache prefetching |
US9026739B2 (en) * | 2012-03-07 | 2015-05-05 | Advanced Micro Devices, Inc. | Multimode prefetcher |
US9116815B2 (en) * | 2012-06-20 | 2015-08-25 | Advanced Micro Devices, Inc. | Data cache prefetch throttle |
US9262327B2 (en) * | 2012-06-29 | 2016-02-16 | Intel Corporation | Signature based hit-predicting cache |
US9323695B2 (en) * | 2012-11-12 | 2016-04-26 | Facebook, Inc. | Predictive cache replacement |
US9021210B2 (en) * | 2013-02-12 | 2015-04-28 | International Business Machines Corporation | Cache prefetching based on non-sequential lagging cache affinity |
US9015422B2 (en) * | 2013-07-16 | 2015-04-21 | Apple Inc. | Access map-pattern match based prefetch unit for a processor |
US9575778B2 (en) * | 2014-05-20 | 2017-02-21 | Via Alliance Semiconductor Co., Ltd. | Dynamically configurable system based on cloud-collaborative experimentation |
US10496410B2 (en) * | 2014-12-23 | 2019-12-03 | Intel Corporation | Instruction and logic for suppression of hardware prefetchers |
US10108549B2 (en) * | 2015-09-23 | 2018-10-23 | Intel Corporation | Method and apparatus for pre-fetching data in a system having a multi-level system memory |
-
2016
- 2016-10-13 US US15/292,777 patent/US20180052779A1/en not_active Abandoned
- 2016-11-25 EP EP16200806.4A patent/EP3285172A1/en not_active Ceased
-
2017
- 2017-08-08 KR KR1020197003896A patent/KR102467817B1/ko active IP Right Grant
- 2017-08-08 WO PCT/US2017/045842 patent/WO2018034882A1/en active Application Filing
- 2017-08-08 JP JP2019510348A patent/JP7308745B2/ja active Active
- 2017-08-08 CN CN201780050452.2A patent/CN109564549B/zh active Active
-
2022
- 2022-05-24 US US17/752,244 patent/US20220283955A1/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002032264A (ja) * | 2000-07-19 | 2002-01-31 | Hitachi Ltd | キャッシュメモリ装置及びそれを用いた中央演算処理装置 |
US20050071571A1 (en) * | 2003-09-30 | 2005-03-31 | International Business Machines Corporation | Apparatus and method for pre-fetching data to cached memory using persistent historical page table data |
US20160019065A1 (en) * | 2014-07-17 | 2016-01-21 | Arm Limited | Prefetching instructions in a data processing apparatus |
Also Published As
Publication number | Publication date |
---|---|
US20180052779A1 (en) | 2018-02-22 |
KR20190038835A (ko) | 2019-04-09 |
CN109564549A (zh) | 2019-04-02 |
WO2018034882A1 (en) | 2018-02-22 |
US20220283955A1 (en) | 2022-09-08 |
KR102467817B1 (ko) | 2022-11-16 |
JP7308745B2 (ja) | 2023-07-14 |
EP3285172A1 (en) | 2018-02-21 |
CN109564549B (zh) | 2024-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7308745B2 (ja) | データキャッシュ領域プリフェッチャ | |
KR102357246B1 (ko) | 캐시 교체 정책을 위한 스케일링된 세트 듀얼링 | |
CN106537362B (zh) | 数据处理装置和在数据处理装置中处理地址转换的方法 | |
US9274959B2 (en) | Handling virtual memory address synonyms in a multi-level cache hierarchy structure | |
US7584327B2 (en) | Method and system for proximity caching in a multiple-core system | |
US9348753B2 (en) | Controlling prefetch aggressiveness based on thrash events | |
US10725923B1 (en) | Cache access detection and prediction | |
JP7249272B2 (ja) | キャッシュ、キャッシュを有するプロセッサ、及び、キャッシュ制御方法 | |
US20150286571A1 (en) | Adaptive cache prefetching based on competing dedicated prefetch policies in dedicated cache sets to reduce cache pollution | |
US9183146B2 (en) | Hierarchical cache structure and handling thereof | |
CN105446898B (zh) | 用于数据处理的装置及方法 | |
US20190065375A1 (en) | Intelligent data prefetching using address delta prediction | |
CN111263934A (zh) | 至少具有三个缓存级别的缓存层级的混合低级缓存包含策略 | |
JP2023507078A (ja) | プリフェッチレベルの降格 | |
US20230102891A1 (en) | Re-reference interval prediction (rrip) with pseudo-lru supplemental age information | |
TW201913385A (zh) | 經由快取命中預測催查快取未命中 | |
US20070186046A1 (en) | Pseudo LRU algorithm for hint-locking during software and hardware address translation cache miss handling modes | |
US20170046278A1 (en) | Method and apparatus for updating replacement policy information for a fully associative buffer cache | |
US11494300B2 (en) | Page table walker with page table entry (PTE) physical address prediction | |
US20240111677A1 (en) | Region pattern-matching hardware prefetcher | |
US20240176742A1 (en) | Providing memory region prefetching in processor-based devices | |
KR20230161484A (ko) | Dram 캐시 태그 프리페처를 위한 방법 및 장치 | |
WO2023287512A1 (en) | Prefetcher with multi-cache level prefetches and feedback architecture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200807 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211019 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20220119 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20220314 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220407 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220906 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20221205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230131 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230606 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20230630 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230704 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7308745 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |