JP2019216551A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2019216551A JP2019216551A JP2018112964A JP2018112964A JP2019216551A JP 2019216551 A JP2019216551 A JP 2019216551A JP 2018112964 A JP2018112964 A JP 2018112964A JP 2018112964 A JP2018112964 A JP 2018112964A JP 2019216551 A JP2019216551 A JP 2019216551A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- power
- control terminal
- terminal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】ノイズ伝達の防止及び放電防止を図ることができる半導体装置を提供する。【解決手段】パワースイッチング素子90にダイレクトリードボンディング方式により接続されたパワー端子64,65及び制御端子66を有するパワーモジュール60と、パワーモジュール60にパワー端子64,65及び制御端子66により接続される基板70と、を有する。基板70は、パワーモジュール60上に配置されるとともに、パワー端子64,65が接続される第1基板71と、第1基板71よりもパワーモジュール60から離れた位置にて、第1基板71上に重なるように配置され、制御端子66が接続される第2基板72とを有し、パワー端子64,65は、第1基板71と第2基板72との重なり方向の長さが制御端子66より短く、第2基板72に接することなく第1基板71に接続され、第1基板71は、制御端子66が挿通される貫通孔を有する。【選択図】図2
Description
本発明は、半導体装置に関するものである。
パワーモジュールの上方に基板が配置され、基板にパワーモジュールの端子を貫通する状態で接続する構造が知られている(例えば特許文献1)。
ところで、パワーラインからの信号ラインへのノイズ伝達の防止及びパワーラインと信号ラインとの間の放電防止を図りたいという要求が有る。
本発明の目的は、ノイズ伝達の防止及び放電防止を図ることができる半導体装置を提供することにある。
本発明の目的は、ノイズ伝達の防止及び放電防止を図ることができる半導体装置を提供することにある。
請求項1に記載の発明では、パワースイッチング素子にダイレクトリードボンディング方式により接続されたパワー端子及び制御端子を有するパワーモジュールと、前記パワーモジュールに前記パワー端子及び前記制御端子により接続される基板と、を有する半導体装置において、前記基板は、前記パワーモジュール上に配置されるとともに、前記パワー端子が接続される第1基板と、前記第1基板よりも前記パワーモジュールから離れた位置にて、前記第1基板上に重なるように配置され、前記制御端子が接続される第2基板とを有し、前記パワー端子は、前記第1基板と前記第2基板との重なり方向の長さが前記制御端子より短く、前記第2基板に接することなく前記第1基板に接続され、前記第1基板は、前記制御端子が挿通される貫通孔を有することを要旨とする。
請求項1に記載の発明によれば、第1基板によるパワーラインと第2基板による信号ラインとを分けることにより、パワーラインからの信号ラインへのノイズ伝達が防止できるとともに、パワーラインと信号ラインとの間の放電を防止することができる。
請求項2に記載のように、請求項1に記載の半導体装置において、前記第1基板は、前記第2基板と重なる第1領域と、前記第1領域の外側であり、前記第2基板と重ならない第2領域とを有し、前記第2領域において前記パワー端子が接続されているとよい。
請求項3に記載のように、請求項1または2に記載の半導体装置において、前記第1基板に搭載されたスペーサにより前記第2基板が支持されているとよい。
請求項4に記載のように、請求項3に記載の半導体装置において、前記スペーサに埋設された導電性棒材により前記第1基板及び前記第2基板がグランドラインで接続されているとよい。
請求項4に記載のように、請求項3に記載の半導体装置において、前記スペーサに埋設された導電性棒材により前記第1基板及び前記第2基板がグランドラインで接続されているとよい。
本発明によれば、ノイズ伝達の防止及び放電防止を図ることができる。
以下、本発明を具体化した一実施形態を図面に従って説明する。本実施形態では電力変換装置に具体化しており、電力変換装置は車両に搭載される。
図1に示すように、車両は、電力変換装置10と、バッテリBと、を備える。車両は、電動機を駆動源とする電気自動車や、ハイブリッド自動車である。バッテリBは、充放電可能な蓄電装置であり、車両に搭載される電動機の電力源として用いられる。
図1に示すように、車両は、電力変換装置10と、バッテリBと、を備える。車両は、電動機を駆動源とする電気自動車や、ハイブリッド自動車である。バッテリBは、充放電可能な蓄電装置であり、車両に搭載される電動機の電力源として用いられる。
電力変換装置10は、交流電源11が接続される入力端12を備える。交流電源11は、一般的な家庭で使用される系統電源である。図示は省略するが、交流電源11は、家庭に設置される家庭用充電設備を用いて入力端12に接続される。電力変換装置10は、交流電源11から入力された交流電力を直流電力に変換して出力することで、バッテリBを充電する車載充電器として用いられる。
図1に示すように、電力変換装置10は、ACフィルタ(交流フィルタ)20と、PFC(力率改善回路)25と、DC/DCコンバータ30と、DCフィルタ(直流フィルタ)40と、を備える。PFC25とDC/DCコンバータ30によりAC/DC変換回路が構成されている。
ACフィルタ20は、入力端12に接続される交流電源11と、PFC25との間に設けられ、交流電源11から入力される交流電力からノイズを除去する。また、ACフィルタ20は、電力変換装置10で生じた伝導ノイズを低減することで、交流電源11に伝導ノイズが流入することを抑制する。
ACフィルタ20は、3つのXコンデンサ(アクロスザラインコンデンサ)CXと、2つのコモンチョークコイル21,22と、4つのYコンデンサ(ラインバイパスコンデンサ)CY1と、を備える。ACフィルタ20は、コモンチョークコイル21,22を2つ備える二段構成のフィルタである。
両コモンチョークコイル21,22は、それぞれ、単一のコアに巻き付けられた2つの巻線L1,L2を備える。両巻線L1,L2の巻き方向は、互いに反対方向となっている。2つのコモンチョークコイル21,22の巻線L1同士は直列接続されており、巻線L2同士は直列接続されている。
XコンデンサCXは、入力端12とコモンチョークコイル21との間、コモンチョークコイル21,22同士の間、及び、コモンチョークコイル22とPFC25との間にそれぞれ設けられている。
2つのYコンデンサCY1は、互いに直列接続されることでYコンデンサCY1の直列回路を構成している。YコンデンサCY1の直列回路が2組設けられることで、ACフィルタ20は計4つのYコンデンサCY1を備える。YコンデンサCY1の直列回路は、コモンチョークコイル21,22同士の間、及び、コモンチョークコイル21,22とPFC25との間にそれぞれ設けられている。XコンデンサCXと、YコンデンサCY1の直列回路とは、並列接続されている。直列接続されたYコンデンサCY1同士の中点は、車体に接地(アース接続)されている。
上記したACフィルタ20では、巻線L1,L2と、YコンデンサCY1によりコモンモードノイズが低減され、コモンチョークコイル21,22の漏れインダクタンスとXコンデンサCXによりノーマルモードのノイズが低減される。
PFC25は、ACフィルタ20とDC/DCコンバータ30との間に設けられ、力率を改善させながら交流電圧を直流電圧に変換してDC/DCコンバータ30に出力する。
PFC25は、1つのコイルL3と、2つのダイオードD1,D2と、2つのスイッチング素子Q1,Q2と、1つの平滑コンデンサC1と、を備える。
PFC25は、1つのコイルL3と、2つのダイオードD1,D2と、2つのスイッチング素子Q1,Q2と、1つの平滑コンデンサC1と、を備える。
各スイッチング素子Q1,Q2としてはMOSFETが使用されている。各スイッチング素子Q1,Q2は、互いに直列接続されることでスイッチング素子Q1,Q2の直列回路を構成している。具体的にいえば、スイッチング素子Q1のソースに、スイッチング素子Q2のドレインが接続されている。
各ダイオードD1,D2は、互いに直列接続されることでダイオードD1,D2の直列回路を構成している。具体的にいえば、ダイオードD1のアノードにダイオードD2のカソードが接続されている。
スイッチング素子Q1のドレイン、及び、ダイオードD1のカソードは、第1正極配線L11に接続されている。スイッチング素子Q2のソース、及び、ダイオードD2のアノードは第1負極配線L12に接続されている。これにより、スイッチング素子Q1,Q2の直列回路と、ダイオードD1,D2の直列回路とは並列接続されている。
スイッチング素子Q1とスイッチング素子Q2との中点(各スイッチング素子Q1,Q2同士を接続する接続部)には、コイルL3を介してACフィルタ20の出力端が接続されている。ダイオードD1とダイオードD2との中点(各ダイオードD1,D2同士を接続する接続部)には、ACフィルタ20の出力端が接続されている。
また、平滑コンデンサC1の一端は第1正極配線L11に接続され、平滑コンデンサC1の他端は第1負極配線L12に接続されている。
上記したPFC25では、スイッチング素子Q1,Q2が図示しない制御装置によってスイッチング動作(オン・オフ動作)されることで、第1正極配線L11、及び、第1負極配線L12を介してDC/DCコンバータ30に直流電圧が供給される。PFC用コイルL3は、スイッチング素子Q1,Q2のスイッチング動作に伴い発熱する。またこのときPFC用コイルL3においてノイズが発生する。
上記したPFC25では、スイッチング素子Q1,Q2が図示しない制御装置によってスイッチング動作(オン・オフ動作)されることで、第1正極配線L11、及び、第1負極配線L12を介してDC/DCコンバータ30に直流電圧が供給される。PFC用コイルL3は、スイッチング素子Q1,Q2のスイッチング動作に伴い発熱する。またこのときPFC用コイルL3においてノイズが発生する。
DC/DCコンバータ30は、PFC25とDCフィルタ40との間に設けられた絶縁型のDC/DCコンバータである。
DC/DCコンバータ30は、1つのブリッジ回路31と、2つのダイオードD3,D4と、2つのコイルL4,L5と、1つのトランス32と、1つの整流回路35と、1つの平滑コンデンサC2と、を備える。
DC/DCコンバータ30は、1つのブリッジ回路31と、2つのダイオードD3,D4と、2つのコイルL4,L5と、1つのトランス32と、1つの整流回路35と、1つの平滑コンデンサC2と、を備える。
トランス32の1次側に設けられたブリッジ回路31は、4つのスイッチング素子Q3,Q4,Q5,Q6を備える。各スイッチング素子Q3,Q4,Q5,Q6としてはMOSFETが使用されている。スイッチング素子Q3とスイッチング素子Q4とは、互いに直列接続されることでスイッチング素子Q3,Q4の直列回路を構成している。具体的にいえば、スイッチング素子Q3のソースに、スイッチング素子Q4のドレインが接続されている。同様に、スイッチング素子Q5とスイッチング素子Q6とは直列接続されている。
トランス32の1次側に設けられた各ダイオードD3,D4は、互いに直列接続されることでダイオードD3,D4の直列回路を構成している。具体的にいえば、ダイオードD3のアノードにダイオードD4のカソードが接続されている。
スイッチング素子Q3,Q5のドレインは第1正極配線L11に接続されている。スイッチング素子Q4,Q6のソースは第1負極配線L12に接続されている。ダイオードD3のカソードは、第1正極配線L11に接続されている。ダイオードD4のアノードは、第1負極配線L12に接続されている。これにより、スイッチング素子Q3及びスイッチング素子Q4の直列回路と、スイッチング素子Q5及びスイッチング素子Q6の直列回路と、ダイオードD3,D4の直列回路とは並列接続されている。
トランス32は1次側巻線33と、2次側巻線34と、を備える。1次側巻線33の一端はスイッチング素子Q3とスイッチング素子Q4との中点にコイルL4を介して接続され、1次側巻線33の他端はスイッチング素子Q5とスイッチング素子Q6との中点に接続されている。
トランス32の2次側に設けられた整流回路35は、4つのダイオードD5,D6,D7,D8を備える。ダイオードD5とダイオードD6とは、互いに直列接続されることでダイオードD5,D6の直列回路を構成している。具体的にいえば、ダイオードD5のアノードにダイオードD6のカソードが接続されている。同様に、ダイオードD7とダイオードD8とは互いに直列接続されている。ダイオードD5,D7のカソードは、第2正極配線L21に接続されている。ダイオードD6,D8のアノードは第2負極配線L22に接続されている。これにより、ダイオードD5,D6の直列回路と、ダイオードD7,D8の直列回路とは並列接続されている。
ダイオードD5とダイオードD6の中点には2次側巻線34の一端が接続され、ダイオードD7とダイオードD8の中点には2次側巻線34の他端が接続されている。
コイルL5は、第2正極配線L21の一部として設けられている。平滑コンデンサC2の一端は第2正極配線L21に接続されており、平滑コンデンサC2の他端は第2負極配線L22に接続されている。
コイルL5は、第2正極配線L21の一部として設けられている。平滑コンデンサC2の一端は第2正極配線L21に接続されており、平滑コンデンサC2の他端は第2負極配線L22に接続されている。
上記したDC/DCコンバータ30は、スイッチング素子Q3,Q4,Q5,Q6が図示しない制御装置によってスイッチング動作(オン・オフ動作)される。これにより、第1正極配線L11、及び、第1負極配線L12から入力された直流電圧が、バッテリBの充電状態などに応じて、異なる電圧の直流電圧に変換される(電圧変換が行われる)。そして、電圧変換が行われた後の直流電圧が第2正極配線L21、及び、第2負極配線L22から出力される。
DCフィルタ40は、1つのコモンチョークコイル41と、4つのYコンデンサCY2と、を備える。コモンチョークコイル41は、前述したコモンチョークコイル21,22と同様の構成であり、2つの巻線L6,L7を備える。2つのYコンデンサCY2は、互いに直列接続されることでYコンデンサCY2の直列回路を構成している。YコンデンサCY2の直列回路が2組設けられることで、DCフィルタ40は計4つのYコンデンサCY2を備える。直列接続されたYコンデンサCY2同士の中点は、車体に接地(アース接続)されている。DCフィルタ40は、直流電圧に含まれるノイズを低減する。
次に、電力変換装置10におけるPFC(力率改善回路)25でのスイッチング素子Q1,Q2、ダイオードD1,D2及びDC/DCコンバータ30のブリッジ回路31のスイッチング素子Q3,Q4,Q5,Q6、ダイオードD3,D4の具体的構成について、図2(a),(b)、図3(a),(b)、図4(a),(b)、図5(a),(b)、図6(a),(b)を用いて説明する。
なお、図面において、水平面を、直交するX,Y方向で規定するとともに、上下方向をZ方向で規定している。
図2(a),(b)に示すように、半導体装置50は、ハウジング80と、パワーモジュール60と、基板70とを有する。ハウジング80内においてパワーモジュール60が固定されているとともに、パワーモジュール60上に基板70が固定されている。
図2(a),(b)に示すように、半導体装置50は、ハウジング80と、パワーモジュール60と、基板70とを有する。ハウジング80内においてパワーモジュール60が固定されているとともに、パワーモジュール60上に基板70が固定されている。
ハウジング80はアルミよりなり、ボディアースされている。ハウジング80は平板部81を有し、平板部81は水平方向に延存している。平板部81によりハウジング80の底面が構成されている。なお、ハウジング80は、全体形状として四角箱型をなし、下側部材と上側部材により構成されるが、図2(a),(b)では、下側部材の一部のみを示しており、他の部分については省略している。
パワーモジュール60は、素子モールド部61と、絶縁金属基板62と、端子64,65,66とを有する。
素子モールド部61においては、図1のPFC25におけるコイルL3及び平滑コンデンサC1以外の構成部品、及び、ブリッジ回路31のスイッチング素子Q3〜Q6、ダイオードD3,D4が樹脂モールドされている。図1のコイルL3と平滑コンデンサC1とは外付けされる。
素子モールド部61においては、図1のPFC25におけるコイルL3及び平滑コンデンサC1以外の構成部品、及び、ブリッジ回路31のスイッチング素子Q3〜Q6、ダイオードD3,D4が樹脂モールドされている。図1のコイルL3と平滑コンデンサC1とは外付けされる。
パワーモジュール60は、パワースイッチング素子90(図1のスイッチング素子Q1〜Q6)にダイレクトリードボンディング方式により接続されたパワー端子64,65及び制御端子66を有する。素子モールド部61の上面からパワー端子64が上方に延びている。また、素子モールド部61の上面から制御端子66が上方に延びている。素子モールド部61からL字状のパワー端子65が延びており、詳しくは、パワー端子65は素子モールド部61の側面から横に突出し、その後に上方に延びている。
絶縁金属基板62は、銅よりなる金属板と、金属板の上面に形成された絶縁層とで構成される絶縁金属基板(IMS)であり、金属板の上面には絶縁層を介して銅よりなる導体パターンが形成されている。
パワーモジュール60は、ハウジング80内において平板部81に固定される。詳しくは、絶縁金属基板62を貫通するねじScを平板部81に螺入することにより締結固定される。
基板70は、パワーモジュール60にパワー端子64,65及び制御端子66により接続される。基板70は、第1基板71と第2基板72とを有する。
Z方向において第1基板71は、パワーモジュール60上に配置される。第1基板71は、パワー端子64,65が接続される。第2基板72は、第1基板71よりもパワーモジュール60から離れた位置にて、第1基板71上に厚み方向において重なるように配置される。第2基板72は、制御端子66が接続される。パワー端子64,65は、第1基板71と第2基板72との重なり方向、即ち、Z方向の長さが制御端子66より短い。より詳しくは、パワーモジュール60の上面を基準として上方向への長さがパワー端子64,65は制御端子66より短い。パワー端子64,65は、第2基板72に接することなく第1基板71に接続される。第1基板71は、図6(a),(b)に示すように、制御端子66が挿通される貫通孔71bを有する。
Z方向において第1基板71は、パワーモジュール60上に配置される。第1基板71は、パワー端子64,65が接続される。第2基板72は、第1基板71よりもパワーモジュール60から離れた位置にて、第1基板71上に厚み方向において重なるように配置される。第2基板72は、制御端子66が接続される。パワー端子64,65は、第1基板71と第2基板72との重なり方向、即ち、Z方向の長さが制御端子66より短い。より詳しくは、パワーモジュール60の上面を基準として上方向への長さがパワー端子64,65は制御端子66より短い。パワー端子64,65は、第2基板72に接することなく第1基板71に接続される。第1基板71は、図6(a),(b)に示すように、制御端子66が挿通される貫通孔71bを有する。
図2(a),(b)において、第1基板71には導体パターンによるパワーラインが形成されている。第2基板72には導体パターンによる信号ラインが形成されている。
第1基板71は、パワーモジュール60上に固定される。第1基板71は水平方向に延存している。第1基板71は四角板状をなしている。
第1基板71は、パワーモジュール60上に固定される。第1基板71は水平方向に延存している。第1基板71は四角板状をなしている。
四角板状の第1基板71の四隅部分にはスペーサ75(図3(a),(b)参照)がそれぞれ搭載されている。スペーサ75は絶縁性材料(例えば樹脂)よりなり、一定の高さLh1を有する。スペーサ75の上には第2基板72が配置され、第1基板71の上方においてスペーサ75により第2基板72が支持されている。第2基板72は水平方向に延存している。つまり、スペーサ75で基板71,72間の距離(Lh1)が確保されている。基板71,72間の距離(Lh1)は、例えば2mm程度ある。
第2基板72は四角板状をなしている。ここで、図2(a)の平面視において、第1基板71は、第2基板72と重なる第1領域F1と、第1領域F1の外側であり、第2基板72と重ならない第2領域F2とを有する。この第1基板71における第2基板72とは重ならない部位(第2領域F2)が外部部品との接続部となる。第2領域F2においてパワー端子65が接続されている。
パワーモジュール60から真っ直ぐに上方に延びるパワー端子64は、図5(a),(b)に示すように、第1基板71を貫通する状態で導体パターン77と半田付けされている。導体パターン77は第2基板72と重ならない部位(第2領域F2)まで延びており、この導体パターン77は第1基板71において、図2(a)に示すように、平面視において第2基板72の外方にて、外付けされた平滑コンデンサC1に電気的に接続される。
パワーモジュール60から先端が上方に延びるパワー端子65は、図2(a)の平面視において第2基板72の外方にて、図4(a),(b)に示すように、第1基板71に形成された貫通孔71aに挿入される。また、貫通孔71aには、図4(a),(b)に示すように、外付けされたコイルL3の端子95が挿入され、パワー端子65とコイルL3の端子95とは接触する状態にて接合される。こうすることにより導体パターンの占有面積を小さくできるとともに導体パターン間のノイズ干渉がなくなる。
第2基板72には、スイッチング素子をオンオフ制御するための制御装置(IC等)が搭載されている。
パワーモジュール60から真っ直ぐに上方に延びる制御端子66は第2基板72を貫通する状態で半田付けされている。より詳しくは、図6(a),(b)に示すように、第1基板71に形成した貫通孔71bに非接触状態で制御端子66が貫通し、制御端子66は第2基板72の導体パターン78に半田付けされる。つまり、第1基板71には制御端子66よりも一回り大きな貫通孔71bが形成され、制御端子66が非接触状態で通る。図6(a),(b)に示すように、制御端子66と第1基板71の導体パターンP10との間の距離Ld10は、沿面距離が確保されている。
パワーモジュール60から真っ直ぐに上方に延びる制御端子66は第2基板72を貫通する状態で半田付けされている。より詳しくは、図6(a),(b)に示すように、第1基板71に形成した貫通孔71bに非接触状態で制御端子66が貫通し、制御端子66は第2基板72の導体パターン78に半田付けされる。つまり、第1基板71には制御端子66よりも一回り大きな貫通孔71bが形成され、制御端子66が非接触状態で通る。図6(a),(b)に示すように、制御端子66と第1基板71の導体パターンP10との間の距離Ld10は、沿面距離が確保されている。
図3(a),(b)に示すように、スペーサ75には導電性材料よりなるピン76が埋設されている。ピン76は、上下方向に延び、下端は第1基板71のグランドライン用導体パターンPg1と電気的に接続されるとともに、上端は第2基板72のグランドライン用導体パターンPg2と電気的に接続される。スペーサ75に埋設された導電性棒材としてのピン76により第1基板71及び第2基板72がグランドラインで接続されている。
次に、作用について説明する。
第1基板71によるパワーラインと第2基板72による信号ラインとが分けられている。これにより、パワーラインからの信号ラインへのノイズ伝達が防止される。また、パワーラインと信号ラインとの間の放電が防止される。さらに、沿面距離を考慮する必要がなくなる。
第1基板71によるパワーラインと第2基板72による信号ラインとが分けられている。これにより、パワーラインからの信号ラインへのノイズ伝達が防止される。また、パワーラインと信号ラインとの間の放電が防止される。さらに、沿面距離を考慮する必要がなくなる。
また、第1基板71と第2基板72とを逆に配置、即ち、第2基板72の上に第1基板71を配置した場合においては、パワー端子は信号端子に比べて大きい。ゆえに信号基板に大きな孔を形成する必要がある。すると、基板の大型化を招くことになる。
これに対し本実施形態では、基板のサイズ、即ち、図2(a)の平面視において小型化することができる。
また、第1基板71と第2基板72とを逆に配置した場合においては、信号ラインにノイズが乗りやすい。そのため絶縁距離を大きくとる必要がある。その結果、基板サイズが大きくなり、基板の大型化を招くことになる。これに対し本実施形態では、基板のサイズ、即ち、図2(a)の平面視において小型化することができる。
また、第1基板71と第2基板72とを逆に配置した場合においては、信号ラインにノイズが乗りやすい。そのため絶縁距離を大きくとる必要がある。その結果、基板サイズが大きくなり、基板の大型化を招くことになる。これに対し本実施形態では、基板のサイズ、即ち、図2(a)の平面視において小型化することができる。
また、第1基板71での第2基板72の外側から飛び出す部位においてパワー端子65が接続されていることにより当該部位においてコイルL3を接続することができる。
さらに、第1基板71に搭載されたスペーサ75より第2基板72が支持されているとともに、スペーサ75に埋設された導電性棒材としてのピン76により第1基板71及び第2基板72がグランドラインで接続されており、グランドラインが確保される。
さらに、第1基板71に搭載されたスペーサ75より第2基板72が支持されているとともに、スペーサ75に埋設された導電性棒材としてのピン76により第1基板71及び第2基板72がグランドラインで接続されており、グランドラインが確保される。
次に、比較例と本実施形態とを比較する。
比較例として、パワーモジュール60上に、コイル・コンデンサ・駆動回路・センサ回路等を含む1枚の基板を配置する場合においては、寄生インダクタンスを小さくするため、パワーモジュール60のダイレクトリードボンディング(DLB)端子と基板間の距離を短くするため直接接続する。この場合には、コイル・コンデンサ等を接続するパワーラインと、駆動回路・センサ回路等を接続する信号ラインが基板上に混在してしまう。そのため、パワーラインと信号ラインの沿面距離を確保する必要があるため基板のサイズが大きくなったりレイアウト上の制約が発生する。その結果、全ての部品の最適配置ができなくなる。
比較例として、パワーモジュール60上に、コイル・コンデンサ・駆動回路・センサ回路等を含む1枚の基板を配置する場合においては、寄生インダクタンスを小さくするため、パワーモジュール60のダイレクトリードボンディング(DLB)端子と基板間の距離を短くするため直接接続する。この場合には、コイル・コンデンサ等を接続するパワーラインと、駆動回路・センサ回路等を接続する信号ラインが基板上に混在してしまう。そのため、パワーラインと信号ラインの沿面距離を確保する必要があるため基板のサイズが大きくなったりレイアウト上の制約が発生する。その結果、全ての部品の最適配置ができなくなる。
本実施形態においては、2枚の基板71,72を用い、下側の第1基板71には貫通孔71bが形成され、貫通孔71bを制御端子66が非接触状態で貫通している。ダイレクトリードボンディング(DLB)端子毎に長さが調整されている。ダイレクトリードボンディング(DLB)端子毎に長さを調整することにより、基板の階層化が図られる。その結果、パワーラインと信号ラインを分けることができ、沿面距離を確保する必要がなく基板のサイズが大きくなることもなくなるとともに、部品の最適配置が可能となる。
上記実施形態によれば、以下のような効果を得ることができる。
(1)半導体装置50の構成として、パワースイッチング素子90にダイレクトリードボンディング方式により接続されたパワー端子64,65及び制御端子66を有するパワーモジュール60と、パワーモジュール60にパワー端子64,65及び制御端子66により接続される基板70と、を有する。基板70は、パワーモジュール60上に配置されるとともに、パワー端子64,65が接続される第1基板71と、第1基板71よりもパワーモジュール60から離れた位置にて、第1基板71上に重なるように配置され、制御端子66が接続される第2基板72とを有する。パワー端子64,65は、第1基板71と第2基板72との重なり方向の長さが制御端子66より短く、第2基板72に接することなく第1基板71に接続され、第1基板71は、制御端子66が挿通される貫通孔71bを有する。
(1)半導体装置50の構成として、パワースイッチング素子90にダイレクトリードボンディング方式により接続されたパワー端子64,65及び制御端子66を有するパワーモジュール60と、パワーモジュール60にパワー端子64,65及び制御端子66により接続される基板70と、を有する。基板70は、パワーモジュール60上に配置されるとともに、パワー端子64,65が接続される第1基板71と、第1基板71よりもパワーモジュール60から離れた位置にて、第1基板71上に重なるように配置され、制御端子66が接続される第2基板72とを有する。パワー端子64,65は、第1基板71と第2基板72との重なり方向の長さが制御端子66より短く、第2基板72に接することなく第1基板71に接続され、第1基板71は、制御端子66が挿通される貫通孔71bを有する。
よって、第1基板71によるパワーラインと第2基板72による信号ラインとを分けることにより、パワーラインからの信号ラインへのノイズ伝達が防止できるとともに、パワーラインと信号ラインとの間の放電を防止することができる。
(2)第1基板71は、第2基板72と重なる第1領域F1と、第1領域F1の外側であり、第2基板72と重ならない第2領域F2とを有し、第2領域F2においてパワー端子65が接続されている。よって、容易にコイルL3を接続することができる。
(3)第1基板71に搭載されたスペーサ75より第2基板72が支持されている。よって、容易に第2基板72を支持することができる。
(4)スペーサ75に埋設された導電性棒材としてのピン76により第1基板71及び第2基板72がグランドラインで接続されている。よって、容易にグランドラインを確保することができる。
(4)スペーサ75に埋設された導電性棒材としてのピン76により第1基板71及び第2基板72がグランドラインで接続されている。よって、容易にグランドラインを確保することができる。
実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
○ 図6(a),(b)においては第1基板71に形成した貫通孔71bに非接触状態で制御端子66が貫通する構成としたが、これに代わり、図7(a),(b)に示す構成としてもよい。図7(a),(b)において、第1基板71に形成した貫通孔71cの一部に制御端子66が接触する状態で制御端子66が第1基板71を貫通する構成としてもよい。この場合、制御端子66と第1基板71との位置決め精度が向上する。
○ 図6(a),(b)においては第1基板71に形成した貫通孔71bに非接触状態で制御端子66が貫通する構成としたが、これに代わり、図7(a),(b)に示す構成としてもよい。図7(a),(b)において、第1基板71に形成した貫通孔71cの一部に制御端子66が接触する状態で制御端子66が第1基板71を貫通する構成としてもよい。この場合、制御端子66と第1基板71との位置決め精度が向上する。
○ 端子の断面形状は問わない。つまり、断面角形でも断面丸形でもよい。
○ 電力変換装置に具体化したが、これに限るものではない。
○ 電力変換装置に具体化したが、これに限るものではない。
50…半導体装置、60…パワーモジュール、64,65…パワー端子、66…制御端子、70…基板、71…第1基板、71b…貫通孔、72…第2基板、75…スペーサ、76…ピン、90…パワースイッチング素子、F1…第1領域、F2…第2領域。
Claims (4)
- パワースイッチング素子にダイレクトリードボンディング方式により接続されたパワー端子及び制御端子を有するパワーモジュールと、
前記パワーモジュールに前記パワー端子及び前記制御端子により接続される基板と、
を有する半導体装置において、
前記基板は、
前記パワーモジュール上に配置されるとともに、前記パワー端子が接続される第1基板と、
前記第1基板よりも前記パワーモジュールから離れた位置にて、前記第1基板上に重なるように配置され、前記制御端子が接続される第2基板とを有し、
前記パワー端子は、前記第1基板と前記第2基板との重なり方向の長さが前記制御端子より短く、前記第2基板に接することなく前記第1基板に接続され、
前記第1基板は、前記制御端子が挿通される貫通孔を有することを特徴とする半導体装置。 - 前記第1基板は、前記第2基板と重なる第1領域と、前記第1領域の外側であり、前記第2基板と重ならない第2領域とを有し、前記第2領域において前記パワー端子が接続されていることを特徴とする請求項1に記載の半導体装置。
- 前記第1基板に搭載されたスペーサにより前記第2基板が支持されていることを特徴とする請求項1または2に記載の半導体装置。
- 前記スペーサに埋設された導電性棒材により前記第1基板及び前記第2基板がグランドラインで接続されていることを特徴とする請求項3に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018112964A JP2019216551A (ja) | 2018-06-13 | 2018-06-13 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018112964A JP2019216551A (ja) | 2018-06-13 | 2018-06-13 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019216551A true JP2019216551A (ja) | 2019-12-19 |
Family
ID=68919022
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018112964A Pending JP2019216551A (ja) | 2018-06-13 | 2018-06-13 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019216551A (ja) |
-
2018
- 2018-06-13 JP JP2018112964A patent/JP2019216551A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7119842B2 (ja) | Mosトランジスタ内蔵基板及びこれを用いたスイッチング電源装置 | |
CN111357182A (zh) | 电子电路装置 | |
US9461549B2 (en) | Electric power source device | |
JP2011050160A (ja) | 絶縁型dc−dcコンバータ | |
CN103262238B (zh) | 电路装置 | |
KR101691707B1 (ko) | 스위칭소자 유닛 | |
US10027094B2 (en) | Power module, power converter and drive arrangement with a power module | |
JP5715991B2 (ja) | 電力変換装置 | |
US10405429B2 (en) | Transformer integrated type printed circuit board | |
US10256719B2 (en) | Power supply device | |
JP4300717B2 (ja) | Dc−dcコンバータ及びその製造方法 | |
KR100284365B1 (ko) | 코일을 포함하는 전기회로장치 | |
JP6678816B2 (ja) | 電力変換装置 | |
JP2019004634A (ja) | 電力変換装置 | |
JP2009273272A (ja) | インバータモジュール | |
JP2019004633A (ja) | 電力変換装置 | |
JP2019216551A (ja) | 半導体装置 | |
JP2020010435A (ja) | 電力変換装置 | |
CN112968622A (zh) | 智能功率模块及采用其的智能功率模块结构 | |
US20180145598A1 (en) | Insulated dc-dc converter | |
JP7098025B1 (ja) | 電力変換装置 | |
CN214480328U (zh) | 智能功率模块及采用其的智能功率模块结构 | |
CN219610180U (zh) | 电子器件 | |
JP2014093926A (ja) | スイッチング電源装置 | |
JP7509078B2 (ja) | 半導体モジュール |