JP2019212755A - Stiffener and electronic device - Google Patents

Stiffener and electronic device Download PDF

Info

Publication number
JP2019212755A
JP2019212755A JP2018107657A JP2018107657A JP2019212755A JP 2019212755 A JP2019212755 A JP 2019212755A JP 2018107657 A JP2018107657 A JP 2018107657A JP 2018107657 A JP2018107657 A JP 2018107657A JP 2019212755 A JP2019212755 A JP 2019212755A
Authority
JP
Japan
Prior art keywords
stiffener
circuit board
electrode layer
capacitor
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018107657A
Other languages
Japanese (ja)
Inventor
正輝 小出
Masateru Koide
正輝 小出
真名武 渡邊
Manabu Watanabe
真名武 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2018107657A priority Critical patent/JP2019212755A/en
Publication of JP2019212755A publication Critical patent/JP2019212755A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

To realize a high-performance electronic device using a stiffener.SOLUTION: A stiffener 50 includes a substrate 51 having a connecting portion 50a to which a heat sink 40 is connected, an insulating layer 52 provided on the substrate 51, and a capacitor 53 provided in the insulating layer 52. The capacitor 53 includes a dielectric layer and an electrode layer provided on the front and back surfaces of the dielectric layer. The stiffener 50 is connected to the heat sink 40 arranged with a circuit board 10 on which a semiconductor device 20 is mounted therebetween by the connecting portion 50a, and the electrode layer of the capacitor 53 is electrically connected to the circuit board 10.SELECTED DRAWING: Figure 3

Description

本発明は、スティフナ及び電子装置に関する。   The present invention relates to a stiffener and an electronic device.

半導体デバイスを用いた電子装置に関し、例えば、ヒートシンクとプリント基板との間に、LSI(Large Scale Integration)チップパッケージを実装したインターポーザ基板を挟み込む構造を採用したものが知られている。この構造では、例えば、バネ付きボルトがヒートシンクからプリント基板の裏面に貫通され、先端がプリント基板の裏面でナットに螺合されることで、ヒートシンクとプリント基板とが連結される。   As an electronic apparatus using a semiconductor device, for example, an apparatus using a structure in which an interposer substrate on which an LSI (Large Scale Integration) chip package is mounted is sandwiched between a heat sink and a printed board is known. In this structure, for example, a spring-loaded bolt is penetrated from the heat sink to the back surface of the printed circuit board, and the tip is screwed to a nut on the back surface of the printed circuit board, thereby connecting the heat sink and the printed circuit board.

また、半導体デバイスを用いた電子装置に関し、電源安定化等の観点から、半導体パッケージ基板に薄膜キャパシタ(Thin Film Capacitor;TFC)を内蔵する技術が知られている。   In addition, regarding an electronic apparatus using a semiconductor device, a technique of incorporating a thin film capacitor (TFC) in a semiconductor package substrate is known from the viewpoint of power supply stabilization and the like.

国際公開第2008/117421号パンフレットInternational Publication No. 2008/117421 Pamphlet

“薄膜キャパシタが内蔵可能な半導体パッケージサブストレートを開発”、[online]、富士通インターコネクトテクノロジーズ株式会社、2016年5月23日、[2018年3月19日検索]、インターネット<URL: http://www.fujitsu.com/jp/group/fict/resources/news/press-releases/2016/0523/r20160523.html>“Development of semiconductor package substrate with built-in thin film capacitor”, [online], Fujitsu Interconnect Technologies, Ltd., May 23, 2016, [March 19, 2018 search], Internet <URL: http: // www.fujitsu.com/jp/group/fict/resources/news/press-releases/2016/0523/r20160523.html>

ヒートシンクは、例えば、発熱する半導体デバイス上に設けられ、その過熱を抑える。ヒートシンクを安定に固定するため、例えば、表面に半導体デバイスが実装された回路基板の裏面に、平板状のスティフナが設けられる場合がある。一方、性能向上の観点から、表面に半導体デバイスが実装された回路基板の裏面には、コンデンサが実装される場合がある。しかし、回路基板の裏面に平板状のスティフナが設けられると、コンデンサの配置場所が制限されてしまい、十分な性能向上が図れないことが起こり得る。   The heat sink is provided on, for example, a semiconductor device that generates heat, and suppresses overheating. In order to stably fix the heat sink, for example, a flat stiffener may be provided on the back surface of the circuit board on which the semiconductor device is mounted on the front surface. On the other hand, from the viewpoint of improving performance, a capacitor may be mounted on the back surface of the circuit board on which the semiconductor device is mounted on the front surface. However, if a plate-like stiffener is provided on the back surface of the circuit board, the location of the capacitor is limited, and sufficient performance improvement may not be achieved.

1つの側面では、本発明は、高性能の電子装置を得ることのできるスティフナを実現することを目的とする。
また、1つの側面では、本発明は、スティフナを用いた高性能の電子装置を実現することを目的とする。
In one aspect, an object of the present invention is to realize a stiffener capable of obtaining a high-performance electronic device.
In one aspect, an object of the present invention is to realize a high-performance electronic device using a stiffener.

1つの態様では、ヒートシンクが連結される連結部を有する基板と、前記基板上に設けられた絶縁層と、前記絶縁層内に設けられ、誘電体層と、前記誘電体層の第1面に設けられた第1電極層と、前記誘電体層の前記第1面とは反対の第2面に設けられた第2電極層とを有するキャパシタとを含むスティフナが提供される。   In one aspect, a substrate having a connecting portion to which a heat sink is connected, an insulating layer provided on the substrate, a dielectric layer provided in the insulating layer, and a first surface of the dielectric layer A stiffener is provided that includes a capacitor having a first electrode layer provided and a second electrode layer provided on a second surface opposite to the first surface of the dielectric layer.

また、1つの態様では、回路基板と、前記回路基板上に実装された半導体デバイスと、前記半導体デバイス上に設けられ、前記半導体デバイスと熱的に接続されたヒートシンクと、前記回路基板下の、前記半導体デバイスと対向する領域に設けられ、前記ヒートシンクと連結されたスティフナとを含み、前記スティフナは、前記ヒートシンクが連結された連結部を有する基板と、前記基板の、前記回路基板との対向面上に設けられた絶縁層と、前記絶縁層内に設けられ、誘電体層と、前記誘電体層の第1面に設けられ前記回路基板と電気的に接続された第1電極層と、前記誘電体層の前記第1面とは反対の第2面に設けられ前記回路基板と電気的に接続された第2電極層とを有するキャパシタとを含む電子装置が提供される。   Also, in one aspect, a circuit board, a semiconductor device mounted on the circuit board, a heat sink provided on the semiconductor device and thermally connected to the semiconductor device, and under the circuit board, A stiffener provided in a region facing the semiconductor device and connected to the heat sink; the stiffener having a connecting portion to which the heat sink is connected; and a surface of the substrate facing the circuit board An insulating layer provided thereon; a dielectric layer provided in the insulating layer; a first electrode layer provided on a first surface of the dielectric layer and electrically connected to the circuit board; There is provided an electronic device including a capacitor having a second electrode layer provided on a second surface opposite to the first surface of a dielectric layer and electrically connected to the circuit board.

1つの側面では、高性能の電子装置を得ることのできるスティフナが実現される。
また、1つの側面では、スティフナを用いた高性能の電子装置が実現される。
In one aspect, a stiffener capable of obtaining a high performance electronic device is realized.
In one aspect, a high-performance electronic device using a stiffener is realized.

電子装置の第1の例を示す図である。It is a figure which shows the 1st example of an electronic device. 電子装置の第2の例を示す図である。It is a figure which shows the 2nd example of an electronic device. 第1の実施の形態に係る電子装置の一例を示す図(その1)である。It is FIG. (1) which shows an example of the electronic device which concerns on 1st Embodiment. 第1の実施の形態に係る電子装置の一例を示す図(その2)である。FIG. 3 is a second diagram illustrating an example of an electronic device according to the first embodiment; 第1の実施の形態に係るスティフナの連結部の構成例を示す図である。It is a figure which shows the structural example of the connection part of the stiffener which concerns on 1st Embodiment. 第1の実施の形態に係るスティフナの一例を示す図である。It is a figure which shows an example of the stiffener which concerns on 1st Embodiment. 第1の実施の形態に係るスティフナの形成方法の第1の例を示す図(その1)である。It is FIG. (1) which shows the 1st example of the formation method of the stiffener which concerns on 1st Embodiment. 第1の実施の形態に係るスティフナの形成方法の第1の例を示す図(その2)である。It is FIG. (2) which shows the 1st example of the formation method of the stiffener which concerns on 1st Embodiment. 第1の実施の形態に係るスティフナの形成方法の第1の例を示す図(その3)である。It is FIG. (The 3) which shows the 1st example of the formation method of the stiffener which concerns on 1st Embodiment. 第1の実施の形態に係るスティフナの形成方法の第1の例を示す図(その4)である。It is FIG. (4) which shows the 1st example of the formation method of the stiffener which concerns on 1st Embodiment. 第1の実施の形態に係るスティフナの形成方法の第2の例を示す図(その1)である。It is FIG. (1) which shows the 2nd example of the formation method of the stiffener which concerns on 1st Embodiment. 第1の実施の形態に係るスティフナの形成方法の第2の例を示す図(その2)である。It is FIG. (2) which shows the 2nd example of the formation method of the stiffener which concerns on 1st Embodiment. 第1の実施の形態に係る電子装置の組み立て方法の第1の例を示す図である。It is a figure which shows the 1st example of the assembly method of the electronic device which concerns on 1st Embodiment. 第1の実施の形態に係る電子装置の組み立て方法の第2の例を示す図である。It is a figure which shows the 2nd example of the assembly method of the electronic device which concerns on 1st Embodiment. 第1の実施の形態に係るスティフナと回路基板との接続の一例を示す図である。It is a figure which shows an example of the connection of the stiffener which concerns on 1st Embodiment, and a circuit board. 第1の実施の形態に係るスティフナと回路基板との接続の変形例を示す図である。It is a figure which shows the modification of the connection of the stiffener which concerns on 1st Embodiment, and a circuit board. 第2の実施の形態に係る電子装置の一例を示す図である。It is a figure which shows an example of the electronic device which concerns on 2nd Embodiment. 第2の実施の形態に係る電子装置の組み立て方法の一例を示す図である。It is a figure which shows an example of the assembly method of the electronic device which concerns on 2nd Embodiment. 第3の実施の形態に係る電子機器について説明する図である。It is a figure explaining the electronic device which concerns on 3rd Embodiment.

まず、スティフナを用いた電子装置の例について説明する。
図1は電子装置の第1の例を示す図である。図1(A)には、スティフナを用いた電子装置の一例の要部断面図を模式的に示している。図1(B)には、スティフナ側から見た電子装置の一例の要部平面図を模式的に示している。
First, an example of an electronic device using a stiffener will be described.
FIG. 1 is a diagram illustrating a first example of an electronic device. FIG. 1A schematically illustrates a cross-sectional view of main parts of an example of an electronic device using a stiffener. FIG. 1B schematically shows a plan view of the main part of an example of the electronic device viewed from the stiffener side.

図1(A)及び図1(B)に示す電子装置100Aは、回路基板110、半導体デバイス120、リッド(又はヒートスプレッダ)130、ヒートシンク140、スティフナ150A、ロッド160、及びコンデンサ170を含む。尚、電子装置100Aをマザーボードと称する場合もある。   An electronic device 100A illustrated in FIGS. 1A and 1B includes a circuit board 110, a semiconductor device 120, a lid (or heat spreader) 130, a heat sink 140, a stiffener 150A, a rod 160, and a capacitor 170. The electronic device 100A may be referred to as a motherboard.

回路基板110には、例えば、プリント基板が用いられる。回路基板110は、マザーボード、ドーターボード、インターポーザ等、各種用途で使用される。回路基板110の一方の面(表面)110a及び他方の面(裏面)110b並びに内部には、図示しない導体パターン(配線、ビア、端子等)が設けられる。電子装置100Aでは、回路基板110に設けられた導体パターンに、半導体デバイス120及びコンデンサ170が電気的に接続される。   For example, a printed circuit board is used as the circuit board 110. The circuit board 110 is used for various purposes such as a mother board, a daughter board, and an interposer. On one surface (front surface) 110a and the other surface (back surface) 110b of the circuit board 110, and inside, a conductor pattern (wiring, via, terminal, etc.) not shown is provided. In the electronic device 100 </ b> A, the semiconductor device 120 and the capacitor 170 are electrically connected to a conductor pattern provided on the circuit board 110.

半導体デバイス120は、図1(A)に示すように、パッケージ基板121、パッケージ基板121の一方の面(表面)121aに複数の半田ボール等のバンプ123を用いて実装された半導体チップ122を含む。パッケージ基板121と半導体チップ122との間には、アンダーフィル126が充填される。パッケージ基板121の表面121aには、半導体チップ122のほか、チップコンデンサ等の電子部品125が実装されてもよい。半導体デバイス120は、パッケージ基板121の他方の面(裏面)121bに設けられた複数の半田ボール等のバンプ124を用いて回路基板110の表面110aに実装され、回路基板110の導体パターンと電気的に接続される。   As shown in FIG. 1A, the semiconductor device 120 includes a package substrate 121 and a semiconductor chip 122 mounted on one surface (front surface) 121a of the package substrate 121 using bumps 123 such as a plurality of solder balls. . An underfill 126 is filled between the package substrate 121 and the semiconductor chip 122. In addition to the semiconductor chip 122, an electronic component 125 such as a chip capacitor may be mounted on the surface 121 a of the package substrate 121. The semiconductor device 120 is mounted on the front surface 110 a of the circuit board 110 using a plurality of bumps 124 such as solder balls provided on the other surface (back surface) 121 b of the package substrate 121, and is electrically connected to the conductor pattern of the circuit board 110. Connected to.

回路基板110の表面110aには、半導体デバイス120のほか、他の半導体デバイス、半導体チップ、チップ部品といった各種電子部品が実装されてもよい。
リッド130は、図1(A)に示すように、半導体デバイス120のパッケージ基板121の表面121aに実装された半導体チップ122を覆うように、パッケージ基板121上に設けられる。リッド130は、接着剤180を用いてパッケージ基板121の表面121aに接着される。半導体チップ122とリッド130の内面との間には、サーマルシート、サーマルグリース、導電性ペースト等の熱界面材料(Thermal Interface Material;TIM)190が介在される。リッド130には、銅(Cu)、アルミニウム(Al)等、熱伝導性の良好な材料が用いられる。リッド130は、TIM190を介して、半導体デバイス120と熱的に接続される。
In addition to the semiconductor device 120, various electronic components such as other semiconductor devices, semiconductor chips, and chip components may be mounted on the surface 110a of the circuit board 110.
As shown in FIG. 1A, the lid 130 is provided on the package substrate 121 so as to cover the semiconductor chip 122 mounted on the surface 121a of the package substrate 121 of the semiconductor device 120. The lid 130 is bonded to the surface 121 a of the package substrate 121 using an adhesive 180. A thermal interface material (TIM) 190 such as a thermal sheet, thermal grease, or conductive paste is interposed between the semiconductor chip 122 and the inner surface of the lid 130. The lid 130 is made of a material having good thermal conductivity such as copper (Cu) or aluminum (Al). The lid 130 is thermally connected to the semiconductor device 120 via the TIM 190.

ヒートシンク140は、図1(A)に示すように、リッド130上に設けられる。ヒートシンク140とリッド130との間には、TIMが設けられてもよい。図1(A)に示すように、電子装置100Aには、半導体デバイス120及びリッド130を包含するような平面サイズを有する比較的大型のヒートシンク140が用いられる。ヒートシンク140には、図1(A)に示すように、複数のフィン141、例えば、針状、板状、波板状といった各種形状のフィン141が設けられる。ヒートシンク140には、銅、アルミニウム等、熱伝導性の良好な材料が用いられる。ヒートシンク140は、TIM190及びリッド130(並びにリッド130との間にTIMが設けられる場合にはそのTIM)を介して、半導体デバイス120と熱的に接続される。   The heat sink 140 is provided on the lid 130 as shown in FIG. A TIM may be provided between the heat sink 140 and the lid 130. As shown in FIG. 1A, a relatively large heat sink 140 having a planar size including the semiconductor device 120 and the lid 130 is used for the electronic apparatus 100A. As shown in FIG. 1A, the heat sink 140 is provided with a plurality of fins 141, for example, fins 141 having various shapes such as a needle shape, a plate shape, and a corrugated plate shape. The heat sink 140 is made of a material having good thermal conductivity such as copper or aluminum. The heat sink 140 is thermally connected to the semiconductor device 120 via the TIM 190 and the lid 130 (and the TIM if a TIM is provided between the lid 130).

スティフナ150Aは、図1(A)及び図1(B)に示すように、回路基板110の裏面110bに設けられる。スティフナ150Aには、一定の剛性を有する材料が用いられる。例えば、スティフナ150Aには、ステンレス(SUS)、銅、アルミニウム等、回路基板110よりも剛性の高い材料が用いられる。図1(A)及び図1(B)に示すように、電子装置100Aには、回路基板110の表面110aに実装される半導体デバイス120(その実装領域)を包含するような平面サイズを有する比較的大型の平板状のスティフナ150Aが用いられる。   The stiffener 150A is provided on the back surface 110b of the circuit board 110 as shown in FIGS. 1 (A) and 1 (B). A material having a certain rigidity is used for the stiffener 150A. For example, the stiffener 150A is made of a material having higher rigidity than the circuit board 110, such as stainless steel (SUS), copper, or aluminum. As shown in FIG. 1A and FIG. 1B, the electronic apparatus 100A has a planar size that includes the semiconductor device 120 (the mounting region) mounted on the surface 110a of the circuit board 110. A large plate-shaped stiffener 150A is used.

ロッド160は、図1(A)に示すように、ヒートシンク140とスティフナ150Aとを連結する。ロッド160は、例えば、ヒートシンク140及び回路基板110を貫通し、一端部が図1(A)に示すようにヒートシンク140に係止され、他端部が図1(A)及び図1(B)に示すようにスティフナ150Aのコーナー部に設けられた連結部150aに螺合や嵌合等の手段で固定される。   As shown in FIG. 1A, the rod 160 connects the heat sink 140 and the stiffener 150A. The rod 160, for example, penetrates the heat sink 140 and the circuit board 110, and one end is locked to the heat sink 140 as shown in FIG. 1A, and the other end is shown in FIGS. 1A and 1B. As shown in FIG. 5, the connecting portion 150a provided at the corner portion of the stiffener 150A is fixed by means such as screwing or fitting.

コンデンサ170は、図1(A)及び図1(B)に示すように、回路基板110の裏面110bに複数実装される。コンデンサ170には、例えば、チップコンデンサが用いられる。コンデンサ170は、回路基板110の裏面110bの、スティフナ150Aよりも外側の領域に、縦横に整列されて実装され、回路基板110の導体パターンと電気的に接続される。コンデンサ170は、例えば、バイパスコンデンサ(デカップリングコンデンサ)として機能するように設けられる。   A plurality of capacitors 170 are mounted on the back surface 110b of the circuit board 110 as shown in FIGS. 1 (A) and 1 (B). For example, a chip capacitor is used as the capacitor 170. Capacitors 170 are mounted on the back surface 110b of the circuit board 110 outside the stiffener 150A, arranged vertically and horizontally, and electrically connected to the conductor pattern of the circuit board 110. The capacitor 170 is provided so as to function as a bypass capacitor (decoupling capacitor), for example.

例えば、電子装置100Aでは、電源ノイズの低減等、PI(Power Integrity)の観点から、図1(A)及び図1(B)に示すように、回路基板110の裏面110bにコンデンサ170が実装される。一方、半導体デバイス120の過熱を抑えるヒートシンク140を安定に固定するため、回路基板110の裏面110bには、比較的大型の平板状のスティフナ150Aが設けられる。   For example, in the electronic device 100A, a capacitor 170 is mounted on the back surface 110b of the circuit board 110 as shown in FIGS. 1A and 1B from the viewpoint of PI (Power Integrity) such as reduction of power supply noise. The On the other hand, in order to stably fix the heat sink 140 that suppresses overheating of the semiconductor device 120, a relatively large flat stiffener 150A is provided on the back surface 110b of the circuit board 110.

このような比較的大型の平板状のスティフナ150Aを用いると、ロッド160をそれぞれ回路基板110の裏面110bでナットのような比較的小型の部材と連結する手法を採用した場合に比べ、ヒートシンク140を安定に固定することができる。また、ナットのような比較的小型の部材を用いた場合、その部材及びヒートシンク140の平面サイズの違いから、それらの間に挟まれる回路基板110及び半導体デバイス120に剪断力が発生する。このような剪断力が発生すると、バンプ123群やバンプ124群に亀裂や破断等の損傷が発生する恐れがある。これに対し、比較的大型の平板状のスティフナ150Aを用いると、そのスティフナ150Aとヒートシンク140との間に挟まれる回路基板110及び半導体デバイス120に発生する剪断力が抑えられる。これにより、バンプ123群やバンプ124群の損傷を抑えることができる。   When such a relatively large plate-shaped stiffener 150A is used, the heat sink 140 can be compared with the case where the rod 160 is connected to a relatively small member such as a nut on the back surface 110b of the circuit board 110, respectively. It can be fixed stably. Further, when a relatively small member such as a nut is used, a shearing force is generated in the circuit board 110 and the semiconductor device 120 sandwiched between the members and the heat sink 140 due to the difference in planar size. When such a shearing force is generated, there is a risk that damage such as cracks and breaks may occur in the bumps 123 and 124. On the other hand, when a relatively large flat stiffener 150A is used, the shearing force generated in the circuit board 110 and the semiconductor device 120 sandwiched between the stiffener 150A and the heat sink 140 can be suppressed. Thereby, damage to the bump 123 group and the bump 124 group can be suppressed.

しかし、比較的大型の平板状のスティフナ150Aが回路基板110の裏面110bに設けられると、電子装置100Aの性能向上のために設けるコンデンサ170を、スティフナ150Aよりも外側に配置しなければならなくなる。そのため、コンデンサ170と半導体デバイス120との間の距離が長くなる。コンデンサ170と半導体デバイス120との距離が長くなると、例えばコンデンサ170がバイパスコンデンサとして設けられる場合、インダクタンス成分の影響が大きくなり、電源ノイズの低減が十分に図れないことが起こり得る。このように電子装置100Aでは、回路基板110の裏面110bに比較的大型の平板状のスティフナ150Aが設けられることで、コンデンサ170による十分な性能向上が図れない場合がある。   However, when the relatively large flat stiffener 150A is provided on the back surface 110b of the circuit board 110, the capacitor 170 provided for improving the performance of the electronic device 100A must be disposed outside the stiffener 150A. Therefore, the distance between the capacitor 170 and the semiconductor device 120 is increased. When the distance between the capacitor 170 and the semiconductor device 120 is increased, for example, when the capacitor 170 is provided as a bypass capacitor, the influence of the inductance component increases, and power supply noise cannot be sufficiently reduced. As described above, in the electronic device 100A, since the relatively large flat stiffener 150A is provided on the back surface 110b of the circuit board 110, the capacitor 170 may not be able to improve the performance sufficiently.

図2は電子装置の第2の例を示す図である。図2(A)には、スティフナを用いた電子装置の一例の要部断面図を模式的に示している。図2(B)には、スティフナ側から見た電子装置の一例の要部平面図を模式的に示している。   FIG. 2 is a diagram illustrating a second example of the electronic apparatus. FIG. 2A schematically illustrates a cross-sectional view of a main part of an example of an electronic device using a stiffener. FIG. 2B schematically shows a plan view of a main part of an example of the electronic device viewed from the stiffener side.

図2(A)及び図2(B)に示す電子装置100Bは、回路基板110の表面110aに実装された半導体デバイス120と対向する領域に開口部151を有する平面ロ字形状のスティフナ150Bが、回路基板110の裏面110bに設けられた構成を有する。ヒートシンク140は、平面ロ字形状のスティフナ150Bのコーナー部に設けられた連結部150bに螺合や嵌合等の手段で固定されるロッド160によって、スティフナ150Bと連結される。第2の例の電子装置100Bは、このような構成を有している点で、上記第1の例の電子装置100Aと相違する。尚、電子装置100Bをマザーボードと称する場合もある。   The electronic device 100B shown in FIGS. 2A and 2B includes a planar square-shaped stiffener 150B having an opening 151 in a region facing the semiconductor device 120 mounted on the surface 110a of the circuit board 110. The circuit board 110 has a configuration provided on the back surface 110b. The heat sink 140 is connected to the stiffener 150B by a rod 160 that is fixed to the connecting portion 150b provided at the corner of the flat square shaped stiffener 150B by means such as screwing or fitting. The electronic device 100B of the second example is different from the electronic device 100A of the first example in that it has such a configuration. The electronic device 100B may be referred to as a motherboard.

電子装置100Bでは、回路基板110の裏面110bに、平面ロ字形状のスティフナ150Bが設けられることで、半導体デバイス120の直下の、スティフナ150Bの開口部151内の領域に、コンデンサ170を設けることができる。電子装置100Bでは、半導体デバイス120の直下にコンデンサ170を設けることができるため、コンデンサ170と半導体デバイス120との間の長距離化が抑えられる。そのため、例えばコンデンサ170がバイパスコンデンサとして設けられる場合、コンデンサ170による電源ノイズの低減効果を高めることができる。   In the electronic device 100 </ b> B, the capacitor 170 is provided in a region in the opening 151 of the stiffener 150 </ b> B immediately below the semiconductor device 120 by providing the flat bottomed stiffener 150 </ b> B on the back surface 110 b of the circuit board 110. it can. In the electronic device 100 </ b> B, the capacitor 170 can be provided immediately below the semiconductor device 120, so that a long distance between the capacitor 170 and the semiconductor device 120 can be suppressed. Therefore, for example, when the capacitor 170 is provided as a bypass capacitor, the effect of reducing power supply noise by the capacitor 170 can be enhanced.

しかし、電子装置100Bでは、平面ロ字形状のスティフナ150Bに一定の剛性、例えば開口部151を有しない平板状の上記スティフナ150Aと同等の剛性を持たせるために、そのスティフナ150Bの厚みを比較的厚くすることを要する場合がある。スティフナ150Bが厚くなると、電子装置100Bを別の電子機器に搭載する際に、その電子機器の筐体、ラック、スロット等とスティフナ150Bとを干渉させないようなスペースが確保されなければならなくなる。そのため、電子機器に搭載する電子装置100Bの配置や個数が制限されたり、電子装置100Bを搭載する電子機器が大型化したりすることが起こり得る。   However, in the electronic device 100B, the thickness of the stiffener 150B is relatively small so that the flat stiffener 150B has a certain rigidity, for example, the same rigidity as the flat stiffener 150A having no opening 151. It may be necessary to increase the thickness. When the stiffener 150B is thick, when the electronic device 100B is mounted on another electronic device, a space that does not interfere with the case, rack, slot, and the like of the electronic device and the stiffener 150B must be secured. Therefore, the arrangement and number of electronic devices 100B mounted on the electronic device may be limited, or the electronic device mounting the electronic device 100B may increase in size.

また、平面ロ字形状のスティフナ150Bを用いる場合には、ヒートシンク140を固定する際、スティフナ150Bとヒートシンク140との間に、図2(A)に太矢印で示すような力Fが働く。即ち、ロッド160をそれぞれ回路基板110の裏面110bでナットのような比較的小型の部材と連結する手法を採用した場合と同様に、スティフナ150Bとヒートシンク140との間に挟まれる回路基板110及び半導体デバイス120に剪断力が発生する。その結果、バンプ123群やバンプ124群に亀裂や破断等の損傷が発生する恐れがある。   Further, in the case where the flat square shaped stiffener 150B is used, when the heat sink 140 is fixed, a force F as shown by a thick arrow in FIG. 2A acts between the stiffener 150B and the heat sink 140. That is, the circuit board 110 and the semiconductor that are sandwiched between the stiffener 150B and the heat sink 140, as in the case where the rod 160 is connected to a relatively small member such as a nut on the back surface 110b of the circuit board 110, respectively. A shear force is generated in the device 120. As a result, the bumps 123 and the bumps 124 may be damaged such as cracks and breaks.

以上のような点に鑑み、ここでは以下に実施の形態として示すような構成を採用する。
[第1の実施の形態]
図3及び図4は第1の実施の形態に係る電子装置の一例を示す図である。図3には、スティフナを用いた電子装置の一例の要部断面図を模式的に示している。図4には、スティフナ側から見た電子装置の一例の要部平面図を模式的に示している。
In view of the above points, the following configuration is adopted here as an embodiment.
[First Embodiment]
3 and 4 are diagrams illustrating an example of the electronic apparatus according to the first embodiment. FIG. 3 is a schematic cross-sectional view of a main part of an example of an electronic device using a stiffener. FIG. 4 schematically shows a plan view of the main part of an example of the electronic device viewed from the stiffener side.

図3及び図4に示す電子装置1は、回路基板10、半導体デバイス20、リッド(又はヒートスプレッダ)30、ヒートシンク40、スティフナ50、及びロッド60を含む。尚、電子装置1をマザーボードと称する場合もある。   The electronic device 1 shown in FIGS. 3 and 4 includes a circuit board 10, a semiconductor device 20, a lid (or heat spreader) 30, a heat sink 40, a stiffener 50, and a rod 60. The electronic device 1 may be referred to as a mother board.

回路基板10には、例えば、プリント基板が用いられる。回路基板10は、マザーボード、ドーターボード、インターポーザ等、各種用途で使用される。回路基板10の一方の面(表面)10a及び他方の面(裏面)10b並びに内部には、図示しない導体パターン(配線、ビア、端子等)が設けられる。回路基板10に設けられた導体パターンに、半導体デバイス20が電気的に接続される。   As the circuit board 10, for example, a printed board is used. The circuit board 10 is used for various purposes such as a mother board, a daughter board, and an interposer. On one surface (front surface) 10a and the other surface (back surface) 10b of the circuit board 10 and inside thereof, a conductor pattern (wiring, via, terminal, etc.) (not shown) is provided. The semiconductor device 20 is electrically connected to the conductor pattern provided on the circuit board 10.

半導体デバイス20は、図3に示すように、パッケージ基板21、パッケージ基板21の一方の面(表面)21aに複数の半田ボール等のバンプ23を用いて実装された半導体チップ22を含む。パッケージ基板21と半導体チップ22との間には、アンダーフィル26が充填される。パッケージ基板21の表面21aには、半導体チップ22のほか、抵抗、コンデンサ、インダクタ等の電子部品25が実装されてもよい。半導体デバイス20は、パッケージ基板21の他方の面(裏面)21bに設けられた複数の半田ボール等のバンプ24を用いて回路基板10の表面10aに実装され、回路基板10の導体パターンと電気的に接続される。回路基板10の表面10aには、半導体デバイス20と共に、他の半導体デバイス、半導体チップ、チップ部品といった各種電子部品が実装されてもよい。半導体デバイス20には、例えば、ASIC(Application Specific Integrated Circuit)が用いられる。   As shown in FIG. 3, the semiconductor device 20 includes a package substrate 21 and a semiconductor chip 22 mounted on one surface (front surface) 21 a of the package substrate 21 using bumps 23 such as a plurality of solder balls. An underfill 26 is filled between the package substrate 21 and the semiconductor chip 22. In addition to the semiconductor chip 22, electronic components 25 such as resistors, capacitors, and inductors may be mounted on the surface 21 a of the package substrate 21. The semiconductor device 20 is mounted on the front surface 10 a of the circuit board 10 using a plurality of bumps 24 such as solder balls provided on the other surface (back surface) 21 b of the package substrate 21, and is electrically connected to the conductor pattern of the circuit board 10. Connected to. Various electronic components such as other semiconductor devices, semiconductor chips, and chip components may be mounted on the surface 10 a of the circuit board 10 together with the semiconductor device 20. For example, an ASIC (Application Specific Integrated Circuit) is used for the semiconductor device 20.

リッド30は、図3に示すように、半導体デバイス20のパッケージ基板21の表面21aに実装された半導体チップ22を覆うように、パッケージ基板21上に設けられる。リッド30は、接着剤80を用いてパッケージ基板21の表面21aに接着される。半導体チップ22とリッド30の内面との間には、サーマルシート、サーマルグリース、導電性ペースト等のTIM90が介在される。リッド30には、銅、アルミニウム等、熱伝導性の良好な材料が用いられる。リッド30は、TIM90を介して、半導体デバイス20と熱的に接続される。   As shown in FIG. 3, the lid 30 is provided on the package substrate 21 so as to cover the semiconductor chip 22 mounted on the surface 21 a of the package substrate 21 of the semiconductor device 20. The lid 30 is bonded to the surface 21 a of the package substrate 21 using an adhesive 80. A TIM 90 such as a thermal sheet, thermal grease, or conductive paste is interposed between the semiconductor chip 22 and the inner surface of the lid 30. The lid 30 is made of a material having good thermal conductivity such as copper or aluminum. The lid 30 is thermally connected to the semiconductor device 20 via the TIM 90.

ヒートシンク40は、図3に示すように、リッド30上に設けられる。ヒートシンク40とリッド30との間には、TIMが設けられてもよい。図3に示すように、電子装置1には、半導体デバイス20及びリッド30を包含するような平面サイズを有するヒートシンク40が用いられる。ヒートシンク40には、図3に示すように、複数のフィン41、例えば、針状、板状、波板状といった各種形状のフィン41が設けられる。ヒートシンク40として、フィン41を有しない平板状のものが用いられてもよい。ヒートシンク40には、銅、アルミニウム等、熱伝導性の良好な材料が用いられる。ヒートシンク40は、TIM90及びリッド30(並びにリッド30との間にTIMが設けられる場合にはそのTIM)を介して、半導体デバイス20と熱的に接続される。   As shown in FIG. 3, the heat sink 40 is provided on the lid 30. A TIM may be provided between the heat sink 40 and the lid 30. As shown in FIG. 3, the electronic apparatus 1 uses a heat sink 40 having a planar size that includes the semiconductor device 20 and the lid 30. As shown in FIG. 3, the heat sink 40 is provided with a plurality of fins 41, for example, fins 41 having various shapes such as a needle shape, a plate shape, and a corrugated plate shape. A flat plate having no fins 41 may be used as the heat sink 40. The heat sink 40 is made of a material having good thermal conductivity such as copper or aluminum. The heat sink 40 is thermally connected to the semiconductor device 20 via the TIM 90 and the lid 30 (and the TIM if a TIM is provided between the lid 30).

スティフナ50は、図3及び図4に示すように、回路基板10の裏面10bに設けられる。スティフナ50の詳細については後述する。
ロッド60は、図3に示すように、ヒートシンク40とスティフナ50とを連結する。ロッド60は、例えば、ヒートシンク40及び回路基板10を貫通し、一端部が図3に示すようにヒートシンク40に係止され、他端部(先端部)が図3及び図4に示すようにスティフナ50のコーナー部に設けられた連結部50aに螺合や嵌合等の手段によって固定される。尚、ロッド60は、回路基板10を貫通し、一端部がヒートシンク40に接続され、他端部がスティフナ50に接続され、ヒートシンク40とスティフナ50とを連結してその状態を保持することができればよい。ロッド60とヒートシンク40及びスティフナ50との接続は、上記のような係止、或いは螺合や嵌合といった手段に限定されるものではない。
As shown in FIGS. 3 and 4, the stiffener 50 is provided on the back surface 10 b of the circuit board 10. Details of the stiffener 50 will be described later.
As shown in FIG. 3, the rod 60 connects the heat sink 40 and the stiffener 50. For example, the rod 60 penetrates the heat sink 40 and the circuit board 10, one end is locked to the heat sink 40 as shown in FIG. 3, and the other end (tip) is stiffener as shown in FIGS. 3 and 4. It is fixed to a connecting portion 50a provided at the corner portion of 50 by means such as screwing or fitting. The rod 60 penetrates the circuit board 10, one end is connected to the heat sink 40, the other end is connected to the stiffener 50, and the heat sink 40 and the stiffener 50 can be connected to hold the state. Good. The connection between the rod 60 and the heat sink 40 and the stiffener 50 is not limited to the above-described locking, or means such as screwing or fitting.

例えば、ロッド60が螺合されるスティフナ50の連結部50aは、次の図5に示すような構成とすることができる。
図5は第1の実施の形態に係るスティフナの連結部の構成例を示す図である。図5(A)には、スティフナの一例の要部断面図を模式的に示し、図5(B)には、スティフナの一例の要部平面図を模式的に示している。尚、図5(A)は、図3のX部のスティフナの拡大断面図であり、図5(B)のL5−L5断面図である。
For example, the connecting portion 50a of the stiffener 50 to which the rod 60 is screwed can be configured as shown in FIG.
FIG. 5 is a diagram showing a configuration example of the stiffener connection portion according to the first embodiment. FIG. 5A schematically shows a cross-sectional view of the main part of an example of a stiffener, and FIG. 5B schematically shows a plan view of the main part of an example of a stiffener. FIG. 5A is an enlarged cross-sectional view of the stiffener at the portion X in FIG. 3, and is a cross-sectional view taken along line L5-L5 in FIG.

例えば、ロッド60としてボルトが用いられる場合、スティフナ50の連結部50aには、図5に示すように、ロッド60(ボルト)の先端部が螺合される孔50aaが設けられる。この場合、スティフナ50の孔50aa及びロッド60の先端部には、対応するネジ山及びネジ溝が施され、孔50aaにロッド60の先端部が螺合されることで、ロッド60がスティフナ50に固定される。一端部がヒートシンク40に係止されるロッド60の先端部がスティフナ50の孔50aaに螺合されることで、ヒートシンク40とスティフナ50とがロッド60で連結される。   For example, when a bolt is used as the rod 60, the connecting portion 50a of the stiffener 50 is provided with a hole 50aa into which the tip of the rod 60 (bolt) is screwed, as shown in FIG. In this case, the hole 50aa of the stiffener 50 and the tip of the rod 60 are provided with corresponding threads and screw grooves, and the tip of the rod 60 is screwed into the hole 50aa, so that the rod 60 is attached to the stiffener 50. Fixed. The tip of the rod 60 whose one end is locked to the heat sink 40 is screwed into the hole 50aa of the stiffener 50, whereby the heat sink 40 and the stiffener 50 are connected by the rod 60.

ロッド60には、一端部にそれを係止するヒートシンク40との間に介在されるようにバネが設けられた、いわゆるバネ付きボルトが用いられてもよい。ロッド60にバネ付きボルトが用いられることで、孔50aaへの螺合時には、ヒートシンク40がバネに付勢されてスティフナ50側に押し付けられ、また、ヒートシンク40のスティフナ50への過剰な締め付けが抑えられる。   The rod 60 may be a so-called bolt with a spring in which a spring is provided so as to be interposed between the rod 60 and the heat sink 40 that locks the rod 60 at one end. By using a bolt with a spring for the rod 60, when screwing into the hole 50aa, the heat sink 40 is biased by the spring and pressed against the stiffener 50, and excessive tightening of the heat sink 40 to the stiffener 50 is suppressed. It is done.

続いて、電子装置1に用いられるスティフナ50について、上記図3〜図5、並びに次の図6を参照し、より詳細に説明する。
図6は第1の実施の形態に係るスティフナの一例を示す図である。図6には、スティフナの一例の要部断面図を模式的に示している。
Next, the stiffener 50 used in the electronic device 1 will be described in more detail with reference to FIGS. 3 to 5 and the next FIG.
FIG. 6 is a diagram illustrating an example of a stiffener according to the first embodiment. FIG. 6 schematically shows a cross-sectional view of the main part of an example of the stiffener.

図6(及び上記図3〜図5)に示すように、電子装置1のスティフナ50は、基板51と、基板51上に設けられた絶縁層52と、絶縁層52内に設けられたキャパシタ53とを有する。   As shown in FIG. 6 (and FIGS. 3 to 5 above), the stiffener 50 of the electronic device 1 includes a substrate 51, an insulating layer 52 provided on the substrate 51, and a capacitor 53 provided in the insulating layer 52. And have.

基板51には、一定の剛性を有する平板状の基板が用いられる。例えば、基板51には、ステンレス、銅、アルミニウム等、回路基板10よりも剛性の高い基板が用いられる。図3及び図4に示すように、電子装置1には、回路基板10の表面10aに実装される半導体デバイス20(その実装領域)を包含するような平面サイズを有する平板状の基板51が用いられる。   As the substrate 51, a flat substrate having a certain rigidity is used. For example, a substrate having higher rigidity than the circuit substrate 10 such as stainless steel, copper, or aluminum is used for the substrate 51. As shown in FIGS. 3 and 4, the electronic device 1 uses a flat substrate 51 having a planar size that includes the semiconductor device 20 (the mounting region) mounted on the surface 10 a of the circuit substrate 10. It is done.

絶縁層52は、キャパシタ53の上側を覆う絶縁膜52bと、キャパシタ53の下側を覆う絶縁膜52cとを含む。絶縁層52には、各種絶縁材料が用いられる。例えば、絶縁層52には、エポキシ樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂等の樹脂材料、又はこのような樹脂材料にガラス等の繊維やクロスが含有されたものが用いられる。絶縁層52には、図6に示すように、その表層(絶縁膜52b上)に設けられた保護膜52aが含まれてもよい。例えば、保護膜52aには、ソルダレジスト等の材料が用いられる。   The insulating layer 52 includes an insulating film 52 b that covers the upper side of the capacitor 53 and an insulating film 52 c that covers the lower side of the capacitor 53. Various insulating materials are used for the insulating layer 52. For example, the insulating layer 52 is made of a resin material such as an epoxy resin, a polyimide resin, or a bismaleimide triazine resin, or such a resin material containing fibers or cloth such as glass. As shown in FIG. 6, the insulating layer 52 may include a protective film 52 a provided on the surface layer (on the insulating film 52 b). For example, a material such as a solder resist is used for the protective film 52a.

キャパシタ53は、絶縁層52内に設けられる。キャパシタ53は、薄膜キャパシタ層やTFC層とも称される。キャパシタ53は、誘電体層53aと、誘電体層53aの一方の面(表面)53aaに設けられた電極層53bと、誘電体層53aの他方の面(裏面)53abに設けられた電極層53cとを有する。   The capacitor 53 is provided in the insulating layer 52. The capacitor 53 is also referred to as a thin film capacitor layer or a TFC layer. The capacitor 53 includes a dielectric layer 53a, an electrode layer 53b provided on one surface (front surface) 53aa of the dielectric layer 53a, and an electrode layer 53c provided on the other surface (back surface) 53ab of the dielectric layer 53a. And have.

誘電体層53aには、各種誘電体材料が用いられる。例えば、誘電体層53aには、セラミック材料が用いられる。誘電体層53aのセラミック材料としては、チタン酸バリウム(BaTiO;BTO)等の各種高誘電体材料が用いられる。誘電体層53aのセラミック材料としては、BTOにストロンチウム(Sr)を添加したチタン酸バリウムストロンチウム(BaSr1−xTiO;BSTO)、チタン酸ストロンチウム(SrTiO;STO)、チタン酸ジルコン酸鉛(Pb(Zr,Ti)O;PZT)、ランタン(La)を添加したPZT(PLZT)等の高誘電体材料が用いられてもよい。誘電体層53aの厚さは、例えば1μm〜3μmとされる。 Various dielectric materials are used for the dielectric layer 53a. For example, a ceramic material is used for the dielectric layer 53a. As the ceramic material of the dielectric layer 53a, various high dielectric materials such as barium titanate (BaTiO 3 ; BTO) are used. As the ceramic material of the dielectric layer 53a, barium strontium titanate (Ba x Sr 1-x TiO 3 ; BSTO) obtained by adding strontium (Sr) to BTO, strontium titanate (SrTiO 3 ; STO), zirconate titanate A high dielectric material such as PZT (PLZT) to which lead (Pb (Zr, Ti) O 3 ; PZT) or lanthanum (La) is added may be used. The thickness of the dielectric layer 53a is, for example, 1 μm to 3 μm.

電極層53b及び電極層53cには、各種導体材料が用いられる。例えば、電極層53b及び電極層53cには、金属材料が用いられる。電極層53b及び電極層53cの金属材料としては、銅、ニッケル(Ni)等を用いることができる。例えば、電極層53bにニッケルが用いられ、電極層53cに銅が用いられる。ニッケルが用いられた電極層53b上には、図6に示すように、電極層53bのニッケルよりも抵抗率の低い銅等の材料を用いた導体層53dが設けられてもよい。例えば、ニッケルが用いられた電極層53b(及び銅が用いられた導体層53d)はグランド電位(GND)とされ、銅が用いられた電極層53cは電源電位(VDD)とされる。電極層53b及び電極層53cの厚さはそれぞれ、例えば15μm〜30μmとされる。   Various conductor materials are used for the electrode layer 53b and the electrode layer 53c. For example, a metal material is used for the electrode layer 53b and the electrode layer 53c. As a metal material of the electrode layer 53b and the electrode layer 53c, copper, nickel (Ni), or the like can be used. For example, nickel is used for the electrode layer 53b and copper is used for the electrode layer 53c. On the electrode layer 53b using nickel, a conductor layer 53d using a material such as copper having a lower resistivity than the nickel of the electrode layer 53b may be provided as shown in FIG. For example, the electrode layer 53b using nickel (and the conductor layer 53d using copper) is set to the ground potential (GND), and the electrode layer 53c using copper is set to the power supply potential (VDD). Each of the electrode layer 53b and the electrode layer 53c has a thickness of 15 μm to 30 μm, for example.

電極層53b及び電極層53cは、それぞれ所定の平面形状とされる。例えば、電極層53b及び電極層53cには、それぞれ所定の領域に開口部53eが設けられる。図6には、一方の電極層53b及びその上の導体層53dと、他方の電極層53cとのうち、電極層53b及び導体層53dに設けられた開口部53eのみを図示している。   The electrode layer 53b and the electrode layer 53c each have a predetermined planar shape. For example, the electrode layer 53b and the electrode layer 53c are each provided with an opening 53e in a predetermined region. FIG. 6 illustrates only the opening 53e provided in the electrode layer 53b and the conductor layer 53d out of the one electrode layer 53b and the conductor layer 53d thereon and the other electrode layer 53c.

キャパシタ53が設けられる絶縁層52内には、電極層53bと電気的に接続されるビア54b、及び電極層53cと電気的に接続されるビア54cとが設けられる。ビア54bは、キャパシタ53の上側(誘電体層53aの表面53aa側)を覆う絶縁膜52bを貫通し、誘電体層53aの表面53aa側の電極層53b又はその上に設けられた導体層53d(図6の例では導体層53d)に接続される。ビア54cは、キャパシタ53の上側(誘電体層53aの表面53aa側)を覆う絶縁膜52b及び誘電体層53aを貫通し、誘電体層53aの裏面53ab側の電極層53cに接続される。ビア54b及びビア54cには、各種導体材料、例えば、銅等の金属材料が用いられる。   In the insulating layer 52 provided with the capacitor 53, a via 54b electrically connected to the electrode layer 53b and a via 54c electrically connected to the electrode layer 53c are provided. The via 54b penetrates the insulating film 52b that covers the upper side of the capacitor 53 (on the surface 53aa side of the dielectric layer 53a), and the electrode layer 53b on the surface 53aa side of the dielectric layer 53a or the conductor layer 53d (on the upper side). In the example of FIG. 6, it is connected to the conductor layer 53d). The via 54c penetrates the insulating film 52b and the dielectric layer 53a covering the upper side of the capacitor 53 (the surface 53aa side of the dielectric layer 53a), and is connected to the electrode layer 53c on the back surface 53ab side of the dielectric layer 53a. Various conductive materials, for example, metal materials such as copper are used for the via 54b and the via 54c.

スティフナ50には、ビア54b及びビア54cの各々と接続された端子55b及び端子55cが設けられる。端子55bは、ビア54bを通じて電極層53bと電気的に接続され、端子55cは、ビア54cを通じて電極層53cと電気的に接続される。例えば、端子55bは、グランド端子として用いられ、端子55cは、電源端子として用いられる。   The stiffener 50 is provided with a terminal 55b and a terminal 55c connected to the via 54b and the via 54c, respectively. The terminal 55b is electrically connected to the electrode layer 53b through the via 54b, and the terminal 55c is electrically connected to the electrode layer 53c through the via 54c. For example, the terminal 55b is used as a ground terminal, and the terminal 55c is used as a power supply terminal.

スティフナ50には、電極層53b及び電極層53cのいずれとも電気的に接続されない端子55aが設けられてもよい。例えば、端子55aは、電気回路の一部として機能しないダミー端子として用いられてもよいし、信号が入力又は出力される信号端子として用いられてもよい。   The stiffener 50 may be provided with a terminal 55a that is not electrically connected to either the electrode layer 53b or the electrode layer 53c. For example, the terminal 55a may be used as a dummy terminal that does not function as a part of the electric circuit, or may be used as a signal terminal to which a signal is input or output.

図6には、電極層53b及び電極層53cと電気的に接続されない端子55aを有し、端子55b及び端子55c並びに端子55aが露出するように保護膜52aが設けられたスティフナ50の一部を図示している。端子55b及び端子55c並びに端子55aには、各種導体材料、例えば、銅等の金属材料が用いられる。   FIG. 6 shows a part of the stiffener 50 having a terminal 55a that is not electrically connected to the electrode layer 53b and the electrode layer 53c, and a protective film 52a provided so that the terminal 55b, the terminal 55c, and the terminal 55a are exposed. It is shown. Various conductor materials, for example, metal materials such as copper, are used for the terminals 55b, 55c, and 55a.

図6に示すように、端子55b及び端子55c並びに端子55aの上には、それぞれ半田ボール等のバンプ56が設けられる。例えば、バンプ56群は、スティフナ50上にBGA(Ball Grid Array)型に配置され、スティフナ50には、バンプ56群がこのような配置となるように、端子55b及び端子55c並びに端子55aが設けられる。   As shown in FIG. 6, bumps 56 such as solder balls are provided on the terminals 55b, 55c, and 55a, respectively. For example, the bump 56 group is arranged in a BGA (Ball Grid Array) type on the stiffener 50, and the stiffener 50 is provided with a terminal 55 b, a terminal 55 c, and a terminal 55 a so that the bump 56 group is arranged in this way. It is done.

図3に示すように、スティフナ50は、回路基板10の裏面10bに設けられ、スティフナ50に設けられたバンプ56群は、回路基板10に設けられた導体パターンと電気的に接続される。ヒートシンク40とロッド60で連結されたスティフナ50は、キャパシタ53が、その電極層53b及び電極層53cと電気的に接続されたバンプ56群を通じて、回路基板10(その導体パターン)と電気的に接続される。回路基板10と電気的に接続されるキャパシタ53の、誘電体層53aとそれを挟んで対向する電極層53b及び電極層53cの部位とが、コンデンサとして機能する。スティフナ50は、コンデンサ機能内蔵スティフナと言うことができる。   As shown in FIG. 3, the stiffener 50 is provided on the back surface 10 b of the circuit board 10, and the bump 56 group provided on the stiffener 50 is electrically connected to a conductor pattern provided on the circuit board 10. The stiffener 50 connected to the heat sink 40 and the rod 60 is electrically connected to the circuit board 10 (its conductor pattern) through the capacitor 56 and the bump 56 group electrically connected to the electrode layer 53b and the electrode layer 53c. Is done. The dielectric layer 53a of the capacitor 53 electrically connected to the circuit board 10 and the portions of the electrode layer 53b and the electrode layer 53c facing each other function as a capacitor. The stiffener 50 can be said to be a stiffener with a built-in capacitor function.

上記のような構成を有する電子装置1によれば、平板状のスティフナ50を用い、そのキャパシタ53を利用して、半導体デバイス20の直下(回路基板10の裏面10b)にコンデンサを配置することができる。これにより、コンデンサによる電気的な性能の向上を図ることができる。   According to the electronic device 1 having the above-described configuration, a capacitor can be disposed directly below the semiconductor device 20 (the back surface 10b of the circuit board 10) using the plate-like stiffener 50 and using the capacitor 53. it can. Thereby, the electrical performance improvement by a capacitor | condenser can be aimed at.

また、上記電子装置1によれば、半導体デバイス20の実装領域を包含するような平面サイズを有する平板状のスティフナ50が用いられることで、ロッド60によるヒートシンク40との連結に伴う剪断力の発生を抑えることができる。これにより、バンプ23群やバンプ24群に亀裂や破断等の損傷が発生することを抑えることができる。   Further, according to the electronic apparatus 1, the use of the plate-like stiffener 50 having a planar size that covers the mounting area of the semiconductor device 20 generates a shearing force associated with the connection of the rod 60 to the heat sink 40. Can be suppressed. Thereby, it can suppress that damage, such as a crack and a fracture | rupture, generate | occur | produces in the bump 23 group and the bump 24 group.

また、平板状のスティフナ50は、ヒートシンク40を安定に固定することができる。スティフナ50では、ヒートシンク40の大きさに応じた平面サイズを採用することができ、放熱性の高い大型のヒートシンク40であっても安定に固定することができる。   Moreover, the flat stiffener 50 can fix the heat sink 40 stably. In the stiffener 50, a planar size corresponding to the size of the heat sink 40 can be adopted, and even a large heat sink 40 with high heat dissipation can be stably fixed.

また、スティフナ50では、ヒートシンク40の安定な固定のために、必ずしもその厚みを厚くすることを要しない。そのため、電子装置1を別の電子機器に搭載する際の、その筐体、ラック、スロット等との干渉、電子機器に搭載する電子装置1の配置や個数の制限、電子装置1を搭載する電子機器の大型化を抑えることができる。   Further, in the stiffener 50, it is not always necessary to increase the thickness in order to stably fix the heat sink 40. Therefore, when the electronic device 1 is mounted on another electronic device, it interferes with its casing, rack, slot, etc., the arrangement and number of electronic devices 1 mounted on the electronic device, and the electronic device 1 on which the electronic device 1 is mounted. Increase in the size of the equipment can be suppressed.

また、回路基板10の裏面10bの、スティフナ50よりも外側の領域に、半導体デバイス、半導体チップ、チップ部品(抵抗、インダクタ、カップリングコンデンサ等)といった各種電子部品を実装し、電子装置1の更なる高性能化を図ることも可能である。   In addition, various electronic components such as a semiconductor device, a semiconductor chip, and chip components (such as a resistor, an inductor, and a coupling capacitor) are mounted on the back surface 10 b of the circuit board 10 outside the stiffener 50. It is also possible to achieve higher performance.

第1の実施の形態によれば、電気的、機械的、熱的な性能に優れる、高性能の電子装置1を得ることのできるスティフナ50が実現される。また、そのようなスティフナ50を用いた高性能の電子装置1が実現される。   According to the first embodiment, the stiffener 50 capable of obtaining the high-performance electronic device 1 having excellent electrical, mechanical, and thermal performance is realized. In addition, a high-performance electronic device 1 using such a stiffener 50 is realized.

次に、スティフナ50の形成方法について説明する。
図7〜図10は第1の実施の形態に係るスティフナの形成方法の第1の例を示す図である。図7(A)〜図7(C)、図8(A)〜図8(C)、図9(A)〜図9(C)、並びに図10(A)及び図10(B)にはそれぞれ、スティフナ形成の第1の例の各工程の要部断面図を模式的に示している。
Next, a method for forming the stiffener 50 will be described.
7 to 10 are views showing a first example of the stiffener forming method according to the first embodiment. 7A to FIG. 7C, FIG. 8A to FIG. 8C, FIG. 9A to FIG. 9C, and FIG. 10A and FIG. Each of them schematically shows a cross-sectional view of the main part of each step of the first example of stiffener formation.

まず、図7(A)に示すような、誘電体層53aとそれを挟む電極層53b及び電極層53cとを有するキャパシタ53が準備される。
キャパシタ53は、例えば、次のような方法を用いて形成される。即ち、キャパシタ53の形成では、電極層53bとなる導体材料、例えばニッケルの上に、誘電体層53aとなるBTO等の高誘電体材料が形成され、その上に、電極層53cとなる導体材料、例えば銅が形成される。ここで、BTO等の高誘電体材料は、例えば、電極層53b上に焼結形成され、その上に電極層53cが被覆形成される。このように高誘電体材料が焼結形成される場合、その下地となる電極層53bに、焼結時の温度に対して熱的に安定な導体材料が用いられる。このような熱的安定性に更にコストや製造容易性等も加味されて、下地となる電極層53bには、例えばニッケルが用いられる。一方、高誘電体材料の焼結後にその上に形成される電極層53cには、電極層53bのような熱的安定性の制約がないため、例えば抵抗率の低い銅が用いられる。
First, as shown in FIG. 7A, a capacitor 53 having a dielectric layer 53a and an electrode layer 53b and an electrode layer 53c sandwiching the dielectric layer 53a is prepared.
The capacitor 53 is formed using, for example, the following method. That is, in the formation of the capacitor 53, a high dielectric material such as BTO that becomes the dielectric layer 53a is formed on the conductive material that becomes the electrode layer 53b, for example, nickel, and the conductive material that becomes the electrode layer 53c thereon. For example, copper is formed. Here, the high dielectric material such as BTO is formed by, for example, sintering on the electrode layer 53b, and the electrode layer 53c is formed thereon. When the high dielectric material is formed by sintering in this way, a conductive material that is thermally stable with respect to the temperature during sintering is used for the electrode layer 53b serving as the base. For example, nickel is used for the electrode layer 53b serving as a base, in consideration of cost and manufacturability in addition to such thermal stability. On the other hand, for the electrode layer 53c formed on the high dielectric material after sintering, there is no restriction on thermal stability like the electrode layer 53b, so that, for example, copper having a low resistivity is used.

例えばこのような方法により、誘電体層53a並びに電極層53b及び電極層53cにそれぞれ所定の材料が用いられたキャパシタ53が形成され、準備される。尚、キャパシタ53は、市販のものを入手して準備されてもよい。   For example, the capacitor 53 using a predetermined material is formed and prepared for the dielectric layer 53a, the electrode layer 53b, and the electrode layer 53c by such a method. The capacitor 53 may be prepared by obtaining a commercially available one.

次いで、図7(B)に示すように、キャパシタ53が、ベース材200上にセパレータ210を用いて貼付される。キャパシタ53は、その電極層53c側をベース材200に向けて貼付される。ベース材200は、後述のようにキャパシタ53から分離されるまでの間、キャパシタ53及びその上に形成される構造体を安定に保持することができるものであれば、その材質は特に限定されない。例えば、ベース材200には、金属基板、セラミック基板、ガラス基板、樹脂基板、半導体基板等、各種基板が用いられる。セパレータ210は、後述のようにベース材200がキャパシタ53から分離されるまでの間、キャパシタ53及びその上に形成される構造体をベース材200上に保持し、その後、ベース材200の分離が可能なものであれば、その材質は特に限定されない。例えば、セパレータ210には、ペースト状、シート状、フィルム状等の各種樹脂材料が用いられる。   Next, as illustrated in FIG. 7B, the capacitor 53 is attached to the base material 200 using the separator 210. The capacitor 53 is affixed with the electrode layer 53 c side facing the base material 200. The base material 200 is not particularly limited as long as it can stably hold the capacitor 53 and the structure formed thereon until it is separated from the capacitor 53 as described later. For example, as the base material 200, various substrates such as a metal substrate, a ceramic substrate, a glass substrate, a resin substrate, and a semiconductor substrate are used. The separator 210 holds the capacitor 53 and the structure formed thereon on the base material 200 until the base material 200 is separated from the capacitor 53 as described later, and then the base material 200 is separated. If possible, the material is not particularly limited. For example, various resin materials such as a paste, a sheet, and a film are used for the separator 210.

キャパシタ53の電極層53cは、図7(B)に示すようなベース材200への貼付前に、所定のパターン形状となるようにパターニングされてもよい。その場合、パターニングは、電極層53c上に形成した所定のパターン形状のレジストをマスクとするウェットエッチングによって行われる。パターニング後、レジストは除去される。例えば、このようなパターニングにより、電極層53cの所定の位置に開口部が設けられたキャパシタ53を形成する。電極層53cがパターニングされたキャパシタ53を、その電極層53c側をベース材200に向けて、図7(B)のようにセパレータ210を介してベース材200上に貼付してもよい。   The electrode layer 53c of the capacitor 53 may be patterned so as to have a predetermined pattern shape before being attached to the base material 200 as shown in FIG. In this case, patterning is performed by wet etching using a resist having a predetermined pattern shape formed on the electrode layer 53c as a mask. After patterning, the resist is removed. For example, by such patterning, the capacitor 53 having an opening at a predetermined position of the electrode layer 53c is formed. The capacitor 53 with the electrode layer 53c patterned may be attached to the base material 200 through the separator 210 as shown in FIG. 7B with the electrode layer 53c side facing the base material 200.

次いで、図7(C)に示すように、ベース材200上にセパレータ210を介して貼付されたキャパシタ53の電極層53b上に、導体層53dが形成される。導体層53dには、電極層53bの導体材料よりも抵抗率の低い導体材料が用いられる。例えば、電極層53bにニッケルが用いられる場合、導体層53dには銅が用いられる。導体層53dは、例えば、無電解メッキ若しくは電解メッキ、又はそれら両方によって形成される。導体層53dは、メッキ法のほか、スパッタ法等を用いて形成されてもよい。   Next, as shown in FIG. 7C, a conductor layer 53d is formed on the electrode layer 53b of the capacitor 53 attached on the base material 200 via the separator 210. A conductive material having a lower resistivity than the conductive material of the electrode layer 53b is used for the conductive layer 53d. For example, when nickel is used for the electrode layer 53b, copper is used for the conductor layer 53d. The conductor layer 53d is formed by, for example, electroless plating, electrolytic plating, or both. The conductor layer 53d may be formed using a sputtering method or the like in addition to the plating method.

次いで、図8(A)に示すように、キャパシタ53の電極層53b及びその上の導体層53dが、所定のパターン形状となるようにパターニングされる。パターニングは、導体層53d上に形成した所定のパターン形状のレジストをマスクとするウェットエッチングによって行われる。パターニング後、レジストは除去される。例えば、このようなパターニングにより、電極層53b及びその上の導体層53dの所定の位置に、開口部53eが形成される。   Next, as shown in FIG. 8A, the electrode layer 53b of the capacitor 53 and the conductor layer 53d thereon are patterned so as to have a predetermined pattern shape. The patterning is performed by wet etching using a resist having a predetermined pattern shape formed on the conductor layer 53d as a mask. After patterning, the resist is removed. For example, by such patterning, an opening 53e is formed at a predetermined position of the electrode layer 53b and the conductor layer 53d thereon.

次いで、図8(B)に示すように、ベース材200上のキャパシタ53の、パターニング後の電極層53b及び導体層53dの側を覆うように、絶縁膜52b(上記絶縁層52の一部)が形成される。例えば、キャパシタ53の電極層53b側に、エポキシ樹脂等が用いられた絶縁膜52bが熱圧着により積層される。或いは、エポキシ樹脂等の樹脂材料がスピンコート法等で塗布されて絶縁膜52bが形成される。   Next, as shown in FIG. 8B, the insulating film 52b (a part of the insulating layer 52) so as to cover the patterned electrode layer 53b and conductor layer 53d side of the capacitor 53 on the base material 200. Is formed. For example, an insulating film 52b using an epoxy resin or the like is laminated on the electrode layer 53b side of the capacitor 53 by thermocompression bonding. Alternatively, a resin material such as an epoxy resin is applied by a spin coating method or the like to form the insulating film 52b.

次いで、図8(C)に示すように、キャパシタ53の電極層53b上に設けられた導体層53dに通じる開口部57b、及びキャパシタ53の電極層53cに通じる開口部57cが形成される。例えば、絶縁膜52bに対するレーザー加工により、開口部57b及び開口部57cが形成される。   Next, as illustrated in FIG. 8C, an opening 57 b that communicates with the conductor layer 53 d provided on the electrode layer 53 b of the capacitor 53 and an opening 57 c that communicates with the electrode layer 53 c of the capacitor 53 are formed. For example, the opening 57b and the opening 57c are formed by laser processing on the insulating film 52b.

次いで、図9(A)に示すように、絶縁膜52bに形成された開口部57b内及び開口部57c内に、それぞれビア54b及びビア54cが形成され、更に絶縁膜52b上に、ビア54b及びビア54cにそれぞれ接続される端子55b及び端子55cが形成される。絶縁膜52b上には、図9(A)に示すように、端子55b及び端子55cと共に、端子55aが形成される。ビア54b及びビア54c、端子55b及び端子55c並びに端子55aは、例えば、いずれも銅を用いて形成され、無電解メッキ若しくは電解メッキ、又はそれら両方によって形成される。   Next, as shown in FIG. 9A, a via 54b and a via 54c are formed in the opening 57b and the opening 57c formed in the insulating film 52b, respectively, and further, the via 54b and the via 54b are formed on the insulating film 52b. A terminal 55b and a terminal 55c connected to the via 54c are formed. On the insulating film 52b, as shown in FIG. 9A, the terminal 55a is formed together with the terminal 55b and the terminal 55c. The vias 54b and 54c, the terminals 55b and 55c, and the terminals 55a are all formed using copper, for example, and are formed by electroless plating, electrolytic plating, or both.

次いで、図9(B)に示すように、端子55b及び端子55c並びに端子55aが形成された絶縁膜52b上に、端子55b及び端子55c並びに端子55aの各一部が露出するように保護膜52a(上記絶縁層52の一部)が形成される。   Next, as shown in FIG. 9B, the protective film 52a is formed so that the terminals 55b, 55c, and a part of the terminal 55a are exposed on the insulating film 52b on which the terminals 55b, 55c, and 55a are formed. (A part of the insulating layer 52) is formed.

次いで、上記のようにしてキャパシタ53上に絶縁膜52b、ビア54b及びビア54c、端子55b及び端子55c並びに端子55a、保護膜52aが形成された構造体2が、図9(C)に示すように、ベース材200及びセパレータ210から分離される。   Next, as shown in FIG. 9C, the structure 2 in which the insulating film 52b, the via 54b and the via 54c, the terminal 55b and the terminal 55c, the terminal 55a, and the protective film 52a are formed over the capacitor 53 as described above. The base material 200 and the separator 210 are separated.

次いで、分離された構造体2が、図10(A)に示すように、スティフナ50の基板51上に、絶縁膜52c(上記絶縁層52の一部)を介して貼付される。例えば、構造体2と基板51とが、エポキシ樹脂等を用いた絶縁膜52cを介在させた状態で、熱圧着により積層される。   Next, the separated structure 2 is attached to the substrate 51 of the stiffener 50 via the insulating film 52c (a part of the insulating layer 52) as shown in FIG. For example, the structure 2 and the substrate 51 are laminated by thermocompression bonding with an insulating film 52c using an epoxy resin or the like interposed therebetween.

次いで、図10(B)に示すように、保護膜52aから露出する端子55b及び端子55c並びに端子55aの上に、それぞれ半田ボール等のバンプ56が搭載される。
以上、第1の例に示すような方法により、絶縁層52内にキャパシタ53を有し、その誘電体層53aを挟む電極層53b,53cに電気的に接続されたビア54b,54c及び端子55b,55cを有するスティフナ50が形成される。
Next, as shown in FIG. 10B, bumps 56 such as solder balls are mounted on the terminals 55b and 55c and the terminals 55a exposed from the protective film 52a.
As described above, by the method as shown in the first example, the vias 54b and 54c and the terminals 55b which have the capacitor 53 in the insulating layer 52 and are electrically connected to the electrode layers 53b and 53c sandwiching the dielectric layer 53a. , 55c is formed.

尚、スティフナ50として、図10(A)に示すようなバンプ56群の形成前の状態のものが得られてもよいし、図10(B)に示すようなバンプ56群の形成後の状態のものが得られてもよい。   The stiffener 50 may be obtained in a state before the formation of the bump 56 group as shown in FIG. 10A, or after the formation of the bump 56 group as shown in FIG. 10B. May be obtained.

上記スティフナ50の形成においては、図8(B)及び図8(C)の例に従い、絶縁層の形成並びにビア及びその上に接続される配線の形成を複数回行い、キャパシタ53の上側に多層配線構造を形成してもよい。また、図9(B)の工程では、基板51上に多層配線構造を形成しておき、その上に構造体2を貼付してもよい。   In the formation of the stiffener 50, in accordance with the examples of FIGS. 8B and 8C, the insulating layer and the via and the wiring connected thereto are formed a plurality of times. A wiring structure may be formed. In the step of FIG. 9B, a multilayer wiring structure may be formed on the substrate 51, and the structure 2 may be attached thereon.

スティフナ50は、次の図11及び図12に示すような方法を用いて形成することもできる。
図11及び図12は第1の実施の形態に係るスティフナの形成方法の第2の例を示す図である。図11(A)〜図11(C)、並びに図12(A)及び図12(B)にはそれぞれ、スティフナ形成の第2の例の各工程の要部断面図を模式的に示している。
The stiffener 50 can also be formed using a method as shown in FIGS.
11 and 12 are diagrams showing a second example of the stiffener forming method according to the first embodiment. 11 (A) to 11 (C) and FIGS. 12 (A) and 12 (B) each schematically show a cross-sectional view of the main part of each step of the second example of stiffener formation. .

この例では、まず図11(A)に示すように、準備されたキャパシタ53、又は、準備され更に電極層53cがパターニングされたキャパシタ53が、スティフナ50の基板51上に、絶縁膜52c(上記絶縁層52の一部)を介して貼付される。キャパシタ53の貼付は、上記図10(A)の例に従って行うことができる。   In this example, first, as shown in FIG. 11A, the prepared capacitor 53 or the prepared capacitor 53 having the electrode layer 53c patterned thereon is formed on the substrate 51 of the stiffener 50 with the insulating film 52c (described above). A part of the insulating layer 52 is attached. The capacitor 53 can be attached according to the example of FIG.

次いで、図11(B)に示すように、キャパシタ53の電極層53b上に、導体層53dが形成される。導体層53dの形成は、上記図7(C)の例に従って行うことができる。   Next, as illustrated in FIG. 11B, the conductor layer 53 d is formed over the electrode layer 53 b of the capacitor 53. The conductor layer 53d can be formed according to the example of FIG.

次いで、図11(C)に示すように、キャパシタ53の電極層53b及びその上の導体層53dが、所定のパターン形状となるように、例えば所定の位置に開口部53eを有するように、パターニングされる。電極層53b及び導体層53dのパターニングは、上記図8(A)の例に従って行うことができる。   Next, as shown in FIG. 11C, patterning is performed so that the electrode layer 53b of the capacitor 53 and the conductor layer 53d thereon have a predetermined pattern shape, for example, have an opening 53e at a predetermined position. Is done. The patterning of the electrode layer 53b and the conductor layer 53d can be performed according to the example of FIG.

次いで、図12(A)に示すように、キャパシタ53の、パターニング後の電極層53b及び導体層53dの側を覆うように、絶縁膜52b(上記絶縁層52の一部)が形成される。絶縁膜52bの形成は、上記図8(B)の例に従って行うことができる。   Next, as shown in FIG. 12A, an insulating film 52b (a part of the insulating layer 52) is formed so as to cover the patterned electrode layer 53b and conductor layer 53d side of the capacitor 53. The insulating film 52b can be formed in accordance with the example of FIG.

次いで、図12(B)に示すように、絶縁膜52b内にビア54b及びビア54cが形成され、絶縁膜52b上に端子55b及び端子55c並びに端子55a、更に保護膜52aが形成される。ビア54b及びビア54c、端子55b及び端子55c並びに端子55a、保護膜52aの形成は、上記図8(C)、図9(A)及び図9(B)の例に従って行うことができる。   Next, as shown in FIG. 12B, a via 54b and a via 54c are formed in the insulating film 52b, and a terminal 55b, a terminal 55c, a terminal 55a, and a protective film 52a are formed on the insulating film 52b. Formation of the via 54b and the via 54c, the terminal 55b and the terminal 55c, the terminal 55a, and the protective film 52a can be performed according to the example of FIGS. 8C, 9A, and 9B.

その後、上記図10(B)の例に従い、保護膜52aから露出する端子55b及び端子55c並びに端子55aの上に、それぞれ半田ボール等のバンプ56が搭載され、スティフナ50が形成される。   Thereafter, in accordance with the example of FIG. 10B, bumps 56 such as solder balls are respectively mounted on the terminals 55b, 55c and the terminals 55a exposed from the protective film 52a, and the stiffener 50 is formed.

尚、図12(B)に示すようなバンプ56群の形成前の状態のものがスティフナ50として得られてもよい。
以上、第2の例に示すような方法により、スティフナ50が形成されてもよい。第2の例に示す方法では、上記第1の例で述べたベース材200及びセパレータ210の使用を省略することができる。
Note that a state before the formation of the bump 56 group as shown in FIG. 12B may be obtained as the stiffener 50.
As described above, the stiffener 50 may be formed by the method shown in the second example. In the method shown in the second example, the use of the base material 200 and the separator 210 described in the first example can be omitted.

尚、回路基板10にキャパシタを内蔵し、いわゆるキャパシタ内蔵回路基板を形成することも可能である。但し、キャパシタ内蔵回路基板では、キャパシタを除く回路基板部分の配線形成工程や積層工程又はビルドアップ工程における歩留まり低下のリスクがある所に、比較的高価なキャパシタを内蔵するため、歩留まり低下によるコストへの影響が大きい。これに対し、上記スティフナ50では、平板状の基板51上に、キャパシタ53及びそれとの電気接続構造(ビア54b,54c及び端子55a,55b,55c)が形成される。そのため、キャパシタ53及びそれとの電気接続構造の形成以外の歩留まり低下の要因を極力排除することができ、歩留まり低下によるコストの増大を効果的に抑えることができる。   It is also possible to incorporate a capacitor in the circuit board 10 to form a so-called capacitor built-in circuit board. However, in the circuit board with a built-in capacitor, a relatively expensive capacitor is built in a place where there is a risk of yield reduction in the wiring formation process, lamination process, or build-up process of the circuit board part excluding the capacitor, so that the cost due to the yield reduction is reduced. The influence of is great. On the other hand, in the stiffener 50, the capacitor 53 and the electrical connection structure (vias 54b and 54c and terminals 55a, 55b and 55c) are formed on the flat substrate 51. Therefore, it is possible to eliminate as much as possible the factor of yield reduction other than the formation of the capacitor 53 and the electrical connection structure therewith, and it is possible to effectively suppress the increase in cost due to the yield reduction.

次に、電子装置1の組み立て方法について説明する。
図13は第1の実施の形態に係る電子装置の組み立て方法の第1の例を示す図である。図13(A)〜図13(C)にはそれぞれ、電子装置組み立ての第1の例の各工程の要部断面図を模式的に示している。
Next, a method for assembling the electronic device 1 will be described.
FIG. 13 is a diagram illustrating a first example of an electronic device assembling method according to the first embodiment. FIGS. 13A to 13C each schematically show a cross-sectional view of the main part of each step of the first example of assembling the electronic device.

電子装置1の組み立てでは、まず図13(A)に示すように、回路基板10の裏面10bにスティフナ50が実装される。スティフナ50は、そのキャパシタ53が設けられている面側に搭載されているバンプ56群を用いて、回路基板10の裏面10bに接合される。例えば、スティフナ50と回路基板10との位置合わせが行われ、半田ボールで形成されたバンプ56群のリフローが行われることで、スティフナ50と回路基板10との接合が行われる。   In assembling the electronic device 1, first, the stiffener 50 is mounted on the back surface 10 b of the circuit board 10 as shown in FIG. The stiffener 50 is bonded to the back surface 10 b of the circuit board 10 using a group of bumps 56 mounted on the surface side where the capacitor 53 is provided. For example, the stiffener 50 and the circuit board 10 are aligned, and the bumps 56 formed of solder balls are reflowed, whereby the stiffener 50 and the circuit board 10 are joined.

次いで、例えば図13(B)に示すように、回路基板10の表面10aに、リッド30が設けられた半導体デバイス20が実装される。半導体デバイス20は、パッケージ基板21上に、バンプ23群を用いて半導体チップ22が実装され、更に他の電子部品25が実装されることで、形成される。リッド30は、半導体チップ22上にTIM90を介して設けられ、パッケージ基板21上に接着剤80を用いて接着される。このようにリッド30が設けられた半導体デバイス20が、そのパッケージ基板21に搭載されたバンプ24群を用いて、裏面10bにスティフナ50が接合された回路基板10の表面10aに接合される。例えば、回路基板10と半導体デバイス20との位置合わせが行われ、半田ボールで形成されたバンプ24群のリフローが行われることで、回路基板10と半導体デバイス20との接合が行われる。   Next, for example, as illustrated in FIG. 13B, the semiconductor device 20 provided with the lid 30 is mounted on the surface 10 a of the circuit board 10. The semiconductor device 20 is formed by mounting a semiconductor chip 22 on a package substrate 21 using a group of bumps 23 and further mounting another electronic component 25. The lid 30 is provided on the semiconductor chip 22 via the TIM 90 and bonded to the package substrate 21 using an adhesive 80. The semiconductor device 20 thus provided with the lid 30 is bonded to the front surface 10a of the circuit board 10 in which the stiffener 50 is bonded to the back surface 10b by using the bump 24 group mounted on the package substrate 21. For example, the circuit board 10 and the semiconductor device 20 are aligned, and the bumps 24 formed of solder balls are reflowed to join the circuit board 10 and the semiconductor device 20.

次いで、例えば図13(C)に示すように、ロッド60を用いてヒートシンク40がスティフナ50と連結される。ヒートシンク40は、リッド30上に設けられる。ロッド60は、ヒートシンク40及び回路基板10に挿通され、その先端部がスティフナ50の連結部50aに螺合や嵌合等の手段で固定される。これにより、ヒートシンク40とスティフナ50とがロッド60によって連結される。   Next, for example, as shown in FIG. 13C, the heat sink 40 is connected to the stiffener 50 using the rod 60. The heat sink 40 is provided on the lid 30. The rod 60 is inserted into the heat sink 40 and the circuit board 10, and the tip thereof is fixed to the connecting portion 50 a of the stiffener 50 by means such as screwing or fitting. Thereby, the heat sink 40 and the stiffener 50 are connected by the rod 60.

例えば、図13(A)〜図13(C)に示すような方法によって、電子装置1が組み立てられる。
また、電子装置1は、次の図14に示すような方法によって組み立てられてもよい。
For example, the electronic device 1 is assembled by a method shown in FIGS. 13 (A) to 13 (C).
Further, the electronic device 1 may be assembled by a method as shown in FIG.

図14は第1の実施の形態に係る電子装置の組み立て方法の第2の例を示す図である。図14(A)〜図14(C)にはそれぞれ、電子装置組み立ての第2の例の各工程の要部断面図を模式的に示している。   FIG. 14 is a diagram illustrating a second example of the electronic device assembling method according to the first embodiment. FIGS. 14A to 14C each schematically show a cross-sectional view of the main part of each step of the second example of assembling the electronic device.

この例では、上記図13(A)に示したような回路基板10の裏面10bへのスティフナ50の実装後、図14(A)に示すように、ロッド60が回路基板10に挿通され、その先端部がスティフナ50の連結部50aに螺合や嵌合等の手段で固定される。   In this example, after the stiffener 50 is mounted on the back surface 10b of the circuit board 10 as shown in FIG. 13A, the rod 60 is inserted into the circuit board 10 as shown in FIG. The tip is fixed to the connecting portion 50a of the stiffener 50 by means such as screwing or fitting.

その後、図14(B)に示すように、回路基板10の表面10aに、リッド30が設けられた半導体デバイス20が実装され、図14(C)に示すように、ヒートシンク40がロッド60に取り付けられる。これにより、ヒートシンク40とスティフナ50とがロッド60によって連結される。   14B, the semiconductor device 20 provided with the lid 30 is mounted on the surface 10a of the circuit board 10, and the heat sink 40 is attached to the rod 60 as shown in FIG. It is done. Thereby, the heat sink 40 and the stiffener 50 are connected by the rod 60.

例えば、上記図13(A)の工程後、図14(A)〜図14(C)に示すような工程が実施されることで、電子装置1が組み立てられてもよい。
次に、スティフナ50と回路基板10との接続の例について説明する。
For example, the electronic device 1 may be assembled by performing the steps shown in FIGS. 14A to 14C after the step of FIG. 13A.
Next, an example of connection between the stiffener 50 and the circuit board 10 will be described.

図15は第1の実施の形態に係るスティフナと回路基板との接続の一例を示す図である。図15には、接続されたスティフナ及び回路基板の一例の要部断面図を模式的に示している。   FIG. 15 is a diagram illustrating an example of the connection between the stiffener and the circuit board according to the first embodiment. FIG. 15 schematically shows a cross-sectional view of the main part of an example of the connected stiffener and circuit board.

電子装置1において、スティフナ50のキャパシタ53は、例えば、バイパスコンデンサ(デカップリングコンデンサ)として用いられる。
この場合、キャパシタ53の電極層53bとビア54bを介して電気的に接続された端子55bが、バンプ56を通じて、回路基板10のグランド電位(GND)とされる導体パターン11と電気的に接続される。導体パターン11の一例として、図15には、グランドプレーン層11a、ビア11b及び端子11cを含む導体パターン11を図示している。
In the electronic device 1, the capacitor 53 of the stiffener 50 is used as, for example, a bypass capacitor (decoupling capacitor).
In this case, the terminal 55b electrically connected to the electrode layer 53b of the capacitor 53 via the via 54b is electrically connected to the conductor pattern 11 having the ground potential (GND) of the circuit board 10 through the bump 56. The As an example of the conductor pattern 11, FIG. 15 shows a conductor pattern 11 including a ground plane layer 11a, a via 11b, and a terminal 11c.

更に、キャパシタ53の電極層53cとビア54cを介して電気的に接続された端子55cが、バンプ56を通じて、回路基板10の電源電位(VDD)とされる導体パターン12(VDD)と電気的に接続される。導体パターン12の一例として、図15には、グランドプレーン層12a、ビア12b及び端子12cを含む導体パターン12を図示している。   Furthermore, the terminal 55c electrically connected to the electrode layer 53c of the capacitor 53 via the via 54c is electrically connected to the conductor pattern 12 (VDD) which is the power supply potential (VDD) of the circuit board 10 through the bump 56. Connected. As an example of the conductor pattern 12, FIG. 15 shows a conductor pattern 12 including a ground plane layer 12a, a via 12b, and a terminal 12c.

例えばこのように回路基板10と接続されるスティフナ50に設けられたキャパシタ53の、誘電体層53aとそれを挟む電極層53b及び電極層53cとが、バイパスコンデンサとして機能する。これにより、回路基板10に供給される電源のノイズ成分(電源ノイズ)を低減し、回路基板10に実装される半導体デバイス20及び他の電子部品への電源ノイズの侵入を抑え、半導体デバイス20等の安定な動作を実現することができる。キャパシタ53を有するスティフナ50を上記のように接続することで、回路基板10に実装される半導体デバイス20等を安定に動作させることのできる高性能の電子装置1を実現することができる。   For example, the dielectric layer 53a and the electrode layer 53b and the electrode layer 53c sandwiching the dielectric layer 53a of the capacitor 53 provided in the stiffener 50 connected to the circuit board 10 in this way function as a bypass capacitor. Thereby, the noise component (power supply noise) of the power supplied to the circuit board 10 is reduced, the intrusion of the power supply noise to the semiconductor device 20 and other electronic components mounted on the circuit board 10 is suppressed, the semiconductor device 20 and the like. Stable operation can be realized. By connecting the stiffener 50 having the capacitor 53 as described above, the high-performance electronic apparatus 1 that can stably operate the semiconductor device 20 and the like mounted on the circuit board 10 can be realized.

また、スティフナ50には、例えば、図15に示すような、キャパシタ53の電極層53b及び電極層53cと電気的に接続されない端子55aが設けられる。端子55aは、バンプ56を介して回路基板10の導体パターン13と接続される。導体パターン13の一例として、図15には、グランド電位とも電源電位ともされない端子13cを含む導体パターン13を図示している。   Further, the stiffener 50 is provided with a terminal 55a that is not electrically connected to the electrode layer 53b and the electrode layer 53c of the capacitor 53 as shown in FIG. The terminal 55 a is connected to the conductor pattern 13 of the circuit board 10 through the bump 56. As an example of the conductor pattern 13, FIG. 15 shows a conductor pattern 13 including a terminal 13c that is neither a ground potential nor a power supply potential.

この図15に示す例のように、電子装置1において、スティフナ50には、端子55b及び端子55cと共に、電気的に分離された端子55aが設けられ、回路基板10には、端子11c及び端子12cと共に、電気的に分離された端子13cが設けられてもよい。この場合、スティフナ50に設けられる端子55b,55c,55aの端子群と、回路基板10に設けられる端子11c,12c,13cの端子群とは、互いに対応するグリッドアレイ配置とされる。   As in the example shown in FIG. 15, in the electronic device 1, the stiffener 50 is provided with a terminal 55 a that is electrically separated together with the terminal 55 b and the terminal 55 c, and the terminal 11 c and the terminal 12 c are provided on the circuit board 10. In addition, an electrically separated terminal 13c may be provided. In this case, a terminal group of terminals 55b, 55c, and 55a provided on the stiffener 50 and a terminal group of terminals 11c, 12c, and 13c provided on the circuit board 10 have a grid array arrangement corresponding to each other.

このようにスティフナ50及び回路基板10に設けられる端子群が、互いに対応するグリッドアレイ配置とされると、それらの間のバンプ56群にかかる荷重の均一化が図られる。例えば、回路基板10にスティフナ50を実装する際にバンプ56群にかかる荷重や、ロッド60を用いてヒートシンク40とスティフナ50とを連結する際にバンプ56群にかかる荷重が均一化される。これにより、バンプ56群の一部に対して局所的に過剰な力が加わって亀裂や破断等の損傷が発生することを抑えることが可能になる。   If the stiffener 50 and the terminal group provided on the circuit board 10 are arranged in a grid array corresponding to each other, the load applied to the bump 56 group between them can be made uniform. For example, the load applied to the bump 56 group when the stiffener 50 is mounted on the circuit board 10 and the load applied to the bump 56 group when the heat sink 40 and the stiffener 50 are connected using the rod 60 are made uniform. As a result, it is possible to suppress the occurrence of damage such as cracks and breaks due to excessive force locally applied to a part of the bump 56 group.

また、平板状のスティフナ50を用いることで、例えば平面ロ字形状のスティフナ(図2)を用いる場合に比べ、ロッド60でヒートシンク40と連結される際の剪断力の発生を抑え、バンプ24群にかかる荷重を均一化し、それらの損傷を抑えることが可能になる。   Further, by using the plate-like stiffener 50, for example, compared to the case of using a flat square shape stiffener (FIG. 2), the generation of shearing force when the rod 60 is connected to the heat sink 40 is suppressed, and the bumps 24 group It is possible to make the load applied to the surface uniform and suppress the damage.

スティフナ50と回路基板10との接続は、次の図16に示すように行われてもよい。
図16は第1の実施の形態に係るスティフナと回路基板との接続の変形例を示す図である。図16(A)及び図16(B)にはそれぞれ、接続されたスティフナ及び回路基板の一例の要部断面図を模式的に示している。
The stiffener 50 and the circuit board 10 may be connected as shown in FIG.
FIG. 16 is a view showing a modification of the connection between the stiffener and the circuit board according to the first embodiment. FIGS. 16A and 16B schematically show a cross-sectional view of main parts of an example of the connected stiffener and the circuit board, respectively.

例えば図16(A)に示すように、スティフナ50の端子55b及び端子55cから電気的に分離された端子55aと、回路基板10の端子11c及び端子12cから電気的に分離された端子13cとを、バンプ56で接合しない構成が採用されてもよい。   For example, as shown in FIG. 16A, a terminal 55a electrically separated from the terminal 55b and the terminal 55c of the stiffener 50 and a terminal 13c electrically separated from the terminal 11c and the terminal 12c of the circuit board 10 are provided. Alternatively, a configuration in which the bumps 56 are not joined may be employed.

また、例えば図16(B)に示すように、スティフナ50に端子55aを設けず、回路基板10に端子13cを設けない構成が採用されてもよい。
スティフナ50と回路基板10との間に介在されるバンプ56群について、それらにかかる荷重の不均一化が抑えられる場合には、スティフナ50と回路基板10とを、この図16(A)又は図16(B)に示すように接続してもよい。
For example, as shown in FIG. 16B, a configuration in which the terminal 55a is not provided in the stiffener 50 and the terminal 13c is not provided in the circuit board 10 may be employed.
In the case where the unevenness of the load applied to the bump 56 group interposed between the stiffener 50 and the circuit board 10 can be suppressed, the stiffener 50 and the circuit board 10 are connected to each other as shown in FIG. You may connect as shown to 16 (B).

尚、以上の説明では、スティフナ50と回路基板10とを半田ボールで形成されたバンプ56群を用いて接続する例を示したが、スティフナ50と回路基板10との接続は、このようなボール状のバンプ56のような突起電極群によるものには限定されない。例えば、スティフナ50上に、絶縁層52の表面から突出するピラー状又はポスト状の突起電極群を設け、それらを用いてスティフナ50と回路基板10とを接続することもできる。   In the above description, an example in which the stiffener 50 and the circuit board 10 are connected using the bump 56 group formed of solder balls has been shown. However, the connection between the stiffener 50 and the circuit board 10 is such a ball. However, the present invention is not limited to the one using the protruding electrode group such as the bump 56 in the shape of the electrode. For example, a pillar-shaped or post-shaped protruding electrode group protruding from the surface of the insulating layer 52 may be provided on the stiffener 50, and the stiffener 50 and the circuit board 10 may be connected using them.

また、絶縁層とそれを貫通する弾性導体カラム群とを有する接続部材を用い、スティフナ50とヒートシンク40との連結時の荷重を利用した圧接によって各弾性導体カラムの上下方向の導通を実現し、スティフナ50と回路基板10とを接続することもできる。   Further, using a connecting member having an insulating layer and a group of elastic conductor columns penetrating the insulating layer, the vertical conduction of each elastic conductor column is realized by pressure contact using a load at the time of coupling the stiffener 50 and the heat sink 40, The stiffener 50 and the circuit board 10 can also be connected.

[第2の実施の形態]
図17は第2の実施の形態に係る電子装置の一例を示す図である。図17には、スティフナを用いた電子装置の一例の要部断面図を模式的に示している。
[Second Embodiment]
FIG. 17 is a diagram illustrating an example of an electronic apparatus according to the second embodiment. FIG. 17 schematically illustrates a cross-sectional view of a main part of an example of an electronic device using a stiffener.

図17に示す電子装置1Bは、スティフナ50とヒートシンク40とを連結するロッド60の所定の位置に設けられたナット320を有する。この場合、電子装置1Bのロッド60には、ナット320が螺合可能なボルトが用いられる。電子装置1Bは、このような点で、上記第1の実施の形態で述べた電子装置1と相違する。   The electronic device 1 </ b> B illustrated in FIG. 17 includes a nut 320 provided at a predetermined position of the rod 60 that connects the stiffener 50 and the heat sink 40. In this case, a bolt to which the nut 320 can be screwed is used for the rod 60 of the electronic device 1B. The electronic device 1B is different from the electronic device 1 described in the first embodiment in this respect.

ナット320は、回路基板10に挿通されて先端部がスティフナ50の連結部50aに固定されたロッド60の、回路基板10の表面10aの位置に固定される。ナット320が設けられることで、回路基板10とその裏面10bに接合されたスティフナ50との間の位置の変動、即ち回路基板10とスティフナ50との間のギャップの変動が抑えられる。   The nut 320 is fixed to the position of the surface 10 a of the circuit board 10 of the rod 60 that is inserted through the circuit board 10 and has a tip end fixed to the connecting portion 50 a of the stiffener 50. By providing the nut 320, the fluctuation of the position between the circuit board 10 and the stiffener 50 bonded to the back surface 10b thereof, that is, the fluctuation of the gap between the circuit board 10 and the stiffener 50 is suppressed.

図18は第2の実施の形態に係る電子装置の組み立て方法の一例を示す図である。図18(A)〜図18(C)にはそれぞれ、電子装置組み立ての一例の各工程の要部断面図を模式的に示している。   FIG. 18 is a diagram illustrating an example of an electronic device assembling method according to the second embodiment. FIGS. 18A to 18C each schematically show a cross-sectional view of the main part of each step of an example of assembling the electronic device.

この例では、上記図13(A)に示したような回路基板10の裏面10bへのスティフナ50の接合後、図18(A)に示すように、ロッド60が回路基板10に挿通され、その先端部がスティフナ50の連結部50aに固定される。更に、図18(A)に示すように、そのロッド60にナット320が螺合されて取り付けられ、回路基板10の表面10aの位置に固定される。これにより、スティフナ50は、バンプ56群で回路基板10の裏面10bに接合されて固定されると共に、ロッド60及びそれに取り付けられたナット320によって、回路基板10との接合が保持されるように固定される。   In this example, after the stiffener 50 is joined to the back surface 10b of the circuit board 10 as shown in FIG. 13A, the rod 60 is inserted into the circuit board 10 as shown in FIG. The leading end is fixed to the connecting portion 50 a of the stiffener 50. Further, as shown in FIG. 18A, a nut 320 is screwed onto the rod 60 and fixed to the position of the surface 10 a of the circuit board 10. As a result, the stiffener 50 is bonded and fixed to the back surface 10b of the circuit board 10 by the bump 56 group, and fixed so that the bonding with the circuit board 10 is maintained by the rod 60 and the nut 320 attached thereto. Is done.

その後、図18(B)に示すように、回路基板10の表面10aに、リッド30が設けられた半導体デバイス20が実装され、図18(C)に示すように、ヒートシンク40がロッド60に取り付けられる。これにより、ヒートシンク40とスティフナ50とがロッド60によって連結される。   Then, as shown in FIG. 18B, the semiconductor device 20 provided with the lid 30 is mounted on the surface 10a of the circuit board 10, and the heat sink 40 is attached to the rod 60 as shown in FIG. It is done. Thereby, the heat sink 40 and the stiffener 50 are connected by the rod 60.

例えば、上記図13(A)の工程後、図18(A)〜図18(C)に示すような工程が実施されることで、電子装置1Bが組み立てられる。
[第3の実施の形態]
以上述べたような電子装置1,1B等は、各種電子機器(電子装置とも称する)に搭載することができる。例えば、コンピュータ(パーソナルコンピュータ、スーパーコンピュータ、サーバ等)、スマートフォン、携帯電話、タブレット端末、センサ、カメラ、オーディオ機器、測定装置、検査装置、製造装置といった、各種電子機器に搭載することができる。
For example, after the step of FIG. 13A, the steps shown in FIGS. 18A to 18C are performed to assemble the electronic device 1B.
[Third Embodiment]
The electronic devices 1, 1B and the like as described above can be mounted on various electronic devices (also referred to as electronic devices). For example, it can be mounted on various electronic devices such as computers (personal computers, supercomputers, servers, etc.), smartphones, mobile phones, tablet terminals, sensors, cameras, audio devices, measuring devices, inspection devices, and manufacturing devices.

図19は第3の実施の形態に係る電子機器について説明する図である。図19には、電子機器を模式的に示している。
図19に示すように、例えば、上記第1の実施の形態で述べたような電子装置1(図3)が、各種電子機器400の筐体410の内部に搭載(内蔵)される。尚、電子装置1は、電子機器400が備えるラックやスロットに収容されてもよい。
FIG. 19 is a diagram for explaining an electronic apparatus according to the third embodiment. FIG. 19 schematically shows an electronic device.
As shown in FIG. 19, for example, the electronic device 1 (FIG. 3) as described in the first embodiment is mounted (built in) inside the housing 410 of various electronic devices 400. The electronic device 1 may be accommodated in a rack or slot provided in the electronic device 400.

電子装置1では、キャパシタ53を有するスティフナ50が用いられ、そのスティフナ50に、ロッド60でヒートシンク40が連結される。スティフナ50のキャパシタ53は、ロッド60で連結されるスティフナ50とヒートシンク40との間に挟まれる回路基板10と、バンプ56群を通じて電気的に接続される。例えば、スティフナ50のキャパシタ53は、回路基板10の電源電位とされる導体パターン及びグランド電位とされる導体パターンと電気的に接続され、電源ノイズを低減するバイパスコンデンサとして用いられる。   In the electronic device 1, a stiffener 50 having a capacitor 53 is used, and the heat sink 40 is connected to the stiffener 50 by a rod 60. The capacitor 53 of the stiffener 50 is electrically connected to the circuit board 10 sandwiched between the stiffener 50 connected by the rod 60 and the heat sink 40 through the bump 56 group. For example, the capacitor 53 of the stiffener 50 is electrically connected to a conductor pattern that is a power supply potential and a conductor pattern that is a ground potential of the circuit board 10, and is used as a bypass capacitor that reduces power supply noise.

キャパシタ53を有するスティフナ50を用いることで、半導体デバイス20の直下にコンデンサを配置し、電子装置1の電気的な性能を向上させることが可能になる。また、平板状のスティフナ50を用いることで、ロッド60でヒートシンク40と連結される際の剪断力の発生を抑え、バンプ23群やバンプ24群の損傷を抑えることが可能になるほか、放熱性の高い大型のヒートシンク40も安定に固定することが可能になる。スティフナ50は、ヒートシンク40の安定な固定のために、必ずしもその厚みを厚くすることを要しないため、電子装置1を電子機器400に搭載する際の、その筐体410等との干渉、配置や個数の制限、電子機器400の大型化を抑えることが可能になる。   By using the stiffener 50 having the capacitor 53, it is possible to dispose a capacitor immediately below the semiconductor device 20 and improve the electrical performance of the electronic device 1. Further, by using the flat stiffener 50, it is possible to suppress the generation of shearing force when the rod 60 is connected to the heat sink 40, and to suppress the damage to the bump group 23 and the bump group 24. A large heat sink 40 having a high height can be stably fixed. The stiffener 50 does not necessarily need to be thickened in order to stably fix the heat sink 40. Therefore, when the electronic device 1 is mounted on the electronic device 400, interference, arrangement, The limitation on the number and the increase in size of the electronic device 400 can be suppressed.

キャパシタ53を有するスティフナ50により、電気的、機械的、熱的な性能に優れる、高性能の電子装置1が実現され、そのような電子装置1を搭載した高性能の電子機器400が実現される。   The stiffener 50 having the capacitor 53 realizes a high-performance electronic device 1 that is excellent in electrical, mechanical, and thermal performance, and realizes a high-performance electronic device 400 equipped with such an electronic device 1. .

ここでは、電子装置1を搭載する電子機器400を例に示したが、電子装置1B等も同様に、各種電子機器に搭載することができる。   Here, the electronic device 400 on which the electronic device 1 is mounted is shown as an example, but the electronic device 1B and the like can be similarly mounted on various electronic devices.

1,1B,100A,100B 電子装置
2 構造体
10,110 回路基板
10a,21a,53aa,110a,121a 表面
10b,21b,53ab,110b,121b 裏面
11,12,13 導体パターン
11a,12a グランドプレーン層
11b,12b,54b,54c ビア
11c,12c,13c,55a,55b,55c 端子
20,120 半導体デバイス
21,121 パッケージ基板
22,122 半導体チップ
23,24,56,123,124 バンプ
25,125 電子部品
26,126 アンダーフィル
30,130 リッド
40,140 ヒートシンク
41,141 フィン
50,150A,150B スティフナ
50a,150a,150b 連結部
50aa 孔
51 基板
52 絶縁層
52a 保護膜
52b,52c 絶縁膜
53 キャパシタ
53a 誘電体層
53b,53c 電極層
53d 導体層
53e,57b,57c,151 開口部
60,160 ロッド
80,180 接着剤
90,190 TIM
170 コンデンサ
200 ベース材
210 セパレータ
320 ナット
400 電子機器
410 筐体
1, 1B, 100A, 100B Electronic device 2 Structure 10, 110 Circuit board 10a, 21a, 53aa, 110a, 121a Front surface 10b, 21b, 53ab, 110b, 121b Back surface 11, 12, 13 Conductor pattern 11a, 12a Ground plane layer 11b, 12b, 54b, 54c Via 11c, 12c, 13c, 55a, 55b, 55c Terminal 20, 120 Semiconductor device 21, 121 Package substrate 22, 122 Semiconductor chip 23, 24, 56, 123, 124 Bump 25, 125 Electronic component 26, 126 Underfill 30, 130 Lid 40, 140 Heat sink 41, 141 Fin 50, 150A, 150B Stiffener 50a, 150a, 150b Connecting portion 50aa Hole 51 Substrate 52 Insulating layer 52a Protective film 52 , 52c insulating film 53 capacitor 53a dielectric layer 53b, 53c electrode layer 53d conductor layer 53e, 57b, 57c, 151 opening 60, 160 rod 80, 180 adhesive 90,190 TIM
170 Capacitor 200 Base Material 210 Separator 320 Nut 400 Electronic Device 410 Case

Claims (8)

ヒートシンクが連結される連結部を有する基板と、
前記基板上に設けられた絶縁層と、
前記絶縁層内に設けられ、誘電体層と、前記誘電体層の第1面に設けられた第1電極層と、前記誘電体層の前記第1面とは反対の第2面に設けられた第2電極層とを有するキャパシタと
を含むことを特徴とするスティフナ。
A substrate having a connecting portion to which a heat sink is connected;
An insulating layer provided on the substrate;
Provided in the insulating layer, provided on a dielectric layer, a first electrode layer provided on the first surface of the dielectric layer, and a second surface opposite to the first surface of the dielectric layer. And a capacitor having a second electrode layer.
前記絶縁層の、前記基板側とは反対側の表面に設けられ、前記第1電極層と電気的に接続された第1端子と、
前記絶縁層の前記表面に設けられ、前記第2電極層と電気的に接続された第2端子と
を含むことを特徴とする請求項1に記載のスティフナ。
A first terminal provided on a surface of the insulating layer opposite to the substrate side and electrically connected to the first electrode layer;
The stiffener according to claim 1, further comprising: a second terminal provided on the surface of the insulating layer and electrically connected to the second electrode layer.
前記第1端子は、前記絶縁層の前記表面から突出する第1突起電極を含み、
前記第2端子は、前記絶縁層の前記表面から突出する第2突起電極を含むことを特徴とする請求項2に記載のスティフナ。
The first terminal includes a first protruding electrode protruding from the surface of the insulating layer,
The stiffener according to claim 2, wherein the second terminal includes a second protruding electrode protruding from the surface of the insulating layer.
前記第1電極層及び前記第2電極層はそれぞれ、前記誘電体層を挟んで前記表面側及び前記基板側に設けられ、
前記第1端子は、前記絶縁層内に設けられた第1ビアを通じて前記第1電極層と電気的に接続され、
前記第2端子は、前記絶縁層内に設けられ前記第1電極層を非接触で貫通し前記誘電体層を貫通する第2ビアを通じて前記第2電極層と電気的に接続されることを特徴とする請求項2又は3に記載のスティフナ。
The first electrode layer and the second electrode layer are respectively provided on the surface side and the substrate side with the dielectric layer interposed therebetween,
The first terminal is electrically connected to the first electrode layer through a first via provided in the insulating layer,
The second terminal is electrically connected to the second electrode layer through a second via provided in the insulating layer and penetrating the first electrode layer in a non-contact manner and penetrating the dielectric layer. The stiffener according to claim 2 or 3.
前記絶縁層の前記表面に設けられ、前記第1電極層及び前記第2電極層から電気的に分離された第3端子を含むことを特徴とする請求項2乃至4のいずれかに記載のスティフナ。   The stiffener according to any one of claims 2 to 4, further comprising a third terminal provided on the surface of the insulating layer and electrically separated from the first electrode layer and the second electrode layer. . 前記連結部は、ロッドが挿入されて固定される孔を有することを特徴とする請求項1乃至5のいずれかに記載のスティフナ。   The stiffener according to any one of claims 1 to 5, wherein the connecting portion has a hole in which a rod is inserted and fixed. 回路基板と、
前記回路基板上に実装された半導体デバイスと、
前記半導体デバイス上に設けられ、前記半導体デバイスと熱的に接続されたヒートシンクと、
前記回路基板下の、前記半導体デバイスと対向する領域に設けられ、前記ヒートシンクと連結されたスティフナと
を含み、
前記スティフナは、
前記ヒートシンクが連結された連結部を有する基板と、
前記基板の、前記回路基板との対向面上に設けられた絶縁層と、
前記絶縁層内に設けられ、誘電体層と、前記誘電体層の第1面に設けられ前記回路基板と電気的に接続された第1電極層と、前記誘電体層の前記第1面とは反対の第2面に設けられ前記回路基板と電気的に接続された第2電極層とを有するキャパシタと
を含むことを特徴とする電子装置。
A circuit board;
A semiconductor device mounted on the circuit board;
A heat sink provided on the semiconductor device and thermally connected to the semiconductor device;
A stiffener provided in a region facing the semiconductor device under the circuit board and connected to the heat sink;
The stiffener is
A substrate having a connecting portion to which the heat sink is connected;
An insulating layer provided on a surface of the substrate facing the circuit board;
A dielectric layer provided in the insulating layer; a first electrode layer provided on a first surface of the dielectric layer and electrically connected to the circuit board; and the first surface of the dielectric layer; And a capacitor having a second electrode layer provided on the opposite second surface and electrically connected to the circuit board.
前記回路基板を貫通し、一端部が前記ヒートシンクに接続され、他端部が前記スティフナに接続されて、前記ヒートシンクと前記スティフナとを連結するロッドを含むことを特徴とする請求項7に記載の電子装置。   8. The rod according to claim 7, further comprising a rod penetrating the circuit board, having one end connected to the heat sink and the other end connected to the stiffener, and connecting the heat sink and the stiffener. Electronic equipment.
JP2018107657A 2018-06-05 2018-06-05 Stiffener and electronic device Pending JP2019212755A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018107657A JP2019212755A (en) 2018-06-05 2018-06-05 Stiffener and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018107657A JP2019212755A (en) 2018-06-05 2018-06-05 Stiffener and electronic device

Publications (1)

Publication Number Publication Date
JP2019212755A true JP2019212755A (en) 2019-12-12

Family

ID=68846945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018107657A Pending JP2019212755A (en) 2018-06-05 2018-06-05 Stiffener and electronic device

Country Status (1)

Country Link
JP (1) JP2019212755A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021245949A1 (en) * 2020-06-05 2021-12-09 日本電気株式会社 Quantum device and quantum computer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021245949A1 (en) * 2020-06-05 2021-12-09 日本電気株式会社 Quantum device and quantum computer
JPWO2021245949A1 (en) * 2020-06-05 2021-12-09
JP7290202B2 (en) 2020-06-05 2023-06-13 日本電気株式会社 Quantum devices and quantum computers

Similar Documents

Publication Publication Date Title
US8669477B2 (en) Wiring substrate and method for manufacturing the same
JP6325605B2 (en) Electronic component built-in substrate
US7889509B2 (en) Ceramic capacitor
JP5756515B2 (en) Chip component built-in resin multilayer substrate and manufacturing method thereof
US9917042B2 (en) 2.5D microelectronic assembly and method with circuit structure formed on carrier
KR20080076241A (en) Printed circuit board having electronic component and method for manufacturing thereof
EP1387403A2 (en) Semiconductor packaging
US8802999B2 (en) Embedded printed circuit board and manufacturing method thereof
CN214256936U (en) Module
JP4879276B2 (en) 3D electronic circuit device
JP2003324183A (en) Semiconductor device
JP2019212755A (en) Stiffener and electronic device
JP2001230515A (en) Mounting member of electronic component, method of manufacturing mounting member of electronic component, and secondary mounting structure of mounting member
JP2017084886A (en) Wiring board and mounting structure of semiconductor element using the same
US20190215963A1 (en) Circuit board, method of manufacturing circuit board, and electronic device
JP6587795B2 (en) Circuit module
JP6007566B2 (en) Component built-in wiring board and heat dissipation method of component built-in wiring board
US10032727B2 (en) Electrical package including bimetal lid
WO2017183135A1 (en) Circuit board, method for manufacturing circuit board, and electronic device
JP4904768B2 (en) Semiconductor package
JP2006339293A (en) Circuit module
JP2018207118A (en) Circuit module
JP4514530B2 (en) Circuit modules and precision equipment built into precision equipment
WO2021044675A1 (en) Substrate, method for manufacturing substrate, and electronic device
KR20170083464A (en) Printed circuit board