JP2019192404A - Relay circuit device - Google Patents
Relay circuit device Download PDFInfo
- Publication number
- JP2019192404A JP2019192404A JP2018081597A JP2018081597A JP2019192404A JP 2019192404 A JP2019192404 A JP 2019192404A JP 2018081597 A JP2018081597 A JP 2018081597A JP 2018081597 A JP2018081597 A JP 2018081597A JP 2019192404 A JP2019192404 A JP 2019192404A
- Authority
- JP
- Japan
- Prior art keywords
- relay
- node
- circuit
- capacitive circuit
- end connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Relay Circuits (AREA)
Abstract
Description
本発明は、リレー回路装置に関する。 The present invention relates to a relay circuit device.
メカニカル式のリレーは、周囲環境によっては、接点間の導通が良好ではなくなってしまう場合がある。その原因は、接点表面に酸化被膜、硫化被膜、塩化被膜等が発生することである。そのような接点表面の被膜を除去するために、接点間にアークを発生させることが行われている。 A mechanical relay may not have good conduction between contacts depending on the surrounding environment. The cause is that an oxide film, a sulfide film, a chloride film, etc. are generated on the contact surface. In order to remove such a coating on the contact surface, an arc is generated between the contacts.
関連する技術として、特許文献１には、直流駆動用電磁リレーの酸化膜除去方法が記載されている。 As a related technique, Patent Document 1 describes a method for removing an oxide film from a DC drive electromagnetic relay.
複数のリレーが直列接続される場合がある。この場合、複数のリレーの各々の接点表面の被膜を除去できることが、望ましい。 Multiple relays may be connected in series. In this case, it is desirable that the coating on the contact surface of each of the plurality of relays can be removed.
本発明は、直列接続された複数のリレーの各々の接点表面の被膜を除去することができるリレー回路装置を提供することを目的とする。 An object of this invention is to provide the relay circuit apparatus which can remove the film of the contact surface of each of the some relay connected in series.
本発明の一態様のリレー回路装置は、
一端が第１のノードに接続され、他端が第２のノードに接続された負荷回路と、
一端が前記第２のノードに接続され、他端が第３のノードに接続された第１のリレーと、
一端が前記第３のノードに接続され、他端が第４のノードに接続された第２のリレーと、
一端が前記第１のノードに接続され、他端が前記第２のノードに接続された第１の容量性回路と、
一端が前記第１のノードに接続され、他端が前記第３のノードに接続された第２の容量性回路と、
一端が前記第３のノードに接続され、他端が前記第４のノードに接続された第３の容量性回路と、
を備える、
ことを特徴とする。
The relay circuit device according to one embodiment of the present invention includes:
A load circuit having one end connected to the first node and the other end connected to the second node;
A first relay having one end connected to the second node and the other end connected to a third node;
A second relay having one end connected to the third node and the other end connected to a fourth node;
A first capacitive circuit having one end connected to the first node and the other end connected to the second node;
A second capacitive circuit having one end connected to the first node and the other end connected to the third node;
A third capacitive circuit having one end connected to the third node and the other end connected to the fourth node;
Comprising
It is characterized by that.
前記リレー回路装置において、
前記第１のノードと前記第３のノードとの間に接続された第１の抵抗と、
前記第３のノードと前記第４のノードとの間に接続された第２の抵抗と、
を更に備える、
ことを特徴とする。
In the relay circuit device,
A first resistor connected between the first node and the third node;
A second resistor connected between the third node and the fourth node;
Further comprising
It is characterized by that.
前記リレー回路装置において、
前記第２の抵抗の抵抗値は、前記第１の抵抗の抵抗値と実質的に同じである、
ことを特徴とする。
In the relay circuit device,
The resistance value of the second resistor is substantially the same as the resistance value of the first resistor.
It is characterized by that.
前記リレー回路装置において、
一端が前記第２のリレーの他端に接続され、他端が前記第４のノードに接続され、前記第２のリレーと直列接続された第３のリレーと、
一端が前記第１のノードに接続され、他端が前記第２のリレーと前記第３のリレーとの接続点である第５のノードに接続された、第４の容量性回路と、
を更に備える、
ことを特徴とする。
In the relay circuit device,
One end connected to the other end of the second relay, the other end connected to the fourth node, and a third relay connected in series with the second relay;
A fourth capacitive circuit having one end connected to the first node and the other end connected to a fifth node which is a connection point between the second relay and the third relay;
Further comprising
It is characterized by that.
前記リレー回路装置において、
前記第１のノードと前記第３のノードとの間に接続された第１の抵抗と、
前記第３のノードと前記第４のノードとの間に接続された第２の抵抗と、
を更に備える、
ことを特徴とする。
In the relay circuit device,
A first resistor connected between the first node and the third node;
A second resistor connected between the third node and the fourth node;
Further comprising
It is characterized by that.
前記リレー回路装置において、
前記第２の抵抗の抵抗値は、前記第１の抵抗の抵抗値と実質的に同じである、
ことを特徴とする。
In the relay circuit device,
The resistance value of the second resistor is substantially the same as the resistance value of the first resistor.
It is characterized by that.
前記リレー回路装置において、
一端が前記第４のノードに接続され、他端が第６のノードに接続された第４のリレーと、
前記第４のノードと、前記第６のノードと、の間に接続された第５の容量性回路と、
を更に備える、
ことを特徴とする。
In the relay circuit device,
A fourth relay having one end connected to the fourth node and the other end connected to a sixth node;
A fifth capacitive circuit connected between the fourth node and the sixth node;
Further comprising
It is characterized by that.
前記リレー回路装置において、
前記第１のノードと前記第３のノードとの間に接続された第１の抵抗と、
前記第３のノードと前記第４のノードとの間に接続された第２の抵抗と、
前記第４のノードと前記第６のノードとの間に接続された第３の抵抗と、
を更に備える、
ことを特徴とする。
In the relay circuit device,
A first resistor connected between the first node and the third node;
A second resistor connected between the third node and the fourth node;
A third resistor connected between the fourth node and the sixth node;
Further comprising
It is characterized by that.
前記リレー回路装置において、
前記第２の抵抗及び前記第３の抵抗の抵抗値は、前記第１の抵抗の抵抗値と実質的に同じである、
ことを特徴とする。
In the relay circuit device,
The resistance values of the second resistor and the third resistor are substantially the same as the resistance values of the first resistor.
It is characterized by that.
前記リレー回路装置において、
前記容量性回路は、コンデンサを含む、
ことを特徴とする。
In the relay circuit device,
The capacitive circuit includes a capacitor,
It is characterized by that.
前記リレー回路装置において、
前記容量性回路は、前記コンデンサに直列接続された抵抗を更に含む、
ことを特徴とする。
In the relay circuit device,
The capacitive circuit further includes a resistor connected in series with the capacitor.
It is characterized by that.
本発明の一態様のリレー回路装置は、直列接続された複数のリレーの各々の接点表面の被膜を除去することができるという効果を奏する。 The relay circuit device of one embodiment of the present invention has an effect that the coating on the contact surface of each of a plurality of relays connected in series can be removed.
以下に、本発明のリレー回路装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。 Embodiments of a relay circuit device of the present invention will be described below in detail with reference to the drawings. In addition, this invention is not limited by this embodiment.
実施の形態の理解を容易にするために、複数のリレーが直列接続される適用例及び比較例について説明する。 In order to facilitate understanding of the embodiment, an application example in which a plurality of relays are connected in series and a comparative example will be described.
（複数のリレーが直列接続される適用例）
図１は、複数のリレーが直列接続される適用例を示す図である。リレー回路装置１００は、第１のリレー１０１と、第２のリレー１０２と、第３のリレー１０３と、負荷回路１０４と、直流の電源１０５と、制御部１０６と、を含む。
(Application example where multiple relays are connected in series)
FIG. 1 is a diagram illustrating an application example in which a plurality of relays are connected in series. The
第１のリレー１０１、第２のリレー１０２及び第３のリレー１０３は、駆動信号（励磁電流）でオン又はオフに制御される、メカニカル式のリレーである。
The
第１のリレー１０１は、第１の部分１０１ａと、第２の部分１０１ｂと、を含む。第１の部分１０１ａ及び第２の部分１０１ｂは、共通の駆動信号で駆動される。第２のリレー１０２は、第１の部分１０２ａと、第２の部分１０２ｂと、を含む。第１の部分１０２ａ及び第２の部分１０２ｂは、共通の駆動信号で駆動される。第３のリレー１０３は、第１の部分１０３ａと、第２の部分１０３ｂと、を含む。第１の部分１０３ａ及び第２の部分１０３ｂは、共通の駆動信号で駆動される。
The
第１の部分１０１ａ、第１の部分１０２ａ、第１の部分１０３ａ、負荷回路１０４及び電源１０５は、直列に接続されている。
The
制御部１０６は、駆動信号を、第１のリレー１０１、第２のリレー１０２及び第３のリレー１０３に出力する。
The control unit 106 outputs a drive signal to the
第１の部分１０１ａ及び第２の部分１０１ｂの各々は、駆動信号が制御部１０６から入力されたら、接点間が導通する。第２の部分１０１ｂの接点間が導通すると、Ｕ相の供給ラインが導通する。
In each of the
第１の部分１０２ａ及び第２の部分１０２ｂの各々は、駆動信号が制御部１０６から入力されたら、接点間が導通する。第２の部分１０２ｂの接点間が導通すると、Ｖ相の供給ラインが導通する。
In each of the
第１の部分１０３ａ及び第２の部分１０３ｂの各々は、駆動信号が制御部１０６から入力されたら、接点間が導通する。第２の部分１０３ｂの接点間が導通すると、Ｗ相の供給ラインが導通する。
Each of the
このように、リレー回路装置１００は、第１のリレー１０１、第２のリレー１０２及び第３のリレー１０３がオンすることで、ＵＶＷ相をオンできる。
Thus, the
（比較例）
図２は、比較例の回路構成を示す図である。リレー回路装置１１０は、第１のリレー１０１、第２のリレー１０２、第３のリレー１０３、負荷回路１０４及び電源１０５に加えて、容量性回路１１１を含む。容量性回路１１１は、直列接続されたコンデンサ１１２及び抵抗１１３を含む。容量性回路１１１は、負荷回路１０４に並列接続されている。
(Comparative example)
FIG. 2 is a diagram illustrating a circuit configuration of a comparative example. The
なお、図２では、第１のリレー１０１、第２のリレー１０２及び第３のリレー１０３の各々の第１の部分だけを図示し、第２の部分の図示を省略している。また、図２では、制御部１０６の図示を省略している。
In FIG. 2, only the first portion of each of the
第１のリレー１０１、第２のリレー１０２及び第３のリレー１０３は、個体差により、オフ状態からオン状態に遷移する動作時間にばらつきがある。リレー回路装置１１０では、第１のリレー１０１、第２のリレー１０２及び第３のリレー１０３の内の最後にオンしたリレー、つまり動作時間が最も長いリレーでだけ、容量性回路１１１に流入する突入電流によるアークが、接点間に発生する。
The
従って、第１のリレー１０１、第２のリレー１０２及び第３のリレー１０３の内の動作時間が最も長いリレーでは、接点表面の被膜を除去でき、接点間の導通を良好に維持できる。しかし、他の２個のリレーでは、アークが接点間に発生しない。従って、他の２個のリレーでは、接点表面の被膜を除去できず、接点間の導通を良好に維持できない。
Therefore, in the relay having the longest operating time among the
（第１の実施の形態）
図３は、第１の実施の形態のリレー回路装置の回路構成を示す図である。リレー回路装置１は、第１のリレーＲＬ１と、第２のリレーＲＬ２と、第３のリレーＲＬ３と、負荷回路２と、直流の電源３と、第１の容量性回路１１と、第２の容量性回路１２と、第３の容量性回路１３と、第４の容量性回路１４と、第１の抵抗２１と、第２の抵抗２２と、を含む。
(First embodiment)
FIG. 3 is a diagram illustrating a circuit configuration of the relay circuit device according to the first embodiment. The relay circuit device 1 includes a first relay RL 1 , a second relay RL 2 , a third relay RL 3 , a
なお、図３では、第１のリレーＲＬ１、第２のリレーＲＬ２及び第３のリレーＲＬ３の各々の第１の部分だけを図示し、第２の部分の図示を省略している。また、図３では、制御部の図示を省略している。 In FIG. 3, only the first part of each of the first relay RL 1 , the second relay RL 2, and the third relay RL 3 is shown, and the second part is not shown. In FIG. 3, the illustration of the control unit is omitted.
負荷回路２は、一端が第１のノードＮ１に接続され、他端が第２のノードＮ２に接続されている。
The
第１のリレーＲＬ１は、一端が第２のノードＮ２に接続され、他端が第３のノードＮ３に接続されている。 The first relay RL 1 has one end connected to the second node N 2 and the other end connected to the third node N 3 .
第２のリレーＲＬ２は、一端が第３のノードＮ３に接続され、他端が第５のノードＮ５に接続されている。 The second relay RL 2 has one end connected to the third node N 3 and the other end connected to the fifth node N 5 .
第３のリレーＲＬ３は、一端が第５のノードＮ５に接続され、他端が第４のノードＮ４に接続されている。 The third relay RL 3 has one end connected to the fifth node N 5 and the other end connected to the fourth node N 4 .
第１の容量性回路１１は、一端が第１のノードＮ１に接続され、他端が第２のノードＮ２に接続されている。
The
第２の容量性回路１２は、一端が第１のノードＮ１に接続され、他端が第３のノードＮ３に接続されている。
第３の容量性回路１３は、一端が第３のノードＮ３に接続され、他端が第４のノードＮ４に接続されている。
The
第４の容量性回路１４は、一端が第１のノードＮ１に接続され、他端が第５のノードＮ５に接続されている。
The
第１の抵抗２１は、一端が第１のノードＮ１に接続され、他端が第３のノードＮ３に接続されている。
The
第２の抵抗２２は、一端が第３のノードＮ３に接続され、他端が第４のノードＮ４に接続されている。
The
電源３の負極は、第１のノードＮ１に接続され、電源３の正極は、第４のノードＮ４に接続されている。なお、電源３の負極は、第４のノードＮ４に接続され、電源３の正極は、第１のノードＮ１に接続されても良い。
The negative electrode of the
第２の容量性回路１２と第３の容量性回路１３との直列回路は、初期時において、電源３により、充電されている。
The series circuit of the
第１の容量性回路１１から第４の容量性回路１４の各々は、抵抗とコンデンサとが直列接続されたＲＣ直列回路とするが、これに限定されない。第１の容量性回路１１から第４の容量性回路１４の各々は、コンデンサでも良い。但し、第１の容量性回路１１から第４の容量性回路１４の各々がコンデンサであるとすると、第１の容量性回路１１から第４の容量性回路１４の各々に流入する突入電流が、インパルス状の、ピーク値が非常に大きな電流となる。そのため、第１のリレーＲＬ１から第３のリレーＲＬ３の接点間が溶着する可能性がある。そこで、第１の容量性回路１１から第４の容量性回路１４の各々をＲＣ直列回路とすることが好ましい。これにより、突入電流のピーク値を抑制でき、第１のリレーＲＬ１から第３のリレーＲＬ３の接点間が溶着する可能性を抑制できる。
Each of the
また、第１の抵抗２１及び第２の抵抗２２は、無くても良い。但し、第１の抵抗２１及び第２の抵抗２２を設けることで、第３のノードＮ３の電圧を、電源３の電圧を第１の抵抗２１及び第２の抵抗２２で抵抗分割した電圧に設定できるので、好ましい。第１の抵抗２１の抵抗値と、第２の抵抗２２の抵抗値と、は、実質的に同じであることが好ましい。これにより、第２の容量性回路１２の初期時の電圧と、第３の容量性回路１３の初期時の電圧と、を実質的に同じにすることができる。
Further, the
図４は、第１の実施の形態のリレー回路装置のリレーがオンする順序のパターンを示す図である。第１のリレーＲＬ１から第３のリレーＲＬ３がオンする順序は、３！＝６であるので、図４に示す通り、全部で６パターンある。 FIG. 4 is a diagram illustrating an order pattern in which the relays of the relay circuit device according to the first embodiment are turned on. The order in which the first relay RL 1 to the third relay RL 3 are turned on is 3! = 6, so there are 6 patterns in total as shown in FIG.
図５は、第１の実施の形態のリレー回路装置のリレーがオンする様子を説明する図である。図５は、第１のリレーＲＬ１から第３のリレーＲＬ３が、図４中の第１のパターンでオンする様子を説明する図である。つまり、図５は、第１のリレーＲＬ１から第３のリレーＲＬ３が、第１のリレーＲＬ１→第２のリレーＲＬ２→第３のリレーＲＬ３の順序でオンする様子を説明する図である。 FIG. 5 is a diagram illustrating a state in which the relay of the relay circuit device according to the first embodiment is turned on. FIG. 5 is a diagram for explaining a state in which the first relay RL 1 to the third relay RL 3 are turned on in the first pattern in FIG. That is, FIG. 5 illustrates a state in which the first relay RL 1 to the third relay RL 3 are turned on in the order of the first relay RL 1 → the second relay RL 2 → the third relay RL 3. FIG.
第１のリレーＲＬ１がオン状態になると、図５（ａ）中の点線２００で示すように、電源３→第３の容量性回路１３→第１のリレーＲＬ１→第１の容量性回路１１→電源３の経路に、突入電流が流れる。これにより、第１のリレーＲＬ１では、接点間にアークが発生し、接点表面の被膜を除去でき、接点間の導通を良好に維持できる。
When the first relay RL 1 is turned on, as indicated by a dotted
なお、このとき、一点鎖線２０１で示すように、第２の容量性回路１２→第１のリレーＲＬ１→第１の容量性回路１１→第２の容量性回路１２の経路で、第２の容量性回路１２の電荷が放電される。
At this time, as indicated by the alternate long and
次に、第２のリレーＲＬ２がオン状態になると、図５（ｂ）中の点線２０２で示すように、電源３→第３の容量性回路１３→第２のリレーＲＬ２→第４の容量性回路１４→電源３の経路に、突入電流が流れる。これにより、第２のリレーＲＬ２では、接点間にアークが発生し、接点表面の被膜を除去でき、接点間の導通を良好に維持できる。
Next, when the second relay RL 2 is turned on, as indicated by a dotted
次に、第３のリレーＲＬ３がオン状態になると、図５（ｃ）中の点線２０３で示すように、電源３→第３のリレーＲＬ３→第２のリレーＲＬ２→第２の容量性回路１２→電源３の経路に、突入電流が流れる。これにより、第３のリレーＲＬ３では、接点間にアークが発生し、接点表面の被膜を除去でき、接点間の導通を良好に維持できる。
Next, when the third relay RL 3 is turned on, as indicated by a dotted
なお、このとき、一点鎖線２０４で示すように、第３の容量性回路１３→第３のリレーＲＬ３→第３の容量性回路１３の経路で、第３の容量性回路１３の電荷が放電される。
At this time, as indicated by an alternate long and
このように、リレー回路装置１では、第１のパターンにおいて、第１のリレーＲＬ１、第２のリレーＲＬ２及び第３のリレーＲＬ３の全部で、突入電流によるアークが接点間に発生する。従って、第１のリレーＲＬ１、第２のリレーＲＬ２及び第３のリレーＲＬ３の全部で、接点表面の被膜を除去でき、接点間の導通を良好に維持できる。 Thus, the relay circuit device 1, in the first pattern, the first relay RL 1, a total of the second relay RL 2 and the third relay RL 3, the arc due to the inrush current is generated between the contacts . Therefore, the coating on the contact surface can be removed by all of the first relay RL 1 , the second relay RL 2 and the third relay RL 3 , and the conduction between the contacts can be maintained well.
図６は、第１の実施の形態のリレー回路装置のリレーがオンする様子を説明する図である。図６は、第１のリレーＲＬ１から第３のリレーＲＬ３が、図４中の第２のパターンでオンする様子を説明する図である。つまり、図６は、第１のリレーＲＬ１から第３のリレーＲＬ３が、第１のリレーＲＬ１→第３のリレーＲＬ３→第２のリレーＲＬ２の順序でオンする様子を説明する図である。 FIG. 6 is a diagram illustrating a state in which the relay of the relay circuit device according to the first embodiment is turned on. FIG. 6 is a diagram illustrating a state in which the first relay RL 1 to the third relay RL 3 are turned on in the second pattern in FIG. That is, FIG. 6 illustrates a state in which the first relay RL 1 to the third relay RL 3 are turned on in the order of the first relay RL 1 → the third relay RL 3 → the second relay RL 2. FIG.
第１のリレーＲＬ１がオン状態になると、図６（ａ）中の点線２０５で示すように、電源３→第３の容量性回路１３→第１のリレーＲＬ１→第１の容量性回路１１→電源３の経路に、突入電流が流れる。これにより、第１のリレーＲＬ１では、接点間にアークが発生し、接点表面の被膜を除去でき、接点間の導通を良好に維持できる。
When the first relay RL 1 is turned on, as indicated by a dotted
なお、このとき、図６（ａ）中の一点鎖線２０６で示すように、第２の容量性回路１２→第１のリレーＲＬ１→第１の容量性回路１１→第２の容量性回路１２の経路で、第２の容量性回路１２の電荷が放電される。
At this time, as indicated by the one-
次に、第３のリレーＲＬ３がオン状態になると、図６（ｂ）中の点線２０７で示すように、電源３→第３のリレーＲＬ３→第４の容量性回路１４→電源３の経路に、突入電流が流れる。これにより、第３のリレーＲＬ３では、接点間にアークが発生し、接点表面の被膜を除去でき、接点間の導通を良好に維持できる。
Next, when the third relay RL 3 is turned on, the
次に、第２のリレーＲＬ２がオン状態になると、図６（ｃ）中の点線２０８で示すように、電源３→第３のリレーＲＬ３→第２のリレーＲＬ２→第２の容量性回路１２→電源３の経路に、突入電流が流れる。これにより、第２のリレーＲＬ２では、接点間にアークが発生し、接点表面の被膜を除去でき、接点間の導通を良好に維持できる。
Next, when the second relay RL 2 is turned on, as indicated by a dotted
なお、このとき、図６（ｃ）中の一点鎖線２０９で示すように、第３の容量性回路１３→第３のリレーＲＬ３→第３の容量性回路１３の経路で、第３の容量性回路１３の電荷が放電される。
At this time, as indicated by a one-
このように、リレー回路装置１では、第２のパターンにおいて、第１のリレーＲＬ１、第２のリレーＲＬ２及び第３のリレーＲＬ３の全部で、突入電流によるアークが接点間に発生する。従って、第１のリレーＲＬ１、第２のリレーＲＬ２及び第３のリレーＲＬ３の全部で、接点表面の被膜を除去でき、接点間の導通を良好に維持できる。 Thus, in the relay circuit device 1, in the second pattern, an arc due to the inrush current is generated between the contacts in all of the first relay RL 1 , the second relay RL 2, and the third relay RL 3. . Therefore, the coating on the contact surface can be removed by all of the first relay RL 1 , the second relay RL 2 and the third relay RL 3 , and the conduction between the contacts can be maintained well.
図７は、第１の実施の形態のリレー回路装置のリレーがオンする様子を説明する図である。図７は、第１のリレーＲＬ１から第３のリレーＲＬ３が、図４中の第３のパターンでオンする様子を説明する図である。つまり、図７は、第１のリレーＲＬ１から第３のリレーＲＬ３が、第２のリレーＲＬ２→第１のリレーＲＬ１→第３のリレーＲＬ３の順序でオンする様子を説明する図である。 FIG. 7 is a diagram illustrating a state in which the relay of the relay circuit device according to the first embodiment is turned on. FIG. 7 is a diagram for explaining a state in which the first relay RL 1 to the third relay RL 3 are turned on in the third pattern in FIG. That is, FIG. 7 illustrates a state in which the first relay RL 1 to the third relay RL 3 are turned on in the order of the second relay RL 2 → the first relay RL 1 → the third relay RL 3. FIG.
第２のリレーＲＬ２がオン状態になると、図７（ａ）中の点線２１０で示すように、電源３→第３の容量性回路１３→第２のリレーＲＬ２→第４の容量性回路１４→電源３の経路に、突入電流が流れる。これにより、第２のリレーＲＬ２では、接点間にアークが発生し、接点表面の被膜を除去でき、接点間の導通を良好に維持できる。
When the second relay RL 2 is turned on, as indicated by a dotted
なお、このとき、図７（ａ）中の一点鎖線２１１で示すように、第２の容量性回路１２→第２のリレーＲＬ２→第４の容量性回路１４→第２の容量性回路１２の経路で、第２の容量性回路１２の電荷が放電される。
At this time, as indicated by a one-
次に、第１のリレーＲＬ１がオン状態になると、図７（ｂ）中の点線２１２で示すように、電源３→第３の容量性回路１３→第１のリレーＲＬ１→第１の容量性回路１１→電源３の経路に、突入電流が流れる。これにより、第１のリレーＲＬ１では、接点間にアークが発生し、接点表面の被膜を除去でき、接点間の導通を良好に維持できる。
Next, when the first relay RL 1 is turned on, as indicated by a dotted
なお、このとき、図７（ｂ）中の一点鎖線２１３で示すように、第２の容量性回路１２→第１のリレーＲＬ１→第１の容量性回路１１→第２の容量性回路１２の経路で、第２の容量性回路１２の電荷が放電される。
At this time, as indicated by a one-
次に、第３のリレーＲＬ３がオン状態になると、図７（ｃ）中の点線２１４で示すように、電源３→第３のリレーＲＬ３→第４の容量性回路１４→電源３の経路に、突入電流が流れる。また、図７（ｃ）中の点線２１５で示すように、電源３→第３のリレーＲＬ３→第２のリレーＲＬ２→第１のリレーＲＬ１→第１の容量性回路１１→電源３の経路に、突入電流が流れる。また、図７（ｃ）中の点線２１６で示すように、電源３→第３のリレーＲＬ３→第２のリレーＲＬ２→第２の容量性回路１２→電源３の経路に、突入電流が流れる。これにより、第３のリレーＲＬ３では、接点間にアークが発生し、接点表面の被膜を除去でき、接点間の導通を良好に維持できる。
Next, when the third relay RL 3 is turned on, the
このように、リレー回路装置１では、第３のパターンにおいて、第１のリレーＲＬ１、第２のリレーＲＬ２及び第３のリレーＲＬ３の全部で、突入電流によるアークが接点間に発生する。従って、第１のリレーＲＬ１、第２のリレーＲＬ２及び第３のリレーＲＬ３の全部で、接点表面の被膜を除去でき、接点間の導通を良好に維持できる。 As described above, in the relay circuit device 1, in the third pattern, an arc due to the inrush current is generated between the contacts in all of the first relay RL 1 , the second relay RL 2, and the third relay RL 3. . Therefore, the coating on the contact surface can be removed by all of the first relay RL 1 , the second relay RL 2 and the third relay RL 3 , and the conduction between the contacts can be maintained well.
図８は、第１の実施の形態のリレー回路装置のリレーがオンする様子を説明する図である。図８は、第１のリレーＲＬ１から第３のリレーＲＬ３が、図４中の第４のパターンでオンする様子を説明する図である。つまり、図８は、第１のリレーＲＬ１から第３のリレーＲＬ３が、第２のリレーＲＬ２→第３のリレーＲＬ３→第１のリレーＲＬ１の順序でオンする様子を説明する図である。 FIG. 8 is a diagram illustrating a state in which the relay of the relay circuit device according to the first embodiment is turned on. FIG. 8 is a diagram for explaining a state in which the first relay RL 1 to the third relay RL 3 are turned on in the fourth pattern in FIG. That is, FIG. 8 illustrates a state in which the first relay RL 1 to the third relay RL 3 are turned on in the order of the second relay RL 2 → the third relay RL 3 → the first relay RL 1. FIG.
第２のリレーＲＬ２がオン状態になると、図８（ａ）中の点線２１７で示すように、電源３→第３の容量性回路１３→第２のリレーＲＬ２→第４の容量性回路１４→電源３の経路に、突入電流が流れる。これにより、第２のリレーＲＬ２では、接点間にアークが発生し、接点表面の被膜を除去でき、接点間の導通を良好に維持できる。
When the second relay RL 2 is turned on, as indicated by a dotted
なお、このとき、図８（ａ）中の一点鎖線２１８で示すように、第２の容量性回路１２→第２のリレーＲＬ２→第４の容量性回路１４→第２の容量性回路１２の経路で、第２の容量性回路１２の電荷が放電される。
At this time, as indicated by a one-
次に、第３のリレーＲＬ３がオン状態になると、図８（ｂ）中の点線２１９で示すように、電源３→第３のリレーＲＬ３→第４の容量性回路１４→電源３の経路に、突入電流が流れる。また、図８（ｂ）中の点線２２０で示すように、電源３→第３のリレーＲＬ３→第２のリレーＲＬ２→第２の容量性回路１２→電源３の経路に、突入電流が流れる。これにより、第３のリレーＲＬ３では、接点間にアークが発生し、接点表面の被膜を除去でき、接点間の導通を良好に維持できる。
Next, when the third relay RL 3 is turned on, the
なお、このとき、図８（ｂ）中の一点鎖線２２１で示すように、第３の容量性回路１３→第３のリレーＲＬ３→第２のリレーＲＬ２→第３の容量性回路１３の経路で、第３の容量性回路１３の電荷が放電される。
At this time, as indicated by the one-
次に、第１のリレーＲＬ１がオン状態になると、図８（ｃ）中の点線２２２で示すように、電源３→第３のリレーＲＬ３→第２のリレーＲＬ２→第１のリレーＲＬ１→第１の容量性回路１１→電源３の経路に、突入電流が流れる。これにより、第１のリレーＲＬ１では、接点間にアークが発生し、接点表面の被膜を除去でき、接点間の導通を良好に維持できる。
Next, when the first relay RL 1 is turned on, as indicated by a dotted
このように、リレー回路装置１では、第４のパターンにおいて、第１のリレーＲＬ１、第２のリレーＲＬ２及び第３のリレーＲＬ３の全部で、突入電流によるアークが接点間に発生する。従って、第１のリレーＲＬ１、第２のリレーＲＬ２及び第３のリレーＲＬ３の全部で、接点表面の被膜を除去でき、接点間の導通を良好に維持できる。 Thus, in the relay circuit device 1, in the fourth pattern, an arc due to the inrush current is generated between the contacts in all of the first relay RL 1 , the second relay RL 2, and the third relay RL 3. . Therefore, the coating on the contact surface can be removed by all of the first relay RL 1 , the second relay RL 2 and the third relay RL 3 , and the conduction between the contacts can be maintained well.
図９は、第１の実施の形態のリレー回路装置のリレーがオンする様子を説明する図である。図９は、第１のリレーＲＬ１から第３のリレーＲＬ３が、図４中の第５のパターンでオンする様子を説明する図である。つまり、図９は、第１のリレーＲＬ１から第３のリレーＲＬ３が、第３のリレーＲＬ３→第１のリレーＲＬ１→第２のリレーＲＬ２の順序でオンする様子を説明する図である。 FIG. 9 is a diagram illustrating a state in which the relay of the relay circuit device according to the first embodiment is turned on. FIG. 9 is a diagram for explaining a state in which the first relay RL 1 to the third relay RL 3 are turned on in the fifth pattern in FIG. That is, FIG. 9 illustrates how the first relay RL 1 to the third relay RL 3 are turned on in the order of the third relay RL 3 → the first relay RL 1 → the second relay RL 2. FIG.
第３のリレーＲＬ３がオン状態になると、図９（ａ）中の点線２２３で示すように、電源３→第３のリレーＲＬ３→第４の容量性回路１４→電源３の経路に、突入電流が流れる。これにより、第３のリレーＲＬ３では、接点間にアークが発生し、接点表面の被膜を除去でき、接点間の導通を良好に維持できる。
When the third relay RL 3 is turned on, as indicated by a dotted
次に、第１のリレーＲＬ１がオン状態になると、図９（ｂ）中の点線２２４で示すように、電源３→第３の容量性回路１３→第１のリレーＲＬ１→第１の容量性回路１１→電源３の経路に、突入電流が流れる。これにより、第１のリレーＲＬ１では、接点間にアークが発生し、接点表面の被膜を除去でき、接点間の導通を良好に維持できる。
Next, when the first relay RL 1 is turned on, as indicated by a dotted
次に、第２のリレーＲＬ２がオン状態になると、図９（ｃ）中の点線２２５で示すように、電源３→第３のリレーＲＬ３→第２のリレーＲＬ２→第１のリレーＲＬ１→第１の容量性回路１１→電源３の経路に、突入電流が流れる。また、図９（ｃ）中の点線２２６で示すように、電源３→第３のリレーＲＬ３→第２のリレーＲＬ２→第２の容量性回路１２→電源３の経路に、突入電流が流れる。これにより、第２のリレーＲＬ２では、接点間にアークが発生し、接点表面の被膜を除去でき、接点間の導通を良好に維持できる。
Next, when the second relay RL 2 is turned on, as indicated by a dotted
このように、リレー回路装置１では、第５のパターンにおいて、第１のリレーＲＬ１、第２のリレーＲＬ２及び第３のリレーＲＬ３の全部で、突入電流によるアークが接点間に発生する。従って、第１のリレーＲＬ１、第２のリレーＲＬ２及び第３のリレーＲＬ３の全部で、接点表面の被膜を除去でき、接点間の導通を良好に維持できる。 As described above, in the relay circuit device 1, in the fifth pattern, an arc due to the inrush current is generated between the contacts in all of the first relay RL 1 , the second relay RL 2, and the third relay RL 3. . Therefore, the coating on the contact surface can be removed by all of the first relay RL 1 , the second relay RL 2 and the third relay RL 3 , and the conduction between the contacts can be maintained well.
図１０は、第１の実施の形態のリレー回路装置のリレーがオンする様子を説明する図である。図１０は、第１のリレーＲＬ１から第３のリレーＲＬ３が、図４中の第６のパターンでオンする様子を説明する図である。つまり、図１０は、第１のリレーＲＬ１から第３のリレーＲＬ３が、第３のリレーＲＬ３→第２のリレーＲＬ２→第１のリレーＲＬ１の順序でオンする様子を説明する図である。 FIG. 10 is a diagram illustrating a state in which the relay of the relay circuit device according to the first embodiment is turned on. FIG. 10 is a diagram illustrating a state in which the first relay RL 1 to the third relay RL 3 are turned on in the sixth pattern in FIG. That is, FIG. 10 illustrates a state in which the first relay RL 1 to the third relay RL 3 are turned on in the order of the third relay RL 3 → the second relay RL 2 → the first relay RL 1. FIG.
第３のリレーＲＬ３がオン状態になると、図１０（ａ）中の点線２２７で示すように、電源３→第３のリレーＲＬ３→第４の容量性回路１４→電源３の経路に、突入電流が流れる。これにより、第３のリレーＲＬ３では、接点間にアークが発生し、接点表面の被膜を除去でき、接点間の導通を良好に維持できる。
When the third relay RL 3 is turned on, as indicated by a dotted
次に、第２のリレーＲＬ２がオン状態になると、図１０（ｂ）中の点線２２８で示すように、電源３→第３のリレーＲＬ３→第２のリレーＲＬ２→第２の容量性回路１２→電源３の経路に、突入電流が流れる。これにより、第２のリレーＲＬ２では、接点間にアークが発生し、接点表面の被膜を除去でき、接点間の導通を良好に維持できる。
Next, when the second relay RL 2 is turned on, as indicated by a dotted
なお、このとき、図１０（ｂ）中の一点鎖線２２９で示すように、第３の容量性回路１３→第３のリレーＲＬ３→第２のリレーＲＬ２→第３の容量性回路１３の経路で、第３の容量性回路１３の電荷が放電される。
At this time, as indicated by a one-
次に、第１のリレーＲＬ１がオン状態になると、図１０（ｃ）中の点線２３０で示すように、電源３→第３のリレーＲＬ３→第２のリレーＲＬ２→第１のリレーＲＬ１→第１の容量性回路１１→電源３の経路に、突入電流が流れる。これにより、第１のリレーＲＬ１では、接点間にアークが発生し、接点表面の被膜を除去でき、接点間の導通を良好に維持できる。
Next, when the first relay RL 1 is turned on, as indicated by a dotted
このように、リレー回路装置１では、第６のパターンにおいて、第１のリレーＲＬ１、第２のリレーＲＬ２及び第３のリレーＲＬ３の全部で、突入電流によるアークが接点間に発生する。従って、第１のリレーＲＬ１、第２のリレーＲＬ２及び第３のリレーＲＬ３の全部で、接点表面の被膜を除去でき、接点間の導通を良好に維持できる。 Thus, in the relay circuit device 1, in the sixth pattern, an arc due to the inrush current is generated between the contacts in all of the first relay RL 1 , the second relay RL 2, and the third relay RL 3. . Therefore, the coating on the contact surface can be removed by all of the first relay RL 1 , the second relay RL 2 and the third relay RL 3 , and the conduction between the contacts can be maintained well.
以上説明したように、リレー回路装置１によれば、６パターンの内のどのパターンであっても、第１のリレーＲＬ１、第２のリレーＲＬ２及び第３のリレーＲＬ３の全部で、突入電流によるアークが接点間に発生する。従って、第１のリレーＲＬ１、第２のリレーＲＬ２及び第３のリレーＲＬ３の全部で、接点表面の被膜を除去でき、接点間の導通を良好に維持できる。 As described above, according to the relay circuit device 1, in any of the six patterns, the first relay RL 1 , the second relay RL 2, and the third relay RL 3 are all An arc due to inrush current occurs between the contacts. Therefore, the coating on the contact surface can be removed by all of the first relay RL 1 , the second relay RL 2 and the third relay RL 3 , and the conduction between the contacts can be maintained well.
（第２の実施の形態）
図１１は、第２の実施の形態のリレー回路装置の回路構成を示す図である。リレー回路装置３０は、第１の実施の形態のリレー回路装置１と比較して、第３のリレーＲＬ３と、第４の容量性回路１４と、を含んでいない。
(Second Embodiment)
FIG. 11 is a diagram illustrating a circuit configuration of the relay circuit device according to the second embodiment. The
第２のリレーＲＬ２は、一端が第３のノードＮ３に接続され、他端が第４のノードＮ４に接続されている。 The second relay RL 2 has one end connected to the third node N 3 and the other end connected to the fourth node N 4 .
リレー回路装置３０は、その他の点では、リレー回路装置１と同様であるので、説明を省略する。
Since the
図１２は、第２の実施の形態のリレー回路装置のリレーがオンする順序のパターンを示す図である。第１のリレーＲＬ１及び第２のリレーＲＬ２がオンする順序は、２！＝２であるので、図１２に示す通り、全部で２パターンある。 FIG. 12 is a diagram illustrating an order pattern in which the relays of the relay circuit device according to the second embodiment are turned on. The order in which the first relay RL 1 and the second relay RL 2 are turned on is 2! Since = 2, there are two patterns in total as shown in FIG.
図１３は、第２の実施の形態のリレー回路装置のリレーがオンする様子を説明する図である。図１３は、第１のリレーＲＬ１及び第２のリレーＲＬ２が、図１２中の第１のパターンでオンする様子を説明する図である。つまり、図１３は、第１のリレーＲＬ１及び第２のリレーＲＬ２が、第１のリレーＲＬ１→第２のリレーＲＬ２の順序でオンする様子を説明する図である。 FIG. 13 is a diagram illustrating a state in which the relay of the relay circuit device according to the second embodiment is turned on. FIG. 13 is a diagram for explaining how the first relay RL 1 and the second relay RL 2 are turned on in the first pattern in FIG. That is, FIG. 13 is a diagram illustrating a state in which the first relay RL 1 and the second relay RL 2 are turned on in the order of the first relay RL 1 → the second relay RL 2 .
第１のリレーＲＬ１がオン状態になると、図１３（ａ）中の点線２３１で示すように、電源３→第３の容量性回路１３→第１のリレーＲＬ１→第１の容量性回路１１→電源３の経路に、突入電流が流れる。これにより、第１のリレーＲＬ１では、接点間にアークが発生し、接点表面の被膜を除去でき、接点間の導通を良好に維持できる。
When the first relay RL 1 is turned on, as indicated by a dotted line 231 in FIG. 13A, the
なお、このとき、図１３（ａ）中の一点鎖線２３２で示すように、第２の容量性回路１２→第１のリレーＲＬ１→第１の容量性回路１１→第２の容量性回路１２の経路で、第２の容量性回路１２の電荷が放電される。
At this time, as indicated by a one-dot chain line 232 in FIG. 13A, the
次に、第２のリレーＲＬ２がオン状態になると、図１３（ｂ）中の点線２３３で示すように、電源３→第２のリレーＲＬ２→第１のリレーＲＬ１→第１の容量性回路１１→電源３の経路に、突入電流が流れる。また、図１３（ｂ）中の点線２３４で示すように、電源３→第２のリレーＲＬ２→第２の容量性回路１２→電源３の経路に、突入電流が流れる。これにより、第２のリレーＲＬ２では、接点間にアークが発生し、接点表面の被膜を除去でき、接点間の導通を良好に維持できる。
Next, when the second relay RL 2 is turned on, as indicated by a dotted line 233 in FIG. 13B, the
なお、このとき、図１３（ｂ）中の一点鎖線２３５で示すように、第３の容量性回路１３→第２のリレーＲＬ２→第３の容量性回路１３の経路で、第３の容量性回路１３の電荷が放電される。
At this time, as indicated by a one-
このように、リレー回路装置３０では、第１のパターンにおいて、第１のリレーＲＬ１及び第２のリレーＲＬ２の全部で、突入電流によるアークが接点間に発生する。従って、第１のリレーＲＬ１及び第２のリレーＲＬ２の全部で、接点表面の被膜を除去でき、接点間の導通を良好に維持できる。
Thus, the
図１４は、第２の実施の形態のリレー回路装置のリレーがオンする様子を説明する図である。図１４は、第１のリレーＲＬ１及び第２のリレーＲＬ２が、図１２中の第２のパターンでオンする様子を説明する図である。つまり、図１４は、第１のリレーＲＬ１及び第２のリレーＲＬ２が、第２のリレーＲＬ２→第１のリレーＲＬ１の順序でオンする様子を説明する図である。 FIG. 14 is a diagram illustrating a state in which the relay of the relay circuit device according to the second embodiment is turned on. FIG. 14 is a diagram illustrating a state in which the first relay RL 1 and the second relay RL 2 are turned on in the second pattern in FIG. That is, FIG. 14 is a diagram illustrating a state in which the first relay RL 1 and the second relay RL 2 are turned on in the order of the second relay RL 2 → the first relay RL 1 .
第２のリレーＲＬ２がオン状態になると、図１４（ａ）中の点線２３６で示すように、電源３→第２のリレーＲＬ２→第２の容量性回路１２→電源３の経路に、突入電流が流れる。これにより、第２のリレーＲＬ２では、接点間にアークが発生し、接点表面の被膜を除去でき、接点間の導通を良好に維持できる。
When the second relay RL 2 is turned on, as indicated by a dotted
なお、このとき、図１４（ａ）中の一点鎖線２３７で示すように、第３の容量性回路１３→第２のリレーＲＬ２→第３の容量性回路１３の経路で、第３の容量性回路１３の電荷が放電される。
At this time, as indicated by a one-
次に、第１のリレーＲＬ１がオン状態になると、図１４（ｂ）中の点線２３８で示すように、電源３→第２のリレーＲＬ２→第１のリレーＲＬ１→第１の容量性回路１１→電源３の経路に、突入電流が流れる。これにより、第１のリレーＲＬ１では、接点間にアークが発生し、接点表面の被膜を除去でき、接点間の導通を良好に維持できる。
Next, when the first relay RL 1 is turned on, as indicated by a dotted line 238 in FIG. 14B, the
なお、このとき、図１４（ｂ）中の一点鎖線２３９で示すように、第２の容量性回路１２→第１のリレーＲＬ１→第１の容量性回路１１→第２の容量性回路１２の経路で、第２の容量性回路１２の電荷が放電される。
At this time, as indicated by a one-dot chain line 239 in FIG. 14B, the
このように、リレー回路装置３０では、第２のパターンにおいて、第１のリレーＲＬ１及び第２のリレーＲＬ２の全部で、突入電流によるアークが接点間に発生する。従って、第１のリレーＲＬ１及び第２のリレーＲＬ２の全部で、接点表面の被膜を除去でき、接点間の導通を良好に維持できる。
Thus, the
（第３の実施の形態）
図１５は、第３の実施の形態のリレー回路装置の回路構成を示す図である。リレー回路装置４０は、第１の実施の形態のリレー回路装置１と比較して、第４のリレーＲＬ４と、第５の容量性回路１５と、第３の抵抗２３と、を更に含む。
(Third embodiment)
FIG. 15 is a diagram illustrating a circuit configuration of the relay circuit device according to the third embodiment. Compared with the relay circuit device 1 of the first embodiment, the
リレー回路装置４０がリレー回路装置１と相違する点について説明し、リレー回路装置１と同一の点については説明を省略する。
The difference between the
第４のリレーＲＬ４は、一端が第４のノードＮ４に接続され、他端が第６のノードＮ６に接続されている。 The fourth relay RL 4 has one end connected to the fourth node N 4 and the other end connected to the sixth node N 6 .
第５の容量性回路１５は、一端が第４のノードＮ４に接続され、他端が第６のノードＮ６に接続されている。
第３の抵抗２３は、一端が第４のノードＮ４に接続され、他端が第６のノードＮ６に接続されている。
The
電源３の正極は、第６のノードＮ６に接続されている。
The positive electrode of the
第２の容量性回路１２と第３の容量性回路１３と第５の容量性回路１５との直列回路は、初期時において、電源３により、充電されている。
The series circuit of the
第５の容量性回路１５は、抵抗とコンデンサとが直列接続されたＲＣ直列回路とするが、これに限定されない。第５の容量性回路１５は、コンデンサでも良い。
The
また、第１の抵抗２１から第３の抵抗２３は、無くても良い。但し、第１の抵抗２１から第３の抵抗２３を設けることで、第３のノードＮ３の電圧及び第４のノードＮ４の電圧を、電源３の電圧を第１の抵抗２１から第３の抵抗２３で抵抗分割した電圧に設定できるので、好ましい。第１の抵抗２１の抵抗値と、第２の抵抗２２の抵抗値と、第３の抵抗２３の抵抗値と、は、実質的に同じであることが好ましい。これにより、第２の容量性回路１２の初期時の電圧と、第３の容量性回路１３の初期時の電圧と、第５の容量性回路１５の初期時の電圧と、を実質的に同じにすることができる。
Further, the
第１のリレーＲＬ１から第４のリレーＲＬ４がオンする順序は、４！＝２４であるので、全部で２４パターンある。 The order in which the first relay RL 1 to the fourth relay RL 4 are turned on is 4! = 24, so there are 24 patterns in total.
リレー回路装置４０によれば、２４パターンの内のどのパターンであっても、第１のリレーＲＬ１、第２のリレーＲＬ２、第３のリレーＲＬ３及び第４のリレーＲＬ４の全部で、突入電流によるアークが接点間に発生する。従って、第１のリレーＲＬ１、第２のリレーＲＬ２、第３のリレーＲＬ３及び第４のリレーＲＬ４の全部で、接点表面の被膜を除去でき、接点間の導通を良好に維持できる。
According to the
本発明のいくつかの実施の形態を説明したが、これらの実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。 Although several embodiments of the present invention have been described, these embodiments are presented as examples and are not intended to limit the scope of the invention. These embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the spirit of the invention. These embodiments and modifications thereof are included in the invention described in the claims and equivalents thereof as well as included in the scope and gist of the invention.
１、３０、４０、１００、１１０ リレー回路装置
２、１０４ 負荷回路
３、１０５ 電源
１１ 第１の容量性回路
１２ 第２の容量性回路
１３ 第３の容量性回路
１４ 第４の容量性回路
１５ 第５の容量性回路
１１１ 容量性回路
２１ 第１の抵抗
２２ 第２の抵抗
２３ 第３の抵抗
１０６ 制御部
Ｎ１ 第１のノード
Ｎ２ 第２のノード
Ｎ３ 第３のノード
Ｎ４ 第４のノード
Ｎ５ 第５のノード
Ｎ６ 第６のノード
ＲＬ１ 第１のリレー
ＲＬ２ 第２のリレー
ＲＬ３ 第３のリレー
ＲＬ４ 第４のリレー
1, 30, 40, 100, 110
Claims (11)
一端が前記第２のノードに接続され、他端が第３のノードに接続された第１のリレーと、
一端が前記第３のノードに接続され、他端が第４のノードに接続された第２のリレーと、
一端が前記第１のノードに接続され、他端が前記第２のノードに接続された第１の容量性回路と、
一端が前記第１のノードに接続され、他端が前記第３のノードに接続された第２の容量性回路と、
一端が前記第３のノードに接続され、他端が前記第４のノードに接続された第３の容量性回路と、
を備える、
ことを特徴とする、リレー回路装置。 A load circuit having one end connected to the first node and the other end connected to the second node;
A first relay having one end connected to the second node and the other end connected to a third node;
A second relay having one end connected to the third node and the other end connected to a fourth node;
A first capacitive circuit having one end connected to the first node and the other end connected to the second node;
A second capacitive circuit having one end connected to the first node and the other end connected to the third node;
A third capacitive circuit having one end connected to the third node and the other end connected to the fourth node;
Comprising
A relay circuit device.
前記第３のノードと前記第４のノードとの間に接続された第２の抵抗と、
を更に備える、
ことを特徴とする請求項１に記載のリレー回路装置。 A first resistor connected between the first node and the third node;
A second resistor connected between the third node and the fourth node;
Further comprising
The relay circuit device according to claim 1.
ことを特徴とする請求項２に記載のリレー回路装置。 The resistance value of the second resistor is substantially the same as the resistance value of the first resistor.
The relay circuit device according to claim 2.
一端が前記第１のノードに接続され、他端が前記第２のリレーと前記第３のリレーとの接続点である第５のノードに接続された、第４の容量性回路と、
を更に備える、
ことを特徴とする、請求項１に記載のリレー回路装置。 One end connected to the other end of the second relay, the other end connected to the fourth node, and a third relay connected in series with the second relay;
A fourth capacitive circuit having one end connected to the first node and the other end connected to a fifth node which is a connection point between the second relay and the third relay;
Further comprising
The relay circuit device according to claim 1, wherein:
前記第３のノードと前記第４のノードとの間に接続された第２の抵抗と、
を更に備えることを特徴とする請求項４に記載のリレー回路装置。 A first resistor connected between the first node and the third node;
A second resistor connected between the third node and the fourth node;
The relay circuit device according to claim 4, further comprising:
ことを特徴とする請求項５に記載のリレー回路装置。 The resistance value of the second resistor is substantially the same as the resistance value of the first resistor.
The relay circuit device according to claim 5.
前記第４のノードと、前記第６のノードと、の間に接続された第５の容量性回路と、
を更に備える、
ことを特徴とする、請求項４に記載のリレー回路装置。 A fourth relay having one end connected to the fourth node and the other end connected to a sixth node;
A fifth capacitive circuit connected between the fourth node and the sixth node;
Further comprising
The relay circuit device according to claim 4, wherein:
前記第３のノードと前記第４のノードとの間に接続された第２の抵抗と、
前記第４のノードと前記第６のノードとの間に接続された第３の抵抗と、
を更に備える、
ことを特徴とする請求項７に記載のリレー回路装置。 A first resistor connected between the first node and the third node;
A second resistor connected between the third node and the fourth node;
A third resistor connected between the fourth node and the sixth node;
Further comprising
The relay circuit device according to claim 7.
ことを特徴とする請求項８に記載のリレー回路装置。 The resistance values of the second resistor and the third resistor are substantially the same as the resistance values of the first resistor.
The relay circuit device according to claim 8.
ことを特徴とする、請求項１から９のいずれか１項に記載のリレー回路装置。 The capacitive circuit includes a capacitor,
The relay circuit device according to any one of claims 1 to 9, wherein the relay circuit device is characterized in that
ことを特徴とする、請求項１０に記載のリレー回路装置。 The capacitive circuit further includes a resistor connected in series with the capacitor.
The relay circuit device according to claim 10, wherein:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018081597A JP7012590B2 (en) | 2018-04-20 | 2018-04-20 | Relay circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018081597A JP7012590B2 (en) | 2018-04-20 | 2018-04-20 | Relay circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019192404A true JP2019192404A (en) | 2019-10-31 |
| JP7012590B2 JP7012590B2 (en) | 2022-01-28 |
Family
ID=68390696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018081597A Active JP7012590B2 (en) | 2018-04-20 | 2018-04-20 | Relay circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7012590B2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5596511A (en) * | 1979-01-18 | 1980-07-22 | Tokyo Shibaura Electric Co | Breaker unit |
| JP2013105550A (en) * | 2011-11-11 | 2013-05-30 | Mitsubishi Electric Corp | Load control device, relay contact failure prevention method for load control device, and relay device |
-
2018
- 2018-04-20 JP JP2018081597A patent/JP7012590B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5596511A (en) * | 1979-01-18 | 1980-07-22 | Tokyo Shibaura Electric Co | Breaker unit |
| JP2013105550A (en) * | 2011-11-11 | 2013-05-30 | Mitsubishi Electric Corp | Load control device, relay contact failure prevention method for load control device, and relay device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7012590B2 (en) | 2022-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6552908B2 (en) | Oscillator | |
| JP5063299B2 (en) | Method for controlling operation of charge pump circuit | |
| JP6477871B2 (en) | Power supply and static eliminator | |
| US11054484B2 (en) | Assembled battery monitoring system | |
| JP6939744B2 (en) | Battery monitoring device | |
| JP2011211892A (en) | Motor driving apparatus | |
| JP2019192404A (en) | Relay circuit device | |
| WO2018150789A1 (en) | Switch circuit | |
| JP5876938B2 (en) | Method for eliminating an arc excited by at least one phase voltage source of a converter circuit | |
| WO2015133118A1 (en) | Power conversion device | |
| JP2005243742A (en) | Motor driving device corresponding to plural input voltage specifications | |
| JP6337659B2 (en) | 5-level power converter | |
| JP6658135B2 (en) | Multi-level power converter | |
| JP7019501B2 (en) | Relay circuit device and control method of relay circuit device | |
| JP5192726B2 (en) | Semiconductor integrated circuit | |
| JP6970036B2 (en) | Power supply circuit for fiber laser oscillator | |
| JP4859528B2 (en) | Snubber circuit | |
| JP2007330078A (en) | High voltage power supply, control method therefor, control program thereof, and recording medium | |
| JP2012200144A (en) | High voltage power supply device, high voltage power supply control method, high voltage power supply control program, and recording medium | |
| JP6439835B1 (en) | Multi-level power converter and control method thereof | |
| WO2017199405A1 (en) | Power conversion device | |
| JP2019075915A (en) | Multilevel power conversion device and control method of the same | |
| JP2012113997A (en) | Neutralization apparatus | |
| JP5437931B2 (en) | AC voltage generator | |
| JP6392178B2 (en) | Triangular wave comparison PWM generator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210324 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211221 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220118 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7012590 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |