JP2019182681A - Oxide dielectric and manufacturing method thereof, and solid electronic device and manufacturing method thereof - Google Patents

Oxide dielectric and manufacturing method thereof, and solid electronic device and manufacturing method thereof Download PDF

Info

Publication number
JP2019182681A
JP2019182681A JP2018071733A JP2018071733A JP2019182681A JP 2019182681 A JP2019182681 A JP 2019182681A JP 2018071733 A JP2018071733 A JP 2018071733A JP 2018071733 A JP2018071733 A JP 2018071733A JP 2019182681 A JP2019182681 A JP 2019182681A
Authority
JP
Japan
Prior art keywords
layer
oxide
precursor
oxide dielectric
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018071733A
Other languages
Japanese (ja)
Inventor
下田 達也
Tatsuya Shimoda
達也 下田
智紀 有賀
Tomoki Ariga
智紀 有賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Advanced Institute of Science and Technology
Adamant Namiki Precision Jewel Co Ltd
Original Assignee
Japan Advanced Institute of Science and Technology
Adamant Namiki Precision Jewel Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Advanced Institute of Science and Technology, Adamant Namiki Precision Jewel Co Ltd filed Critical Japan Advanced Institute of Science and Technology
Priority to JP2018071733A priority Critical patent/JP2019182681A/en
Publication of JP2019182681A publication Critical patent/JP2019182681A/en
Pending legal-status Critical Current

Links

Landscapes

  • Inorganic Compounds Of Heavy Metals (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

To provide an oxide dielectric capable of achieving sufficiently low dielectric loss in addition to high dielectric constant, and a solid electronic device equipped with the oxide dielectric (such as a capacitor, a semiconductor device, or a micro-electromechanical system).SOLUTION: One embodiment of the manufacturing method of an oxide dielectric includes: a precursor layer formation step of forming a precursor solution layer from a precursor solution comprising a precursor involving bismuth (Bi), a precursor involving niobium (Nb), and a precursor involving nickel (Ni) as solutes by application method; and an oxide dielectric layer formation step for forming an oxide dielectric layer 30 containing an oxide (which may include inevitable impurities) comprising bismuth (Bi), niobium (Nb), and nickel (Ni) and having a crystal phase of a pyrochlore crystal structure by a heating treatment of heating the precursor solution layer in an oxygen-containing atmosphere.SELECTED DRAWING: Figure 1

Description

本発明は、酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法に関する。   The present invention relates to an oxide dielectric and a manufacturing method thereof, and a solid-state electronic device and a manufacturing method thereof.

従来から、機能性を備えた各種の組成からなる酸化物層が開発されている。また、その酸化物層を備える固体電子装置の一例として、高速動作を期待できる強誘電体薄膜を備えた装置が開発されている。また、固体電子装置に用いる誘電体材料として、鉛(Pb)を含まず、比較的低温で焼成可能な酸化物層として、BiNbOが開発されている。このBiNbOについては、固相成長法によって形成されたBiNbOの誘電特性が報告されている(非特許文献1)。さらに、900℃以上(場合によっては、1000℃以上)の高温処理と非常に長い(半日以上の)プロセス時間を経て形成される、ビスマス(Bi)、ニッケル(Ni)、及びニオブ(Nb)からなる酸化物が開示されている(非特許文献2,3)。 Conventionally, oxide layers composed of various compositions having functionality have been developed. Further, as an example of a solid-state electronic device including the oxide layer, a device including a ferroelectric thin film that can be expected to operate at high speed has been developed. Further, BiNbO 4 has been developed as an oxide layer that does not contain lead (Pb) and can be baked at a relatively low temperature as a dielectric material used in the solid-state electronic device. As for this BiNbO 4 , the dielectric properties of BiNbO 4 formed by the solid phase growth method have been reported (Non-patent Document 1). Furthermore, from bismuth (Bi), nickel (Ni), and niobium (Nb) formed through a high temperature treatment of 900 ° C. or higher (in some cases, 1000 ° C. or higher) and a very long (half day or longer) process time. The oxide which becomes is disclosed (nonpatent literatures 2 and 3).

また、特許文献の中には、1kHzにおける比誘電率が60以上という、比較的比誘電率の高いビスマス(Bi)とニオブ(Nb)とからなる酸化物層も開示されている(特許文献1〜3)。また、ビスマス(Bi)とニオブ(Nb)とからなる酸化物が存在している環境温度の変化に対する比誘電率の変動が小さい、換言すれば、その環境温度の変化に対する耐性を非常に高めた該酸化物が開示されている(特許文献4)。   In addition, the patent document discloses an oxide layer made of bismuth (Bi) and niobium (Nb) having a relative dielectric constant of 60 or more at 1 kHz (Patent Document 1). ~ 3). Further, the relative permittivity variation with respect to the change in the environmental temperature in which the oxide composed of bismuth (Bi) and niobium (Nb) is present is small, in other words, the resistance to the change in the environmental temperature is greatly enhanced. The oxide is disclosed (Patent Document 4).

国際公開第WO2013/069470号International Publication No. WO2013 / 066940 国際公開第WO2013/069471号International Publication No. WO2013 / 069471 特開2015−67475号公報Japanese Patent Laying-Open No. 2015-67475 国際公開第WO2016/013416号International Publication No. WO2016 / 013416

Effect of phase transition on the microwave dielectric properties ofBiNbO4, Eung Soo Kim, Woong Choi, Journal of the EuropeanCeramic Society 26 (2006) 1761-1766Effect of phase transition on the microwave dielectric properties of BiNbO4, Eung Soo Kim, Woong Choi, Journal of the European Ceramic Society 26 (2006) 1761-1766 Structures, phase transformations, and dielectric properties of(1-x)Bi2Zn2/3Nb4/3O7-xBi1.5NiNb1.5O7pyrochlore ceramics prepared by aqueous by sol-gel method, Y.X. Jin, et al, Journalof Alloys and Compounds 622 (2015) 200-205Structures, phase transformations, and dielectric properties of (1-x) Bi2Zn2 / 3Nb4 / 3O7-xBi1.5NiNb1.5O7pychlore ceramics prepared by aqueous by sol-gel method, YX Jin, et al, Journalof Alloys and Compounds 622 (2015) 200 -205 The local crystal chemistry and dielectric properties of the cubicpyrochlore phase in the Bi2O3-M2+O-Nb2O5(M2+=Ni2+and Mg2+) systems, Binh Nguyen et al,Journal of Solid State Chemistry 180 (2007) 549-557The local crystal chemistry and dielectric properties of the cubicpyrochlore phase in the Bi2O3-M2 + O-Nb2O5 (M2 + = Ni2 + and Mg2 +) systems, Binh Nguyen et al, Journal of Solid State Chemistry 180 (2007) 549-557

産業界においては、キャパシタ又はコンデンサ(以下、総称して「キャパシタ」という)、半導体装置、あるいは微小電気機械システム等を含む固体電子装置の高性能化を実現するために、高い比誘電率のみならず、低い誘電損失(誘電正接:tanδ)の電気特性を備える酸化物誘電体及び酸化物誘電体層が求められている。   In the industry, in order to realize high performance of solid-state electronic devices including capacitors or capacitors (hereinafter collectively referred to as “capacitors”), semiconductor devices, or microelectromechanical systems, only a high relative dielectric constant is required. However, there is a need for oxide dielectrics and oxide dielectric layers that have low dielectric loss (dielectric loss tangent: tan δ) electrical properties.

また、上述の課題とは別に、上述の酸化物の製造のために高温処理を要する、及び/又は長時間の処理を要する場合は、たとえ酸化物の高性能化を実現することができたとしても、産業界において容易に受け入れ難い製造物となるため、該酸化物の処理温度の低温化と、短時間化は、産業界において避けて通れない技術課題といえる。   In addition to the above-mentioned problems, if high-temperature treatment is required for the production of the above-mentioned oxide and / or long-time treatment is required, it is possible to realize high-performance oxide. However, since it is a product that is easily unacceptable in the industry, lowering the processing temperature and shortening the processing time of the oxide are technical problems that cannot be avoided in the industry.

また、上述の各課題とは別に、比誘電率及び/又は誘電損失に関して高い性能を有する酸化物誘電体を製造する製造プロセスにおいてこれまでは十分に実現できていなかった厚膜化を確度高く実現することができれば、より簡便、低コストであって、電気特性の面においても信頼度のより高い酸化物誘電体の製造が可能となる。より具体的には、厚膜化に伴って生じやすくなる、膜が割れる現象を確度高く抑制ないし防止することが、高度の電気特性を有する酸化物誘電体を産業界において利用するための基盤技術となる。   In addition to the above-mentioned problems, a thick film that has not been fully realized in the manufacturing process for manufacturing an oxide dielectric having high performance in terms of relative permittivity and / or dielectric loss can be realized with high accuracy. If it is possible, it is possible to manufacture an oxide dielectric that is simpler and less costly and that is more reliable in terms of electrical characteristics. More specifically, it is a fundamental technology for using oxide dielectrics with advanced electrical characteristics in the industry to accurately suppress or prevent the phenomenon of film cracking, which tends to occur with increasing film thickness. It becomes.

なお、その他の固体電子装置の例である、高周波フィルタ、パッチアンテナ、又はRCLにおいても酸化物誘電体層の厚膜化の実現が重要な技術課題の一つである。加えて、キャパシタ、高周波フィルタや、パッチアンテナ、半導体装置、微小電気機械システム(MEMS,NEMS)、及びRCLの群から選択されるうち少なくとも2種を含む複合デバイスとしての固体電子装置においても、酸化物誘電体層の厚膜化の実現は重要な技術課題の一つである。   Note that it is one of the important technical issues to realize a thick oxide dielectric layer in a high-frequency filter, a patch antenna, or an RCL, which are other examples of solid-state electronic devices. In addition, oxidation also occurs in solid-state electronic devices as composite devices including at least two types selected from the group of capacitors, high-frequency filters, patch antennas, semiconductor devices, microelectromechanical systems (MEMS, NEMS), and RCLs. The realization of thicker dielectric layers is one of the important technical issues.

また、従来技術では、真空プロセスやフォトリソグラフィー法を用いたプロセス等、比較的長時間、及び/又は高価な設備を要するプロセスが一般的であるため、原材料や製造エネルギーの使用効率が非常に悪くなる。上述のような製造方法が採用された場合、固体電子装置を製造するために多くの処理と長い時間を要するため、工業性ないし量産性の観点から好ましくない。また、従来技術の中には、大面積化が比較的困難であるという問題も存在する。   In addition, in the prior art, a process that requires a relatively long time and / or expensive equipment such as a vacuum process or a process using a photolithography method is generally used, so that the use efficiency of raw materials and manufacturing energy is very poor. Become. When the manufacturing method as described above is adopted, many processes and a long time are required to manufacture the solid-state electronic device, which is not preferable from the viewpoint of industrial property or mass productivity. In addition, there is a problem in the prior art that it is relatively difficult to increase the area.

本発明は、上述の諸問題の少なくとも1つを解決することにより、酸化物を少なくとも誘電体又は絶縁体(以下、総称して、「誘電体」という)として用いた固体電子装置の高性能化、及び/又は該固体電子装置の製造プロセスの簡素化と省エネルギー化を実現することを目的とする。その結果、本発明は、工業性ないし量産性に優れた酸化物誘電体、その酸化物誘電体を備える固体電子装置の提供に大きく貢献するものである。   The present invention solves at least one of the above-described problems, thereby improving the performance of a solid-state electronic device using an oxide as a dielectric or an insulator (hereinafter collectively referred to as “dielectric”). An object of the present invention is to realize simplification and energy saving of the manufacturing process of the solid-state electronic device. As a result, the present invention greatly contributes to the provision of an oxide dielectric excellent in industrial and mass productivity and a solid-state electronic device including the oxide dielectric.

本発明者らは、これまで、比較的比誘電率の高いビスマス(Bi)とニオブ(Nb)とからなる酸化物(以下、「BNO酸化物」ともいう)の諸特性の改善又は向上に向けて鋭意検討と分析を重ねてきた。加えて、本発明者らは、新たな視点から、BNO酸化物のみならず、電気特性の向上(特に、非常に低い誘電損失)を実現する、ビスマス(Bi)とニオブ(Nb)とチタン(Ti)とからなる酸化物(以下、「BNTO酸化物」ともいう)をも創出した。   The present inventors have so far aimed at improving or improving various characteristics of oxides (hereinafter also referred to as “BNO oxides”) composed of bismuth (Bi) and niobium (Nb) having a relatively high relative dielectric constant. Have been intensively studied and analyzed. In addition, the present inventors from a new viewpoint, not only BNO oxide but also bismuth (Bi), niobium (Nb), and titanium (which realizes improvement in electrical characteristics (particularly very low dielectric loss)). An oxide composed of Ti) (hereinafter also referred to as “BNTO oxide”) was also created.

しかしながら、本発明者らは、上述の各組成を有する酸化物の高性能化だけではなく、より高性能の、具体的には、比較的比誘電率が高く且つ電気特性の向上(特に、低い誘電損失及びその誘電損失の周辺温度に対する安定性)を実現する別の組成の酸化物を探求すること、その別の組成の酸化物が産業界において受け入れ可能と考えられる程度まで低温化と短時間化を実現することにも、鋭意取り組んできた。   However, the present inventors have not only improved the performance of oxides having the respective compositions described above, but also improved performance, specifically, relatively high relative dielectric constant and improved electrical characteristics (particularly low). Exploring oxides of another composition that achieve dielectric loss and stability of the dielectric loss to ambient temperature, lowering the temperature and shortening to a point where the oxide of the other composition is considered acceptable by the industry We have also worked hard to make it easier.

また、これまで創出された塗布法による酸化物については、それらの厚膜化に際して、形成した膜が割れる現象を確度高く防止することを、これまでは十分に実現できていない可能性もあった。例えば、スピンコート法、又はバーコート法等を用いて厚膜化する際に、塗布の対象となる溶液中の溶質量を増加させただけでは、一度の塗布及び加熱処理による厚膜化は図れたとしても、膜の「割れ」(crack)が生じ易くなってしまうことが本発明者らの調査と分析によって明らかとなった。   In addition, with respect to oxides created by the coating method created so far, there has been a possibility that it has not been possible to sufficiently realize the phenomenon that the formed film breaks with a high degree of accuracy. . For example, when the film thickness is increased by using a spin coating method or a bar coating method, the film thickness can be increased by a single application and heat treatment only by increasing the dissolved mass in the solution to be applied. Even if this is the case, it has become clear from the investigation and analysis by the present inventors that the film is likely to “crack”.

そこで、本発明者らは詳細な検討と分析、並びに多くの試行錯誤を行った結果、これまで本発明者らが採用した元素とは異なる3元素(ビスマス(Bi)、ニッケル(Ni)、及びニオブ(Nb))を含有する酸化物が、高い比誘電率と、より高性能の電気特性(具体的には低い誘電損失及びその誘電損失の周辺温度に対する安定性)を共に実現し得ることを見出した。加えて、ある製造方法を採用することによって、産業界におい受け入れ可能と考えられる程度まで低温化と短時間化を実現し得る、ビスマス(Bi)、ニッケル(Ni)、及びニオブ(Nb)からなる酸化物(以下、「BiNiNbO酸化物」又は簡略的に「BNNO酸化物」ともいう。)の製造方法を本発明者らは見出した。   Thus, as a result of detailed examination and analysis, and many trials and errors, the present inventors have found that three elements (bismuth (Bi), nickel (Ni), and That oxides containing niobium (Nb) can achieve both a high dielectric constant and higher performance electrical properties (specifically, low dielectric loss and stability of the dielectric loss to ambient temperature). I found it. In addition, by adopting a certain manufacturing method, it is possible to realize a low temperature and a short time to an extent that can be considered acceptable in the industry, and is composed of bismuth (Bi), nickel (Ni), and niobium (Nb). The present inventors have found a method for producing an oxide (hereinafter also referred to as “BiNiNbO oxide” or simply “BNNO oxide”).

また、上述の研究過程において、本発明者らは、最終的に形成されるBiNiNbO酸化物(BNNO酸化物)の物性に影響を実質的に与えずに、一度の塗布及び加熱処理による、膜の割れが確度高く防止ないし抑制された厚膜化を実現する添加剤を見出した。その結果、一度の塗布及び加熱処理によって、割れが生じ難く、厚い酸化物の層を確度高く製造することが可能となることも本発明者らは見出した。換言すれば、塗布及び加熱処理というサイクルを多数回繰り返すことなく、割れが生じ難く、厚い酸化物の層を確度高く製造することが可能となった。なお、これらの厚い酸化物の層も、厚膜化されていないBNNO酸化物と同様に、高い比誘電率及び/又は低い誘電損失の値を実現し得る。   Further, in the above-described research process, the present inventors have substantially affected the physical properties of the finally formed BiNiNbO oxide (BNNO oxide), and the film is formed by a single application and heat treatment. The present inventors have found an additive that realizes a thick film in which cracking is prevented or suppressed with high accuracy. As a result, the present inventors have also found that it is possible to produce a thick oxide layer with high accuracy, since cracking hardly occurs by a single application and heat treatment. In other words, it is possible to produce a thick oxide layer with high accuracy without causing cracking without repeating a cycle of coating and heat treatment many times. Note that these thick oxide layers can also achieve high dielectric constants and / or low dielectric loss values, similar to BNNO oxides that are not thickened.

また、本発明者らは、その酸化物(酸化物誘電体)の製造方法において、高真空状態を要しない方法を採用することによって、廉価で、かつ簡便な製造工程を実現することを見出した。そのような製造工程のうち、代表的なものは、スクリーン印刷法又は「ナノインプリント」とも呼ばれる「型押し」加工法である。本発明者らは、その酸化物誘電体(本発明においては、BNNO酸化物」)からなる酸化物層を、安価で簡便な前述の各方法によってパターニングをすることが可能であることも併せて見出した。その結果、本発明者らは、従来と比較して大幅に簡素化又は省エネルギー化、並びに大面積化も容易なプロセスによって、その酸化物誘電体の形成、ひいてはそれらの酸化物誘電体を備えた固体電子装置の製造が可能であるとの知見を得た。本発明は上述の各視点に基づいて創出された。   Further, the present inventors have found that an inexpensive and simple manufacturing process can be realized by adopting a method that does not require a high vacuum state in the manufacturing method of the oxide (oxide dielectric). . Among such manufacturing processes, a typical one is a “printing” processing method also called a screen printing method or “nanoimprint”. In addition to the fact that the present inventors can pattern an oxide layer made of the oxide dielectric (BNNO oxide in the present invention) by the above-described methods that are inexpensive and simple. I found it. As a result, the inventors of the present invention provided the oxide dielectric, and thus the oxide dielectric, by a process that is greatly simplified or energy-saving as compared with the prior art, and also easy to increase the area. The knowledge that a solid-state electronic device can be manufactured was obtained. The present invention has been created based on the above viewpoints.

本発明の1つの酸化物誘電体の製造方法は、ビスマス(Bi)を含む前駆体、ニオブ(Nb)を含む前駆体、及びニッケル(Ni)を含む前駆体を溶質とする前駆体溶液からなる前駆体溶液層を塗布法により形成する前駆体層形成工程と、該前駆体溶液層を、酸素含有雰囲気中において加熱する加熱処理により、パイロクロア型結晶構造の結晶相を有する、ビスマス(Bi)とニオブ(Nb)とニッケル(Ni)とからなる酸化物(不可避不純物を含み得る。)を含む酸化物誘電体層を形成する酸化物誘電体層形成工程を含む。   One oxide dielectric manufacturing method of the present invention comprises a precursor solution containing a precursor containing bismuth (Bi), a precursor containing niobium (Nb), and a precursor containing nickel (Ni) as a solute. Bismuth (Bi) having a crystal phase of a pyrochlore type crystal structure by a precursor layer forming step of forming a precursor solution layer by a coating method, and heat treatment for heating the precursor solution layer in an oxygen-containing atmosphere; An oxide dielectric layer forming step of forming an oxide dielectric layer containing an oxide (which may include inevitable impurities) made of niobium (Nb) and nickel (Ni) is included.

この製造方法によれば、高い比誘電率に加えて十分に低い誘電損失を実現し得るBNNO酸化物(酸化物誘電体)を製造することができる。また、上述の前駆体溶液からなる前駆体溶液層を塗布法により形成する前駆体層形成工程が行われる。別の見方で言えば、この製造方法によれば、例えば該前駆体溶液層の粉体化を経由せずに該前駆体層が形成される前駆体層形成工程が行われる。そのため、比較的低温(例えば、850℃未満)であって従来よりも十分に短い時間(例えば、2時間以下)の処理によってBNNO酸化物(酸化物誘電体)を製造し得る。   According to this manufacturing method, a BNNO oxide (oxide dielectric) capable of realizing a sufficiently low dielectric loss in addition to a high relative dielectric constant can be manufactured. Moreover, the precursor layer formation process which forms the precursor solution layer which consists of the above-mentioned precursor solution by the apply | coating method is performed. From another viewpoint, according to this manufacturing method, for example, a precursor layer forming step is performed in which the precursor layer is formed without going through powder formation of the precursor solution layer. Therefore, a BNNO oxide (oxide dielectric) can be manufactured by a treatment at a relatively low temperature (for example, less than 850 ° C.) and sufficiently shorter (for example, 2 hours or less) than conventional.

また、本発明の1つの酸化物誘電体は、パイロクロア型結晶構造の結晶相を有する、ビスマス(Bi)とニオブ(Nb)とニッケル(Ni)とからなる酸化物(不可避不純物を含み得る)を含む。加えてこの酸化物誘導体においては、該ニオブ(Nb)の原子数を1としたときに、該ビスマス(Bi)の原子数が1.2以上1.9以下であり、且つ該ニッケル(Ni)の原子数が0.25以上0.75以下である。   In addition, one oxide dielectric of the present invention includes an oxide (which may include inevitable impurities) made of bismuth (Bi), niobium (Nb), and nickel (Ni) having a pyrochlore crystal structure. Including. In addition, in this oxide derivative, when the number of atoms of the niobium (Nb) is 1, the number of atoms of the bismuth (Bi) is 1.2 or more and 1.9 or less, and the nickel (Ni) Is 0.25 or more and 0.75 or less.

この酸化物誘導体は、高い比誘電率を実現するとともに、電気特性(特に、低い誘電損失及びその誘電損失の周辺温度に対する安定性)を向上させた酸化物誘電体である。   This oxide derivative is an oxide dielectric that achieves a high dielectric constant and has improved electrical characteristics (particularly, low dielectric loss and stability of the dielectric loss with respect to ambient temperature).

また、本発明のもう1つの酸化物誘電体は、パイロクロア型結晶構造の結晶相を有する、ビスマス(Bi)とニオブ(Nb)とニッケル(Ni)とからなる酸化物(不可避不純物を含み得る)を含む。加えてこの酸化物誘導体においては、該ニオブ(Nb)の原子数を1としたときに、該ビスマス(Bi)の原子数が0.8以上1.2未満であり、該ニッケル(Ni)の原子数が0.25以上0.75以下であり、且つ25℃における比誘電率が135超である。   Another oxide dielectric according to the present invention is an oxide composed of bismuth (Bi), niobium (Nb), and nickel (Ni) having a crystal phase of a pyrochlore crystal structure (may contain inevitable impurities). including. In addition, in this oxide derivative, when the number of atoms of the niobium (Nb) is 1, the number of atoms of the bismuth (Bi) is 0.8 or more and less than 1.2, and the nickel (Ni) The number of atoms is 0.25 or more and 0.75 or less, and the relative dielectric constant at 25 ° C. is more than 135.

この酸化物誘導体は、高い比誘電率を実現するとともに、電気特性(特に、低い誘電損失及びその誘電損失の周辺温度に対する安定性)を向上させた酸化物誘電体である。   This oxide derivative is an oxide dielectric that achieves a high dielectric constant and has improved electrical characteristics (particularly, low dielectric loss and stability of the dielectric loss with respect to ambient temperature).

また、本発明のもう1つの酸化物誘電体は、パイロクロア型結晶構造の結晶相を有する、ビスマス(Bi)とニオブ(Nb)とニッケル(Ni)とからなる酸化物(不可避不純物を含み得る)を含む。加えてこの酸化物誘導体においては、該ニオブ(Nb)の原子数を1としたときに、該ビスマス(Bi)の原子数が0.5以上0.7未満であり、且つ該ニッケル(Ni)の原子数が0.05以上0.25未満である。   Another oxide dielectric according to the present invention is an oxide composed of bismuth (Bi), niobium (Nb), and nickel (Ni) having a crystal phase of a pyrochlore crystal structure (may contain inevitable impurities). including. In addition, in this oxide derivative, when the number of atoms of the niobium (Nb) is 1, the number of atoms of the bismuth (Bi) is 0.5 or more and less than 0.7, and the nickel (Ni) Is 0.05 or more and less than 0.25.

この酸化物誘導体によれば、ビスマス(Bi)の含有量が非常に少ない場合であっても、ある程度の高い比誘電率と低い誘電損失とを同時に実現し得る。なお、地殻埋蔵量の少ないビスマス(Bi)の含有量を低減させることにより、長期的に安定的な生産が期待できるという利点が得られることは特筆に値する。   According to this oxide derivative, even if the bismuth (Bi) content is very small, a certain degree of high specific permittivity and low dielectric loss can be realized at the same time. In addition, it is worthy of special note that by reducing the content of bismuth (Bi) having a small amount of crustal reserve, an advantage that stable production can be expected in the long term is obtained.

また、本発明の1つの酸化物誘電体前駆体溶液は、ビスマス(Bi)を含む前駆体、ニオブ(Nb)を含む前駆体、及びニッケル(Ni)を含む前駆体を溶質とする前駆体溶液を含有する。   Also, one oxide dielectric precursor solution of the present invention is a precursor solution containing a precursor containing bismuth (Bi), a precursor containing niobium (Nb), and a precursor containing nickel (Ni) as a solute. Containing.

この酸化物誘電体前駆体溶液は、該酸化物誘電体前駆体溶液からなる前駆体溶液層を塗布法により形成する前駆体層形成工程において用いることができる。その結果、該酸化物誘電体前駆体溶液を採用することにより、例えば該前駆体溶液層の粉体化を経由せずに前駆体層形成を形成し得るため、簡便、低コストであって、電気特性の面においても信頼度のより高い酸化物誘電体の層の原材料として活用され得る。   This oxide dielectric precursor solution can be used in a precursor layer forming step of forming a precursor solution layer made of the oxide dielectric precursor solution by a coating method. As a result, by adopting the oxide dielectric precursor solution, for example, a precursor layer formation can be formed without going through pulverization of the precursor solution layer. In terms of electrical characteristics, it can be used as a raw material for oxide dielectric layers with higher reliability.

ところで、上述の酸化物誘電体の製造方法は、フォトリソグラフィー法を用いない比較的簡素な処理(例えば、インクジェット法、スクリーン印刷法、凹版/凸版印刷法、又はナノインプリント法)によって酸化物層が形成され得る。これにより、真空プロセスを用いたプロセスのような、比較的長時間及び/又は高価な設備を必要とするプロセスが不要になる。その結果、上述の各酸化物層の製造方法は、工業性又は量産性に優れる。   By the way, in the above oxide dielectric manufacturing method, an oxide layer is formed by a relatively simple process (for example, an ink jet method, a screen printing method, an intaglio / letter printing method, or a nanoimprint method) without using a photolithography method. Can be done. This eliminates the need for relatively long and / or expensive equipment such as a process using a vacuum process. As a result, the manufacturing method of each above-mentioned oxide layer is excellent in industrial property or mass productivity.

具体的な一例においては、上述の製造方法の発明において、上述の酸化物誘電体の層を形成する前に、酸素含有雰囲気中において80℃以上250℃以下で上述の前駆体層を加熱した状態で型押し加工を施すことによって、該前駆体の型押し構造が形成されることは、真空プロセスを用いたプロセスのような、比較的長時間及び/又は高価な設備を必要とするプロセスを不要にする観点から、採用し得る好適な一態様である。   In a specific example, in the invention of the manufacturing method described above, the state in which the precursor layer is heated at 80 ° C. to 250 ° C. in an oxygen-containing atmosphere before forming the oxide dielectric layer. Forming the precursor embossing structure by embossing in a process eliminates the need for relatively long and / or expensive equipment such as a process using a vacuum process. From the viewpoint of making it, this is a preferred embodiment that can be adopted.

なお、本願において、「塗布法」とは、スピンコート法、ディップコート法、バーコート法、スクリーン印刷法、及びLSMCD(Liquid Source Misted Chemical Deposition)法に代表される、CSD(Chemical Solution Deposition)法を意味する。   In the present application, the “coating method” means a CSD (Chemical Solution Deposition) method represented by a spin coating method, a dip coating method, a bar coating method, a screen printing method, and a LSMCD (Liquid Source Misted Chemical Deposition) method. Means.

また、本願において、「酸素含有雰囲気中」とは、酸素を含む雰囲気環境の中であることを意味し、通常の空気(大気)の環境を含む意味である。また、本願における「層」は、層のみならず膜をも含む概念である。逆に、本願における「膜」は、膜のみならず層をも含む概念である。   Further, in the present application, “in an oxygen-containing atmosphere” means that the atmosphere is in an atmosphere containing oxygen, and includes a normal air (atmosphere) environment. Further, the “layer” in the present application is a concept including not only a layer but also a film. Conversely, the “film” in the present application is a concept including not only a film but also a layer.

本発明の1つの酸化物誘電体の製造方法によれば、高い比誘電率に加えて十分に低い誘電損失を実現し得るBNNO酸化物(酸化物誘電体)を製造することができる。   According to one oxide dielectric manufacturing method of the present invention, a BNNO oxide (oxide dielectric) capable of realizing a sufficiently low dielectric loss in addition to a high dielectric constant can be manufactured.

また、本発明の1つの酸化物誘電体は、高い比誘電率を実現するとともに、電気特性(特に、低い誘電損失及びその誘電損失の周辺温度に対する安定性)を向上させた酸化物誘電体である。   In addition, one oxide dielectric of the present invention is an oxide dielectric that realizes a high dielectric constant and improved electrical characteristics (particularly, low dielectric loss and stability of the dielectric loss with respect to ambient temperature). is there.

また、本発明の1つの酸化物誘電体前駆体溶液は、該酸化物誘電体前駆体溶液からなる前駆体溶液層を塗布法により形成する前駆体層形成工程において、簡便、低コストであって、電気特性の面においても信頼度のより高い酸化物誘電体の層の原材料として活用され得る。   In addition, one oxide dielectric precursor solution of the present invention is simple and low-cost in a precursor layer forming step of forming a precursor solution layer comprising the oxide dielectric precursor solution by a coating method. Also, in terms of electrical characteristics, it can be utilized as a raw material for an oxide dielectric layer with higher reliability.

第1の実施形態における固体電子装置の一例である薄膜キャパシタの全体構成を示す図である。It is a figure which shows the whole structure of the thin film capacitor which is an example of the solid-state electronic device in 1st Embodiment. 第1の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor in 1st Embodiment. 第1の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor in 1st Embodiment. 第1の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor in 1st Embodiment. 第1の実施形態における薄膜キャパシタの製造方法の一過程を示す断面模式図である。It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor in 1st Embodiment. 第1の実施形態における酸化物の、(a)ニオブ(Nb)の原子数を1としたときに、ビスマス(Bi)の原子数を変動させた場合の、薄膜キャパシタの比誘電率と誘電損失(誘電正接:tanδ)との相関性、(b)ニオブ(Nb)の原子数を1としたときに、ニッケル(Ni)の原子数を変動させた場合の薄膜キャパシタの比誘電率と誘電損失(誘電正接:tanδ)との相関性を示すグラフである。The relative permittivity and dielectric loss of the thin film capacitor when the number of atoms of bismuth (Bi) is changed when the number of atoms of (a) niobium (Nb) in the oxide of the first embodiment is 1. Correlation with (dielectric loss tangent: tan δ), (b) relative dielectric constant and dielectric loss of thin film capacitor when the number of atoms of nickel (Ni) is changed when the number of atoms of niobium (Nb) is 1. It is a graph which shows the correlation with (dielectric loss tangent: tan-delta). 本実施形態の酸化物誘電体層の一例における、誘電損失(誘電正接:tanδ)の温度依存性を測定した結果を示すグラフであるIt is a graph which shows the result of having measured the temperature dependence of the dielectric loss (dielectric loss tangent: tan-delta) in an example of the oxide dielectric layer of this embodiment. 第1の実施形態の変形例における薄膜キャパシタの製造方法の一過程を示す断面模式図である。It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor in the modification of 1st Embodiment. 第1の実施形態の変形例における薄膜キャパシタの製造方法の一過程を示す断面模式図である。It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor in the modification of 1st Embodiment. 第1の実施形態の変形例における固体電子装置の一例である薄膜キャパシタの全体構成を示す図である。It is a figure which shows the whole structure of the thin film capacitor which is an example of the solid-state electronic device in the modification of 1st Embodiment. 第2の実施形態における固体電子装置の一例である積層キャパシタの全体構成を示す図である。It is a figure which shows the whole structure of the multilayer capacitor which is an example of the solid-state electronic device in 2nd Embodiment. 第2の実施形態における固体電子装置の一例である積層キャパシタの製造方法の一過程を示す断面模式図である。It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the multilayer capacitor which is an example of the solid-state electronic device in 2nd Embodiment. 第2の実施形態における固体電子装置の一例である積層キャパシタの製造方法の一過程を示す断面模式図である。It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the multilayer capacitor which is an example of the solid-state electronic device in 2nd Embodiment. 第2の実施形態における固体電子装置の一例である積層キャパシタの製造方法の一過程を示す断面模式図である。It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the multilayer capacitor which is an example of the solid-state electronic device in 2nd Embodiment. 第2の実施形態における固体電子装置の一例である積層キャパシタの製造方法の一過程を示す断面模式図である。It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the multilayer capacitor which is an example of the solid-state electronic device in 2nd Embodiment. 第2の実施形態における固体電子装置の一例である積層キャパシタの製造方法の一過程を示す断面模式図である。It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the multilayer capacitor which is an example of the solid-state electronic device in 2nd Embodiment. 第3の実施形態における固体電子装置の一例である薄膜キャパシタの全体構成を示す図である。It is a figure which shows the whole structure of the thin film capacitor which is an example of the solid-state electronic device in 3rd Embodiment. 第3の実施形態における固体電子装置の一例である薄膜キャパシタの全体構成を示す図である。It is a figure which shows the whole structure of the thin film capacitor which is an example of the solid-state electronic device in 3rd Embodiment. 第3の実施形態における固体電子装置の一例である薄膜キャパシタの製造方法の一過程を示す断面模式図である。It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor which is an example of the solid-state electronic device in 3rd Embodiment. 第3の実施形態における固体電子装置の一例である薄膜キャパシタの製造方法の一過程を示す断面模式図である。It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor which is an example of the solid-state electronic device in 3rd Embodiment. 第3の実施形態における固体電子装置の一例である薄膜キャパシタの製造方法の一過程を示す断面模式図である。It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor which is an example of the solid-state electronic device in 3rd Embodiment. 第3の実施形態における固体電子装置の一例である薄膜キャパシタの製造方法の一過程を示す断面模式図である。It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor which is an example of the solid-state electronic device in 3rd Embodiment. の第3の実施形態における固体電子装置の一例である薄膜キャパシタの製造方法の一過程を示す断面模式図である。It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor which is an example of the solid-state electronic device in 3rd Embodiment of this. 第3の実施形態における固体電子装置の一例である薄膜キャパシタの製造方法の一過程を示す断面模式図である。It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor which is an example of the solid-state electronic device in 3rd Embodiment. 第3の実施形態における前駆体層に対して型押し加工を施すことによって得られる酸化物誘電体層の、該加工後の光学顕微鏡による観察写真(平面視)である。It is an observation photograph (plan view) with an optical microscope after the processing of an oxide dielectric layer obtained by embossing a precursor layer in a third embodiment. 第3の実施形態における固体電子装置の一例である薄膜キャパシタの製造方法の一過程を示す断面模式図である。It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor which is an example of the solid-state electronic device in 3rd Embodiment. 第3の実施形態における固体電子装置の一例である薄膜キャパシタの製造方法の一過程を示す断面模式図である。It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor which is an example of the solid-state electronic device in 3rd Embodiment. 第3の実施形態における固体電子装置の一例である薄膜キャパシタの製造方法の一過程を示す断面模式図である。It is a cross-sectional schematic diagram which shows one process of the manufacturing method of the thin film capacitor which is an example of the solid-state electronic device in 3rd Embodiment. 他の実施形態の薄膜トランジスタの全体構成を示す図である。It is a figure which shows the whole structure of the thin-film transistor of other embodiment.

本発明の実施形態である固体電子装置を、添付する図面に基づいて詳細に述べる。なお、この説明に際し、全図にわたり、特に言及がない限り、共通する部分には共通する参照符号が付されている。また、図中、本実施形態の要素は必ずしも互いの縮尺を保って記載されるものではない。さらに、各図面を見やすくするために、一部の符号が省略され得る。   A solid-state electronic device according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings. In this description, common parts are denoted by common reference symbols throughout the drawings unless otherwise specified. In the drawings, elements of the present embodiment are not necessarily described with each other kept to scale. Further, some symbols may be omitted to make each drawing easier to see.

<第1の実施形態>
1.本実施形態の薄膜キャパシタの全体構成
図1は、本実施形態における固体電子装置の一例である薄膜キャパシタ100aの全体構成を示す図である。図1に示すように、薄膜キャパシタ100aは、基板10上に、基板10の側から下部電極層20、酸化物誘電体層(以下、略して「酸化物層」ともいう。以下、同じ。)30及び上部電極層40を備える。
<First Embodiment>
1. 1 is a diagram showing an overall configuration of a thin film capacitor 100a that is an example of a solid-state electronic device in the present embodiment. As shown in FIG. 1, a thin film capacitor 100 a is formed on a substrate 10 from the substrate 10 side, a lower electrode layer 20, an oxide dielectric layer (hereinafter also referred to as “oxide layer” for short). 30 and the upper electrode layer 40.

基板10は、例えば、高耐熱ガラス、SiO/Si基板、アルミナ(Al)基板、STO(SrTiO)基板、Si基板の表面上にSiO層及びTi層を介してSTO(SrTiO)層を形成した絶縁性基板、Si基板の表面上にSiO層及びTiO層をこの順序で積層した絶縁性基板、及び半導体基板(例えば、Si基板、SiC基板、Ge基板、樹脂製基板等)を含む、種々の絶縁性基材を用いることができる。なお、本実施形態の基材の例には、上述の各種の基板のほかに、樹脂性の基材(例えば、公知のフレキシブル基板)が含まれる。 The substrate 10 is, for example, a high heat resistant glass, a SiO 2 / Si substrate, an alumina (Al 2 O 3 ) substrate, an STO (SrTiO) substrate, or an STO (SrTiO) via a SiO 2 layer and a Ti layer on the surface of the Si substrate. Insulating substrate in which layers are formed, an insulating substrate in which a SiO 2 layer and a TiO X layer are laminated in this order on the surface of a Si substrate, and a semiconductor substrate (for example, a Si substrate, a SiC substrate, a Ge substrate, a resin substrate, etc. ) Can be used. In addition, the example of the base material of this embodiment includes a resinous base material (for example, a known flexible substrate) in addition to the above-described various substrates.

下部電極層20及び上部電極層40の材料としては、白金、金、銀、銅、アルミ、モリブデン、パラジウム、ルテニウム、イリジウム、タングステン、などの高融点金属、あるいはその合金等の金属材料が用いられる。   As a material of the lower electrode layer 20 and the upper electrode layer 40, a metal material such as a refractory metal such as platinum, gold, silver, copper, aluminum, molybdenum, palladium, ruthenium, iridium, tungsten, or an alloy thereof is used. .

本実施形態の酸化物誘電体の層(酸化物層30)は、前駆体溶液(「第1酸化物誘電体前駆体溶液」ともいう)を出発材とする前駆体溶液層(以下、「前駆体層」ともいう)を、酸素含有雰囲気中において加熱することによって形成される(以下、本工程による製造方法を「溶液法」ともいう)。   The oxide dielectric layer (oxide layer 30) of this embodiment is a precursor solution layer (hereinafter referred to as “precursor”) that uses a precursor solution (also referred to as “first oxide dielectric precursor solution”) as a starting material. The body layer ”is also formed by heating in an oxygen-containing atmosphere (hereinafter, the production method according to this step is also referred to as“ solution method ”).

本実施形態の前駆体溶液の溶質の例は、ビスマス(Bi)を含む前駆体、ニオブ(Nb)を含む前駆体、及びニッケル(Ni)を含む前駆体である。   Examples of the solute of the precursor solution of the present embodiment are a precursor containing bismuth (Bi), a precursor containing niobium (Nb), and a precursor containing nickel (Ni).

上述の第1酸化物誘電体前駆体溶液を出発材とする前駆体層を採用することにより、ビスマス(Bi)とニオブ(Nb)とニッケル(Ni)とからなるBiNiNbO酸化物(簡略的には、「BNNO酸化物」(但し、不可避不純物を含み得る。以下、同じ。)を含む酸化物誘電体層(酸化物層30)が得られる。   By adopting a precursor layer starting from the first oxide dielectric precursor solution described above, BiNiNbO oxide composed of bismuth (Bi), niobium (Nb) and nickel (Ni) (in short, , An oxide dielectric layer (oxide layer 30) containing “BNNO oxide” (however, inevitable impurities may be included; the same shall apply hereinafter).

なお、本実施形態は、図1に示す構造に限定されない。また、図面を簡略化するため、各電極層からの引き出し電極層のパターニングについての記載は省略する。   In addition, this embodiment is not limited to the structure shown in FIG. Further, in order to simplify the drawing, description of patterning of the extraction electrode layer from each electrode layer is omitted.

2.薄膜キャパシタ100aの製造方法
次に薄膜キャパシタ100aの製造方法を説明する。なお、本出願における温度の表示は、ヒーターの設定温度を表している。図2乃至図5は、それぞれ、薄膜キャパシタ100aの製造方法の一過程を示す断面模式図である。図2に示すように、まず、基板10上に下部電極層20が形成される。次に、下部電極層20上に酸化物層30が形成されて、その後、酸化物層30上に上部電極層40が形成される。
2. Manufacturing Method of Thin Film Capacitor 100a Next, a manufacturing method of the thin film capacitor 100a will be described. In addition, the display of the temperature in this application represents the preset temperature of a heater. 2 to 5 are cross-sectional schematic views showing one process of the method of manufacturing the thin film capacitor 100a. As shown in FIG. 2, first, the lower electrode layer 20 is formed on the substrate 10. Next, the oxide layer 30 is formed on the lower electrode layer 20, and then the upper electrode layer 40 is formed on the oxide layer 30.

(1)下部電極層の形成
図2は、下部電極層20の形成過程を示す図である。本実施形態においては、薄膜キャパシタ100aの下部電極層20が、白金(Pt)によって形成される例を説明する。下部電極層20は、公知のスパッタリング法により基板10上に白金(Pt)よりなる層(例えば、200nm厚)が形成される。
(1) Formation of Lower Electrode Layer FIG. 2 is a diagram showing a process of forming the lower electrode layer 20. In the present embodiment, an example in which the lower electrode layer 20 of the thin film capacitor 100a is formed of platinum (Pt) will be described. As the lower electrode layer 20, a layer (for example, 200 nm thick) made of platinum (Pt) is formed on the substrate 10 by a known sputtering method.

(2)絶縁層又は誘電体層としての酸化物層の形成
次に、下部電極層20上に酸化物層30が形成される。酸化物層30は、(A)前駆体層の形成及び予備焼成の工程、(B)本焼成の工程、の順で形成される。図3及び図4は、酸化物層30の形成過程を示す図である。本実施形態においては、薄膜キャパシタ100aの製造工程の酸化物層30が、パイロクロア型結晶構造の結晶相を有する、ビスマス(Bi)とニオブ(Nb)とニッケル(Ni)とからなる酸化物によって形成される例を説明する。
(2) Formation of Oxide Layer as Insulating Layer or Dielectric Layer Next, the oxide layer 30 is formed on the lower electrode layer 20. The oxide layer 30 is formed in the order of (A) formation of a precursor layer and preliminary firing, and (B) main firing. 3 and 4 are diagrams showing a process of forming the oxide layer 30. FIG. In this embodiment, the oxide layer 30 in the manufacturing process of the thin film capacitor 100a is formed of an oxide composed of bismuth (Bi), niobium (Nb), and nickel (Ni) having a crystal phase of a pyrochlore crystal structure. An example will be described.

(A)前駆体層の形成(前駆体層形成工程)及び予備焼成
図3に示すように、本実施形態の前駆体層形成工程においては、下部電極層20上に前駆体溶液層(前駆体層)30aが形成される。具体的には、下部電極層20上に、公知のスピンコーティング法により、ビスマス(Bi)を含む前駆体(前駆体Aともいう)、ニオブ(Nb)を含む前駆体(前駆体Bともいう)、及びニッケル(Ni)を含む前駆体(前駆体Cともいう)を溶質とする前駆体溶液と、ソルビタン脂肪酸エステル、ソルビタン脂肪酸エステルのポリオキシエチレンエーテル、ポリビニル系高分子、及びエチレン系高分子の群から選択される少なくとも一種の添加剤と、を混合することによって得られる前駆体溶液を出発材とする前駆体層30aが形成される。
(A) Formation of precursor layer (precursor layer forming step) and preliminary firing As shown in FIG. 3, in the precursor layer forming step of the present embodiment, a precursor solution layer (precursor) is formed on the lower electrode layer 20. Layer) 30a is formed. Specifically, a precursor containing bismuth (Bi) (also referred to as precursor A) and a precursor containing niobium (Nb) (also referred to as precursor B) on the lower electrode layer 20 by a known spin coating method. And a precursor solution containing nickel (Ni) -containing precursor (also referred to as precursor C) as a solute, sorbitan fatty acid ester, sorbitan fatty acid ester polyoxyethylene ether, polyvinyl polymer, and ethylene polymer A precursor layer 30a is formed using a precursor solution obtained by mixing at least one additive selected from the group as a starting material.

ここで、酸化物層30のための前駆体Aの例は、上述の2−エチルヘキサン酸ビスマス以外に、オクチル酸ビスマス、塩化ビスマス、硝酸ビスマス、又は各種のビスマスアルコキシド(例えば、ビスマスイソプロポキシド、ビスマスブトキシド、ビスマスエトキシド、ビスマスメトキシエトキシド)等が採用され得る。また、本実施形態における前駆体Bの例は、上述のニオブエトキシド以外に、2−エチルヘキサン酸ニオブ、オクチル酸ニオブ、塩化ニオブ、硝酸ニオブ、又は各種のニオブアルコキシド(例えば、ニオブイソプロポキシド、ニオブブトキシド、ニオブメトキシエトキシド)が採用され得る。また、本実施形態における前駆体Cの例は、上述のニッケルアセチルアセトナート二水和物以外に、酢酸ニッケル、硝酸ニッケル、塩化ニッケル、又は各種ニッケルアルコキシドが採用され得る。   Here, examples of the precursor A for the oxide layer 30 include bismuth octylate, bismuth chloride, bismuth nitrate, or various bismuth alkoxides (for example, bismuth isopropoxide) in addition to the above-described bismuth 2-ethylhexanoate. Bismuth butoxide, bismuth ethoxide, bismuth methoxyethoxide) and the like. Examples of the precursor B in this embodiment include niobium 2-ethylhexanoate, niobium octylate, niobium chloride, niobium nitrate, or various niobium alkoxides (for example, niobium isopropoxide) in addition to the niobium ethoxide described above. , Niobium butoxide, niobium methoxyethoxide) may be employed. In addition to the above-described nickel acetylacetonate dihydrate, nickel acetate, nickel nitrate, nickel chloride, or various nickel alkoxides can be adopted as an example of the precursor C in the present embodiment.

また、本実施形態の前駆体溶液の溶媒は、エタノール、プロパノール、ブタノール、2−メトキシエタノール、2−エトキシエタノール、及び2−ブトキシエタノールの群から選択される少なくとも1種のアルコール溶媒、又は酢酸、プロピオン酸、オクチル酸、及び2−エチルヘキサン酸の群から選択される少なくとも1種のカルボン酸、またはアセトン及びアセチルアセントンの群から選択される少なくとも1種のケトン類である溶媒であることが好ましい。従って、該前駆体溶液の溶媒においては、上述の2種以上のアルコール溶媒の混合溶媒、上述の2種以上のカルボン酸の混合溶媒、上述の2種以上のケトン類の混合溶媒、並びに、上述のアルコール溶媒、上述のカルボン酸の溶媒、及び上述のケトン類の溶媒の群から選択される2種類以上の混合溶媒も、採用し得る一態様である。   Moreover, the solvent of the precursor solution of this embodiment is at least one alcohol solvent selected from the group of ethanol, propanol, butanol, 2-methoxyethanol, 2-ethoxyethanol, and 2-butoxyethanol, or acetic acid, The solvent is at least one carboxylic acid selected from the group of propionic acid, octylic acid, and 2-ethylhexanoic acid, or at least one ketone selected from the group of acetone and acetyl asenton. preferable. Therefore, in the solvent of the precursor solution, a mixed solvent of the above two or more alcohol solvents, a mixed solvent of the above two or more carboxylic acids, a mixed solvent of the above two or more ketones, and the above An alcohol solvent, a solvent of the above carboxylic acid, and a mixed solvent of two or more selected from the group of the above solvents of ketones are also an embodiment that can be adopted.

なお、本実施形態の前駆体溶液は、下記の(1)に示す第1溶液と、下記の(2)に示す第2溶液と、下記の(3)に示す第3溶液とを混合することによって製造されている。
(1)2−エチルヘキサン酸ビスマスを1−ブタノールで希釈した第1溶液、又は2−エチルヘキサン酸ビスマスを2エチルヘキサン酸で希釈した第1溶液、又は2−エチルヘキサン酸ビスマスを1−ブタノールで希釈した溶液と2−エチルヘキサン酸ビスマスを2エチルヘキサン酸で希釈した溶液と、を混合した第一溶液
(2)ニオブエトキシドを1−ブタノールで希釈した第2溶液、又はニオブエトキシドを2エチルヘキサン酸で希釈した第2溶液、又は
(3)ニッケルアセチルアセトナート二水和物を1−ブタノールで希釈した溶液と、第3溶液、又はニッケルアセチルアセトナート二水和物を2エチルヘキサン酸で希釈した第3溶液、又はニッケルアセチルアセトナート二水和物を1−ブタノールで希釈した溶液とニッケルアセチルアセトナート二水和物を2エチルヘキサン酸で希釈した溶液と、を混合した第3溶液
In addition, the precursor solution of this embodiment mixes the 1st solution shown in the following (1), the 2nd solution shown in the following (2), and the 3rd solution shown in the following (3). Is manufactured by.
(1) A first solution obtained by diluting bismuth 2-ethylhexanoate with 1-butanol, or a first solution obtained by diluting bismuth 2-ethylhexanoate with 2 ethylhexanoic acid, or bismuth 2-ethylhexanoate with 1-butanol A solution obtained by diluting bismuth 2-ethylhexanoate with 2 ethylhexanoic acid and a second solution obtained by diluting niobium ethoxide with 1-butanol, or niobium ethoxide A second solution diluted with 2 ethylhexanoic acid, or (3) a solution obtained by diluting nickel acetylacetonate dihydrate with 1-butanol and a third solution or nickel acetylacetonate dihydrate with 2 ethylhexane Third solution diluted with acid or nickel acetylacetonate dihydrate diluted with 1-butanol and nickel acetyl The third solution was mixed with a solution prepared by diluting Setonato dihydrate in 2-ethylhexanoic acid, the

また、本実施形態においては、ニオブ(Nb)の原子数、ビスマス(Bi)の原子数、及びニッケル(Ni)の原子数が下記の(a1)〜(c1)に示す比率となるように前駆体溶液が調製された。
(a1)ニオブ(Nb)の原子数を1としたときに、ビスマス(Bi)の原子数が1.2以上1.9以下であり、且つニッケル(Ni)の原子数が0.25以上0.75以下
(b1)ニオブ(Nb)の原子数を1としたときに、ビスマス(Bi)の原子数が0.8以上1.2未満であり、ニッケル(Ni)の原子数が0.25以上0.75以下
(c1)ニオブ(Nb)の原子数を1としたときに、ビスマス(Bi)の原子数が0.5以上0.7未満であり、且つニッケル(Ni)の原子数が0.05以上0.25未満
Moreover, in this embodiment, it is a precursor so that the number of atoms of niobium (Nb), the number of atoms of bismuth (Bi), and the number of atoms of nickel (Ni) become the ratios shown in the following (a1) to (c1). A body solution was prepared.
(A1) When the number of atoms of niobium (Nb) is 1, the number of atoms of bismuth (Bi) is 1.2 or more and 1.9 or less, and the number of atoms of nickel (Ni) is 0.25 or more and 0 .75 or less (b1) When the number of atoms of niobium (Nb) is 1, the number of atoms of bismuth (Bi) is 0.8 or more and less than 1.2, and the number of atoms of nickel (Ni) is 0.25. 0.75 or less (c1) When the number of atoms of niobium (Nb) is 1, the number of atoms of bismuth (Bi) is 0.5 or more and less than 0.7, and the number of atoms of nickel (Ni) is 0.05 or more and less than 0.25

なお、本実施形態の前駆体溶液(第1酸化物誘電体前駆体溶液)は、本実施形態の効果を奏し得る限り、他の物質を含有することができる。   Note that the precursor solution (first oxide dielectric precursor solution) of the present embodiment can contain other substances as long as the effects of the present embodiment can be obtained.

その後、予備焼成として、酸素含有雰囲気中で所定の時間、80℃以上450℃以下の温度範囲で予備焼成を行う。なお、前述の温度範囲において予備焼成を複数回行うことも採用し得る。予備焼成では、前駆体層30a中の溶媒(代表的には、主溶媒)を十分に蒸発させるとともに、将来的な塑性変形を可能にする特性を発現させるために好ましいゲル状態(熱分解前であって有機鎖が残存している状態と考えられる)が形成される。このような状態のゲル状態を形成することは、後述する成膜工程の一手法である型押し加工法又はスクリーン印刷法による成膜をより容易にする。また、型押し加工法又はスクリーン印刷法による成膜後に、更に予備焼成を行っても良い。また、前述の観点をより確度高く実現するために、予備焼成温度は、80℃以上450℃以下が好ましい。また、前述のスピンコーティング法による前駆体層30aの形成及び予備焼成を複数回繰り返すことによって、酸化物層30の所望の厚みを得ることができる。   Thereafter, as pre-baking, pre-baking is performed in a temperature range of 80 ° C. or higher and 450 ° C. or lower for a predetermined time in an oxygen-containing atmosphere. In addition, it can also employ | adopt performing prebaking in multiple times in the above-mentioned temperature range. In the pre-firing, the solvent (typically, the main solvent) in the precursor layer 30a is sufficiently evaporated, and in order to develop characteristics that enable future plastic deformation (before thermal decomposition) Thus, it is considered that the organic chain remains). Forming such a gel state makes it easier to form a film by an embossing method or a screen printing method, which is one method of a film forming process described later. Further, preliminary baking may be further performed after the film formation by the embossing method or the screen printing method. In order to realize the above-mentioned viewpoint with higher accuracy, the pre-baking temperature is preferably 80 ° C. or higher and 450 ° C. or lower. Moreover, the desired thickness of the oxide layer 30 can be obtained by repeating the formation and preliminary baking of the precursor layer 30a by the above-described spin coating method a plurality of times.

(B)本焼成(酸化物誘電体層形成工程)
その後、本実施形態の酸化物誘電体層形成工程において、下部電極層20上に形成された前駆体溶液層(前駆体層)30aを酸素含有雰囲気中において加熱する加熱処理により、酸化物の層(酸化物誘電体層,酸化物層30)が形成される。具体的には、本焼成のための加熱工程として、前駆体層30aを、酸素雰囲気中(例えば100体積%であるが、これに限定されない)で、所定の短い時間(例えば、20分間)、600℃以上800℃以下(代表的には、750℃以下)の範囲の温度(第1温度)で加熱する加熱工程が行われる。その結果、図4に示すように、電極層上に、ビスマス(Bi)とニオブ(Nb)とニッケル(Ni)とからなる酸化物誘電体層(酸化物層30)(例えば、100nm厚)が形成される。
(B) Main firing (oxide dielectric layer forming step)
Thereafter, in the oxide dielectric layer forming step of the present embodiment, the oxide layer is formed by a heat treatment in which the precursor solution layer (precursor layer) 30a formed on the lower electrode layer 20 is heated in an oxygen-containing atmosphere. (Oxide dielectric layer, oxide layer 30) is formed. Specifically, as a heating process for the main firing, the precursor layer 30a is placed in an oxygen atmosphere (for example, but not limited to 100% by volume) for a predetermined short time (for example, 20 minutes), A heating step is performed in which heating is performed at a temperature (first temperature) in a range of 600 ° C. to 800 ° C. (typically, 750 ° C. or less). As a result, as shown in FIG. 4, an oxide dielectric layer (oxide layer 30) (eg, 100 nm thick) made of bismuth (Bi), niobium (Nb), and nickel (Ni) is formed on the electrode layer. It is formed.

なお、本実施形態のBNNO酸化物(酸化物誘電体)が、800℃以下という低い温度による加熱処理によって形成され得ることは特筆に値する。例えば、固相又は液相の出発材から酸化物層を形成するために900℃以上の加熱処理を要する場合、電子デバイスに設けられる多くの電極材料(例えば、銀)がその加熱温度に耐えられなくなるため、使用できる材料が(例えば、タングステン等に)限定されてしまうことになる。また、そのような高温処理は、例えば、いわゆる電子セラミックスの一類型である、低温同時焼成セラミックス(LTCC:Low Temperature Co-fired Ceramics)には適さなくなるという問題が生じ得る。   It should be noted that the BNNO oxide (oxide dielectric) of this embodiment can be formed by heat treatment at a low temperature of 800 ° C. or lower. For example, when heat treatment at 900 ° C. or higher is required to form an oxide layer from a solid phase or liquid phase starting material, many electrode materials (eg, silver) provided in an electronic device can withstand the heating temperature. Therefore, the material that can be used is limited (for example, to tungsten or the like). In addition, such a high temperature treatment may cause a problem that it is not suitable for low temperature co-fired ceramics (LTCC), which is a type of so-called electronic ceramics.

また、膜厚の減少に伴うリーク電流及び誘電損失の観点から言えば、酸化物層30の膜厚が30nm以上であることが好ましい。酸化物層30の膜厚が30nm未満になると、膜厚の減少に伴うリーク電流及び誘電損失の増大により、固体電子装置に適用するには、実用的ではなくなるため好ましくない。   Further, from the viewpoint of leakage current and dielectric loss accompanying the decrease in film thickness, the thickness of the oxide layer 30 is preferably 30 nm or more. If the thickness of the oxide layer 30 is less than 30 nm, it is not preferable to apply it to a solid-state electronic device due to an increase in leakage current and dielectric loss accompanying a decrease in the thickness.

(3)上部電極層の形成
次に、酸化物層30上に上部電極層40が形成される。図5は、上部電極層40の形成過程を示す図である。本実施形態においては、薄膜キャパシタ100aの上部電極層40が、白金(Pt)によって形成される例を説明する。上部電極層40は、下部電極層20と同様、公知のスパッタリング法により酸化物層30上に白金(Pt)よりなる層(例えば、150nm厚)が形成される。この上部電極層40の形成により、図1に示す薄膜キャパシタ100aが製造される。
(3) Formation of Upper Electrode Layer Next, the upper electrode layer 40 is formed on the oxide layer 30. FIG. 5 is a diagram illustrating a process of forming the upper electrode layer 40. In the present embodiment, an example in which the upper electrode layer 40 of the thin film capacitor 100a is formed of platinum (Pt) will be described. In the upper electrode layer 40, similarly to the lower electrode layer 20, a layer (for example, 150 nm thick) made of platinum (Pt) is formed on the oxide layer 30 by a known sputtering method. By forming the upper electrode layer 40, the thin film capacitor 100a shown in FIG. 1 is manufactured.

上述のとおり、本実施形態の酸化物層の製造方法を採用すれば、真空プロセスを用いることなく前駆体溶液を酸素含有雰囲気中で加熱すればよいため、従来のスパッタ法と比較して大面積化が容易になるとともに、工業性又は量産性を格段に高めることが可能となる。   As described above, if the oxide layer manufacturing method of the present embodiment is employed, the precursor solution may be heated in an oxygen-containing atmosphere without using a vacuum process, and therefore has a large area compared to the conventional sputtering method. It becomes easy to make it easier, and it becomes possible to remarkably improve industrial property or mass productivity.

<薄膜キャパシタ100aの各種特性評価>
ところで、本実施形態の薄膜キャパシタ100aについては、少なくとも800℃以下(より好ましくは、700℃以下)で加熱処理することによって得られる酸化物層30が、パイロクロア型結晶構造の結晶相からなる酸化物を含んでいることが明らかとなった。なお、本実施形態の酸化物層30は、微結晶相を含み得る。
<Various characteristic evaluation of the thin film capacitor 100a>
By the way, in the thin film capacitor 100a of this embodiment, the oxide layer 30 obtained by heat treatment at least at 800 ° C. or lower (more preferably at 700 ° C. or lower) is an oxide composed of a crystal phase having a pyrochlore crystal structure. It became clear that it included. Note that the oxide layer 30 of the present embodiment may include a microcrystalline phase.

本発明者らは、ビスマス(Bi)とニオブ(Nb)とニッケル(Ni)とからなる本実施形態の酸化物層30がパイロクロア型結晶構造を有しているという分析結果を得ている。酸化物層30がパイロクロア型結晶構造の結晶相を有することによって、薄膜キャパシタの誘電体層、積層キャパシタにおける誘電体層、あるいは他の各種の固体電子装置(例えば、半導体装置又は微小電気機械システム)の絶縁層としての良好な誘電特性(特に、非常に低い誘電損失)につながり得る。   The inventors have obtained an analysis result that the oxide layer 30 of this embodiment made of bismuth (Bi), niobium (Nb), and nickel (Ni) has a pyrochlore crystal structure. Since the oxide layer 30 has a crystal phase having a pyrochlore crystal structure, the dielectric layer of the thin film capacitor, the dielectric layer of the multilayer capacitor, or other various solid-state electronic devices (for example, semiconductor devices or microelectromechanical systems) Can lead to good dielectric properties (especially very low dielectric loss) as an insulating layer.

なお、これまでに知られているパイロクロア型結晶構造を有する誘電体の例として、ビスマス(Bi)とニオブ(Nb)と亜鉛(Zn)とからなる酸化物が知られているが、本発明者らは、ビスマス(Bi)とニオブ(Nb)とニッケル(Ni)とからなる本実施形態の酸化物層30がパイロクロア型結晶構造を有しているという分析結果を得ている。酸化物層30がパイロクロア型結晶構造の結晶相を有することによって、薄膜キャパシタの誘電体層、積層キャパシタにおける誘電体層、あるいは他の各種の固体電子装置(例えば、半導体装置又は微小電気機械システム)の絶縁層としての良好な誘電特性(特に、低い誘電損失及びその誘電損失の周辺温度に対する安定性)につながり得る。   As an example of a dielectric having a pyrochlore crystal structure known so far, an oxide composed of bismuth (Bi), niobium (Nb), and zinc (Zn) is known. Have obtained an analysis result that the oxide layer 30 of this embodiment made of bismuth (Bi), niobium (Nb), and nickel (Ni) has a pyrochlore crystal structure. Since the oxide layer 30 has a crystal phase having a pyrochlore crystal structure, the dielectric layer of the thin film capacitor, the dielectric layer of the multilayer capacitor, or other various solid-state electronic devices (for example, semiconductor devices or microelectromechanical systems) Can lead to good dielectric properties (especially low dielectric loss and stability of the dielectric loss against ambient temperature) as an insulating layer.

以下に、本実施形態の薄膜キャパシタ100aが、良好な電気特性を有していることを確認することができた実験結果について説明する。   Below, the experimental result which has confirmed that the thin film capacitor 100a of this embodiment has a favorable electrical property is demonstrated.

<誘電損失(誘電正接:tanδ)及び比誘電率の測定結果>
図6は、本焼成と、その後のポスト・アニーリング(post-annealing)処理(例えば、600℃以上800℃以下(代表的には、750℃以下)で約20分間)とが行われた後、ビスマス(Bi):ニオブ(Nb):ニッケル(Ni)の比率を変動させた5つの試料について、比誘電率と、誘電損失(誘電正接:tanδ)の値との相関性を示すグラフである。なお、図6(a)は、ニオブ(Nb)の原子数を1としたときに、ビスマス(Bi)の原子数を変動させた場合の、薄膜キャパシタ100aの比誘電率と誘電損失(誘電正接:tanδ)の値である。また、図6(b)は、ニオブ(Nb)の原子数を1としたときに、ニッケル(Ni)の原子数を変動させた場合の、薄膜キャパシタ100aの比誘電率と誘電損失(誘電正接:tanδ)の値である。また、図6(a)及び図6(b)のいずにおいても、黒塗りの四角が誘電損失(誘電正接:tanδ)の値を示し、輪郭のみの四角が誘電損失(誘電正接:tanδ)の値を示している。
<Measurement results of dielectric loss (dielectric loss tangent: tan δ) and relative dielectric constant>
FIG. 6 shows that after the main baking and the subsequent post-annealing treatment (for example, 600 ° C. or higher and 800 ° C. or lower (typically 750 ° C. or lower) for about 20 minutes), It is a graph which shows correlation with the relative dielectric constant and the value of dielectric loss (dielectric loss tangent: tan-delta) about five samples which changed the ratio of bismuth (Bi): niobium (Nb): nickel (Ni). 6A shows the relative permittivity and dielectric loss (dielectric loss tangent) of the thin film capacitor 100a when the number of atoms of bismuth (Bi) is changed when the number of atoms of niobium (Nb) is 1. FIG. : Tan δ). FIG. 6B shows the relative dielectric constant and dielectric loss (dielectric loss tangent) of the thin film capacitor 100a when the number of nickel (Ni) atoms is varied, assuming that the number of niobium (Nb) atoms is one. : Tan δ). In both FIG. 6A and FIG. 6B, the black square indicates the value of dielectric loss (dielectric loss tangent: tan δ), and the square with only the outline indicates dielectric loss (dielectric loss tangent: tan δ). The value of is shown.

また、比誘電率は、下部電極層と上部電極層の間に0.1Vの電圧、1kHzの交流電圧を印加することにより測定した。この測定には東陽テクニカ社製、1260−SYS型広帯域誘電率測定システムを用いた。また、誘電損失(誘電正接:tanδ)は、室温(約25℃)において、下部電極層と上部電極層の間に0.1Vの電圧、1kHzの交流電圧を印加することにより測定した。この測定には、東陽テクニカ社製、1260−SYS型広帯域誘電率測定システムを用いた。   The relative dielectric constant was measured by applying a voltage of 0.1 V and an AC voltage of 1 kHz between the lower electrode layer and the upper electrode layer. For this measurement, a 1260-SYS type broadband dielectric constant measurement system manufactured by Toyo Corporation was used. The dielectric loss (dielectric loss tangent: tan δ) was measured by applying a voltage of 0.1 V and an alternating voltage of 1 kHz between the lower electrode layer and the upper electrode layer at room temperature (about 25 ° C.). For this measurement, a 1260-SYS type broadband dielectric constant measurement system manufactured by Toyo Corporation was used.

図6(a)及び図6(b)に示された結果から、本発明者らは、下記の(a2)に示された数値範囲に含まれる酸化物層(酸化物誘電体層)を備えた薄膜キャパシタ100aが、高い比誘電率(代表的には、125以上、より狭義には130以上)に加えて十分に低い誘電損失(代表的には、tanδ=0.003以下、より狭義には、0.003未満)を実現し得ることを見出した。より具体的には、下記の(a2)に示された数値範囲であれば、薄膜キャパシタ100aが、例えば上述の非特許文献1又は2と比較して顕著な技術的優位性を有していることを確認することができる。
(a2)ニオブ(Nb)の原子数を1としたときに、ビスマス(Bi)の原子数が1.2以上1.9以下、且つニッケル(Ni)の原子数が0.25以上0.75以下
From the results shown in FIGS. 6A and 6B, the present inventors have an oxide layer (oxide dielectric layer) included in the numerical range shown in the following (a2). The thin film capacitor 100a has a sufficiently low dielectric loss (typically tan δ = 0.003 or less, more narrowly) in addition to a high relative dielectric constant (typically 125 or more, more narrowly 130 or more). Was found to be less than 0.003). More specifically, within the numerical range shown in (a2) below, the thin film capacitor 100a has a significant technical advantage compared to, for example, Non-Patent Document 1 or 2 described above. I can confirm that.
(A2) When the number of atoms of niobium (Nb) is 1, the number of atoms of bismuth (Bi) is 1.2 or more and 1.9 or less, and the number of atoms of nickel (Ni) is 0.25 or more and 0.75. Less than

さらに本発明者らが分析と検討を重ねた結果、薄膜キャパシタ100aが、下記の(b2)に示された数値範囲に含まれる酸化物層(酸化物誘電体層)を備えることにより、十分に低い誘電損失を有する、電気特性に優れた薄膜キャパシタを実現し得ることを併せて見出した。
(b2)ニオブ(Nb)の原子数を1としたときに、ビスマス(Bi)の原子数が0.8以上1.2未満、ニッケル(Ni)の原子数が0.25以上0.75以下、且つ25℃における比誘電率が135超
Furthermore, as a result of repeated analysis and examination by the inventors, the thin film capacitor 100a is sufficiently provided with an oxide layer (oxide dielectric layer) included in the numerical range shown in the following (b2). It was also found that a thin film capacitor having a low dielectric loss and excellent electrical characteristics can be realized.
(B2) When the number of atoms of niobium (Nb) is 1, the number of atoms of bismuth (Bi) is 0.8 or more and less than 1.2, and the number of atoms of nickel (Ni) is 0.25 or more and 0.75 or less. And the relative dielectric constant at 25 ° C. exceeds 135.

なお、上述の(b2)の数値範囲に関しては、特に図6(a)に示すように、該数値範囲内であっても、比誘電率が135超を実現し得るBNNO酸化物の存在が確認されたことに基づくものである。   In addition, regarding the numerical range of (b2) described above, as shown in FIG. 6 (a) in particular, the presence of BNNO oxide capable of realizing a relative dielectric constant exceeding 135 was confirmed even within this numerical range. It is based on what was done.

また、本発明者らが上述とは異なる視点で分析した結果、薄膜キャパシタ100aが、下記の(c2)に示された数値範囲に含まれる酸化物誘電体層を備えることにより、ビスマス(Bi)の含有量が非常に少ない場合であっても、ある程度の高い比誘電率と低い誘電損失とを同時に実現し得ることを見出した。なお、地殻埋蔵量の少ないビスマス(Bi)の含有量を低減させることにより、長期的に安定的な生産が期待できるという利点が得られることは特筆に値する。
(c2)ニオブ(Nb)の原子数を1としたときに、ビスマス(Bi)の原子数が0.5以上0.7未満であり、且つニッケル(Ni)の原子数が0.05以上0.25未満
Further, as a result of analysis by the present inventors from a viewpoint different from the above, the thin film capacitor 100a includes an oxide dielectric layer included in the numerical range shown in the following (c2), whereby bismuth (Bi). It has been found that even if the content of is extremely small, a certain degree of high relative dielectric constant and low dielectric loss can be realized simultaneously. In addition, it is worthy of special note that by reducing the content of bismuth (Bi) having a small amount of crustal reserve, an advantage that stable production can be expected in the long term can be obtained.
(C2) When the number of niobium (Nb) atoms is 1, the number of bismuth (Bi) atoms is 0.5 or more and less than 0.7, and the number of nickel (Ni) atoms is 0.05 or more and 0. Less than 25

ところで、図6(a)及び図6(b)に示された全ての結果は、本実施形態の溶液法を採用することによって、比較的低温(代表的には、800℃以下)で、短時間(代表的は、1時間未満)の加熱処理によって得られた酸化物誘電体層から得られていることは特筆に値する。なお、本実施形態においては本焼成時間とポストアニール処理時間とを合算しても、加熱時間は約40分という短い時間であった。従って、上述の(a)〜(c)に示された数値範囲に含まれていない結果であっても、短時間の加熱処理によって形成され得る酸化物誘電体層は、例えば上述の非特許文献1又は2と比較して顕著な技術的優位性を有していることは明らかである。   By the way, all the results shown in FIGS. 6A and 6B are obtained at a relatively low temperature (typically 800 ° C. or lower) and short by adopting the solution method of this embodiment. It is worthy of special mention that it is obtained from an oxide dielectric layer obtained by heat treatment for a time (typically less than 1 hour). In the present embodiment, even if the main firing time and the post-annealing time are added together, the heating time is as short as about 40 minutes. Therefore, even if the result is not included in the numerical ranges shown in the above (a) to (c), the oxide dielectric layer that can be formed by a short heat treatment is, for example, the above-mentioned non-patent document. It is clear that it has a significant technical advantage compared to 1 or 2.

<誘電損失(誘電正接:tanδ)の温度依存性の測定結果>
図7は、本実施形態の酸化物層(酸化物誘電体層)の一例である、Bi1.65Nb0.75Ni1.5のBNNO酸化物における、誘電損失(誘電正接:tanδ)の温度依存性を測定した結果を示すグラフである。なお、横軸の「温度」は、測定環境(雰囲気)の温度を意味する。なお、該温度は、測定対象とした試料の温度とも実質的に一致する。
<Measurement result of temperature dependence of dielectric loss (dielectric loss tangent: tan δ)>
FIG. 7 shows dielectric loss (dielectric loss tangent: tan δ) in a BNNO oxide of Bi 1.65 Nb 0.75 Ni 1.5 O 7 , which is an example of the oxide layer (oxide dielectric layer) of this embodiment. It is a graph which shows the result of having measured the temperature dependence of (). The “temperature” on the horizontal axis means the temperature of the measurement environment (atmosphere). The temperature substantially matches the temperature of the sample to be measured.

図7に示すように、測定環境の温度(よって、BNNO酸化物の温度)が室温から100℃超の温度範囲において、誘電正接の値が、0.001未満(0.0005以下)という低い値であるとともに、略一定であることが明らかとなった。また、このような傾向が、他の組成比を有する本実施形態のBNNO酸化物においても見られることが分かった。従って、本実施形態のBNNO酸化物は、優れた電気特性(特に、低い誘電損失)を広い温度範囲において実現し得ることは、特筆すべき点であると言える。   As shown in FIG. 7, the value of the dielectric loss tangent is a low value of less than 0.001 (0.0005 or less) when the temperature of the measurement environment (and hence the temperature of the BNNO oxide) is in the temperature range from room temperature to over 100 ° C. It became clear that it was almost constant. Moreover, it turned out that such a tendency is seen also in the BNNO oxide of this embodiment which has another composition ratio. Therefore, it can be said that the BNNO oxide of this embodiment can realize excellent electrical characteristics (particularly, low dielectric loss) in a wide temperature range.

上述のとおり、本実施形態のビスマス(Bi)とニオブ(Nb)とニッケル(Ni)とからなる酸化物(酸化物層30)は、高い比誘電率を保持しつつ、低い誘電損失の値を実現し得る。従って、各種の固体電子装置(例えば、キャパシタ、半導体装置、又は微小電気機械システム、あるいは、高周波フィルタ、パッチアンテナ、及びRCLのうち少なくとも2つを含む複合デバイス)に適用することが特に好ましいことが確認された。   As described above, the oxide (oxide layer 30) made of bismuth (Bi), niobium (Nb), and nickel (Ni) according to the present embodiment has a low dielectric loss value while maintaining a high relative dielectric constant. It can be realized. Therefore, it is particularly preferable to apply to various solid-state electronic devices (for example, a capacitor, a semiconductor device, or a microelectromechanical system, or a composite device including at least two of a high-frequency filter, a patch antenna, and an RCL). confirmed.

<第1の実施形態の変形例>
本実施形態においては、第1の実施形態における前駆体溶液の代わりに、第1の実施形態における前駆体溶液とある特定の添加剤とを混合することによって得られる前駆体溶液(「第2酸化物誘電体前駆体溶液」ともいう)が採用された点を除いて、第1の実施形態と同様である。例えば、本実施形態においては、基板10、下部電極層20及び上部電極層40、及びそれらの材料は、第1の実施形態において採用された各電極層及びそれらの材料と同じである。従って、第1の実施形態と重複する説明は省略され得る。
<Modification of First Embodiment>
In this embodiment, instead of the precursor solution in the first embodiment, a precursor solution obtained by mixing the precursor solution in the first embodiment and a specific additive (“second oxidation”). This is the same as in the first embodiment except that a “dielectric precursor solution” is also adopted. For example, in the present embodiment, the substrate 10, the lower electrode layer 20, the upper electrode layer 40, and their materials are the same as the electrode layers and their materials employed in the first embodiment. Therefore, the description which overlaps with 1st Embodiment may be abbreviate | omitted.

図10は、本変形例における固体電子装置の一例である薄膜キャパシタ100bの全体構成を示す図である。また、図8及び図9は、それぞれ、薄膜キャパシタ100bの製造方法の一過程を示す断面模式図である。   FIG. 10 is a diagram showing an overall configuration of a thin film capacitor 100b which is an example of a solid-state electronic device in the present modification. 8 and 9 are schematic cross-sectional views showing one process of the method for manufacturing the thin film capacitor 100b.

第1の実施形態と同様に、基板10上に下部電極層20が形成される。続いて、図8に示すように塗布法によって前駆体溶液層(以下、「前駆体層」ともいう)30bが形成された後、図9に示すように本変形例の酸化物誘電体の層(酸化物層30x)が形成される。酸化物層30xは、前駆体溶液とある特定の添加剤とを混合することによって得られる前駆体溶液(「第2酸化物誘電体前駆体溶液」ともいう)を出発材とする前駆体層30bを、酸素含有雰囲気中において加熱する方法(溶液法)によって形成される。   Similar to the first embodiment, the lower electrode layer 20 is formed on the substrate 10. Then, after a precursor solution layer (hereinafter also referred to as “precursor layer”) 30b is formed by a coating method as shown in FIG. 8, the oxide dielectric layer of this variation is formed as shown in FIG. (Oxide layer 30x) is formed. The oxide layer 30x is a precursor layer 30b starting from a precursor solution (also referred to as a “second oxide dielectric precursor solution”) obtained by mixing a precursor solution and a specific additive. Is formed by a method (solution method) of heating in an oxygen-containing atmosphere.

本変形例の第2酸化物誘電体前駆体溶液の溶質の例は、第1の実施形態の溶質の例と同じである。なお、本変形例の前駆体溶液には、さらに添加剤が加えられている。本変形例の添加剤は、界面活性剤及び/又は高分子である。より具体的には、該添加剤は、ソルビタン脂肪酸エステル、ソルビタン脂肪酸エステルのポリオキシエチレンエーテル、ポリビニル系高分子、及びエチレン系高分子の群から選択される少なくとも一種である。   The example of the solute of the second oxide dielectric precursor solution of the present modification is the same as the example of the solute of the first embodiment. An additive is further added to the precursor solution of this modification. The additive of this modification is a surfactant and / or a polymer. More specifically, the additive is at least one selected from the group consisting of sorbitan fatty acid ester, polyoxyethylene ether of sorbitan fatty acid ester, polyvinyl polymer, and ethylene polymer.

なお、本実施形態の第2酸化物誘電体前駆体溶液が含有する、本変形例の添加剤として採用し得る材料の具体例は、次のとおりである。なお、該添加剤は、下記の各例に限定されない。下記の各例と同等の材料も、本実施形態に適用され得る。   In addition, the specific example of the material which can employ | adopt as an additive of this modification which the 2nd oxide dielectric precursor solution of this embodiment contains is as follows. The additive is not limited to the following examples. Materials equivalent to the following examples can also be applied to this embodiment.

まず、本変形例の「ソルビタン脂肪酸エステル、ソルビタン脂肪酸エステルのポリオキシエチレンエーテル」の代表的な例は、ポリオキシエチレンソルビタンモノステアラート(Polyoxyethylene Sorbitan Monostearate)、ポリオキシエチレンソルビタントリオレアート(Polyoxyethylene Sorbitan Trioleate)である。   First, representative examples of “Sorbitan fatty acid ester, polyoxyethylene ether of sorbitan fatty acid ester” in this modification are Polyoxyethylene Sorbitan Monostearate, Polyoxyethylene Sorbitan Trioleate (Polyoxyethylene Sorbitan Trioleate) ).

次に、本変形例の「ポリビニル系高分子」の具体例は、ポリビニルピロリドン、ポリビニルピロリドン、(ポリビニルピロリドン/ビニルアセテート)コポリマー、ポリビニルアルコール、ポリビニルフェノール、ポリアクリルアミド、ポリメチルメタクリレート、ポリビニルメチルエーテル、ポリビニルホルムアミド、ポリビニルアセトアミド、また、これらを含むコポリマーである。   Next, specific examples of the “polyvinyl polymer” of this modification are polyvinyl pyrrolidone, polyvinyl pyrrolidone, (polyvinyl pyrrolidone / vinyl acetate) copolymer, polyvinyl alcohol, polyvinyl phenol, polyacrylamide, polymethyl methacrylate, polyvinyl methyl ether, Polyvinyl formamide, polyvinyl acetamide, and copolymers containing these.

また、本変形例の「エチレン系高分子」の具体例は、ポリエチレン、ポリエチレングリコール、あるいは、ポリエチレン及び/又はポリエチレングリコールと50モル%以下の他のコモノマーとの共重合体である。なお、ポリエチレンについては、高圧法、中低圧法のいずれの製法によって製造されたポリエチレンも用いることができる。   In addition, specific examples of the “ethylene polymer” in this modification are polyethylene, polyethylene glycol, or a copolymer of polyethylene and / or polyethylene glycol and other comonomer of 50 mol% or less. In addition, about polyethylene, the polyethylene manufactured by any manufacturing method of a high pressure method and a medium-low pressure method can also be used.

ところで、本変形例の前駆体溶液(第2酸化物誘電体前駆体溶液)が、上述のソルビタン脂肪酸エステルの例の1種と、上述のビニル基を有する高分子の例の1種とを、添加剤としていずれも含有することは、塗布法を用いて一度の塗布によってより厚い前駆体層30b(ひいては、後述する酸化物層30x)を割れの生じ難い状態となるように形成することができるため、好適な一態様である。   By the way, the precursor solution of the present modification (second oxide dielectric precursor solution) includes one type of the above-described example of sorbitan fatty acid ester and one type of the above-described polymer having a vinyl group. Inclusion of any of the additives can form the thicker precursor layer 30b (and hence the oxide layer 30x described later) in a state in which cracking is unlikely to occur by a single coating using a coating method. Therefore, this is a preferred embodiment.

また、第2酸化物誘電体前駆体溶液が含有し得る添加剤の量は、可溶の範囲では特に限定されない。ただし、塗布法により製膜するときの膜の膜厚の均一性を制御する観点から言えば、質量比において、前駆体溶液を100としたときに、該添加剤が1以上30以下であることが好ましく、該添加剤が2以上20以下であることがより好ましい。   Further, the amount of the additive that can be contained in the second oxide dielectric precursor solution is not particularly limited as long as it is soluble. However, from the viewpoint of controlling the uniformity of the film thickness when the film is formed by the coating method, the additive is 1 to 30 in terms of mass ratio when the precursor solution is 100. It is more preferable that the additive is 2 or more and 20 or less.

加えて、本実施形態の前駆体溶液(第2酸化物誘電体前駆体溶液)は、本実施形態の効果を奏し得る限り、他の物質を含有することができる。   In addition, the precursor solution (second oxide dielectric precursor solution) of the present embodiment can contain other substances as long as the effects of the present embodiment can be obtained.

上述の第2酸化物誘電体前駆体溶液を出発材とする前駆体層を用いて、第1の実施形態の酸化物層30と同様の製造方法を採用することにより、ビスマス(Bi)とニオブ(Nb)とニッケル(Ni)とからなるBNNO酸化物(但し、不可避不純物を含み得る。以下、同じ。)を含む酸化物誘電体層(酸化物層30x)が得られる。なお、酸化物層30xは、比較的厚い膜厚(例えば、100nm超、より狭義には、150nm以上、さらに狭義には170nm以上)であっても割れが生じ難いという特筆すべき性質を備えている。   By employing the same manufacturing method as that of the oxide layer 30 of the first embodiment using the precursor layer starting from the second oxide dielectric precursor solution described above, bismuth (Bi) and niobium are used. As a result, an oxide dielectric layer (oxide layer 30x) including a BNNO oxide composed of (Nb) and nickel (Ni) (however, inevitable impurities may be included; the same shall apply hereinafter) is obtained. Note that the oxide layer 30x has a notable characteristic that cracking hardly occurs even when the oxide layer 30x is relatively thick (for example, more than 100 nm, more narrowly, 150 nm or more, and more narrowly, 170 nm or more). Yes.

その後、酸化物層30x上に上部電極層40が形成される。本変形例においても、第1の実施形態と同様に、上部電極層40が、白金(Pt)によって形成される。この上部電極層40の形成により、図10に示す薄膜キャパシタ100bが製造される。   Thereafter, the upper electrode layer 40 is formed on the oxide layer 30x. Also in this modification, the upper electrode layer 40 is formed of platinum (Pt) as in the first embodiment. By forming the upper electrode layer 40, the thin film capacitor 100b shown in FIG. 10 is manufactured.

<酸化物層の割れの有無に関する評価>
本発明者らは、最終的に製造される酸化物層30xの割れの有無を評価するために、次の実験を行った。
<Evaluation on presence or absence of cracks in oxide layer>
The present inventors conducted the following experiment in order to evaluate the presence or absence of cracks in the finally produced oxide layer 30x.

具体的には、まず、上述の酸化物層30xを形成するときに、塗布法を用いて、一度の塗布によって第2酸化物誘電体前駆体溶液の層を形成する。その後、本焼成が行われる。この実験例においては、本焼成後の厚さとして60nm超600nm以下の膜を形成する。   Specifically, first, when the oxide layer 30x is formed, a layer of the second oxide dielectric precursor solution is formed by a single coating using a coating method. Thereafter, main firing is performed. In this experimental example, a film having a thickness of more than 60 nm and 600 nm or less is formed after the main baking.

一方、比較例として、本変形例において示した添加剤が全く混合されていない、第1の実施形態の前駆体溶液を用いて、酸化物層30の製造方法と同様の方法を用いて60nm超200nm以下の厚さの酸化物層を製造した。   On the other hand, as a comparative example, using the precursor solution of the first embodiment in which the additive shown in this modification is not mixed at all, a method similar to the method for manufacturing the oxide layer 30 is used to exceed 60 nm. An oxide layer having a thickness of 200 nm or less was produced.

その結果、本変形例の酸化物層(酸化物誘電体層)については、100nm超600nm以下(より狭義には、150nm超600nm以下、さらに狭義には、200nm超400nm以下)の厚さの酸化物層が形成された場合であっても、割れが視認されなかった。一方、比較例については、100nm超の厚さにおいては、酸化物層30xの場合よりも高い確率で割れが視認された。   As a result, the oxide layer (oxide dielectric layer) of this modification has an oxide thickness of more than 100 nm and less than 600 nm (more narrowly, more than 150 nm and less than 600 nm, and more narrowly more than 200 nm and less than 400 nm). Even when the physical layer was formed, no cracks were visually recognized. On the other hand, in the comparative example, cracks were visually recognized with a higher probability than in the case of the oxide layer 30x when the thickness exceeded 100 nm.

詳細なメカニズムは未だ不明ではあるが、本発明者らは、第2酸化物誘電体前駆体溶液中の、本変形例において挙げた添加剤によって、本焼成後の酸化物層30xにおける応力集中が生じ難くなった、又は応力が緩和されたためであると分析している。   Although the detailed mechanism is still unknown, the present inventors have caused stress concentration in the oxide layer 30x after the main firing by the additives mentioned in the present modification in the second oxide dielectric precursor solution. It is analyzed that it is difficult to occur or the stress is relaxed.

また、例えば、一度の塗布によって、割れが生じ難く(割れの抑制ないし防止)、かつ260nmを超える厚さを得ようとする場合(厚膜化の容易性)は、上述のソルビタン脂肪酸エステルの例及び上述のソルビタン脂肪酸エステルのポリオキシエチレンエーテルの例の群から選択される少なくとも1種と、上述のポリビニル系高分子の例及び上述のエチレン系高分子の例の群から選択される少なくとも1種とが、添加剤としていずれも混合されることが好ましい。   Further, for example, when it is difficult to cause cracking by one coating (suppression or prevention of cracking) and a thickness exceeding 260 nm is desired (easiness of thickening), examples of the sorbitan fatty acid ester described above And at least one selected from the group of examples of polyoxyethylene ethers of the above-mentioned sorbitan fatty acid esters, and at least one selected from the group of examples of the above-mentioned polyvinyl polymers and examples of the above-mentioned ethylene polymers Are preferably mixed as additives.

また、本発明者らによる調査の結果、ソルビタン脂肪酸エステルのポリオキシエチレンエーテルの例の1種を添加剤として採用した方が、ビニル基を有する高分子の例の1種を添加剤として採用した場合に比べて、割れをより確度高く防止ないし抑制し得ることが確認された。他方、ビニル基を有する高分子の例の1種を添加剤として採用した方が、ソルビタン脂肪酸エステルのポリオキシエチレンエーテルの例の1種を添加剤として採用した場合に比べて、厚膜化を実現し易いことが確認された。従って、ビニル基を有する高分子とソルビタン脂肪酸エステルのポリオキシエチレンエーテルとは、いずれも、割れの抑制ないし防止と、厚膜化との両方の効果を発揮し得るが、ソルビタン脂肪酸エステルのポリオキシエチレンエーテルは、主として割れの抑制ないし防止に寄与し、ビニル基を有する高分子は、主として厚膜化の容易化に寄与すると言える。   In addition, as a result of investigations by the present inventors, one of examples of polyoxyethylene ethers of sorbitan fatty acid esters was employed as an additive, and one of examples of polymers having a vinyl group was employed as an additive. It was confirmed that cracking can be prevented or suppressed more accurately than in the case. On the other hand, when one type of polymer having a vinyl group is used as an additive, the film thickness is increased compared to the case where one type of polyoxyethylene ether of a sorbitan fatty acid ester is used as an additive. It was confirmed that it was easy to realize. Accordingly, both the polymer having a vinyl group and the polyoxyethylene ether of sorbitan fatty acid ester can exert both effects of suppressing or preventing cracking and increasing the film thickness. It can be said that ethylene ether mainly contributes to suppression or prevention of cracks, and a polymer having a vinyl group mainly contributes to facilitation of thickening.

以上述べたとおり、本変形例によれば、膜が割れる現象を確度高く抑制ないし防止し得る厚膜を実現した酸化物誘電体、及びその酸化物誘電体を備えた固体電子装置(例えば、キャパシタ、半導体装置、又は微小電気機械システム)を提供することができる。   As described above, according to this modification, an oxide dielectric that realizes a thick film that can highly reliably suppress or prevent the phenomenon of film breakage, and a solid-state electronic device (for example, a capacitor) including the oxide dielectric , A semiconductor device, or a microelectromechanical system).

<第2の実施形態>
本実施形態においては、固体電子装置の一例である積層キャパシタ200について説明する。なお、積層キャパシタ200の少なくとも一部の層がスクリーン印刷法によって形成される。また、本実施形態における積層キャパシタ200を形成する材料のうち、ビスマス(Bi)とニオブ(Nb)とニッケル(Ni)とからなる酸化物は、第1の実施形態の酸化物層30又は第1の実施形態の変形例の酸化物層30xと同じである。従って、第1の実施形態及びその変形例と重複する説明は省略され得る。
<Second Embodiment>
In the present embodiment, a multilayer capacitor 200 that is an example of a solid-state electronic device will be described. Note that at least a part of the multilayer capacitor 200 is formed by a screen printing method. Of the materials forming the multilayer capacitor 200 in the present embodiment, the oxide composed of bismuth (Bi), niobium (Nb), and nickel (Ni) is the oxide layer 30 or the first in the first embodiment. This is the same as the oxide layer 30x in the modification of the embodiment. Therefore, the description which overlaps with 1st Embodiment and its modification example may be abbreviate | omitted.

[積層キャパシタ200の構造]
図11は、本実施形態における積層キャパシタ200の構造を示す断面模式図である。図11に示すように、本実施形態の積層キャパシタ200は、計5層の電極層と計4層の誘電体層とが交互に積層された構造を一部に備えている。また、電極層と誘電体層とが交互に積層されていない部分では、下層側の電極層(例えば、第1段目の電極層220a)と上層側の電極層(例えば、第5段目の電極層220e)とが電気的に接続するように、各電極層が形成されている。なお、各電極層220a,220b,220c,220d,220eの材料ないし組成、及び各誘電体層である酸化物層230a,230b,230c,230dの材料ないし組成は、後述する本実施形態の積層キャパシタ200の製造方法の説明の中で開示される。なお、本実施形態においては、第1の実施形態のBNNO酸化物を代表させて説明するが、下記の製造方法が第1の実施形態の変形例において示されるBNNO酸化物に適用され、該BNNO酸化物によって第1の実施形態BNNO酸化物に代替し得ることは、当業者であれば十分に理解することができる。
[Structure of multilayer capacitor 200]
FIG. 11 is a schematic cross-sectional view showing the structure of the multilayer capacitor 200 in the present embodiment. As shown in FIG. 11, the multilayer capacitor 200 of the present embodiment partially includes a structure in which a total of five electrode layers and a total of four dielectric layers are alternately stacked. Further, in a portion where the electrode layers and the dielectric layers are not alternately stacked, the lower electrode layer (for example, the first-stage electrode layer 220a) and the upper electrode layer (for example, the fifth-stage electrode layer) Each electrode layer is formed so as to be electrically connected to the electrode layer 220e). The material or composition of each electrode layer 220a, 220b, 220c, 220d, 220e, and the material or composition of each of the oxide layers 230a, 230b, 230c, 230d, which are dielectric layers, are described in the multilayer capacitor of this embodiment described later. It is disclosed in the description of 200 manufacturing methods. In this embodiment, the BNNO oxide of the first embodiment will be described as a representative. However, the following manufacturing method is applied to the BNNO oxide shown in the modification of the first embodiment, and the BNNO oxide is used. One skilled in the art can fully appreciate that oxides can replace the first embodiment BNNO oxide.

図12乃至図16は、積層キャパシタ200の製造方法の一過程を示す断面模式図である。なお、図12、図13、図14、図15、及び図16は、説明の便宜のため、図11に示す積層キャパシタ200の一部の構造を抜き出して表したものである。また、本出願における温度の表示は、ヒーターの設定温度を表している。   12 to 16 are schematic cross-sectional views illustrating one process of the method for manufacturing the multilayer capacitor 200. 12, FIG. 13, FIG. 14, FIG. 15, and FIG. 16 show a part of the structure of the multilayer capacitor 200 shown in FIG. 11 for convenience of explanation. Moreover, the display of the temperature in this application represents the preset temperature of the heater.

(1)第1段目の電極層220aの形成
本実施形態では、まず、図12に示すように、第1の実施形態と同様に、基板10上に、スクリーン印刷法により、ランタン(La)を含む前駆体及びニッケル(Ni)を含む前駆体を溶質とする前駆体溶液(電極層用前駆体溶液という。以下、第1段目乃至第5段目の電極層用前駆体の溶液に対して同じ。)を出発材とする電極層用前駆体層221aを形成する。その後、予備焼成として、約20分間、80℃以上450℃以下に加熱する。なお、この予備焼成は、酸素含有雰囲気で行われる。
(1) Formation of First Stage Electrode Layer 220a In this embodiment, as shown in FIG. 12, first, as in the first embodiment, lanthanum (La) is formed on the substrate 10 by screen printing. A precursor solution containing a precursor containing nickel and a precursor containing nickel (Ni) as a solute (hereinafter referred to as an electrode layer precursor solution. The electrode layer precursor layer 221a is used as a starting material. Then, it heats to 80 degreeC or more and 450 degrees C or less for about 20 minutes as preliminary baking. This pre-baking is performed in an oxygen-containing atmosphere.

なお、この予備焼成により、電極層用前駆体層221a中の溶媒(代表的には、主溶媒)を十分に蒸発させるとともに、将来的な塑性変形を可能にする特性を発現させるために好ましいゲル状態(熱分解前であって有機鎖が残存している状態と考えられる)を形成することができる。前述の観点をより確度高く実現する観点から言えば、予備焼成温度は、80℃以上450℃以下が好ましい。その結果、層厚が約2μm〜約3μmの第1段目の電極層用前駆体層221aが形成される。なお、第1段目の電極層220aに限らず、後述する各層のスクリーン印刷においても、公知の材料(エチルセルロース等)を用いることによってスクリーン印刷性(粘度等)を調整することも、適宜採用され得る。   In addition, the pre-baked gel is preferable for sufficiently evaporating the solvent (typically, the main solvent) in the electrode layer precursor layer 221a and exhibiting characteristics that enable future plastic deformation. A state (presumed to be a state in which organic chains remain before thermal decomposition) can be formed. From the viewpoint of realizing the above-mentioned viewpoint with higher accuracy, the pre-baking temperature is preferably 80 ° C. or higher and 450 ° C. or lower. As a result, a first electrode layer precursor layer 221a having a layer thickness of about 2 μm to about 3 μm is formed. It should be noted that not only the first-stage electrode layer 220a but also screen printing of each layer to be described later, adjusting the screen printability (viscosity, etc.) by using a known material (ethylcellulose, etc.) is appropriately employed. obtain.

その後、本焼成として、第1段目の電極層用前駆体層221aを、酸素雰囲気中、約15分間、580℃に加熱することにより、図13に示すように、基板10上に、ランタン(La)とニッケル(Ni)とからなる第1段目の電極層用酸化物層(但し、不可避不純物を含み得る。以下、同じ。また、単に「第1段目の電極層」ともいう。)220aが形成される。また、ランタン(La)とニッケル(Ni)とからなる電極用酸化物層(第1段目の電極用酸化物層のみならず、その他の電極用酸化物層を含む)は、LNO層とも呼ばれる。   Thereafter, as the main baking, the first-layer electrode layer precursor layer 221a is heated to 580 ° C. for about 15 minutes in an oxygen atmosphere, so that lanthanum ( First-stage electrode layer oxide layer made of La) and nickel (Ni) (however, inevitable impurities may be included. The same applies hereinafter. Also referred to simply as “first-stage electrode layer”) 220a is formed. An electrode oxide layer (including not only the first-stage electrode oxide layer but also other electrode oxide layers) made of lanthanum (La) and nickel (Ni) is also called an LNO layer. .

また、本実施形態における第1段目の電極層220aのためのランタン(La)を含む前駆体の例は、酢酸ランタンである。その他の例として、硝酸ランタン、塩化ランタン、又は各種のランタンアルコキシド(例えば、ランタンイソプロポキシド、ランタンブトキシド、ランタンエトキシド、ランタンメトキシエトキシド)が採用され得る。また、本実施形態における第1段目の電極層220aのためのニッケル(Ni)を含む前駆体の例は、酢酸ニッケルである。その他の例として、硝酸ニッケル、塩化ニッケル、又は各種のニッケルアルコキシド(例えば、ニッケルイソプロポキシド、ニッケルブトキシド、ニッケルエトキシド、ニッケルメトキシエトキシド)が採用され得る。   An example of a precursor containing lanthanum (La) for the first-stage electrode layer 220a in the present embodiment is lanthanum acetate. As other examples, lanthanum nitrate, lanthanum chloride, or various lanthanum alkoxides (for example, lanthanum isopropoxide, lanthanum butoxide, lanthanum ethoxide, lanthanum methoxyethoxide) may be employed. An example of a precursor containing nickel (Ni) for the first-stage electrode layer 220a in the present embodiment is nickel acetate. As other examples, nickel nitrate, nickel chloride, or various nickel alkoxides (for example, nickel isopropoxide, nickel butoxide, nickel ethoxide, nickel methoxyethoxide) may be employed.

加えて、本実施形態では、ランタン(La)とニッケル(Ni)とからなる第1段目の電極層220aが採用されているが、第1段目の電極層220aはこの組成に限定されない。例えば、アンチモン(Sb)と錫(Sn)とからなる第1段目の電極層(但し、不可避不純物を含み得る。以下、同じ。)を採用することもできる。その場合、アンチモン(Sb)を含む前駆体の例として、酢酸アンチモン、硝酸アンチモン、塩化アンチモン、又は各種のアンチモンアルコキシド(例えば、アンチモンイソプロポキシド、アンチモンブトキシド、アンチモンエトキシド、アンチモンメトキシエトキシド)が採用され得る。また、錫(Sn)を含む前駆体の例として、酢酸錫、硝酸錫、塩化錫、又は各種の錫アルコキシド(例えば、錫イソプロポキシド、錫ブトキシド、錫エトキシド、錫メトキシエトキシド)が採用され得る。また、インジウム(In)と錫(Sn)とからなる酸化物(但し、不可避不純物を含み得る。以下、同じ。)を採用することもできる。その場合、インジウム(In)を含む前駆体の例は、酢酸インジウム、硝酸インジウム、塩化インジウム、又は各種のインジウムアルコキシド(例えば、インジウムイソプロポキシド、インジウムブトキシド、インジウムエトキシド、インジウムメトキシエトキシド)が採用され得る。また、錫(Sn)を含む前駆体の例は、前述の例と同じである。   In addition, in the present embodiment, the first-stage electrode layer 220a made of lanthanum (La) and nickel (Ni) is employed, but the first-stage electrode layer 220a is not limited to this composition. For example, a first-stage electrode layer (however, inevitable impurities may be included; the same applies hereinafter) made of antimony (Sb) and tin (Sn) can also be employed. In this case, examples of the precursor containing antimony (Sb) include antimony acetate, antimony nitrate, antimony chloride, or various antimony alkoxides (for example, antimony isopropoxide, antimony butoxide, antimony ethoxide, antimony methoxyethoxide). Can be employed. Examples of the precursor containing tin (Sn) include tin acetate, tin nitrate, tin chloride, or various tin alkoxides (eg, tin isopropoxide, tin butoxide, tin ethoxide, tin methoxyethoxide). obtain. Alternatively, an oxide composed of indium (In) and tin (Sn) (however, inevitable impurities may be included; the same applies hereinafter) can also be employed. In that case, examples of the precursor containing indium (In) include indium acetate, indium nitrate, indium chloride, or various indium alkoxides (for example, indium isopropoxide, indium butoxide, indium ethoxide, indium methoxyethoxide). Can be employed. Moreover, the example of the precursor containing tin (Sn) is the same as the above-mentioned example.

(2)第1段目の誘電体層(酸化物層)230aの形成
その後、図14に示すように、基板10及び第1段目の電極層220a上に、スクリーン印刷法により、ビスマス(Bi)を含む前駆体、ニオブ(Nb)を含む前駆体、及びニッケル(Ni)を含む前駆体を溶質とする前駆体溶液から形成される前駆体溶液層からなる、パターニングされた前駆体層を形成する。その後、予備焼成として、約20分間、80℃以上450℃以下に加熱する。なお、この予備焼成は、酸素含有雰囲気で行われる。
(2) Formation of first-stage dielectric layer (oxide layer) 230a Thereafter, as shown in FIG. 14, bismuth (Bi) is formed on the substrate 10 and the first-stage electrode layer 220a by screen printing. ), A precursor containing niobium (Nb), and a precursor solution layer formed from a precursor solution having a precursor containing nickel (Ni) as a solute, a patterned precursor layer is formed. To do. Then, it heats to 80 degreeC or more and 450 degrees C or less for about 20 minutes as preliminary baking. This pre-baking is performed in an oxygen-containing atmosphere.

また、この予備焼成により、前駆体層中の溶媒(代表的には、主溶媒)を十分に蒸発させるとともに、将来的な塑性変形を可能にする特性を発現させるために好ましいゲル状態(熱分解前であって有機鎖が残存している状態と考えられる)を形成することができる。前述の観点をより確度高く実現する観点から言えば、予備焼成温度は、80℃以上250℃以下が好ましい。本実施形態では、誘電体層である酸化物層230aの十分な厚み(例えば、約2μm〜約3μm)を得るために、前述のスクリーン印刷法による前駆体層の形成と予備焼成が行われる。   In addition, the pre-baking allows the solvent (typically, the main solvent) in the precursor layer to evaporate sufficiently, and at the same time favorably develops a gel state (thermal decomposition) to develop characteristics that enable plastic deformation. It is considered that the organic chain remains in the front). From the viewpoint of realizing the above-mentioned viewpoint with higher accuracy, the pre-baking temperature is preferably 80 ° C. or higher and 250 ° C. or lower. In this embodiment, in order to obtain a sufficient thickness (for example, about 2 μm to about 3 μm) of the oxide layer 230a that is a dielectric layer, the precursor layer is formed and pre-fired by the above-described screen printing method.

その後、本焼成のための加熱工程として、酸化物層230aの前駆体層を、酸素雰囲気中、所定時間(例えば、約20分間)、750℃で加熱することにより、図14に示すように、基板10及び第1段目の電極層220a上に、ビスマス(Bi)とニオブ(Nb)とニッケル(Ni)とからなるパターニングされた酸化物の層(酸化物層230a)が形成される。ここで、前述の条件の下で本焼成を行うことにより、又は本焼成及び第1の実施形態に示されたポストアニール処理を行うことにより、高い比誘電率を保持しつつ、極めて低い誘電損失の値を実現し得る酸化物層230aを製造することが可能となる。   Thereafter, as a heating step for the main firing, the precursor layer of the oxide layer 230a is heated at 750 ° C. in an oxygen atmosphere for a predetermined time (for example, about 20 minutes), as shown in FIG. A patterned oxide layer (oxide layer 230a) made of bismuth (Bi), niobium (Nb), and nickel (Ni) is formed on the substrate 10 and the first electrode layer 220a. Here, by performing the main baking under the above-described conditions, or by performing the main baking and the post-annealing treatment shown in the first embodiment, extremely low dielectric loss while maintaining a high relative dielectric constant. It is possible to manufacture the oxide layer 230a that can realize the above value.

(3)第2段目以降の電極層及び誘電体層の形成
その後は、これまでに説明した電極層(第1段目の電極層220a)及び誘電体層である酸化物層230aの製造工程を用いて、スクリーン印刷法によってパターニングされた電極層及び誘電体層が交互に積層される。
(3) Formation of second and subsequent electrode layers and dielectric layer Thereafter, the manufacturing process of the electrode layer (first electrode layer 220a) and the oxide layer 230a which is the dielectric layer described so far , Electrode layers and dielectric layers patterned by a screen printing method are alternately stacked.

具体的には、第1段目の酸化物層230aがパターニングされた後、酸化物層230a及び第1段目の電極層220a上に、スクリーン印刷法によってパターニングされた第2段目の電極層用前駆体層が、第1段目の電極層用前駆体層221aと同様に形成される。その後、図15に示すように、パターニングされた第2段目の電極層220bが形成される。   Specifically, after the first-stage oxide layer 230a is patterned, the second-stage electrode layer patterned by the screen printing method on the oxide layer 230a and the first-stage electrode layer 220a. The precursor layer for forming is formed in the same manner as the first-layer electrode layer precursor layer 221a. Thereafter, as shown in FIG. 15, a patterned second-stage electrode layer 220b is formed.

さらにその後、図16に示すように、第2段目の電極層220b及び第1段目の誘電体層である酸化物層230a上に、スクリーン印刷法によって、パターニングされた第2段目の誘電体層である230bが形成される。   Further, as shown in FIG. 16, the second-stage dielectric layer patterned by screen printing on the second-stage electrode layer 220b and the first-stage dielectric layer 230a. A body layer 230b is formed.

このように、スクリーン印刷法によって、交互にパターニングされた電極層及び誘電体層を積層することにより、最終的に、図11に示すような積層キャパシタ200が製造される。   In this way, by laminating alternately patterned electrode layers and dielectric layers by screen printing, a multilayer capacitor 200 as shown in FIG. 11 is finally manufactured.

上述のとおり、本実施形態の積層キャパシタ200は、各電極層及び各誘電体層(酸化物層)が、いずれも金属酸化物によって形成されている点は特筆すべきである。加えて、本実施形態では、各電極層及び各誘電体層(酸化物層)いずれも各種の前駆体溶液を酸素含有雰囲気中で加熱することによって形成されているため、従来の方法と比較して大面積化が容易になるとともに、工業性ないし量産性が格段に高められる。   As described above, the multilayer capacitor 200 of this embodiment is notable for the fact that each electrode layer and each dielectric layer (oxide layer) are each formed of a metal oxide. In addition, in this embodiment, since each electrode layer and each dielectric layer (oxide layer) are formed by heating various precursor solutions in an oxygen-containing atmosphere, compared with the conventional method. Therefore, the area can be easily increased, and the industrial property or mass productivity can be remarkably improved.

なお、本出願の内容を知ることにより、上述の各電極層及び各誘電体層(酸化物層)の形成工程をさらに交互に繰り返し行うことによって上方に積み重ねることができることは、当業者であれば理解できるであろう。   It is to be understood by those skilled in the art that, by knowing the contents of the present application, the above-described electrode layer and dielectric layer (oxide layer) formation steps can be repeated in an alternating manner so as to be stacked upward. You can understand.

<第3の実施形態>
1.本実施形態の薄膜キャパシタの全体構成
本実施形態においては、固体電子装置の一例である薄膜キャパシタの全ての層の形成過程において型押し加工が施される。本実施形態における固体電子装置の一例である薄膜キャパシタ300の全体構成は、図17に示されている。本実施形態では、下部電極層、酸化物層、及び上部電極層が、型押し加工を施されていること以外は第1の実施形態と同じである。従って、第1の実施形態と重複する説明は省略する。
<Third Embodiment>
1. Overall Configuration of Thin Film Capacitor of this Embodiment In this embodiment, embossing is performed in the formation process of all layers of a thin film capacitor that is an example of a solid-state electronic device. The overall configuration of a thin film capacitor 300, which is an example of a solid-state electronic device in the present embodiment, is shown in FIG. In the present embodiment, the lower electrode layer, the oxide layer, and the upper electrode layer are the same as those in the first embodiment except that the embossing process is performed. Therefore, the description which overlaps with 1st Embodiment is abbreviate | omitted.

図17に示すように、本実施形態の薄膜キャパシタ300は、第1の実施形態又はその変形例と同様に、基板10上に形成されている。また、薄膜キャパシタ300は、基板10の側から下部電極層320、ビスマス(Bi)とニオブ(Nb)とニッケル(Ni)とからなる酸化物から構成される酸化物層330(但し、不可避不純物を含み得る。以下、同じ。)、及び上部電極層340を備える。   As shown in FIG. 17, the thin film capacitor 300 of this embodiment is formed on the substrate 10 as in the first embodiment or its modification. The thin film capacitor 300 includes a lower electrode layer 320 from the substrate 10 side, and an oxide layer 330 made of an oxide of bismuth (Bi), niobium (Nb), and nickel (Ni) (provided that inevitable impurities are added). The same applies to the following), and an upper electrode layer 340.

2.薄膜キャパシタ300の製造工程
次に、薄膜キャパシタ300の製造方法を説明する。図18乃至図23、及び図26乃至図28は、それぞれ、薄膜キャパシタ300の製造方法の一過程を示す断面模式図である。薄膜キャパシタ300の製造に際しては、まず、基板10上に型押し加工が施された下部電極層320が形成される。次に、下部電極層320上に型押し加工が施された酸化物層330が形成される。その後、酸化物層330上に型押し加工が施された上部電極層340が形成される。薄膜キャパシタ300の製造工程においても、第1の実施形態又はその変形例と重複する説明は省略する。
2. Manufacturing Process of Thin Film Capacitor 300 Next, a manufacturing method of the thin film capacitor 300 will be described. FIGS. 18 to 23 and FIGS. 26 to 28 are cross-sectional schematic views showing one process of the method of manufacturing the thin film capacitor 300, respectively. In manufacturing the thin film capacitor 300, first, the lower electrode layer 320 that has been embossed is formed on the substrate 10. Next, an oxide layer 330 that has been embossed is formed on the lower electrode layer 320. Thereafter, an upper electrode layer 340 that is embossed on the oxide layer 330 is formed. Also in the manufacturing process of the thin film capacitor 300, the description which overlaps with 1st Embodiment or its modification is abbreviate | omitted.

(1)下部電極層の形成
本実施形態においては、薄膜キャパシタ300の下部電極層320が、ランタン(La)とニッケル(Ni)とからなる導電用酸化物層によって形成される例を説明する。下部電極層320は、(A)前駆体層の形成及び予備焼成の工程、(B)型押し加工の工程、(C)本焼成の工程の順で形成される。
(1) Formation of Lower Electrode Layer In this embodiment, an example in which the lower electrode layer 320 of the thin film capacitor 300 is formed of a conductive oxide layer made of lanthanum (La) and nickel (Ni) will be described. The lower electrode layer 320 is formed in the order of (A) formation of a precursor layer and preliminary baking, (B) stamping process, and (C) main baking process.

(A)前駆体層の形成及び予備焼成の工程
初めに、基板10上に、公知のスピンコーティング法により、ランタン(La)を含む前駆体及びニッケル(Ni)を含む前駆体を溶質とする下部電極層用前駆体溶液を出発材とする下部電極層用前駆体層320aが形成される。
(A) Precursor layer formation and pre-baking step First, a lower part having a lanthanum (La) -containing precursor and nickel (Ni) -containing precursor as solutes on the substrate 10 by a known spin coating method. A lower electrode layer precursor layer 320a is formed using the electrode layer precursor solution as a starting material.

その後、予備焼成として、酸素含有雰囲気中で所定の時間、下部電極層用前駆体層320aを80℃以上250℃以下の温度範囲で加熱する。また、前述のスピンコーティング法による下部電極層用前駆体層320aの形成及び予備焼成を複数回繰り返すことによって、下部電極層320の所望の厚みを得ることができる。   Thereafter, as preliminary firing, the lower electrode layer precursor layer 320a is heated in a temperature range of 80 ° C. or higher and 250 ° C. or lower for a predetermined time in an oxygen-containing atmosphere. Moreover, the desired thickness of the lower electrode layer 320 can be obtained by repeating the formation and preliminary baking of the lower electrode layer precursor layer 320a by the spin coating method described above a plurality of times.

(B)型押し加工
次に、下部電極層用前駆体層320aのパターニングを行うために、図18に示すように、80℃以上300℃以下の範囲内で加熱した状態で、下部電極層用型M1を用いて、0.1MPa以上40MPa以下の圧力で型押し加工が施される。型押し加工における加熱方法の例は、チャンバー、オーブン等により、所定の温度雰囲気の状態にする方法、基板を載置する基台を下部からヒーターにより加熱する方法、あるいは、予め80℃以上300℃以下に加熱した型を用いて型押し加工が施される方法等である。この場合、基台を下部からヒーターにより加熱する方法と、予め80℃以上300℃以下に加熱した型を用いる方法とを併用することが、加工性の面でより好ましい。
(B) Embossing Next, in order to perform patterning of the precursor layer 320a for the lower electrode layer, as shown in FIG. 18, in the state heated within the range of 80 ° C. or higher and 300 ° C. or lower, Using the mold M1, embossing is performed at a pressure of 0.1 MPa to 40 MPa. Examples of the heating method in the embossing process include a method of bringing the substrate into a predetermined temperature atmosphere by using a chamber, an oven, or the like, a method of heating the base on which the substrate is placed from below, or a temperature of 80 ° C. or more and 300 ° C. The following is a method of embossing using a heated mold. In this case, it is more preferable in terms of workability to use in combination the method of heating the base with a heater from the bottom and the method of using a mold heated in advance to 80 ° C. or more and 300 ° C. or less.

なお、上述の型の加熱温度を80℃以上300℃以下としたのは、以下の理由による。型押し加工時の加熱温度が80℃未満である場合には、下部電極層用前駆体層320aの温度が低下することに起因して下部電極層用前駆体層320aの塑性変形能力が低下することになるため、型押し構造の成型時の成型の実現性、又は成型後の信頼性又は安定性が乏しくなる。また、型押し加工時の加熱温度が300℃を超える場合には、塑性変形能の根源である有機鎖の分解(酸化熱分解)が進むため、塑性変形能力が低下するからである。さらに、前述の観点から言えば、下部電極層用前駆体層320aを、型押し加工の際、100℃以上250℃以下の範囲内で加熱することは、さらに好ましい一態様である。   The reason why the heating temperature of the mold is set to 80 ° C. or more and 300 ° C. or less is as follows. When the heating temperature during the embossing process is lower than 80 ° C., the plastic deformation ability of the lower electrode layer precursor layer 320a is reduced due to the lower temperature of the lower electrode layer precursor layer 320a. Therefore, the feasibility of molding at the time of molding the embossed structure, or the reliability or stability after molding becomes poor. Further, when the heating temperature during the stamping process exceeds 300 ° C., the decomposition (oxidative thermal decomposition) of the organic chain, which is the source of the plastic deformability, proceeds, so that the plastic deformability decreases. Furthermore, from the above viewpoint, it is a more preferable aspect that the precursor layer 320a for the lower electrode layer is heated within a range of 100 ° C. or more and 250 ° C. or less during the embossing process.

また、型押し加工における圧力は、0.1MPa以上40MPa以下の範囲内の圧力であれば、下部電極層用前駆体層320aが型の表面形状に追随して変形するようになり、所望の型押し構造を高い精度で形成することが可能となる。また、型押し加工が施される際に印加する圧力を0.1MPa以上40MPa以下(特に、20MPa以下)という低い圧力範囲に設定する。その結果、型押し加工が施される際に型が損傷し難くなるとともに、大面積化にも有利となる。   Further, if the pressure in the die pressing process is a pressure in the range of 0.1 MPa to 40 MPa, the lower electrode layer precursor layer 320a is deformed following the surface shape of the die, and a desired die The push structure can be formed with high accuracy. In addition, the pressure applied when embossing is performed is set to a low pressure range of 0.1 MPa to 40 MPa (particularly, 20 MPa or less). As a result, it is difficult for the mold to be damaged when the stamping process is performed, and it is advantageous for increasing the area.

その後、下部電極層用前駆体層320aを全面エッチングする。その結果、図19に示すように、下部電極層に対応する領域以外の領域から下部電極層用前駆体層320aを完全に除去する(下部電極層用前駆体層320aの全面に対するエッチング工程)。   Thereafter, the entire lower electrode layer precursor layer 320a is etched. As a result, as shown in FIG. 19, the lower electrode layer precursor layer 320a is completely removed from the region other than the region corresponding to the lower electrode layer (etching process for the entire surface of the lower electrode layer precursor layer 320a).

また、上述の型押し加工において、予め、型押し面が接触することになる各前駆体層の表面に対する離型処理及び/又はその型の型押し面に対する離型処理を施しておき、その後、各前駆体層に対して型押し加工が施されることが好ましい。そのような処理を施すことにより、各前駆体層と型との間の摩擦力を低減することができるため、各前駆体層に対してより一層精度良く型押し加工が施されることが可能となる。なお、離型処理に用いることができる離型剤としては、界面活性剤(例えば、フッ素系界面活性剤、シリコン系界面活性剤、ノニオン系界面活性剤等)、フッ素含有ダイヤモンドライクカーボン等を例示することができる。   Further, in the above-described embossing process, in advance, a mold release treatment for the surface of each precursor layer that will be brought into contact with the stamping surface and / or a mold release treatment for the die pressing surface of the mold is performed. It is preferable that an embossing process is performed on each precursor layer. By applying such treatment, the frictional force between each precursor layer and the mold can be reduced, so that each precursor layer can be embossed with higher accuracy. It becomes. Examples of the release agent that can be used for the release treatment include surfactants (for example, fluorine surfactants, silicon surfactants, nonionic surfactants, etc.), fluorine-containing diamond-like carbon, and the like. can do.

(C)本焼成
次に、下部電極層用前駆体層320aに対して大気中で本焼成を行う。本焼成の際の加熱温度は、550℃以上650℃以下である。その結果、図20に示すように、基板10上に、ランタン(La)とニッケル(Ni)とからなる下部電極層320(但し、不可避不純物を含み得る。以下、同じ。)が形成される。
(C) Main baking Next, main baking is performed in air | atmosphere with respect to the precursor layer 320a for lower electrode layers. The heating temperature during the main baking is not less than 550 ° C. and not more than 650 ° C. As a result, as shown in FIG. 20, a lower electrode layer 320 (however, inevitable impurities may be included. The same applies hereinafter) made of lanthanum (La) and nickel (Ni) is formed on the substrate 10.

(2)誘電体層となる酸化物層の形成
次に、下部電極層320上に誘電体層となる酸化物層330を形成する。酸化物層330は、(A)前駆体層の形成及び予備焼成の工程、(B)型押し加工の工程、(C)本焼成の工程の順で形成される。図21乃至図24は、酸化物層330の形成過程を示す図である。
(2) Formation of Oxide Layer that Becomes Dielectric Layer Next, an oxide layer 330 that becomes a dielectric layer is formed on the lower electrode layer 320. The oxide layer 330 is formed in the order of (A) precursor layer formation and preliminary firing step, (B) embossing step, and (C) main firing step. 21 to 24 are views showing a process of forming the oxide layer 330. FIG.

(A)ビスマス(Bi)とニオブ(Nb)とニッケル(Ni)からなる酸化物の前駆体層の形成及び予備焼成
図21に示すように、基板10及びパターニングされた下部電極層320上に、第1の実施形態又はその変形例と同様に、下記の前駆体溶液層の層からなる、前駆体層330aを形成する。
(A) Formation and pre-baking of oxide precursor layer made of bismuth (Bi), niobium (Nb) and nickel (Ni) As shown in FIG. 21, on the substrate 10 and the patterned lower electrode layer 320, Similarly to the first embodiment or the modification thereof, a precursor layer 330a composed of the following precursor solution layers is formed.

具体的には、本実施形態の誘電体層のための前駆体溶液は、ビスマス(Bi)を含む前駆体、ニオブ(Nb)を含む前駆体、及びニッケル(Ni)を含む前駆体を溶質とする前駆体溶液である。   Specifically, the precursor solution for the dielectric layer of this embodiment includes a precursor containing bismuth (Bi), a precursor containing niobium (Nb), and a precursor containing nickel (Ni) as a solute. A precursor solution.

その後、本実施形態においては、酸素含有雰囲気中で、80℃以上250℃以下に加熱した状態で予備焼成を行う。なお、本発明者らの研究によれば、本実施形態においては、前駆体層330aを80℃以上250℃以下の範囲内で加熱することにより、前駆体層330aの塑性変形能力が高くなるとともに、溶媒(代表的には、主溶媒)を十分に除去できることが明らかとなった。   Thereafter, in the present embodiment, preliminary firing is performed in an oxygen-containing atmosphere while being heated to 80 ° C. or higher and 250 ° C. or lower. According to the study by the present inventors, in this embodiment, the precursor layer 330a is heated within the range of 80 ° C. or higher and 250 ° C. or lower, so that the plastic deformation capability of the precursor layer 330a is increased. It was revealed that the solvent (typically, the main solvent) can be sufficiently removed.

(B)型押し加工
本実施形態においては、図22に示すように、予備焼成のみを行った前駆体層330aに対して、型押し加工が施される。具体的には、酸化物層のパターニングを行うため、80℃以上250℃以下に加熱した状態で、誘電体層用型M2を用いて、0.1MPa以上40MPa以下の圧力で型押し加工が施される。
(B) Embossing process In this embodiment, as shown in FIG. 22, an embossing process is performed with respect to the precursor layer 330a which performed only preliminary baking. Specifically, in order to perform patterning of the oxide layer, embossing is performed at a pressure of 0.1 MPa or more and 40 MPa or less using the dielectric layer mold M2 while being heated to 80 ° C. or more and 250 ° C. or less. Is done.

その後、前駆体層330aを全面エッチングする。その結果、図23に示すように、酸化物層330に対応する領域以外の領域から前駆体層330aを完全に除去する(前駆体層330aの全面に対するエッチング工程)。なお、本実施形態の前駆体層330aのエッチング工程は、真空プロセスを用いることのないウェットエッチング技術を用いて行われたが、プラズマを用いた、いわゆるドライエッチング技術によってエッチングされることを妨げない。   Thereafter, the entire surface of the precursor layer 330a is etched. As a result, as shown in FIG. 23, the precursor layer 330a is completely removed from regions other than the region corresponding to the oxide layer 330 (etching process for the entire surface of the precursor layer 330a). In addition, although the etching process of the precursor layer 330a of this embodiment was performed using the wet etching technique which does not use a vacuum process, it does not prevent etching using what is called dry etching technique using plasma. .

(C)本焼成
その後、第1の実施形態及びその変形例の酸化物30と同様に、前駆体層330aを本焼成する。そして、必要に応じて、追加的に、第1の実施形態に示されたポストアニール処理を行う。その結果、図24に示すように、下部電極層320上に、誘電体層となる酸化物層(酸化物誘電体層)330が形成される。本焼成のための加熱工程として、前駆体層330aを、酸素雰囲気中、所定時間(例えば、約20分間)、600℃以上800℃以下で加熱する。
(C) Main baking Thereafter, the precursor layer 330a is main-fired in the same manner as the oxide 30 of the first embodiment and its modification. And if necessary, the post-annealing process shown in the first embodiment is additionally performed. As a result, as shown in FIG. 24, an oxide layer (oxide dielectric layer) 330 to be a dielectric layer is formed on the lower electrode layer 320. As a heating step for the main firing, the precursor layer 330a is heated in an oxygen atmosphere for a predetermined time (for example, about 20 minutes) at 600 ° C. or higher and 800 ° C. or lower.

ここで、前述の条件の下で本焼成を行うことにより、又は本焼成及び第1の実施形態に示されたポストアニール処理を行うことにより、高い比誘電率を保持しつつ、極めて低い誘電損失の値を実現し得る酸化物層330を製造し得る。   Here, by performing the main baking under the above-described conditions, or by performing the main baking and the post-annealing treatment shown in the first embodiment, extremely low dielectric loss while maintaining a high relative dielectric constant. An oxide layer 330 that can achieve this value can be manufactured.

なお、前駆体層330aの全面に対するエッチング工程を本焼成後に行うことも可能であるが、前述のように、型押し工程と本焼成の工程との間に、前駆体層を全体的にエッチングする工程が含まれることは、より好ましい一態様である。これは、各前駆体層を本焼成した後にエッチングするよりも容易に、不要な領域の前駆体層を除去することが可能なためである。   Although the etching process for the entire surface of the precursor layer 330a can be performed after the main baking, as described above, the precursor layer is entirely etched between the embossing process and the main baking process. It is a more preferable aspect that the process is included. This is because the precursor layers in unnecessary regions can be removed more easily than etching after each precursor layer is subjected to main firing.

<型押し加工における酸化物誘電体層の形状評価>
ここで、本発明者らは本実施形態の前駆体層330aを、加熱した状態で型押し加工を施すことによって得られる酸化物誘電体の成形性及び寸法精度について調べた。
<Evaluation of shape of oxide dielectric layer in stamping>
Here, the present inventors investigated the moldability and dimensional accuracy of the oxide dielectric obtained by embossing the precursor layer 330a of the present embodiment in a heated state.

図25は、本実施形態の前駆体層330aに対して型押し加工を施すことによって得られる酸化物層(酸化物誘電体層)の、該加工後(750℃による本焼成後)の光学顕微鏡による観察写真(平面視)である。図25における「P」は、型押し加工が施されることによって形成されたBNNO酸化物層の複数種類(15μm幅、及び25μm幅)の幅の例を示している。   FIG. 25 shows an optical microscope of an oxide layer (oxide dielectric layer) obtained by embossing the precursor layer 330a of the present embodiment after the processing (after the main firing at 750 ° C.). It is an observation photograph (plan view) by. “P” in FIG. 25 indicates an example of the widths of a plurality of types (15 μm width and 25 μm width) of the BNNO oxide layer formed by the embossing process.

その結果、図25に示すように、本実施形態の型押し加工が施された酸化物誘電体層(BNNO酸化物層)は、成形性及び寸法精度に優れていることが確認された。   As a result, as shown in FIG. 25, it was confirmed that the oxide dielectric layer (BNNO oxide layer) subjected to the embossing process of this embodiment is excellent in formability and dimensional accuracy.

(3)上部電極層の形成
その後、酸化物層330上に、下部電極層320と同様に、公知のスピンコーティング法により、ランタン(La)を含む前駆体及びニッケル(Ni)を含む前駆体を溶質とする前駆体溶液を出発材とする上部電極層用前駆体層340aが形成される。その後、上部電極層用前駆体層340aに対して酸素含有雰囲気中において80℃以上250℃以下の温度範囲で加熱して予備焼成を行う。
(3) Formation of upper electrode layer Thereafter, a precursor containing lanthanum (La) and a precursor containing nickel (Ni) are formed on the oxide layer 330 in the same manner as the lower electrode layer 320 by a known spin coating method. A precursor layer 340a for the upper electrode layer is formed using a precursor solution as a solute as a starting material. Thereafter, preliminary firing is performed by heating the precursor layer 340a for the upper electrode layer in an oxygen-containing atmosphere in a temperature range of 80 ° C. to 250 ° C.

続いて、図26に示すように、予備焼成が行われた上部電極層用前駆体層340aのパターニングを行うため、上部電極層用前駆体層340aを80℃以上300℃以下に加熱した状態で、上部電極層用型M3を用いて、上部電極層用前駆体層340aに対して0.1MPa以上40MPa以下の圧力で型押し加工が施される。その後、上部電極層用前駆体層340aを全面エッチングすることにより、図27に示すように、上部電極層340に対応する領域以外の領域から上部電極層用前駆体層340aを完全に除去する。   Subsequently, as shown in FIG. 26, in order to perform the patterning of the precursor layer 340a for the upper electrode layer that has been pre-baked, the precursor layer 340a for the upper electrode layer is heated to 80 ° C. or higher and 300 ° C. or lower. Using the upper electrode layer mold M3, the upper electrode layer precursor layer 340a is embossed at a pressure of 0.1 MPa to 40 MPa. Thereafter, the entire upper electrode layer precursor layer 340a is etched to completely remove the upper electrode layer precursor layer 340a from the region other than the region corresponding to the upper electrode layer 340, as shown in FIG.

さらにその後、図28に示すように、本焼成として、酸素雰囲気中で、上部電極層用前駆体層340aを、所定の時間、520℃乃至600℃に加熱することにより、酸化物層330上に、ランタン(La)とニッケル(Ni)とからなる上部電極層340(但し、不可避不純物を含み得る。以下、同じ。)が形成される。   Then, as shown in FIG. 28, as the main firing, the upper electrode layer precursor layer 340a is heated to 520 ° C. to 600 ° C. for a predetermined time in an oxygen atmosphere, thereby being formed on the oxide layer 330. An upper electrode layer 340 made of lanthanum (La) and nickel (Ni) (however, it may contain inevitable impurities; the same applies hereinafter) is formed.

ところで、本実施形態の薄膜キャパシタ300は、基板10上に、基板10の側から下部電極層320、絶縁層である酸化物層330、及び上部電極層340を備えている。また、前述の各層は、型押し加工を施すことによって型押し構造が形成される。その結果、真空プロセスやフォトリソグラフィー法を用いたプロセス、あるいは紫外線の照射プロセス等、比較的長時間、及び/又は高価な設備を必要とするプロセスが不要になる。加えて、電極層及び酸化物層が、いずれも簡便にパターニングされ得る。従って、本実施形態の薄膜キャパシタ300は、工業性又は量産性に極めて優れるものである。   By the way, the thin film capacitor 300 of this embodiment includes a lower electrode layer 320, an oxide layer 330 that is an insulating layer, and an upper electrode layer 340 on the substrate 10 from the substrate 10 side. In addition, each layer described above is embossed by embossing. As a result, a process using a relatively long time and / or expensive equipment such as a vacuum process, a process using a photolithography method, or an ultraviolet irradiation process becomes unnecessary. In addition, both the electrode layer and the oxide layer can be easily patterned. Therefore, the thin film capacitor 300 of this embodiment is extremely excellent in industrial property or mass productivity.

なお、本実施形態の変形例として、基板10上に、下部電極層320の前駆体層である下部電極層用前駆体層320a、酸化物層330の前駆体層である前駆体層330a、及び上部電極層340の前駆体層である上部電極層用前駆体層340aの積層体が形成された後に、この積層体に対して型押し加工が施されることも採用し得る一態様である。その後、本焼成が行われることになる。このような方法を採用すれば、この態様においては、薄膜キャパシタ300とは異なり、各層単体に対する個別の型押し構造を形成することができないが、型押し加工工程の回数を低減することが可能となる。   As a modification of the present embodiment, on the substrate 10, a lower electrode layer precursor layer 320a that is a precursor layer of the lower electrode layer 320, a precursor layer 330a that is a precursor layer of the oxide layer 330, and It is also an aspect that can be adopted in which after the laminated body of the upper electrode layer precursor layer 340a, which is the precursor layer of the upper electrode layer 340, is formed, the laminated body is embossed. Thereafter, main firing is performed. If such a method is employed, in this embodiment, unlike the thin film capacitor 300, it is not possible to form individual stamping structures for each layer alone, but it is possible to reduce the number of stamping processes. Become.

<その他の実施形態(1)>
また、上述の各実施形態における酸化物層は、例えば、低い駆動電圧で大きな電流を制御する各種の固体電子装置に適している。上述の各実施形態における酸化物層を備えた固体電子装置として、上述した薄膜キャパシタ以外にも、数多くの装置に適用され得る。例えば、容量可変薄膜キャパシタ等の各種キャパシタ、金属酸化物半導体接合電界効果トランジスタ(MOSFET)、不揮発性メモリ等の半導体装置、あるいは、マイクロTAS(Total Analysis System)、マイクロ化学チップ、DNAチップ等のMEMS(microelectromechanical system)又はNEMS(nanoelectromechanical system)に代表される微小電気機械システムのデバイス、その他、高周波フィルタ、パッチアンテナ、又はRCLに上述の各実施形態における酸化物層を適用することもできる。加えて、キャパシタ、高周波フィルタや、パッチアンテナ、半導体装置、微小電気機械システム、及びRCLの群から選択されるうち少なくとも2種を含む複合デバイスとしての固体電子装置にも上述の各実施形態における酸化物層を適用することもできる。
<Other embodiment (1)>
Moreover, the oxide layer in each of the above-described embodiments is suitable for various solid-state electronic devices that control a large current with a low driving voltage, for example. The solid-state electronic device provided with the oxide layer in each of the above-described embodiments can be applied to many devices other than the above-described thin film capacitor. For example, various capacitors such as variable capacitance thin film capacitors, semiconductor devices such as metal oxide semiconductor junction field effect transistors (MOSFETs) and nonvolatile memories, or MEMS such as micro TAS (Total Analysis System), micro chemical chips, DNA chips, etc. The oxide layer in each of the above embodiments can be applied to a device of a microelectromechanical system typified by (microelectromechanical system) or NEMS (nanoelectromechanical system), a high-frequency filter, a patch antenna, or RCL. In addition, the solid-state electronic device as a composite device including at least two types selected from the group of capacitors, high-frequency filters, patch antennas, semiconductor devices, microelectromechanical systems, and RCLs is also oxidized in the above-described embodiments. A physical layer can also be applied.

以下に、固体電子装置の一例である薄膜トランジスタ400の構造について説明する。   Hereinafter, a structure of a thin film transistor 400 which is an example of a solid-state electronic device will be described.

<本実施形態の薄膜トランジスタの全体構成>
図29は、薄膜トランジスタ400の全体構成を示す図である。図29に示すように、本実施形態における薄膜トランジスタ400においては、基板10上に、下層から、下部電極層(ゲート電極)320、酸化物層(ゲート絶縁層)330、チャネル444、ソース電極458及びドレイン電極456の順序で積層されている。下部電極層(ゲート電極)320及び酸化物層(ゲート絶縁層)330の製造方法は、第3の実施形態のそれらの製造方法と同じであるので省略する。
<Overall Configuration of Thin Film Transistor of this Embodiment>
FIG. 29 is a diagram illustrating an overall configuration of the thin film transistor 400. As shown in FIG. 29, in the thin film transistor 400 in this embodiment, a lower electrode layer (gate electrode) 320, an oxide layer (gate insulating layer) 330, a channel 444, a source electrode 458, The drain electrodes 456 are stacked in this order. Since the manufacturing method of the lower electrode layer (gate electrode) 320 and the oxide layer (gate insulating layer) 330 is the same as those manufacturing method of the third embodiment, the description thereof is omitted.

なお、薄膜トランジスタ400は、いわゆるボトムゲート構造を採用しているが、本実施形態はこの構造に限定されない。また、第1の実施形態と同様に、図面を簡略化するため、各電極からの引き出し電極のパターニングについての記載は省略する。   Although the thin film transistor 400 employs a so-called bottom gate structure, the present embodiment is not limited to this structure. Further, as in the first embodiment, in order to simplify the drawing, description of patterning of the extraction electrode from each electrode is omitted.

本実施形態のチャネル444は、インジウム(In)、亜鉛(Zn)、及びジルコニウム(Zr)を含むチャネル用酸化物からなる。また、本実施形態においては、その他の公知のチャネル材料を採用することもできる。また、チャネル444の厚みが、5nm以上80nm以下である、チャネル444の厚みが5nm以上80nm以下である薄膜トランジスタは、確度高く酸化物層(ゲート絶縁層)等を覆う観点、及びチャネルの導電性の変調を容易にする観点から好適な一態様である。   The channel 444 of this embodiment is made of a channel oxide containing indium (In), zinc (Zn), and zirconium (Zr). In the present embodiment, other known channel materials can also be used. A thin film transistor in which the thickness of the channel 444 is greater than or equal to 5 nm and less than or equal to 80 nm, and the thickness of the channel 444 is greater than or equal to 5 nm and less than or equal to 80 nm is highly accurate and covers the oxide layer (gate insulating layer). This is a preferred embodiment from the viewpoint of facilitating modulation.

また、本実施形態のソース電極458及びドレイン電極456は、ITO(Indium Tin Oxide)からなる。   Further, the source electrode 458 and the drain electrode 456 of the present embodiment are made of ITO (Indium Tin Oxide).

また、固体電子装置の一例である薄膜トランジスタ400においては、酸化物層(ゲート絶縁層)330以外の役割を果たす絶縁層として、ビスマス(Bi)とニオブ(Nb)とニッケル(Ni)とからなる酸化物、又はビスマス(Bi)とニオブ(Nb)とからなる酸化物を利用することもできる。   Further, in the thin film transistor 400 which is an example of a solid-state electronic device, an oxide layer made of bismuth (Bi), niobium (Nb), and nickel (Ni) is used as an insulating layer that plays a role other than the oxide layer (gate insulating layer) 330. Or an oxide composed of bismuth (Bi) and niobium (Nb) can also be used.

<その他の実施形態(2)>
また、上述の実施形態の内、型押し加工を施した態様において、型押し加工時の圧力を「0.1MPa以上40MPa以下」の範囲内としたのは、以下の理由による。まず、その圧力が0.1MPa未満の場合には、圧力が低すぎて各前駆体層を型押しすることができなくなる場合があるからである。他方、その圧力が40MPaもあれば、十分に前駆体層を型押しすることができるため、これ以上の圧力を印加する必要がないからである。前述の観点から言えば、型押し工程においては、0.1MPa以上20MPa以下の範囲内にある圧力で型押し加工を施すことが、より好ましい。
<Other embodiment (2)>
Moreover, in the aspect which gave the die-pressing process among the above-mentioned embodiments, the pressure at the time of the die-pressing process was set within the range of “0.1 MPa to 40 MPa” for the following reason. First, if the pressure is less than 0.1 MPa, the pressure may be too low to emboss each precursor layer. On the other hand, if the pressure is 40 MPa, the precursor layer can be sufficiently embossed, so that it is not necessary to apply more pressure. From the above viewpoint, it is more preferable that the embossing process is performed at a pressure within a range of 0.1 MPa to 20 MPa.

以上述べたとおり、上述の各実施形態の開示は、それらの実施形態の説明のために記載したものであって、本発明を限定するために記載したものではない。加えて、各実施形態の他の組み合わせを含む本発明の範囲内に存在する変形例もまた、特許請求の範囲に含まれるものである。   As described above, the disclosure of each of the embodiments described above is described for explaining the embodiments, and is not described for limiting the present invention. In addition, modifications within the scope of the present invention including other combinations of the embodiments are also included in the scope of the claims.

10 基板
20,320 下部電極層
30,30x,230a,230b,230c,230d,330 酸化物層(酸化物誘電体層)
30a,330a 前駆体層
340a 上部電極層用前駆体層
40,340 上部電極層
100a,100b,300 固体電子装置の一例である薄膜キャパシタ
200 固体電子装置の一例である積層キャパシタ
220a,220b,220c,220d,220e 電極層
221a 電極層用前駆体層
320a 下部電極層用前駆体層
400 固体電子装置の一例である薄膜トランジスタ
444 チャネル
456 ドレイン電極
458 ソース電極
M1 下部電極層用型
M2 誘電体層用型
M3 上部電極層用型
10 Substrate 20, 320 Lower electrode layer 30, 30x, 230a, 230b, 230c, 230d, 330 Oxide layer (oxide dielectric layer)
30a, 330a Precursor layer 340a Upper electrode layer precursor layer 40, 340 Upper electrode layer 100a, 100b, 300 Thin film capacitor as an example of solid state electronic device 200 Multilayer capacitor 220a, 220b, 220c as an example of solid state electronic device 220d, 220e Electrode layer 221a Precursor layer for electrode layer 320a Precursor layer for lower electrode layer 400 Thin film transistor which is an example of solid state electronic device 444 Channel 456 Drain electrode 458 Source electrode M1 Lower electrode layer type M2 Dielectric layer type M3 Mold for upper electrode layer

Claims (12)

ビスマス(Bi)を含む前駆体、ニオブ(Nb)を含む前駆体、及びニッケル(Ni)を含む前駆体を溶質とする前駆体溶液からなる前駆体溶液層を塗布法により形成する前駆体層形成工程と、
前記前駆体溶液層を、酸素含有雰囲気中において加熱する加熱処理により、パイロクロア型結晶構造の結晶相を有する、ビスマス(Bi)とニオブ(Nb)とニッケル(Ni)とからなる酸化物(不可避不純物を含み得る)を含む酸化物誘電体層を形成する酸化物誘電体層形成工程を含む、
酸化物誘電体の製造方法。
Precursor layer formation in which a precursor solution layer comprising a precursor solution containing bismuth (Bi), niobium (Nb), and nickel (Ni) is used as a solute. Process,
Oxide (inevitable impurities) composed of bismuth (Bi), niobium (Nb), and nickel (Ni) having a crystal phase of a pyrochlore crystal structure by heat treatment in which the precursor solution layer is heated in an oxygen-containing atmosphere. An oxide dielectric layer forming step of forming an oxide dielectric layer comprising:
A method for manufacturing an oxide dielectric.
前記前駆体溶液が、ソルビタン脂肪酸エステル、ソルビタン脂肪酸エステルのポリオキシエチレンエーテル、ポリビニル系高分子、及びエチレン系高分子の群から選択される少なくとも一種を、さらに含有する、
請求項1に記載の酸化物誘電体の製造方法。
The precursor solution further contains at least one selected from the group of sorbitan fatty acid esters, polyoxyethylene ethers of sorbitan fatty acid esters, polyvinyl polymers, and ethylene polymers,
The method for producing an oxide dielectric according to claim 1.
前記前駆体溶液が、ソルビタン脂肪酸エステル及び前記ソルビタン脂肪酸エステルのポリオキシエチレンエーテルの群から選択される少なくとも一種と、ポリビニル系高分子及びエチレン系高分子の群から選択される少なくとも一種と、をさらに含有する、
請求項1に記載の酸化物誘電体の製造方法。
The precursor solution further comprises at least one selected from the group of sorbitan fatty acid esters and polyoxyethylene ethers of the sorbitan fatty acid esters, and at least one selected from the group of polyvinyl polymers and ethylene polymers. contains,
The method for producing an oxide dielectric according to claim 1.
前記前駆体層形成工程において、基材上又はその上方に一度の塗布によって前記前駆体溶液層を形成したときに、
前記酸化物誘電体層形成工程における前記加熱処理後の、前記酸化物誘電体層の厚みが、100nm超である、
請求項2又は請求項3に記載の酸化物誘電体の製造方法。
In the precursor layer forming step, when the precursor solution layer is formed by one application on or above the substrate,
The thickness of the oxide dielectric layer after the heat treatment in the oxide dielectric layer forming step is greater than 100 nm.
The method for producing an oxide dielectric according to claim 2 or claim 3.
前記酸化物誘電体層を形成する前に、酸素含有雰囲気中において80℃以上250℃以下で前記前駆体溶液層を加熱した状態で型押し加工を施すことによって、前記前駆体溶液層の型押し構造が形成される、
請求項1乃至請求項4のいずれか1項に記載の酸化物誘電体の製造方法。
Before forming the oxide dielectric layer, the precursor solution layer is embossed in a state in which the precursor solution layer is heated at 80 ° C. to 250 ° C. in an oxygen-containing atmosphere. Structure is formed,
The manufacturing method of the oxide dielectric of any one of Claim 1 thru | or 4.
請求項1乃至請求項5のいずれか1項に記載の前記酸化物誘電体の製造方法によって形成された前記酸化物誘電体層を備える固体電子装置を製造する工程を有する、
固体電子装置の製造方法。
A step of manufacturing a solid-state electronic device including the oxide dielectric layer formed by the method for manufacturing the oxide dielectric according to any one of claims 1 to 5.
Manufacturing method of solid-state electronic device.
パイロクロア型結晶構造の結晶相を有する、ビスマス(Bi)とニオブ(Nb)とニッケル(Ni)とからなる酸化物(不可避不純物を含み得る)を含み、
該ニオブ(Nb)の原子数を1としたときに、該ビスマス(Bi)の原子数が1.2以上1.9以下であり、且つ該ニッケル(Ni)の原子数が0.25以上0.75以下である、
酸化物誘電体。
An oxide of bismuth (Bi), niobium (Nb) and nickel (Ni) having a crystal phase of a pyrochlore type crystal structure (which may include inevitable impurities);
When the number of atoms of the niobium (Nb) is 1, the number of atoms of the bismuth (Bi) is 1.2 or more and 1.9 or less, and the number of atoms of the nickel (Ni) is 0.25 or more and 0. .75 or less,
Oxide dielectric.
パイロクロア型結晶構造の結晶相を有する、ビスマス(Bi)とニオブ(Nb)とニッケル(Ni)とからなる酸化物(不可避不純物を含み得る)を含み、
該ニオブ(Nb)の原子数を1としたときに、該ビスマス(Bi)の原子数が0.8以上1.2未満であり、該ニッケル(Ni)の原子数が0.25以上0.75以下であり、且つ25℃における比誘電率が135超である、
酸化物誘電体。
An oxide of bismuth (Bi), niobium (Nb) and nickel (Ni) having a crystal phase of a pyrochlore type crystal structure (which may include inevitable impurities);
When the number of atoms of the niobium (Nb) is 1, the number of atoms of the bismuth (Bi) is 0.8 or more and less than 1.2, and the number of atoms of the nickel (Ni) is 0.25 or more and 0.00. 75 or less and the relative dielectric constant at 25 ° C. is higher than 135.
Oxide dielectric.
パイロクロア型結晶構造の結晶相を有する、ビスマス(Bi)とニオブ(Nb)とニッケル(Ni)とからなる酸化物(不可避不純物を含み得る)を含み、
該ニオブ(Nb)の原子数を1としたときに、該ビスマス(Bi)の原子数が0.5以上0.7未満であり、且つ該ニッケル(Ni)の原子数が0.05以上0.25未満である、
酸化物誘電体。
An oxide of bismuth (Bi), niobium (Nb) and nickel (Ni) having a crystal phase of a pyrochlore type crystal structure (which may include inevitable impurities);
When the number of atoms of the niobium (Nb) is 1, the number of atoms of the bismuth (Bi) is 0.5 or more and less than 0.7, and the number of atoms of the nickel (Ni) is 0.05 or more and 0. .25,
Oxide dielectric.
ビスマス(Bi)を含む前駆体、ニオブ(Nb)を含む前駆体、及びニッケル(Ni)を含む前駆体を溶質とする前駆体溶液を含有する、
酸化物誘電体前駆体溶液。
A precursor solution containing a precursor containing bismuth (Bi), a precursor containing niobium (Nb), and a precursor containing nickel (Ni) as a solute;
Oxide dielectric precursor solution.
ソルビタン脂肪酸エステル、ソルビタン脂肪酸エステルのポリオキシエチレンエーテル、ポリビニル系高分子、及びエチレン系高分子の群から選択される少なくとも一種を、さらに含有する、
請求項10に記載の酸化物誘電体前駆体溶液。
Sorbitan fatty acid ester, polyoxyethylene ether of sorbitan fatty acid ester, polyvinyl polymer, and at least one selected from the group of ethylene polymers, further containing,
The oxide dielectric precursor solution according to claim 10.
ソルビタン脂肪酸エステル及び前記ソルビタン脂肪酸エステルのポリオキシエチレンエーテルの群から選択される少なくとも一種と、ポリビニル系高分子及びエチレン系高分子の群から選択される少なくとも一種と、をさらに含有する、
請求項10に記載の酸化物誘電体前駆体溶液。
And further comprising at least one selected from the group of sorbitan fatty acid esters and polyoxyethylene ethers of the sorbitan fatty acid esters, and at least one selected from the group of polyvinyl polymers and ethylene polymers,
The oxide dielectric precursor solution according to claim 10.
JP2018071733A 2018-04-03 2018-04-03 Oxide dielectric and manufacturing method thereof, and solid electronic device and manufacturing method thereof Pending JP2019182681A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018071733A JP2019182681A (en) 2018-04-03 2018-04-03 Oxide dielectric and manufacturing method thereof, and solid electronic device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018071733A JP2019182681A (en) 2018-04-03 2018-04-03 Oxide dielectric and manufacturing method thereof, and solid electronic device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2019182681A true JP2019182681A (en) 2019-10-24

Family

ID=68339442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018071733A Pending JP2019182681A (en) 2018-04-03 2018-04-03 Oxide dielectric and manufacturing method thereof, and solid electronic device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2019182681A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022230304A1 (en) * 2021-04-28 2022-11-03 パナソニックIpマネジメント株式会社 Multilayer body production method, capacitor production method, multilayer body, capacitor, electric circuit, circuit board, and device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06208806A (en) * 1992-11-19 1994-07-26 Tdk Corp Dielectric material and ceramic component
JP2013236052A (en) * 2011-11-18 2013-11-21 Japan Science & Technology Agency Laminate capacitor, and method for manufacturing laminate capacitor
JP2014183154A (en) * 2013-03-19 2014-09-29 Mitsubishi Materials Corp Sol-gel solution for ferroelectric thin film formation
JP2015067475A (en) * 2013-09-27 2015-04-13 国立大学法人北陸先端科学技術大学院大学 Oxide dielectric, method of producing the dielectric, precursor for oxide dielectric, solid electronic device and method of producing the device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06208806A (en) * 1992-11-19 1994-07-26 Tdk Corp Dielectric material and ceramic component
JP2013236052A (en) * 2011-11-18 2013-11-21 Japan Science & Technology Agency Laminate capacitor, and method for manufacturing laminate capacitor
JP2014183154A (en) * 2013-03-19 2014-09-29 Mitsubishi Materials Corp Sol-gel solution for ferroelectric thin film formation
JP2015067475A (en) * 2013-09-27 2015-04-13 国立大学法人北陸先端科学技術大学院大学 Oxide dielectric, method of producing the dielectric, precursor for oxide dielectric, solid electronic device and method of producing the device

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
MATJAZ VALANT ET AL.: "The Bi2O3-Nb2O5-NiO Phase Diagram", J. AM. CERAM. SOC., vol. 88, 9, JPN7021004408, 2005, pages 2540 - 2543, ISSN: 0004747638 *
MATJAZ VALANT: "Dielectric Relaxations in Bi2O3-Nb2O5-NiO Cubic Pyrochlores", J. AM. CERAM. SOC., vol. 92, 4, JPN7021004407, 2009, pages 955 - 958, ISSN: 0004747637 *
Y. X. JIN ET AL.: "Structures, phase transformations, and dielectric properties of (1-x)Bi2Zn2/3Nb4/3O7-xBi1.5NiNb1.5O7", JOURNAL OF ALLOYS AND COMPOUNDS, vol. 622, JPN7021004409, 2015, pages 200 - 205, ISSN: 0004747639 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022230304A1 (en) * 2021-04-28 2022-11-03 パナソニックIpマネジメント株式会社 Multilayer body production method, capacitor production method, multilayer body, capacitor, electric circuit, circuit board, and device

Similar Documents

Publication Publication Date Title
JP5278717B1 (en) Solid state electronic equipment
US9876067B2 (en) Dielectric layer and manufacturing method of dielectric layer, and solid-state electronic device and manufacturing method of solid-state electronic device
JP5293983B1 (en) Solid state electronic equipment
JP5932163B1 (en) Oxide dielectric and manufacturing method thereof, solid-state electronic device and manufacturing method thereof
WO2014136463A1 (en) Oxide layer and production method for oxide layer, as well as capacitor, semiconductor device, and microelectromechanical system provided with oxide layer
JP2019182681A (en) Oxide dielectric and manufacturing method thereof, and solid electronic device and manufacturing method thereof
TWI710527B (en) Oxide dielectric and manufacturing method thereof, and solid-state electronic device and manufacturing method thereof
WO2018116608A1 (en) Dielectric oxide, method for producing same, solid-state electronic device and method for producing said solid-state electronic device
JP6353644B2 (en) Oxide dielectric and manufacturing method thereof, oxide dielectric precursor, solid-state electronic device and manufacturing method thereof
JP2015103749A (en) Conductor thin film, manufacturing method thereof, conductor precursor solution, thin-film transistor, thin film capacitor and manufacturing method thereof
WO2016103368A1 (en) Oxide derivative, method for producing same, precursor of oxide derivative, solid-state electronic device and method for manufacturing solid-state electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211019

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220412