JP2019174831A - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
JP2019174831A
JP2019174831A JP2019105999A JP2019105999A JP2019174831A JP 2019174831 A JP2019174831 A JP 2019174831A JP 2019105999 A JP2019105999 A JP 2019105999A JP 2019105999 A JP2019105999 A JP 2019105999A JP 2019174831 A JP2019174831 A JP 2019174831A
Authority
JP
Japan
Prior art keywords
video signal
signal line
color pixel
liquid crystal
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019105999A
Other languages
Japanese (ja)
Other versions
JP6780062B2 (en
Inventor
一也 木内
Kazuya Kiuchi
一也 木内
崇 土井
Takashi Doi
崇 土井
利博 二ノ宮
Toshihiro Ninomiya
利博 二ノ宮
良一 松本
Ryoichi Matsumoto
良一 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2019105999A priority Critical patent/JP6780062B2/en
Publication of JP2019174831A publication Critical patent/JP2019174831A/en
Application granted granted Critical
Publication of JP6780062B2 publication Critical patent/JP6780062B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

To provide a liquid crystal display device having good display quality.SOLUTION: A liquid crystal display device according to one embodiment comprises three color pixels arranged in a first picture element, four video signal lines partitioning the three color pixels in a first direction and one sensor wiring overlapping the first color picture element and arranged in parallel with the video signal lines. The three color pixels consist of a first color pixel, a second color pixel and a third color pixel. The four video signal lines consist of first, second, third and fourth video signal lines. The first color pixel is located between the first and second video signal lines, the second color pixel is located between the second and third video signal lines, and the third color pixel is located between the third and fourth video signal lines. The sensor wiring overlaps the second video signal line but does not overlap the first, third and fourth video signal lines.SELECTED DRAWING: Figure 4

Description

本発明の実施形態は、液晶表示装置に関する。   Embodiments described herein relate generally to a liquid crystal display device.

近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、各種分野に適用されている。このような液晶表示装置は、一対の基板間に液晶層を保持した構成であり、画素電極と共通電極との間の電界によって液晶層を通過する光に対する変調率を制御し、画像を表示するものである。   In recent years, flat display devices have been actively developed, and among them, liquid crystal display devices have been applied to various fields by taking advantage of features such as light weight, thinness, and low power consumption. Such a liquid crystal display device has a configuration in which a liquid crystal layer is held between a pair of substrates, and displays an image by controlling a modulation rate for light passing through the liquid crystal layer by an electric field between a pixel electrode and a common electrode. Is.

液晶表示装置は、一対の基板の基板面と略直交する方向の縦電界を液晶層に印加して液晶の配向状態を制御する方式と、一対の基板の基板面と略平行な方向の横電界(フリンジ電界も含む)を液晶層に印加して液晶の配向状態を制御する方式とが知られている。   The liquid crystal display device includes a method in which a vertical electric field in a direction substantially orthogonal to the substrate surfaces of a pair of substrates is applied to the liquid crystal layer to control the alignment state of the liquid crystal, and a horizontal electric field in a direction substantially parallel to the substrate surfaces of the pair of substrates. A method of controlling the alignment state of the liquid crystal by applying (including a fringe electric field) to the liquid crystal layer is known.

横電界を利用した液晶表示装置は、広視野角化の観点から特に注目されている。In-Plane Switching(IPS)モードや、Fringe Field Switching(FFS)モードなどの横電界方式の液晶表示装置は、アレイ基板に形成された画素電極と共通電極とを備え、アレイ基板の主面に対してほぼ平行な横電界で液晶分子をスイッチングするように構成されている。   A liquid crystal display device using a lateral electric field has attracted particular attention from the viewpoint of wide viewing angle. A horizontal electric field type liquid crystal display device such as an in-plane switching (IPS) mode or a fringe field switching (FFS) mode includes a pixel electrode and a common electrode formed on an array substrate, and is arranged with respect to the main surface of the array substrate. The liquid crystal molecules are switched by a substantially parallel lateral electric field.

また、表示部にユーザの指やペン先が接触したことを検出する接触センサを有する液晶表示装置が提案されている。接触センサは液晶表示装置の表示部にさらにセンサ電極を有するセンサ基板を重ねて形成される場合や、液晶表示装置の一対の基板の一方にセンサ電極が一体に形成される場合がある。   There has also been proposed a liquid crystal display device having a contact sensor that detects that a user's finger or pen tip has touched the display unit. The contact sensor may be formed by further overlapping a sensor substrate having a sensor electrode on the display portion of the liquid crystal display device, or the sensor electrode may be integrally formed on one of the pair of substrates of the liquid crystal display device.

特開2010−231773号公報JP 2010-231773 A

一対の基板の液晶層と接触する表面には配向膜が配置されている。配向膜の表面はラビング処理や光配向処理等の配向処理が成されている。配向膜の配向処理方向により液晶層に含まれる液晶分子の初期配向方向が規定される。   An alignment film is disposed on the surfaces of the pair of substrates that are in contact with the liquid crystal layer. The surface of the alignment film is subjected to an alignment process such as a rubbing process or an optical alignment process. The initial alignment direction of the liquid crystal molecules contained in the liquid crystal layer is defined by the alignment treatment direction of the alignment film.

一方の基板に複数の導電層および絶縁層を重ねて配置する場合、基板の表面には導電層や絶縁層のパターン端部に沿って段差が生じる。この段差に配置された配向膜は配向処理が成されず、段差近傍の液晶層に非配向領域が生じることがあった。非配向領域は液晶分子が所望の配向方位に制御されない領域であって、非配向領域で光抜けが生じるとコントラストが低下して表示品位が低下することがあった。   When a plurality of conductive layers and insulating layers are stacked on one substrate, a step is generated on the surface of the substrate along the pattern end portions of the conductive layers and insulating layers. The alignment film disposed at the step is not subjected to the alignment treatment, and a non-alignment region may occur in the liquid crystal layer near the step. The non-alignment region is a region in which the liquid crystal molecules are not controlled in a desired alignment direction. When light leakage occurs in the non-alignment region, the contrast is lowered and the display quality may be lowered.

本発明は上記事情を鑑みて成されたものであって、表示品位の良好な液晶表示装置を提供することを目的とする。   The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a liquid crystal display device with good display quality.

一実施形態の液晶表示装置は、第1絵素に配置された3つの色画素と、前記3つの色画素を第1方向に区画する4本の映像信号線と、前記第1絵素に重なり、前記映像信号線と平行な1本のセンサ配線と、を備え、前記3つの色画素は、第1色画素と、第2色画素と、第3色画素であり、前記4本の映像信号線は、第1、第2、第3、第4映像信号線であり、前記第1色画素は前記第1と前記第2映像信号線の間、前記第2色画素は前記第2と前記第3映像信号線の間、前記第3色画素は前記第3と前記第4映像信号線の間にあり、前記センサ配線は、前記第2映像信号線に重なり、前記第1,3,4映像信号線に重ならない、構成である。   In one embodiment, the liquid crystal display device includes three color pixels arranged in the first picture element, four video signal lines partitioning the three color pixels in the first direction, and the first picture element. , One sensor wiring parallel to the video signal line, and the three color pixels are a first color pixel, a second color pixel, and a third color pixel, and the four video signals The lines are first, second, third and fourth video signal lines, the first color pixel is between the first and second video signal lines, and the second color pixel is the second and the second. Between the third video signal lines, the third color pixel is between the third and fourth video signal lines, and the sensor wiring overlaps the second video signal line, and the first, third, fourth, The configuration does not overlap the video signal line.

実施形態の液晶表示装置の一構成例を説明するための斜視図である。It is a perspective view for demonstrating the example of 1 structure of the liquid crystal display device of embodiment. 図1に示す液晶表示装置の線II−IIにおける断面の一例を示す図である。It is a figure which shows an example of the cross section in line | wire II-II of the liquid crystal display device shown in FIG. 図1に示す液晶表示装置の表示領域の一構成例を説明するための平面図である。FIG. 2 is a plan view for explaining a configuration example of a display area of the liquid crystal display device shown in FIG. 1. 図1に示す液晶表示装置の表示領域に配置されたセンサ電極の一構成例を説明するための平面図である。FIG. 2 is a plan view for explaining a configuration example of sensor electrodes arranged in a display area of the liquid crystal display device shown in FIG. 1. アレイ基板のセンサ電極の第2センサ近傍における走査線と略平行な方向における断面の一例を示す図である。It is a figure which shows an example of the cross section in the direction substantially parallel to the scanning line in the 2nd sensor vicinity of the sensor electrode of an array board | substrate. 比較例の液晶表示装置の表示領域の一構成例を説明するための平面図である。It is a top view for demonstrating one structural example of the display area of the liquid crystal display device of a comparative example.

以下、実施形態の液晶表示装置について、図面を参照して説明する。
図1に、本実施形態の液晶表示装置の一例を概略的に示す。液晶表示装置は、アレイ基板110とアレイ基板110と所定の間隙をおいて対向配置された対向基板120と、アレイ基板110と対向基板120との間に挟持された液晶層70(図2に示す)と、マトリクス状に配置された表示画素PXを含む表示領域25と、を備える液晶表示パネルと、液晶表示パネルを背面側から照明するバックライトユニット130と、を備えている。
Hereinafter, a liquid crystal display device according to an embodiment will be described with reference to the drawings.
FIG. 1 schematically shows an example of the liquid crystal display device of the present embodiment. The liquid crystal display device includes an array substrate 110, a counter substrate 120 disposed opposite to the array substrate 110 with a predetermined gap, and a liquid crystal layer 70 sandwiched between the array substrate 110 and the counter substrate 120 (shown in FIG. 2). And a display region 25 including display pixels PX arranged in a matrix, and a backlight unit 130 that illuminates the liquid crystal display panel from the back side.

図2に、図1に示す液晶表示パネルのII−IIにおける断面の一例を示す。本実施形態の液晶表示装置は、横電界を利用して液晶層の配向状態を制御するFFSモードの液晶表示装置である。   FIG. 2 shows an example of a cross section taken along II-II of the liquid crystal display panel shown in FIG. The liquid crystal display device of the present embodiment is an FFS mode liquid crystal display device that controls the alignment state of a liquid crystal layer using a lateral electric field.

アレイ基板110は、ガラス等の透明絶縁性基板10と、透明絶縁性基板10上に配置された画素駆動配線と、スイッチング素子14と、絶縁膜L1、50と、平坦化膜20と、共通電極(第1電極)30と、センサ電極(第2電極)40と、画素電極(第3電極)60と、図示しない配向膜と、駆動回路と、を備えている。画素駆動配線は、複数の表示画素PXが配列する行に沿って延びる走査線11と、複数の表示画素PXが配列する列に沿って延びる信号線12と、を備えている。   The array substrate 110 includes a transparent insulating substrate 10 such as glass, a pixel driving wiring disposed on the transparent insulating substrate 10, a switching element 14, insulating films L1 and 50, a planarizing film 20, and a common electrode. (First electrode) 30, sensor electrode (second electrode) 40, pixel electrode (third electrode) 60, alignment film (not shown), and drive circuit. The pixel drive wiring includes a scanning line 11 extending along a row where a plurality of display pixels PX are arranged, and a signal line 12 extending along a column where the plurality of display pixels PX are arranged.

駆動回路は、表示領域25の周囲を囲む額縁領域に配置された複数の走査線11を駆動する走査線駆動回路YDと、複数の信号線12を駆動する信号線駆動回路XDと、を備えている。   The drive circuit includes a scan line drive circuit YD that drives a plurality of scan lines 11 arranged in a frame area surrounding the display area 25, and a signal line drive circuit XD that drives a plurality of signal lines 12. Yes.

走査線駆動回路YDは走査線11が延びる方向における表示領域25の両脇に配置され、走査線駆動回路YDには表示領域25から延びる複数の走査線11が電気的に接続されている。信号線駆動回路XDには表示領域25から延びる複数の信号線12が電気的に接続されている。   The scanning line driving circuit YD is disposed on both sides of the display area 25 in the direction in which the scanning line 11 extends, and a plurality of scanning lines 11 extending from the display area 25 are electrically connected to the scanning line driving circuit YD. A plurality of signal lines 12 extending from the display area 25 are electrically connected to the signal line driving circuit XD.

アレイ基板110の端部には図示しないフレキシブル基板が接続され、走査線駆動回路YDおよび信号線駆動回路XDには、フレキシブル基板を介して図示しない信号源から制御信号および映像信号が供給される。   A flexible substrate (not shown) is connected to the end of the array substrate 110, and a control signal and a video signal are supplied from a signal source (not shown) to the scanning line drive circuit YD and the signal line drive circuit XD via the flexible substrate.

走査線11は、表示領域25においてマトリクス状に配置された表示画素PXの行に沿って延びている。信号線12は、表示領域25においてマトリクス状に配置された表示画素PXの列に沿って延びている。   The scanning lines 11 extend along the rows of display pixels PX arranged in a matrix in the display area 25. The signal lines 12 extend along the columns of display pixels PX arranged in a matrix in the display area 25.

スイッチング素子14は、走査線11と信号線12とが交差する位置近傍に配置されている。スイッチング素子14は、透明絶縁性基板10上に配置された図示しないアンダーコート層上に配置され、アモルファスシリコンあるいはポリシリコンの半導体層SCと、ゲート電極14bと、ソース電極14aと、ドレイン電極14cと、を含む薄膜トランジスタを備えている。   The switching element 14 is disposed in the vicinity of the position where the scanning line 11 and the signal line 12 intersect. The switching element 14 is disposed on an undercoat layer (not shown) disposed on the transparent insulating substrate 10, and includes an amorphous silicon or polysilicon semiconductor layer SC, a gate electrode 14b, a source electrode 14a, and a drain electrode 14c. , Including a thin film transistor.

スイッチング素子14の半導体層SCの上層にはゲート絶縁膜が配置され、ゲート絶縁膜上にスイッチング素子14のゲート電極14bが配置されている。スイッチング素子14のソース電極14aとドレイン電極14cとは絶縁膜L1に設けられたコンタクトホールにおいて半導体層SCと接続されている。   A gate insulating film is disposed above the semiconductor layer SC of the switching element 14, and a gate electrode 14b of the switching element 14 is disposed on the gate insulating film. The source electrode 14a and the drain electrode 14c of the switching element 14 are connected to the semiconductor layer SC through a contact hole provided in the insulating film L1.

スイッチング素子14のゲート電極14bは、対応する走査線11と電気的に接続されている(あるいは一体に形成されている)。スイッチング素子14のソース電極14aは、対応する信号線12と電気的に接続されている(あるいは一体に形成されている)。スイッチング素子のドレイン電極14cは、後述するコンタクトホール21、51において対応する画素電極60と電気的に接続されている。   The gate electrode 14b of the switching element 14 is electrically connected to the corresponding scanning line 11 (or formed integrally). The source electrode 14a of the switching element 14 is electrically connected to the corresponding signal line 12 (or formed integrally). The drain electrode 14c of the switching element is electrically connected to the corresponding pixel electrode 60 in contact holes 21 and 51 described later.

走査線駆動回路YDにより走査線11が駆動されてスイッチング素子14のゲート電極14bに電圧が印加されると、ソース電極14aとドレイン電極14cとの間が導通し、スイッチング素子14が一定期間オン状態となる。スイッチング素子14がオン状態である期間に、信号線12からスイッチング素子14を介して画素電極60へ映像信号が供給される。   When the scanning line 11 is driven by the scanning line driving circuit YD and a voltage is applied to the gate electrode 14b of the switching element 14, the source electrode 14a and the drain electrode 14c are electrically connected, and the switching element 14 is in an on state for a certain period. It becomes. A video signal is supplied from the signal line 12 to the pixel electrode 60 via the switching element 14 during a period in which the switching element 14 is in the on state.

スイッチング素子14上には平坦化膜20が配置されている。本実施形態では、平坦化膜20は透明有機絶縁膜であって、平坦化膜20の膜厚は略3μmである。平坦化膜20は、コンタクトホール21を除いて表示領域25の全体に渡って配置されている。スイッチング素子14のドレイン電極14c上の平坦化膜20には、後述する画素電極60と電気的接続を取るためのコンタクトホール21が設けられている。平坦化膜20上には共通電極30が配置されている。   A planarizing film 20 is disposed on the switching element 14. In the present embodiment, the planarizing film 20 is a transparent organic insulating film, and the thickness of the planarizing film 20 is approximately 3 μm. The planarizing film 20 is arranged over the entire display area 25 except for the contact holes 21. The planarizing film 20 on the drain electrode 14c of the switching element 14 is provided with a contact hole 21 for electrical connection with a pixel electrode 60 described later. A common electrode 30 is disposed on the planarizing film 20.

図3に、アレイ基板110の表示領域25の構成の一例を示す。なお、図3では、画素電極60とセンサ電極40とを一部省略して共通電極30の形状を示している。
カラー表示タイプの液晶表示装置である場合、複数の表示画素PXは複数種類の色画素を含んでいる。本実施形態では、複数の表示画素PXは、赤色を表示する赤色表示画素PXRと、緑色を表示する緑色表示画素PXGと、青色を表示する青色表示画素PXBと、含んでいる。赤色表示画素PXRと緑色表示画素PXGと青色表示画素PXBとの3種類の色画素により、1絵素が構成されている。表示領域25には赤色表示画素PXRと、緑色表示画素PXGと、青色表示画素PXBと、が走査線11の延びる方向に周期的に並んで配置され、信号線12が延びる方向には同種類の色画素が並んで配置されている。
FIG. 3 shows an example of the configuration of the display area 25 of the array substrate 110. In FIG. 3, the pixel electrode 60 and the sensor electrode 40 are partially omitted, and the shape of the common electrode 30 is shown.
In the case of a color display type liquid crystal display device, the plurality of display pixels PX include a plurality of types of color pixels. In the present embodiment, the plurality of display pixels PX include a red display pixel PXR that displays red, a green display pixel PXG that displays green, and a blue display pixel PXB that displays blue. One picture element is constituted by three kinds of color pixels, that is, the red display pixel PXR, the green display pixel PXG, and the blue display pixel PXB. In the display area 25, red display pixels PXR, green display pixels PXG, and blue display pixels PXB are periodically arranged in the direction in which the scanning lines 11 extend, and the same type of signal lines 12 extends in the direction. Color pixels are arranged side by side.

共通電極30は例えばITO(indium tin oxide)やIZO(indium zinc oxide)等の透明電極材料により形成されている。表示領域25の端部に配置された共通電極30は額縁領域へ延びて配置され、例えば外部の信号源からフレキシブル基板を介して共通電圧が印加されている。   The common electrode 30 is formed of a transparent electrode material such as ITO (indium tin oxide) or IZO (indium zinc oxide). The common electrode 30 disposed at the end of the display region 25 is disposed so as to extend to the frame region, and a common voltage is applied from an external signal source through a flexible substrate, for example.

共通電極30は後述のセンサ電極40との重ね合せ精度を考慮した同じパターンも盛り込み形成する。すなわち、共通電極30は複数の画素電極60と対向するように配置されている。共通電極30は、1絵素に配置された3つの画素電極60と対向するように配置されている。   The common electrode 30 is also formed so as to include the same pattern in consideration of overlay accuracy with the sensor electrode 40 described later. That is, the common electrode 30 is disposed so as to face the plurality of pixel electrodes 60. The common electrode 30 is arranged to face the three pixel electrodes 60 arranged in one picture element.

また、コンタクトホール21には共通電極30と同じ材料で形成された接続電極31が配置されている。スイッチング素子14のドレイン電極14cと接続電極31とはコンタクトホール21において電気的に接続している。   Further, a connection electrode 31 made of the same material as the common electrode 30 is disposed in the contact hole 21. The drain electrode 14 c of the switching element 14 and the connection electrode 31 are electrically connected in the contact hole 21.

図4に、センサ電極40の一構成例を説明するための平面図を示す。なお、図4には共通電極30および接続電極31のパターン形状を破線で記載している。共通電極30上にはセンサ電極40が配置されている。   FIG. 4 is a plan view for explaining a configuration example of the sensor electrode 40. In FIG. 4, the pattern shapes of the common electrode 30 and the connection electrode 31 are indicated by broken lines. A sensor electrode 40 is disposed on the common electrode 30.

センサ電極40は、例えばアルミニウムとモリブデンとの多層電極である。センサ電極40のモリブデン層の厚さは10nm以上50nm以下であって、アルミニウム層の厚さは100nm以上400nm以下であることが望ましい。センサ電極40は2つのモリブデン層と、これらのモリブデン層の間に配置されたアルミニウム層とを備え、厚さは120nm以上500nm以下である。   The sensor electrode 40 is a multilayer electrode of aluminum and molybdenum, for example. The thickness of the molybdenum layer of the sensor electrode 40 is preferably 10 nm or more and 50 nm or less, and the thickness of the aluminum layer is preferably 100 nm or more and 400 nm or less. The sensor electrode 40 includes two molybdenum layers and an aluminum layer disposed between these molybdenum layers, and has a thickness of 120 nm to 500 nm.

センサ電極40は走査線11が延びる方向と略平行に延びた第1センサ40Aと信号線12が延びる方向と略平行に延びた第2センサ40Bとを含む格子状に配置され、複数の共通電極30を電気的に接続している。本実施形態では、走査線11が延びる方向の第2センサの幅および信号線12が延びる方向の第1センサの幅は略5μmである。センサ電極40は、表示領域25において共通電極30上の段差のない平坦な部分に配置されることが望ましい。   The sensor electrodes 40 are arranged in a grid including a first sensor 40A extending substantially parallel to the direction in which the scanning line 11 extends and a second sensor 40B extending substantially parallel to the direction in which the signal line 12 extends, and a plurality of common electrodes 30 are electrically connected. In the present embodiment, the width of the second sensor in the direction in which the scanning line 11 extends and the width of the first sensor in the direction in which the signal line 12 extends are approximately 5 μm. It is desirable that the sensor electrode 40 be disposed on a flat portion without a step on the common electrode 30 in the display region 25.

第2センサ40Bは、表示領域25において走査線11の延びる方向に周期的に並んで配置された赤色表示画素PXRと、緑色表示画素PXGと、青色表示画素PXBとの所定の色画素間において、信号線12の上層に配置されている。本実施形態では、第2センサ40Bは、赤色表示画素PXRと青色表示画素PXBとの間、青色表示画素PXBと緑色表示画素PXGとの間に配置されている。   The second sensor 40B is arranged between predetermined color pixels of the red display pixel PXR, the green display pixel PXG, and the blue display pixel PXB that are periodically arranged in the direction in which the scanning line 11 extends in the display region 25. It is arranged in the upper layer of the signal line 12. In the present embodiment, the second sensor 40B is disposed between the red display pixel PXR and the blue display pixel PXB, and between the blue display pixel PXB and the green display pixel PXG.

センサ電極40は表示領域25から額縁領域へ延びて配置され、例えば外部に設けられた図示しない感知回路と電気的に接続されている。本実施形態の液晶表示装置で接触位置を検出する場合、感知回路はセンサ電極40へ所定波形の信号を供給する。ユーザの指先やペン先とセンサ電極40と距離に応じて、指先等とセンサ電極40との間に生じる容量の大きさが変化する。感知回路は、指先等とセンサ電極40との間の容量の変化によるセンサ電極40の電位の変化を、センサ電極40から出力された信号の出力波形から検出して、ユーザの指先やペン先等が接触した位置に対応するセンサ電極40の座標位置を検出する。   The sensor electrode 40 extends from the display area 25 to the frame area, and is electrically connected to, for example, a sensing circuit (not shown) provided outside. When the touch position is detected by the liquid crystal display device of the present embodiment, the sensing circuit supplies a signal having a predetermined waveform to the sensor electrode 40. The magnitude of the capacitance generated between the fingertip or the like and the sensor electrode 40 varies depending on the distance between the user's fingertip or pen tip and the sensor electrode 40. The sensing circuit detects a change in the potential of the sensor electrode 40 due to a change in capacitance between the fingertip or the like and the sensor electrode 40 from the output waveform of the signal output from the sensor electrode 40, and the user's fingertip or pen tip or the like. The coordinate position of the sensor electrode 40 corresponding to the position touched by is detected.

センサ電極40上には絶縁膜50が配置されている。絶縁膜50は、画素電極60と接続電極31とを電気的に接続するためのコンタクトホール51を備えている。   An insulating film 50 is disposed on the sensor electrode 40. The insulating film 50 includes a contact hole 51 for electrically connecting the pixel electrode 60 and the connection electrode 31.

絶縁膜50上には画素電極60が配置され、コンタクトホール51において接続電極31と電気的に接続している。画素電極60は、例えばITOやIZO等の透明電極材料により形成されている。画素電極60の上層には図示しない配向膜が配置されている。   A pixel electrode 60 is disposed on the insulating film 50 and is electrically connected to the connection electrode 31 in the contact hole 51. The pixel electrode 60 is formed of a transparent electrode material such as ITO or IZO, for example. An alignment film (not shown) is disposed on the pixel electrode 60.

図3に示すように、画素電極60は、互いに略平行に延びたスリット60Sを備えている。本実施形態では、複数のスリット60Sは信号線12が延びる方向と略平行に延びている。   As shown in FIG. 3, the pixel electrode 60 includes slits 60S extending substantially in parallel with each other. In the present embodiment, the plurality of slits 60S extend substantially parallel to the direction in which the signal line 12 extends.

画素電極60と共通電極30との間、あるいは、画素電極60の端部とセンサ電極40との間に生じる電界により液晶層70の配向状態が制御される。画素電極60にスリット60Sを設けることにより、表示画素PXの中央部分においても画素電極60と共通電極30との間に電界が生じて、液晶層70の配向状態を制御することが可能となる。   The alignment state of the liquid crystal layer 70 is controlled by an electric field generated between the pixel electrode 60 and the common electrode 30 or between the end of the pixel electrode 60 and the sensor electrode 40. By providing the slit 60S in the pixel electrode 60, an electric field is generated between the pixel electrode 60 and the common electrode 30 also in the central portion of the display pixel PX, and the alignment state of the liquid crystal layer 70 can be controlled.

対向基板120は、ガラス等の透明絶縁性基板28と、透明樹脂平坦化膜29と、複数の着色層と、図示しない配向膜とを備えている。   The counter substrate 120 includes a transparent insulating substrate 28 such as glass, a transparent resin planarizing film 29, a plurality of colored layers, and an alignment film (not shown).

複数の着色層は、有機絶縁膜である赤(R)、緑(G)、青(B)のうちのいずれかのレジストによって着色された第1着色層24a、第2着色層24b、第3着色層24cと、黒色の第4着色層27a、第5着色層27bと、を備えている。   The plurality of colored layers are a first colored layer 24a, a second colored layer 24b, and a third colored layer that are colored with any one of red (R), green (G), and blue (B), which are organic insulating films. A colored layer 24c, a black fourth colored layer 27a, and a fifth colored layer 27b are provided.

赤色の第1着色層24aは赤色表示画素PXRに配置され、緑色の第2着色層24bは緑色表示画素PXGに配置され、青色の第3着色層24cは青色表示画素PXBに配置されている。第4着色層27aは表示領域25を囲むように配置され、額縁領域における光抜けを防止する遮光層である。第5着色層27bは、アレイ基板110の走査線11および信号線12と対向する位置に格子状に配置され、表示画素PX間における光抜けを防止する遮光層である。   The red first colored layer 24a is disposed in the red display pixel PXR, the green second colored layer 24b is disposed in the green display pixel PXG, and the blue third colored layer 24c is disposed in the blue display pixel PXB. The fourth colored layer 27a is a light shielding layer that is disposed so as to surround the display region 25 and prevents light from being lost in the frame region. The fifth colored layer 27b is a light shielding layer that is arranged in a grid pattern at positions facing the scanning lines 11 and the signal lines 12 of the array substrate 110, and prevents light leakage between the display pixels PX.

アレイ基板110の画素電極60上および、対向基板120の透明樹脂平坦化膜29上には配向膜が配置されている。配向膜の表面はラビング処理や光学配向処理等の配向処理が成されている。   An alignment film is disposed on the pixel electrode 60 of the array substrate 110 and the transparent resin planarization film 29 of the counter substrate 120. The surface of the alignment film is subjected to an alignment process such as a rubbing process or an optical alignment process.

アレイ基板110と対向基板120とは、互いの配向膜が対向するように配置されシール剤26により固定される。アレイ基板110と対向基板120との間には、柱状スペーサ22が配置されている。柱状スペーサ22によりアレイ基板110と対向基板120との距離は一定に保持される。本実施形態では、柱状スペーサ22の高さは2μm以上6μm以下で任意に制御している。   The array substrate 110 and the counter substrate 120 are arranged so that their alignment films face each other, and are fixed by the sealant 26. A columnar spacer 22 is disposed between the array substrate 110 and the counter substrate 120. The columnar spacer 22 keeps the distance between the array substrate 110 and the counter substrate 120 constant. In the present embodiment, the height of the columnar spacer 22 is arbitrarily controlled between 2 μm and 6 μm.

液晶層70は、アレイ基板110、対向基板120、およびシール剤26により囲まれた領域に配置されている。   The liquid crystal layer 70 is disposed in a region surrounded by the array substrate 110, the counter substrate 120, and the sealant 26.

アレイ基板110および対向基板120の液晶層70側と反対に位置する面には図示しない偏光板が夫々配設されている。   Polarizing plates (not shown) are disposed on the surfaces of the array substrate 110 and the counter substrate 120 opposite to the liquid crystal layer 70 side.

続いて、本実施形態の液晶表示装置の製造方法の一例について説明する。
まず、アレイ基板110を形成する方法について説明する。複数のアレイ基板110を切り出す第1透明絶縁性基板上に成膜とパターンニングとを繰り返してスイッチング素子14、走査線11、信号線12、絶縁膜L1、および、アレイ基板110上の他のスイッチング素子や各種配線を形成する。
Then, an example of the manufacturing method of the liquid crystal display device of this embodiment is demonstrated.
First, a method for forming the array substrate 110 will be described. The switching element 14, the scanning line 11, the signal line 12, the insulating film L 1, and other switching on the array substrate 110 are repeated by forming and patterning the first transparent insulating substrate from which the plurality of array substrates 110 are cut out. Elements and various wirings are formed.

続いて、露光レジストを塗布、露光、現像して平坦化膜20を形成する。このとき、露光レジストは表示領域25および額縁領域の全面に塗布される。本実施形態では露光レジストは光硬化性のものを採用し、露光マスクを介してフォトレジストを露光し、現像してコンタクトホール21を有する所定パターンの平坦化膜20となるように形成する。   Subsequently, a planarizing film 20 is formed by applying, exposing and developing an exposure resist. At this time, the exposure resist is applied to the entire surface of the display area 25 and the frame area. In this embodiment, a photo-curable resist is used as the exposure resist, and the photoresist is exposed through an exposure mask and developed to form a planarized film 20 having a predetermined pattern having contact holes 21.

平坦化膜20の上にITO等の透明電極材料を成膜し、透明電極材料上にさらに露光レジストを塗布する。露光レジストを露光および現像して接続電極31および共通電極30の所定のパターンにパターンニングする。続いて、エッチングにより透明電極材料をパターンニングして、露光レジストを剥離して所定パターンの共通電極30を形成する。   A transparent electrode material such as ITO is formed on the planarizing film 20, and an exposure resist is further applied on the transparent electrode material. The exposure resist is exposed and developed, and patterned into a predetermined pattern of the connection electrode 31 and the common electrode 30. Subsequently, the transparent electrode material is patterned by etching, and the exposure resist is peeled off to form the common electrode 30 having a predetermined pattern.

続いて、共通電極30の上層に、モリブデンの成膜、アルミニウムの成膜、さらにモリブデンの成膜を行い、これら多層の金属層のパターンニングを行う。共通電極30上に配置されたアルミニウムとモリブデンと積層された電極パターンを複数のグループに分けて形成し、センサ電極40を形成する。   Subsequently, molybdenum film formation, aluminum film formation, and molybdenum film formation are performed on the upper layer of the common electrode 30 to pattern these multilayer metal layers. The electrode pattern formed by laminating aluminum and molybdenum disposed on the common electrode 30 is divided into a plurality of groups to form the sensor electrode 40.

続いて、センサ電極40上に露光レジストを塗布、露光、現像してコンタクトホール51を有する絶縁膜50を形成する。続いて、絶縁膜50上にITO等の透明電極材料を成膜し、スリット60Sを備える所定のパターンにパターンニングして画素電極60を形成する。その後、画素電極60上のアレイ基板110表面には所定方向にラビング処理や光学配向処理等の配向処理を施した配向膜80を形成する。   Subsequently, an exposure resist is applied, exposed and developed on the sensor electrode 40 to form the insulating film 50 having the contact holes 51. Subsequently, a transparent electrode material such as ITO is formed on the insulating film 50, and is patterned into a predetermined pattern including slits 60S to form the pixel electrode 60. Thereafter, an alignment film 80 is formed on the surface of the array substrate 110 on the pixel electrode 60 by performing an alignment process such as a rubbing process or an optical alignment process in a predetermined direction.

図5に、センサ電極40の第2センサ40B近傍のアレイ基板110の、第2センサ40Bが延びる方向と略直交する方向における断面の一例を示す。アレイ基板110の表面には、下層に配置された導電層や絶縁層のパターン端部に沿って凹凸が生じている。特に平坦化膜20の上層に配置されている共通電極30、センサ電極40、および画素電極60のパターン端部の上層に凹凸が生じやすい。さらに、センサ電極40は複数の導電層から形成されるため他の導電層よりも比較的厚く、センサ電極40のパターン端部上には他の部分よりも大きな段差が生じやすい。そのため、センサ電極40のパターン端部上に配置された配向膜80の配向処理が適切に行われないことがある。   FIG. 5 shows an example of a cross section of the array substrate 110 in the vicinity of the second sensor 40B of the sensor electrode 40 in a direction substantially orthogonal to the direction in which the second sensor 40B extends. On the surface of the array substrate 110, irregularities are formed along the pattern end portions of the conductive layer and the insulating layer disposed in the lower layer. In particular, irregularities are likely to occur in the upper layers of the pattern end portions of the common electrode 30, the sensor electrode 40, and the pixel electrode 60 disposed in the upper layer of the planarizing film 20. Furthermore, since the sensor electrode 40 is formed of a plurality of conductive layers, the sensor electrode 40 is relatively thicker than the other conductive layers, and a larger step is likely to occur on the pattern end portion of the sensor electrode 40 than other portions. Therefore, the alignment treatment of the alignment film 80 disposed on the pattern end of the sensor electrode 40 may not be performed properly.

例えば、配向膜80をラビング処理する場合には、段差部分に配置された配向膜80上をラビング布で刷り上げ又は刷り下げる際に、配向膜80にラビング布が十分に接触せずラビング処理が施されない部分Aが生じる。この配向膜80のラビング処理が施されない部分Aの近傍には、液晶分子の初期配向方向が規定されず液晶分子の配向状態を制御することができない非配向領域が発生する場合がある。例えば、センサ電極40が延びる方向と配向処理方向が略90度であると非配向領域が生じやすくなり、センサ電極40が延びる方向と配向処理方向が略40度であると非配向領域が生じにくくなる。   For example, when the alignment film 80 is subjected to a rubbing process, the rubbing cloth does not sufficiently contact the alignment film 80 when the alignment film 80 disposed in the stepped portion is printed on or down with the rubbing cloth. A part A which is not applied is generated. In the vicinity of the portion A where the rubbing treatment of the alignment film 80 is not performed, an initial alignment direction of the liquid crystal molecules is not defined, and a non-alignment region in which the alignment state of the liquid crystal molecules cannot be controlled may occur. For example, when the direction in which the sensor electrode 40 extends and the alignment treatment direction are approximately 90 degrees, a non-alignment region is likely to occur, and when the direction in which the sensor electrode 40 extends and the alignment treatment direction is approximately 40 degrees, the non-alignment region is unlikely to occur. Become.

この非配向領域で光抜けが発生すると、非配向領域近傍の表示画素PXの端部が明るくなり、表示画像のコントラストが低下して表示品位が低下する原因となる。ここで、図6に示すように赤色表示画素PXRと緑色表示画素PXGとの間、緑色表示画素PXGと青色表示画素PXBとの間、および、青色表示画素PXBと赤色表示画素PXRとの間に第2センサ40Bを配置すると、非配向領域における光抜けに起因するコントラストの低下は緑色表示画素PXG、赤色表示画素PXR、青色表示画素PXBの順に顕著に視認された。   When light omission occurs in the non-alignment region, the edge of the display pixel PX in the vicinity of the non-alignment region becomes bright, which causes the contrast of the display image to decrease and the display quality to deteriorate. Here, as shown in FIG. 6, between the red display pixel PXR and the green display pixel PXG, between the green display pixel PXG and the blue display pixel PXB, and between the blue display pixel PXB and the red display pixel PXR. When the second sensor 40B is arranged, a decrease in contrast due to light omission in the non-alignment region is visually recognized in the order of the green display pixel PXG, the red display pixel PXR, and the blue display pixel PXB.

そこで、本実施形態では、赤色表示画素PXRと青色表示画素PXBとの間、青色表示画素PXBと緑色表示画素PXGとの間にセンサ電極40の第2センサ40Bを配置し、赤色表示画素PXRと緑色表示画素PXGとの間には第2センサ40Bを配置していない。このことにより、緑色表示画素PXGおよび赤色表示画素PXRにおいて光抜けが生じてコントラストが低下することが抑制され、表示品位の良好な液晶表示装置を提供することができる。   Therefore, in the present embodiment, the second sensor 40B of the sensor electrode 40 is disposed between the red display pixel PXR and the blue display pixel PXB, and between the blue display pixel PXB and the green display pixel PXG, and the red display pixel PXR The second sensor 40B is not disposed between the green display pixel PXG. As a result, it is possible to provide a liquid crystal display device with excellent display quality by suppressing light dropout in the green display pixel PXG and the red display pixel PXR and lowering the contrast.

なお、本実施形態では、赤色表示画素PXRと青色表示画素PXBとの間、青色表示画素PXBと緑色表示画素PXGとの間にセンサ電極40の第2センサ40Bを配置しているが、第2センサ40Bは赤色表示画素PXRと青色表示画素PXBとの間にのみ第2センサ40Bが配置されてもよく、青色表示画素PXBと緑色表示画素PXGとの間にのみ第2センサ40Bが配置されてもよい。   In the present embodiment, the second sensor 40B of the sensor electrode 40 is disposed between the red display pixel PXR and the blue display pixel PXB, and between the blue display pixel PXB and the green display pixel PXG. In the sensor 40B, the second sensor 40B may be disposed only between the red display pixel PXR and the blue display pixel PXB, and the second sensor 40B is disposed only between the blue display pixel PXB and the green display pixel PXG. Also good.

赤色表示画素PXRと青色表示画素PXBとの間にのみ第2センサ40Bを配置すると、最もコントラストの低下が顕著である緑色表示画素PXGにおけるコントラストの低下をさらに抑制することが可能となりより表示品位の良好な液晶表示装置を提供することが可能である。   If the second sensor 40B is arranged only between the red display pixel PXR and the blue display pixel PXB, it is possible to further suppress the decrease in contrast in the green display pixel PXG where the decrease in contrast is most remarkable. A good liquid crystal display device can be provided.

青色表示画素PXBと緑色表示画素PXGとの間にのみ第2センサ40Bを配置すると、赤色表示画素PXRにおけるコントラストの低下をさらに抑制することが可能となりより表示品位の良好な液晶表示装置を提供することが可能となる。   When the second sensor 40B is disposed only between the blue display pixel PXB and the green display pixel PXG, it is possible to further suppress a decrease in contrast in the red display pixel PXR, and to provide a liquid crystal display device with better display quality. It becomes possible.

第2センサ40Bの本数は、表示領域の解像度や接触位置の検出精度に応じて設計されることが望ましい。   The number of second sensors 40B is preferably designed according to the resolution of the display area and the detection accuracy of the contact position.

次に、対向基板120を形成する方法について説明する。複数の対向基板120を切り出す第2透明絶縁性基板上に、着色された露光レジストの塗布、露光、現像を繰り返して、第1着色層24a、第2着色層24b、第3着色層24c、第4着色層27a、および、第5着色層27bを形成する。さらに、複数の着色層上に透明樹脂平坦化膜29となる透明樹脂材料を塗布し、所定パターンにパターンニングして透明樹脂平坦化膜29を形成する。その後、透明樹脂平坦化膜29の表面に所定方向にラビング処理や光学配向処理等の配向処理を施した配向膜を形成する。   Next, a method for forming the counter substrate 120 will be described. On the second transparent insulating substrate from which the plurality of counter substrates 120 are cut, a colored exposure resist is applied, exposed, and developed repeatedly to obtain a first colored layer 24a, a second colored layer 24b, a third colored layer 24c, The fourth colored layer 27a and the fifth colored layer 27b are formed. Further, a transparent resin material that becomes the transparent resin flattening film 29 is applied on the plurality of colored layers, and patterned into a predetermined pattern to form the transparent resin flattening film 29. Thereafter, an alignment film is formed on the surface of the transparent resin flattening film 29 by performing an alignment process such as a rubbing process or an optical alignment process in a predetermined direction.

柱状スペーサ22は、第1透明絶縁性基板あるいは第2透明絶縁性基板の上層に、例えば樹脂材料を塗布し、所定パターンにパターンニングすることにより形成される。   The columnar spacers 22 are formed by applying, for example, a resin material on the upper layer of the first transparent insulating substrate or the second transparent insulating substrate and patterning it into a predetermined pattern.

続いて、表示領域25を囲むように第1透明絶縁性基板上あるいは第2透明絶縁性基板上に例えば紫外線硬化樹脂からなるシール剤26を塗布し、複数のアレイ基板110となる透明絶縁性基板と複数の対向基板120となる透明絶縁性基板とを互いの配向膜が向かい合うように対向させて位置あわせし、シール剤26に紫外線を照射して硬化させて固定する。   Subsequently, a sealing agent 26 made of, for example, an ultraviolet curable resin is applied on the first transparent insulating substrate or the second transparent insulating substrate so as to surround the display region 25, and the transparent insulating substrate to be a plurality of array substrates 110 And the transparent insulating substrate to be a plurality of counter substrates 120 are aligned so that the alignment films face each other, and the sealing agent 26 is cured by being irradiated with ultraviolet rays and fixed.

液晶材料は、シール剤26が開口した注入口から表示領域25に注入されてもよく、第1透明絶縁性基板と第2透明絶縁性基板とを貼り合わせる前に、シール剤26に囲まれた領域に滴下されてもよい。注入口から液晶材料を注入する場合は、注入後に注入口を封止剤により封止して液晶層70が形成される。液晶材料を滴下する場合には、滴下した後に第1透明絶縁性基板と第2透明絶縁性基板とを貼り合わせて液晶層70が形成される。   The liquid crystal material may be injected into the display region 25 from the injection port in which the sealing agent 26 is opened, and is surrounded by the sealing agent 26 before the first transparent insulating substrate and the second transparent insulating substrate are bonded together. It may be dripped into the area. When the liquid crystal material is injected from the injection port, the liquid crystal layer 70 is formed by sealing the injection port with a sealant after the injection. When the liquid crystal material is dropped, the liquid crystal layer 70 is formed by bonding the first transparent insulating substrate and the second transparent insulating substrate after the dropping.

第1透明絶縁性基板と第2透明絶縁性基板とが貼り合わされた状態で、複数のアレイ基板110と、アレイ基板110と対向する第2透明絶縁性基板の部分とを切り出し、さらに第2透明絶縁性基板を割断して対向基板120を切り出す。   In a state where the first transparent insulating substrate and the second transparent insulating substrate are bonded together, the plurality of array substrates 110 and the portion of the second transparent insulating substrate facing the array substrate 110 are cut out, and further the second transparent The counter substrate 120 is cut out by cleaving the insulating substrate.

続いて、アレイ基板110および対向基板120の液晶層70側と反対に位置する面に偏光板を配設して、液晶表示装置を形成する。   Subsequently, a polarizing plate is provided on the surface of the array substrate 110 and the counter substrate 120 opposite to the liquid crystal layer 70 side to form a liquid crystal display device.

上記のように、本実施形態によれば、赤色表示画素PXRと緑色表示画素PXGとの間に第2センサ40Bを配置しないことにより、緑色表示画素PXGおよび赤色表示画素PXRにおいてコントラストが低下することが抑制され、表示品位の良好な液晶表示装置を提供することができる。   As described above, according to the present embodiment, since the second sensor 40B is not disposed between the red display pixel PXR and the green display pixel PXG, the contrast of the green display pixel PXG and the red display pixel PXR is reduced. Is suppressed, and a liquid crystal display device with good display quality can be provided.

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。   Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the spirit of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.

PX…表示画素、PXR…赤色表示画素、PXG…緑色表示画素、PXB…青色表示画素、25…表示領域、30…共通電極(第1電極)、40…センサ電極(第2電極)、40A…第1センサ、40B…第2センサ、50…絶縁膜、51…コンタクトホール、60…画素電極(第3電極)、60S…スリット、70…液晶層、80…配向膜、110…アレイ基板(第1基板)、120…対向基板(第2基板)、130…バックライトユニット。   PX ... display pixel, PXR ... red display pixel, PXG ... green display pixel, PXB ... blue display pixel, 25 ... display region, 30 ... common electrode (first electrode), 40 ... sensor electrode (second electrode), 40A ... First sensor, 40B ... second sensor, 50 ... insulating film, 51 ... contact hole, 60 ... pixel electrode (third electrode), 60S ... slit, 70 ... liquid crystal layer, 80 ... alignment film, 110 ... array substrate (first) 1 substrate), 120... Counter substrate (second substrate), 130... Backlight unit.

Claims (6)

第1絵素に配置された3つの色画素と、
前記3つの色画素を第1方向に区画する4本の映像信号線と、
前記第1絵素に重なり、前記映像信号線と平行な1本のセンサ配線と、を備え、
前記3つの色画素は、第1色画素と、前記第1色画素に隣り合う第2色画素と、前記第2色画素に隣り合う第3色画素であり、
前記4本の映像信号線は、第1映像信号線、第2映像信号線、第3映像信号線と第4映像信号線であり、
前記第1色画素は前記第1映像信号線と前記第2映像信号線の間にあり、
前記第2色画素は前記第2映像信号線と前記第3映像信号線の間にあり、
前記第3色画素は前記第3映像信号線と前記第4映像信号線の間にあり、
前記センサ配線は、前記第2映像信号線に重なり、前記第1,3,4映像信号線に重ならない、
液晶表示装置。
Three color pixels arranged in the first picture element;
Four video signal lines that divide the three color pixels in the first direction;
One sensor wiring overlapping the first picture element and parallel to the video signal line,
The three color pixels are a first color pixel, a second color pixel adjacent to the first color pixel, and a third color pixel adjacent to the second color pixel,
The four video signal lines are a first video signal line, a second video signal line, a third video signal line, and a fourth video signal line,
The first color pixel is between the first video signal line and the second video signal line;
The second color pixel is between the second video signal line and the third video signal line;
The third color pixel is between the third video signal line and the fourth video signal line;
The sensor wiring overlaps the second video signal line and does not overlap the first, third, and fourth video signal lines.
Liquid crystal display device.
第1絵素に配置された3つの色画素と、
前記3つの色画素を第1方向に区画する4本の映像信号線と、
前記第1絵素に重なり、前記映像信号線と平行な1本のセンサ配線と、を備え、
前記3つの色画素は、第1色画素と、前記第1色画素に隣り合う第2色画素と、前記第2色画素に隣り合う第3色画素であり
前記4本の映像信号線は、第1映像信号線、第2映像信号線、第3映像信号線と第4映像信号線であり、
前記第1色画素は前記第1映像信号線と前記第2映像信号線の間にあり、
前記第2色画素は前記第2映像信号線と前記第3映像信号線の間にあり、
前記第3色画素は前記第3映像信号線と前記第4映像信号線の間にあり、
前記センサ配線は、前記第3映像信号線に重なり、前記第1,2,4映像信号線に重ならない、
液晶表示装置。
Three color pixels arranged in the first picture element;
Four video signal lines that divide the three color pixels in the first direction;
One sensor wiring overlapping the first picture element and parallel to the video signal line,
The three color pixels are a first color pixel, a second color pixel adjacent to the first color pixel, and a third color pixel adjacent to the second color pixel. The four video signal lines are: A first video signal line, a second video signal line, a third video signal line and a fourth video signal line;
The first color pixel is between the first video signal line and the second video signal line;
The second color pixel is between the second video signal line and the third video signal line;
The third color pixel is between the third video signal line and the fourth video signal line;
The sensor wiring overlaps the third video signal line and does not overlap the first, second, and fourth video signal lines.
Liquid crystal display device.
前記第1色画素は、赤色を表示し、
前記第2色画素は、青色を表示し、
前記第3色画素は、緑色を表示する、
請求項1または請求項2に記載の液晶表示装置。
The first color pixel displays red,
The second color pixel displays blue,
The third color pixel displays green;
The liquid crystal display device according to claim 1.
前記第1絵素は、前記第1色画素の第1画素電極と、前記第2色画素の第2画素電極と、
前記第3色画素の第3画素電極と、前記第1,2,3画素電極に重なる第1共通電極と、を有し、
前記第1共通電極は前記第1絵素において島状に形成されている、
請求項1ないし請求項3のいずれか1項に記載の液晶表示装置。
The first picture element includes a first pixel electrode of the first color pixel, a second pixel electrode of the second color pixel,
A third pixel electrode of the third color pixel, and a first common electrode overlapping the first, second, and third pixel electrodes,
The first common electrode is formed in an island shape in the first picture element.
The liquid crystal display device according to claim 1.
さらに、前記第1絵素に前記第1方向に隣り合う第2絵素を備え、
前記第2絵素は、前記第1共通電極と前記第1方向に隣り合う島状の第2共通電極と、を有し、
前記第1共通電極と前記第2共通電極とはそれぞれ離間されており、
前記離間された位置に、前記第4映像信号線が重なる、
請求項4に記載の液晶表示装置。
Furthermore, the first picture element comprises a second picture element adjacent in the first direction,
The second picture element includes the first common electrode and an island-shaped second common electrode adjacent in the first direction,
The first common electrode and the second common electrode are separated from each other,
The fourth video signal line overlaps the spaced position;
The liquid crystal display device according to claim 4.
さらに、配向膜と、絶縁膜と、平坦化膜と、を備え、
前記4本の映像信号線と前記センサ配線は平坦化膜によって絶縁されており、
前記第1共通電極、前記第2共通電極及び前記センサ配線は前記平坦化膜と前記絶縁膜とに挟まれ、
前記第1、2、3画素電極は、前記絶縁膜と前記配向膜に挟まれている、
請求項5に記載の液晶表示装置。
Furthermore, an alignment film, an insulating film, and a planarization film are provided,
The four video signal lines and the sensor wiring are insulated by a planarizing film,
The first common electrode, the second common electrode, and the sensor wiring are sandwiched between the planarization film and the insulating film,
The first, second and third pixel electrodes are sandwiched between the insulating film and the alignment film.
The liquid crystal display device according to claim 5.
JP2019105999A 2019-06-06 2019-06-06 Liquid crystal display device Active JP6780062B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019105999A JP6780062B2 (en) 2019-06-06 2019-06-06 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019105999A JP6780062B2 (en) 2019-06-06 2019-06-06 Liquid crystal display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017138265A Division JP6539309B2 (en) 2017-07-14 2017-07-14 Liquid crystal display

Publications (2)

Publication Number Publication Date
JP2019174831A true JP2019174831A (en) 2019-10-10
JP6780062B2 JP6780062B2 (en) 2020-11-04

Family

ID=68166888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019105999A Active JP6780062B2 (en) 2019-06-06 2019-06-06 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JP6780062B2 (en)

Also Published As

Publication number Publication date
JP6780062B2 (en) 2020-11-04

Similar Documents

Publication Publication Date Title
JP5526085B2 (en) Liquid crystal display
US10520761B2 (en) Method of producing substrate having alignment mark
US11733569B2 (en) Liquid crystal display apparatus
US11036107B2 (en) Liquid crystal display device
JP2011013618A (en) Liquid crystal display device
WO2014129272A1 (en) Display device
JP5771550B2 (en) Liquid crystal display
JP2020140089A (en) In-cell touch panel
US8797466B2 (en) Liquid crystal display
JP5544330B2 (en) Liquid crystal display
JP5840879B2 (en) Liquid crystal display
JP2016139073A (en) Liquid crystal display device
JP6780062B2 (en) Liquid crystal display device
JP6180492B2 (en) Liquid crystal display
JP6539309B2 (en) Liquid crystal display
US20200050036A1 (en) Display device
JP2013205625A (en) Liquid crystal display device
JP5919133B2 (en) Liquid crystal display
JP6055626B2 (en) Liquid crystal display
JP2020140083A (en) In-cell touch panel
JP2019138932A (en) Display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201014

R150 Certificate of patent or registration of utility model

Ref document number: 6780062

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250