JP2019161685A - Ac/dc converter - Google Patents
Ac/dc converter Download PDFInfo
- Publication number
- JP2019161685A JP2019161685A JP2018040470A JP2018040470A JP2019161685A JP 2019161685 A JP2019161685 A JP 2019161685A JP 2018040470 A JP2018040470 A JP 2018040470A JP 2018040470 A JP2018040470 A JP 2018040470A JP 2019161685 A JP2019161685 A JP 2019161685A
- Authority
- JP
- Japan
- Prior art keywords
- switches
- output
- pull
- resistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Rectifiers (AREA)
- Power Conversion In General (AREA)
Abstract
Description
本発明は、AC/DC変換器に関する。 The present invention relates to an AC / DC converter.
上述したAC/DC変換器として、例えば、4つのダイオードを用いて交流を整流する整流回路を有するものが知られている(特許文献1)。また、ダイオードでの損失を低減して、整流効率の向上を図るために、4つのダイオードを4つのFET(スイッチ)に置き換え、FETを2つずつ交互にオンすることにより交流を整流にすることが考えられている。 As the above-described AC / DC converter, for example, one having a rectifier circuit that rectifies alternating current using four diodes is known (Patent Document 1). In order to reduce the loss in the diode and improve the rectification efficiency, the four diodes are replaced with four FETs (switches), and the two FETs are turned on alternately to rectify the alternating current. Is considered.
しかしながら、ダイオードを一対のFETに置き換えた場合、一対の入力端に直列接続された2つのFETが同時にオンするタイミングが生じると、過電流が発生する、という問題があった。 However, when the diode is replaced with a pair of FETs, there is a problem in that an overcurrent is generated when the two FETs connected in series to the pair of input terminals are turned on at the same time.
本発明は、以上の背景に鑑みてなされたものであり、容易に、一対の入力端に直列接続された2つのFETが同時にオンしないようにして、過電流の発生を抑制するAC/DC変換器を提供することを目的としている。 The present invention has been made in view of the above-described background. An AC / DC conversion that easily suppresses the occurrence of overcurrent by preventing two FETs connected in series to a pair of input terminals from being simultaneously turned on. The purpose is to provide a vessel.
本発明の一態様であるAC/DC変換器は、交流電圧が入力される一対の入力端に直列接続された第1、第2スイッチ、及び、前記第1、第2スイッチに並列接続される第3、第4スイッチから構成された整流回路と、前記整流回路の出力に接続された平滑コンデンサと、前記第1〜第4スイッチを各々オンオフ制御する第1〜第4スイッチ制御部と、を備えたAC/DC変換器において、前記第1〜第4スイッチ制御部は各々、前記第1〜第4スイッチ各々の一端と他端との電圧を比較する比較器と、前記比較器の出力と当該AC/DC変換器の出力との間に接続されたプルアップ抵抗と、前記比較器の出力に基づいて前記第1〜第4スイッチを各々オンオフする駆動回路と、を有し、前記第1、第2スイッチ、前記第3、第4スイッチが同時にオンしないように、前記プルアップ抵抗の抵抗値が設定されていることを特徴とする。 An AC / DC converter according to an aspect of the present invention is connected in parallel to first and second switches connected in series to a pair of input terminals to which an AC voltage is input, and the first and second switches. A rectifier circuit composed of third and fourth switches, a smoothing capacitor connected to the output of the rectifier circuit, and first to fourth switch controllers for controlling on / off of the first to fourth switches, respectively. In the AC / DC converter provided, each of the first to fourth switch control units compares a voltage between one end and the other end of each of the first to fourth switches, and an output of the comparator. A pull-up resistor connected between the output of the AC / DC converter and a drive circuit for turning on and off the first to fourth switches based on the output of the comparator; , Second switch, the third and fourth switches So as not to turn on at, characterized in that the resistance value of the pull-up resistor is set.
また、前記第1〜第4スイッチの一端と他端との電位が反転してから前記駆動回路が前記第1〜第4スイッチをオフするまでの時間が、前記第1〜第4スイッチの一端と他端との電位が反転してから前記駆動回路が前記第1〜第4スイッチをオンするまでの時間より短くなるように、前記プルアップ抵抗の抵抗値が設定されていてもよい。ただし、AC/DC変換器が倍電圧整流動作モードであり、第2、第4スイッチがスイッチングしない場合においては、その限りではない。 The time from when the potentials at one end and the other end of the first to fourth switches are reversed until the drive circuit turns off the first to fourth switches is one end of the first to fourth switches. The resistance value of the pull-up resistor may be set so as to be shorter than the time from when the potential at the other end is inverted to when the drive circuit turns on the first to fourth switches. However, this is not the case when the AC / DC converter is in the voltage doubler rectification operation mode and the second and fourth switches are not switched.
また、前記プルアップ抵抗の抵抗値が以下の式に示す範囲に設定されていてもよい。
TOFF:前記第1〜第4スイッチの一端と他端との電位が反転してから前記駆動回路が前記第1〜第4スイッチをオフするまでの時間
C:前記比較器出力の対地容量
Vth:前記駆動回路の入力閾値電圧
VDD:前記AC/DC変換器の出力電圧
Further, the resistance value of the pull-up resistor may be set in a range represented by the following formula.
また、本発明の一態様であるAC/DC変換器は、交流電圧が入力される一対の入力端に直列接続された第1、第2スイッチ、及び、前記第1、第2スイッチに並列接続される第3、第4スイッチから構成された整流回路と、前記整流回路の出力に接続された平滑コンデンサと、前記第1〜第4スイッチを各々オンオフ制御する第1〜第4スイッチ制御部と、を備えたAC/DC変換器において、前記第1〜第4スイッチ制御部は各々、前記第1〜第4スイッチ各々の一端と他端との電圧を比較する比較器と、前記比較器の出力と当該AC/DC変換器の出力との間に接続されたプルアップ抵抗と、前記比較器の出力に基づいて前記第1〜第4スイッチを各々オンオフする駆動回路と、を有し、前記プルアップ抵抗を可変に設けたことを特徴とする。 An AC / DC converter according to an aspect of the present invention includes a first and a second switch connected in series to a pair of input terminals to which an AC voltage is input, and a parallel connection to the first and second switches. A rectifier circuit composed of third and fourth switches, a smoothing capacitor connected to the output of the rectifier circuit, and first to fourth switch controllers for controlling on / off of the first to fourth switches, respectively. The first to fourth switch control units each include a comparator for comparing voltages between one end and the other end of each of the first to fourth switches, and the comparator. A pull-up resistor connected between the output and the output of the AC / DC converter, and a drive circuit for turning on and off the first to fourth switches based on the output of the comparator, Features a variable pull-up resistor To.
また、前記一対のスイッチは、前記第2スイッチに並列接続される第1コンデンサと、前記第4スイッチに並列接続される第2コンデンサと、前記プルアップ抵抗の抵抗値を調整する調整部と、を備え、前記調整部は、前記第2、第4スイッチの両端電圧を監視し、一定期間以上反転せずに、前記第2、第4スイッチがオンしなかった場合、前記プルアップ抵抗を引き下げるようにしてもよい。 The pair of switches includes a first capacitor connected in parallel to the second switch, a second capacitor connected in parallel to the fourth switch, and an adjustment unit that adjusts a resistance value of the pull-up resistor, The adjustment unit monitors the voltage across the second and fourth switches, and when the second and fourth switches are not turned on without being inverted for a predetermined period or longer, the adjustment unit lowers the pull-up resistor. You may do it.
以上説明したように態様によれば、プルアップ抵抗の値に応じて前記第1〜第4スイッチの一端と他端との電位が反転してから前記駆動回路が前記第1〜第4スイッチをオンするまでの時間を調整できることに着目し、前記第1〜第4スイッチが同時にオンしないように、前記プルアップ抵抗の抵抗値が設定されている。これにより、容易に、第1〜第4スイッチがオンしないようにして、過電流の発生を抑制することができる。 As described above, according to the aspect, after the potentials at one end and the other end of the first to fourth switches are inverted according to the value of the pull-up resistor, the drive circuit switches the first to fourth switches. Focusing on the fact that the time until turning on can be adjusted, the resistance value of the pull-up resistor is set so that the first to fourth switches are not turned on simultaneously. Thereby, it is possible to easily prevent the first to fourth switches from being turned on and suppress the occurrence of overcurrent.
(第1実施形態)
以下、本発明の第1実施形態を、図1〜図4に基づいて説明する。同図に示す非接触電力伝送システム1は、交流電力を送信する送電装置2と、送電装置2から送信された交流電力を受電する受電装置3と、を備えている。
(First embodiment)
Hereinafter, a first embodiment of the present invention will be described with reference to FIGS. A non-contact
送電装置2は、充電ステーションなどの車両の外部に設けられている。送電装置2は、交流電力を出力する交流電源21と、交流電源21から出力された交流電力を伝送する送電コイル22と、を備える。
The power transmission device 2 is provided outside a vehicle such as a charging station. The power transmission device 2 includes an
受電装置3は、車両に搭載されている。受電装置3は、送電コイル22からの交流電力を非接触で受電する受電コイル31と、受電コイル31が受電した交流電力を直流に変換するAC/DC変換器32と、AC/DC変換器32からの直流電力が充電されるバッテリ33と、を備えている。
The power receiving device 3 is mounted on a vehicle. The power receiving device 3 includes a
上記AC/DC変換器32は、整流回路311と、平滑コンデンサC11,C12、C2と、第1〜第4スイッチ制御部としてのドライブ回路Dr1〜Dr4と、を備えている。
The AC /
整流回路311は、受電コイル31が受電した交流電力を整流する回路であり、MOSFETQ1〜Q4を有している。第1スイッチとしてのMOSFETQ1及び第2スイッチとしてのMOSFETQ2は、交流電圧が入力される一対の入力端TIN+、TIN−間に直列に接続されている。MOSFETQ1は、入力端TIN+側に接続されている。MOSFETQ1は、PMOSFETから構成され、寄生ダイオードD1の順方向が入力端TIN−側に向かうように接続されている。
The
MOSFETQ2は、入力端TIN−側に接続されている。MOSFETQ2は、PMOSFETから構成され、寄生ダイオードD2の順方向が入力端TIN+側に向かうように接続されている。即ち、MOSFETQ1、Q2の寄生ダイオードD1、D2は、順方向が逆向きになるように一対の入力端TIN+、TIN−間に接続されている。 The MOSFET Q2 is connected to the input terminal T IN− side. The MOSFET Q2 is composed of a PMOSFET, and is connected such that the forward direction of the parasitic diode D2 is directed to the input terminal TIN + . That is, the parasitic diodes D1 and D2 of the MOSFETs Q1 and Q2 are connected between the pair of input terminals T IN + and T IN− so that the forward direction is reversed.
第3スイッチとしてのMOSFETQ3及び第4スイッチとしてのMOSFETQ4は、一対の入力端TIN+、TIN−間に直列接続され、かつ、MOSFETQ1、Q2に並列接続されている。MOSFETQ3は、入力端TIN+側に接続されている。MOSFETQ3は、NMOSFETから構成され、寄生ダイオードD3の順方向が、入力端TIN+に向かうように接続されている。 The MOSFET Q3 as the third switch and the MOSFET Q4 as the fourth switch are connected in series between the pair of input terminals T IN + and T IN− and are connected in parallel to the MOSFETs Q1 and Q2. The MOSFET Q3 is connected to the input terminal TIN + side. The MOSFET Q3 is composed of an NMOSFET, and is connected so that the forward direction of the parasitic diode D3 is directed to the input terminal TIN + .
MOSFETQ4は、入力端TIN−側に接続されている。MOSFETQ4は、NMOSFETから構成され、寄生ダイオードD4の順方向が入力端TIN−側に向かうように接続されている。即ち、MOSFETQ3、Q4の寄生ダイオードD3、D4は、順方向が逆向きになるように一対の入力端TIN+、TIN−間に接続されている。 The MOSFET Q4 is connected to the input terminal T IN− side. The MOSFET Q4 is composed of an NMOSFET and is connected such that the forward direction of the parasitic diode D4 is directed to the input terminal T IN− side. That is, the parasitic diodes D3 and D4 of the MOSFETs Q3 and Q4 are connected between the pair of input terminals T IN + and T IN− so that the forward direction is reversed.
第1コンデンサとしての平滑コンデンサC11は、MOSFETQ2に並列接続されている。第2コンデンサとしての平滑コンデンサC12は、MOSFETQ4に並列接続されている。平滑コンデンサC11及びC12は、可変容量素子から構成され、例えば、図示しないマイコンにより、出力端TOUT+、TOUT−側のインピーダンスによって静電容量が調整される。
The smoothing capacitor C 11 of the first capacitor is connected in parallel to MOSFET Q2.
平滑コンデンサC2は、平滑コンデンサC11及びC12に並列接続されている。この平滑コンデンサC2の両端が、出力端TOUT+、TOUT−となり、直流電圧が出力される。なお、出力端TOUT−は、グランドに接続されている。 Smoothing capacitor C 2 is connected in parallel to the smoothing capacitor C 11 and C 12. Both ends of the smoothing capacitor C 2 is output T OUT +, T OUT-, and the DC voltage is outputted. The output terminal T OUT− is connected to the ground.
上述した整流回路311においては、交流電圧(入力電圧)が正の間、MOSFETQ1、Q4がオンして、MOSFETQ2、Q3がオフする。これにより、MOSFETQ1を通る経路I1に沿って電流が流れ平滑コンデンサC11が充電される。このとき、平滑コンデンサC11の出力端TOUT+側が+、出力端TOUT−側が−になるように充電される。一方、MOSFETQ4を通じて平滑コンデンサC12に充電された電荷が放電される。
In the
一方、交流電圧が負の間、MOSFETQ2、Q3がオンして、MOSFETQ1、Q4がオフする。これにより、MOSFETQ3を通る経路I2に沿って電流が流れ平滑コンデンサC12が充電される。一方、MOSFETQ2を通じて平滑コンデンサC11に充電された電荷が放電される。 On the other hand, while the AC voltage is negative, MOSFETs Q2 and Q3 are turned on and MOSFETs Q1 and Q4 are turned off. Accordingly, the smoothing capacitor C 12 current flow is charged along a path I2 through the MOSFET Q3. Meanwhile, the electric charge charged in the smoothing capacitor C 11 through MOSFETQ2 is discharged.
上記平滑コンデンサC11、C12の充電電圧を合成した電圧が平滑コンデンサC2により平滑化され、出力端TOUT+、TOUT−から出力される。 A voltage obtained by synthesizing the charging voltages of the smoothing capacitors C 11 and C 12 is smoothed by the smoothing capacitor C 2 and output from the output terminals T OUT + and T OUT− .
これにより、コンデンサC11、C12は、図5〜図7に示すように、各々出力電圧VDDの充放電を逆位相で交互に繰り返す。コンデンサC11、C12の静電容量が小さい場合、図5に示すように、瞬時に充放電が終了する。このため、コンデンサC11、C12の両端電圧VC11、VC12は、入力電圧(入力端TIN+、TIN−に入力される電圧)の波形とほぼ同形となる(図5〜図7は入力波形が矩形波の場合を示す。) As a result, the capacitors C 11 and C 12 alternately repeat charging and discharging of the output voltage V DD in opposite phases, as shown in FIGS. When the capacitances of the capacitors C 11 and C 12 are small, as shown in FIG. Therefore, both-end voltages V C11 and V C12 of the capacitors C 11 and C 12 have substantially the same shape as the waveform of the input voltage (voltage input to the input ends T IN + and T IN− ) (FIGS. 5 to 7 are (The case where the input waveform is a rectangular wave is shown.)
コンデンサC11、C12に並列接続されたMOSFETQ2、Q4は、両端電圧VC11、VC12が後述するドライブ回路Dr2、Dr4内の比較器CP2、CP4の閾値である0V付近を下回ったタイミングでオンする。このため、MOSFETQ2、Q4は、デューティ比50%のスイッチングを行う。そして、AC/DC変換器32は、ダイオードブリッジ動作となり、入力電圧の振幅と同程度の出力電圧VDDを出力する。
Capacitor C 11, connected in parallel to C 12 MOSFET Q2, Q4 are turned on at the timing when the voltage across V C11, V C12 is below the 0V near the threshold of the comparator CP2, CP4 in the drive circuit Dr2, Dr4 described later To do. Therefore, the MOSFETs Q2 and Q4 perform switching with a duty ratio of 50%. Then, the AC /
また、コンデンサC11、C12の静電容量がある程度大きい場合、図6に示すように、両端電圧VC11、VC12は、ややなまった形状となる。このため、MOSFETQ2、Q4のデューティ比は50%よりも小さくなる。そして、AC/DC変換器32は、ダイオードブリッジと倍電圧整流回路の中間に位置するような動作となり、入力電圧の振幅よりも大きく、振幅の2倍よりも小さい出力電圧VDDを出力する。コンデンサC11、C12の静電容量を大きくするに従って、MOSFETQ2、Q4のデューティ比は小さくなり、出力電圧VDDが大きくなる。
Further, when the capacitances of the capacitors C 11 and C 12 are large to some extent, as shown in FIG. 6, the both-end voltages V C11 and V C12 are somewhat distorted. For this reason, the duty ratios of the MOSFETs Q2 and Q4 are smaller than 50%. The AC /
そして、コンデンサC11、C12の静電容量がかなり大きくなると、コンデンサC11、C12が最低値0V〜最高値VDDまで充放電しきれなくなる。このため、MOSFETQ2、Q4のデューティ比は0となる。そして、AC/DC変換器32は、倍電圧整流回路動作となり、入力電圧の振幅の2倍の出力圧VDDを出力する。
When the capacitances of the capacitors C 11 and C 12 become considerably large, the capacitors C 11 and C 12 cannot be charged / discharged from the lowest value 0V to the highest value V DD . For this reason, the duty ratio of the MOSFETs Q2 and Q4 is zero. The AC /
即ち、AC/DC変換器32は、入力した交流電圧の振幅と同程度〜振幅の2倍の間で、MOSFETQ2、Q4のデューティ比に応じた入力電圧/出力電圧比の直流電圧が出力される。
In other words, the AC /
通常、AC/DC変換器32は、負荷値が変動すると、入力電圧電流(インピーダンス)が変動してしまう。本実施例では、平滑コンデンサC11及びC12の静電容量を調整して、MOSFETQ2、Q4のデューティを制御して、AC/DC変換器32の入力電圧/出力電圧比を調整することで、上記インピーダンス変動を抑え、インピーダンス整合によって非接触電力伝送システム1の効率を向上させている。
Normally, when the load value fluctuates in the AC /
ドライブ回路Dr1〜Dr4は、MOSFETQ1〜Q4毎にそれぞれ設けられている。図3及び図4に示すように、ドライブ回路Dr1〜Dr4はそれぞれ、比較器CP1〜CP4と、プルアップ抵抗RAと、駆動回路としてのゲートドライバGD1〜GD4と、を有している。比較器CP1〜CP4は、オープンコレクタタイプのコンパレータから構成されている。 Drive circuits Dr1 to Dr4 are provided for MOSFETs Q1 to Q4, respectively. As shown in FIGS. 3 and 4, each of the drive circuits Dr1 to Dr4 includes comparators CP1 to CP4, a pull-up resistor RA, and gate drivers GD1 to GD4 as drive circuits. The comparators CP1 to CP4 are composed of open collector type comparators.
図3及び図4に示すように、比較器CP1〜CP4の+入力端には、MOSFETQ1〜Q4のソース(一端)電圧が入力される。また、比較器CP1〜CP4の−入力端には、MOSFETQ1〜Q4のドレイン(他端)電圧が入力されている。よって、比較器CP1〜CP4は、MOSFETQ1〜Q4のソース、ドレインの電位が反転すると出力がローからハイ、又は、ハイからローに反転する。 As shown in FIGS. 3 and 4, the source (one end) voltages of the MOSFETs Q <b> 1 to Q <b> 4 are input to the + input ends of the comparators CP <b> 1 to CP <b> 4. The drain (other end) voltages of the MOSFETs Q1 to Q4 are input to the negative input terminals of the comparators CP1 to CP4. Therefore, the comparators CP1 to CP4 invert the output from low to high or from high to low when the source and drain potentials of the MOSFETs Q1 to Q4 are inverted.
プルアップ抵抗RAは、比較器CP1〜CP4の出力と出力電圧VDDが出力される出力VOUT+との間に接続されている。 The pull-up resistor RA is connected between the outputs of the comparators CP1 to CP4 and the output V OUT + from which the output voltage V DD is output.
ゲートドライバGD1〜GD4は、比較器CP1〜CP4からの出力が入力閾値電圧Vthを超えるとMOSFETQ1〜Q4をオンする。なお、ゲートドライバGD1〜GD4は、ヒステリシス性を有し、ヒステリシス電位の幅は比較器CP1〜CP4のスイッチング時に生じるチャタリングを防止する幅に設定される。 The gate drivers GD1 to GD4 turn on the MOSFETs Q1 to Q4 when the outputs from the comparators CP1 to CP4 exceed the input threshold voltage Vth . The gate drivers GD1 to GD4 have a hysteresis characteristic, and the width of the hysteresis potential is set to a width that prevents chattering that occurs when the comparators CP1 to CP4 are switched.
以上の構成により、比較器CP1は、出力端TOUT+から出力される出力電位VDDと入力端TIN+に入力される交流電位とを比較し、その結果に応じてハイ(=VDD)又はロー(0V)を出力する。比較器CP2は、出力端TOUT+に出力される出力電位VDDと入力端TIN−に入力される交流電位とを比較し、その結果に応じてハイ又はローを出力する。 With the above configuration, the comparator CP1 compares the output potential V DD output from the output terminal T OUT + with the AC potential input to the input terminal T IN + , and according to the result, the comparator CP1 is high (= V DD ) or Outputs low (0V). The comparator CP2 compares the output potential V DD output to the output terminal T OUT + with the AC potential input to the input terminal T IN− and outputs high or low according to the result.
比較器CP3は、出力端TOUT−から出力される0Vと入力端TIN+に入力される交流電位とを比較し、その結果に応じてハイ又はローを出力する。比較器CP4は、出力端TOUT−から出力される0Vと入力端TIN-に入力される交流電位とを比較し、その結果に応じてハイ又はローを出力する。 The comparator CP3 compares 0V output from the output terminal T OUT− with the AC potential input to the input terminal T IN + , and outputs high or low according to the result. The comparator CP4 compares 0V output from the output terminal T OUT− with the AC potential input to the input terminal T IN− and outputs high or low according to the result.
これにより、交流電圧が正の間は、MOSFETQ1、Q4がオンすると共に、MOSFETQ2、Q3がオフし、交流電圧が負の間は、MOSFETQ2、Q3がオンすると共に、MOSFETQ1、Q4がオフする。 As a result, the MOSFETs Q1 and Q4 are turned on and the MOSFETs Q2 and Q3 are turned off while the alternating voltage is positive, and the MOSFETs Q2 and Q3 are turned on and the MOSFETs Q1 and Q4 are turned off while the alternating voltage is negative.
また、本実施形態では、プルアップ抵抗RAの値を調整して、MOSFETQ1、Q2のオンオフが切り替わるタイミング、MOSFETQ3、Q4のオンオフが切り替わるタイミングで、両者がオフになるデッドタイミングを設けている。これにより、オンオフの切り替え時に、MOSFETQ1、Q2が同時にオンせず、MOSFETQ3、Q4も同時にオンしないようにしている。 In this embodiment, the value of the pull-up resistor RA is adjusted to provide a dead timing at which both of the MOSFETs Q1 and Q2 are turned on and the MOSFETs Q3 and Q4 are turned on and off. This prevents the MOSFETs Q1 and Q2 from being simultaneously turned on and the MOSFETs Q3 and Q4 from being simultaneously turned on when switching on and off.
このようにすることで、MOSFETQ1、Q2が同時にオンしたり、MOSFETQ3、Q4が同時にオンして一対の入力端TIN+、TIN−間に直列に低抵抗のMOSFETQ1、Q2が接続され、過電流が流れてしまうという問題を解決することができる。 By doing so, the MOSFETs Q1 and Q2 are simultaneously turned on, or the MOSFETs Q3 and Q4 are simultaneously turned on, so that the low resistance MOSFETs Q1 and Q2 are connected in series between the pair of input terminals T IN + and T IN− , and overcurrent Can be solved.
プルアップ抵抗RAの調整によりデッドタイムを設ける原理について、図8及び図9を参照して以下に説明する。プルアップ抵抗RAには、出力電圧VDDと比較器CP1〜CP4の出力VOUTの差分電圧VRA(=VDD−VOUT)が印加される。比較器CP1〜CP4がロー出力からハイ出力へとスイッチングする際、比較器CP1〜CP4の出力は、当該出力とグランドとの間の対地容量Cがプルアップ抵抗RAに流れる電流IRA(=VRA/RA)によりチャージされ、ハイ出力まで引き上げられる。 The principle of providing the dead time by adjusting the pull-up resistor RA will be described below with reference to FIGS. A differential voltage V RA (= V DD −V OUT ) between the output voltage V DD and the outputs V OUT of the comparators CP1 to CP4 is applied to the pull-up resistor RA . When comparator CP1~CP4 is switched from low output to high output, the output of the comparator CP1~CP4, the current earth capacitance C between the output and ground flows through the pull-up resistor R A I RA (= V RA / R A ) and charged to a high output.
比較器CP1〜CP4の出力の立ち上がり速度は、電流IRAの大きさに依存する。このため、プルアップ抵抗RAを大きくすれば立ち上がりが早くなり、プルアップ抵抗RAを小さくすれば立ち上がりが遅くするといった調整ができる。言い換えると、比較器CP1〜CP4の出力VOUTの立ち上がりはプルアップ抵抗RAと対地容量Cによる時定数τ=RA・Cに依存するため、プルアップ抵抗RAの抵抗値を調整することで、比較器CP1〜CP4の出力の立ち上がり速度を調整することができる。 The rising speed of the output of the comparator CP1~CP4 depends on the magnitude of the current I RA. For this reason, adjustment can be made such that if the pull-up resistor RA is increased, the rise is accelerated, and if the pull-up resistor RA is decreased, the rise is delayed. In other words, since the rise of the output V OUT of the comparators CP1 to CP4 depends on the time constant τ = R A · C due to the pull-up resistor RA and the ground capacitance C, the resistance value of the pull-up resistor RA is adjusted. Thus, the rising speed of the outputs of the comparators CP1 to CP4 can be adjusted.
ここで、MOSFETQ1〜Q4の出力のローからハイへの立ち上がり波形は、図9に示すように、下記の式(1)で表される。
今、ゲートドライブGD1〜GD4の入力閾値電圧をVthとする。オフ状態のMOSFETQ1〜Q4のドレイン、ソースの電位が反転してから、ドライブ回路Dr1〜D4がMOSFETQ1〜Q4をオンするまでにかかる時間TONは、TON=−RA・C・ln(1−Vth/VDD)で表される。一方、オン状態のMOSFETQ1〜Q4のドレイン、ソースの電位が反転してから、ドライブ回路Dr1〜Dr3がMOSFETQ1〜A4をオフするまでにかかる時間をTOFFとする。 Now, let the input threshold voltage of the gate drives GD1 to GD4 be Vth . The time T ON required for the drive circuits Dr1 to D4 to turn on the MOSFETs Q1 to Q4 after the drain and source potentials of the MOSFETs Q1 to Q4 in the off state are inverted is T ON = −R A · C · ln (1 represented by -V th / V DD). On the other hand, let T OFF be the time taken for the drive circuits Dr1 to Dr3 to turn off the MOSFETs Q1 to A4 after the drain and source potentials of the MOSFETs Q1 to Q4 in the on state are inverted.
MOSFETQ1、Q2、MOSFETQ3、Q4がそれぞれ同時にオンせずに、デッドタイムを設けるためには、TON>TOFFである必要がある。よって、下記の式(2)に示すように、プルアップ抵抗RAを調整すれば、デッドタイムを設けることができる。そこで、本実施形態では、下記の式(2)に示す範囲にプルアップ抵抗RAを調整している。なお、TOFFは、比較器CP1〜CP4の立下り速度で決定付けられるため、既知である。
上述した実施形態によれば、例えば、設計段階でプルアップ抵抗RAを調整した値にすることにより、簡単にMOSFETQ1、Q2、MOSFETQ3、Q4が同時にオンしないようにすることができる。 According to the embodiment described above, for example, by setting the pull-up resistor RA to a value adjusted at the design stage, it is possible to easily prevent the MOSFETs Q1, Q2, MOSFETs Q3, Q4 from being turned on simultaneously.
なお、デッドタイム期間中は、MOSFETQ1〜Q4はオフ状態である。本実施形態では、MOSFETQ1〜Q4がオフの間は、MOSFETQ1〜Q4の寄生ダイオードD1、D3を電流が通過することで整流動作が行われる。このため、必要以上にデッドタイムを設けると寄生ダイオードD1、D3による損失が増加し、整流効率が低下する。 During the dead time period, the MOSFETs Q1 to Q4 are in an off state. In the present embodiment, while the MOSFETs Q1 to Q4 are off, a rectification operation is performed by passing current through the parasitic diodes D1 and D3 of the MOSFETs Q1 to Q4. For this reason, if dead time is provided more than necessary, the losses due to the parasitic diodes D1 and D3 increase, and the rectification efficiency decreases.
上述したようにTONはプルアップ抵抗RAにより調整できるため、デッドタイムもプルアップ抵抗RAにより調整できる。そこで、プルアップ抵抗RAは、比較器CP1〜CP4の応答性や対外乱特性、MOSFETQ1〜Q4のスイッチング特性、適用回路のレイアウトに応じて、必要以上にデッドタイムが長くならないように調整されている。 Since T ON as described above can be adjusted by the pull-up resistor R A, the dead time can also be adjusted by the pull-up resistor R A. Therefore, the pull-up resistor RA is adjusted so that the dead time does not become longer than necessary according to the response and disturbance characteristics of the comparators CP1 to CP4, the switching characteristics of the MOSFETs Q1 to Q4, and the layout of the applied circuit. Yes.
なお、上述した第1実施形態によれば、平滑コンデンサC11、C12は、可変容量素子から構成されていたが、これに限ったものではない。平滑コンデンサC11、C12としては、静電容量が固定のものであってもよい。 Note that according to the first embodiment described above, the smoothing capacitor C 11, C 12, which had been constructed from the variable capacitance element, not limited to this. The smoothing capacitors C 11 and C 12 may have a fixed capacitance.
また、ゲートドライバGD1〜GD4は、出力電圧VDDが安定するまで、MOSFETQ1〜Q4のオフを維持する低電圧ロックアウト機能を有してもよい。低電圧ロックアウト機能を持たない場合、比較器CP1〜CP4が動き出す前にMOSFETQ1〜Q4が同時にオンして過電流が流れたり、整流回路311に流れる電流が逆流する恐れがある。ゲートドライバGD1〜GD4に、低電圧ロックアウト機能を持たせることにより、AC/DC変換器32を安定して動作させることができる。
The gate drivers GD1 to GD4 may have a low voltage lockout function that keeps the MOSFETs Q1 to Q4 off until the output voltage V DD is stabilized. If the low voltage lockout function is not provided, MOSFETs Q1 to Q4 may be simultaneously turned on before the comparators CP1 to CP4 start to operate, and an overcurrent may flow, or a current flowing through the
また、上述した第1実施形態によれば、プルアップ抵抗RAは、設計時に調整された値を有する固定抵抗で構成されていたが、これに限ったものではない。プルアップ抵抗RAとして可変抵抗を用いてもよい。この場合、設計時に調整された値にプルアップ抵抗RAが調整され、簡単にプルアップ抵抗RAの設計変更を行うことができる。 Further, according to the first embodiment described above, the pull-up resistor RA is configured by a fixed resistor having a value adjusted at the time of design, but is not limited thereto. A variable resistor may be used as the pull-up resistor RA . In this case, the adjusted pull-up resistor R A to the adjusted value at the time of design, easily can be carried out design changes of the pull-up resistor R A.
(第2実施形態)
次に、第2実施形態について説明する。上述した第1実施形態では、平滑コンデンサC11、C12は、出力端TOUT+、TOUT−側のインピーダンスによって静電容量が調整される。このため、平滑コンデンサC11、C12の大きさによって右サイドのMOSFETQ2、Q4が完全にスイッチングしないモードが存在する。この場合、平滑コンデンサC11、C12が放電されないので、出力端TOUT+、TOUT−からは交流電圧の振幅の2倍程度の直流電圧が出力される倍電圧整流動作となる。
(Second Embodiment)
Next, a second embodiment will be described. In the first embodiment described above, the capacitances of the smoothing capacitors C 11 and C 12 are adjusted by the impedances on the output terminals T OUT + and T OUT− side. Therefore, MOSFET Q2 of the right side by the size of the smoothing capacitor C 11, C 12, Q4 is present completely mode without switching. In this case, since the smoothing capacitors C 11 and C 12 are not discharged, a double voltage rectification operation is performed in which a DC voltage approximately twice the amplitude of the AC voltage is output from the output terminals T OUT + and T OUT− .
この場合、MOSFETQ1、Q2、MOSFETQ3、Q4が同時にオンすることはなくなるため、デッドタイムを設ける必要がなくなる。プルアップ抵抗は比較器CP1〜CP4の出力電流を定格内に抑える値に満たしていればよい。そこで、第2実施形態では、図10に示すように、プルアップ抵抗が調整できるようにしている。 In this case, the MOSFETs Q1 and Q2, and the MOSFETs Q3 and Q4 are not turned on at the same time, so that it is not necessary to provide a dead time. The pull-up resistor only needs to satisfy a value that suppresses the output current of the comparators CP1 to CP4 within the rating. Therefore, in the second embodiment, the pull-up resistor can be adjusted as shown in FIG.
第2実施形態では、比較器CP1〜CP4と、出力電圧VDDが出力される出力端TOUT+と、の間に互いに並列接続された2つのプルアップ抵抗RA1、RA2が接続されている。また、プルアップ抵抗RA1に並列に、かつ、プルアップ抵抗RA2に直列にスイッチSWが接続されている。 In the second embodiment, two pull-up resistors R A1 and R A2 connected in parallel to each other are connected between the comparators CP1 to CP4 and the output terminal T OUT + from which the output voltage V DD is output. . A switch SW is connected in parallel with the pull-up resistor R A1 and in series with the pull-up resistor R A2 .
以上の構成により、スイッチSWのオンオフにより、プルアップ抵抗RA2の接続・非接続が制御される。スイッチSWのオンオフは、図示しないマイコンにより制御される。マイコンは、右サイドのMOSFETQ2、Q4のドレイン、ソースが一定期間以上反転せずに、MOSFETQ2、Q4がオンしなかった場合、スイッチSWをオンする。 With the above configuration, connection / disconnection of the pull-up resistor RA2 is controlled by turning on / off the switch SW. On / off of the switch SW is controlled by a microcomputer (not shown). The microcomputer turns on the switch SW when the drains and sources of the MOSFETs Q2 and Q4 on the right side are not inverted for a certain period and the MOSFETs Q2 and Q4 are not turned on.
スイッチSWがオンされ、プルアップ抵抗RA2が接続された場合、プルアップ抵抗値が下がり、デッドタイムが短縮される。これにより、MOSFETQ2、Q4がオンしない倍電圧整流動作時には、デッドタイムを短縮して、整流回路311の効率を向上させることができる。
When the switch SW is turned on and the pull-up resistor RA2 is connected, the pull-up resistor value is lowered and the dead time is shortened. Thereby, at the time of the voltage doubler rectification operation in which the MOSFETs Q2 and Q4 are not turned on, the dead time can be shortened and the efficiency of the
また、マイコンは、MOSFETQ1、Q2、MOSFETQ3、Q4が交互にオンしている間は、スイッチSWをオフする。スイッチSWがオフされ、プルアップ抵抗RA2が接続されなくなると、プルアップ抵抗値が下がり、デッドタイムが長くなる。これにより、第1実施形態と同様に、MOSFETQ1、Q2、MOSFETQ3、Q4が同時にオンしないようにして、過電流を抑制できる。 Further, the microcomputer turns off the switch SW while the MOSFETs Q1, Q2 and the MOSFETs Q3, Q4 are alternately turned on. When the switch SW is turned off and the pull-up resistor RA2 is not connected, the pull-up resistor value decreases and the dead time increases. As a result, as in the first embodiment, MOSFETs Q1, Q2, MOSFETs Q3, Q4 are not turned on at the same time, and overcurrent can be suppressed.
また、上述した第1、第2実施形態によれば、MOSFETQ1、Q2として、PMOSFETを用いていたが、これに限ったものではない。MOSFETQ1、Q2にブートストラップ回路を用いたフローティング電源を挿入し、PMOSFETの代わりにNMOSFETを用いてもよい。 Further, according to the first and second embodiments described above, PMOSFETs are used as the MOSFETs Q1 and Q2, but the present invention is not limited to this. A floating power supply using a bootstrap circuit may be inserted into the MOSFETs Q1 and Q2, and an NMOSFET may be used instead of the PMOSFET.
なお、本発明は上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。 The present invention is not limited to the above embodiment. That is, various modifications can be made without departing from the scope of the present invention.
31 AC/DC変換器
311 整流回路
C11 平滑コンデンサ(第1コンデンサ)
C12 平滑コンデンサ(第2コンデンサ)
C2 平滑コンデンサ
CP1〜CP4 比較器
Dr1〜Dr4 ドライバ回路(第1〜第4スイッチ制御部)
GD1〜GD4 ゲートドライバ(駆動回路)
Q1 MOSFET(第1スイッチ)
Q2 MOSFET(第2スイッチ)
Q3 MOSFET(第3スイッチ)
Q4 MOSFET(第4スイッチ)
RA プルアップ抵抗
RA1 プルアップ抵抗
RA2 プルアップ抵抗
31 AC /
C 12 smoothing capacitor (second capacitor)
C 2 smoothing capacitor CP1~CP4 comparator Dr1~Dr4 driver circuit (first to fourth switch control unit)
GD1 to GD4 Gate driver (drive circuit)
Q1 MOSFET (first switch)
Q2 MOSFET (second switch)
Q3 MOSFET (third switch)
Q4 MOSFET (4th switch)
R A pull-up resistor R A1 pull-up resistor R A2 pull-up resistor
Claims (5)
前記第1〜第4スイッチ制御部は各々、前記第1〜第4スイッチ各々の一端と他端との電圧を比較する比較器と、前記比較器の出力と当該AC/DC変換器の出力との間に接続されたプルアップ抵抗と、前記比較器の出力に基づいて前記第1〜第4スイッチを各々オンオフする駆動回路と、を有し、
前記第1、第2スイッチ、前記第3、第4スイッチが同時にオンしないように、前記プルアップ抵抗の抵抗値が設定されていることを特徴とするAC/DC変換器。 A first and second switch connected in series to a pair of input terminals to which an AC voltage is input, and a rectifier circuit including a third and a fourth switch connected in parallel to the first and second switches; An AC / DC converter comprising a smoothing capacitor connected to the output of the rectifier circuit, and first to fourth switch controllers for controlling on / off of the first to fourth switches, respectively.
The first to fourth switch control units each compare a voltage between one end and the other end of each of the first to fourth switches, an output of the comparator, and an output of the AC / DC converter. A pull-up resistor connected between and a drive circuit for turning on and off each of the first to fourth switches based on an output of the comparator,
An AC / DC converter, wherein a resistance value of the pull-up resistor is set so that the first, second switch, third, and fourth switches are not turned on simultaneously.
TOFF:前記第1〜第4スイッチの一端と他端との電位が反転してから前記駆動回路が前記第1〜第4スイッチをオフするまでの時間
C:前記比較器出力の対地容量
Vth:前記駆動回路の入力閾値電圧
VDD:前記AC/DC変換器の出力電圧 The AC / DC converter according to claim 1 or 2, wherein a resistance value of the pull-up resistor is set in a range represented by the following expression.
前記第1〜第4スイッチ制御部は各々、前記第1〜第4スイッチ各々の一端と他端との電圧を比較する比較器と、前記比較器の出力と当該AC/DC変換器の出力との間に接続されたプルアップ抵抗と、前記比較器の出力に基づいて前記第1〜第4スイッチを各々オンオフする駆動回路と、を有し、
前記プルアップ抵抗を可変に設けたことを特徴とするAC/DC変換器。 A first and second switch connected in series to a pair of input terminals to which an AC voltage is input, and a rectifier circuit including a third and a fourth switch connected in parallel to the first and second switches; An AC / DC converter comprising a smoothing capacitor connected to the output of the rectifier circuit, and first to fourth switch controllers for controlling on / off of the first to fourth switches, respectively.
The first to fourth switch control units each compare a voltage between one end and the other end of each of the first to fourth switches, an output of the comparator, and an output of the AC / DC converter. A pull-up resistor connected between and a drive circuit for turning on and off each of the first to fourth switches based on an output of the comparator,
An AC / DC converter characterized in that the pull-up resistor is variably provided.
前記第4スイッチに並列接続される第2コンデンサと、
前記プルアップ抵抗の抵抗値を調整する調整部と、を備え、
前記調整部は、前記第2、第4スイッチの両端電圧を監視し、一定期間以上反転せずに、前記第2、第4スイッチがオンしなかった場合、前記プルアップ抵抗を引き下げることを特徴とする請求項4に記載のAC/DC変換器。 A first capacitor connected in parallel to the second switch;
A second capacitor connected in parallel to the fourth switch;
An adjustment unit for adjusting the resistance value of the pull-up resistor,
The adjusting unit monitors a voltage across the second and fourth switches, and when the second and fourth switches are not turned on without being inverted for a predetermined period or longer, the adjustment unit lowers the pull-up resistor. The AC / DC converter according to claim 4.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018040470A JP2019161685A (en) | 2018-03-07 | 2018-03-07 | Ac/dc converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018040470A JP2019161685A (en) | 2018-03-07 | 2018-03-07 | Ac/dc converter |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019161685A true JP2019161685A (en) | 2019-09-19 |
Family
ID=67994985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018040470A Pending JP2019161685A (en) | 2018-03-07 | 2018-03-07 | Ac/dc converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019161685A (en) |
-
2018
- 2018-03-07 JP JP2018040470A patent/JP2019161685A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9831778B2 (en) | Power-converting device and power conditioner using the same | |
US9806618B2 (en) | Power converting device and power conditioner using the same | |
US10116221B2 (en) | Series compensating electric power transmission system | |
US10211730B2 (en) | DC-DC converter | |
US20150295504A1 (en) | Electric power conversion apparatus and method of controlling the same | |
US9595822B2 (en) | Reverse battery protection device and operating method thereof | |
JP4830218B2 (en) | Drive signal supply circuit | |
JP5324009B2 (en) | Power receiving device and non-contact power transmission system using the same | |
JP6067308B2 (en) | Wireless power receiving circuit and electronic device using the same | |
US10056837B2 (en) | DC-DC converter and power source device | |
JP2015186363A (en) | DC-DC converter | |
JP2017169268A (en) | Full-wave rectification circuit | |
WO2015151493A1 (en) | Non-contact power supply device and non-contact power supply system | |
US10848077B2 (en) | Power receiving device | |
US20150295445A1 (en) | Electric power conversion apparatus and method of controlling the same | |
KR101367954B1 (en) | Switching mode power supply and switching controlling circuit thereof | |
CN110752739B (en) | Power equipment driving device | |
EP2892135B1 (en) | Power Supply and energy efficient Gate Driver | |
JP2019161685A (en) | Ac/dc converter | |
JP6137723B1 (en) | Non-voltage drop type power supply circuit and its application circuit | |
JP5839899B2 (en) | Backflow prevention circuit and step-down DC / DC converter using the same, control circuit thereof, charging circuit, electronic device | |
KR102525753B1 (en) | Isolated switching power supply | |
US10778109B2 (en) | Power supply and power supply unit | |
JP2013009485A (en) | Voltage balancing circuit of inverter device | |
WO2020194661A1 (en) | Power supply device |