JP2019149770A - Limiter circuit - Google Patents
Limiter circuit Download PDFInfo
- Publication number
- JP2019149770A JP2019149770A JP2018034854A JP2018034854A JP2019149770A JP 2019149770 A JP2019149770 A JP 2019149770A JP 2018034854 A JP2018034854 A JP 2018034854A JP 2018034854 A JP2018034854 A JP 2018034854A JP 2019149770 A JP2019149770 A JP 2019149770A
- Authority
- JP
- Japan
- Prior art keywords
- frequency signal
- transmission line
- limiter circuit
- ground
- stub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明の実施の形態は、リミッタ回路に関する。 Embodiments described herein relate generally to a limiter circuit.
リミッタ回路のPINダイオードに対して入力端側と出力端側との両方にインダクタンス成分を挿入し、PINダイオードのキャパシタンス成分を用いてローパスフィルタを構成し、不要信号を減衰させるリミッタ回路が知られている。しかしながら、このようなリミッタ回路においては、ローパスフィルタの構成のために挿入されたインダクタのインダクタンスおよびPINダイオードのキャパシタンスが、通過させるべき高周波信号に損失を与えてしまう。 A limiter circuit is known that inserts an inductance component on both the input end side and the output end side of the PIN diode of the limiter circuit, and forms a low-pass filter using the capacitance component of the PIN diode to attenuate unnecessary signals. Yes. However, in such a limiter circuit, the inductance of the inductor inserted for the configuration of the low-pass filter and the capacitance of the PIN diode give a loss to the high-frequency signal to be passed.
本発明の実施の形態は上述した問題を解消するためになされ、不要信号を十分に減衰させ、通過させるべき高周波信号の減衰を少なくできるリミッタ回路を提供することを課題とする。 An embodiment of the present invention is made to solve the above-described problem, and an object of the present invention is to provide a limiter circuit that can sufficiently attenuate unnecessary signals and reduce attenuation of high-frequency signals to be passed.
上記に記載された課題を解決するために、実施の形態にかかるリミッタ回路は、オープンスタブと、ダイオードと、ショートスタブとを備える。オープンスタブは、高周波信号の伝送線路に接続され、その長さは高周波信号の波長の1/8とされる。ダイオードは、伝送線路とグラウンドとに接続され、伝送線路を流れる高周波信号の振幅を制限する。ショートスタブは、伝送線路とグラウンドとに接続され、その長さは高周波信号の波長の1/4よりも短くされ、高周波信号がダイオードにより整流されて生じた直流電力をグラウンドに流す。 In order to solve the problems described above, a limiter circuit according to an embodiment includes an open stub, a diode, and a short stub. The open stub is connected to the transmission line of the high frequency signal, and its length is set to 1/8 of the wavelength of the high frequency signal. The diode is connected to the transmission line and the ground, and limits the amplitude of the high-frequency signal flowing through the transmission line. The short stub is connected to the transmission line and the ground, and the length thereof is shorter than ¼ of the wavelength of the high-frequency signal, and direct current power generated by rectifying the high-frequency signal by the diode is supplied to the ground.
[リミッタ回路1の構成]
以下、実施の形態について、図面を参照しながら詳細に説明する。図1は、本実施の形態にかかるリミッタ回路1の実装図である。なお、図1に示す各構成要素の寸法の比率は、実際のリミッタ回路1における各構成要素の寸法の比率とは必ずしも一致しない。図2は、図1に示されたリミッタ回路1の回路図である。図3は、図1,図2に示されたリミッタ回路1の各構成要素の目的の周波数成分に対する等価回路を示す図である。図4は、図1〜図3に示されたリミッタ回路1の伝送線路10に対するオープンスタブ12、PINダイオード14およびショートスタブ16の影響をスミスチャートの形式で例示する図である。
[Configuration of Limiter Circuit 1]
Hereinafter, embodiments will be described in detail with reference to the drawings. FIG. 1 is a mounting diagram of a
図1,図2に示すように、リミッタ回路1は、LNA18による増幅の対象となる目的の高周波信号を伝送する伝送線路10にそれぞれ接続されたオープンスタブ12、PINダイオード14およびショートスタブ16を備える。伝送線路10は、50Ωのインピーダンスで、マイクロ波帯、例えば9GHzの目的の高周波信号を入力端子からLNA18の入力(LNA入力)に伝送する。
As shown in FIGS. 1 and 2, the
PINダイオード14のアノードはスルーホールを介してPINダイオード14の裏面のグラウンドに接続され、PINダイオード14のカソードは伝送線路10に接続され、伝送線路10を伝送される高周波信号の振幅を制限する。また、ショートスタブ16の一端は伝送線路10に接続され、ショートスタブ16の他端は、スルーホールを介して裏面のグラウンドに接続される。なお、図1,図2においては、目的の高周波信号の波長はλ0と記される。また、以下、目的の高周波信号の周波数はf0と記される。また、伝送線路10、オープンスタブ12およびショートスタブ16は、マイクロストリップラインにより構成される。また、リミッタ回路1の用途によっては、PINダイオード14の代わりに高速スイッチングダイオード、高周波用ショットキーバリアダイオードなどが使われ得る。
The anode of the
目的の高周波信号およびその高調波成分がPINダイオード14により制限されるときには整流され、DC電流が生じる。PINダイオード14およびショートスタブ16は、図2に示されるように、このDC成分をグラウンドに流すDCリターン用短絡線路を形成する。目的の高周波信号の振幅がPINダイオード14の非線形領域に入ったときには、PINダイオード14の特性の非直線性に起因して、目的の高調波信号の高調波成分が生じる。この高調波成分には、通常、第2高調波成分が最も多く含まれる。第2高調波成分の周波数は、目的の高周波信号の周波数f0の2倍(2f0)である。また、第2高調波成分の波長は、目的の高周波信号の波長λ0の1/2(λ0/2)である。
When the target high frequency signal and its harmonic components are limited by the
オープンスタブ12の伝送線路10から見た長さは、第2高調波成分の波長λ0/2の1/4(λ0/8)とされ、オープンスタブ12は、第2高調波成分をグラウンドに短絡させる。従って、第2高調波成分の電力はオープンスタブ12により−35dB程度に減衰される。つまり、リミッタ回路1の入力端子からアンテナなどに出力される第2高調波成分の反射電力は、リミッタ回路1がオープンスタブ12を備えない場合に比べて非常に小さくなる。
Length viewed from the
一方、オープンスタブ12の伝送線路10から見た長さは、目的の高周波信号の波長λ0の1/4(λ0/4)よりも短くされる。従って、オープンスタブ12は、伝送線路10を伝送される目的の高周波信号にとっては、図3,図4に示されるように、伝送線路10とグラウンドとに接続されたキャパシタ(インピーダンス=−jωA)と等価になる。また、PINダイオード14は、そのPN接合面の容量に起因して、伝送線路10を伝送される目的の高周波信号にとっては、図3,図4に示されるように、伝送線路10とグラウンドとに接続されたキャパシタ(インピーダンス=−jω(B−A))と等価になる。ただし、A,Bは正の実数であり、B>Aである。
On the other hand, the length as viewed from the
つまり、目的の高周波信号の振幅がPINダイオード14によりグラウンドに短絡されない範囲において、オープンスタブ12およびPINダイオード14は、伝送線路10とグラウンドとに接続され、インピーダンス−jωBのキャパシタとなる。なお、PINダイオード14により目的の高周波信号が制限されるときには、PINダイオード14により伝送線路10は、図4の点Cに示されるように、グラウンドに短絡された状態となる。
In other words, the
一方、リミッタ回路1以外において、PINダイオード14とともにDCリターン用短絡線路を構成するショートスタブの伝送線路10から見た長さは、一般的には、目的の高周波信号の波長λ0の1/4(λ0/4)とされる。従って、このようなショートスタブは、目的の高周波信号から見て開放状態となる。一方、リミッタ回路1において、ショートスタブ16の代わりに、送線路10から見た長さがλ0/4のショートスタブが用いられると、オープンスタブ12およびPINダイオード14に起因するキャパシタンスの影響を排除することはできない。そこで、リミッタ回路1において、ショートスタブ16の伝送線路10から見た長さは、目的の高周波信号の波長λ0の1/4(λ0/4)よりも短くされる。従って、ショートスタブ16は、伝送線路10を伝送される目的の高周波信号にとってインダクタと等価になる。
On the other hand, the length viewed from the
図5は、図1〜図3に示されたリミッタ回路1においてショートスタブ16によるキャパシタンスの補償を行わない場合のリミッタ回路1の挿入損失を示す図である。リミッタ回路1において、オープンスタブ12および適切な形状のショートスタブ16が用いられず、伝送線路10から見たPINダイオード14の合計の容量値が0.25pFで、目的の高周波信号の周波数f0が9GHzである場合が想定される。この想定においては、図5に示されるように、9GHzの目的の高周波信号は、PINダイオード14のキャパシタンス性のインピーダンスにより、−0.5dB程度、減衰してしまう。
FIG. 5 is a diagram illustrating insertion loss of the
一方、ショートスタブ16の伝送線路10から見た長さは、目的の高周波信号の波長λ0の1/4(λ0/4)よりも短くされる。従って、ショートスタブ16は、伝送線路10を伝送される目的の高周波信号にとって、伝送線路10とグラウンドとに接続されたインダクタと等価になる。つまり、ショートスタブ16を適切な形状とすることにより、図3,図4に示されるように、ショートスタブ16の目的の高周波信号に対するインダクタンスのインピーダンスを+jωBとすることができる。このように、ショートスタブ16を適切な形状とすることにより、伝送線路10とグラウンドとに接続されたオープンスタブ12およびPINダイオード14に起因するキャパシタの影響を排除することができる。
On the other hand, the length as viewed from the
[実施例]
図6は、図1〜図3に示されたリミッタ回路1において、ショートスタブ16を適切な形状とすることにより、伝送線路10とグラウンドとに接続されたオープンスタブ12およびPINダイオード14に起因するキャパシタの影響を排除した効果をグラフ形式で例示する図である。図7は、図6に示されたキャパシタの影響を排除した効果を、挿入損失および反射損失を示す軸を拡大して示す図である。
[Example]
FIG. 6 is caused by the
リミッタ回路1において、ショートスタブ16は適切な形状に形成されて、オープンスタブ12およびPINダイオード14のキャパシタンスを打ち消す。従って、図6,図7に示されるように、9GHzの目的の高周波信号の反射は小さくなり、入力端子から見た目的の高周波信号の反射損失は−35dB程度となる。また、入力端子から見た目的の高周波信号の挿入損失は−0.2dB程度と非常に小さくなる。また、図6,図7に示されるように、18GHzの目的の高周波信号の第2高調波成分の大部分は反射されて、入力端子から見た第2高調波成分の挿入損失は−35dB程度となる。
In the
このように、目的の高周波信号はリミッタ回路1により反射されず、その反射損失は非常に小さくなる。一方、目的の高周波信号の第2高調波はリミッタ回路1により反射されて、その挿入損失は非常に大きくなる。つまり、リミッタ回路1によれば、入力端子からLNA18の入力までに目的の高周波信号に与えられる損失は非常に小さくなり、入力端子から出力される目的の高周波信号の第2高調波の電力は非常に小さくなる。
Thus, the target high frequency signal is not reflected by the
本発明の実施の形態を説明したが、この実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although the embodiment of the present invention has been described, this embodiment is presented as an example and is not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.
1 リミッタ回路、10 伝送線路、12 オープンスタブ、14 PINダイオード、16 ショートスタブ、18 LNA 1 limiter circuit, 10 transmission line, 12 open stub, 14 PIN diode, 16 short stub, 18 LNA
Claims (4)
前記伝送線路とグラウンドとに接続され、前記伝送線路を流れる前記高周波信号の振幅を制限するダイオードと、
前記伝送線路とグラウンドとに接続され、前記高周波信号の波長の1/4よりも短い長さで、前記高周波信号が前記ダイオードにより整流されて生じた直流電力をグラウンドに流すショートスタブと、
を備えるリミッタ回路。 An open stub connected to a transmission line of a high-frequency signal and having a length of 1/8 of the wavelength of the high-frequency signal;
A diode that is connected to the transmission line and ground and limits an amplitude of the high-frequency signal flowing through the transmission line;
A short stub connected to the transmission line and the ground, and having a length shorter than ¼ of the wavelength of the high-frequency signal, and flowing DC power generated by rectifying the high-frequency signal by the diode to the ground;
A limiter circuit comprising:
前記ダイオードは、前記伝送線路とグラウンドとに接続された前記高周波信号に対する第2のキャパシタとなり、
前記ショートスタブは、前記伝送線路とグラウンドとに接続され、前記第1のキャパシタと前記第2のキャパシタとに並列接続されたときに、前記第1のキャパシタのキャパシタンスと前記第2のキャパシタのキャパシタンスとの合計値を打ち消す値の前記高周波信号に対するインダクタンスを有するインダクタとなる
請求項1に記載のリミッタ回路。 The open stub serves as a first capacitor for the high-frequency signal connected to the transmission line and ground,
The diode becomes a second capacitor for the high-frequency signal connected to the transmission line and ground,
The short stub is connected to the transmission line and ground, and when connected in parallel to the first capacitor and the second capacitor, the capacitance of the first capacitor and the capacitance of the second capacitor The limiter circuit according to claim 1, wherein the limiter circuit is an inductor having an inductance with respect to the high-frequency signal having a value that cancels the total value.
請求項1または2に記載のリミッタ回路。 The limiter circuit according to claim 1, wherein the short stub is configured to short-circuit and attenuate a second harmonic of the high-frequency signal generated by the nonlinearity of the diode.
請求項1〜3のいずれか1項に記載のリミッタ回路。 The limiter circuit according to claim 1, wherein the diode is a PIN diode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018034854A JP2019149770A (en) | 2018-02-28 | 2018-02-28 | Limiter circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018034854A JP2019149770A (en) | 2018-02-28 | 2018-02-28 | Limiter circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019149770A true JP2019149770A (en) | 2019-09-05 |
Family
ID=67849477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018034854A Pending JP2019149770A (en) | 2018-02-28 | 2018-02-28 | Limiter circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019149770A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113964641A (en) * | 2020-07-20 | 2022-01-21 | 武汉希欧科技有限公司 | Signal input circuit of laser control circuit |
-
2018
- 2018-02-28 JP JP2018034854A patent/JP2019149770A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113964641A (en) * | 2020-07-20 | 2022-01-21 | 武汉希欧科技有限公司 | Signal input circuit of laser control circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2020182305A1 (en) | Power amplifier arrangement | |
JP5225544B2 (en) | Limiter circuit | |
US10862440B2 (en) | High-frequency amplifier | |
US9543898B2 (en) | Microwave amplifier device | |
CN105048965A (en) | Millimeter-wave dual-band frequency doubler based on Schottky diode pairs | |
JPWO2015125638A1 (en) | High frequency front end circuit | |
JP2019149770A (en) | Limiter circuit | |
JP2008022232A (en) | Limiter circuit | |
JP6808092B2 (en) | amplifier | |
US9543902B2 (en) | Power amplifier | |
JP2020061620A (en) | Limiter circuit | |
KR102459725B1 (en) | Phase Shifter | |
JP5610787B2 (en) | High frequency switch circuit | |
WO2019208173A1 (en) | Wireless communication module | |
US10348251B2 (en) | Power supply circuit | |
JP5255587B2 (en) | Limiter circuit | |
JP2007318264A (en) | Limiter circuit | |
JP2016127568A (en) | Doherty amplifier | |
KR101731563B1 (en) | Apparatus for Matching Impedance for Removing Reflection Noise of Motor Driver | |
JP6549095B2 (en) | High frequency front end circuit | |
US11190154B2 (en) | Power amplifier circuit | |
JP5921823B2 (en) | Harmonic suppression circuit | |
JP2018142827A (en) | Semiconductor device and electronic equipment | |
JP5904145B2 (en) | Power monitor circuit | |
JP2022101252A (en) | Bias circuit |