JP2019146357A - Voltage converter, method for controlling voltage converter, and computer program - Google Patents

Voltage converter, method for controlling voltage converter, and computer program Download PDF

Info

Publication number
JP2019146357A
JP2019146357A JP2018028246A JP2018028246A JP2019146357A JP 2019146357 A JP2019146357 A JP 2019146357A JP 2018028246 A JP2018028246 A JP 2018028246A JP 2018028246 A JP2018028246 A JP 2018028246A JP 2019146357 A JP2019146357 A JP 2019146357A
Authority
JP
Japan
Prior art keywords
period
leg
voltage
winding
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018028246A
Other languages
Japanese (ja)
Inventor
将義 廣田
Masayoshi Hirota
将義 廣田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2018028246A priority Critical patent/JP2019146357A/en
Publication of JP2019146357A publication Critical patent/JP2019146357A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)

Abstract

To provide a voltage converter, a method for controlling a voltage converter, and a computer program which can suppress a switching loss when a DC voltage is converted to an AC voltage, using a full-bridge circuit and an inductor.SOLUTION: The voltage converter includes: a full-bridge circuit with two legs; an inductor; a transformer in which one winding is connected between the connection points of two arms of each leg; an application circuit for applying a voltage to the other winding; and a controller for controlling a full-bridge circuit to convert a DC voltage applied to both ends of each leg through the inductor. The controller controls one of the legs so that the leg is in the state of short-circuit for a first length of time, and controls the application circuit so that the application circuit applies a predetermined voltage to the other winding of the transformer in a second length of time of the first length of time. The controller also conducts control so that one arm of the other leg is in the state of short circuit in a third length of time, which overlaps with the second length of time of the first length of time, so that a current generated in one winding flows in the other arm of one leg in a reverse direction to flow back.SELECTED DRAWING: Figure 1

Description

本発明は、フルブリッジに印加される直流電圧を交流電圧に変換する電圧変換装置、電圧変換装置の制御方法及びコンピュータプログラムに関する。   The present invention relates to a voltage converter that converts a DC voltage applied to a full bridge into an AC voltage, a control method for the voltage converter, and a computer program.

家庭用の商用電源から供給された交流電圧を直流電圧に変換するAC/DC変換装置を搭載し、該AC/DC変換装置にて変換された直流電圧でバッテリを充電するプラグインハイブリッド車(PHEV:Plug−in Hybrid Electric Vehicle)、電気自動車(EV:Electric Vehicle)等の電動車両が普及している。   A plug-in hybrid vehicle (PHEV) that is equipped with an AC / DC converter that converts an AC voltage supplied from a commercial power source for household use into a DC voltage, and that charges the battery with the DC voltage converted by the AC / DC converter. : Electric vehicles such as Plug-in Hybrid Electric Vehicle (EV) and Electric Vehicle (EV) are widely used.

近年、プラグインハイブリッド車、電気自動車等の電動車両のバッテリを災害時又は非常時の家庭用電源(V2H:Vehicle to Home)又は電力系統のバッファ(V2G:Vehicle to Grid)として利用することが期待されている。この場合のAC/DC変換装置は、双方向の変換装置として動作可能であることが必要となる。   In recent years, it is expected that batteries of electric vehicles such as plug-in hybrid vehicles and electric vehicles will be used as household power supplies (V2H: Vehicle to Home) or buffers (V2G: Vehicle to Grid) in the event of a disaster or emergency. Has been. In this case, the AC / DC converter must be operable as a bidirectional converter.

例えば特許文献1には、交流電源からの交流電圧及びバッテリからの直流電圧を双方向に変換する電力変換装置が開示されている。開示された電力変換装置は、変圧器(変成器に相当)で結合された2つのフルブリッジ回路を有する絶縁型のDC/DCコンバータを含んでいる。このDC/DCコンバータは、一方のフルブリッジ回路に印加された直流電圧を交流電圧に変換し、変換した交流電圧を変圧器を介して他方のフルブリッジ回路に印加して直流電圧に変換するようになっている。   For example, Patent Document 1 discloses a power conversion device that bidirectionally converts an AC voltage from an AC power source and a DC voltage from a battery. The disclosed power converter includes an isolated DC / DC converter having two full bridge circuits coupled by a transformer (corresponding to a transformer). The DC / DC converter converts a DC voltage applied to one full-bridge circuit into an AC voltage, and applies the converted AC voltage to the other full-bridge circuit via a transformer to convert it into a DC voltage. It has become.

特許文献1に記載されたDC/DCコンバータでは、特に外部のバッテリからインダクタを介して一方のフルブリッジ回路に印加された直流電圧を交流電圧に昇圧変換する際に、一方のフルブリッジ回路の2つのレグを交互に短絡状態にしてインダクタにエネルギーを蓄積させる制御が行われている。例えば一方のレグを短絡状態にすることによってインダクタに流れる電流は、その後一方のレグの一方のアームが開放状態に制御されると共に、他方のレグの一方のアームが短絡状態に制御された場合に、他方のレグの一方のアームと、変圧器の一方の巻線と、一方のレグの他方のアームとを流れるように転流する。   In the DC / DC converter described in Patent Document 1, in particular, when a DC voltage applied to one full bridge circuit from an external battery via an inductor is boosted and converted to an AC voltage, 2 of the one full bridge circuit is used. Control is performed in which the two legs are alternately short-circuited to store energy in the inductor. For example, when one leg is short-circuited, the current flowing in the inductor is then controlled when one arm of one leg is controlled to open and one arm of the other leg is controlled to short-circuit. , And commutates to flow through one arm of the other leg, one winding of the transformer, and the other arm of one leg.

この場合、特段の制御を行わなければ、上記他方のレグの他方のアームにサージ電圧が印加されるため、特許文献1では、上記転流が開始される前の所定期間だけ変圧器の他方の巻線から電圧を印加することにより、変圧器の一方の巻線に先に電流を流しておくことが提案されている。これにより、上記のサージ電圧が抑制される。   In this case, unless special control is performed, a surge voltage is applied to the other arm of the other leg. Therefore, in Patent Document 1, the other side of the transformer is only applied for a predetermined period before the commutation is started. It has been proposed to apply a voltage from a winding to cause a current to flow through one of the windings of the transformer first. Thereby, said surge voltage is suppressed.

国際公開第2016/194790号International Publication No. 2016/194790

しかしながら、特許文献1に提案された技術による場合であっても、上記の転流が発生する際に、上記一方のレグの一方のアームに電流が流れている状態で該アームが開放状態に制御されるため、スイッチング損失(オフ損失)が発生するという問題があった。   However, even in the case of the technique proposed in Patent Document 1, when the above commutation occurs, the arm is controlled to be open while the current is flowing through one arm of the one leg. Therefore, there is a problem that switching loss (off loss) occurs.

本発明は、斯かる事情に鑑みてなされたものであり、その目的とするところは、フルブリッジ回路及びインダクタを用いて直流電圧を交流電圧に変換する際のスイッチング損失を抑制することが可能な電圧変換装置、電圧変換装置の制御方法及びコンピュータプログラムを提供することにある。   The present invention has been made in view of such circumstances, and an object of the present invention is to suppress a switching loss when converting a DC voltage to an AC voltage using a full bridge circuit and an inductor. The object is to provide a voltage conversion device, a control method for the voltage conversion device, and a computer program.

本発明の一態様に係る電圧変換装置は、並列に接続された2つのレグを有するフルブリッジ回路と、インダクタと、各レグの2つのアームの接続点夫々の間に一方の巻線が接続された変成器と、該変成器の他方の巻線に電圧を印加する印加回路と、前記フルブリッジ回路のスイッチングを制御する制御部とを備え、各レグの両端に前記インダクタを介して印加される直流電圧を交流電圧に変換する電圧変換装置であって、前記制御部は、一方のレグを第1期間だけ短絡状態に制御し、前記第1期間のうちの第2期間だけ、前記変成器の他方の巻線に前記印加回路から所定電圧を印加すべく制御し、前記一方の巻線に誘起する電流が前記一方のレグの一方のアームを逆方向に流れて還流すべく、前記第1期間のうち前記第2期間と重なりを持つ第3期間だけ、前記他方のレグの一方のアームを短絡状態に制御するようにしてある。   In the voltage conversion device according to one aspect of the present invention, one winding is connected between a full-bridge circuit having two legs connected in parallel, an inductor, and connection points of two arms of each leg. A transformer, an application circuit that applies a voltage to the other winding of the transformer, and a control unit that controls switching of the full bridge circuit, and is applied to both ends of each leg via the inductor. A voltage converter for converting a DC voltage into an AC voltage, wherein the control unit controls one leg to be in a short-circuit state only for a first period, and only for a second period of the first period. The first period is controlled so that a predetermined voltage is applied to the other winding from the application circuit, and the current induced in the one winding flows in the reverse direction through one arm of the one leg. Of which overlap with the second period Only three periods, are to control the one of the arms of the other leg is short-circuited.

本発明の一態様に係る電圧変換装置の制御方法は、並列に接続された2つのレグを有するフルブリッジ回路と、インダクタと、各レグの2つのアームの接続点夫々の間に一方の巻線が接続された変成器と、該変成器の他方の巻線に電圧を印加する印加回路とを備え、各レグの両端に前記インダクタを介して印加される直流電圧を交流電圧に変換する電圧変換装置にて前記フルブリッジ回路のスイッチングを制御する電圧変換装置の制御方法であって、一方のレグを第1期間だけ短絡状態に制御するステップと、前記第1期間のうちの第2期間だけ、前記変成器の他方の巻線に前記印加回路から所定電圧を印加すべく制御するステップと、前記一方の巻線に誘起する電流が前記一方のレグの一方のアームを逆方向に流れて還流すべく、前記第1期間のうち前記第2期間と重なりを持つ第3期間だけ、前記他方のレグの一方のアームを短絡状態に制御するステップとを含む。   A voltage converter control method according to an aspect of the present invention includes a full-bridge circuit having two legs connected in parallel, an inductor, and one winding between connection points of two arms of each leg. A voltage converter that converts a DC voltage applied to both ends of each leg through the inductor into an AC voltage, and a transformer that is connected to the other winding of the transformer. A method for controlling a voltage converter that controls switching of the full bridge circuit in a device, the step of controlling one leg to a short-circuit state for a first period, and a second period of the first period, Controlling to apply a predetermined voltage from the application circuit to the other winding of the transformer, and a current induced in the one winding flows in one arm of the one leg in the reverse direction and circulates. Therefore, the first Only the third period with overlap and the second period of between, and controlling the one of the arms of the other leg is short-circuited.

本発明の一態様に係るコンピュータプログラムは、並列に接続された2つのレグを有するフルブリッジ回路と、インダクタと、各レグの2つのアームの接続点夫々の間に一方の巻線が接続された変成器と、該変成器の他方の巻線に電圧を印加する印加回路とを備え、各レグの両端に前記インダクタを介して印加される直流電圧を交流電圧に変換する電圧変換装置にて前記フルブリッジ回路のスイッチングをコンピュータに制御させるためのコンピュータプログラムであって、コンピュータに、一方のレグを第1期間だけ短絡状態に制御するステップと、前記第1期間のうちの第2期間だけ、前記変成器の他方の巻線に前記印加回路から所定電圧を印加すべく制御するステップと、前記一方の巻線に誘起する電流が前記一方のレグの一方のアームを逆方向に流れて還流すべく、前記第1期間のうち前記第2期間と重なりを持つ第3期間だけ、前記他方のレグの一方のアームを短絡状態に制御するステップとを実行させる。   In a computer program according to an aspect of the present invention, one winding is connected between a full-bridge circuit having two legs connected in parallel, an inductor, and connection points of two arms of each leg. A transformer, and an application circuit for applying a voltage to the other winding of the transformer, and a voltage converter for converting a DC voltage applied to both ends of each leg through the inductor into an AC voltage. A computer program for causing a computer to control switching of a full bridge circuit, wherein the computer controls one leg to a short-circuited state for a first period, and only for a second period of the first period. A step of applying a predetermined voltage from the application circuit to the other winding of the transformer, and a current induced in the one winding is applied to one arc of the one leg. In order to reflux the flow in the direction opposite to the direction, only the third time period having an overlap with the second period of the first period, and a step of controlling one of the arms of the other leg is short-circuited.

なお、本願は、このような特徴的な処理部を備える電圧変換装置として実現したり、特徴的な処理をステップとする電圧変換装置の制御方法として実現したり、係るステップをコンピュータに実行させるためのコンピュータプログラムとして実現したりすることができるだけでなく、電圧変換装置の一部又は全部を半導体集積回路として実現したり、電圧変換装置を含むシステムとして実現したりすることができる。   In addition, this application implement | achieves as a voltage converter provided with such a characteristic process part, implement | achieves as a control method of the voltage converter which makes a characteristic process a step, or makes a computer perform the step concerned In addition, the voltage conversion device can be realized as a semiconductor integrated circuit or as a system including the voltage conversion device.

本発明によれば、フルブリッジ回路及びインダクタを用いて直流電圧を交流電圧に変換する際のスイッチング損失を抑制することが可能となる。   ADVANTAGE OF THE INVENTION According to this invention, it becomes possible to suppress the switching loss at the time of converting a DC voltage into an AC voltage using a full bridge circuit and an inductor.

双方向AC/DC変換装置の一構成例を示す回路図である。It is a circuit diagram which shows one structural example of a bidirectional | two-way AC / DC converter. 制御部の一構成例を示すブロック図である。It is a block diagram which shows one structural example of a control part. 実施形態1に係るインバータの基本的な動作の一例を示す説明図である。FIG. 4 is an explanatory diagram illustrating an example of a basic operation of the inverter according to the first embodiment. 実施形態1に係るインバータの動作状態の一例を示す説明図である。FIG. 3 is an explanatory diagram illustrating an example of an operation state of the inverter according to the first embodiment. 実施形態1に係るインバータでIGBTにサージ電圧が発生する場合の動作を示すタイミングチャートである。4 is a timing chart illustrating an operation when a surge voltage is generated in the IGBT in the inverter according to the first embodiment. 実施形態1に係るインバータでサージ電圧を抑制するための動作の一例を示す説明図である。6 is an explanatory diagram illustrating an example of an operation for suppressing a surge voltage in the inverter according to the first embodiment. FIG. 実施形態1に係るインバータでサージ電圧が抑制される場合の動作を示すタイミングチャートである。3 is a timing chart illustrating an operation when a surge voltage is suppressed by the inverter according to the first embodiment. 実施形態1に係るインバータでIGBTのスイッチング損失を抑制するための動作の一例を示す説明図である。FIG. 6 is an explanatory diagram illustrating an example of an operation for suppressing switching loss of the IGBT in the inverter according to the first embodiment. 実施形態1に係るインバータでIGBTのスイッチング損失が抑制される場合の動作を示すタイミングチャートである。5 is a timing chart illustrating an operation when switching loss of the IGBT is suppressed in the inverter according to the first embodiment. 実施形態1に係るインバータでIGBTのスイッチング損失を抑制するCPUの処理手順を示すフローチャートである。3 is a flowchart illustrating a processing procedure of a CPU that suppresses switching loss of an IGBT in the inverter according to the first embodiment. 実施形態1に係るインバータでIGBTのスイッチング損失を抑制するCPUの処理手順を示すフローチャートである。3 is a flowchart illustrating a processing procedure of a CPU that suppresses switching loss of an IGBT in the inverter according to the first embodiment. 実施形態2に係るインバータの基本的な動作の一例を示す説明図である。FIG. 10 is an explanatory diagram illustrating an example of a basic operation of the inverter according to the second embodiment. 実施形態2に係るインバータの動作状態の一例を示す説明図である。FIG. 6 is an explanatory diagram illustrating an example of an operation state of an inverter according to a second embodiment. 実施形態2に係るインバータでIGBTにサージ電圧が発生する場合の動作を示すタイミングチャートである。6 is a timing chart showing an operation when a surge voltage is generated in the IGBT in the inverter according to the second embodiment. 実施形態2に係るインバータでサージ電圧を抑制するための動作の一例を示す説明図である。6 is an explanatory diagram illustrating an example of an operation for suppressing a surge voltage in an inverter according to Embodiment 2. FIG. 実施形態2に係るインバータでサージ電圧が抑制される場合の動作を示すタイミングチャートである。6 is a timing chart showing an operation when a surge voltage is suppressed by the inverter according to the second embodiment. 実施形態2に係るインバータでIGBTのスイッチング損失を抑制するための動作の一例を示す説明図である。6 is an explanatory diagram illustrating an example of an operation for suppressing switching loss of an IGBT in an inverter according to Embodiment 2. FIG. 実施形態2に係るインバータでIGBTのスイッチング損失が抑制される場合の動作を示すタイミングチャートである。10 is a timing chart illustrating an operation when switching loss of the IGBT is suppressed in the inverter according to the second embodiment.

[本発明の実施形態の説明]
最初に本発明の実施態様を列記して説明する。また、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。
[Description of Embodiment of the Present Invention]
First, embodiments of the present invention will be listed and described. Moreover, you may combine arbitrarily at least one part of embodiment described below.

(1)本発明の一態様に係る電圧変換装置は、並列に接続された2つのレグを有するフルブリッジ回路と、インダクタと、各レグの2つのアームの接続点夫々の間に一方の巻線が接続された変成器と、該変成器の他方の巻線に電圧を印加する印加回路と、前記フルブリッジ回路のスイッチングを制御する制御部とを備え、各レグの両端に前記インダクタを介して印加される直流電圧を交流電圧に変換する電圧変換装置であって、前記制御部は、一方のレグを第1期間だけ短絡状態に制御し、前記第1期間のうちの第2期間だけ、前記変成器の他方の巻線に前記印加回路から所定電圧を印加すべく制御し、前記一方の巻線に誘起する電流が前記一方のレグの一方のアームを逆方向に流れて還流すべく、前記第1期間のうち前記第2期間と重なりを持つ第3期間だけ、前記他方のレグの一方のアームを短絡状態に制御するようにしてある。 (1) A voltage conversion device according to an aspect of the present invention includes a full-bridge circuit having two legs connected in parallel, an inductor, and one winding between connection points of two arms of each leg. Is connected to the other winding of the transformer, and a control unit for controlling the switching of the full bridge circuit, and the both ends of each leg via the inductor. A voltage conversion device that converts an applied DC voltage into an AC voltage, wherein the control unit controls one leg to a short-circuited state for a first period, and only for a second period of the first period. Control is performed to apply a predetermined voltage from the application circuit to the other winding of the transformer, and the current induced in the one winding flows in the reverse direction through one arm of the one leg to return to the current. Overlapping the second period of the first period Only the third period with, are to control the one of the arms of the other leg is short-circuited.

(6)本発明の一態様に係る電圧変換装置の制御方法は、並列に接続された2つのレグを有するフルブリッジ回路と、インダクタと、各レグの2つのアームの接続点夫々の間に一方の巻線が接続された変成器と、該変成器の他方の巻線に電圧を印加する印加回路とを備え、各レグの両端に前記インダクタを介して印加される直流電圧を交流電圧に変換する電圧変換装置にて前記フルブリッジ回路のスイッチングを制御する電圧変換装置の制御方法であって、一方のレグを第1期間だけ短絡状態に制御するステップと、前記第1期間のうちの第2期間だけ、前記変成器の他方の巻線に前記印加回路から所定電圧を印加すべく制御するステップと、前記一方の巻線に誘起する電流が前記一方のレグの一方のアームを逆方向に流れて還流すべく、前記第1期間のうち前記第2期間と重なりを持つ第3期間だけ、前記他方のレグの一方のアームを短絡状態に制御するステップとを含む。 (6) A method for controlling a voltage conversion device according to an aspect of the present invention includes a full bridge circuit having two legs connected in parallel, an inductor, and a connection point between two connection points of two arms of each leg. A transformer connected to the other winding and an application circuit for applying a voltage to the other winding of the transformer, and converts a DC voltage applied to both ends of each leg through the inductor into an AC voltage. A method for controlling a voltage converter that controls switching of the full bridge circuit in a voltage converter that performs a step of controlling one leg to a short-circuited state for a first period, and a second of the first periods. A step of applying a predetermined voltage from the application circuit to the other winding of the transformer for a period, and a current induced in the one winding flows in one arm of the one leg in a reverse direction. To recirculate Only the third period with overlap and the second period of the first period, and controlling the one of the arms of the other leg is short-circuited.

(7)本発明の一態様に係るコンピュータプログラムは、並列に接続された2つのレグを有するフルブリッジ回路と、インダクタと、各レグの2つのアームの接続点夫々の間に一方の巻線が接続された変成器と、該変成器の他方の巻線に電圧を印加する印加回路とを備え、各レグの両端に前記インダクタを介して印加される直流電圧を交流電圧に変換する電圧変換装置にて前記フルブリッジ回路のスイッチングをコンピュータに制御させるためのコンピュータプログラムであって、コンピュータに、一方のレグを第1期間だけ短絡状態に制御するステップと、前記第1期間のうちの第2期間だけ、前記変成器の他方の巻線に前記印加回路から所定電圧を印加すべく制御するステップと、前記一方の巻線に誘起する電流が前記一方のレグの一方のアームを逆方向に流れて還流すべく、前記第1期間のうち前記第2期間と重なりを持つ第3期間だけ、前記他方のレグの一方のアームを短絡状態に制御するステップとを実行させる。 (7) A computer program according to an aspect of the present invention includes a full bridge circuit having two legs connected in parallel, an inductor, and one winding between connection points of two arms of each leg. A voltage converter that includes a connected transformer and an application circuit that applies a voltage to the other winding of the transformer, and converts a DC voltage applied to both ends of each leg through the inductor into an AC voltage. A computer program for causing the computer to control switching of the full bridge circuit, wherein the computer controls one leg to a short-circuit state for a first period; and a second period of the first period The step of controlling the other winding of the transformer to apply a predetermined voltage from the application circuit, and the current induced in the one winding is one of the one leg. In order to reflux flows arm in the opposite direction, only the third time period having an overlap with the second period of the first period, and a step of controlling one of the arms of the other leg is short-circuited.

本態様にあっては、フルブリッジ回路が有する2つのレグの夫々に含まれる2つのアームの接続点の間に変成器の一方の巻線が接続されており、変成器の他方の巻線には印加回路が接続されている。2つのレグの両端にインダクタを介して印加される直流電圧を交流電圧に変換するに際し、制御部が、一方のレグを第1期間だけ短絡状態に制御してインダクタからの電流を一方のレグに導通させ、この間の第2期間だけ印加回路によって変成器の他方の巻線に所定電圧を印加すべく制御する。これにより、変成器の一方の巻線に電圧が誘起する。この場合、他方のレグの一方のアームが順方向に導通しないため、各アームが逆方向にも導通するときは、一方の巻線に誘起する電流が、他方のレグの他方のアームを逆方向に流れ、且つ一方のレグの他方のアームを順方向に流れて一方の巻線に還流する。制御部は、更に、第2期間との重なりを持つ第3期間だけ他方のレグの一方のアームを短絡状態に制御する。これにより、第2及び第3期間が重なる期間だけ、一方の巻線に誘起する電流が、他方のレグの一方のアームを順方向に流れ、且つ一方のレグの一方のアームを逆方向に流れて一方の巻線に還流する。このため、一方のレグの一方のアームに流れるインダクタからの電流が、一方の巻線に誘起する電流の分だけ低減される。   In this aspect, one winding of the transformer is connected between the connection points of the two arms included in each of the two legs of the full bridge circuit, and the other winding of the transformer is connected to the other winding. Is connected to an application circuit. When converting the DC voltage applied to both ends of the two legs via the inductor into the AC voltage, the control unit controls one leg to a short-circuit state only for the first period and transfers the current from the inductor to the one leg. Conduction is performed, and control is performed so that a predetermined voltage is applied to the other winding of the transformer by the application circuit only during the second period. This induces a voltage in one winding of the transformer. In this case, since one arm of the other leg does not conduct in the forward direction, when each arm conducts in the reverse direction, the current induced in one winding causes the other arm of the other leg to reverse. And flows in the forward direction on the other arm of one leg to return to one winding. The control unit further controls one arm of the other leg to be in a short-circuited state for a third period having an overlap with the second period. Thus, only during the period in which the second and third periods overlap, the current induced in one winding flows in the forward direction on one arm of the other leg and flows in the reverse direction on one arm of the one leg. Return to one winding. For this reason, the current from the inductor flowing in one arm of one leg is reduced by the amount of current induced in one winding.

(2)各レグの2つのアームは、逆並列に接続されたダイオードを有する第1及び第2スイッチング素子を含む。 (2) The two arms of each leg include first and second switching elements having diodes connected in anti-parallel.

各レグの2つのアームが第1及び第2スイッチング素子を含むため、制御部が第1及び第2スイッチング素子をオン/オフに制御することにより、一方及び他方のアームが導通状態/非導通状態に制御される。また、各スイッチング素子にダイオードが逆並列に接続されているため、各スイッチング素子がオフに制御されていても逆方向に電流が流れる。   Since the two arms of each leg include the first and second switching elements, the control unit controls the first and second switching elements to be on / off, so that one and the other arm are in a conductive state / non-conductive state. To be controlled. In addition, since a diode is connected to each switching element in antiparallel, a current flows in the opposite direction even if each switching element is controlled to be off.

(3)前記制御部は、前記第1期間だけ前記一方のレグを前記第1及び第2スイッチング素子がオンである第1状態に制御し、前記第3期間だけ前記他方のレグを前記第1スイッチング素子がオンである第2状態に制御し、前記第1期間に続く第4期間だけ、前記一方のレグを前記第2スイッチング素子がオンである第3状態に制御すると共に、前記他方のレグを前記第2状態に制御するようにしてある。 (3) The control unit controls the one leg to the first state in which the first and second switching elements are on only during the first period, and controls the other leg to the first period only during the third period. The switching element is controlled to the second state in which the switching element is turned on, and the one leg is controlled to the third state in which the second switching element is turned on only during the fourth period following the first period. Is controlled to the second state.

第1及び第2スイッチング素子がオフに制御されている状態を基本的な状態として、制御部は、レグの一方について両方のスイッチング素子を第1期間だけオンに制御して第1状態にし、その間に、レグの他方について第1スイッチング素子を第3期間だけオンに制御して第2状態にする。制御部は、更に第1期間に続く第4期間だけ、レグの一方について第1スイッチング素子をオフに、第2スイッチング素子をオンに制御して第3状態にすると共に、レグの他方について第1スイッチング素子をオンに、第2スイッチング素子をオフに制御して第2状態にする。これにより、第1期間に短絡状態に制御されたレグを介してインダクタに流れていた電流が、第4期間には一方のレグの第2スイッチング素子と、変成器の一方の巻線と、他方のレグの第1スイッチング素子とを流れるように転流するため、第1期間にインダクタに蓄積されたエネルギーが第4期間に変成器の一方の巻線に放出される。   In a basic state where the first and second switching elements are controlled to be turned off, the control unit controls both switching elements to be turned on for only the first period for one of the legs to enter the first state. In the second leg, the first switching element is controlled to be turned on for the third period to be in the second state. The controller further controls the first switching element to be turned off for one of the legs and the second switching element to be in the third state for the fourth period following the first period, and sets the first state for the other leg. The switching element is turned on and the second switching element is turned off to enter the second state. As a result, the current flowing through the inductor through the leg controlled to be short-circuited in the first period, the second switching element of one leg, one winding of the transformer, and the other in the fourth period Because the commutation is performed so as to flow through the first switching element of the second leg, the energy stored in the inductor in the first period is released to one winding of the transformer in the fourth period.

(4)前記制御部は、前記第4期間に続く第5期間だけ前記他方のレグを前記第1状態に制御し、前記第5期間のうちの第6期間だけ、前記変成器の他方の巻線に前記印加回路から前記所定電圧と極性が異なる電圧を印加すべく制御し、前記第5期間のうち、前記第6期間と重なりを持つ第7期間だけ、前記一方のレグを前記第2状態に制御し、前記第5期間の終了時点から次のスイッチング周期における前記第1期間の開始時点までの第8期間だけ、前記一方のレグを前記第2状態に制御すると共に、前記他方のレグを前記第3状態に制御するようにしてある。 (4) The controller controls the other leg to the first state only during a fifth period following the fourth period, and controls the other winding of the transformer only during a sixth period of the fifth period. The line is controlled to apply a voltage having a polarity different from that of the predetermined voltage from the application circuit, and the one leg is in the second state only in a seventh period of the fifth period that overlaps with the sixth period. And controlling the one leg to the second state for the eighth period from the end of the fifth period to the start of the first period in the next switching period, and the other leg The third state is controlled.

制御部は、第4期間に続く第5期間だけレグの他方について両方のスイッチング素子をオンに制御して第1状態にし、第5期間のうちの第6期間だけ印加回路によって変成器の他方の巻線に所定電圧と逆極性の電圧を印加すべく制御する。これにより、変成器の一方の巻線に第2期間とは逆の電圧が誘起する。この場合、一方のレグの一方のアームが順方向に導通しないため、各アームが逆方向にも導通するときは、一方の巻線に誘起する電流が、一方のレグの他方のアームを逆方向に流れ、且つ他方のレグの他方のアームを順方向に流れて一方の巻線に還流する。制御部は、また、第6期間との重なりを持つ第7期間だけレグの一方について一方のアームである第1スイッチング素子をオンに制御する。これにより、第6及び第7期間が重なる期間だけ、一方の巻線に誘起する電流が、一方のレグの一方のアームを順方向に流れ、且つ他方のレグの一方のアームを逆方向に流れて一方の巻線に還流する。このため、他方のレグの一方のアームに流れるインダクタからの電流が、一方の巻線に誘起する電流の分だけ低減される。制御部は、更に、第5期間の終了時点から次のスイッチング周期における第1期間の開始時点までの第8期間だけ、レグの一方について第1スイッチング素子をオンに、第2スイッチング素子をオフに制御して第2状態にすると共に、レグの他方について第1スイッチング素子をオフに、第2スイッチング素子をオンに制御して第3状態にする。これにより、第1期間にインダクタに蓄積されたエネルギーが第4期間に変成器の一方の巻線に一の極性で放出される状態と、第5期間にインダクタに蓄積されたエネルギーが第8期間に変成器の一方の巻線に他の極性で放出される状態とが繰り返されるため、変成器の他方の巻線に交流電圧が発生する。   The control unit turns on both switching elements for the other leg of the leg for the fifth period following the fourth period to the first state, and applies the other of the transformers by the application circuit only for the sixth period of the fifth period. Control is performed so that a voltage having a polarity opposite to the predetermined voltage is applied to the winding. This induces a voltage opposite to the second period in one winding of the transformer. In this case, since one arm of one leg does not conduct in the forward direction, when each arm conducts in the reverse direction, the current induced in one winding causes the other arm of one leg to reverse. And flow forward in the other arm of the other leg to return to one winding. The control unit also controls to turn on the first switching element that is one arm for one of the legs for the seventh period that overlaps with the sixth period. Thus, only during the period in which the sixth and seventh periods overlap, the current induced in one winding flows in the forward direction on one arm of one leg and flows in the reverse direction on one arm of the other leg. Return to one winding. For this reason, the current from the inductor flowing in one arm of the other leg is reduced by the amount of current induced in one winding. The control unit further turns on the first switching element and turns off the second switching element for one of the legs only during the eighth period from the end of the fifth period to the start of the first period in the next switching cycle. The second state is controlled and the first switching element is turned off and the second switching element is turned on for the other of the legs to the third state. As a result, the energy stored in the inductor in the first period is released in one polarity to one winding of the transformer in the fourth period, and the energy stored in the inductor in the fifth period is in the eighth period. Since the state of being discharged with the other polarity in one winding of the transformer is repeated, an AC voltage is generated in the other winding of the transformer.

換言すれば、制御部9は、第5期間から第8期間までの間における一方のレグ及び他方のレグ夫々に対する制御を、第1期間から第4期間までの間における他方のレグ及び一方のレグに対する制御と同様に実行する。制御部9は、また、第2期間に対応する第6期間に変成器7の他方の巻線72に印加する電圧を、第2期間の場合とは逆極性の電圧とする。従って、一方のレグ及び他方のレグ夫々の一方のアームに含まれる第1スイッチング素子のスイッチング損失が、スイッチングの1周期の間に交互に抑制される。   In other words, the control unit 9 controls the one leg and the other leg in the period from the fifth period to the eighth period, and controls the other leg and the one leg in the period from the first period to the fourth period. It is executed in the same way as the control for The controller 9 also sets the voltage applied to the other winding 72 of the transformer 7 in the sixth period corresponding to the second period to a voltage having a polarity opposite to that in the second period. Accordingly, the switching loss of the first switching element included in one arm of each of the one leg and the other leg is alternately suppressed during one switching period.

(5)前記印加回路は、並列に接続された2つのレグを有する第2のフルブリッジ回路を有し、該第2のフルブリッジ回路は、各レグの2つのアームの接続点夫々の間に前記変成器の他方の巻線が接続されている。 (5) The application circuit includes a second full-bridge circuit having two legs connected in parallel, and the second full-bridge circuit is provided between connection points of two arms of each leg. The other winding of the transformer is connected.

印加回路が第2のフルブリッジ回路であり、各レグが有する2つのアームの接続点夫々の間に変成器の他方の巻線が接続されているため、他方の巻線に印加すべき電圧の極性が任意に選択される。また、他方の巻線に発生した交流電圧が第2のフルブリッジ回路で整流されて直流電圧に変換される。   Since the application circuit is a second full-bridge circuit and the other winding of the transformer is connected between the connection points of the two arms of each leg, the voltage to be applied to the other winding The polarity is arbitrarily selected. Further, the AC voltage generated in the other winding is rectified by the second full bridge circuit and converted into a DC voltage.

[本発明の実施形態の詳細]
本発明の実施形態に係る電圧変換装置、電圧変換装置の制御方法及びコンピュータプログラムの具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。また、各実施形態で記載されている技術的特徴は、お互いに組み合わせることが可能である。
[Details of the embodiment of the present invention]
Specific examples of a voltage conversion device, a voltage conversion device control method, and a computer program according to embodiments of the present invention will be described below with reference to the drawings. In addition, this invention is not limited to these illustrations, is shown by the claim, and intends that all the changes within the meaning and range equivalent to a claim are included. In addition, the technical features described in each embodiment can be combined with each other.

(実施形態1)
図1は、双方向AC/DC変換装置の一構成例を示す回路図である。双方向AC/DC変換装置1は、例えば、プラグインハイブリッド車、電気自動車等の電動車両に搭載されて交流電圧及び直流電圧を双方向に変換する絶縁型の変換装置である。
(Embodiment 1)
FIG. 1 is a circuit diagram showing a configuration example of a bidirectional AC / DC converter. The bidirectional AC / DC converter 1 is an insulating converter that is mounted on an electric vehicle such as a plug-in hybrid vehicle or an electric vehicle and converts an AC voltage and a DC voltage bidirectionally.

双方向AC/DC変換装置1の交流入出力端子T1,T2には、例えば電動車両のインレットに着脱可能に装着される充電ケーブル(何れも不図示)を介して交流電源2及び電力負荷21が接続される。双方向AC/DC変換装置1の直流入出力端子T3,T4には、外部のバッテリ3の両端が接続される。   The AC input / output terminals T1 and T2 of the bidirectional AC / DC converter 1 have an AC power source 2 and a power load 21 via a charging cable (both not shown) that is detachably attached to the inlet of the electric vehicle, for example. Connected. Both ends of the external battery 3 are connected to the DC input / output terminals T3 and T4 of the bidirectional AC / DC converter 1.

双方向AC/DC変換装置1は、交流入出力端子T1,T2に一端子対が接続されて、交流入出力端子T1,T2に入出力される交流電圧に含まれる高周波ノイズを除去するノイズフィルタ4と、該ノイズフィルタ4の他端子対にインダクタL1,L2夫々を介して交流入出力端T51,T52が接続されて、交流電圧及び直流電圧を双方向に変換するインバータ5と、該インバータ5の直流入出力端T53,T54に一の直流入出力端T61,T62が接続されて、直流電圧を双方向に電圧変換するコンバータ10と、インバータ5及びコンバータ10による電圧変換の制御を行う制御部9とを備える。ノイズフィルタ4の他端子対には、インバータ5が変換した交流電圧を平滑化するコンデンサC1が並列に接続されている。   The bidirectional AC / DC converter 1 is a noise filter that has a pair of terminals connected to the AC input / output terminals T1, T2 and removes high-frequency noise contained in the AC voltage input / output to / from the AC input / output terminals T1, T2. 4 and the other terminal pair of the noise filter 4 are connected to AC input / output terminals T51 and T52 via inductors L1 and L2, respectively, and an inverter 5 for bidirectionally converting an AC voltage and a DC voltage, and the inverter 5 DC input / output terminals T53 and T54 are connected to one DC input / output terminals T61 and T62, and a converter 10 for bidirectionally converting a DC voltage and a control unit for controlling voltage conversion by the inverter 5 and the converter 10 are provided. 9. A capacitor C1 that smoothes the AC voltage converted by the inverter 5 is connected in parallel to the other terminal pair of the noise filter 4.

コンバータ10は、直流電圧及び交流電圧を双方向に変換するインバータ6(印加回路に相当)及びインバータ8(電圧変換装置に相当)と、該インバータ6,8を相互に接続する変成器7とを含んでなる。変成器7は、一方の巻線71及び他方の巻線72の夫々がインバータ8の交流入出力端T81,T82及びインバータ6の交流入出力端T63,T64に接続されている。インバータ6の直流入出力端T61,T62は、コンバータ10の一の直流入出力端を兼ねており、インバータ8の直流入出力端T83,T84は、コンバータ10の他の直流入出力端を兼ねている。   The converter 10 includes an inverter 6 (corresponding to an application circuit) and an inverter 8 (corresponding to a voltage converter) that convert a DC voltage and an AC voltage bidirectionally, and a transformer 7 that connects the inverters 6 and 8 to each other. Comprising. In the transformer 7, one winding 71 and the other winding 72 are connected to the AC input / output terminals T 81 and T 82 of the inverter 8 and the AC input / output terminals T 63 and T 64 of the inverter 6. The DC input / output terminals T61 and T62 of the inverter 6 also function as one DC input / output terminal of the converter 10, and the DC input / output terminals T83 and T84 of the inverter 8 also function as other DC input / output terminals of the converter 10. Yes.

双方向AC/DC変換装置1は、また、インバータ5の直流入出力端T53,T54及びコンバータ10の一の直流入出力端T61,T62に並列に接続されたコンデンサC2と、コンバータ10の他の直流入出力端T83,T84に並列に接続されたインダクタL3及びコンデンサC3の直列回路とを備える。コンデンサC3の両端は、直流入出力端子T3,T4に接続されている。コンデンサC2,C3のプラス側の一端は、制御部9に接続されている。インダクタL3に流れる電流は、電流トランスCT1によって検出されて制御部9に与えられるようになっている。直流入出力端T83に接続されているインダクタL3の一端は、直流入出力端T84に接続されていてもよい。   The bidirectional AC / DC converter 1 also includes a capacitor C2 connected in parallel to the DC input / output terminals T53 and T54 of the inverter 5 and the DC input / output terminals T61 and T62 of the converter 10, and the other converter 10 And a series circuit of an inductor L3 and a capacitor C3 connected in parallel to the DC input / output terminals T83 and T84. Both ends of the capacitor C3 are connected to DC input / output terminals T3 and T4. One end of the capacitors C2 and C3 on the plus side is connected to the control unit 9. The current flowing through the inductor L3 is detected by the current transformer CT1 and supplied to the control unit 9. One end of the inductor L3 connected to the DC input / output terminal T83 may be connected to the DC input / output terminal T84.

インバータ5は、IGBT(Insulated Gate Bipolar Transistor)、MOSFET(Metal−Oxide−Semiconductor Field Effect Transistor)等のスイッチング素子をフルブリッジ回路に構成してなる。本実施形態1では、スイッチング素子としてIGBT51,52,53,54を用いる。インバータ6,8についても同様である。   The inverter 5 includes a switching element such as an IGBT (Insulated Gate Bipolar Transistor) and a MOSFET (Metal-Oxide-Semiconductor Field Effect Transistor) configured as a full bridge circuit. In the first embodiment, IGBTs 51, 52, 53, and 54 are used as switching elements. The same applies to the inverters 6 and 8.

インダクタL1の一端に接続されたインバータ5の交流入出力端T51には、IGBT51のエミッタ及びIGBT52のコレクタが接続されている。インダクタL2の一端に接続されたインバータ5の交流入出力端T52には、IGBT53のエミッタ及びIGBT54のコレクタが接続されている。IGBT51,53夫々のコレクタは、インバータ5の直流入出力端T53に接続されている。IGBT52,54夫々のエミッタは、インバータ5の直流入出力端T54に接続されている。IGBT51,52,53,54夫々のコレクタ・エミッタ間には、ダイオード55,56,57,58が逆並列に接続されている。   The emitter of the IGBT 51 and the collector of the IGBT 52 are connected to the AC input / output terminal T51 of the inverter 5 connected to one end of the inductor L1. The emitter of the IGBT 53 and the collector of the IGBT 54 are connected to the AC input / output terminal T52 of the inverter 5 connected to one end of the inductor L2. The collectors of the IGBTs 51 and 53 are connected to the DC input / output terminal T53 of the inverter 5. The emitters of the IGBTs 52 and 54 are connected to the DC input / output terminal T54 of the inverter 5, respectively. Diodes 55, 56, 57, and 58 are connected in reverse parallel between the collectors and emitters of the IGBTs 51, 52, 53, and 54, respectively.

インバータ5が交流電圧を直流電圧に変換する場合は、インダクタL1,L2夫々の一端から交流入出力端T51,T52に印加された交流電圧をIGBT52(又は54)でスイッチングし、インダクタL1,L2に誘起する直流電圧をダイオード55,58(又は57,56)を介して直流入出力端T53,T54に出力する。これにより、交流電源2から供給される交流電力の力率を改善して整流する。インバータ5が直流電圧を交流電圧に変換する場合は、IGBT51,54とIGBT53,52とを交互にオン/オフさせることにより、直流入出力端T53,T54に印加された直流電圧の極性を交互に反転させて交流入出力端T51,T52から出力する。   When the inverter 5 converts the AC voltage into a DC voltage, the AC voltage applied from one end of each of the inductors L1 and L2 to the AC input / output terminals T51 and T52 is switched by the IGBT 52 (or 54), and the inductors L1 and L2 are switched. The induced DC voltage is output to the DC input / output terminals T53 and T54 via the diodes 55 and 58 (or 57 and 56). Thereby, the power factor of the alternating current power supplied from the alternating current power supply 2 is improved and rectified. When the inverter 5 converts a DC voltage into an AC voltage, the polarity of the DC voltage applied to the DC input / output terminals T53 and T54 is alternately changed by turning on and off the IGBTs 51 and 54 and the IGBTs 53 and 52 alternately. Inverted and output from AC input / output terminals T51 and T52.

インバータ6は、IGBT61,62,63,64をフルブリッジ回路60(第2のフルブリッジ回路に相当)に構成してなる。インバータ6の直流入出力端T61には、IGBT61,63夫々のコレクタが接続されている。インバータ6の直流入出力端T62には、IGBT62,64夫々のエミッタが接続されている。IGBT61のエミッタ及びIGBT62のコレクタは、インバータ6の交流入出力端T63に接続されている。IGBT63のエミッタ及びIGBT64のコレクタは、インバータ6の交流入出力端T64に接続されている。IGBT61,62,63,64夫々のコレクタ・エミッタ間には、ダイオード65,66,67,68が逆並列に接続されている。   The inverter 6 includes IGBTs 61, 62, 63, and 64 configured as a full bridge circuit 60 (corresponding to a second full bridge circuit). The collectors of the IGBTs 61 and 63 are connected to the DC input / output terminal T61 of the inverter 6. The IGBTs 62 and 64 are connected to the DC input / output terminal T62 of the inverter 6, respectively. The emitter of the IGBT 61 and the collector of the IGBT 62 are connected to the AC input / output terminal T 63 of the inverter 6. The emitter of the IGBT 63 and the collector of the IGBT 64 are connected to the AC input / output terminal T 64 of the inverter 6. Diodes 65, 66, 67, and 68 are connected in antiparallel between the collectors and emitters of the IGBTs 61, 62, 63, and 64, respectively.

インバータ6が直流電圧を交流電圧に変換する場合は、制御部9がIGBT61,64とIGBT63,62とを交互にオン/オフさせることにより、直流入出力端T61,T62に印加された直流電圧の極性が交互に反転されて交流入出力端T63,T64から出力される。この交流電圧は、変成器7を介してインバータ8の交流入出力端T81,T82に印加される。インバータ6が交流電圧を直流電圧に変換する場合は、制御部9がIGBT61,62,63,64をオフさせている間に、交流入出力端T63,T64に印加された交流電圧が、ダイオード65,66,67,68からなるダイオードブリッジで全波整流されて直流入出力端T61,T62から出力される。   When the inverter 6 converts a DC voltage into an AC voltage, the control unit 9 alternately turns on / off the IGBTs 61 and 64 and the IGBTs 63 and 62 to thereby change the DC voltage applied to the DC input / output terminals T61 and T62. The polarities are alternately inverted and output from the AC input / output terminals T63 and T64. This AC voltage is applied to AC input / output terminals T81 and T82 of the inverter 8 via the transformer 7. When the inverter 6 converts the AC voltage into the DC voltage, the AC voltage applied to the AC input / output terminals T63 and T64 while the control unit 9 turns off the IGBTs 61, 62, 63, and 64 is converted into the diode 65. , 66, 67, 68 are full-wave rectified by a diode bridge and output from DC input / output terminals T61, T62.

インバータ8は、IGBT81,82,83,84をフルブリッジ回路80に構成してなる。インバータ8の交流入出力端T81には、IGBT81のエミッタ及びIGBT82のコレクタが接続されている。インバータ8の交流入出力端T82には、IGBT83のエミッタ及びIGBT84のコレクタが接続されている。IGBT81,83夫々のコレクタは、インバータ8の直流入出力端T83に接続されている。IGBT82,84夫々のエミッタは、インバータ8の直流入出力端T84に接続されている。IGBT81,82,83,84夫々のコレクタ・エミッタ間には、ダイオード85,86,87,88が逆並列に接続されている。   The inverter 8 is formed by configuring IGBTs 81, 82, 83, and 84 in a full bridge circuit 80. The emitter of the IGBT 81 and the collector of the IGBT 82 are connected to the AC input / output terminal T 81 of the inverter 8. The emitter of IGBT 83 and the collector of IGBT 84 are connected to the AC input / output terminal T 82 of the inverter 8. The collectors of the IGBTs 81 and 83 are connected to the DC input / output terminal T83 of the inverter 8. The emitters of the IGBTs 82 and 84 are connected to the DC input / output terminal T84 of the inverter 8. Diodes 85, 86, 87, and 88 are connected in reverse parallel between the collectors and emitters of the IGBTs 81, 82, 83, and 84, respectively.

インバータ8が交流電圧を直流電圧に変換する場合は、制御部9がIGBT81,82,83,84をオフさせている間に、交流入出力端T81,T82に印加された交流電圧が、ダイオード85,86,87,88からなるダイオードブリッジで全波整流されて直流入出力端T83,T84から出力される。インバータ8が直流電圧を交流電圧に変換する場合は、制御部9がIGBT81,84とIGBT83,82とを交互にオン/オフさせることにより、直流入出力端T83,T84に印加された直流電圧の極性が交互に反転されて交流入出力端T81,T82から出力される。この交流電圧は、変成器7を介してインバータ6の交流入出力端T63,T64に印加される。   When the inverter 8 converts the AC voltage into the DC voltage, the AC voltage applied to the AC input / output terminals T81 and T82 while the control unit 9 turns off the IGBTs 81, 82, 83, and 84 is connected to the diode 85. , 86, 87, 88 are full-wave rectified by a diode bridge and output from DC input / output terminals T83, T84. When the inverter 8 converts a DC voltage into an AC voltage, the control unit 9 alternately turns on / off the IGBTs 81 and 84 and the IGBTs 83 and 82, so that the DC voltage applied to the DC input / output terminals T 83 and T 84 is changed. The polarities are alternately inverted and output from the AC input / output terminals T81 and T82. This AC voltage is applied to the AC input / output terminals T63 and T64 of the inverter 6 via the transformer 7.

制御部9は、IGBT51,52,53,54のオン/オフと、IGBT61,62,63,64のオン/オフと、IGBT81,82,83,84のオン/オフとを関連付けて制御することにより、インバータ5及びコンバータ10による変換の制御及び変換の方向の制御を行う。即ち、双方向AC/DC変換装置1で交流電圧を直流電圧に変換する場合、制御部9は、インバータ5に交流電圧を直流電圧に変換させると共にコンバータ10による変換の方向を、直流入出力端T61,T62から直流入出力端T83,T84に向かう第1方向とする。また、双方向AC/DC変換装置1で直流電圧を交流電圧に変換する場合、制御部9は、コンバータ10による変換の方向を、直流入出力端T83,T84から直流入出力端T61,T62に向かう第2方向にすると共にインバータ5に直流電圧を交流電圧に変換させる。   The control unit 9 controls the on / off of the IGBTs 51, 52, 53, 54, the on / off of the IGBTs 61, 62, 63, 64, and the on / off of the IGBTs 81, 82, 83, 84 in association with each other. Then, conversion control and conversion direction control by the inverter 5 and the converter 10 are performed. That is, when the AC voltage is converted into the DC voltage by the bidirectional AC / DC converter 1, the control unit 9 causes the inverter 5 to convert the AC voltage into the DC voltage and changes the direction of conversion by the converter 10 to the DC input / output terminal. The first direction is from T61 and T62 toward the DC input / output terminals T83 and T84. Further, when the DC voltage is converted into the AC voltage by the bidirectional AC / DC converter 1, the control unit 9 changes the conversion direction by the converter 10 from the DC input / output terminals T83 and T84 to the DC input / output terminals T61 and T62. In the second direction, the inverter 5 converts the DC voltage into an AC voltage.

次に制御部9の詳細について説明する。図2は、制御部9の一構成例を示すブロック図である。制御部9は、該制御部9内の各部の動作を制御するCPU(Central Processing Unit)91を有しており、CPU91は、制御プログラム等の情報を記憶する記憶部92、一時的に発生した情報を記憶するRAM(Random Access Memory)93、及び図示しないCAN(Controller Area Network)バスを介してCAN通信を行う通信部94と互いにバス接続されている。通信部94が行う通信はCAN通信に限定されない。CPU91には、また、時間を計時するタイマ95、コンデンサC2,C3の電圧を検出したり電流トランスCT1が検出した電流を変換したりするためのA/D変換部96、及びインバータ5,6,8を構成する各IGBTのゲートに駆動信号を与える駆動部97がバス接続されている。   Next, details of the control unit 9 will be described. FIG. 2 is a block diagram illustrating a configuration example of the control unit 9. The control unit 9 has a CPU (Central Processing Unit) 91 that controls the operation of each unit in the control unit 9, and the CPU 91 is temporarily generated by a storage unit 92 that stores information such as a control program. A RAM (Random Access Memory) 93 that stores information and a communication unit 94 that performs CAN communication via a CAN (Controller Area Network) bus (not shown) are bus-connected to each other. Communication performed by the communication unit 94 is not limited to CAN communication. The CPU 91 also includes a timer 95 for measuring time, an A / D conversion unit 96 for detecting the voltages of the capacitors C2 and C3 and converting the current detected by the current transformer CT1, and inverters 5, 6, A driving unit 97 for supplying a driving signal to the gates of the IGBTs 8 is connected to the bus.

CPU91は、記憶部92に予め格納されている制御プログラム及び後述のコンピュータプログラム99に従い、本発明の実施形態1に係る電圧変換装置を実現する処理を実行する。   CPU91 performs the process which implement | achieves the voltage converter which concerns on Embodiment 1 of this invention according to the control program previously stored in the memory | storage part 92, and the computer program 99 mentioned later.

記憶部92は、例えばEEPROM(Electrically Erasable Programmable ROM:登録商標)等の不揮発性メモリからなり、CPU91に本発明の実施形態1に係る電圧変換装置でフルブリッジ回路80のスイッチングを制御させるためのコンピュータプログラム99を記憶してある。コンピュータプログラム99が、読み取り可能に記録された可搬式メディアであるCD(Compact Disc)−ROM、DVD(Digital Versatile Disc)−ROM、ハードディスクドライブ等の記録媒体98に記録されている場合は、CPU91が記録媒体98からコンピュータプログラム99を読み出して予め記憶部92に記憶させておいてもよい。   The storage unit 92 is composed of a nonvolatile memory such as an EEPROM (Electrically Erasable Programmable ROM: registered trademark), for example, and is a computer for causing the CPU 91 to control the switching of the full bridge circuit 80 by the voltage converter according to the first embodiment of the present invention. A program 99 is stored. When the computer program 99 is recorded on a recording medium 98 such as a CD (Compact Disc) -ROM, a DVD (Digital Versatile Disc) -ROM, and a hard disk drive, which are portable media recorded in a readable manner, the CPU 91 The computer program 99 may be read from the recording medium 98 and stored in the storage unit 92 in advance.

RAM93は、DRAM(Dynamic RAM)、SRAM(Static RAM)等の読み書き可能なメモリである。RAM93には、記憶部92に記憶された制御プログラム及びコンピュータプログラム99が予めロードされるようにしてもよい。この場合は、RAM93上で制御プログラム及びコンピュータプログラム99が実行される。   The RAM 93 is a readable / writable memory such as a DRAM (Dynamic RAM) and an SRAM (Static RAM). The RAM 93 may be preloaded with the control program and the computer program 99 stored in the storage unit 92. In this case, the control program and the computer program 99 are executed on the RAM 93.

通信部94は、交流電圧から直流電圧への変換を指示する充電指示、直流電圧から交流電圧への変換を指示する放電指示、変換の終了を指示する終了指示等の指示信号を受信する回路である。通信部94が受信した指示信号は、CPU91に通知される。   The communication unit 94 is a circuit that receives instruction signals such as a charge instruction that instructs conversion from an AC voltage to a DC voltage, a discharge instruction that instructs conversion from a DC voltage to an AC voltage, and an end instruction that instructs the end of conversion. is there. The instruction signal received by the communication unit 94 is notified to the CPU 91.

以上の図1,2に示す構成において、CPU91が通信部94によって充電指示を受信した場合、スイッチング制御によってインバータ5に交流電圧を直流電圧に変換させると共にコンバータ10に第1方向へ直流電圧を変換させる。また、CPU91が通信部94によって放電指示を受信した場合、スイッチング制御によってコンバータ10に第2方向へ直流電圧を変換させると共に、インバータ5に直流電圧を交流電圧に変換させる。   In the configuration shown in FIGS. 1 and 2, when the CPU 91 receives a charging instruction through the communication unit 94, the inverter 5 converts the AC voltage into a DC voltage by switching control and the converter 10 converts the DC voltage in the first direction. Let Moreover, when CPU91 receives the discharge instruction | indication by the communication part 94, while making the converter 10 convert a DC voltage to a 2nd direction by switching control, it makes the inverter 5 convert a DC voltage into an AC voltage.

次に、インバータ8の動作について説明する。図3は、実施形態1に係るインバータ8の基本的な動作の一例を示す説明図である。図3は、バッテリ3からの直流電圧が交流電圧に変換される様子を模式的に表すものである。以下、図3Aから図3Dまでについて説明する。図3Aに示す状態の開始時点から図3Dに示す状態の終了時点までの時間、すなわち、IGBT81,82,83,84のオン/オフの周期Tは、例えば20μsであるが、これに限定されるものではない。本実施形態1では、IGBT81,83が第1スイッチング素子に相当し、IGBT82,84が第2スイッチング素子に相当する。   Next, the operation of the inverter 8 will be described. FIG. 3 is an explanatory diagram illustrating an example of a basic operation of the inverter 8 according to the first embodiment. FIG. 3 schematically shows how the DC voltage from the battery 3 is converted into an AC voltage. Hereinafter, FIGS. 3A to 3D will be described. The time from the start of the state shown in FIG. 3A to the end of the state shown in FIG. 3D, that is, the on / off period T of the IGBTs 81, 82, 83, 84 is, for example, 20 μs, but is not limited thereto. It is not a thing. In the first embodiment, the IGBTs 81 and 83 correspond to first switching elements, and the IGBTs 82 and 84 correspond to second switching elements.

図3Aに示すように、制御部9は、まずIGBT81,82(他方のレグ,2つのアームに相当)をオフに制御して開放状態にすると共に、IGBT83,84(一方のレグ,2つのアームに相当)をオンに制御して第1期間(第1〜第8期間については後述する図5参照)だけ第1状態、即ち短絡状態にする。第1期間の長さは、例えば、変成器7の一方の巻線71に供給すべき交流電流に応じて、CPU91が適時算出すればよい。図3Aに示す状態では、バッテリ3からの電流がインダクタL3を介してIGBT83,84に流れるため、インダクタL3にエネルギーが蓄積される。   As shown in FIG. 3A, the control unit 9 first controls the IGBTs 81 and 82 (corresponding to the other leg, two arms) to be in an open state, and IGBTs 83 and 84 (one leg, two arms). To the first state (that is, refer to FIG. 5 to be described later for the first to eighth periods) to be in the first state, that is, the short circuit state. For example, the length of the first period may be calculated by the CPU 91 in a timely manner according to the alternating current to be supplied to the one winding 71 of the transformer 7. In the state shown in FIG. 3A, since the current from the battery 3 flows to the IGBTs 83 and 84 via the inductor L3, energy is stored in the inductor L3.

第1期間が終了した時点で、制御部9は、図3Bに示すように第4期間だけ、IGBT83をオフに、IGBT84をオンに制御して一方のレグを第3状態にすると共に、IGBT81をオンに、IGBT82をオフに制御して他方のレグを第2状態にする。第4期間の長さは、例えば周期Tの1/2から第1期間の長さを減算して算出すればよい。図3Bに示す状態では、変成器7の一方の巻線71には、矢印で図示した方向に電流が流れる。この場合、インダクタL3に蓄えられたエネルギーが放出されるので、一方の巻線71に印加される電圧は昇圧される。   At the time when the first period ends, the control unit 9 controls the IGBT 83 to be turned off and the IGBT 84 to be turned on only in the fourth period as shown in FIG. Turn on and turn off IGBT 82 to put the other leg in the second state. The length of the fourth period may be calculated by subtracting the length of the first period from 1/2 of the period T, for example. In the state shown in FIG. 3B, a current flows in one winding 71 of the transformer 7 in the direction indicated by the arrow. In this case, since the energy stored in the inductor L3 is released, the voltage applied to one winding 71 is boosted.

第4期間が終了した時点で、制御部9は、図3Cに示すようにIGBT83、84をオフに制御して開放状態にすると共に、IGBT81,82をオンに制御して第5期間だけ第1状態(短絡状態)にする。第5期間の長さは、第1期間の長さと同じであってもよいし、異なっていてもよい。図3Cに示す状態では、バッテリ3からの電流がインダクタL3を介してIGBT81,82に流れるため、インダクタL3にエネルギーが蓄積される。   At the time when the fourth period ends, the control unit 9 controls the IGBTs 83 and 84 to be in an open state as shown in FIG. 3C, and controls the IGBTs 81 and 82 to be on to control the first period only for the fifth period. Set to the state (short circuit state). The length of the fifth period may be the same as or different from the length of the first period. In the state shown in FIG. 3C, since the current from the battery 3 flows to the IGBTs 81 and 82 via the inductor L3, energy is stored in the inductor L3.

第5期間が終了した時点で、制御部9は、図3Dに示すように第8期間だけ、IGBT83をオンに、IGBT84をオフに制御して一方のレグを第2状態にすると共に、IGBT81をオフに、IGBT82をオンに制御して他方のレグを第3状態にする。この後、制御部9は、インバータ8を図3Aから図3Dに示す状態にする制御を周期的に繰り返す。第8期間の長さは、例えば周期Tの1/2から第5期間の長さを減算して算出すればよい。図3Dに示す状態では、変成器7の一方の巻線71には、矢印で図示したように、図3Bに示す場合とは反対方向に電流が流れる。この場合、インダクタL3に蓄えられたエネルギーが放出されるので、一方の巻線71に印加される電圧は昇圧された交流電圧となる。   At the time when the fifth period ends, the control unit 9 controls the IGBT 83 to be turned on and the IGBT 84 to be turned off for the eighth period as shown in FIG. Turn off and control IGBT 82 on to put the other leg in the third state. Thereafter, the control unit 9 periodically repeats the control for setting the inverter 8 to the state shown in FIGS. 3A to 3D. The length of the eighth period may be calculated by subtracting the length of the fifth period from ½ of the period T, for example. In the state shown in FIG. 3D, a current flows in one winding 71 of the transformer 7 in the direction opposite to that shown in FIG. In this case, since the energy stored in the inductor L3 is released, the voltage applied to one winding 71 is a boosted AC voltage.

次に、インバータ8の動作で発生するサージ電圧について説明する。図4は、実施形態1に係るインバータ8の動作状態の一例を示す説明図であり、図5は、実施形態1に係るインバータ8でIGBT82にサージ電圧が発生する場合の動作を示すタイミングチャートである。図4に破線の矢印で示す電流は、図3Aの状態、即ち第1期間に流れる電流を示し、図4に実線の矢印で示す電流は、図3Bの状態、即ち第4期間に流れる電流を示す。図5に6段に分けて示すタイミングチャートでは、何れも同一の時間軸(t)を横軸にしてあり、縦軸は電圧又は電流を表す。図5の最上段から4段目までのタイミングチャートは、IGBT81,83,82,84のゲートに印加されるゲート電圧Vgを符号に対応させて示すものであり、Vgがハイ(H)レベルのときに対応するIGBTがオンする。図5の上から5段目及び6段目夫々のタイミングチャートは、一方の巻線71に流れる電流Ir及びIGBT82のコレクタ・エミッタ間の電圧Vcを示すものである。   Next, the surge voltage generated by the operation of the inverter 8 will be described. FIG. 4 is an explanatory diagram illustrating an example of an operation state of the inverter 8 according to the first embodiment. FIG. 5 is a timing chart illustrating an operation when a surge voltage is generated in the IGBT 82 in the inverter 8 according to the first embodiment. is there. 4 indicates the current flowing in the state of FIG. 3A, that is, the first period, and the current indicated by the solid line arrow in FIG. 4 indicates the state of FIG. 3B, that is, the current flowing in the fourth period. Show. In the timing chart shown in FIG. 5 divided into six stages, the horizontal axis is the same time axis (t), and the vertical axis represents voltage or current. The timing chart from the uppermost stage to the fourth stage in FIG. 5 shows the gate voltage Vg applied to the gates of the IGBTs 81, 83, 82, and 84 corresponding to the sign, and Vg is high (H) level. Sometimes the corresponding IGBT is turned on. The timing charts at the fifth and sixth stages from the top in FIG. 5 show the current Ir flowing through one winding 71 and the collector-emitter voltage Vc of the IGBT 82, respectively.

図5における第1期間は、一方のレグであるIGBT83,84をオンに制御して第1状態にすると共に、他方のレグであるIGBT81,82をオフに制御して開放状態にする期間であり、この期間に図4に破線の矢印で示す電流が流れる。また、図5における第4期間は、IGBT83,84夫々をオフ,オンに制御して第3状態にすると共に、IGBT81,82夫々をオン,オフにして第2状態にする期間であり、この期間に図4に実線の矢印で示す電流が流れる。   The first period in FIG. 5 is a period in which the IGBTs 83 and 84 that are one leg are turned on to be in the first state, and the IGBTs 81 and 82 that are the other leg are controlled to be in the open state. In this period, a current indicated by a broken arrow in FIG. 4 flows. In addition, the fourth period in FIG. 5 is a period in which the IGBTs 83 and 84 are controlled to be turned off and on to be in the third state, and the IGBTs 81 and 82 are respectively turned on and off to be in the second state. In FIG. 4, a current indicated by a solid arrow flows.

図5に示すように、第1期間から第4期間に移行するとき、即ちIGBT83がオンからオフになると共にIGBT81がオフからオンになるとき、図4に示すように、インダクタL3からの電流が、破線の矢印の経路から実線の矢印の経路に転流する。この場合、変成器7の漏れインダクタンスを7a,7bで表すと、漏れインダクタンス7aに流れる電流Irの立ち上がりで、図5に示すように電流Irの時間的変化に比例する電圧Vc1が、IGBT82のコレクタ・エミッタ間にサージ電圧として発生する。なお、このタイミングでオンからオフになるIGBT83のコレクタ・エミッタ間にも同様のサージ電圧が発生する。   As shown in FIG. 5, when the transition from the first period to the fourth period, that is, when the IGBT 83 is turned from on to off and the IGBT 81 is turned on from off, the current from the inductor L3 is changed as shown in FIG. The commutation from the dashed arrow path to the solid arrow path. In this case, when the leakage inductance of the transformer 7 is represented by 7a and 7b, the voltage Vc1 proportional to the temporal change of the current Ir as shown in FIG. • Generated as a surge voltage between emitters. A similar surge voltage is also generated between the collector and emitter of the IGBT 83 that is turned off from on at this timing.

詳細については説明を省略するが、図5に示す第5期間から第8期間に移行するとき、即ちIGBT81がオンからオフになると共にIGBT83がオフからオンになるとき、インダクタL3からの電流が、図3Cに矢印で示す経路から図3Dに矢印で示す経路に転流する。この場合、変成器7の漏れインダクタンス7aに流れる電流Irの立ち下がりで、電流Irの時間的変化に比例する電圧Vc2(不図示)が、IGBT84のコレクタ・エミッタ間にサージ電圧として発生する。なお、このタイミングでオンからオフになるIGBT81のコレクタ・エミッタ間にも同様のサージ電圧が発生する。   Although detailed description is omitted, when the transition from the fifth period shown in FIG. 5 to the eighth period, that is, when the IGBT 81 is turned from on to off and the IGBT 83 is turned on from off, the current from the inductor L3 is It commutates from the path indicated by the arrow in FIG. 3C to the path indicated by the arrow in FIG. 3D. In this case, a voltage Vc2 (not shown) proportional to the temporal change of the current Ir is generated as a surge voltage between the collector and the emitter of the IGBT 84 at the fall of the current Ir flowing through the leakage inductance 7a of the transformer 7. A similar surge voltage is also generated between the collector and emitter of the IGBT 81 that is turned off from on at this timing.

そこで、本実施形態1では、まず特許文献1に開示された方法により上記のサージ電圧を抑制する。図6は、実施形態1に係るインバータ8でサージ電圧を抑制するための動作の一例を示す説明図であり、図7は、実施形態1に係るインバータ8でサージ電圧が抑制される場合の動作を示すタイミングチャートである。図6に破線の矢印で示す電流は、第1期間に流れる電流を示し、図6に実線の矢印で示す電流は、第1期間のうちの第2期間(図7参照)に流れる電流を示す。図7に9段に分けて示すタイミングチャートでは、何れも同一の時間軸(t)を横軸にしてあり、縦軸は電圧又は電流を表す。   Therefore, in the first embodiment, the surge voltage is first suppressed by the method disclosed in Patent Document 1. FIG. 6 is an explanatory diagram illustrating an example of an operation for suppressing the surge voltage in the inverter 8 according to the first embodiment. FIG. 7 illustrates an operation when the surge voltage is suppressed in the inverter 8 according to the first embodiment. It is a timing chart which shows. 6 indicates the current flowing in the first period, and the current indicated by the solid arrow in FIG. 6 indicates the current flowing in the second period (see FIG. 7) of the first period. . In the timing chart shown in FIG. 7 divided into nine stages, the horizontal axis is the same time axis (t), and the vertical axis represents voltage or current.

図7の最上段から4段目までのタイミングチャートは、図5と同様にIGBT81,83,82,84のゲートに印加されるゲート電圧Vgを符号に対応させて示すものである。図7の上から5段目及び6段目夫々のタイミングチャートは、インバータ6のIGBT62,63及びIGBT61,64のゲートに印加されるゲート電圧Vgを符号に対応させて示すものである。図7の上から7段目及び8段目夫々のタイミングチャートは、一方の巻線71に流れる電流Ir及びIGBT82のコレクタ・エミッタ間の電圧Vcを示している。図7の上から9段目(最下段)のタイミングチャートは、IGBT83について太い実線でコレクタ・エミッタ間の電圧Vcを、細い実線でコレクタ電流Icを示すものである。   The timing chart from the uppermost stage to the fourth stage in FIG. 7 shows the gate voltage Vg applied to the gates of the IGBTs 81, 83, 82, 84 in correspondence with the reference numerals as in FIG. The timing charts at the fifth and sixth stages from the top of FIG. 7 indicate the gate voltages Vg applied to the gates of the IGBTs 62 and 63 and the IGBTs 61 and 64 of the inverter 6 in correspondence with the reference numerals. The timing charts at the seventh and eighth stages from the top of FIG. 7 show the current Ir flowing through one winding 71 and the collector-emitter voltage Vc of the IGBT 82, respectively. The timing chart of the ninth stage (bottom stage) from the top of FIG. 7 shows the collector-emitter voltage Vc with a thick solid line and the collector current Ic with a thin solid line for the IGBT 83.

制御部9は、図7に示す第1期間のうちの第2期間だけ、図6に示すように変成器7の他方の巻線72に所定電圧を印加すべく、IGBT62,63をオンに制御する。これにより、図7に示すようにコンデンサC2の印加電圧と漏れインダクタンス7bとに応じた電流が変成器7の他方の巻線72に流れ、一方の巻線71に直線的に立ち上がる電流Ir1が誘起する。このため、IGBT81,84がオンとなる第4期間に移行したときに一方の巻線71に流れる電流の変化分が小さくなって、IGBT82のコレクタ・エミッタ間に発生するサージ電圧が抑制される。なお、第2期間中はIGBT81が順方向に導通しないため、電流Ir1は、IGBT82を逆方向に流れて一方の巻線71に還流する。以下では、各IGBTを逆方向に流れる電流を、夫々に逆並列に接続されたダイオードの紙面右側を通る矢印にて表す。   The controller 9 controls the IGBTs 62 and 63 to turn on to apply a predetermined voltage to the other winding 72 of the transformer 7 as shown in FIG. 6 only in the second period of the first period shown in FIG. To do. As a result, as shown in FIG. 7, a current corresponding to the applied voltage of the capacitor C2 and the leakage inductance 7b flows to the other winding 72 of the transformer 7, and a current Ir1 that rises linearly is induced in one winding 71. To do. For this reason, when the IGBTs 81 and 84 are turned on, the amount of change in the current flowing through one winding 71 is reduced, and the surge voltage generated between the collector and emitter of the IGBT 82 is suppressed. Since the IGBT 81 does not conduct in the forward direction during the second period, the current Ir1 flows in the reverse direction through the IGBT 82 and returns to the one winding 71. Below, the electric current which flows through each IGBT in the reverse direction is represented by the arrow which passes along the paper surface right side of the diode respectively connected in antiparallel.

より具体的には、制御部9は、第1期間の終了時点で一方の巻線71に流れる電流Ir1が、第4期間の開始時点で一方の巻線71に流れるべき電流Irと同じ大きさになるように(図7参照)、他方の巻線72に所定電圧を印加すべく制御する。これにより、図4に示すインダクタL3からの電流が、第4期間の開始時点で破線の矢印の経路から実線の矢印の経路に速やかに転流するため、漏れインダクタンス7aで発生する電圧を抑制することができ、オフ状態にあるIGBT82及びオフ状態に移行中のIGBT83のコレクタ・エミッタ間に印加されるサージ電圧を抑制することができる。   More specifically, the control unit 9 determines that the current Ir1 that flows in one winding 71 at the end of the first period is the same as the current Ir that should flow in one winding 71 at the start of the fourth period. (See FIG. 7), control is performed to apply a predetermined voltage to the other winding 72. As a result, the current from the inductor L3 shown in FIG. 4 quickly commutates from the dashed arrow path to the solid arrow path at the start of the fourth period, thereby suppressing the voltage generated in the leakage inductance 7a. The surge voltage applied between the collector and the emitter of the IGBT 82 in the off state and the IGBT 83 in the off state can be suppressed.

第5期間から第8期間に移行するときに、IGBT84,81コレクタ・エミッタ間に印加されるサージ電圧についても、上記と同様の方法によって抑制することができる。具体的には、図7に示すように、第5期間のうちの第6期間だけ、変成器7の他方の巻線72に上記所定電圧とは逆極性の電圧を印加すべく、IGBT61,64をオンに制御すればよい。これにより、図7に示すように一方の巻線71に直線的に立ち下がる電流Ir2を流すことができるため、IGBT82,83がオンとなる第8期間に移行したときに一方の巻線71に流れる電流の変化分が小さくなって、オフ状態にあるIGBT84及びオフ状態に移行中のIGBT81のコレクタ・エミッタ間に印加されるサージ電圧を抑制することができる。   The surge voltage applied between the collectors and emitters of the IGBTs 84 and 81 when shifting from the fifth period to the eighth period can be suppressed by the same method as described above. Specifically, as shown in FIG. 7, the IGBTs 61 and 64 are applied only to the sixth period out of the fifth periods in order to apply a voltage having a polarity opposite to the predetermined voltage to the other winding 72 of the transformer 7. Can be controlled to ON. As a result, as shown in FIG. 7, a current Ir2 that falls linearly can flow in one winding 71, and therefore when one of the windings 71 shifts to the eighth period when the IGBTs 82 and 83 are turned on, The amount of change in the flowing current is reduced, and the surge voltage applied between the collector and emitter of the IGBT 84 in the off state and the IGBT 81 in the off state can be suppressed.

ここで、図7の上から9段目(最下段)のタイミングチャートに着目すると、第1期間の終了時点(即ち第4期間の開始時点)でIGBT83のコレクタ電圧が立ち上がるときにコレクタ電流が立ち下がっており、スイッチング損失が発生する。そこで、本実施形態1では、以下に示す方法によってIGBT83がオフするときのスイッチング損失を抑制する。   Here, paying attention to the 9th (bottom) stage timing chart from the top of FIG. 7, the collector current rises when the collector voltage of the IGBT 83 rises at the end of the first period (that is, the start of the fourth period). The switching loss occurs. Therefore, in the first embodiment, the switching loss when the IGBT 83 is turned off is suppressed by the following method.

図8は、実施形態1に係るインバータ8でIGBT83のスイッチング損失を抑制するための動作の一例を示す説明図であり、図9は、実施形態1に係るインバータ8でIGBT83のスイッチング損失が抑制される場合の動作を示すタイミングチャートである。図8に破線の矢印で示す電流は、第1期間に流れる電流を示し、図8に実線の矢印で示す電流は、第1期間のうちの第3期間(図9参照)に流れる電流を示す。図9に10段に分けて示すタイミングチャートでは、何れも同一の時間軸(t)を横軸にしてあり、縦軸は電圧又は電流を表す。   FIG. 8 is an explanatory diagram illustrating an example of an operation for suppressing the switching loss of the IGBT 83 in the inverter 8 according to the first embodiment. FIG. 9 illustrates the switching loss of the IGBT 83 in the inverter 8 according to the first embodiment. 6 is a timing chart showing an operation in the case of 8 indicates the current flowing in the first period, and the current indicated by the solid arrow in FIG. 8 indicates the current flowing in the third period (see FIG. 9) of the first period. . In the timing chart shown in FIG. 9 divided into 10 stages, the horizontal axis is the same time axis (t), and the vertical axis represents voltage or current.

図9の最上段から4段目までのタイミングチャートは、図5,7と同様にIGBT81,83,82,84のゲートに印加されるゲート電圧Vgを符号に対応させて示すものである。斜線部はこれらの各IGBT(以下、単に各IGBTという)がオンしている期間を表す。図9の上から5段目から8段目までのタイミングチャートは、IGBT81,83,82,84夫々について、太い実線でコレクタ・エミッタ間の電圧Vcを、細い実線でコレクタ電流Icを示すものである。図9の上から9段目及び10段目(最下段)夫々のタイミングチャートは、インバータ6のIGBT62,63及びIGBT61,64のゲートに印加されるゲート電圧Vgを符号に対応させて示すものである。   The timing chart from the uppermost stage to the fourth stage in FIG. 9 shows the gate voltage Vg applied to the gates of the IGBTs 81, 83, 82, and 84 in correspondence with the symbols as in FIGS. The hatched portion represents a period in which each of these IGBTs (hereinafter simply referred to as each IGBT) is on. The timing chart from the fifth stage to the eighth stage from the top of FIG. 9 shows the collector-emitter voltage Vc with a thick solid line and the collector current Ic with a thin solid line for each of the IGBTs 81, 83, 82, and 84. is there. The timing charts at the 9th stage and the 10th stage (bottom stage) from the top of FIG. 9 show the gate voltage Vg applied to the gates of the IGBTs 62 and 63 and the IGBTs 61 and 64 of the inverter 6 in correspondence with the reference numerals. is there.

制御部9は、図9に示す第1期間のうち、第2期間との重なりを持つ第3期間だけ、図8に示すように他方のレグのIGBT81をオンに制御して一方のアームを短絡状態にする。これにより、IGBT81,83が両方オンとなって、IGBT82,84を流れる経路(図6参照)よりも電圧降下が小さくなるため、第2及び第3期間が重なる期間に一方の巻線71に流れる電流Ir1がIGBT81,83を流れるように還流する。この場合、電流Ir1は、一方のレグのIGBT83(一方のアームに相当)を逆方向に流れるため、IGBT83に流れているインダクタL3からの電流が、電流Ir1の分だけ低減される。   The control unit 9 controls the IGBT 81 of the other leg to be turned on as shown in FIG. 8 and short-circuits one arm during the third period that overlaps the second period in the first period shown in FIG. Put it in a state. As a result, both the IGBTs 81 and 83 are turned on, and the voltage drop is smaller than the path (see FIG. 6) flowing through the IGBTs 82 and 84, so that the current flows in one winding 71 during the period in which the second and third periods overlap. The current Ir1 is refluxed so as to flow through the IGBTs 81 and 83. In this case, since the current Ir1 flows in the IGBT 83 (corresponding to one arm) in one leg in the reverse direction, the current from the inductor L3 flowing in the IGBT 83 is reduced by the amount of the current Ir1.

より具体的には、図9に示すように、第2及び第3期間が重なる期間に、IGBT81を流れる電流Ir1が直線的に立ち上がり、その分だけIGBT83に流れる電流が直線的に立ち下がる。よって、第2及び第3期間が重なる期間を適当に設定した場合は、第1期間の終了時点、即ち第4期間の開始時点に、IGBT83のコレクタ電流がゼロとなり、所謂ゼロクロススイッチングが実現されて、スイッチング損失が低減される。   More specifically, as shown in FIG. 9, the current Ir1 flowing through the IGBT 81 rises linearly during the period in which the second and third periods overlap, and the current flowing through the IGBT 83 falls linearly by that amount. Therefore, when the period in which the second and third periods overlap is appropriately set, the collector current of the IGBT 83 becomes zero at the end of the first period, that is, the start of the fourth period, so-called zero cross switching is realized. , Switching loss is reduced.

制御部9は、第5期間にも第1期間と同様の制御を行う。即ち制御部9は、第5期間のうち、第6期間との重なりを持つ第7期間だけ、IGBT83をオンに制御して短絡状態にする。これにより、IGBT81,83が両方オンとなって、IGBT82,84を流れる経路よりも電圧降下が小さくなるため、第6及び第7期間が重なる期間に一方の巻線71に流れる電流Ir2(図7参照)がIGBT81,83を流れるように還流する。この場合、電流Ir2は、他方のレグのIGBT81を逆方向に流れるため、IGBT81に流れているインダクタL3からの電流が、電流Ir2の分だけ低減される。よって、第6及び第7期間が重なる期間を適当に設定した場合は、第5期間の終了時点、即ち第8期間の開始時点に、IGBT81のコレクタ電流がゼロとなり、所謂ゼロクロススイッチングが実現されて、スイッチング損失が低減される。   The control unit 9 performs the same control as that in the first period in the fifth period. That is, the control unit 9 controls the IGBT 83 to be in a short-circuited state only during the seventh period that overlaps the sixth period in the fifth period. As a result, the IGBTs 81 and 83 are both turned on, and the voltage drop is smaller than the path flowing through the IGBTs 82 and 84. Therefore, the current Ir2 that flows in one winding 71 during the period in which the sixth and seventh periods overlap (FIG. 7). ) Is refluxed to flow through the IGBTs 81 and 83. In this case, since the current Ir2 flows in the reverse direction through the IGBT 81 of the other leg, the current from the inductor L3 flowing in the IGBT 81 is reduced by the amount of the current Ir2. Therefore, when the period in which the sixth and seventh periods overlap is appropriately set, the collector current of the IGBT 81 becomes zero at the end of the fifth period, that is, the start of the eighth period, so-called zero cross switching is realized. , Switching loss is reduced.

以下では、上述した制御部9の動作を、それを示すフローチャートを用いて説明する。以下に示す処理は、記憶部92又はRAM93に予め格納されているコンピュータプログラム99に従ってCPU91により実行される。なお、CPU91が駆動部97によって各IGBTをオン/オフする期間を決定する制御プログラムは、それ自体公知であるため、フローチャートによる説明を省略する。   Below, operation | movement of the control part 9 mentioned above is demonstrated using the flowchart which shows it. The processing shown below is executed by the CPU 91 according to a computer program 99 stored in advance in the storage unit 92 or the RAM 93. Note that a control program for determining a period during which the CPU 91 turns on / off each IGBT by the drive unit 97 is known per se, and thus description thereof will be omitted.

図10及び図11は、実施形態1に係るインバータ8でIGBT82,84のスイッチング損失を抑制するCPU91の処理手順を示すフローチャートである。図10の処理は、CPU91が放電開始を通知された場合に起動される。図10,11では、IGBT81,82,83,84夫々を、第1,第2,第3,第4IGBTと表記する。図中のタイマA,Bは、タイマ95に含まれており、設定された時間を計時して計時終了をCPU91に通知する。   10 and 11 are flowcharts showing the processing procedure of the CPU 91 that suppresses the switching loss of the IGBTs 82 and 84 in the inverter 8 according to the first embodiment. The process of FIG. 10 is activated when the CPU 91 is notified of the start of discharge. In FIGS. 10 and 11, the IGBTs 81, 82, 83, and 84 are referred to as first, second, third, and fourth IGBTs, respectively. Timers A and B in the figure are included in the timer 95, time the set time, and notify the CPU 91 of the end of the time measurement.

なお、図10,11に示すフローチャートでは、簡略化のために第3期間が第2期間と一致し、第7期間が第6期間と一致することを前提としているが、これに限定されるものではない。また、ここでのフローチャートは、第1期間より先に第2及び/又は第3期間が終了するものであってもよいし、第5期間より先に第6及び/又は第7期間が終了するものであってもよい。   In the flowcharts shown in FIGS. 10 and 11, for the sake of simplicity, it is assumed that the third period coincides with the second period and the seventh period coincides with the sixth period. However, the present invention is not limited to this. is not. In addition, in the flowchart here, the second and / or third period may end before the first period, or the sixth and / or seventh period ends before the fifth period. It may be a thing.

図10の処理が起動された場合、CPU91は、第1IGBTから第4IGBTまでがオフである初期状態で、第3及び第4IGBTをオンに制御して(S10)第1期間を開始させる。その後、CPU91は、タイマAに第1期間の長さを設定する(S11)と共に、タイマBに第1及び第3期間の開始時点の時間差を設定し(S12)、タイマA及びBによる計時を開始する(S13)。   When the process of FIG. 10 is activated, the CPU 91 controls the third and fourth IGBTs to be on in the initial state where the first to fourth IGBTs are off (S10), and starts the first period. Thereafter, the CPU 91 sets the length of the first period in the timer A (S11), sets the time difference between the start points of the first and third periods in the timer B (S12), and measures the time by the timers A and B. Start (S13).

次いで、CPU91は、タイマBが計時を終了したか否かを判定し(S14)、終了していない場合(S14:NO)、計時を終了するまで待機する。タイマBが計時を終了した場合(S14:YES)、CPU91は、第1IGBTをオンに制御して(S15)第3期間を開始させ、更にインバータ6のIGBT62,63をオンに制御して(S16)第2期間を開始させる。第3期間は、第2期間を包含することが好ましい。   Next, the CPU 91 determines whether or not the timer B has finished counting time (S14), and if not finished (S14: NO), the CPU 91 waits until the timing is finished. When the timer B finishes timing (S14: YES), the CPU 91 controls the first IGBT to be turned on (S15) to start the third period, and further controls the IGBTs 62 and 63 of the inverter 6 to be turned on (S16). ) Start the second period. The third period preferably includes the second period.

次いで、CPU91は、タイマAが計時を終了したか否かを判定し(S17)、終了していない場合(S17:NO)、計時を終了するまで待機する。タイマAが計時を終了した場合(S17:YES)、CPU91は、IGBT62,63をオフに制御する。更にCPU91は、第3IGBTをオフに制御して(S19)第1,第2,第3期間を終了させると共に、第4期間を開始させる。   Next, the CPU 91 determines whether or not the timer A has finished counting (S17), and if not finished (S17: NO), the CPU 91 waits until the timing is finished. When the timer A finishes timing (S17: YES), the CPU 91 controls the IGBTs 62 and 63 to be turned off. Further, the CPU 91 controls the third IGBT to be turned off (S19), ends the first, second, and third periods, and starts the fourth period.

その後、CPU91は、タイマAに第4期間の長さを設定して(S20)、タイマAによる計時を開始する(S21)。次いで、CPU91は、タイマAが計時を計時を終了したか否かを判定し(S22)、終了していない場合(S22:NO)、計時を終了するまで待機する。タイマAが計時を終了した場合(S22:YES)、CPU91は、第2IGBTをオンに制御して(S23)第5期間を開始させると共に、第4IGBTをオフに制御して(S24)第4期間を終了させる。   Thereafter, the CPU 91 sets the length of the fourth period in the timer A (S20), and starts measuring time by the timer A (S21). Next, the CPU 91 determines whether or not the timer A has finished timekeeping (S22), and if not finished (S22: NO), the CPU 91 waits until timekeeping is finished. When the timer A finishes timing (S22: YES), the CPU 91 controls the second IGBT to be turned on (S23), starts the fifth period, and controls the fourth IGBT to be turned off (S24). End.

図11に移って、CPU91は、タイマAに第5期間の長さを設定する(S31)と共に、タイマBに第5及び第7期間の開始時点の時間差を設定し(S32)、タイマA及びBによる計時を開始する(S33)。次いで、CPU91は、タイマBが計時を終了したか否かを判定し(S34)、終了していない場合(S34:NO)、計時を終了するまで待機する。タイマBが計時を終了した場合(S34:YES)、CPU91は、第3IGBTをオンに制御して(S35)第7期間を開始させ、更にインバータ6のIGBT61,64をオンに制御して(S36)第6期間を開始させる。第7期間は、第6期間を包含することが好ましい。   Moving to FIG. 11, the CPU 91 sets the length of the fifth period in the timer A (S31), and sets the time difference between the start points of the fifth and seventh periods in the timer B (S32). Time measurement by B is started (S33). Next, the CPU 91 determines whether or not the timer B has finished timing (S34), and if not finished (S34: NO), the CPU 91 waits until the timing is finished. When the timer B finishes timing (S34: YES), the CPU 91 controls the third IGBT to be turned on (S35) to start the seventh period, and further controls the IGBTs 61 and 64 of the inverter 6 to be turned on (S36). ) Start the sixth period. The seventh period preferably includes the sixth period.

次いで、CPU91は、タイマAが計時を終了したか否かを判定し(S37)、終了していない場合(S37:NO)、計時を終了するまで待機する。タイマAが計時を終了した場合(S37:YES)、CPU91は、IGBT61,64をオフに制御して(S38)第6期間を終了させる。更にCPU91は、第1IGBTをオフに制御して(S39)第5,第6,第7期間を終了させると共に、第8期間を開始させる。   Next, the CPU 91 determines whether or not the timer A has finished counting (S37), and if not finished (S37: NO), the CPU 91 waits until the timing is finished. When the timer A finishes counting time (S37: YES), the CPU 91 controls the IGBTs 61 and 64 to be turned off (S38) and ends the sixth period. Further, the CPU 91 controls the first IGBT to be turned off (S39), ends the fifth, sixth, and seventh periods and starts the eighth period.

その後、CPU91は、タイマAに第8期間の長さを設定して(S40)、タイマAによる計時を開始する(S41)。次いで、CPU91は、タイマAが計時を計時を終了したか否かを判定し(S42)、終了していない場合(S42:NO)、計時を終了するまで待機する。タイマAが計時を終了した場合(S42:YES)、CPU91は、第4IGBTをオンに制御して(S43)次の周期の第1期間を開始させると共に、第2IGBTをオフに制御して(S44)第8期間を終了させる。   Thereafter, the CPU 91 sets the length of the eighth period in the timer A (S40), and starts measuring time by the timer A (S41). Next, the CPU 91 determines whether or not the timer A has finished timekeeping (S42), and if not finished (S42: NO), the CPU 91 waits until timekeeping is finished. When the timer A finishes timing (S42: YES), the CPU 91 controls the fourth IGBT to be turned on (S43), starts the first period of the next cycle, and controls the second IGBT to be turned off (S44). ) End the eighth period.

その後、CPU91は、通信部94から変換終了を通知されたか否かを判定し(S45)、通知されていない場合(S45:NO)、インバータ8を制御する処理を繰り返すために、ステップS11に処理を移す。一方、変換終了を通知された場合(S45:YES)、CPU91は、図10,11の処理を終了する。   Thereafter, the CPU 91 determines whether or not the conversion end is notified from the communication unit 94 (S45). If not notified (S45: NO), the CPU 91 performs the process in step S11 to repeat the process of controlling the inverter 8. Move. On the other hand, when notified of the end of conversion (S45: YES), the CPU 91 ends the processes of FIGS.

上述した実施形態1にあっては、IGBT83,84が一方のレグに相当し、IGBT81,82が他方のレグに相当するものとして説明したが、逆にIGBT81,82が一方のレグに相当し、IGBT83,84が他方のレグに相当するものとして読み替えてもよい。この場合は、図5,7,9,10,11の図中、及び図3から図11に係る説明において、第1,第2,第3,第4,第5,第6,第7,第8期間夫々を、第5,第6,第7,第8,第1,第2,第3,第4期間と読み替えればよい。以下では、一方のレグ及び他方のレグと、IGBT83,84及びIGBT81,82との対応関係を読み替えた場合について()内に記述する。   In the first embodiment described above, the IGBTs 83 and 84 correspond to one leg and the IGBTs 81 and 82 correspond to the other leg. However, the IGBTs 81 and 82 correspond to one leg, The IGBTs 83 and 84 may be read as equivalent to the other leg. In this case, in the drawings of FIGS. 5, 7, 9, 10, and 11 and in the description according to FIGS. 3 to 11, the first, second, third, fourth, fifth, sixth, seventh, Each of the eighth periods may be read as the fifth, sixth, seventh, eighth, first, second, third, and fourth periods. Hereinafter, a case where the correspondence relationship between one leg and the other leg and the IGBTs 83 and 84 and the IGBTs 81 and 82 is rewritten is described in parentheses.

以上の読み替えを考慮すれば、ステップS43からステップS11を経てステップS19まで(又はステップS23からステップS39まで)が、「一方のレグを第1期間だけ短絡状態に制御するステップ」に相当する。また、ステップS16からステップS18まで(又はステップS36からステップS38まで)が、「第1期間のうちの第2期間だけ、前記変成器の他方の巻線に前記印加回路から所定電圧を印加すべく制御するステップ」に相当する。更に、ステップS15からステップS19まで(又はステップS35からステップS39まで)が、「一方の巻線に誘起する電流が前記一方のレグの一方のアームを逆方向に流れて還流すべく、前記第1期間のうち第2期間と重なりを持つ第3期間だけ、前記他方のレグの一方のアームを短絡状態に制御するステップ」に相当する。   Considering the above replacement, Step S43 to Step S11 to Step S19 (or Step S23 to Step S39) correspond to “a step of controlling one leg to a short-circuit state only for the first period”. Further, from step S16 to step S18 (or from step S36 to step S38), “To apply a predetermined voltage from the application circuit to the other winding of the transformer during the second period of the first period. This corresponds to “control step”. Further, from step S15 to step S19 (or from step S35 to step S39), “the current induced in one winding flows through one arm of the one leg in the reverse direction to return to the first coil. This corresponds to “a step of controlling one arm of the other leg to a short-circuit state only during a third period that overlaps the second period”.

以上のように本実施形態1によれば、制御部9が、IGBT83,84(又はIGBT81,82)を含む一方のレグを第1期間だけ短絡状態に制御してインダクタL3からの電流を一方のレグに導通させ、この間の第2期間だけインバータ6によって変成器7の他方の巻線72に所定電圧を印加すべく制御する。これにより、変成器7の一方の巻線71に電圧が誘起する。制御部9は、更に、第2期間との重なりを持つ第3期間だけ他方のレグのIGBT81(又はIGBT83)を含む一方のアームを短絡状態に制御する。これにより、第2及び第3期間が重なる期間だけ、一方の巻線71に誘起する電流Ir1が、他方のレグの一方のアームを順方向に流れ、且つ一方のレグのIGBT83(又はIGBT81)を含む一方のアームを逆方向に流れて一方の巻線71に還流する。このため、IGBT83(又はIGBT81)に流れるインダクタL3からの電流が、一方の巻線71に誘起する電流の分だけ低減される。従って、IGBT83(又はIGBT81)のスイッチング損失を抑制することが可能となる。   As described above, according to the first embodiment, the control unit 9 controls the one leg including the IGBTs 83 and 84 (or the IGBTs 81 and 82) to be in a short-circuited state only for the first period, so that the current from the inductor L3 is The leg is conducted, and the inverter 6 is controlled to apply a predetermined voltage to the other winding 72 of the transformer 7 only during the second period. As a result, a voltage is induced in one winding 71 of the transformer 7. The control unit 9 further controls one arm including the IGBT 81 (or IGBT 83) of the other leg to a short-circuited state for the third period that overlaps with the second period. As a result, only during the period in which the second and third periods overlap, the current Ir1 induced in one winding 71 flows forward in one arm of the other leg, and the IGBT 83 (or IGBT 81) of one leg flows. One arm including the air flows in the opposite direction to return to one winding 71. For this reason, the current from the inductor L3 flowing through the IGBT 83 (or IGBT 81) is reduced by the amount of current induced in one of the windings 71. Therefore, it is possible to suppress the switching loss of the IGBT 83 (or IGBT 81).

また、実施形態1によれば、各レグが、IGBT81又は83である第1スイッチング素子と、IGBT82又は84である第2スイッチング素子とを含むため、制御部9がIGBT81,83及びIGBT82,84夫々をオン/オフに制御することにより、一方及び他方のアームを導通状態/非導通状態に制御することができる。また、IGBT81,82,83,84夫々にダイオード85,86,87,88が逆並列に接続されているため、IGBT81,82,83,84がオフに制御されていても逆方向に電流を流すことができる。   In addition, according to the first embodiment, each leg includes the first switching element that is the IGBT 81 or 83 and the second switching element that is the IGBT 82 or 84, so the control unit 9 is the IGBT 81, 83 and the IGBT 82, 84, respectively. By controlling the on / off state, one and the other arm can be controlled to be in a conductive state / non-conductive state. In addition, since the diodes 85, 86, 87, 88 are connected in reverse parallel to the IGBTs 81, 82, 83, 84, respectively, current flows in the reverse direction even if the IGBTs 81, 82, 83, 84 are controlled to be off. be able to.

更に、実施形態1によれば、IGBT81,82,83,84がオフに制御されている状態を基本的な状態として制御部9が、レグの一方についてIGBT83,84(又はIGBT81,82)を第1期間だけオンに制御して第1状態にし、その間に、レグの他方についてIGBT81(又はIGBT83)を第3期間だけオンに制御して第2状態にする。制御部9は、更に第1期間に続く第4期間だけ、レグの一方についてIGBT83(又はIGBT81)をオフに、IGBT84(又はIGBT82)をオンに制御して第3状態にすると共に、レグの他方についてIGBT81(又はIGBT83)をオンに、IGBT82(又はIGBT84)をオフに制御して第2状態にする。これにより、第1期間に短絡状態に制御されたレグを介してインダクタL3に流れていた電流が、第4期間には一方のレグのIGBT84(又はIGBT82)と、変成器7の一方の巻線71と、他方のレグのIGBT81(又はIGBT83)とを流れるように転流するため、第1期間にインダクタL3に蓄積されたエネルギーが第4期間に変成器7の一方の巻線71に放出される。   Furthermore, according to the first embodiment, the control unit 9 sets the IGBTs 83 and 84 (or the IGBTs 81 and 82) for one of the legs as the basic state where the IGBTs 81, 82, 83, and 84 are controlled to be off. The IGBT 81 (or IGBT 83) is controlled to ON for the third period and is set to the second state for the other leg during that time. The control unit 9 further controls the IGBT 83 (or IGBT 81) to be turned off and the IGBT 84 (or IGBT 82) to be turned on for one of the legs only in the fourth period following the first period, and sets the other state of the leg. The IGBT 81 (or IGBT 83) is turned on and the IGBT 82 (or IGBT 84) is turned off for the second state. Thereby, the current flowing in the inductor L3 via the leg controlled in the short-circuit state in the first period, the IGBT 84 (or IGBT 82) of one leg and the one winding of the transformer 7 in the fourth period. 71 and the other leg IGBT 81 (or IGBT 83) are commutated so that the energy stored in the inductor L3 in the first period is released to one winding 71 of the transformer 7 in the fourth period. The

(実施形態2)
実施形態1は、IGBT81,83が第1スイッチング素子に相当し、IGBT82,84が第2スイッチング素子に相当する形態であるのに対し、実施形態2は、IGBT82,84が第1スイッチング素子に相当し、IGBT81,83が第2スイッチング素子に相当する形態である。この場合、IGBT82,84が一方のアームに相当することとなる。実施形態2における双方向AC/DC変換装置1の回路構成及び制御部9のブロック構成は、図1及び図2に示す実施形態1の場合と同様であるため、実施形態1に対応する箇所には同様の符号を付してその説明を省略する。
(Embodiment 2)
In the first embodiment, the IGBTs 81 and 83 correspond to the first switching elements, and the IGBTs 82 and 84 correspond to the second switching elements, whereas in the second embodiment, the IGBTs 82 and 84 correspond to the first switching elements. And IGBT81,83 is a form corresponded to a 2nd switching element. In this case, the IGBTs 82 and 84 correspond to one arm. The circuit configuration of the bidirectional AC / DC converter 1 and the block configuration of the control unit 9 in the second embodiment are the same as those in the first embodiment shown in FIGS. Are denoted by the same reference numerals, and the description thereof is omitted.

図12は、実施形態2に係るインバータ8の基本的な動作の一例を示す説明図である。ここでは、IGBT81,82が一方のレグに相当し、IGBT83,84が他方のレグに相当するものとして説明する。図12Aに示すように、制御部9は、まずIGBT83,84をオフに制御して他方のレグを開放状態にすると共に、IGBT81,82をオンに制御して一方のレグを第1期間(第1〜第8期間については後述する図14参照)だけ第1状態、即ち短絡状態にする。   FIG. 12 is an explanatory diagram illustrating an example of a basic operation of the inverter 8 according to the second embodiment. Here, the description is given assuming that the IGBTs 81 and 82 correspond to one leg and the IGBTs 83 and 84 correspond to the other leg. As shown in FIG. 12A, the control unit 9 first controls the IGBTs 83 and 84 to be turned off to open the other leg, and controls the IGBTs 81 and 82 to be turned on to set one leg to the first period (first time). The first state to the eighth period are set to the first state, that is, the short circuit state only (see FIG. 14 described later).

第1期間が終了した時点で、制御部9は、図12Bに示すように第4期間だけ、IGBT82をオフに、IGBT81をオンに制御して一方のレグを第3状態にすると共に、IGBT84をオンに、IGBT83をオフに制御して他方のレグを第2状態にする。ここで、図12A及び12Bと、実施形態1の図3C及び3Dとを比較すると、見かけ上、各レグの2つのアームがオン/オフに変化する順序が異なっている。そこで、実施形態1との違いを明確にすべく、本実施形態2の説明を以下に続ける。   At the time when the first period ends, the control unit 9 controls the IGBT 82 to be turned off and the IGBT 81 to be turned on only in the fourth period as shown in FIG. The IGBT 83 is turned off and the other leg is set to the second state. Here, when FIGS. 12A and 12B are compared with FIGS. 3C and 3D of the first embodiment, the order in which the two arms of each leg are turned on / off is apparently different. Therefore, in order to clarify the difference from the first embodiment, the description of the second embodiment will be continued below.

第4期間が終了した時点で、制御部9は、図12Cに示すようにIGBT81、82をオフに制御して開放状態にすると共に、IGBT83,84をオンに制御して第5期間だけ第1状態(短絡状態)にする。第5期間が終了した時点で、制御部9は、図12Dに示すように第8期間だけ、IGBT82をオンに、IGBT81をオフに制御して一方のレグを第2状態にすると共に、IGBT84をオフに、IGBT83をオンに制御して他方のレグを第3状態にする。この後、制御部9は、インバータ8を図12Aから図12Dに示す状態にする制御を周期的に繰り返す。   When the fourth period ends, the control unit 9 controls the IGBTs 81 and 82 to be in an open state as shown in FIG. 12C, and controls the IGBTs 83 and 84 to be on to control the first period only for the fifth period. Set to the state (short circuit state). At the time when the fifth period ends, the control unit 9 controls the IGBT 82 to be turned on and the IGBT 81 to be turned off only in the eighth period, as shown in FIG. The IGBT 83 is turned on and the other leg is set to the third state. Thereafter, the control unit 9 periodically repeats the control for setting the inverter 8 to the state shown in FIGS. 12A to 12D.

次に、インバータ8の動作で発生するサージ電圧について説明する。図13は、実施形態2に係るインバータ8の動作状態の一例を示す説明図であり、図14は、実施形態2に係るインバータ8でIGBT84にサージ電圧が発生する場合の動作を示すタイミングチャートである。図13に破線の矢印で示す電流は、図12Aの状態、即ち第1期間に流れる電流を示し、図13に実線の矢印で示す電流は、図12Bの状態、即ち第4期間に流れる電流を示す。図14に6段に分けて示すタイミングチャートでは、何れも同一の時間軸(t)を横軸にしてあり、縦軸は電圧又は電流を表す。図14の最上段から4段目までのタイミングチャートは、IGBT81,83,82,84のゲートに印加されるゲート電圧Vgを符号に対応させて示すものである。図14の上から5段目及び6段目夫々のタイミングチャートは、一方の巻線71に流れる電流Ir及びIGBT83のコレクタ・エミッタ間の電圧Vcを示すものである。   Next, the surge voltage generated by the operation of the inverter 8 will be described. FIG. 13 is an explanatory diagram illustrating an example of an operation state of the inverter 8 according to the second embodiment. FIG. 14 is a timing chart illustrating an operation when a surge voltage is generated in the IGBT 84 in the inverter 8 according to the second embodiment. is there. 13 indicates the current flowing in the state of FIG. 12A, that is, the first period, and the current indicated by the solid line arrow in FIG. 13 indicates the current flowing in the state of FIG. 12B, that is, the fourth period. Show. In the timing chart shown in FIG. 14 divided into six stages, the horizontal axis is the same time axis (t), and the vertical axis represents voltage or current. The timing chart from the uppermost stage to the fourth stage in FIG. 14 shows the gate voltage Vg applied to the gates of the IGBTs 81, 83, 82, 84 corresponding to the reference numerals. The timing charts at the fifth and sixth stages from the top of FIG. 14 show the current Ir flowing through one winding 71 and the collector-emitter voltage Vc of the IGBT 83, respectively.

図14に示すように、第1期間から第4期間に移行するとき、即ちIGBT82がオンからオフになると共にIGBT84がオフからオンになるとき、図13に示すように、インダクタL3からの電流が、破線の矢印の経路から実線の矢印の経路に転流する。この場合、漏れインダクタンス7aに流れる電流Irの立ち上がりで、図14に示すように電流Irの時間的変化に比例する電圧Vc1が、IGBT83のコレクタ・エミッタ間にサージ電圧として発生する。なお、このタイミングでオンからオフになるIGBT82のコレクタ・エミッタ間にも同様のサージ電圧が発生する。   As shown in FIG. 14, when the transition from the first period to the fourth period is performed, that is, when the IGBT 82 is turned off from on and the IGBT 84 is turned on from off, the current from the inductor L3 is changed as shown in FIG. The commutation from the dashed arrow path to the solid arrow path. In this case, at the rise of the current Ir flowing through the leakage inductance 7a, a voltage Vc1 proportional to the temporal change of the current Ir is generated as a surge voltage between the collector and emitter of the IGBT 83 as shown in FIG. A similar surge voltage is also generated between the collector and emitter of the IGBT 82 that is turned off from on at this timing.

実施形態1と同様に、図14に示す第5期間から第8期間に移行するとき、即ちIGBT84がオンからオフになると共にIGBT82がオフからオンになるとき、インダクタL3からの電流が、図12Cに矢印で示す経路から図12Dに矢印で示す経路に転流する。この場合、漏れインダクタンス7aに流れる電流Irの立ち下がりで、電流Irの時間的変化に比例する電圧Vc2(不図示)が、IGBT81のコレクタ・エミッタ間にサージ電圧として発生する。なお、このタイミングでオンからオフになるIGBT84のコレクタ・エミッタ間にも同様のサージ電圧が発生する。   Similarly to the first embodiment, when the transition from the fifth period to the eighth period shown in FIG. 14 is performed, that is, when the IGBT 84 is turned from on to off and the IGBT 82 is turned on from off, the current from the inductor L3 is changed to FIG. From the path indicated by the arrow to the path indicated by the arrow in FIG. 12D. In this case, a voltage Vc2 (not shown) proportional to the temporal change of the current Ir is generated as a surge voltage between the collector and the emitter of the IGBT 81 at the fall of the current Ir flowing through the leakage inductance 7a. A similar surge voltage is also generated between the collector and emitter of the IGBT 84 that is turned off from on at this timing.

そこで、本実施形態2では、まず特許文献1に開示された方法により上記のサージ電圧を抑制する。図15は、実施形態2に係るインバータ8でサージ電圧を抑制するための動作の一例を示す説明図であり、図16は、実施形態2に係るインバータ8でサージ電圧が抑制される場合の動作を示すタイミングチャートである。図15に破線の矢印で示す電流は、第1期間に流れる電流を示し、図15に実線の矢印で示す電流は、第1期間のうちの第2期間(図16参照)に流れる電流を示す。図16に9段に分けて示すタイミングチャートでは、何れも同一の時間軸(t)を横軸にしてあり、縦軸は電圧又は電流を表す。   Therefore, in the second embodiment, the surge voltage is first suppressed by the method disclosed in Patent Document 1. FIG. 15 is an explanatory diagram illustrating an example of an operation for suppressing a surge voltage in the inverter 8 according to the second embodiment. FIG. 16 illustrates an operation when the surge voltage is suppressed in the inverter 8 according to the second embodiment. It is a timing chart which shows. A current indicated by a dashed arrow in FIG. 15 indicates a current flowing in the first period, and a current indicated by a solid arrow in FIG. 15 indicates a current flowing in the second period (see FIG. 16) of the first period. . In the timing charts shown in FIG. 16 divided into nine stages, the horizontal axis is the same time axis (t), and the vertical axis represents voltage or current.

図16の最上段から4段目までのタイミングチャートは、図14と同様にIGBT81,83,82,84のゲートに印加されるゲート電圧Vgを符号に対応させて示すものである。図16の上から5段目及び6段目夫々のタイミングチャートは、インバータ6のIGBT62,63及びIGBT61,64のゲートに印加されるゲート電圧Vgを符号に対応させて示すものである。図16の上から7段目及び8段目夫々のタイミングチャートは、一方の巻線71に流れる電流Ir及びIGBT83のコレクタ・エミッタ間の電圧Vcを示している。図16の上から9段目(最下段)のタイミングチャートは、IGBT82について太い実線でコレクタ・エミッタ間の電圧Vcを、細い実線でコレクタ電流Icを示すものである。   The timing chart from the uppermost stage to the fourth stage in FIG. 16 shows the gate voltage Vg applied to the gates of the IGBTs 81, 83, 82, 84 in correspondence with the reference numerals as in FIG. 14. The timing charts at the fifth and sixth stages from the top in FIG. 16 show the gate voltages Vg applied to the gates of the IGBTs 62 and 63 and the IGBTs 61 and 64 of the inverter 6 in correspondence with the reference numerals. The timing charts at the seventh and eighth stages from the top of FIG. 16 show the current Ir flowing through one winding 71 and the collector-emitter voltage Vc of the IGBT 83, respectively. The timing chart of the ninth stage (bottom stage) from the top in FIG. 16 shows the collector-emitter voltage Vc with a thick solid line and the collector current Ic with a thin solid line for the IGBT 82.

制御部9は、図16に示す第1期間のうちの第2期間だけ、図15に示すように変成器7の他方の巻線72に所定電圧を印加すべく、IGBT62,63をオンに制御する。これにより、図16に示すようにコンデンサC2の印加電圧と漏れインダクタンス7bとに応じた電流が変成器7の他方の巻線72に流れ、一方の巻線71に直線的に立ち上がる電流Ir1が誘起する。このため、IGBT81,84がオンとなる第4期間に移行したときに一方の巻線71に流れる電流の変化分が小さくなって、IGBT83,82のコレクタ・エミッタ間に発生するサージ電圧が抑制される。なお、第2期間中はIGBT84が順方向に導通しないため、電流Ir1は、IGBT83を逆方向に流れて一方の巻線71に還流する。   The controller 9 controls to turn on the IGBTs 62 and 63 so as to apply a predetermined voltage to the other winding 72 of the transformer 7 as shown in FIG. 15 only during the second period of the first period shown in FIG. To do. As a result, as shown in FIG. 16, a current corresponding to the voltage applied to the capacitor C2 and the leakage inductance 7b flows to the other winding 72 of the transformer 7, and a current Ir1 that rises linearly in one winding 71 is induced. To do. For this reason, when the IGBTs 81 and 84 are turned on, the amount of change in the current flowing through one winding 71 is reduced, and the surge voltage generated between the collectors and emitters of the IGBTs 83 and 82 is suppressed. The Since the IGBT 84 does not conduct in the forward direction during the second period, the current Ir1 flows in the reverse direction through the IGBT 83 and returns to the one winding 71.

第5期間から第8期間に移行するときに、IGBT84,81コレクタ・エミッタ間に印加されるサージ電圧についても、上記と同様の方法によって抑制することができる。具体的には、図16に示すように、第5期間のうちの第6期間だけ、変成器7の他方の巻線72に上記所定電圧とは逆極性の電圧を印加すべく、IGBT61,64をオンに制御すればよい。これにより、図16に示すように一方の巻線71に直線的に立ち下がる電流Ir2を流すことができるため、IGBT82,83がオンとなる第8期間に移行したときに一方の巻線71に流れる電流の変化分が小さくなって、オフ状態にあるIGBT81及びオフ状態に移行中のIGBT84のコレクタ・エミッタ間に印加されるサージ電圧を抑制することができる。   The surge voltage applied between the collectors and emitters of the IGBTs 84 and 81 when shifting from the fifth period to the eighth period can be suppressed by the same method as described above. Specifically, as shown in FIG. 16, the IGBTs 61 and 64 are applied so that a voltage having a polarity opposite to the predetermined voltage is applied to the other winding 72 of the transformer 7 only in the sixth period of the fifth period. Can be controlled to ON. Accordingly, as shown in FIG. 16, a current Ir2 that falls linearly can flow in one winding 71, and therefore when one of the windings 71 shifts to the eighth period when the IGBTs 82 and 83 are turned on, The amount of change in the flowing current is reduced, and the surge voltage applied between the collector and emitter of the IGBT 81 in the off state and the IGBT 84 in the transition to the off state can be suppressed.

ここで、図16の上から9段目(最下段)のタイミングチャートに着目すると、第1期間の終了時点(即ち第4期間の開始時点)でIGBT82のコレクタ電圧が立ち上がるときにコレクタ電流が立ち下がっており、スイッチング損失が発生する。そこで、本実施形態2では、以下に示す方法によってIGBT82がオフするときのスイッチング損失を抑制する。   Here, paying attention to the 9th (bottom) stage timing chart from the top of FIG. 16, the collector current rises when the collector voltage of the IGBT 82 rises at the end of the first period (that is, the start of the fourth period). The switching loss occurs. Therefore, in the second embodiment, the switching loss when the IGBT 82 is turned off is suppressed by the following method.

図17は、実施形態2に係るインバータ8でIGBT82のスイッチング損失を抑制するための動作の一例を示す説明図であり、図18は、実施形態2に係るインバータ8でIGBT82のスイッチング損失が抑制される場合の動作を示すタイミングチャートである。図17に破線の矢印で示す電流は、第1期間に流れる電流を示し、図17に実線の矢印で示す電流は、第1期間のうちの第3期間(図18参照)に流れる電流を示す。図18に10段に分けて示すタイミングチャートでは、何れも同一の時間軸(t)を横軸にしてあり、縦軸は電圧又は電流を表す。   FIG. 17 is an explanatory diagram illustrating an example of an operation for suppressing the switching loss of the IGBT 82 in the inverter 8 according to the second embodiment. FIG. 18 illustrates the switching loss of the IGBT 82 in the inverter 8 according to the second embodiment. 6 is a timing chart showing an operation in the case of The current indicated by the dashed arrow in FIG. 17 indicates the current flowing in the first period, and the current indicated by the solid arrow in FIG. 17 indicates the current flowing in the third period (see FIG. 18) of the first period. . In the timing charts shown in FIG. 18 divided into 10 stages, the horizontal axis is the same time axis (t), and the vertical axis represents voltage or current.

図18の最上段から4段目までのタイミングチャートは、図14,16と同様にIGBT81,83,82,84のゲートに印加されるゲート電圧Vgを符号に対応させて示すものである。斜線部は各IGBTがオンしている期間を表す。図18の上から5段目から8段目までのタイミングチャートは、IGBT81,83,82,84夫々について、太い実線でコレクタ・エミッタ間の電圧Vcを、細い実線でコレクタ電流Icを示すものである。図18の上から9段目及び10段目(最下段)夫々のタイミングチャートは、インバータ6のIGBT62,63及びIGBT61,64のゲートに印加されるゲート電圧Vgを符号に対応させて示すものである。   The timing chart from the uppermost stage to the fourth stage in FIG. 18 shows the gate voltage Vg applied to the gates of the IGBTs 81, 83, 82, and 84 in correspondence with the reference numerals as in FIGS. The hatched portion represents a period during which each IGBT is on. The timing chart from the fifth stage to the eighth stage from the top in FIG. 18 shows the collector-emitter voltage Vc with a thick solid line and the collector current Ic with a thin solid line for each of the IGBTs 81, 83, 82, and 84. is there. The timing charts at the 9th stage and the 10th stage (bottom stage) from the top of FIG. 18 show the gate voltage Vg applied to the gates of the IGBTs 62 and 63 and the IGBTs 61 and 64 of the inverter 6 in correspondence with the reference numerals. is there.

制御部9は、図18に示す第1期間のうち、第2期間との重なりを持つ第3期間だけ、図17に示すように他方のレグのIGBT84(一方のアームに相当)をオンに制御して短絡状態にする。これにより、IGBT82,84が両方オンとなって、IGBT81,83を流れる経路(図15参照)よりも電圧降下が小さくなるため、第2及び第3期間が重なる期間に一方の巻線71に流れる電流Ir1がIGBT82,84を流れるように還流する。この場合、電流Ir1は、一方のレグのIGBT82(一方のアームに相当)を逆方向に流れるため、IGBT82に流れているインダクタL3からの電流が、電流Ir1の分だけ低減される。   The control unit 9 controls to turn on the IGBT 84 (corresponding to one arm) of the other leg as shown in FIG. 17 only in the third period of the first period shown in FIG. 18 that overlaps with the second period. To short circuit. As a result, both the IGBTs 82 and 84 are turned on, and the voltage drop is smaller than the path (see FIG. 15) flowing through the IGBTs 81 and 83, so that the current flows through one winding 71 during the period in which the second and third periods overlap. The current Ir1 is refluxed so as to flow through the IGBTs 82 and 84. In this case, since the current Ir1 flows through the IGBT 82 (corresponding to one arm) of one leg in the reverse direction, the current from the inductor L3 flowing through the IGBT 82 is reduced by the amount of the current Ir1.

制御部9は、第5期間にも第1期間と同様の制御を行う。即ち制御部9は、第5期間のうち、第6期間との重なりを持つ第7期間だけ、IGBT82をオンに制御して一方のアームを短絡状態にする。これにより、IGBT82,84が両方オンとなって、IGBT81,83を流れる経路よりも電圧降下が小さくなるため、第6及び第7期間が重なる期間に一方の巻線71に流れる電流Ir2(図16参照)がIGBT82,84を流れるように還流する。この場合、電流Ir2は、他方のレグのIGBT84を逆方向に流れるため、IGBT84に流れているインダクタL3からの電流が、電流Ir2の分だけ低減される。よって、第6及び第7期間が重なる期間を適当に設定した場合は、第5期間の終了時点、即ち第8期間の開始時点に、IGBT84のコレクタ電流がゼロとなり、所謂ゼロクロススイッチングが実現されて、スイッチング損失が低減される。   The control unit 9 performs the same control as that in the first period in the fifth period. That is, the control unit 9 controls the IGBT 82 to be turned on so that one arm is short-circuited only during a seventh period that overlaps the sixth period in the fifth period. As a result, the IGBTs 82 and 84 are both turned on, and the voltage drop is smaller than the path flowing through the IGBTs 81 and 83. Therefore, the current Ir2 flowing in one winding 71 during the period in which the sixth and seventh periods overlap (FIG. 16). ) Flows back through the IGBTs 82 and 84. In this case, since the current Ir2 flows in the reverse direction through the IGBT 84 of the other leg, the current from the inductor L3 flowing through the IGBT 84 is reduced by the amount of the current Ir2. Therefore, when the period in which the sixth and seventh periods overlap is appropriately set, the collector current of the IGBT 84 becomes zero at the end of the fifth period, that is, the start of the eighth period, and so-called zero cross switching is realized. , Switching loss is reduced.

上記の制御部9の動作を示すフローチャートは、実施形態1の図10,11に示すフローチャートにて、第1,第2,第3,第4IGBT夫々を第4,第3,第2,第1IGBTと読み替えたものと同じになるため、図示及びその説明を省略する。   The flowchart showing the operation of the control unit 9 is the flowchart shown in FIGS. 10 and 11 of the first embodiment. The first, second, third, and fourth IGBTs are changed to the fourth, third, second, and first IGBTs, respectively. Therefore, the illustration and description thereof are omitted.

上述した実施形態2にあっては、IGBT81,82が一方のレグに相当し、IGBT83,84が他方のレグに相当するものとして説明したが、逆にIGBT83,84が一方のレグに相当し、IGBT81,82が他方のレグに相当するものとして読み替えてもよい。この場合は、図14,16,18の図中、及び図12から図18に係る説明において、第1,第2,第3,第4,第5,第6,第7,第8期間夫々を、第5,第6,第7,第8,第1,第2,第3,第4期間と読み替えればよい。以下では、一方のレグ及び他方のレグと、IGBT81,82及びIGBT83,84との対応関係を読み替えた場合について()内に記述する。   In the second embodiment described above, the IGBTs 81 and 82 correspond to one leg and the IGBTs 83 and 84 correspond to the other leg, but the IGBTs 83 and 84 correspond to one leg, The IGBTs 81 and 82 may be read as equivalent to the other leg. In this case, each of the first, second, third, fourth, fifth, sixth, seventh, and eighth periods in the drawings of FIGS. 14, 16, and 18 and in the description according to FIGS. May be read as the fifth, sixth, seventh, eighth, first, second, third and fourth periods. Hereinafter, a case where the correspondence relationship between one leg and the other leg and the IGBTs 81 and 82 and the IGBTs 83 and 84 is rewritten is described in parentheses.

以上のように本実施形態2によれば、制御部9が、IGBT81,82(又はIGBT83,84)を含む一方のレグを第1期間だけ短絡状態に制御してインダクタL3からの電流を一方のレグに導通させ、この間の第2期間だけインバータ6によって変成器7の他方の巻線72に所定電圧を印加すべく制御する。これにより、変成器7の一方の巻線71に電圧が誘起する。制御部9は、更に、第2期間との重なりを持つ第3期間だけ他方のレグのIGBT84(又はIGBT82)を含む一方のアームを短絡状態に制御する。これにより、第2及び第3期間が重なる期間だけ、一方の巻線71に誘起する電流Ir1が、他方のレグの一方のアームを順方向に流れ、且つ一方のレグのIGBT82(又はIGBT84)を含む一方のアームを逆方向に流れて一方の巻線71に還流する。このため、IGBT82(又はIGBT84)に流れるインダクタL3からの電流が、一方の巻線71に誘起する電流の分だけ低減される。従って、IGBT82(又はIGBT84)のスイッチング損失を抑制することが可能となる。   As described above, according to the second embodiment, the control unit 9 controls the one leg including the IGBTs 81 and 82 (or the IGBTs 83 and 84) to be in a short-circuited state only for the first period, so that the current from the inductor L3 is The leg is conducted, and the inverter 6 is controlled to apply a predetermined voltage to the other winding 72 of the transformer 7 only during the second period. As a result, a voltage is induced in one winding 71 of the transformer 7. Further, the control unit 9 controls one arm including the IGBT 84 (or IGBT 82) of the other leg to be in a short-circuited state for the third period that overlaps with the second period. Thereby, only during the period in which the second and third periods overlap, the current Ir1 induced in one winding 71 flows forward in one arm of the other leg, and the IGBT 82 (or IGBT 84) of the one leg flows. One arm including the air flows in the opposite direction to return to one winding 71. For this reason, the current from the inductor L3 flowing through the IGBT 82 (or IGBT 84) is reduced by the amount of current induced in one of the windings 71. Therefore, the switching loss of the IGBT 82 (or IGBT 84) can be suppressed.

また、実施形態2によれば、各レグが、IGBT82又は84である第1スイッチング素子と、IGBT81又は83である第2スイッチング素子とを含むため、制御部9がIGBT82,84及びIGBT81,83夫々をオン/オフに制御することにより、一方及び他方のアームを導通状態/非導通状態に制御することができる。また、IGBT81,82,83,84夫々にダイオード85,86,87,88が逆並列に接続されているため、IGBT81,82,83,84がオフに制御されていても逆方向に電流を流すことができる。   Further, according to the second embodiment, each leg includes the first switching element that is the IGBT 82 or 84 and the second switching element that is the IGBT 81 or 83, so that the control unit 9 has the IGBTs 82 and 84 and the IGBTs 81 and 83, respectively. By controlling the on / off state, one and the other arm can be controlled to be in a conductive state / non-conductive state. In addition, since the diodes 85, 86, 87, 88 are connected in reverse parallel to the IGBTs 81, 82, 83, 84, respectively, current flows in the reverse direction even if the IGBTs 81, 82, 83, 84 are controlled to be off. be able to.

更に、実施形態2によれば、GBT81,2,83,84がオフに制御されている状態を基本的な状態として制御部9が、レグの一方についてIGBT81,82(又はIGBT83,84)を第1期間だけオンに制御して第1状態にし、その間に、レグの他方についてIGBT84(又はIGBT82)を第3期間だけオンに制御して第2状態にする。制御部9は、更に第1期間に続く第4期間だけ、レグの一方についてIGBT82(又はIGBT84)をオフに、IGBT81(又はIGBT83)をオンに制御して第3状態にすると共に、レグの他方についてIGBT84(又はIGBT82)をオンに、IGBT83(又はIGBT81)をオフに制御して第2状態にする。これにより、第1期間に短絡状態に制御されたレグを介してインダクタL3に流れていた電流が、第4期間には一方のレグのIGBT81(又はIGBT83)と、変成器7の一方の巻線71と、他方のレグのIGBT84(又はIGBT82)とを流れるように転流するため、第1期間にインダクタL3に蓄積されたエネルギーが第4期間に変成器7の一方の巻線71に放出される。   Furthermore, according to the second embodiment, the control unit 9 sets the IGBTs 81 and 82 (or the IGBTs 83 and 84) as the first state for one of the legs based on the state where the GBTs 81, 83, and 84 are controlled to be off. The IGBT 84 (or IGBT 82) is controlled to be turned on for the third period and is set to the second state for the other leg during this time. The control unit 9 further controls the IGBT 82 (or IGBT 84) to be turned off and the IGBT 81 (or IGBT 83) to be turned on for one of the legs for the fourth period following the first period, and sets the other state of the leg. In the second state, the IGBT 84 (or IGBT 82) is turned on and the IGBT 83 (or IGBT 81) is turned off. As a result, the current flowing through the inductor L3 via the leg controlled in the short-circuit state in the first period, the IGBT 81 (or IGBT 83) of one leg and the one winding of the transformer 7 in the fourth period. 71 and the other leg IGBT 84 (or IGBT 82) are commutated so that the energy stored in the inductor L3 in the first period is discharged to one winding 71 of the transformer 7 in the fourth period. The

更に、実施形態1又は2によれば、制御部9は、第5期間から第8期間までの間におけるIGBT83,84及びIGBT81,82夫々に対する制御を、第1期間から第4期間までの間におけるIGBT81,82及びIGBT83,84に対する制御と同様に実行する。制御部9は、また、第2期間に対応する第6期間に変成器7の他方の巻線72に印加する電圧を、第2期間の場合とは逆極性の電圧とする。従って、実施形態1にあってはIGBT83及び81のスイッチング損失を、実施形態2にあってはIGBT82及び84のスイッチング損失を、スイッチングの1周期の間に交互に抑制することができる。また、変成器7の他方の巻線72に交流電圧を発生させることができる。更に、第1及び第4期間と第5及び第8期間とで、期間の長さを変更することが可能であり、インバータ8の電圧制御をきめ細かく行うことができる。   Furthermore, according to the first or second embodiment, the control unit 9 controls the IGBTs 83 and 84 and the IGBTs 81 and 82 in the period from the fifth period to the eighth period in the period from the first period to the fourth period. The control is executed in the same manner as the control for the IGBTs 81 and 82 and the IGBTs 83 and 84. The controller 9 also sets the voltage applied to the other winding 72 of the transformer 7 in the sixth period corresponding to the second period to a voltage having a polarity opposite to that in the second period. Therefore, the switching loss of the IGBTs 83 and 81 in the first embodiment and the switching loss of the IGBTs 82 and 84 in the second embodiment can be suppressed alternately during one switching period. Further, an AC voltage can be generated in the other winding 72 of the transformer 7. Further, the length of the period can be changed between the first and fourth periods and the fifth and eighth periods, and the voltage control of the inverter 8 can be finely performed.

更に、実施形態1及び2によれば、印加回路がフルブリッジ回路60であり、各レグが有する2つのアームの接続点夫々の間に変成器7の他方の巻線71が接続されているため、他方の巻線71に印加すべき電圧の極性を任意に選択することができる。また、他方の巻線72に発生した交流電圧をフルブリッジ回路60で整流して直流電圧に変換することができる。   Furthermore, according to the first and second embodiments, the application circuit is the full bridge circuit 60, and the other winding 71 of the transformer 7 is connected between the connection points of the two arms of each leg. The polarity of the voltage to be applied to the other winding 71 can be arbitrarily selected. Further, the AC voltage generated in the other winding 72 can be rectified by the full bridge circuit 60 and converted into a DC voltage.

1 双方向AC/DC変換装置
2 交流電源
3 バッテリ
4 ノイズフィルタ
5,6,8 インバータ
51,52,53,54,61,62,63,64,81,82,83,84 IGBT
55,56,57,58,65,66,67,68,85,86,87,88 ダイオード
7 変成器
71,72 巻線
7a,7b 漏れインダクタンス
9 制御部
91 CPU
92 記憶部
93 RAM
94 通信部
95 タイマ
96 A/D変換部
97 駆動部
98 記録媒体
99 コンピュータプログラム
10 コンバータ
T1,T2 交流入出力端子
T3,T4 直流入出力端子
T51,T52,T63,T64,T81,T82 交流入出力端
T53,T54,T61,T62,T83,T84 直流入出力端
C1,C2,C3 コンデンサ
L1,L2,L3 インダクタ
CT1 電流トランス
DESCRIPTION OF SYMBOLS 1 Bidirectional AC / DC converter 2 AC power source 3 Battery 4 Noise filter 5, 6, 8 Inverter 51, 52, 53, 54, 61, 62, 63, 64, 81, 82, 83, 84 IGBT
55, 56, 57, 58, 65, 66, 67, 68, 85, 86, 87, 88 Diode 7 Transformer 71, 72 Winding 7a, 7b Leakage inductance 9 Control unit 91 CPU
92 storage unit 93 RAM
94 Communication unit 95 Timer 96 A / D conversion unit 97 Drive unit 98 Recording medium 99 Computer program 10 Converter T1, T2 AC input / output terminal T3, T4 DC input / output terminal T51, T52, T63, T64, T81, T82 AC input / output Terminals T53, T54, T61, T62, T83, T84 DC input / output terminals C1, C2, C3 capacitors L1, L2, L3 Inductors CT1 Current transformer

Claims (7)

並列に接続された2つのレグを有するフルブリッジ回路と、インダクタと、各レグの2つのアームの接続点夫々の間に一方の巻線が接続された変成器と、該変成器の他方の巻線に電圧を印加する印加回路と、前記フルブリッジ回路のスイッチングを制御する制御部とを備え、各レグの両端に前記インダクタを介して印加される直流電圧を交流電圧に変換する電圧変換装置であって、
前記制御部は、
一方のレグを第1期間だけ短絡状態に制御し、
前記第1期間のうちの第2期間だけ、前記変成器の他方の巻線に前記印加回路から所定電圧を印加すべく制御し、
前記一方の巻線に誘起する電流が前記一方のレグの一方のアームを逆方向に流れて還流すべく、前記第1期間のうち前記第2期間と重なりを持つ第3期間だけ、前記他方のレグの一方のアームを短絡状態に制御するようにしてある電圧変換装置。
A full-bridge circuit having two legs connected in parallel, an inductor, a transformer with one winding connected between the connection points of the two arms of each leg, and the other winding of the transformer A voltage converter that includes an application circuit that applies a voltage to a wire and a control unit that controls switching of the full bridge circuit, and that converts a DC voltage applied to both ends of each leg through the inductor into an AC voltage. There,
The controller is
One leg is controlled to be short-circuited only for the first period,
Control to apply a predetermined voltage from the application circuit to the other winding of the transformer only in the second period of the first period,
In order to allow the current induced in the one winding to flow in the reverse direction through one arm of the one leg and return, only the third period of the first period overlaps with the second period. A voltage converter for controlling one arm of a leg to a short circuit state.
各レグの2つのアームは、逆並列に接続されたダイオードを有する第1及び第2スイッチング素子を含む請求項1に記載の電圧変換装置。   The voltage conversion apparatus according to claim 1, wherein the two arms of each leg include first and second switching elements having diodes connected in antiparallel. 前記制御部は、
前記第1期間だけ前記一方のレグを前記第1及び第2スイッチング素子がオンである第1状態に制御し、
前記第3期間だけ前記他方のレグを前記第1スイッチング素子がオンである第2状態に制御し、
前記第1期間に続く第4期間だけ、前記一方のレグを前記第2スイッチング素子がオンである第3状態に制御すると共に、前記他方のレグを前記第2状態に制御するようにしてある
請求項2に記載の電圧変換装置。
The controller is
Controlling the one leg to the first state in which the first and second switching elements are on only during the first period;
Controlling the other leg to the second state in which the first switching element is on only during the third period;
Only during a fourth period following the first period, the one leg is controlled to a third state in which the second switching element is on, and the other leg is controlled to the second state. Item 3. The voltage converter according to Item 2.
前記制御部は、
前記第4期間に続く第5期間だけ前記他方のレグを前記第1状態に制御し、
前記第5期間のうちの第6期間だけ、前記変成器の他方の巻線に前記印加回路から前記所定電圧と極性が異なる電圧を印加すべく制御し、
前記第5期間のうち、前記第6期間と重なりを持つ第7期間だけ、前記一方のレグを前記第2状態に制御し、
前記第5期間の終了時点から次のスイッチング周期における前記第1期間の開始時点までの第8期間だけ、前記一方のレグを前記第2状態に制御すると共に、前記他方のレグを前記第3状態に制御するようにしてある
請求項3に記載の電圧変換装置。
The controller is
Controlling the other leg to the first state for a fifth period following the fourth period;
Control to apply a voltage having a polarity different from that of the predetermined voltage from the application circuit to the other winding of the transformer only in the sixth period of the fifth period,
Of the fifth period, the one leg is controlled to the second state only during the seventh period overlapping with the sixth period,
The one leg is controlled to be in the second state and the other leg is in the third state only during the eighth period from the end of the fifth period to the start of the first period in the next switching cycle. The voltage conversion device according to claim 3, wherein the voltage conversion device is controlled in the manner described above.
前記印加回路は、並列に接続された2つのレグを有する第2のフルブリッジ回路を有し、
該第2のフルブリッジ回路は、各レグの2つのアームの接続点夫々の間に前記変成器の他方の巻線が接続されている
請求項1〜4の何れか1項に記載の電圧変換装置。
The application circuit comprises a second full bridge circuit having two legs connected in parallel;
5. The voltage conversion according to claim 1, wherein the second full-bridge circuit has the other winding of the transformer connected between connection points of two arms of each leg. 6. apparatus.
並列に接続された2つのレグを有するフルブリッジ回路と、インダクタと、各レグの2つのアームの接続点夫々の間に一方の巻線が接続された変成器と、該変成器の他方の巻線に電圧を印加する印加回路とを備え、各レグの両端に前記インダクタを介して印加される直流電圧を交流電圧に変換する電圧変換装置にて前記フルブリッジ回路のスイッチングを制御する電圧変換装置の制御方法であって、
一方のレグを第1期間だけ短絡状態に制御するステップと、
前記第1期間のうちの第2期間だけ、前記変成器の他方の巻線に前記印加回路から所定電圧を印加すべく制御するステップと、
前記一方の巻線に誘起する電流が前記一方のレグの一方のアームを逆方向に流れて還流すべく、前記第1期間のうち前記第2期間と重なりを持つ第3期間だけ、前記他方のレグの一方のアームを短絡状態に制御するステップと
を含む電圧変換装置の制御方法。
A full-bridge circuit having two legs connected in parallel, an inductor, a transformer with one winding connected between the connection points of the two arms of each leg, and the other winding of the transformer A voltage converter that controls switching of the full-bridge circuit in a voltage converter that converts a DC voltage applied to both ends of each leg through the inductor into an AC voltage. Control method,
Controlling one leg to a short circuit state for a first period;
Controlling to apply a predetermined voltage from the application circuit to the other winding of the transformer only in the second period of the first period;
In order to allow the current induced in the one winding to flow in the reverse direction through one arm of the one leg and return, only the third period of the first period overlaps with the second period. Controlling one of the legs to a short-circuited state.
並列に接続された2つのレグを有するフルブリッジ回路と、インダクタと、各レグの2つのアームの接続点夫々の間に一方の巻線が接続された変成器と、該変成器の他方の巻線に電圧を印加する印加回路とを備え、各レグの両端に前記インダクタを介して印加される直流電圧を交流電圧に変換する電圧変換装置にて前記フルブリッジ回路のスイッチングをコンピュータに制御させるためのコンピュータプログラムであって、
コンピュータに、
一方のレグを第1期間だけ短絡状態に制御するステップと、
前記第1期間のうちの第2期間だけ、前記変成器の他方の巻線に前記印加回路から所定電圧を印加すべく制御するステップと、
前記一方の巻線に誘起する電流が前記一方のレグの一方のアームを逆方向に流れて還流すべく、前記第1期間のうち前記第2期間と重なりを持つ第3期間だけ、前記他方のレグの一方のアームを短絡状態に制御するステップと
を実行させるコンピュータプログラム。
A full-bridge circuit having two legs connected in parallel, an inductor, a transformer with one winding connected between the connection points of the two arms of each leg, and the other winding of the transformer An application circuit for applying a voltage to a line, and for causing a computer to control switching of the full bridge circuit in a voltage converter that converts a DC voltage applied to both ends of each leg through the inductor into an AC voltage. Computer program,
On the computer,
Controlling one leg to a short circuit state for a first period;
Controlling to apply a predetermined voltage from the application circuit to the other winding of the transformer only in the second period of the first period;
In order to allow the current induced in the one winding to flow in the reverse direction through one arm of the one leg and return, only the third period of the first period overlaps with the second period. And a step of controlling one arm of the leg to a short-circuit state.
JP2018028246A 2018-02-20 2018-02-20 Voltage converter, method for controlling voltage converter, and computer program Pending JP2019146357A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018028246A JP2019146357A (en) 2018-02-20 2018-02-20 Voltage converter, method for controlling voltage converter, and computer program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018028246A JP2019146357A (en) 2018-02-20 2018-02-20 Voltage converter, method for controlling voltage converter, and computer program

Publications (1)

Publication Number Publication Date
JP2019146357A true JP2019146357A (en) 2019-08-29

Family

ID=67774066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018028246A Pending JP2019146357A (en) 2018-02-20 2018-02-20 Voltage converter, method for controlling voltage converter, and computer program

Country Status (1)

Country Link
JP (1) JP2019146357A (en)

Similar Documents

Publication Publication Date Title
JP6070263B2 (en) DC-AC converter and control circuit
JP6439482B2 (en) Converter and control circuit
JP5396251B2 (en) DC-DC bidirectional converter circuit
JP5590124B2 (en) DC-DC converter
JP6710976B2 (en) Power converter and control method for power converter
JP6179054B2 (en) Bidirectional DC / DC converter, bidirectional power converter
JP3751306B2 (en) DC / DC converter and program
WO2015002088A1 (en) Bidirectional ac/dc conversion device, inrush-current inhibition method, and computer program
JP2008048483A (en) Dc-ac converter
JP2012125040A (en) Power conversion circuit system
CN107294413B (en) Power conversion device
WO2014073257A1 (en) Bi-directional conversion circuit, bi-directional dc-dc conversion device, bi-directional ac-dc conversion device, control method, control circuit, and control program
JP6709965B2 (en) Snubber circuit and power conversion system using the same
JP5838859B2 (en) Bidirectional power converter
US8363432B2 (en) DC-DC converter circuit
JP2019146357A (en) Voltage converter, method for controlling voltage converter, and computer program
JP6502088B2 (en) POWER SUPPLY SYSTEM, VEHICLE, AND VOLTAGE CONTROL METHOD
JP2017063568A (en) DC-DC converter
JP2015035928A (en) Bidirectional ac/dc conversion device, intermittent conversion method, and computer program
JP6945166B2 (en) Snubber circuit and power conversion system
JP2003348834A (en) Single-phase step-up/down converter
JP2019146356A (en) Voltage converter, method for controlling voltage converter, and computer program
JP2016149896A (en) AC-DC converter and control circuit
JP2014107933A (en) Power supply circuit and charging device using the same
CN113942403A (en) Electric vehicle, charging and discharging device and control method thereof

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20191108

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191223