JP2019145798A

JP2019145798A - 検知デバイスおよびその製造方法

Info

Publication number: JP2019145798A
Application number: JP2019035098A
Authority: JP
Inventors: アレクサンドルアレクサンドロヴィチベスソノフ; Alexandrovich Bessonov Alexander; マリーナニコラエヴナキリコワ; Marina Nikolaevna Kirikova
Original assignee: Nokia Technologies Oy
Current assignee: Nokia Technologies Oy
Priority date: 2019-02-28
Filing date: 2019-02-28
Publication date: 2019-08-29

Abstract

【課題】検知デバイスを製造もしくは製作する方法、またはメモリスタと組み合わせたセンサを製造もしくは製作する方法を提供する。【解決手段】２つの下部電極２０２を堆積させることと、２つの下部電極２０２上に活物質２０３を堆積させることと、活物質２０３の一部を部分的にまたは完全に酸化させることと、活物質の部分的にまたは完全に酸化された部分（酸化領域２０４）に１つの上部電極２０５を堆積させることとを含む。【選択図】図２

Description

本出願は、マイクロエレクトロニクスに関する。特に、本出願は、センサおよび可変抵抗デバイスに関する。

背景

単層グラフェンの構造類似体、例えば、遷移金属ジカルコゲニド（Transition Metal Dichalcogenide：ＴＭＤ）および遷移金属酸化物（Transition Metal Oxide：ＴＭＯ）は、近年その独自の電子特性および光学特性のため大きな注目を集めている。それらの機械的可撓性、透過性、および溶液処理可能な技術との適合性は非常に興味深い。加えて、これらの実質的に２次元（２Ｄ）の材料は、外部要因に非常に敏感であり得るため、歪みセンサ、周辺光センサ、湿度センサ、また、さまざまなガスセンサ、化学センサ、および生物学的センサをはじめとする２Ｄ材料をベースにした種々のセンサが提案されている。

複雑なマルチセンサシステム、例えば、電子皮膚における論理素子およびマルチプレクサのアドレス指定の実行は、通常、センサ近傍に配置され得る電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）または有機電界効果トランジスタ（Organic FET：ＯＦＥＴ）のアレイによっている。当該技術分野において、大容量金属酸化物メモリスタの製作と、それらの独立型センサおよび電気回路のその他の従来型の素子を有するさまざまな構成における使用が開示されている。

摘要

本セクションでは、特許請求の範囲に規定される本発明の主要実施形態が記載され、特定の定義が与えられる。

本発明の一態様によると、デバイスが開示される。本デバイスは、活物質および該活物質と電気接触している２つ以上の電極を備えた検知領域と、前記検知領域の制御を提供し、活物質および該活物質と電気接触している２つ以上の電極を備えたスイッチング領域とを備え、前記スイッチング領域および前記検知領域は、１つの電極を共有し、前記活物質の少なくとも一部を共有する。

前記デバイスは、例えば検知デバイスであってもよい。

前記検知領域は、前記デバイスが置かれた環境の１つ以上の特性（または特性の変化）に反応する等のセンサ機能を実行できる。前記スイッチング領域は、前記検知領域の制御を提供する検知領域用のスイッチとして機能することができる。加えて、前記スイッチング領域は、前記デバイスの１つ以上前の状態に関する情報を格納できる。

前記検知領域および前記スイッチング領域の活物質は実質的に同じであってもよい。あるいは、前記検知領域および前記スイッチング領域は活物質の一部のみを共有してもよい。

前記検知領域の電極の１つは、前記スイッチング領域の電極の１つと一致し、すなわち、本発明に係るデバイスは３つ以上の電極を有する。これらの電極は、任意の好適な導電性材料を含んでもよい。

一実施形態によると、前記スイッチング領域の素子は垂直スタックを形成するように配置される。垂直スタックとは、下部電極と、下部電極の上に配置された活物質と、前記活物質の上に配置された上部電極とを備える構造を意味する。一実施形態において、垂直スタック構造を有する前記スイッチング領域は、下部電極を前記検知領域と共有する。

一実施形態によると、前記スイッチング領域の素子はメモリスタを形成する。

メモリスタは、印加電圧および通過した電荷の履歴に基づいて抵抗の状態を保持することができる電気抵抗スイッチである。メモリスタデバイスは、スイッチングトランジスタおよびメモリが別個である従来の集積回路技術とは対照的に、情報を格納および処理できる。一実施形態によると、メモリスタは２端子垂直スタックスイッチ、２端子平面スイッチ、または３端子抵抗スイッチであってもよい。メモリスタは、化学的スイッチング機構および／または物理的スイッチング機構を備え得る。

本発明の一実施形態によると、上述のメモリスタは、二極型メモリスタ、単極型メモリスタ、または不可逆メモリスタである。

一実施形態によると、前記検知領域は平面構造を有し、前記検知領域の２つ以上の電極は横方向に離れている。この構造は、例えば、２つ以上の電極を互いから離した状態で同じ基板に堆積し、次に活物質を堆積して、電極間の間隙を埋め、電極を被覆することによって実現され得る。

一実施形態によると、前記スイッチング領域の活物質および／または前記検知領域の活物質は、遷移金属ジカルコゲニド（ＴＭＤ）、部分的に酸化されたＴＭＤ、完全に酸化された遷移金属酸化物（ＴＭＯ）、およびグラフェン様材料の群から選択される１つ以上の材料を含み得る。

ＴＭＤ材料は、以下の化学式、すなわち、ＷＸ_２、ＭｏＸ_２、ＳｃＸ_２、ＴｉＸ_２、ＨｆＸ_２、ＺｒＸ_２、ＶＸ_２、ＣｒＸ_２、ＭｎＸ_２、ＦｅＸ_２、ＣｏＸ_２、ＮｉＸ_２、ＮｂＸ_２、ＴｃＸ_２、ＲｅＸ_２、ＰｄＸ_２およびＰｔＸ_２（式中、「Ｘ」はＳ、Ｓｅ、またはＴｅであってもよい）を有する材料からなる群から選択されてもよい。ＴＭＯ材料は、以下の化学式、すなわち、ＷＯ_ｎ、ＭｏＯ_ｎ、ＳｃＯ_ｎ、ＴｉＯ_ｎ、ＨｆＯ_ｎ、ＺｒＯ_ｎ、ＶＯ_ｎ、ＣｒＯ_ｎ、ＭｎＯ_ｎ、ＦｅＯ_ｎ、ＣｏＯ_ｎ、ＮｉＯ_ｎ、ＮｂＯ_ｎ（式中、「ｎ」は２または３の値を有する）を有する材料からなる群から選択されてもよい。グラフェン様材料は、酸化グラフェンおよび以下の化学式、すなわち、六方晶ＢＮ、ＡｌＮ、ＧａＮ、ＩｎＮ、ＩｎＰ、ＩｎＡｓ、ＢＰ、ＢＡｓ、ＧａＰを有する材料からなる群から選択されてもよい。上記材料はすべて、複数層フレークまたはその他の複数層構造の組み合わせとして提供されてもよい。結果として、任意の領域の活物質は、上記の列挙された群から選択された１つ以上の複数層材料を含み得る。本明細書の目的のために、用語「複数層」とは１〜１０層の原子層を有する層状構造を意味する。

当業者には、前記活物質がこれら材料を任意の組み合わせで、例えば、均質な複合物で、または別個のハイブリッド層として含み得ることが明白である。

前述のように、前記スイッチング領域および前記検知領域の活物質は実質的に同じ材料であってもよく、例えば、活物質の同じ層であってもよい。あるいは、これら材料の一部のみが共有されてもよい。

一実施形態によると、前記スイッチング領域の活物質の、前記スイッチング領域の電極のうち少なくとも１つに近い部分は、完全に酸化されており、前記スイッチング領域の残りの活物質は部分的に酸化されているかまたは酸化されていない。

活物質の電極に近い部分とは、活物質の電極まで１００ｎｍ未満の近さの部分を意味することができる。

一実施形態によると、いずれか１つの領域の前記活物質の厚さは、１０〜１０００ナノメートルの範囲である。前記デバイスの厚さは、１０ナノメートル〜２０マイクロメートルの範囲であってもよい。

一実施形態によると、前記検知領域の素子は、温度センサ、圧力センサ、触覚センサ、歪みセンサ、機械的変形センサ、磁場センサ、周辺光センサ、ＵＶ光センサ、電離放射線検出器、湿度センサ、ガスセンサ、化学センサ、および生物学的センサの群から選択されるセンサを形成する。

本発明の実施形態によると、前記センサは容量センサまたは抵抗センサであってもよい。

一実施形態によると、前記検知領域の少なくとも１つの電極および前記スイッチング領域の少なくとも１つの電極は、共通の電気回路に接続される。

実施形態によると、前記検知領域は、前記スイッチング領域と電気的に直列接続または並列接続され得る。

一実施形態によると、前記電極はすべて、金属、金属酸化物、炭素系物質、有機物質、および高分子物質の群から少なくとも１種の導電性物質を含む。前記電極は、銀、金、銅、アルミニウム、ニッケル、およびコバルトの群から選択される金属を含んでもよい。

本発明の一態様によると、方法が開示される。本方法は、２つ以上の下部電極を堆積させることと、前記２つ以上の下部電極上に活物質を堆積させることと、前記活物質の一部を部分的にまたは完全に酸化させることと、前記活物質の部分的にまたは完全に酸化された部分に少なくとも１つの上部電極を堆積させることとを含む。

本方法は、検知デバイスを製造もしくは製作する方法、またはメモリスタと組み合わせたセンサを製造もしくは製作する方法であってもよいが、これらに限定されない。

一実施形態において、本方法は、前記２つ以上の下部電極が堆積された基板を提供することをさらに含む。前記基板は、剛性または可撓性のいずれかであることができ、ガラス、金属箔、プラスチック箔、シリコーン、およびゴムを含むことができる。

当業者には明白であるように、前記下部電極および前記上部電極は明確さのみを期してそのように称される。本方法は、材料の堆積および酸化の記載されている順序に限定されない。

一実施形態によると、前記下部電極および前記上部電極は、印刷、スパッタリング、フォトリソグラフィ、化学蒸着、原子層堆積、および物理蒸着のうち少なくとも１つの堆積技術により堆積される。これらの電極の印刷としては、例えば、スピンコーティング、スロットダイコーティング、スプレーコーティング、ソフトリソグラフィ、転写捺染、レーザパターニング、分配、スクリーン印刷、オフセット印刷、グラビア印刷、フレキソ印刷、エアロゾルジェット印刷、インクジェット印刷、および薄膜転写を挙げることができる。

一実施形態によると、前記活物質は、真空技術、例えば、化学蒸着、原子層堆積、および物理蒸着によって、またはスピンコーティング、スロットダイコーティング、スプレーコーティング、展延技術、リフト技術、薄膜転写、ソフトリソグラフィ、ドロップキャスト、分配、エアロゾルジェット印刷、およびインクジェット印刷のうちの少なくとも１つの堆積技術によるナノフレーク溶液から、２つ以上の下部電極上に堆積される。一実施形態によると、活物質は、遷移金属ジカルコゲニド（ＴＭＤ）、部分的に酸化されたＴＭＤ、遷移金属酸化物（ＴＭＯ）、またはグラフェン様材料であってもよい。

一実施形態によると、前記活物質の一部の部分的なまたは完全な酸化は、局所的対流加熱、赤外線（ＩＲ）加熱、レーザ、プラズマ、キセノン閃光ランプ処理のうち少なくとも１つの技術によって、酸素またはオゾンを含む環境において前記活物質の一部を処理することを含む。前記活物質が酸化物または部分的に酸化された材料であれば、その一部はさらに酸化されて価数がより高い状態となる。

一実施形態によると、局所的対流加熱による前記活物質の一部の処理は、１５０〜２００℃の範囲の温度で行われる。

当業者には明白であるように、これらの実施形態による方法は、上述の技術に限定されず、これらは例示目的でのみ示されている。

本発明の第３の態様によると、装置が開示される。本装置は、少なくとも１つのプロセッサと、前記少なくとも１つのプロセッサに接続され、前記少なくとも１つのプロセッサによって実行されたときに、本装置に前述の実施形態のいずれかによる方法を実行させるプログラムコード命令を含む少なくとも１つのメモリとを備える。

本発明の第４の態様によると、装置が開示される。本装置は、２つ以上の下部電極を堆積させる手段と、前記２つ以上の下部電極上に活物質を堆積させる手段と、前記活物質の一部を部分的にまたは完全に酸化させる手段と、前記活物質の部分的にまたは完全に酸化された部分に少なくとも１つの上部電極を堆積させる手段とを備える。

本発明の例示的実施形態のより完全な理解のために、ここで添付の図面に関連して記載された以下の説明を参照する。

図１は、本発明の実施形態によるデバイスを示す。

図２は、本発明の実施形態による方法を示す。

図３は、一実施形態による層状のＭｏＯ_ｘ／ＭｏＳ_２メモリスタの電流−電圧グラフである。

図４ａは、パルスシーケンスを印加して測定した、センサ−メモリスタデバイスの反応の長期変動を示す。図４ｂは、パルスシーケンスを印加して測定した、センサ−メモリスタデバイスの反応の長期変動を示す。

実施形態の詳細説明

本発明の例示的実施形態およびその潜在的利点は、図面の図１〜図４を参照することにより理解される。

本発明は、検知装置および２次元（２Ｄ）材料の溶液処理に基づくその製造方法に関する。センサは、オン−オフスイッチとして機能でき、また同時にセンサメモリ機能を提供するメモリスタと組み合わせられる。本発明は、透過性、可撓性、および伸縮性のエレクトロニクス、適応型エレクトロニクス、神経形態学的システム、生物に着想を得たエレクトロニクス、高度な電子皮膚（Ｅスキン）デバイスおよび電子鼻（Ｅノーズ）デバイスと適合するフォームファクタで使用されてもよい。

図１は、本発明の実施形態によるデバイスを示す。当業者には、この図に示すデバイスが本発明の例示的実施態様であり、特許請求されるデバイスはここに示される構造に限定されてないことが明白である。デバイスは検知デバイスであってもよい。例示的実施形態では、デバイスは基板１０１を備えることができる。基板１０１は、ガラス、金属、重合体、シリコーン、ゴム、またはその他の複合材料等の任意の適切な材料で製造することができる。

デバイスは、第１の電極１０２および第２の電極１０３をさらに備える。電極は、導電性材料、例えば、金属を含むことができる。第１の電極１０２および第２の電極１０３は、平面電極、ワイヤ、または任意の他の適切な種類の電極であってもよい。本実施形態では、第１の電極１０２および第２の電極１０３は、明確さのみを期して、限定することなく、「下部電極」と呼んでもよい。

デバイスは、図１に示すように、２つの領域、すなわち、検知領域およびスイッチング領域を備える。この実施態様において、第１の電極１０２はスイッチング領域および検知領域によって共有されているが、第２の電極１０３は検知領域のみの電極である。デバイスは、下部電極１０２、１０３と電気接触している活物質１０４をさらに備える。活物質は、例えば、遷移金属ジカルコゲニド（ＴＭＤ）、遷移金属酸化物（ＴＭＯ）、ＴＭＤ−ＴＭＯ複合材料（硫化物および酸化物の混合物、スルホキシド、セレノキシド、テルロキシド等）、およびその他のグラフェン様材料等の材料を含むことができる。これら材料は数層の材料であってもよい。活物質１０４は、図１に示すように、検知領域およびスイッチング領域により共有される材料の共通の層であってもよく、または部分的にのみ共有されてもよい。図１では、活物質１０４の一部はスイッチング領域または検知領域にのみ、例えば、下部電極１０２、１０３を互いから分離させ、その間の空間を埋める部分に属してもよい。

デバイスは、図１に示す例示的実施形態に従って活物質１０４の上に配置され得る第３の電極１０５をさらに備える。第３の電極１０５は、明確さのみを期して、限定することなく、「上部」電極と呼んでもよい。上部電極１０５は活物質１０４と電気接触している。この実施態様において、第３の電極１０５はスイッチング領域のみの電極である。一実施形態によると、活物質１０４の電極（この場合は上部電極１０５）の近傍にある部分１０６は、完全にまたは部分的に酸化され得る。スイッチング領域の酸化された活物質１０６は、当該領域の改善されたメモリスタ特性の効果を提供する。

検知領域は、デバイスが置かれた環境の１つ以上の特性（または特性の変化）に反応する等のセンサ機能を実行できる。このような機能としては、温度センサ、圧力センサ、触覚センサ、歪みセンサ、機械的変形センサ、磁場センサ、周辺光センサ、ＵＶ光センサ、電離放射線検出器、湿度センサ、ガスセンサ、化学センサ、および生物学的センサの機能が挙げられる。センサは抵抗型または容量型であってもよい。

スイッチング領域の素子はメモリスタを形成できる。一実施形態において、素子は垂直スタックメモリスタを形成できる。スイッチング領域は、検知領域の制御を提供する検知領域用のスイッチとして機能することができる。加えて、スイッチング領域は、デバイスの１つ以上前の状態に関する情報を格納できる。図１において、スイッチング領域の素子は、二極型メモリスタ、単極型メモリスタ、または不可逆メモリスタであってもよいメモリスタを形成する。デバイスのスイッチング機能は、一連の電気パルスを印加することにより広範囲で抵抗値を制御する能力を有するデバイスの二極型メモリスタ的挙動により制御され得る一方、メモリ機能は、例えば、第１の電極１０２と第３の電極１０５との間に「挟まれる」ＴＭＯ材料によって提供され得る。典型的には、ＴＭＤ層は、小さい寸法特性により支持されるオーミック界面と比較的導電性であり、印加電圧の大部分が抵抗ＴＭＯ層および／または電流を遮断するＴＭＯ−上部電極界面で降下する。二極抵抗スイッチング特性は、混合イオン電子伝導により固有のショットキー接合に依存していてもよい。この場合、可能な抵抗状態の範囲は、金属酸化物界面でショットキー障壁を調節することによって効果的に調整できる。非対称構造により、デバイスはダイオード様の電流整流特性を示し得る。

上記実施形態の効果は、デバイスが、該デバイスの前の状態等の情報を格納するメモリを備えることができることである。このメモリは不揮発性メモリであることができる。センサ機能とメモリスタ機能を組み合わせることの効果の１つは、デバイスの信頼性が高いマルチ状態抵抗スイッチングである。検知デバイスのスイッチ用のメモリスタを使用する特定の効果は、そのオン状態への低抵抗値（数オーム）である。このことにより、オーム単位からメガオーム単位の広範囲の抵抗値を有する任意の検知材料を使用する可能性を提供する。メモリスタはさらに、消費電力が小さい不揮発性メモリに効果的に利用され得る大きなオン／オフ比を示す。さまざまな抵抗値により、複数の情報単位を１つのセルに格納できるようになる。０．５Ｖ以下の低動作電圧およびμＡ未満の電流量の小さなスイッチング電流故に、より少ないエネルギーが使用され、これにより、これらのデバイスをエネルギー制限のある用途に適しているものとする。

一実施形態によると、上部電極１０５および少なくとも１つの下部電極は同じ電気回路に接続されてもよい。検知領域およびスイッチング領域は直列回路または並列回路として構成されてもよい。センサとメモリスタを単一のデバイス内で組み合わせることにより、製造工程が少なくなり、回路の複雑性が小さくなるが、さまざまな構成選択肢により、操作レジームを選択する際の自由度を与える。

当業者には、電極の１つおよび活物質の少なくとも一部がスイッチング領域および検知領域により共有されており、複数の機能を有する簡単な複合型デバイスの効果を与えるのであれば、デバイスは図１に示す３つの電極に限定されないことが明白である。一実施形態によると、本発明に係るデバイスのアレイまたはスタックが製造される。

図２は、本発明の実施形態による方法を示す。本方法は、図１に示すデバイス等の検知デバイスの製造または製作に好適である。本方法によると、基板２０１が提供され得る。下部電極２０２は次に基板に堆積される。例示的実施形態において、下部電極２０２は銀電極であり、銀ナノ粒子インクを用いてポリエチレンナフタレート（Polyethylene Naphthalate：ＰＥＮ）基板に印刷され、次に焼結され得る。分かりやすくするために、下部電極２０２は矩形電極として示される。しかしながら、電極は本発明による任意の形状を有してもよい。

活物質２０３は下部電極２０２上に堆積される。活物質がナノフレーク溶液から堆積されてもよい。活物質は、遷移金属ジカルコゲニド（ＴＭＤ）、部分的に酸化されたＴＭＤ、遷移金属酸化物（ＴＭＯ）、またはグラフェン様材料であってもよい。堆積技術としては、例えば、スピンコーティング、スロットダイコーティング、スプレーコーティング、展延技術、リフト技術、薄膜転写、ソフトリソグラフィ、ドロップキャスト、分配、エアロゾルジェット印刷、およびインクジェット印刷が挙げられる。活物質層の厚さは１０ナノメートルから１マイクロメートルで変化し得る。活物質２０３の少なくとも一部分は、次に部分的にまたは完全に酸化されている。一実施形態において、下部電極上にある物質の一部は、最大１５０〜４００℃の温度での局所的対流加熱、ＩＲ加熱、レーザ処理、キセノン閃光ランプ照射、オゾン処理、または酸素プラズマ処理の技術のうち１つにより酸化されている。これにより活物質２０３の酸化領域２０４が得られる。酸化部分２０４の厚さは、酸化中にシステムに送達されるエネルギーにより調節される酸化の度合いに依存する。この厚さは１〜１００ナノメートルで変化し得る。最後に、上部電極２０５は活物質２０２の酸化領域２０４に堆積される。例えば、上部電極２０５は、酸化領域２０４上に印刷された銀電極であってもよい。図２の例示的実施形態では、得られた構造は、上部電極２０５の下に垂直スタッククロスポイント型メモリスタを形成する。

例示的実施形態において、層状ＭｏＯ_ｘ／ＭｏＳ_２メモリスタデバイスを組み合わせた抵抗型ＭｏＳ_２センサを製作した。製作方法は、図２の実施形態の例である。銀ナノ粒子インクから構成される下部電極は、インクジェット印刷によりＰＥＮ基板に印刷された。ＭｏＳ_２膜は、ラングミュアーブロジェット薄膜転写技術である展延技術により堆積された。膜は８０℃で真空中で乾燥され、次に１時間、２００℃での点加熱により局所的に酸化された。結果として、センサ領域は堆積されたまま残るが、メモリスタ領域は、大気中の酸素の存在により上面が熱酸化した。最後に、銀上部電極は、銀ナノ粒子インクを使用したスクリーン印刷により堆積され、３０分間、１３０℃で焼結された。原子間力顕微鏡（Atomic Force Microscope：ＡＦＭ）および走査型電子顕微鏡（Scanning Electron Microscope：ＳＥＭ）での解析によれば、堆積層の数に応じてＭｏＳ_２膜の厚さは約２０〜６００ｎｍであった。３時間、２００℃で酸化された試料のＸ線光電子分光法（X-ray Photoelectron Spectroscopy：ＸＰＳ）の深さ分布によると、約３００ｎｍのＭｏＳ_２膜上にある約３ｎｍ未満の厚さのＭｏＯ_ｘが示された。

得られた層状ＭｏＯ_ｘ／ＭｏＳ_２メモリスタは、別個に測定すると、図３のＩ−Ｖヒステリシスループを示した。スイッチング動力学の強い非線形性により、シナプス可塑性のさまざまなスキームを、一連の電気パルスを印加することによって（生物学的シナプスと類似していることにより）実施できる。５桁超のメモリスタの信頼できる抵抗スイッチングが観察された。初期状態は高抵抗状態にあり、正電圧（「セット」）の印加により約１００〜２００ｍＶの低抵抗状態へ移行した。次に、負電圧（「リセット」）によってデバイスを高抵抗状態に戻した。

図１の例示的実施形態によると、センサおよびメモリスタを備えたデバイスを製作した。メモリスタによりセンサの信号を変調させるために、ＭｏＳ_２抵抗センサの湿度反応を測定した。５５〜６０％までの局所的な湿度上昇により、電流はＭｏＳ_２膜の表面で急速に増加した。湿度変化はシステムを単純にするためにブローイングにより達成した。メモリスタと組み合わせた湿度センサは、別個のセンサの抵抗変化と対照的に、ブローイング下でその抵抗値が徐々に変化する。当該変化を図４ａに示す。このことは、マルチ状態動作のセンサのアナログメモリ機能を提供する。換言すれば、センサの反応は、デバイスを通る刺激および電流の履歴に依存する。センサ動作中に観察された５桁を超える抵抗変化により、オン状態とオフ状態のスイッチングを実現できる。二極型メモリスタを本実施例で使用したため、負バイアスを持つ一連の降下パルスにより低抵抗状態から初期の高抵抗状態へと戻り得る。次いで、センサ−メモリスタモジュールは、図４ｂに示すように、直流（ＤＣ）およびパルス直流（ＰＤＣ）の両方に対するブローイング中に電流を徐々にスイッチングさせる。

本発明による装置は、メモリ（単数または複数）と通信する少なくとも１つのプロセッサを備え得る。プロセッサは、メモリの情報を格納、制御、追加、および／または読み取ることができる。メモリはプロセッサによって実行され得る１つ以上のコンピュータプログラムを備えてもよい。プロセッサはさらに、装置の機能を制御できる。プロセッサは、制御信号伝達を行うことにより装置の他の素子を制御できる。プロセッサは、例えば、回路機構、少なくとも１つの処理コア、付随するデジタル信号プロセッサを有する１つ以上のマイクロプロセッサ、付随するデジタル信号プロセッサを有していない１つ以上のプロセッサ、１つ以上のコプロセッサ、１つ以上のマルチコアプロセッサ、１つ以上のコントローラ、処理回路機構、１つ以上のコンピュータ、集積回路、例えば、特定用途向け集積回路（Application Specific Integrated Circuit：ＡＳＩＣ）もしくはフィールドプログラマブルゲートアレイ（Field Programmable Gate Array：ＦＰＧＡ）等を含むその他の各種処理素子、またはこれらの何らかの組み合わせを含む各種手段として具現化されてもよい。プロセッサにより送受信される信号は、任意の数のさまざまな有線または無線ネットワーキング技術を含んでもよい。

メモリとしては、例えば、揮発性メモリ、不揮発性メモリ等を挙げることができる。例えば、揮発性メモリとしては、ダイナミックＲＡＭおよび／またはスタティックＲＡＭを含むランダムアクセスメモリ（Random Access Memory：ＲＡＭ）、オンチップキャッシュメモリおよびオフチップキャッシュメモリ等を挙げることができる。埋め込み型および／または取り外し可能であってもよい不揮発性メモリとしては、例えば、読み取り専用メモリ、フラッシュメモリ、磁気記憶デバイス、例えば、ハードディスク、フロッピーディスクドライブ、磁気テープ等、光ディスクドライブおよび／または光ディスク媒体、不揮発性ランダムアクセスメモリ（Non-Volatile RAM：ＮＶＲＡＭ）等が挙げられる。所望であれば、本明細書で記載される異なる機能を異なる順序で、かつ／または互いと並行して実行してもよい。さらに、所望であれば、上記の機能の１つ以上は任意選択であっても、または組み合わされてもよい。

上述の実施形態は、スケールアップが容易である単純な製造プロセスの技術的効果を提供し、本プロセスは大量生産と結び付けることができる。本プロセスは、低融点プラスチック基板、フレキシブル基板、およびロール・ツー・ロール製造とも相性が良い。得られるデバイスは、２端子スイッチおよびセンサとメモリスタとの組み合わせのため複雑な構成が少なく、活物質は１００ｎｍをはるかに下回ることができるため透過性が高い。広範囲の好適な活物質が使用できることにより、最終デバイスの機能的特徴が調整可能となる。

さまざまな本発明の態様を独立請求項に述べているが、本発明のその他の態様は、請求項に明示的に述べた組み合わせだけでなく、記載した実施形態および／または従属請求項の特徴と、独立請求項の特徴とのその他の組み合わせを包含する。

上記では本発明の例示的実施形態を記載しているが、これらの記載は限定的に解すべきでないことにもまた留意されたい。むしろ、添付の特許請求の範囲に定義される本発明の範囲を逸脱することなくいくつかの変形および変更が可能である。

Claims

２つの下部電極を堆積させることと、
前記２つの下部電極上に活物質を堆積させることと、
前記活物質の一部を部分的にまたは完全に酸化させることと、
前記活物質の部分的にまたは完全に酸化された部分に１つの上部電極を堆積させることと、
を含む方法。
前記２つの下部電極が堆積された基板を提供することをさらに含む、請求項１に記載の方法。
前記下部電極および前記上部電極は、印刷、スパッタリング、フォトリソグラフィ、化学蒸着、原子層堆積、および物理蒸着のうち少なくとも１つの堆積技術により堆積される、請求項１または２に記載の方法。
前記活物質は、スピンコーティング、スロットダイコーティング、スプレーコーティング、展延技術、リフト技術、薄膜転写、ソフトリソグラフィ、ドロップキャスト、分配、エアロゾルジェット印刷、およびインクジェット印刷のうちの少なくとも１つの堆積技術によってナノフレーク溶液から、前記２つの下部電極上に堆積される、請求項１から３のいずれか一項に記載の方法。
前記活物質の一部の部分的なまたは完全な酸化は、局所的対流加熱、ＩＲ加熱、レーザ、プラズマ、キセノン閃光ランプ処理のうち少なくとも１つの技術によって、酸素またはオゾンを含む環境において前記活物質の一部を処理することを含む、請求項１から４のいずれか一項に記載の方法。
局所的対流加熱による前記活物質の一部の処理は、１５０から４００℃の範囲の温度で行われる、請求項５に記載の方法。
少なくとも１つのプロセッサと、
前記少なくとも１つのプロセッサに接続され、前記少なくとも１つのプロセッサによって実行されたときに、自装置に請求項１から６のいずれか一項に記載の方法を実行させるプログラムコード命令を含む少なくとも１つのメモリと、
を備える装置。