JP2019140752A - Switching circuit, dc/dc converter, and control circuit thereof - Google Patents
Switching circuit, dc/dc converter, and control circuit thereof Download PDFInfo
- Publication number
- JP2019140752A JP2019140752A JP2018020449A JP2018020449A JP2019140752A JP 2019140752 A JP2019140752 A JP 2019140752A JP 2018020449 A JP2018020449 A JP 2018020449A JP 2018020449 A JP2018020449 A JP 2018020449A JP 2019140752 A JP2019140752 A JP 2019140752A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- transistor
- terminal
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、スイッチング回路に関する。 The present invention relates to a switching circuit.
DC/DCコンバータやインバータなどに、スイッチング回路が用いられる。図1は、スイッチング回路の回路図である。スイッチング回路100は、入力端子(VCC)とスイッチング端子(LX)の間に設けられたハイサイドトランジスタM1、LX端子と接地端子(GND)の間に設けられたローサイドトランジスタM2を備える。ハイサイドトランジスタM1がオン、ローサイドトランジスタM2がオフの状態では、LX端子はハイレベル(VCC端子の電圧VCCが発生)となり、ハイサイドトランジスタM1がオフ、ローサイドトランジスタM2がオンの状態では、LX端子には、ローレベル(GND端子の電圧VGND)が発生する。なお、ローサイドトランジスタM2に代えて、ショットキーダイオードなどの整流素子を設けてもよい。
A switching circuit is used for a DC / DC converter, an inverter, or the like. FIG. 1 is a circuit diagram of a switching circuit. The
ハイサイドトランジスタM1として、Nチャンネル(あるいはNPN型)のトランジスタを用いることがある。この場合、ハイサイドトランジスタM1をターンオンするためには、そのゲートに、入力電圧VCCより高いゲート電圧VHGを与える必要がある。入力電圧VCCより高いゲート電圧VHGを生成するために、ブートストラップ回路が利用される。 As high-side transistor M 1, there is the use of the transistor of the N-channel (or NPN type). In this case, in order to turn on the high side transistor M 1 has, on its gate, it is necessary to apply a higher gate voltage V HG than the input voltage V CC. A bootstrap circuit is used to generate a gate voltage V HG that is higher than the input voltage VCC .
ブートストラップ端子(BST)と、LX端子の間には、ブートストラップキャパシタCBSTが接続される。ブートストラップ回路用の電源回路110は、定電圧VHREGを生成する。定電圧VHREGは、ハイサイドトランジスタM1のゲートソース間のしきい値電圧VGS(th)より高く定められる。定電圧VHREGは、ダイオードD1およびBST端子を介して、ブートストラップキャパシタCBSTに印加される。
A bootstrap capacitor C BST is connected between the bootstrap terminal (BST) and the LX terminal. The
LX端子がロー(0V)の状態では、ブートストラップキャパシタCBSTが、ΔV=VHREG−Vfで充電される。VfはダイオードD1の順電圧である。BST端子の電圧VBSTは、VLX+ΔVとなる。BST端子の電圧VBSTは、ハイサイドドライバ102の上側の電源端子に供給される。ハイサイドドライバ102の下側電源端子は、LX端子と接続される。ハイサイドドライバ102は、制御信号SHがオンレベル(たとえばハイ)のときにVBSTを、オフレベル(たとえばロー)のときにVLXを出力する。
In a state where the LX terminal is low (0 V), the bootstrap capacitor C BST is charged with ΔV = V HREG −Vf. Vf is the forward voltage of the diode D 1. The voltage V BST at the BST terminal is V LX + ΔV. The voltage V BST at the BST terminal is supplied to the upper power supply terminal of the
ハイサイドトランジスタM1がオンとなり、LX=VCCであるとき、BST端子の電圧VBSTは、VCC+ΔVとなる。負荷の状態によってはLX端子の電圧、入力電圧VCCを超えてさらに跳ね上がる場合もある。 The high-side transistor M 1 is turned on, when it is LX = V CC, voltage V BST of BST terminal, the V CC + ΔV. Voltage of LX terminal depending on the state of the load, there is a case where jumping further beyond the input voltage V CC.
電源回路110の出力HREGは、ダイオードD1のアノードカソード間の寄生容量を介してBST端子と結合している。したがってBST端子の電圧VBSTの跳ね上がりは、電源回路110の出力HREGの電圧VHREGを上昇させる。電源回路110を5V程度の低耐圧の素子で構成しようとした場合、電圧VHREGの上昇は許容すべきでない。
The output HREG of the
図2(a)、(b)は、電圧VHREGの上昇を抑制するための対策を説明する図である。図2(a)では、電源回路110の出力HREGに、容量の大きな(数百pF〜nFオーダー)のキャパシタ104を接続し、電圧VHREGの上昇を抑制している。このキャパシタ104をICに内蔵しようとすれば、チップ面積が大きくなり、コストアップの要因となる。キャパシタ104を外付けする場合、チップ部品に加えて新たな追加の端子も必要となるため、やはりコストアップの要因となる。
FIGS. 2A and 2B are diagrams for explaining measures for suppressing an increase in voltage V HREG . In FIG. 2A, a capacitor 104 having a large capacitance (in the order of several hundreds pF to nF) is connected to the output HREG of the
別のアプローチとして、図2(b)に示すように、電源回路110の出力HREGに、電圧クランプ回路106を設けることも考えられる。しかしながら電圧クランプ回路106を追加すると、やはりチップサイズが大きくなり、コストアップは避けられない。また電圧クランプ回路106は電流を捨てるため、消費電力の増大という別の問題を引き起こす。
As another approach, as shown in FIG. 2B, a
本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、スイッチング回路のコストを下げることにある。 SUMMARY An advantage of some aspects of the invention is that it lowers the cost of a switching circuit.
本発明のある態様は、スイッチング回路に関する。スイッチング回路は、入力端子と、スイッチング端子と、ブートストラップ端子と、入力端子とスイッチング端子の間に設けられたハイサイドトランジスタと、スイッチング端子とブートストラップ端子の間に設けられるブートストラップキャパシタと、電源回路と、電源回路の出力ノードとブートストラップ端子の間に設けられる第1整流素子と、を備える。電源回路は、基準電圧を生成する基準電圧源と、ゲートまたはベースである制御電極に基準電圧を受け、ソースまたはエミッタが出力ノードと接続される出力トランジスタと、(i)出力トランジスタの制御電極と出力ノードの電圧差をクランプするとともに、(ii)出力ノードの電圧が上昇したときに、それに追従して出力トランジスタの制御電極の電圧を上昇させる帰還回路と、を含む。 One embodiment of the present invention relates to a switching circuit. The switching circuit includes an input terminal, a switching terminal, a bootstrap terminal, a high-side transistor provided between the input terminal and the switching terminal, a bootstrap capacitor provided between the switching terminal and the bootstrap terminal, a power supply A circuit, and a first rectifier element provided between the output node of the power supply circuit and the bootstrap terminal. The power supply circuit includes: a reference voltage source that generates a reference voltage; an output transistor that receives a reference voltage at a control electrode that is a gate or a base, a source or an emitter connected to an output node; and (i) a control electrode of the output transistor A feedback circuit that clamps the voltage difference of the output node and (ii) increases the voltage of the control electrode of the output transistor following the rise of the voltage of the output node.
本発明の別の態様は、DC/DCコンバータの制御回路に関する。制御回路は、スイッチング端子およびブートストラップ端子と、DC/DCコンバータもしくは負荷の状態に応じたフィードバック信号が目標値に近づくように、ハイサイドトランジスタのオンオフを指示するパルス信号を生成するパルス変調器と、電源回路と、電源回路の出力ノードとブートストラップ端子の間に設けられる第1整流素子と、上側電源端子にブートストラップ端子の電圧を受け、パルス信号にもとづきハイサイドトランジスタを駆動するドライバと、を備える。電源回路は、基準電圧を生成する基準電圧源と、ゲートまたはベースである制御電極に基準電圧を受け、ソースまたはエミッタが出力ノードと接続される出力トランジスタと、(i)出力トランジスタの制御電極と出力ノードの電圧差をクランプするとともに、(ii)出力ノードの電圧が上昇したときに、それに追従して出力トランジスタの制御電極の電圧を上昇させる帰還回路と、を含む。 Another aspect of the present invention relates to a control circuit for a DC / DC converter. The control circuit includes a switching terminal and a bootstrap terminal, and a pulse modulator that generates a pulse signal that instructs on / off of the high-side transistor so that a feedback signal according to the state of the DC / DC converter or the load approaches a target value; A power supply circuit; a first rectifying element provided between the output node of the power supply circuit and the bootstrap terminal; a driver that receives the voltage of the bootstrap terminal at the upper power supply terminal and drives the high-side transistor based on the pulse signal; Is provided. The power supply circuit includes: a reference voltage source that generates a reference voltage; an output transistor that receives a reference voltage at a control electrode that is a gate or a base, a source or an emitter connected to an output node; and (i) a control electrode of the output transistor A feedback circuit that clamps the voltage difference of the output node and (ii) increases the voltage of the control electrode of the output transistor following the increase of the voltage of the output node.
本発明の別の態様は、DC/DCコンバータに関する。DC/DCコンバータは上述の制御回路を備える。 Another aspect of the present invention relates to a DC / DC converter. The DC / DC converter includes the above-described control circuit.
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。 Note that any combination of the above-described constituent elements and the constituent elements and expressions of the present invention replaced with each other among methods, apparatuses, systems, and the like are also effective as an aspect of the present invention.
本発明のある態様によれば、ブートストラップ用の電源回路の信頼性を向上できる。 According to an aspect of the present invention, the reliability of a bootstrap power supply circuit can be improved.
(実施の形態の概要)
本明細書に開示される一実施の形態は、スイッチング回路に関する。スイッチング回路は、入力端子と、スイッチング端子と、ブートストラップ端子と、入力端子とスイッチング端子の間に設けられたハイサイドトランジスタと、スイッチング端子とブートストラップ端子の間に設けられるブートストラップキャパシタと、電源回路と、電源回路の出力ノードとブートストラップ端子の間に設けられる第1整流素子と、を備える。電源回路は、基準電圧を生成する基準電圧源と、ゲートまたはベースである制御電極に基準電圧を受け、ソースまたはエミッタが出力ノードと接続される出力トランジスタと、(i)出力トランジスタの制御電極と出力ノードの電圧差をクランプするとともに、(ii)出力ノードの電圧が上昇したときに、それに追従して出力トランジスタの制御電極の電圧を上昇させる帰還回路と、を含む。
(Outline of the embodiment)
One embodiment disclosed herein relates to a switching circuit. The switching circuit includes an input terminal, a switching terminal, a bootstrap terminal, a high-side transistor provided between the input terminal and the switching terminal, a bootstrap capacitor provided between the switching terminal and the bootstrap terminal, a power supply A circuit, and a first rectifier element provided between the output node of the power supply circuit and the bootstrap terminal. The power supply circuit includes: a reference voltage source that generates a reference voltage; an output transistor that receives a reference voltage at a control electrode that is a gate or a base, a source or an emitter connected to an output node; and (i) a control electrode of the output transistor A feedback circuit that clamps the voltage difference of the output node and (ii) increases the voltage of the control electrode of the output transistor following the rise of the voltage of the output node.
この実施の形態では、出力ノードの電圧の跳ね上がりを許容することで、出力ノードの電圧上昇を抑制するためのクランプ回路や大容量のキャパシタが不要となり、コストを下げることができる。ただし、出力ノードの電圧のみ上昇すると、出力トランジスタのゲートソース間(ベースエミッタ間)に過電圧が発生することから、帰還回路を設けて、出力ノード(ソース・エミッタ)の電圧上昇に追従して、出力トランジスタの制御電極(ゲート、ベース)の電圧を上昇させることとした。これにより出力トランジスタを保護できる。 In this embodiment, by allowing the voltage jump at the output node, a clamp circuit and a large-capacitance capacitor for suppressing the voltage rise at the output node become unnecessary, and the cost can be reduced. However, if only the voltage at the output node rises, an overvoltage occurs between the gate and source of the output transistor (between the base and emitter), so a feedback circuit is provided to follow the voltage rise at the output node (source / emitter). The voltage of the control electrode (gate, base) of the output transistor was increased. As a result, the output transistor can be protected.
帰還回路は、出力トランジスタの制御電極と出力ノードとの間に設けられたツェナーダイオードを含んでもよい。これにより、出力トランジスタの制御電極の電圧の方が出力ノードの電圧より高い状態では、出力ノードのゲートソース間(ベースエミッタ間)の電位差を、ツェナー電圧VZを超えないようにクランプできる。スイッチング端子のハイへの遷移が発生して、出力ノードの電圧VHREGが上昇すると、それに追従して制御電極の電圧をVHREG−VFまで上昇させることができる。VFはツェナーダイオードの順電圧である。 The feedback circuit may include a Zener diode provided between the control electrode of the output transistor and the output node. Thus, in a higher than the voltage of it is the output node of the voltage of the control electrode of the output transistor, the potential difference between the gate and the source of the output node (base-emitter), can be clamped so as not to exceed the Zener voltage V Z. When the switching terminal transitions to high and the output node voltage V HREG rises, the voltage of the control electrode can be raised to V HREG -V F following that. V F is the forward voltage of the Zener diode.
帰還回路は、出力トランジスタの制御電極と出力ノードとの間に、逆直列接続された2個のツェナーダイオードを含んでもよい。この場合、出力トランジスタの制御電極の電圧の方が出力ノードの電圧より高い状態では、出力ノードのゲートソース間(ベースエミッタ間)の電位差をVZ+VFを超えないようにクランプできる。スイッチング端子のハイへの遷移が発生して、出力ノードの電圧VHREGが上昇したとき、制御電極の電圧はVHREG−(VF+VZ)まで上昇する。つまり、制御電極の電圧のピークを抑制できる。これにより、スイッチング端子がローに遷移するときに、出力トランジスタがターンオンするのを防止できる。 The feedback circuit may include two Zener diodes connected in reverse series between the control electrode of the output transistor and the output node. In this case, in a state where the voltage of the control electrode of the output transistor is higher than the voltage of the output node, the potential difference between the gate and source (between the base and emitter) of the output node can be clamped so as not to exceed V Z + V F. When the switching terminal transitions to high and the output node voltage V HREG rises, the control electrode voltage rises to V HREG − (V F + V Z ). That is, the voltage peak of the control electrode can be suppressed. This prevents the output transistor from turning on when the switching terminal transitions to low.
電源回路は、基準電圧源と出力トランジスタの制御電極との間に設けられた第2整流素子をさらに含んでもよい。これにより、出力トランジスタの制御電極と基準電圧源を分離でき、制御電極の電圧の跳ね上がりが基準電圧源に印加されるのを防止できる。これは、基準電圧源を低電圧プロセスで構成できるという利点を生む。 The power supply circuit may further include a second rectifier element provided between the reference voltage source and the control electrode of the output transistor. As a result, the control electrode of the output transistor and the reference voltage source can be separated, and a jump in the voltage of the control electrode can be prevented from being applied to the reference voltage source. This produces the advantage that the reference voltage source can be configured with a low voltage process.
第2整流素子はダイオードを含んでもよい。第2整流素子は、ハイサイドトランジスタのスイッチングと同期して制御されるトランジスタを含んでもよい。 The second rectifying element may include a diode. The second rectifying element may include a transistor that is controlled in synchronization with the switching of the high-side transistor.
本発明の別の態様は、DC/DCコンバータの制御回路に関する。制御回路は、スイッチング端子およびブートストラップ端子と、DC/DCコンバータもしくは負荷の状態に応じたフィードバック信号が目標値に近づくように、ハイサイドトランジスタのオンオフを指示するパルス信号を生成するパルス変調器と、電源回路と、電源回路の出力ノードとブートストラップ端子の間に設けられる第1整流素子と、上側電源端子にブートストラップ端子の電圧を受け、パルス信号にもとづきハイサイドトランジスタを駆動するドライバと、を備える。電源回路は、基準電圧を生成する基準電圧源と、ゲートまたはベースである制御電極に基準電圧を受け、ソースまたはエミッタが出力ノードと接続される出力トランジスタと、(i)出力トランジスタの制御電極と出力ノードの電圧差をクランプするとともに、(ii)出力ノードの電圧が上昇したときに、それに追従して出力トランジスタの制御電極の電圧を上昇させる帰還回路と、を含む。 Another aspect of the present invention relates to a control circuit for a DC / DC converter. The control circuit includes a switching terminal and a bootstrap terminal, and a pulse modulator that generates a pulse signal that instructs on / off of the high-side transistor so that a feedback signal according to the state of the DC / DC converter or the load approaches a target value; A power supply circuit; a first rectifying element provided between the output node of the power supply circuit and the bootstrap terminal; a driver that receives the voltage of the bootstrap terminal at the upper power supply terminal and drives the high-side transistor based on the pulse signal; Is provided. The power supply circuit includes: a reference voltage source that generates a reference voltage; an output transistor that receives a reference voltage at a control electrode that is a gate or a base, a source or an emitter connected to an output node; and (i) a control electrode of the output transistor A feedback circuit that clamps the voltage difference of the output node and (ii) increases the voltage of the control electrode of the output transistor following the increase of the voltage of the output node.
制御回路は、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を1つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。 The control circuit may be integrated on a single semiconductor substrate. “Integrated integration” includes the case where all of the circuit components are formed on a semiconductor substrate and the case where the main components of the circuit are integrated. A resistor, a capacitor, or the like may be provided outside the semiconductor substrate. By integrating the circuit on one chip, the circuit area can be reduced and the characteristics of the circuit elements can be kept uniform.
(実施の形態)
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
(Embodiment)
The present invention will be described below based on preferred embodiments with reference to the drawings. The same or equivalent components, members, and processes shown in the drawings are denoted by the same reference numerals, and repeated descriptions are omitted as appropriate. The embodiments do not limit the invention but are exemplifications, and all features and combinations thereof described in the embodiments are not necessarily essential to the invention.
本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合のほか、部材Aと部材Bが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。 In this specification, “the state in which the member A is connected to the member B” means that the member A and the member B are electrically connected to each other in addition to the case where the member A and the member B are physically directly connected. It includes cases where the connection is indirectly made through other members that do not substantially affect the general connection state, or that do not impair the functions and effects achieved by their combination.
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。 Similarly, “the state in which the member C is provided between the member A and the member B” refers to the case where the member A and the member C or the member B and the member C are directly connected, as well as their electric It includes cases where the connection is indirectly made through other members that do not substantially affect the general connection state, or that do not impair the functions and effects achieved by their combination.
また、「信号A(電圧、電流)が信号B(電圧、電流)に応じている」とは、信号Aが信号Bと相関を有することを意味し、具体的には、(i)信号Aが信号Bである場合、(ii)信号Aが信号Bに比例する場合、(iii)信号Aが信号Bをレベルシフトして得られる場合、(iv)信号Aが信号Bを増幅して得られる場合、(v)信号Aが信号Bを反転して得られる場合、(vi)あるいはそれらの任意の組み合わせ、等を意味する。「応じて」の範囲は、信号A、Bの種類、用途に応じて定まることが当業者には理解される。 “Signal A (voltage, current) is in response to signal B (voltage, current)” means that signal A has a correlation with signal B. Specifically, (i) signal A Is signal B, (ii) signal A is proportional to signal B, (iii) signal A is obtained by level shifting signal B, and (iv) signal A is obtained by amplifying signal B. If (v) signal A is obtained by inverting signal B, it means (vi) or any combination thereof. It will be understood by those skilled in the art that the “depending” range is determined depending on the type and application of the signals A and B.
図3は、実施の形態に係るスイッチング回路200の回路図である。スイッチング回路200は、ハイサイドトランジスタM1、ローサイドトランジスタM2、ハイサイドドライバ202、ローサイドドライバ204、ブートストラップキャパシタCBST、整流素子D1、電源回路300を備える。
FIG. 3 is a circuit diagram of the
スイッチング回路200の構成部品のうち、ブートストラップキャパシタCBSTは外付けされており、残りの部品は集積回路である制御回路400に集積化される。なお、ハイサイドトランジスタM1やローサイドトランジスタM2にディスクリート素子を採用して、制御回路400に外付けしてもよい。
Among the components of the
入力(VCC)端子には、外部からの直流電圧VCCが供給される。接地(GND)端子は接地される。スイッチング端子LXには、図示しない負荷やインダクタ、トランスが接続される。スイッチング回路200は、スイッチング端子LXに、ハイ(VCC)とロー(VGND)の間を遷移するスイッチング信号VLXを発生する。
The input (VCC) terminal, a DC voltage V CC from the outside is supplied. The ground (GND) terminal is grounded. A load, an inductor, and a transformer (not shown) are connected to the switching terminal LX. The
ブートストラップ(BST)端子とLX端子の間には、ブートストラップキャパシタCBSTが外付けされる。ハイサイドトランジスタM1は、VCC端子とLX端子の間に設けられる。ローサイドトランジスタM2は、LX端子とGND端子の間に設けられる。 A bootstrap capacitor C BST is externally connected between the bootstrap (BST) terminal and the LX terminal. High-side transistor M 1 is provided between VCC and LX terminal. Low-side transistor M 2 is provided between the LX terminal and the GND terminal.
この実施の形態では、ハイサイドトランジスタM1およびローサイドトランジスタM2をMOSFET(Metal Oxide Semiconductor Field Effect Transistor)としたがトランジスタの種類は限定されず、IGBT(Insulated Gate Bipolar Transistor)やバイポーラトランジスタを用いることもできる。ハイサイドドライバ202は、ハイサイドパルスSHにもとづいてハイサイドトランジスタM1を駆動する。ハイサイドドライバ202の上側電源端子はBST端子と接続され、電圧VBSTを受ける。ハイサイドドライバ202の下側電源端子は、LX端子と接続され、スイッチング電圧VLXを受ける。ローサイドドライバ204はローサイドパルスSLにもとづいてローサイドトランジスタM2を駆動する。
In this embodiment, although the high-side transistor M 1 and the low-side transistor M 2 and MOSFET (Metal Oxide Semiconductor Field Effect Transistor ) not the type of the transistor is limited, the use of the IGBT (Insulated Gate Bipolar Transistor), a bipolar transistor You can also. High-
電源回路300は、ブートストラップ用の電源電圧VHREGを生成する。第1整流素子D1は、電源回路300の出力ノード302とBST端子の間に設けられる。電源回路300はソースフォロア(エミッタフォロア)型の出力を有する。
The
電源回路300は、出力トランジスタ304、基準電圧源310、帰還回路320、第2整流素子330を備える。
The
基準電圧源310は、基準電圧VREFを生成する。出力トランジスタ304は、NチャンネルMOSFETでありゲート(またはベース)である制御電極に基準電圧VREFを受け、ソース(またはエミッタ)が出力ノード302と接続される。出力トランジスタ304としてバイポーラトランジスタを用いてもよい。
The
第2整流素子330は、帰還回路320の出力と出力トランジスタ304のゲートの間に設けられたダイオードである。第2整流素子330の順電圧をVfとする。抵抗332は、出力トランジスタ304のゲートと接地の間に設けられ、放電経路を形成する。
The
定常状態では、出力トランジスタ304のゲートには、VREF−Vfが与えられ、出力トランジスタ304のソース(出力ノード)302の電圧VHREGは、以下の式で表される。
VHREG=VREF−Vf−Vgs
Vgsは、出力トランジスタ304のゲートソース間電圧である。
In the steady state, V REF −Vf is given to the gate of the
V HREG = V REF -Vf-V gs
V gs is a gate-source voltage of the
帰還回路320は、(i)出力トランジスタ304の制御電極(ゲート)と出力ノード302の電圧差を、所定の電圧(クランプレベル)を超えないようにクランプする。所定の電圧は、出力トランジスタ304のゲートソース間(ベースエミッタ間)の耐圧を考慮して規定すればよい。具体的には、クランプレベルは、耐圧よりもマージンを考慮して小さく定めればよい。
The feedback circuit 320 (i) clamps the voltage difference between the control electrode (gate) of the
また帰還回路320は、(ii)出力ノード302の電圧VHREGが上昇したときに、それに追従して出力トランジスタ304のゲートの電圧VGを上昇させる。このとき、出力トランジスタ304がターンオンしないようにVHREG>VGの関係が維持される。
Further, the feedback circuit 320 (ii) raises the voltage V G of the gate of the
以下、帰還回路320の具体的な構成を説明する。図4は、電源回路300の第1構成例(300Aを付す)の回路図である。帰還回路320Aは、出力トランジスタ304の制御電極(ゲート)と出力ノード302との間に設けられたツェナーダイオード322を含む。ツェナーダイオード322のツェナー電圧をVZとする。またツェナーダイオード322の順電圧をVFとして第2整流素子330の順電圧Vfと区別する。
Hereinafter, a specific configuration of the
図5は、図4の電源回路300Aを備えるスイッチング回路200の動作波形図である。時刻t0より前は、ハイサイドトランジスタM1がオフ、ローサイドトランジスタM2がオンであり、LX端子の電圧VLXはロー(0V)である。
FIG. 5 is an operation waveform diagram of the
出力トランジスタ304のゲート電圧VGはVREF−Vfであり、出力ノードの電圧VHREGは、VG−Vgsとなる。理解の容易化のため、整流素子D1の電圧降下は無視するものとすれば、BST端子の電圧VBSTと電源回路300の出力電圧VHREGは等しくなり、ブートストラップキャパシタCBSTの両端間は、ΔV≒VHREGで充電される。
The gate voltage V G of the
時刻t0にハイサイドトランジスタM1がターンオン、ローサイドトランジスタM2がターンオフし、LX端子の電圧VLXがハイVCCに上昇する。BST端子の電圧VBSTは、VBST=VLX+ΔVの関係を維持しながら上昇する。整流素子D1の寄生容量の影響によって、電圧VBSTの上昇は、出力ノード302の電圧VHREGの上昇を引き起こす。電圧VHREGがゲート電圧VGを超えると、ゲート電圧VGは、VG=VHREG−VFの関係を維持しながら上昇する。
The high-side transistor M 1 is turned on at time t 0, the low-side transistor M 2 is turned off, the voltage V LX of the LX terminal rises to high V CC. The voltage V BST at the BST terminal rises while maintaining the relationship of V BST = V LX + ΔV. Due to the influence of the parasitic capacitance of the rectifying element D 1 , the increase in the voltage V BST causes the voltage V HREG at the
時刻t1に、ハイサイドトランジスタM1がターンオフ、ローサイドトランジスタM2がターンオンし、LX端子の電圧VLXがロー(0V)に向かって低下し始める。出力ノード302の電圧VHREGの傾きは、スイッチング電圧VLXの傾きとほぼ等しい。一方、ゲート電圧VGは、抵抗332と帰還回路320のインピーダンスに応じた傾きで低下していく。
At time t 1, the high-side transistor M 1 is turned off, the low side transistor M 2 is turned on, the voltage V LX of LX terminal begins to decrease toward the low (0V). The slope of voltage V HREG at
ゲート電圧VGは、もとの電圧レベルVREF−Vfまで低下する。一方、出力ノード302の電圧VHREGが、ゲート電圧VGにより規定される電圧レベルVG−Vgs=VREF−Vf−Vgsまで低下する。
Gate voltage V G is decreased to the original voltage level V REF -Vf. On the other hand, the voltage V HREG at the
以上がスイッチング回路200の動作である。続いてその利点を説明する。
スイッチング回路200によれば、出力ノードVHREGの電圧の跳ね上がりを許容するため、出力ノード302の電圧上昇を抑制するためのクランプ回路や大容量のキャパシタが不要となり、コストを下げることができる。なお、出力ノード302には、顕著なコストアップとならない程度の小容量のキャパシタを接続してもよい。
The above is the operation of the
According to the
一方で制御電極の電圧VGを維持したまま出力ノード302の電圧VHREGのみが上昇すると、出力トランジスタのゲートソース間(ベースエミッタ間)に過電圧が発生することとなる。そこで帰還回路320を設けて、出力ノード(ソース・エミッタ)の電圧上昇に追従して、出力トランジスタ304の制御電極(ゲート、ベース)の電圧VGを上昇させることとした。これにより、出力トランジスタ304を保護できる。
On the other hand if only the voltage V HREG remains
続いて帰還回路320の別の構成を説明する。図6は、電源回路300の第2構成例(300Bを付す)の回路図である。帰還回路320Bは、帰還回路320Aのツェナーダイオード322に加えて、ツェナーダイオード322に対して逆直列接続されるツェナーダイオード324をさらに備える。その他は第1構成例と同様である。
Next, another configuration of the
続いて、電源回路300Bを備えるスイッチング回路200の動作を説明する。図7(a)は、図6の電源回路300Bを備えるスイッチング回路200の動作波形図である。図7(b)は、図4の電源回路300Aを備えるスイッチング回路200の動作波形図である。
Subsequently, the operation of the
はじめに図7(b)を参照して、スイッチング回路200において生じうる問題を説明する。LX端子のスイッチング電圧VLXがハイからローに遷移するときの傾きは、ローサイドトランジスタM2のサイズや、ローサイドドライバ204の駆動能力に依存する。図7(b)と図5では、LX端子のスイッチング電圧VLXの傾きが異なっており、図7(b)では、スイッチング電圧VLXの傾きが急である。
First, a problem that may occur in the
上述したように、ゲート電圧VGが低下する傾きは、抵抗332や帰還回路320のインピーダンスに依存する。図7(b)のように、スイッチング電圧VLXが急速に低下すると、ゲート電圧VGが基準電圧VREFより高い状態で、VGとVLXの大小関係が反転する状況が生じうる。もし、ゲート電圧VGが高い状態で、VG−VLX>Vgs(th)となると、出力トランジスタ304がターンオンし、本来、ΔV=VREF−Vf−Vgsまで低下すべき出力ノード302の電圧VHREGが、実線で示すようにΔV’=VG−Vgsまでしか低下しない。その結果、ブートストラップキャパシタCBSTが、高い電圧ΔV’で充電されてしまう。次のスイッチングサイクルで、スイッチング電圧VLXがハイに遷移すると、ブートストラップ電圧VBSTは、VCC+ΔV’まで上昇し、過電圧状態を引き起こす。以上がスイッチング回路200において生じうる問題である。
As described above, the slope of the gate voltage V G is reduced is dependent on the impedance of the
第2構成例に係る電源回路300Bを用いると、この問題が解決できる。これを図7(a)を参照して説明する。 This problem can be solved by using the power supply circuit 300B according to the second configuration example. This will be described with reference to FIG.
スイッチング電圧VLXがハイの間、ゲート電圧VGは、VG=VHREG−(VZ+VF)まで上昇する。これは図7(b)のVHREG−VFよりも低く、基準電圧VREFとの差は、小さくなっている。したがってスイッチング電圧VLXがローに遷移する際に、ゲート電圧VGが基準電圧VREFまで低下するのに要する時間を短縮することができる。したがって、VG>VREFの状態で、VHREGがVGより低くなるのを防止でき、図7(b)に示す問題を解決できる。 While the switching voltage V LX is high, the gate voltage V G rises to V G = V HREG − (V Z + V F ). This is lower than V HREG -V F of FIG. 7 (b), the difference between the reference voltage V REF is smaller. Therefore, when the switching voltage V LX transitions to low, the time required for the gate voltage V G to drop to the reference voltage V REF can be shortened. Therefore, in the state of V G > V REF , V HREG can be prevented from becoming lower than V G , and the problem shown in FIG. 7B can be solved.
当業者によれば、以上の説明から、帰還回路320の構成が図4や図6のそれらに限定されないことが理解される。帰還回路320は、出力ノード302の電圧VHREGが跳ね上がったときに、ゲート電圧VGとの間に適切な電位差VDIFFが生ずるように、帰還回路320を構成すればよいことがわかる。電位差VDIFFは、ダイオードやツェナーダイオードの段数で調節可能であり、あるいはその他の定電圧素子を用いて調節することができる。
Those skilled in the art can understand from the above description that the configuration of the
続いて、実施の形態に係るスイッチング回路を用いたDC/DCコンバータを説明する。図8は、DC/DCコンバータ500の回路図である。DC/DCコンバータ500は、制御回路400Cと、ブートストラップキャパシタCBST、インダクタL1、出力キャパシタC1、抵抗R11,R12を備える。制御回路400Cは、ひとつの半導体基板に集積化された機能ICである。
Subsequently, a DC / DC converter using the switching circuit according to the embodiment will be described. FIG. 8 is a circuit diagram of the DC /
このDC/DCコンバータ500は、定電圧出力であり、図示しない負荷に、所定のレベルに安定化された出力電圧VOUTを供給する。制御回路400Cのフィードバック(FB)端子には、DC/DCコンバータ500の出力電圧VOUTを、抵抗R11,R12によって分圧して得られるフィードバック信号VFBが入力される。定電流出力のコンバータでは、出力電流に応じたフィードバック信号VFBがフィードバックされる。
The DC /
パルス変調器410は、フィードバック信号VFBが目標値VREFに近づくように、ハイサイドトランジスタM1のオンオフを指示するパルス信号SPWMを生成する。ロジック回路420は、パルス信号SPWMに応じて、ハイサイドトランジスタM1、ローサイドトランジスタM2それぞれを制御するためのパルス信号SPWMH,SPWMLを生成する。ハイサイドのパルス信号SPWMHは、レベルシフタ504によってハイサイドパルスSHに変換され、ハイサイドドライバ202に供給される。ローサイドのパルス信号SPWMLは、ローサイドパルスSLとしてローサイドドライバ204に供給される。
The
スイッチング回路200の用途はDC/DCコンバータに限定されず、インバータやコンバータなどの電力変換器などにも利用可能である。
The application of the
実施の形態において、ダイオードとして示される整流素子は、トランジスタに置換することができる。たとえば第2整流素子330は、ハイサイドトランジスタM1のスイッチングと同期して制御されるトランジスタで構成することができる。同様に、第1整流素子D1も同様である。
In an embodiment, the rectifying element shown as a diode can be replaced by a transistor. For example, the
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。 Although the present invention has been described using specific terms based on the embodiments, the embodiments only illustrate the principles and applications of the present invention, and the embodiments are defined in the claims. Many variations and modifications of the arrangement are permitted without departing from the spirit of the present invention.
M1 ハイサイドトランジスタ
M2 ローサイドトランジスタ
CBST ブートストラップキャパシタ
200 スイッチング回路
202 ハイサイドドライバ
204 ローサイドドライバ
300 電源回路
302 出力ノード
304 出力トランジスタ
310 基準電圧源
320 帰還回路
322,324 ツェナーダイオード
330 第2整流素子
400 制御回路
410 パルス変調器
D1 整流素子
500 DC/DCコンバータ
M 1 high side transistor M 2 low side transistor C BST bootstrap capacitor 200
Claims (14)
スイッチング端子と、
ブートストラップ端子と、
前記入力端子と前記スイッチング端子の間に設けられたハイサイドトランジスタと、
前記スイッチング端子と前記ブートストラップ端子の間に設けられるブートストラップキャパシタと、
電源回路と、
前記電源回路の出力ノードと前記ブートストラップ端子の間に設けられる第1整流素子と、
を備え、
前記電源回路は、
基準電圧を生成する基準電圧源と、
ゲートまたはベースである制御電極に前記基準電圧を受け、ソースまたはエミッタが前記出力ノードと接続される出力トランジスタと、
(i)前記出力トランジスタの制御電極と前記出力ノードの電圧差をクランプするとともに、(ii)前記出力ノードの電圧が上昇したときに、それに追従して前記出力トランジスタの制御電極の電圧を上昇させる帰還回路と、
を含むことを特徴とするスイッチング回路。 An input terminal;
A switching terminal;
A bootstrap terminal,
A high-side transistor provided between the input terminal and the switching terminal;
A bootstrap capacitor provided between the switching terminal and the bootstrap terminal;
A power circuit;
A first rectifying element provided between an output node of the power supply circuit and the bootstrap terminal;
With
The power supply circuit is
A reference voltage source for generating a reference voltage;
An output transistor that receives the reference voltage at a control electrode that is a gate or a base, and whose source or emitter is connected to the output node;
(I) Clamps the voltage difference between the control electrode of the output transistor and the output node, and (ii) increases the voltage of the control electrode of the output transistor following the increase in the voltage of the output node. A feedback circuit;
A switching circuit comprising:
スイッチング端子およびブートストラップ端子と、
前記DC/DCコンバータもしくは負荷の状態に応じたフィードバック信号が目標値に近づくように、ハイサイドトランジスタのオンオフを指示するパルス信号を生成するパルス変調器と、
電源回路と、
前記電源回路の出力ノードと前記ブートストラップ端子の間に設けられる第1整流素子と、
上側電源端子に前記ブートストラップ端子の電圧を受け、前記パルス信号にもとづき前記ハイサイドトランジスタを駆動するドライバと、
を備え、
前記電源回路は、
基準電圧を生成する基準電圧源と、
ゲートまたはベースである制御電極に前記基準電圧を受け、ソースまたはエミッタが前記出力ノードと接続される出力トランジスタと、
(i)前記出力トランジスタの制御電極と前記出力ノードの電圧差をクランプするとともに、(ii)前記出力ノードの電圧が上昇したときに、それに追従して前記出力トランジスタの制御電極の電圧を上昇させる帰還回路と、
を含むことを特徴とする制御回路。 A control circuit for a DC / DC converter,
A switching terminal and a bootstrap terminal;
A pulse modulator that generates a pulse signal that instructs on / off of the high-side transistor so that a feedback signal according to a state of the DC / DC converter or the load approaches a target value;
A power circuit;
A first rectifying element provided between an output node of the power supply circuit and the bootstrap terminal;
A driver that receives the voltage of the bootstrap terminal at an upper power supply terminal and drives the high-side transistor based on the pulse signal;
With
The power supply circuit is
A reference voltage source for generating a reference voltage;
An output transistor that receives the reference voltage at a control electrode that is a gate or a base, and whose source or emitter is connected to the output node;
(I) Clamps the voltage difference between the control electrode of the output transistor and the output node, and (ii) increases the voltage of the control electrode of the output transistor following the increase in the voltage of the output node. A feedback circuit;
A control circuit comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018020449A JP2019140752A (en) | 2018-02-07 | 2018-02-07 | Switching circuit, dc/dc converter, and control circuit thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018020449A JP2019140752A (en) | 2018-02-07 | 2018-02-07 | Switching circuit, dc/dc converter, and control circuit thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019140752A true JP2019140752A (en) | 2019-08-22 |
Family
ID=67694618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018020449A Pending JP2019140752A (en) | 2018-02-07 | 2018-02-07 | Switching circuit, dc/dc converter, and control circuit thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019140752A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021090264A (en) * | 2019-12-03 | 2021-06-10 | ローム株式会社 | Gate drive circuit and control circuit of switching circuit, and switching power supply |
WO2021117821A1 (en) * | 2019-12-12 | 2021-06-17 | ローム株式会社 | Gate drive circuit of switching circuit, and control circuit of switching power supply |
-
2018
- 2018-02-07 JP JP2018020449A patent/JP2019140752A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021090264A (en) * | 2019-12-03 | 2021-06-10 | ローム株式会社 | Gate drive circuit and control circuit of switching circuit, and switching power supply |
JP7308137B2 (en) | 2019-12-03 | 2023-07-13 | ローム株式会社 | Gate drive and control circuits for switching circuits, switching power supplies |
WO2021117821A1 (en) * | 2019-12-12 | 2021-06-17 | ローム株式会社 | Gate drive circuit of switching circuit, and control circuit of switching power supply |
JP7530385B2 (en) | 2019-12-12 | 2024-08-07 | ローム株式会社 | Gate drive circuit for switching circuit and control circuit for switching power supply |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10790748B2 (en) | Soft-start circuit and buck converter comprising the same | |
US9917584B2 (en) | Voltage converter integrated circuit with an integrated bootstrap capacitor | |
US10075073B2 (en) | DC/DC converter and switching power supply having overcurrent protection | |
US8264807B2 (en) | Start-up in-rush current protection circuit for DCDC converter | |
US11265981B2 (en) | Light emitting element driving device | |
US9923557B2 (en) | Switching circuit and power conversion circuit | |
KR20150093119A (en) | Switching regulator control circuit and switching regulator | |
US11011970B2 (en) | Gate drive circuit | |
CN106560986B (en) | Slope compensation circuit and method | |
JP7518247B2 (en) | Output transistor driver circuit, semiconductor device, automobile | |
US7635970B2 (en) | Method for implementing radiation hardened, power efficient, non isolated low output voltage DC/DC converters with non-radiation hardened components | |
US20200350814A1 (en) | Negative voltage generation circuit and power conversion device using same | |
JP5407618B2 (en) | Gate drive circuit and power conversion circuit | |
JP2019140752A (en) | Switching circuit, dc/dc converter, and control circuit thereof | |
US7633276B2 (en) | Switching control in DC-DC-converters | |
JP6652561B2 (en) | Adaptive controller for voltage converter | |
US11336087B2 (en) | Electronic circuit and electronic apparatus | |
JP7028634B2 (en) | DC / DC converter control circuit, control method, power supply management circuit and electronic equipment | |
US20210064070A1 (en) | Multi-mode high voltage circuit | |
US10305464B2 (en) | Control integrated circuit of switching power-supply device and switching power-supply device | |
JP2022508392A (en) | A circuit for generating a DC voltage source and a driver circuit that uses a DC voltage supply circuit. | |
US11757347B2 (en) | High-side gate drive voltage generation circuit and semiconductor module | |
US20230179084A1 (en) | Controllers configured to detect demagnetization with external bipolar transistors and internal mos transistors and methods thereof | |
US11955880B2 (en) | Overcurrent protection circuit, power supply control device, inverting type switching power supply | |
JP7200783B2 (en) | Power supply voltage generator |