JP2019134119A - Group-iii nitride semiconductor light-emitting element - Google Patents
Group-iii nitride semiconductor light-emitting element Download PDFInfo
- Publication number
- JP2019134119A JP2019134119A JP2018016814A JP2018016814A JP2019134119A JP 2019134119 A JP2019134119 A JP 2019134119A JP 2018016814 A JP2018016814 A JP 2018016814A JP 2018016814 A JP2018016814 A JP 2018016814A JP 2019134119 A JP2019134119 A JP 2019134119A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- contact
- type semiconductor
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Led Devices (AREA)
Abstract
Description
本明細書の技術分野は、フリップチップ型のIII 族窒化物半導体発光素子に関する。 The technical field of the present specification relates to a flip-chip group III nitride semiconductor light emitting device.
半導体発光素子では、発光層の井戸層で電子と正孔とが再結合し、光が放出される。発光層から発せられた光は、基板の側の方向と、基板の反対側の方向と、その他の方向と、に向かって進行する。そのため、半導体発光素子には、基板の反対側に光取り出し面を有するフェイスアップ型の発光素子と、透光性基板の側に光取り出し面を有するフリップチップ型の発光素子と、がある。 In the semiconductor light emitting device, electrons and holes are recombined in the well layer of the light emitting layer, and light is emitted. The light emitted from the light emitting layer travels in the direction on the substrate side, the direction on the opposite side of the substrate, and other directions. Therefore, the semiconductor light emitting element includes a face-up type light emitting element having a light extraction surface on the opposite side of the substrate and a flip chip type light emitting element having a light extraction surface on the light transmitting substrate side.
フリップチップ型の発光素子のうちには、基板の反対側の面に反射層を有するものがある。基板の反対側の面に向かう光を基板の側に反射させるためである。そして、電極が光の反射を担う反射電極が開発されてきている。例えば特許文献１では、銀層と薄いニッケル層または薄いチタン層とを有し、薄いニッケル層または薄いチタン層をｎ型半導体層に接続する技術が開示されている（特許文献１の特許第４６１７０５１号の請求項１等参照）。 Some flip-chip light emitting elements have a reflective layer on the opposite surface of the substrate. This is because light directed toward the opposite surface of the substrate is reflected to the substrate side. And the reflective electrode in which an electrode bears reflection of light has been developed. For example, Patent Document 1 discloses a technique of having a silver layer and a thin nickel layer or a thin titanium layer, and connecting the thin nickel layer or the thin titanium layer to an n-type semiconductor layer (Patent No. 4617051 of Patent Document 1). (Refer to claim 1 etc.).
ｎ電極は、ｎ型半導体層と接触するｎコンタクト電極を有する。ｎコンタクト電極は、ｎ型半導体層によく密着するとともに、ｎ型半導体層との間で低い接触抵抗を生ずることが好ましい。また、フリップチップに適用するためには、ｎコンタクト電極は高い反射率を備えることが好ましい。 The n electrode has an n contact electrode in contact with the n type semiconductor layer. It is preferable that the n-contact electrode is in close contact with the n-type semiconductor layer and generates a low contact resistance with the n-type semiconductor layer. In order to apply to flip chip, it is preferable that the n-contact electrode has a high reflectance.
特許文献１の技術に対して、次の問題点がその後判明した。Ｎｉ、Ｔｉの膜厚が薄いと反射率が高くなるものの、Ｎｉ、Ｔｉの層における絶縁膜を覆う部分が剥離するおそれがある。Ｎｉ、Ｔｉの膜厚が厚いと密着性が改善する代わりに反射率が低下するおそれがある。 The following problems were subsequently found with respect to the technique of Patent Document 1. If the Ni and Ti film thickness is thin, the reflectance increases, but the Ni and Ti layer covering the insulating film may peel off. If the film thickness of Ni or Ti is large, the reflectivity may be lowered instead of improving the adhesion.
本明細書の技術は、前述した従来の技術が有する問題点を解決するためになされたものである。本明細書の技術が解決しようとする課題は、ｎ型半導体層との間の低い接触抵抗と、ｎ型半導体層および絶縁膜に対する高い密着性と、高い反射率と、を備えるｎコンタクト電極を有するIII 族窒化物半導体発光素子を提供することである。 The technique of this specification has been made to solve the problems of the conventional techniques described above. A problem to be solved by the technology of the present specification is to provide an n-contact electrode including a low contact resistance between the n-type semiconductor layer, a high adhesion to the n-type semiconductor layer and the insulating film, and a high reflectance. It is an object to provide a group III nitride semiconductor light-emitting device.
第１の態様におけるIII 族窒化物半導体発光素子は、ｎ型半導体層と、ｎ型半導体層の上の発光層と、発光層の上のｐ型半導体層と、ｎ型半導体層と電気的に接続されているｎ電極と、ｐ型半導体層と電気的に接続されているｐ電極と、ｎ型半導体層と発光層とｐ型半導体層との少なくとも一部を覆う絶縁膜と、を有する。III 族窒化物半導体発光素子はフリップチップである。ｎ型半導体層は、ｎ電極と接触するｎ型コンタクト層を有する。ｎ電極は、ｎ型コンタクト層と接触するｎコンタクト電極を有する。ｎコンタクト電極は、絶縁膜を覆うとともに、ｎ型コンタクト層から順に形成されたＴｉ層、Ａｌ層、Ａｇ層を有する。Ｔｉ層の膜厚は、２Å以上１５Å以下である。Ａｌ層の膜厚は、５Å以上３０Å以下である。 The group III nitride semiconductor light-emitting device according to the first aspect includes an n-type semiconductor layer, a light-emitting layer on the n-type semiconductor layer, a p-type semiconductor layer on the light-emitting layer, and an n-type semiconductor layer. The n-type electrode is connected, the p-electrode is electrically connected to the p-type semiconductor layer, and the insulating film covers at least part of the n-type semiconductor layer, the light-emitting layer, and the p-type semiconductor layer. The group III nitride semiconductor light emitting device is a flip chip. The n-type semiconductor layer has an n-type contact layer that contacts the n-electrode. The n electrode has an n contact electrode in contact with the n type contact layer. The n contact electrode covers the insulating film and includes a Ti layer, an Al layer, and an Ag layer formed in order from the n-type contact layer. The thickness of the Ti layer is 2 mm or more and 15 mm or less. The thickness of the Al layer is 5 to 30 mm.
このIII 族窒化物半導体発光素子は膜厚の薄いＴｉ層およびＡｌ層と、反射率の高いＡｇ層とを有する。このときｎ電極とｎ型半導体層との間の接触抵抗は小さい。ｎ電極は、ｎ型半導体層および絶縁膜に対して高い密着性を備えている。ｎ電極は高い反射率を備えている。 This group III nitride semiconductor light-emitting device has a thin Ti layer and an Al layer, and an Ag layer having a high reflectance. At this time, the contact resistance between the n-electrode and the n-type semiconductor layer is small. The n electrode has high adhesion to the n-type semiconductor layer and the insulating film. The n electrode has a high reflectance.
本明細書では、ｎ型半導体層との間の低い接触抵抗と、ｎ型半導体層および絶縁膜に対する高い密着性と、高い反射率と、を備えるｎコンタクト電極を有するIII 族窒化物半導体発光素子が提供されている。 In the present specification, a group III nitride semiconductor light-emitting device having an n-contact electrode having low contact resistance with an n-type semiconductor layer, high adhesion to the n-type semiconductor layer and the insulating film, and high reflectance Is provided.
以下、具体的な実施形態について、III 族窒化物半導体発光素子を例に挙げて図を参照しつつ説明する。しかし、本明細書の技術はこれらの実施形態に限定されるものではない。また、後述する半導体発光素子の各層の積層構造および電極構造は、例示である。実施形態とは異なる積層構造であってももちろん構わない。そして、それぞれの図における各層の厚みの比は、概念的に示したものであり、実際の厚みの比を示しているわけではない。 Hereinafter, specific embodiments will be described with reference to the drawings, taking a group III nitride semiconductor light emitting device as an example. However, the technique of this specification is not limited to these embodiments. Moreover, the laminated structure and electrode structure of each layer of the semiconductor light emitting element described later are examples. Of course, a laminated structure different from that of the embodiment may be used. The ratio of the thickness of each layer in each figure is conceptually shown, and does not indicate the actual thickness ratio.
（第１の実施形態）
１．半導体発光素子
本実施形態の発光素子１００の概略構成を図１に示す。発光素子１００は、フリップチップ型のIII 族窒化物半導体発光素子である。
(First embodiment)
1. Semiconductor Light Emitting Element FIG. 1 shows a schematic configuration of the light emitting element 100 of the present embodiment. The light emitting device 100 is a flip-chip group III nitride semiconductor light emitting device.
図１に示すように、発光素子１００は、基板１１０と、下地層１２０と、ｎ型半導体層１３０と、発光層１４０と、ｐ型半導体層１５０と、透明電極ＴＥ１と、ｐコンタクト電極Ｐ１と、第１のｐ配線電極Ｐ２と、第２のｐ配線電極Ｐ３と、ｐパッド電極ＰＡと、ｎコンタクト電極Ｎ１と、ｎ配線電極Ｎ２と、ｎパッド電極ＮＡと、第１の分布ブラッグ反射膜ＤＢＲ１と、絶縁膜Ｉ１と、第２の分布ブラッグ反射膜ＤＢＲ２と、を有する。 As shown in FIG. 1, the light emitting device 100 includes a substrate 110, an underlayer 120, an n-type semiconductor layer 130, a light emitting layer 140, a p-type semiconductor layer 150, a transparent electrode TE1, and a p-contact electrode P1. The first p wiring electrode P2, the second p wiring electrode P3, the p pad electrode PA, the n contact electrode N1, the n wiring electrode N2, the n pad electrode NA, and the first distributed Bragg reflection film DBR1, insulating film I1, and second distributed Bragg reflection film DBR2 are included.
基板１１０は、第１面１１０ａと第２面１１０ｂとを有する。第１面１１０ａは、半導体層を形成するための主面である。第２面１１０ｂは、発光素子１００から外部に光を取り出すための光取り出し面である。基板１１０の第１面１１０ａは、凹凸形状部１１１を有する。凹凸形状部１１１の上には、半導体層が形成されている。第２面１１０ｂにも凹凸形状が形成されていてもよい。 The substrate 110 has a first surface 110a and a second surface 110b. The first surface 110a is a main surface for forming a semiconductor layer. The second surface 110b is a light extraction surface for extracting light from the light emitting element 100 to the outside. The first surface 110 a of the substrate 110 has an uneven portion 111. A semiconductor layer is formed on the uneven portion 111. Concave and convex shapes may also be formed on the second surface 110b.
下地層１２０は、基板１１０の第１面１１０ａの凹凸形状部１１１の上に形成された半導体層である。下地層１２０は、例えば、ｉ−ＧａＮである。下地層１２０は、基板１１０の凹凸形状部１１１の上のバッファ層を含んでもよい。また、下地層１２０は、平坦な表面を有する。しかし、下地層１２０は、凹凸のある表面を有していてもよい。 The underlayer 120 is a semiconductor layer formed on the concavo-convex shape portion 111 of the first surface 110 a of the substrate 110. The underlayer 120 is, for example, i-GaN. The foundation layer 120 may include a buffer layer on the concave and convex portion 111 of the substrate 110. In addition, the foundation layer 120 has a flat surface. However, the foundation layer 120 may have an uneven surface.
ｎ型半導体層１３０は、第１導電型の第１半導体層である。ｎ型半導体層１３０は、基板１１０の凹凸形状部１１１より上層に配置されている。ｎ型半導体層１３０は、例えば、ｎ型コンタクト層と、ｎ側静電耐圧層と、ｎ側超格子層と、を含む。ｎ型コンタクト層は、ｎ電極のｎコンタクト電極Ｎ１と接触している層である。ｎ型半導体層１３０は、上記以外の構造であってもよい。例えば、ノンドープの半導体層を含んでもよい。 The n-type semiconductor layer 130 is a first semiconductor layer of a first conductivity type. The n-type semiconductor layer 130 is disposed above the concavo-convex shape portion 111 of the substrate 110. The n-type semiconductor layer 130 includes, for example, an n-type contact layer, an n-side electrostatic withstand voltage layer, and an n-side superlattice layer. The n-type contact layer is a layer in contact with the n-contact electrode N1 of the n-electrode. The n-type semiconductor layer 130 may have a structure other than the above. For example, a non-doped semiconductor layer may be included.
発光層１４０は、正孔と電子とが再結合することにより発光する半導体層である。発光層１４０は、ｎ型半導体層１３０の上に形成されている。発光層１４０は、井戸層と障壁層とを有する。発光層１４０は、単一量子井戸構造または多重量子井戸構造である。 The light emitting layer 140 is a semiconductor layer that emits light by recombination of holes and electrons. The light emitting layer 140 is formed on the n-type semiconductor layer 130. The light emitting layer 140 has a well layer and a barrier layer. The light emitting layer 140 has a single quantum well structure or a multiple quantum well structure.
ｐ型半導体層１５０は、第２導電型の第２半導体層である。ｐ型半導体層１５０は、発光層１４０の上に形成されている。ｐ型半導体層１５０は、例えば、ｐ側超格子層と、ｐ型コンタクト層と、を含む。ｐ型コンタクト層は、ｐコンタクト電極Ｐ１と電気的に接続されている層である。ｐ型半導体層１５０は、上記以外の構造であってもよい。例えば、ノンドープの半導体層を含んでもよい。 The p-type semiconductor layer 150 is a second conductivity type second semiconductor layer. The p-type semiconductor layer 150 is formed on the light emitting layer 140. The p-type semiconductor layer 150 includes, for example, a p-side superlattice layer and a p-type contact layer. The p-type contact layer is a layer that is electrically connected to the p-contact electrode P1. The p-type semiconductor layer 150 may have a structure other than the above. For example, a non-doped semiconductor layer may be included.
透明電極ＴＥ１は、ｐ型半導体層１５０のｐ型コンタクト層の上に形成されている。透明電極ＴＥ１の材質は、ＩＺＯである。また、ＩＺＯの他に、ＩＴＯ、ＩＣＯ、ＺｎＯ、ＴｉＯ2 、ＮｂＴｉＯ2 、ＴａＴｉＯ2 等の透明な導電性酸化物を用いることができる。 The transparent electrode TE1 is formed on the p-type contact layer of the p-type semiconductor layer 150. The material of the transparent electrode TE1 is IZO. In addition to IZO, transparent conductive oxides such as ITO, ICO, ZnO, TiO 2 , NbTiO 2 , and TaTiO 2 can be used.
ｐコンタクト電極Ｐ１は、透明電極ＴＥ１の上に形成されている。ｐコンタクト電極Ｐ１は、ｐ電極の一部である。ｐコンタクト電極Ｐ１は、透明電極ＴＥ１を介してｐ型半導体層１５０のｐ型コンタクト層と電気的に接続されている。ｐコンタクト電極Ｐ１は、例えば、ＩＺＯ、Ｔａ、Ｔｉ、Ｐｔ、Ｎｉ、Ａｕ、Ａｇ、Ｃｏ、Ｉｎ等の金属を１層以上含む金属電極である。 The p contact electrode P1 is formed on the transparent electrode TE1. The p contact electrode P1 is a part of the p electrode. The p contact electrode P1 is electrically connected to the p type contact layer of the p type semiconductor layer 150 via the transparent electrode TE1. The p contact electrode P1 is a metal electrode including one or more layers of metals such as IZO, Ta, Ti, Pt, Ni, Au, Ag, Co, and In.
第１のｐ配線電極Ｐ２は、ｐコンタクト電極Ｐ１の上に形成されている。第１のｐ配線電極Ｐ２は、透明電極ＴＥ１等を介してｐ型半導体層１５０のｐ型コンタクト層と電気的に接続されている。第１のｐ配線電極Ｐ２は、例えば、Ｔａ、Ｔｉ、Ｐｔ、Ｎｉ、Ａｕ、Ａｇ、Ｃｏ、Ｉｎ等の金属を１層以上含む金属電極である。 The first p wiring electrode P2 is formed on the p contact electrode P1. The first p wiring electrode P2 is electrically connected to the p-type contact layer of the p-type semiconductor layer 150 via the transparent electrode TE1 and the like. The first p wiring electrode P2 is a metal electrode including one or more layers of metals such as Ta, Ti, Pt, Ni, Au, Ag, Co, and In.
第２のｐ配線電極Ｐ３は、第１のｐ配線電極Ｐ２の上に形成されている。第２のｐ配線電極Ｐ３は、透明電極ＴＥ１等を介してｐ型半導体層１５０のｐ型コンタクト層と電気的に接続されている。第２のｐ配線電極Ｐ３は、例えば、Ｔａ、Ｔｉ、Ｐｔ、Ｎｉ、Ａｕ、Ａｇ、Ｃｏ、Ｉｎ等の金属を１層以上含む金属電極である。 The second p wiring electrode P3 is formed on the first p wiring electrode P2. The second p-wiring electrode P3 is electrically connected to the p-type contact layer of the p-type semiconductor layer 150 through the transparent electrode TE1 and the like. The second p wiring electrode P3 is a metal electrode including one or more layers of metals such as Ta, Ti, Pt, Ni, Au, Ag, Co, and In.
ｐパッド電極ＰＡは、第２のｐ配線電極Ｐ３の上に形成されている。ｐパッド電極ＰＡは、透明電極ＴＥ１等を介してｐ型半導体層１５０のｐ型コンタクト層と電気的に接続されている。ｐパッド電極ＰＡは、例えば、Ｔｉ、Ｎｉ、Ｐｔ、Ａｕ、Ｓｎ、Ａｇ、Ｃｏ、Ｉｎ等の金属を１層以上含む金属電極である。 The p pad electrode PA is formed on the second p wiring electrode P3. The p pad electrode PA is electrically connected to the p type contact layer of the p type semiconductor layer 150 via the transparent electrode TE1 and the like. The p pad electrode PA is a metal electrode including one or more layers of metals such as Ti, Ni, Pt, Au, Sn, Ag, Co, and In.
ｎコンタクト電極Ｎ１は、ｎ型半導体層１３０の上に形成されている。ｎコンタクト電極Ｎ１は、ｎ電極の一部である。ｎコンタクト電極Ｎ１は、ｎ型半導体層１３０のｎ型コンタクト層と接触している。そのためもちろん、ｎコンタクト電極Ｎ１は、ｎ型半導体層１３０のｎ型コンタクト層と電気的に接続されている。また、ｎコンタクト電極Ｎ１は、絶縁膜Ｉ１を覆っている。つまり、ｎコンタクト電極Ｎ１は、ｎ型半導体層１３０のｎ型コンタクト層と、絶縁膜Ｉ１と、を覆っている。ｎコンタクト電極Ｎ１の積層構造については後述する。 The n contact electrode N1 is formed on the n-type semiconductor layer 130. The n contact electrode N1 is a part of the n electrode. The n contact electrode N 1 is in contact with the n type contact layer of the n type semiconductor layer 130. Therefore, of course, the n contact electrode N1 is electrically connected to the n type contact layer of the n type semiconductor layer 130. The n contact electrode N1 covers the insulating film I1. That is, the n contact electrode N1 covers the n type contact layer of the n type semiconductor layer 130 and the insulating film I1. The laminated structure of the n contact electrode N1 will be described later.
ｎ配線電極Ｎ２は、ｎコンタクト電極Ｎ１の上に形成されている。ｎ配線電極Ｎ２は、ｎコンタクト電極Ｎ１と接触している。そのため、ｎ配線電極Ｎ２は、ｎ型半導体層１３０のｎ型コンタクト層と電気的に接続されている。ｎ配線電極Ｎ２は、例えば、Ｔａ、Ｔｉ、Ｐｔ、Ｎｉ、Ａｕ、Ａｇ、Ｃｏ、Ｉｎ等の金属を１層以上含む金属電極である。 The n wiring electrode N2 is formed on the n contact electrode N1. The n wiring electrode N2 is in contact with the n contact electrode N1. Therefore, the n wiring electrode N2 is electrically connected to the n type contact layer of the n type semiconductor layer 130. The n wiring electrode N2 is a metal electrode including one or more layers of metals such as Ta, Ti, Pt, Ni, Au, Ag, Co, and In, for example.
ｎパッド電極ＮＡは、ｎ配線電極Ｎ２の上に形成されている。ｎパッド電極ＮＡは、ｎ配線電極Ｎ２と接触している。そのため、ｎパッド電極ＮＡは、ｎ型半導体層１３０のｎ型コンタクト層と電気的に接続されている。ｎパッド電極ＮＡは、例えば、Ｔｉ、Ｎｉ、Ｐｔ、Ａｕ、Ｓｎ、Ａｇ、Ｃｏ、Ｉｎ等の金属を１層以上含む金属電極である。 The n pad electrode NA is formed on the n wiring electrode N2. The n pad electrode NA is in contact with the n wiring electrode N2. Therefore, the n pad electrode NA is electrically connected to the n type contact layer of the n type semiconductor layer 130. The n pad electrode NA is a metal electrode including one or more layers of metals such as Ti, Ni, Pt, Au, Sn, Ag, Co, and In.
第１の分布ブラッグ反射膜ＤＢＲ１は、透明電極ＴＥ１とｐコンタクト電極Ｐ１との間の接触箇所と、ｎ型半導体層１５０とｎコンタクト電極Ｎ１との間の接触箇所と、を除いて、透明電極ＴＥ１および各半導体層を覆っている。具体的には、第１の分布ブラッグ反射膜ＤＢＲ１は、透明電極ＴＥ１の表面と、下地層１２０とｎ型半導体層１３０と発光層１４０とｐ型半導体層１５０との側面と、を覆っている。もちろん、上記以外の箇所を覆ってもよい。つまり、第１の分布ブラッグ反射膜ＤＢＲ１は、下地層１２０とｎ型半導体層１３０と発光層１４０とｐ型半導体層１５０との少なくとも一部を覆っている。 The first distributed Bragg reflection film DBR1 is a transparent electrode except for a contact location between the transparent electrode TE1 and the p-contact electrode P1 and a contact location between the n-type semiconductor layer 150 and the n-contact electrode N1. TE1 and each semiconductor layer are covered. Specifically, the first distributed Bragg reflection film DBR1 covers the surface of the transparent electrode TE1, and the side surfaces of the base layer 120, the n-type semiconductor layer 130, the light emitting layer 140, and the p-type semiconductor layer 150. . Of course, portions other than the above may be covered. That is, the first distributed Bragg reflection film DBR1 covers at least a part of the base layer 120, the n-type semiconductor layer 130, the light emitting layer 140, and the p-type semiconductor layer 150.
絶縁膜Ｉ１は、ｐコンタクト電極Ｐ１とｎコンタクト電極Ｎ１とを絶縁するためのものである。そのため、絶縁膜Ｉ１は、ｐコンタクト電極Ｐ１と第１のｐ配線電極Ｐ２との間の接触箇所と、ｎ型半導体層１５０とｎコンタクト電極Ｎ１との間の接触箇所と、を除いて、第１の分布ブラッグ反射膜ＤＢＲ１およびｐコンタクト電極Ｐ１を覆っている。つまり、絶縁膜Ｉ１は、下地層１２０とｎ型半導体層１３０と発光層１４０とｐ型半導体層１５０との少なくとも一部を覆っている。絶縁膜Ｉ１の材質は、例えばＳｉＯ2 である。もちろん、その他の絶縁性の材料であってもよい。 The insulating film I1 is for insulating the p contact electrode P1 and the n contact electrode N1. Therefore, the insulating film I1 is formed in the first portion except for the contact portion between the p contact electrode P1 and the first p wiring electrode P2 and the contact portion between the n-type semiconductor layer 150 and the n contact electrode N1. 1 distributed Bragg reflection film DBR1 and p contact electrode P1. That is, the insulating film I1 covers at least a part of the base layer 120, the n-type semiconductor layer 130, the light emitting layer 140, and the p-type semiconductor layer 150. The material of the insulating film I1 is, for example, SiO 2 . Of course, other insulating materials may be used.
第２の分布ブラッグ反射膜ＤＢＲ２は、第１のｐ配線電極Ｐ２および第２のｐ配線電極Ｐ３と、ｎ配線電極Ｎ２と、を絶縁するためのものである。そのため、第２の分布ブラッグ反射膜ＤＢＲ２は、第１の配線電極Ｐ２と第２の配線電極Ｐ３との間の接触箇所と、ｎコンタクト電極Ｎ１とｎ配線電極Ｎ２との間の接触箇所と、を除いて、絶縁膜Ｉ１と第１の配線電極Ｐ２とｎコンタクト電極Ｎ１とを覆っている。つまり、第２の分布ブラッグ反射膜ＤＢＲ２は、下地層１２０とｎ型半導体層１３０と発光層１４０とｐ型半導体層１５０との少なくとも一部を覆っている。 The second distributed Bragg reflection film DBR2 is for insulating the first p wiring electrode P2 and the second p wiring electrode P3 from the n wiring electrode N2. Therefore, the second distributed Bragg reflection film DBR2 includes a contact portion between the first wiring electrode P2 and the second wiring electrode P3, a contact portion between the n contact electrode N1 and the n wiring electrode N2, and Except for the insulating film I1, the first wiring electrode P2, and the n-contact electrode N1. That is, the second distributed Bragg reflective film DBR2 covers at least a part of the base layer 120, the n-type semiconductor layer 130, the light emitting layer 140, and the p-type semiconductor layer 150.
第１の分布ブラッグ反射膜ＤＢＲ１と、第２の分布ブラッグ反射膜ＤＢＲ２とは、もちろん、発光層１４０から発せられた光を反射する分布ブラッグ反射膜である。第１の分布ブラッグ反射膜ＤＢＲ１と、第２の分布ブラッグ反射膜ＤＢＲ２とは、例えば、ＳｉＯ2 とＴｉＯ2 とを繰り返し成膜した絶縁性多層膜である。材質は、上記以外のものであってもよい。 The first distributed Bragg reflective film DBR1 and the second distributed Bragg reflective film DBR2 are, of course, distributed Bragg reflective films that reflect the light emitted from the light emitting layer 140. The first distributed Bragg reflective film DBR1 and the second distributed Bragg reflective film DBR2 are, for example, insulating multilayer films in which SiO 2 and TiO 2 are repeatedly formed. The material may be other than the above.
２．ｎコンタクト電極およびその周辺の構造
図２は、ｎコンタクト電極Ｎ１およびその周辺の構造を示す図（その１）である。図２に示すように、ｎコンタクト電極Ｎ１は、ｎ型半導体層１３０のｎ型コンタクト層１３１の上に形成されている。ｎコンタクト電極Ｎ１は、ｎ型半導体層１３０のｎ型コンタクト層１３１から順に形成されたＴｉ層Ｎ１ａ、Ａｌ層Ｎ１ｂ、Ａｇ層Ｎ１ｃを有している。また、Ａｇ層Ｎ１ｃの上には、Ｔａ層Ｎ１ｄが形成されている。Ｔａ層Ｎ１ｄの上には、ｎ配線電極Ｎ２が形成されている。
2. n Contact Electrode and its Surrounding Structure FIG. 2 is a diagram (part 1) showing the n contact electrode N1 and its surrounding structure. As shown in FIG. 2, the n contact electrode N <b> 1 is formed on the n type contact layer 131 of the n type semiconductor layer 130. The n contact electrode N1 has a Ti layer N1a, an Al layer N1b, and an Ag layer N1c formed in order from the n type contact layer 131 of the n type semiconductor layer 130. A Ta layer N1d is formed on the Ag layer N1c. An n wiring electrode N2 is formed on the Ta layer N1d.
Ｔｉ層の膜厚は、２Å以上１５Å以下である。好ましくは、Ｔｉ層の膜厚は、３Å以上１０Å以下である。Ａｌ層の膜厚は、５Å以上３０Å以下である。好ましくは、Ａｌ層の膜厚は、１０Å以上２０Å以下である。 The thickness of the Ti layer is 2 mm or more and 15 mm or less. Preferably, the thickness of the Ti layer is 3 mm or more and 10 mm or less. The thickness of the Al layer is 5 to 30 mm. Preferably, the thickness of the Al layer is 10 to 20 mm.
図３は、ｎコンタクト電極Ｎ１およびその周辺の構造を示す図（その２）である。図３に示すように、Ｔｉ層Ｎ１ａは、ｎ型コンタクト層１３１の上に島状に形成されている。つまり、Ｔｉ層Ｎ１ａは、ｎ型コンタクト層１３１の上に散布状態で配置されている。Ｔｉ層Ｎ１ａは、ｎ型半導体層１３０の表面に偶然付着したＴｉ原子を核にして成長する。Ｔｉ層Ｎ１ａは十分に薄い。そのため、極めて薄い領域では、Ｔｉ層Ｎ１ａが完全に層状にはならないと考えられる。Ａｌ層Ｎ１ｂも同様である。このように、Ｔｉ層Ｎ１ａおよびＡｌ層Ｎ１ｂは、島状に形成されていると考えられる。 FIG. 3 is a diagram (part 2) illustrating the structure of the n-contact electrode N1 and its periphery. As shown in FIG. 3, the Ti layer N <b> 1 a is formed in an island shape on the n-type contact layer 131. That is, the Ti layer N1a is disposed in a dispersed state on the n-type contact layer 131. The Ti layer N1a grows using Ti atoms that accidentally adhere to the surface of the n-type semiconductor layer 130 as nuclei. The Ti layer N1a is sufficiently thin. Therefore, it is considered that the Ti layer N1a is not completely layered in an extremely thin region. The same applies to the Al layer N1b. Thus, the Ti layer N1a and the Al layer N1b are considered to be formed in an island shape.
ここで、Ｔｉ層Ｎ１ａおよびＡｌ層Ｎ１ｂの膜厚とは、５０ｎｍの膜厚で成膜する時間から成膜速度（ｎｍ／ｓｅｃ）を算出し、成膜速度と成膜時間との積により算出した厚さである。 Here, the film thicknesses of the Ti layer N1a and the Al layer N1b are calculated from the product of the film formation speed and the film formation time by calculating the film formation speed (nm / sec) from the film formation time of 50 nm. Thickness.
３．ｎコンタクト電極の効果
図３に示すように、この薄いＡｌ層Ｎ１ｂが、島状のＴｉ層Ｎ１ａを覆うと考えられる。そして、Ａｇ層Ｎ１ｃがＴｉ層Ｎ１ａおよびＡｌ層Ｎ１ｂを覆うと考えられる。Ａｇ層Ｎ１ｃは、加熱時に粒になる。Ａｌ層Ｎ１ｂは、加熱時に溶融して粒になっているＡｇ層Ｎ１ｃの隙間を好適に埋めると考えられる。
3. Effect of n-Contact Electrode As shown in FIG. 3, this thin Al layer N1b is considered to cover the island-shaped Ti layer N1a. And it is thought that Ag layer N1c covers Ti layer N1a and Al layer N1b. The Ag layer N1c becomes grains when heated. It is considered that the Al layer N1b suitably fills the gaps in the Ag layer N1c that is melted and granulated during heating.
このように、島状のＴｉ層Ｎ１ａがｎ型コンタクト層１３１の上に分散して配置されており、Ａｌ層Ｎ１ｂがＴｉ層Ｎ１ａを起点にして島状に積層され、そのＡｌ層Ｎ１ｂをＡｇ層Ｎ１ｃが覆っている。そのため、ｎコンタクト電極Ｎ１は、ｎ型コンタクト層１３１に対して高い密着性を備えるとともに十分に低い接触抵抗を有している。また、Ｔｉ層Ｎ１ａおよびＡｌ層Ｎ１ｂが十分に薄いため、これらの層では光がほとんど吸収されない。光は、反射率の高いＡｇ層Ｎ１ｃにより反射される。ただし、発光層１４０の発光波長は、Ａｇに吸収されにくい波長であるとよい。例えば、３５０ｎｍ以上である。 In this way, the island-like Ti layer N1a is dispersed and arranged on the n-type contact layer 131, the Al layer N1b is laminated in an island shape starting from the Ti layer N1a, and the Al layer N1b is Ag. Layer N1c covers it. Therefore, the n contact electrode N1 has a high adhesion to the n-type contact layer 131 and a sufficiently low contact resistance. Further, since the Ti layer N1a and the Al layer N1b are sufficiently thin, light is hardly absorbed in these layers. The light is reflected by the Ag layer N1c having a high reflectance. However, the emission wavelength of the light emitting layer 140 may be a wavelength that is not easily absorbed by Ag. For example, it is 350 nm or more.
Ｔｉ層Ｎ１ａがｎ型コンタクト層１３１に島状に堆積し、Ａｌ層Ｎ１ｂがＴｉ層Ｎ１ａとＡｇ層Ｎ１ｃとの間の隙間を好適に埋めると考えられる。そのため、ｎ型コンタクト層１３１とｎコンタクト電極Ｎ１との間の密着性は高く、接触抵抗は低い。 It is considered that the Ti layer N1a is deposited in an island shape on the n-type contact layer 131, and the Al layer N1b suitably fills the gap between the Ti layer N1a and the Ag layer N1c. Therefore, the adhesion between the n-type contact layer 131 and the n-contact electrode N1 is high, and the contact resistance is low.
そして、Ｔｉ層Ｎ１ａおよびＡｌ層Ｎ１ｂが島状に配置されているため、光はこれらの層がないところを透過しやすい。また、Ｔｉ層Ｎ１ａおよびＡｌ層Ｎ１ｂの膜厚が十分に薄いため、光はこれらの層があるところであっても透過しやすいと考えられる。そして、Ｔｉ層Ｎ１ａおよびＡｌ層Ｎ１ｂを透過してきた光は、Ａｇ層Ｎ１ｃにより好適に反射される。ｎコンタクト電極Ｎ１が島状で薄いＴ１層Ｎ１ａ、Ａｌ層Ｎ１ｂと、Ａｇ層Ｎ１ｃと、を有するため、この発光素子１００は、高い密着性と低い接触抵抗と、高い反射率とを備える。 And since Ti layer N1a and Al layer N1b are arrange | positioned at island shape, light tends to permeate | transmit the place which does not have these layers. Further, since the Ti layer N1a and the Al layer N1b are sufficiently thin, it is considered that light is easily transmitted even if these layers are present. And the light which permeate | transmitted Ti layer N1a and Al layer N1b is suitably reflected by Ag layer N1c. Since the n-contact electrode N1 has an island-like thin T1 layer N1a, Al layer N1b, and Ag layer N1c, the light emitting element 100 has high adhesion, low contact resistance, and high reflectance.
４．半導体発光素子の製造方法
成膜に用いるキャリアガスとして、水素（Ｈ2 ）もしくは窒素（Ｎ2 ）もしくは水素と窒素との混合気体（Ｈ2 ＋Ｎ2 ）が挙げられる。後述する各工程において、特に言及がない場合には、これらのいずれを用いてもよい。窒素源として、アンモニアガス（ＮＨ3 ）を用いる。Ｇａ源として、トリメチルガリウム（Ｇａ（ＣＨ3 ）3 ：「ＴＭＧ」）を用いる。Ａｌ源として、トリメチルアルミニウム（Ａｌ（ＣＨ3 ）3 ：「ＴＭＡ」）を用いる。Ｉｎ源として、トリメチルインジウム（Ｉｎ（ＣＨ3 ）3 ：「ＴＭＩ」）を用いる。ｎ型ドーパントガスとして、シラン（ＳｉＨ4 ）を用いる。ｐ型ドーパントガスとして、ビス（シクロペンタジエニル）マグネシウム（Ｍｇ（Ｃ5 Ｈ5 ）2 ）を用いる。
4). Manufacturing Method of Semiconductor Light Emitting Element As a carrier gas used for film formation, hydrogen (H 2 ), nitrogen (N 2 ), or a mixed gas of hydrogen and nitrogen (H 2 + N 2 ) can be given. Any of these may be used in each step described later unless otherwise specified. Ammonia gas (NH 3 ) is used as a nitrogen source. Trimethylgallium (Ga (CH 3 ) 3 : “TMG”) is used as the Ga source. Trimethylaluminum (Al (CH 3 ) 3 : “TMA”) is used as the Al source. Trimethylindium (In (CH 3 ) 3 : “TMI”) is used as the In source. Silane (SiH 4 ) is used as the n-type dopant gas. Bis (cyclopentadienyl) magnesium (Mg (C 5 H 5 ) 2 ) is used as the p-type dopant gas.
４−１．基板準備工程
まず、基板１１０を準備する。基板１１０は、第１面１１０ａと第２面１１０ｂとを有する。基板１１０の第１面１１０ａには、凹凸形状部１１１が形成されている。そして、例えば、ＭＯＣＶＤ炉のチャンバーの内部のサセプターに基板１１０を配置する。
4-1. Substrate preparation process First, the substrate 110 is prepared. The substrate 110 has a first surface 110a and a second surface 110b. An uneven portion 111 is formed on the first surface 110 a of the substrate 110. Then, for example, the substrate 110 is placed on the susceptor inside the chamber of the MOCVD furnace.
４−２．基板洗浄工程
次に、基板温度を１０００℃以上に加熱する。そして、水素ガスをチャンバーの内部に供給する。これにより、基板１１０の第１面１１０ａは洗浄されるとともに還元される。
4-2. Next, the substrate temperature is heated to 1000 ° C. or higher. Then, hydrogen gas is supplied into the chamber. As a result, the first surface 110a of the substrate 110 is cleaned and reduced.
４−３．下地層形成工程
次に、基板１１０の第１面１１０ａの上にバッファ層を形成する。そして、そのバッファ層の上に下地層１２０を形成する。下地層１２０は、基板１１０の凹凸形状部１１１を埋める。下地層１２０の表面は比較的平坦である。バッファ層は、例えば、低温ＡｌＮ層または低温ＧａＮ層である。下地層１２０は、例えば、ｉ−ＧａＮ層である。上記は例示であり、これ以外であってもよい。
4-3. Next, a buffer layer is formed on the first surface 110 a of the substrate 110. Then, the base layer 120 is formed on the buffer layer. The underlayer 120 fills the uneven shape portion 111 of the substrate 110. The surface of the foundation layer 120 is relatively flat. The buffer layer is, for example, a low temperature AlN layer or a low temperature GaN layer. The foundation layer 120 is, for example, an i-GaN layer. The above is an example, and other than this may be used.
４−４．ｎ型半導体層形成工程
次に、下地層１２０の上にｎ型半導体層１３０を形成する。つまり、基板１１０の凹凸形状部１１１の上層にｎ型半導体層１３０を形成する。例えば、下地層１２０の上から、ｎ型コンタクト層、ｎ側静電耐圧層、ｎ側超格子層の順で半導体層を形成する。このときの基板温度は、９００℃以上１２００℃以下の範囲内である。
4-4. Step of forming n-type semiconductor layer Next, the n-type semiconductor layer 130 is formed on the base layer 120. That is, the n-type semiconductor layer 130 is formed on the uneven portion 111 of the substrate 110. For example, the semiconductor layers are formed in order of the n-type contact layer, the n-side electrostatic withstand voltage layer, and the n-side superlattice layer from above the base layer 120. The substrate temperature at this time is in the range of 900 ° C. or higher and 1200 ° C. or lower.
４−５．発光層形成工程
次に、ｎ型半導体層１３０の上に発光層１４０を形成する。その際に、障壁層と井戸層とを交互に積層する。基板温度は、９００℃以上１２００℃以下の範囲内である。
4-5. Next, the light emitting layer 140 is formed on the n-type semiconductor layer 130. At that time, barrier layers and well layers are alternately stacked. The substrate temperature is in the range of 900 ° C. or higher and 1200 ° C. or lower.
４−６．ｐ型半導体層形成工程
次に、発光層１４０の上にｐ型半導体層１５０を形成する。例えば、発光層１４０から、ｐ側超格子層、ｐ型コンタクト層の順で半導体層を形成する。このときの基板温度は、８００℃以上１２００℃以下の範囲内である。
4-6. Next, a p-type semiconductor layer 150 is formed on the light emitting layer 140. For example, the semiconductor layers are formed in the order of the light emitting layer 140, the p-side superlattice layer, and the p-type contact layer. The substrate temperature at this time is in the range of 800 ° C. or higher and 1200 ° C. or lower.
４−７．透明電極形成工程
次に、ｐ型半導体層１５０の上に透明電極ＴＥ１を形成する。具体的には、ｐ型半導体層１５０のｐ型コンタクト層の上に透明電極ＴＥ１を形成する。その際、スパッタリング技術を用いてもよいし、蒸着技術を用いてもよい。
4-7. Transparent Electrode Formation Step Next, the transparent electrode TE1 is formed on the p-type semiconductor layer 150. Specifically, the transparent electrode TE1 is formed on the p-type contact layer of the p-type semiconductor layer 150. At that time, a sputtering technique or a vapor deposition technique may be used.
４−８．凹部形成工程
次に、ｎ型半導体層１３０のｎ型コンタクト層の一部を露出させる。この露出箇所は、ｎコンタクト電極Ｎ１を形成するためのものである。
4-8. Next, a part of the n-type contact layer of the n-type semiconductor layer 130 is exposed. This exposed portion is for forming the n-contact electrode N1.
４−９．第１の分布ブラッグ反射膜形成工程
次に、透明電極ＴＥ１の上に第１の分布ブラッグ反射膜ＤＢＲ１を形成する。その際、スパッタリング技術を用いてもよいし、蒸着技術を用いてもよい。
4-9. First Distributed Bragg Reflective Film Forming Step Next, a first distributed Bragg reflective film DBR1 is formed on the transparent electrode TE1. At that time, a sputtering technique or a vapor deposition technique may be used.
４−１０．ｐコンタクト電極形成工程
次に、透明電極ＴＥ１の上にｐコンタクト電極Ｐ１を形成する。この段階では、透明電極ＴＥ１の表面を第１の分布ブラッグ反射膜ＤＢＲ１が覆っている。そのため、マスクを用いたエッチング等により、ｐコンタクト電極Ｐ１の形成領域に凹部を形成する。そして、透明電極ＴＥ１の一部を露出させる。そして、透明電極ＴＥ１の露出箇所の上にｐコンタクト電極Ｐ１を形成する。
4-10. Next, the p contact electrode P1 is formed on the transparent electrode TE1. At this stage, the surface of the transparent electrode TE1 is covered with the first distributed Bragg reflection film DBR1. Therefore, a recess is formed in the formation region of the p contact electrode P1 by etching using a mask. Then, a part of the transparent electrode TE1 is exposed. Then, the p-contact electrode P1 is formed on the exposed portion of the transparent electrode TE1.
４−１１．絶縁膜形成工程
次に、ｐコンタクト電極Ｐ１の上に絶縁膜Ｉ１を形成する。その際、スパッタリング技術を用いてもよいし、蒸着技術を用いてもよい。
4-11. Insulating Film Formation Step Next, an insulating film I1 is formed on the p contact electrode P1. At that time, a sputtering technique or a vapor deposition technique may be used.
４−１２．ｎコンタクト電極形成工程
次に、ｎ型半導体層１３０の上にｎコンタクト電極Ｎ１を形成する。この段階では、第１の分布ブラッグ反射膜ＤＢＲ１および絶縁膜Ｉ１が、ｎ型半導体層１３０のｎ型コンタクト層の表面を覆っている。そこで、マスクを用いたエッチング等により、第１の分布ブラッグ反射膜ＤＢＲ１の一部および絶縁膜Ｉ１の一部を除去する。これにより、ｎ型半導体層１３０のｎ型コンタクト層を露出させる。そして、ｎ型半導体層１３０のｎ型コンタクト層の上にｎコンタクト電極Ｎ１を形成する。具体的にはＴｉ層Ｎ１ａ、Ａｌ層Ｎ１ｂ、Ａｇ層Ｎ１ｃ、Ｔａ層Ｎ１ｄをこの順序で形成する。その際、Ｔｉ層およびＡｌ層Ｎ１ｂについては、島状に形成する。その際にＲＦスパッタリングを用いるとよい。密着性の観点から、ＲＦスパッタリングのほうが、ＤＣスパッタリングよりも好ましい。
4-12. Next, an n-contact electrode N1 is formed on the n-type semiconductor layer 130. At this stage, the first distributed Bragg reflection film DBR1 and the insulating film I1 cover the surface of the n-type contact layer of the n-type semiconductor layer 130. Therefore, a part of the first distributed Bragg reflection film DBR1 and a part of the insulating film I1 are removed by etching using a mask. As a result, the n-type contact layer of the n-type semiconductor layer 130 is exposed. Then, an n-contact electrode N1 is formed on the n-type contact layer of the n-type semiconductor layer 130. Specifically, a Ti layer N1a, an Al layer N1b, an Ag layer N1c, and a Ta layer N1d are formed in this order. At that time, the Ti layer and the Al layer N1b are formed in an island shape. In that case, RF sputtering may be used. From the viewpoint of adhesion, RF sputtering is preferable to DC sputtering.
４−１３．第１の配線電極形成工程
次に、ｐコンタクト電極Ｐ１の上に第１のｐ配線電極Ｐ２を形成する。そのために、絶縁膜Ｉ１の一部を除去して、ｐコンタクト電極Ｐ１を露出させる。上記のｎコンタクト電極形成工程の際に、第１のｐ配線電極Ｐ２の形成領域における絶縁膜Ｉ１を除去してもよい。そして、露出させたｐコンタクト電極Ｐ１の上に第１のｐ配線電極Ｐ２を形成する。
4-13. First Wiring Electrode Formation Step Next, a first p wiring electrode P2 is formed on the p contact electrode P1. For this purpose, a part of the insulating film I1 is removed to expose the p-contact electrode P1. In the n contact electrode formation step, the insulating film I1 in the formation region of the first p wiring electrode P2 may be removed. Then, a first p wiring electrode P2 is formed on the exposed p contact electrode P1.
４−１４．素子区画工程（凹凸形状部露出工程）
次に、基板１１０の上の半導体層をチップサイズに区画する。そのために、エッチング技術等を用いるとよい。そして、下地層１２０とｎ型半導体層１３０と発光層１４０とｐ型半導体層１５０の一部を除去して基板１１０の凹凸形状部１１１を露出させる。
4-14. Element partitioning process (uneven shape part exposing process)
Next, the semiconductor layer on the substrate 110 is partitioned into chip sizes. Therefore, an etching technique or the like is preferably used. Then, the underlying layer 120, the n-type semiconductor layer 130, the light emitting layer 140, and the p-type semiconductor layer 150 are partially removed to expose the uneven portion 111 of the substrate 110.
４−１５．第２の分布ブラッグ反射膜形成工程
次に、ｎコンタクト電極Ｎ１および第１のｐ配線電極Ｐ２の上に第２の分布ブラッグ反射膜ＤＢＲ２を形成する。その際、スパッタリング技術を用いてもよいし、蒸着技術を用いてもよい。この工程では、下地層１２０とｎ型半導体層１３０と発光層１４０とｐ型半導体層１５０との少なくとも一部を覆う第２の分布ブラッグ反射膜ＤＢＲ２を形成する。
4-15. Second Distributed Bragg Reflective Film Formation Step Next, a second distributed Bragg reflective film DBR2 is formed on the n contact electrode N1 and the first p wiring electrode P2. At that time, a sputtering technique or a vapor deposition technique may be used. In this step, a second distributed Bragg reflection film DBR2 that covers at least part of the base layer 120, the n-type semiconductor layer 130, the light emitting layer 140, and the p-type semiconductor layer 150 is formed.
４−１６．第２の配線電極形成工程
次に、第１のｐ配線電極Ｐ２の上に第２のｐ配線電極Ｐ３を形成する。また、ｎコンタクト電極Ｎ１の上にｎ配線電極Ｎ２を形成する。そのために、マスクを用いたエッチング等により、第２の分布ブラッグ反射膜ＤＢＲ２の一部を除去して、第１のｐ配線電極Ｐ２およびｎコンタクト電極Ｎ１を露出させる。そして、第１のｐ配線電極Ｐ２の上に第２のｐ配線電極Ｐ３を形成する。また、ｎコンタクト電極Ｎ１の上にｎ配線電極Ｎ２を形成する。
4-16. Second Wiring Electrode Formation Step Next, a second p wiring electrode P3 is formed on the first p wiring electrode P2. Further, an n wiring electrode N2 is formed on the n contact electrode N1. Therefore, a part of the second distributed Bragg reflection film DBR2 is removed by etching using a mask or the like, and the first p-wiring electrode P2 and the n-contact electrode N1 are exposed. Then, a second p wiring electrode P3 is formed on the first p wiring electrode P2. Further, an n wiring electrode N2 is formed on the n contact electrode N1.
４−１７．パッド電極形成工程
次に、第２のｐ配線電極Ｐ３の上にｐパッド電極ＰＡを形成する。また、ｎ配線電極Ｎ２の上にｎパッド電極ＮＡを形成する。
4-17. Next, a p-pad electrode PA is formed on the second p-wiring electrode P3. Further, an n pad electrode NA is formed on the n wiring electrode N2.
４−１８．その他の工程
また、上記の工程の他、熱処理工程等、その他の工程を実施してもよい。例えば、ｎコンタクト電極形成工程の後に、２００℃以上４００℃以下の加熱工程を実施してもよい。これにより、ｎコンタクト電極の反射率およびコンタクト抵抗についてより良好な状態を保持することができる。以上により、図１の発光素子１００が製造される。
4-18. Other Steps In addition to the above steps, other steps such as a heat treatment step may be performed. For example, a heating step of 200 ° C. or higher and 400 ° C. or lower may be performed after the n contact electrode forming step. As a result, a better state of the reflectance and contact resistance of the n-contact electrode can be maintained. Thus, the light emitting device 100 of FIG. 1 is manufactured.
５．変形例
５−１．Ａｇ層の上層
本実施形態では、Ａｇ層Ｎ１ｃの上にＴａ層Ｎ１ｄがある。しかし、Ｔａ層Ｎ１ｄはその他の材質であってもよい。Ｔａ層Ｎ１ｄの代わりに複数層を設けてもよい。また、場合によっては、Ｔａ層を省略してもよい。
5). Modified example 5-1. In the present embodiment, there is a Ta layer N1d on the Ag layer N1c. However, the Ta layer N1d may be made of other materials. A plurality of layers may be provided instead of the Ta layer N1d. In some cases, the Ta layer may be omitted.
５−２．絶縁性多層膜
本実施形態の発光素子１００は、第１の分布ブラッグ反射膜ＤＢＲ１、絶縁膜Ｉ１、第２の分布ブラッグ反射膜ＤＢＲ２の３層を有する。しかし、これらの絶縁層を適宜入れ替えてもよい。分布ブラッグ反射膜を適宜配置してもよい。
5-2. Insulating Multilayer Film The light emitting device 100 of the present embodiment has three layers of a first distributed Bragg reflective film DBR1, an insulating film I1, and a second distributed Bragg reflective film DBR2. However, these insulating layers may be appropriately replaced. A distributed Bragg reflection film may be appropriately disposed.
５−３．積層構造
下地層１２０を形成することなく、基板１１０の凹凸形状部１１１の上に第１導電型のｎ型半導体層１３０を直接形成してもよい。この場合であっても、基板１１０と発光層１４０との間に第１導電型のｎ型半導体層１３０が位置することに変わりない。
5-3. Laminated Structure The first conductivity type n-type semiconductor layer 130 may be formed directly on the concavo-convex shape portion 111 of the substrate 110 without forming the base layer 120. Even in this case, the n-type semiconductor layer 130 of the first conductivity type is still located between the substrate 110 and the light emitting layer 140.
５−５．組み合わせ
上記の変形例を自由に組み合わせてもよい。
5-5. Combination The above modification examples may be freely combined.
１．Ｔｉ層の膜厚と反射率
Ｔｉ層の膜厚と反射率との関係についてシミュレーションを行った。ｎコンタクト電極Ｎ１の積層構造は、ｎ型コンタクト層１３１の側からＴｉ、Ａｌ、Ａｇ、Ｔａである。Ａｌ層の膜厚は１５Åである。Ａｇ層の膜厚は２０００Åである。Ｔａ層の膜厚は７００Åである。これらの条件下でＴｉ層の膜厚を変えて反射率を計算した。なお、ＲＥＦは、２０ÅのＴｉ層、２０００ÅのＡｌ層、７００ÅのＴａ層をｎ型コンタクト層１３１の側から積層した場合の反射率を示す。
1. The thickness of the Ti layer and the reflectance The simulation was performed on the relationship between the thickness of the Ti layer and the reflectance. The laminated structure of the n contact electrode N1 is Ti, Al, Ag, Ta from the n-type contact layer 131 side. The thickness of the Al layer is 15 mm. The thickness of the Ag layer is 2000 mm. The thickness of the Ta layer is 700 mm. The reflectance was calculated by changing the thickness of the Ti layer under these conditions. Note that REF indicates the reflectance when a 20 Ｔｉ Ti layer, a 2000 Ａｌ Al layer, and a 700 Ｔａ Ta layer are stacked from the n-type contact layer 131 side.
図４はＴｉ層の膜厚と反射率との関係を示すグラフである。図４の横軸は光の波長である。図４の縦軸はｎコンタクト電極Ｎ１の反射率である。図４に示すように、３５０ｎｍ以上の波長領域では、Ｔｉ層の膜厚が０Åのとき、反射率が最も高い。そして、Ｔｉ層の膜厚が大きくなるにつれて、反射率が減少する。したがって、ｎコンタクト電極Ｎ１とｎ型コンタクト層１３１との間の密着性を考慮すると、Ｔｉ層の膜厚は、３Å以上１０Å以下である。Ｔｉ層がないと、ｎコンタクト電極Ｎ１をｎ型コンタクト層１３１の上に形成することは困難である。 FIG. 4 is a graph showing the relationship between the thickness of the Ti layer and the reflectance. The horizontal axis of FIG. 4 is the wavelength of light. The vertical axis in FIG. 4 is the reflectance of the n-contact electrode N1. As shown in FIG. 4, in the wavelength region of 350 nm or more, the reflectance is highest when the thickness of the Ti layer is 0 mm. As the thickness of the Ti layer increases, the reflectance decreases. Therefore, considering the adhesion between the n-contact electrode N1 and the n-type contact layer 131, the thickness of the Ti layer is 3 mm or more and 10 mm or less. Without the Ti layer, it is difficult to form the n-contact electrode N1 on the n-type contact layer 131.
２．Ａｌ層の膜厚と反射率
Ａｌ層の膜厚と反射率との関係についてシミュレーションを行った。ｎコンタクト電極Ｎ１の積層構造は、ｎ型コンタクト層１３１の側からＴｉ、Ａｌ、Ａｇ、Ｔａである。Ｔｉ層の膜厚は５Åである。Ａｇ層の膜厚は２０００Åである。Ｔａ層の膜厚は７００Åである。これらの条件下でＡｌ層の膜厚を変えて反射率を計算した。なお、ＲＥＦは、２０ÅのＴｉ層、２０００ÅのＡｌ層、７００ÅのＴａ層をｎ型コンタクト層１３１の側から積層した場合の反射率を示す。
2. The thickness of the Al layer and the reflectance The simulation was performed on the relationship between the thickness of the Al layer and the reflectance. The laminated structure of the n contact electrode N1 is Ti, Al, Ag, Ta from the n-type contact layer 131 side. The thickness of the Ti layer is 5 mm. The thickness of the Ag layer is 2000 mm. The thickness of the Ta layer is 700 mm. The reflectance was calculated by changing the thickness of the Al layer under these conditions. Note that REF indicates the reflectance when a 20 Ｔｉ Ti layer, a 2000 Ａｌ Al layer, and a 700 Ｔａ Ta layer are stacked from the n-type contact layer 131 side.
図５はＡｌ層の膜厚と反射率との関係を示すグラフである。図５の横軸は光の波長である。図５の縦軸はｎコンタクト電極Ｎ１の反射率である。図５に示すように、３５０ｎｍ以上の波長領域では、Ａｌ層の膜厚が０Åのとき、反射率が最も高い。そして、Ａｌ層の膜厚が大きくなるにつれて、反射率が減少する。したがって、ｎコンタクト電極Ｎ１とｎ型コンタクト層１３１との間の密着性を考慮すると、Ａｌ層の膜厚は、５Å以上３０Å以下である。Ａｌ層がないと、ｎコンタクト電極Ｎ１をｎ型コンタクト層１３１の上に形成することは困難である。 FIG. 5 is a graph showing the relationship between the thickness of the Al layer and the reflectance. The horizontal axis of FIG. 5 is the wavelength of light. The vertical axis in FIG. 5 represents the reflectance of the n-contact electrode N1. As shown in FIG. 5, in the wavelength region of 350 nm or more, the reflectance is highest when the thickness of the Al layer is 0 mm. And as the film thickness of the Al layer increases, the reflectance decreases. Therefore, considering the adhesion between the n-contact electrode N1 and the n-type contact layer 131, the thickness of the Al layer is not less than 5 mm and not more than 30 mm. Without the Al layer, it is difficult to form the n-contact electrode N1 on the n-type contact layer 131.
３．Ｔｉ層の膜厚とＡｌ層の膜厚とその他の物理量
図６は、Ｔｉ層の膜厚とＡｌ層の膜厚との組み合わせとその他の物理量との関係をまとめた表である。ここでは、剥離強度、反射率、接触抵抗（コンタクト抵抗）を測定した。剥離強度はテープ試験により実施した。すなわち、絶縁膜と同じＳｉＯ2 板の上にテープを貼った後にそのテープを剥がすことにより、剥離強度を測定した。反射率を評価するために前述のシミュレーション結果から波長４５０ｎｍと５６０ｎｍとの結果を抽出した。また、該当する電極構造を有するチップを製作し、接触抵抗を測定した。
3. FIG. 6 is a table summarizing the relationship between the combination of the thickness of the Ti layer and the thickness of the Al layer, and other physical quantities. Here, peel strength, reflectance, and contact resistance (contact resistance) were measured. The peel strength was measured by a tape test. That is, the peel strength was measured by applying a tape on the same SiO 2 plate as the insulating film and then removing the tape. In order to evaluate the reflectance, results of wavelengths of 450 nm and 560 nm were extracted from the above simulation results. Further, a chip having the corresponding electrode structure was manufactured, and the contact resistance was measured.
図６の各欄は、上から順に剥離強度、波長４５０ｎｍの反射率、波長５６０ｎｍの反射率、接触抵抗である。 Each column in FIG. 6 is, in order from the top, peel strength, reflectance at a wavelength of 450 nm, reflectance at a wavelength of 560 nm, and contact resistance.
その結果、Ｔｉ層の膜厚は、２Å以上１５Å以下であるとよい。好ましくは、Ｔｉ層の膜厚は、３Å以上１０Å以下である。Ａｌ層の膜厚は、５Å以上３０Å以下であるとよい。好ましくは、Ａｌ層の膜厚は、１０Å以上２０Å以下である。 As a result, the thickness of the Ti layer is preferably 2 to 15 mm. Preferably, the thickness of the Ti layer is 3 mm or more and 10 mm or less. The film thickness of the Al layer is preferably 5 to 30 mm. Preferably, the thickness of the Al layer is 10 to 20 mm.
Ａ．付記
第１の態様におけるIII 族窒化物半導体発光素子は、ｎ型半導体層と、ｎ型半導体層の上の発光層と、発光層の上のｐ型半導体層と、ｎ型半導体層と電気的に接続されているｎ電極と、ｐ型半導体層と電気的に接続されているｐ電極と、ｎ型半導体層と発光層とｐ型半導体層との少なくとも一部を覆う絶縁膜と、を有する。このIII 族窒化物半導体発光素子はフリップチップである。ｎ型半導体層は、ｎ電極と接触するｎ型コンタクト層を有する。ｎ電極は、ｎ型コンタクト層と接触するｎコンタクト電極を有する。ｎコンタクト電極は、絶縁膜を覆うとともに、ｎ型コンタクト層から順に形成されたＴｉ層、Ａｌ層、Ａｇ層を有する。Ｔｉ層の膜厚は、２Å以上１５Å以下である。Ａｌ層の膜厚は、５Å以上３０Å以下である。
A. Appendix The Group III nitride semiconductor light-emitting device according to the first aspect includes an n-type semiconductor layer, a light-emitting layer on the n-type semiconductor layer, a p-type semiconductor layer on the light-emitting layer, and an n-type semiconductor layer. An n-electrode connected to the p-type semiconductor layer, a p-electrode electrically connected to the p-type semiconductor layer, and an insulating film covering at least part of the n-type semiconductor layer, the light emitting layer, and the p-type semiconductor layer. . This group III nitride semiconductor light emitting device is a flip chip. The n-type semiconductor layer has an n-type contact layer that contacts the n-electrode. The n electrode has an n contact electrode in contact with the n type contact layer. The n contact electrode covers the insulating film and includes a Ti layer, an Al layer, and an Ag layer formed in order from the n-type contact layer. The thickness of the Ti layer is 2 mm or more and 15 mm or less. The thickness of the Al layer is 5 to 30 mm.
第２の態様におけるIII 族窒化物半導体発光素子は、Ｔｉ層の膜厚は、３Å以上１０Å以下である。Ａｌ層の膜厚は、１０Å以上２０Å以下である。 In the group III nitride semiconductor light-emitting device according to the second aspect, the thickness of the Ti layer is 3 mm or more and 10 mm or less. The film thickness of the Al layer is 10 to 20 inches.
１００…発光素子
１１０…基板
１１０ａ…第１面
１１０ｂ…第２面
１１１…凹凸形状部
１２０…下地層
１３０…ｎ型半導体層
１４０…発光層
１５０…ｐ型半導体層
ＴＥ１…透明電極
ＤＢＲ１…第１の分布ブラッグ反射膜
Ｉ１…絶縁膜
ＤＢＲ３…第３の分布ブラッグ反射膜
Ｎ１…ｎコンタクト電極
Ｎ１ａ…Ｔｉ層
Ｎ１ｂ…Ａｌ層
Ｎ１ｃ…Ａｇ層
Ｎ２…ｎ配線電極
ＮＡ…ｎパッド電極
Ｐ１…ｐコンタクト電極
Ｐ２…第１のｐ配線電極
Ｐ３…第２のｐ配線電極
ＰＡ…ｐパッド電極
DESCRIPTION OF SYMBOLS 100 ... Light emitting element 110 ... Board | substrate 110a ... 1st surface 110b ... 2nd surface 111 ... Uneven shape part 120 ... Base layer 130 ... N-type semiconductor layer 140 ... Light-emitting layer 150 ... P-type semiconductor layer TE1 ... Transparent electrode DBR1 ... 1st Distributed Bragg reflective film I1 ... insulating film DBR3 ... third distributed Bragg reflective film N1 ... n contact electrode N1a ... Ti layer N1b ... Al layer N1c ... Ag layer N2 ... n wiring electrode NA ... n pad electrode P1 ... p contact electrode P2 ... 1st p wiring electrode P3 ... 2nd p wiring electrode PA ... p pad electrode
Claims (2)
前記ｎ型半導体層の上の発光層と、
前記発光層の上のｐ型半導体層と、
前記ｎ型半導体層と電気的に接続されているｎ電極と、
前記ｐ型半導体層と電気的に接続されているｐ電極と、
前記ｎ型半導体層と前記発光層と前記ｐ型半導体層との少なくとも一部を覆う絶縁膜と、
を有するIII 族窒化物半導体発光素子において、
前記III 族窒化物半導体発光素子はフリップチップであり、
前記ｎ型半導体層は、前記ｎ電極と接触するｎ型コンタクト層を有し、
前記ｎ電極は、前記ｎ型コンタクト層と接触するｎコンタクト電極を有し、
前記ｎコンタクト電極は、
前記絶縁膜を覆うとともに、
前記ｎ型コンタクト層から順に形成されたＴｉ層、Ａｌ層、Ａｇ層を有し、
前記Ｔｉ層の膜厚は、
２Å以上１５Å以下であり、
前記Ａｌ層の膜厚は、
５Å以上３０Å以下であること
を特徴とするIII 族窒化物半導体発光素子。 an n-type semiconductor layer;
A light emitting layer on the n-type semiconductor layer;
A p-type semiconductor layer on the light emitting layer;
An n-electrode electrically connected to the n-type semiconductor layer;
A p-electrode electrically connected to the p-type semiconductor layer;
An insulating film covering at least a part of the n-type semiconductor layer, the light emitting layer, and the p-type semiconductor layer;
In a group III nitride semiconductor light emitting device having:
The group III nitride semiconductor light emitting device is a flip chip,
The n-type semiconductor layer has an n-type contact layer in contact with the n-electrode,
The n-electrode has an n-contact electrode in contact with the n-type contact layer;
The n-contact electrode is
Covering the insulating film,
Ti layer, Al layer, Ag layer formed in order from the n-type contact layer,
The thickness of the Ti layer is
2cm or more and 15cm or less,
The film thickness of the Al layer is
A Group III nitride semiconductor light emitting device having a thickness of 5 to 30 mm.
前記Ｔｉ層の膜厚は、
３Å以上１０Å以下であり、
前記Ａｌ層の膜厚は、
１０Å以上２０Å以下であること
を特徴とするIII 族窒化物半導体発光素子。 The group III nitride semiconductor light-emitting device according to claim 1,
The thickness of the Ti layer is
3 to 10 mm,
The film thickness of the Al layer is
A group III nitride semiconductor light emitting device having a thickness of 10 to 20 mm.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018016814A JP2019134119A (en) | 2018-02-01 | 2018-02-01 | Group-iii nitride semiconductor light-emitting element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018016814A JP2019134119A (en) | 2018-02-01 | 2018-02-01 | Group-iii nitride semiconductor light-emitting element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2019134119A true JP2019134119A (en) | 2019-08-08 |
Family
ID=67547612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018016814A Pending JP2019134119A (en) | 2018-02-01 | 2018-02-01 | Group-iii nitride semiconductor light-emitting element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2019134119A (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11274562A (en) * | 1998-03-25 | 1999-10-08 | Toshiba Corp | Gallium nitride compound semiconductor light emitting element and manufacture thereof |
| WO2012137462A1 (en) * | 2011-04-08 | 2012-10-11 | パナソニック株式会社 | Nitride semiconductor element and method for producing same |
| JP2016225609A (en) * | 2015-05-28 | 2016-12-28 | 日亜化学工業株式会社 | Light emitting device and manufacturing method therefor |
| JP2017216280A (en) * | 2016-05-30 | 2017-12-07 | 豊田合成株式会社 | Group iii nitride semiconductor light-emitting device and method for manufacturing the same |
-
2018
- 2018-02-01 JP JP2018016814A patent/JP2019134119A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11274562A (en) * | 1998-03-25 | 1999-10-08 | Toshiba Corp | Gallium nitride compound semiconductor light emitting element and manufacture thereof |
| WO2012137462A1 (en) * | 2011-04-08 | 2012-10-11 | パナソニック株式会社 | Nitride semiconductor element and method for producing same |
| JP2016225609A (en) * | 2015-05-28 | 2016-12-28 | 日亜化学工業株式会社 | Light emitting device and manufacturing method therefor |
| JP2017216280A (en) * | 2016-05-30 | 2017-12-07 | 豊田合成株式会社 | Group iii nitride semiconductor light-emitting device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10804451B2 (en) | Semiconductor light-emitting device and production method therefor | |
| JP5732140B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
| US9099627B2 (en) | Method for producing group III nitride semiconductor light-emitting device | |
| CN1905225B (en) | Nitride-based compound semiconductor light emitting device and method of fabricating the same | |
| US9577156B2 (en) | Group III nitride semiconductor light-emitting device and production method therefor | |
| JP5541261B2 (en) | Group III nitride semiconductor light emitting device | |
| WO2016125344A1 (en) | Light emitting diode | |
| JP5276959B2 (en) | LIGHT EMITTING DIODE, ITS MANUFACTURING METHOD, AND LAMP | |
| US8466481B2 (en) | Semiconductor light-emitting device | |
| KR20110016399A (en) | Semiconductor light emitting device and method for manufacturing the same | |
| US8673677B2 (en) | Method for producing group III nitride semiconductor light emitting element | |
| JP4951443B2 (en) | Manufacturing method of light emitting diode | |
| CN105122477A (en) | Semiconductor light emitting element and method for manufacturing same | |
| US8735924B2 (en) | Group III nitride semiconductor light-emitting device | |
| WO2014109137A1 (en) | Light emitting element and method for manufacturing same | |
| KR20160117178A (en) | Semiconductor light emitting element | |
| JP2019134119A (en) | Group-iii nitride semiconductor light-emitting element | |
| JP2017059629A (en) | Light-emitting unit | |
| JP2018113363A (en) | Light-emitting element | |
| KR20120078902A (en) | Light emitting device | |
| KR101125459B1 (en) | Light emitting device and method for fabricating the same | |
| JP2015198124A (en) | semiconductor light-emitting element | |
| KR20120044724A (en) | Light emitting device and method for fabricating the same | |
| KR20120044725A (en) | Method of manufacturing light emitting device | |
| KR20120017935A (en) | Light emitting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200304 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210330 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20211012 |