JP2019110214A - Capacitor module - Google Patents

Capacitor module Download PDF

Info

Publication number
JP2019110214A
JP2019110214A JP2017242291A JP2017242291A JP2019110214A JP 2019110214 A JP2019110214 A JP 2019110214A JP 2017242291 A JP2017242291 A JP 2017242291A JP 2017242291 A JP2017242291 A JP 2017242291A JP 2019110214 A JP2019110214 A JP 2019110214A
Authority
JP
Japan
Prior art keywords
capacitor
pattern
ceramic
capacitor module
vapor deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017242291A
Other languages
Japanese (ja)
Inventor
孝博 濟藤
Takahiro Saito
孝博 濟藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2017242291A priority Critical patent/JP2019110214A/en
Publication of JP2019110214A publication Critical patent/JP2019110214A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

To provide a capacitor module that maintains a function as the capacitor module and that can continue use even when any of ceramic capacitors may be broken.SOLUTION: A capacitor module comprises: an insulation substrate 11 on which a first metal evaporation pattern 21 and a second metal evaporation pattern 22 are formed; and a plurality of ceramic capacitors 12 in which one external electrode 34 is connected to the first metal evaporation pattern 21 and other external electrode 35 is connected to the second metal evaporation pattern 22, and the capacitor module comprises: parallel patterns 21a, 22a in which the first metal evaporation pattern 21 and the second metal evaporation pattern 22 are arranged in parallel to each other; a plurality of serial patterns 21b, 22b that respectively extend from the parallel patterns 21a, 22a; and a plurality of capacitor arrangement patterns 21c, 22c which extend from the serial pattern 21b, 22b and in which the external electrodes 34, 35 of the ceramic capacitor are arranged.SELECTED DRAWING: Figure 1

Description

本発明は、セラミックコンデンサを絶縁基板に配置したコンデンサモジュールに関する。   The present invention relates to a capacitor module in which a ceramic capacitor is disposed on an insulating substrate.

この種のコンデンサモジュールとして、複数のセラミックコンデンサと絶縁基板とを有し、セラミックコンデンサが絶縁基板に形成されたランドに導電接続されたものが開示されている(特許文献1参照)。このコンデンサモジュールにおいては、複数のセラミックコンデンサが絶縁基板のランドに並列に配置されている。   As this type of capacitor module, one having a plurality of ceramic capacitors and an insulating substrate, and in which the ceramic capacitors are conductively connected to lands formed on the insulating substrate is disclosed (see Patent Document 1). In this capacitor module, a plurality of ceramic capacitors are arranged in parallel on the lands of the insulating substrate.

特開2002−232110号公報JP 2002-232110 A

しかしながら、特許文献1に記載のコンデンサモジュールは、複数のセラミックコンデンサが絶縁基板のランドに並列に配置されているので、いずれかのセラミックコンデンサ内の導体間を隔離している絶縁体が破壊され、絶縁状態が保てなくなった場合に問題がある。このセラミックコンデンサのいわゆる絶縁破壊モードが、導体間を短絡させるショート破壊のときは、コンデンサモジュール全体を短絡させてしまうことになり、コンデンサモジュールの全容量が失われてしまうことになる。その結果、コンデンサモジュールの使用を継続することができないという問題がある。   However, in the capacitor module described in Patent Document 1, since the plurality of ceramic capacitors are arranged in parallel to the lands of the insulating substrate, the insulator separating the conductors in any of the ceramic capacitors is broken, There is a problem if the insulation can not be maintained. When the so-called dielectric breakdown mode of this ceramic capacitor is a short circuit that shorts between the conductors, the entire capacitor module is shorted, and the entire capacity of the capacitor module is lost. As a result, there is a problem that the use of the capacitor module can not be continued.

本発明は、このような問題を解決するためになされたもので、いずれかのセラミックコンデンサが破壊されてもコンデンサモジュールとしての機能が維持され、使用を継続することができるコンデンサモジュールを提供することを課題とする。   The present invention was made to solve such a problem, and provides a capacitor module that can maintain its function as a capacitor module and can be used even if any ceramic capacitor is destroyed. As an issue.

本発明に係るコンデンサモジュールは、第1の金属蒸着パターンと第2の金属蒸着パターンとが形成された絶縁基板と、前記第1の金属蒸着パターンに一方の電極が接続され、前記第2の金属蒸着パターンに他方の電極が接続された複数のセラミックコンデンサとを有し、前記第1の金属蒸着パターンおよび前記第2の金属蒸着パターンが、互いに並列に配置される並列パターンと、前記並列パターンからそれぞれ延びる複数の直列パターンと、前記直列パターンから延びるとともに前記セラミックコンデンサの前記電極が配置される複数のコンデンサ配置パターンと、を有することを特徴とする。   In the capacitor module according to the present invention, an insulating substrate on which a first metal deposition pattern and a second metal deposition pattern are formed, and one electrode connected to the first metal deposition pattern, the second metal And a parallel pattern in which the first metal vapor deposition pattern and the second metal vapor deposition pattern are disposed in parallel with each other, and a plurality of ceramic capacitors in which the other electrode is connected to the vapor deposition pattern, and A plurality of series patterns extending respectively, and a plurality of capacitor arrangement patterns extending from the series pattern and in which the electrodes of the ceramic capacitor are arranged are characterized.

本発明に係るコンデンサモジュールは、複数のセラミックコンデンサが、第1の金属蒸着パターンおよび第2の金属蒸着パターンの並列パターンと、並列パターンからそれぞれ延びた複数の直列パターンと、直列パターンから延びた複数のコンデンサ配置パターンに接続されている。これらのセラミックコンデンサは、電気的機能としては互いに並列に接続されている。そして、いずれかのセラミックコンデンサが破壊され、短絡が生じたときに、破壊されたセラミックコンデンサを接続しているコンデンサ配置パターンの一部が蒸散し電気的接続が遮断される。この構成により、いずれかのセラミックコンデンサが破壊され短絡が生じても、破壊されたセラミックコンデンサのみが機能せず、他のセラミックコンデンサは機能が維持されることになる。その結果、コンデンサモジュールの使用が継続される。   In the capacitor module according to the present invention, the plurality of ceramic capacitors includes the parallel pattern of the first metal vapor deposition pattern and the second metal vapor deposition pattern, the plurality of serial patterns respectively extending from the parallel pattern, and the plurality of ceramic capacitors extending from the serial pattern Connected to the capacitor arrangement pattern of These ceramic capacitors are electrically connected in parallel with one another. Then, when any of the ceramic capacitors is broken and a short circuit occurs, a part of the capacitor arrangement pattern connecting the broken ceramic capacitors is evaporated and the electrical connection is cut off. With this configuration, even if one of the ceramic capacitors is broken and a short circuit occurs, only the broken ceramic capacitor does not function, and the other ceramic capacitors maintain the function. As a result, the use of the capacitor module is continued.

本発明によれば、いずれかのセラミックコンデンサが破壊されてもコンデンサモジュールとしての機能が維持され、使用を継続することができるコンデンサモジュールを提供することができる。   According to the present invention, it is possible to provide a capacitor module which can maintain its function as a capacitor module even if any ceramic capacitor is broken and can be used continuously.

本発明の実施形態に係るコンデンサモジュールの斜視図。FIG. 1 is a perspective view of a capacitor module according to an embodiment of the present invention. 本発明の実施形態に係るコンデンサモジュールを構成する絶縁基板の斜視図。The perspective view of the insulating substrate which constitutes the capacitor module concerning the embodiment of the present invention. 本発明の実施形態に係るコンデンサモジュールを構成するセラミックコンデンサの図であり、図3(a)は、セラミックコンデンサの斜視図を示し、図3(b)は、セラミックコンデンサの断面図を示す。It is a figure of the ceramic capacitor which comprises the capacitor | condenser module which concerns on embodiment of this invention, FIG. 3 (a) shows the perspective view of a ceramic capacitor, FIG.3 (b) shows sectional drawing of a ceramic capacitor. 本発明の実施形態に係るコンデンサモジュールの斜視図であり、一部のセラミックコンデンサがショート破壊した状態を示す。It is a perspective view of a capacitor module concerning an embodiment of the present invention, and shows the state where a part of ceramic capacitors broke short. 本発明の実施形態に係るコンデンサモジュールの体格を説明する説明図。Explanatory drawing explaining the physique of the capacitor | condenser module which concerns on embodiment of this invention.

本発明に係るコンデンサモジュールを適用した実施形態に係るコンデンサモジュール10について図面を参照して説明する。   A capacitor module 10 according to an embodiment to which a capacitor module according to the present invention is applied will be described with reference to the drawings.

実施形態に係るコンデンサモジュール10は、図1に示すように、絶縁基板11と、9個のセラミックコンデンサ12とにより構成されている。   As shown in FIG. 1, the capacitor module 10 according to the embodiment is configured of an insulating substrate 11 and nine ceramic capacitors 12.

絶縁基板11は、図2に示すように、縦L1(mm)、横L2(mm)、厚みt(mm)の平板状に形成されており、電気的な絶縁性および熱伝導性の良好な基板、例えば、窒化アルミニウム(AlN)などのセラミックス基板やガラス繊維(Glass Fiber)の布を重ねたものにエポキシ樹脂(EP)を含浸したガラスエポキシ基板などの基板からなる。L1、L2、tおよび基板の材料は、コンデンサモジュール10の構造、大きさ、セラミックコンデンサ12の配置などの設定諸元や実験値などのデータに基づいて適宜選択される。   As shown in FIG. 2, the insulating substrate 11 is formed into a flat plate having a length L1 (mm), a width L2 (mm) and a thickness t (mm), and has good electrical insulation and thermal conductivity. The substrate is, for example, a ceramic substrate such as aluminum nitride (AlN) or a substrate such as a glass epoxy substrate impregnated with an epoxy resin (EP) on which a cloth of glass fibers is stacked. The materials of L1, L2, and t and the substrate are appropriately selected based on the data such as the configuration and size of the capacitor module 10, the setting conditions of the arrangement of the ceramic capacitor 12, and the experimental values.

絶縁基板11は、上面11aに、第1の金属蒸着パターン21と、第2の金属蒸着パターン22とが形成されている。第1の金属蒸着パターン21は、第2の金属蒸着パターン22と並列に配置された並列パターン21aと、並列パターン21aからそれぞれ延びる3個の直列パターン21bと、各直列パターン21bから延びるとともに、セラミックコンデンサ12の後述する外部電極34が配置される9個のコンデンサ配置パターン21cとを有している。   The insulating substrate 11 has a top surface 11 a on which a first metal vapor deposition pattern 21 and a second metal vapor deposition pattern 22 are formed. The first metal vapor deposition pattern 21 includes a parallel pattern 21 a disposed in parallel to the second metal vapor deposition pattern 22, three serial patterns 21 b extending from the parallel pattern 21 a, and the respective serial patterns 21 b. It has nine capacitor arrangement patterns 21 c on which an external electrode 34 described later of the capacitor 12 is arranged.

第1の金属蒸着パターン21は、高真空中で蒸着材料を加熱し気化、昇華させ気体分子となった蒸着材料を絶縁基板11に衝突付着させる真空蒸着により形成された蒸着薄膜からなる。蒸着材料は、アルミニウム(Al)や亜鉛(Zn)などの良好な耐電圧特性を有する金属材料からなる。   The first metal vapor deposition pattern 21 is formed of a vapor deposition thin film formed by vacuum vapor deposition in which the vapor deposition material which has become gas molecules by heating, vaporizing and subliming the vapor deposition material in high vacuum is made to collide and adhere to the insulating substrate 11. The deposition material is made of a metal material having good withstand voltage characteristics such as aluminum (Al) or zinc (Zn).

具体的には、第1の金属蒸着パターン21は、幅が0.3mm程度で形成され、均一な厚みを有する薄い膜やフィルム状物質の電気抵抗を表す量からなる表面抵抗率、いわゆるシート抵抗(Ω)が10Ω程度で形成されている。この厚みおよびシート抵抗は、セラミックコンデンサ12がショート破壊により短絡した際に流れる流入電流(A)により、第1の金属蒸着パターン21の一部が蒸散するように設定されている。   Specifically, the first metal vapor deposition pattern 21 is formed to have a width of about 0.3 mm, and has a surface resistivity that is an amount that represents the electrical resistance of a thin film or a film-like substance having a uniform thickness, so-called sheet resistance (Ω) is formed at about 10 Ω. The thickness and the sheet resistance are set such that a part of the first metal vapor deposition pattern 21 is evaporated by the inflow current (A) which flows when the ceramic capacitor 12 is short-circuited due to a short circuit failure.

第2の金属蒸着パターン22は、第1の金属蒸着パターン21と並列に配置された並列パターン22aと、並列パターン22aからそれぞれ延びる3個の直列パターン22bと、各直列パターン22bから延びるとともに、セラミックコンデンサ12の後述する外部電極35が配置される9個のコンデンサ配置パターン22cとを有している。第2の金属蒸着パターン22も、第1の金属蒸着パターン21と同様の蒸着薄膜からなり、第1の金属蒸着パターン21と同様の厚みおよびシート抵抗で形成されている。   The second metal vapor deposition pattern 22 includes a parallel pattern 22a disposed in parallel with the first metal vapor deposition pattern 21, three serial patterns 22b extending respectively from the parallel pattern 22a, and a ceramic which extends from each serial pattern 22b. The capacitor 12 has nine capacitor layout patterns 22c on which an external electrode 35 described later of the capacitor 12 is disposed. The second metal vapor deposition pattern 22 is also made of a vapor deposition thin film similar to the first metal vapor deposition pattern 21, and is formed with the same thickness and sheet resistance as the first metal vapor deposition pattern 21.

コンデンサモジュール10は、図1に示すように、第1の金属蒸着パターン21の9個のコンデンサ配置パターン21cに9個のセラミックコンデンサ12の外部電極34が接続され、第2の金属蒸着パターン22の9個のコンデンサ配置パターン22cに9個のセラミックコンデンサ12の外部電極35が接続されている。   In the capacitor module 10, as shown in FIG. 1, the external electrodes 34 of nine ceramic capacitors 12 are connected to nine capacitor layout patterns 21 c of the first metal deposition pattern 21, and the second metal deposition pattern 22 is obtained. The external electrodes 35 of the nine ceramic capacitors 12 are connected to the nine capacitor layout patterns 22c.

したがって、9個のセラミックコンデンサ12は、第1の金属蒸着パターン21および第2の金属蒸着パターン22との間で電気的にはすべて並列に接続されている。この構成により、いずれかのセラミックコンデンサ12がショート破壊により短絡しても、第1の金属蒸着パターン21のコンデンサ配置パターン21cまたは第2の金属蒸着パターン22のコンデンサ配置パターン22cが蒸散することで、他のセラミックコンデンサ12の機能は失われず、コンデンサモジュール10としての使用が継続される。   Therefore, the nine ceramic capacitors 12 are all electrically connected in parallel between the first metal deposition pattern 21 and the second metal deposition pattern 22. With this configuration, even if any of the ceramic capacitors 12 is short-circuited due to a short circuit, the capacitor arrangement pattern 21c of the first metal deposition pattern 21 or the capacitor arrangement pattern 22c of the second metal deposition pattern 22 evaporates, The functions of the other ceramic capacitors 12 are not lost, and the use as the capacitor module 10 is continued.

セラミックコンデンサ12は、図3(a)、図3(b)に示すように、複数のセラミック誘電体31と、複数の内部電極32、33と、外部電極34、35とにより構成されている。複数のセラミック誘電体31と複数の内部電極32、33とは交互に積層されている。セラミック誘電体31は、チタン酸バリウム(BaTiO:BTO)などの誘電率の高い材料を使った高誘電率系で構成されている。各内部電極32は、外部電極34にそれぞれ接続されており、各内部電極33は、外部電極35にそれぞれ接続されている。 As shown in FIGS. 3A and 3B, the ceramic capacitor 12 is composed of a plurality of ceramic dielectrics 31, a plurality of internal electrodes 32, 33, and an external electrode 34, 35. The plurality of ceramic dielectrics 31 and the plurality of internal electrodes 32, 33 are alternately stacked. The ceramic dielectric 31 is constituted by a high dielectric constant system using a material having a high dielectric constant such as barium titanate (BaTiO 3 : BTO). Each internal electrode 32 is connected to the external electrode 34, and each internal electrode 33 is connected to the external electrode 35.

外部電極34は、銅(Cu)などの導電性の高い金属材料で形成されており、表面にはニッケル(Ni)や錫(Sn)などのメッキ処理が施されている。外部電極34は、第1の金属蒸着パターン21におけるコンデンサ配置パターン21cに半田付けなどの接合手段により電気的に接続されるよう構成されている。外部電極35も、外部電極34と同様に形成されており、第2の金属蒸着パターン22におけるコンデンサ配置パターン22cに半田付けなどの接合手段により電気的に接続されるよう構成されている。   The external electrode 34 is formed of a highly conductive metal material such as copper (Cu), and the surface thereof is plated with nickel (Ni), tin (Sn) or the like. The external electrode 34 is configured to be electrically connected to the capacitor disposition pattern 21 c in the first metal vapor deposition pattern 21 by bonding means such as soldering. The external electrode 35 is also formed in the same manner as the external electrode 34, and is configured to be electrically connected to the capacitor disposition pattern 22c in the second metal vapor deposition pattern 22 by bonding means such as soldering.

セラミックコンデンサ12は、具体的には、必要最低限の耐電圧(V)が確保されるよう600V以上の耐電圧を有している。また、好ましい静電容量(μF)は、0.5μF以下になるよう構成されている。静電容量は、コンデンサモジュール10の一部のセラミックコンデンサ12が絶縁破壊されても許容可能な容量の変動の範囲内になるよう各セラミックコンデンサ12の容量が設定される。   Specifically, the ceramic capacitor 12 has a withstand voltage of 600 V or more so as to secure a necessary minimum withstand voltage (V). Further, the preferable capacitance (μF) is configured to be 0.5 μF or less. The capacitance of each ceramic capacitor 12 is set such that the capacitance is within the range of allowable variation in capacity even if the ceramic capacitor 12 of a part of the capacitor module 10 is broken down.

以下、本実施形態に係るコンデンサモジュール10の効果について説明する。   Hereinafter, the effects of the capacitor module 10 according to the present embodiment will be described.

本実施形態に係るコンデンサモジュール10は、絶縁基板11に形成された第1の金属蒸着パターン21および第2の金属蒸着パターン22が、互いに並列に配置される並列パターン21a、22aと、複数の直列パターン21b、22bと、セラミックコンデンサの外部電極34、35が配置される複数のコンデンサ配置パターン21c、22cとを有している。したがって、実施形態の9個のセラミックコンデンサ12は、第1の金属蒸着パターン21および第2の金属蒸着パターン22との間で電気的にはすべて並列に接続されている。   In the capacitor module 10 according to the present embodiment, the first metal vapor deposition pattern 21 and the second metal vapor deposition pattern 22 formed on the insulating substrate 11 are parallel patterns 21 a and 22 a arranged in parallel with each other, and a plurality of series. It has patterns 21 b and 22 b and a plurality of capacitor layout patterns 21 c and 22 c on which the external electrodes 34 and 35 of the ceramic capacitor are disposed. Therefore, the nine ceramic capacitors 12 of the embodiment are all electrically connected in parallel between the first metal vapor deposition pattern 21 and the second metal vapor deposition pattern 22.

この構成により、いずれかのセラミックコンデンサ12がショート破壊により短絡しても、その短絡したセラミックコンデンサ12に接続されている第1の金属蒸着パターン21のコンデンサ配置パターン21cまたは第2の金属蒸着パターン22のコンデンサ配置パターン22cが蒸散することで、他のセラミックコンデンサ12の機能は失われず、コンデンサモジュール10としての使用を継続することができるという効果が得られる。   With this configuration, even if any of the ceramic capacitors 12 is short-circuited due to a short circuit breakdown, the capacitor layout pattern 21c of the first metal deposition pattern 21 connected to the shorted ceramic capacitor 12 or the second metal deposition pattern 22 By evaporating the capacitor arrangement pattern 22c, the function of the other ceramic capacitors 12 is not lost, and the effect that the use as the capacitor module 10 can be continued can be obtained.

本実施形態に係るコンデンサモジュール10におけるセラミックコンデンサ12の配置に対して、複数のセラミックコンデンサを電気的に直列に接続し、いずれかのセラミックコンデンサがショート破壊されたとき、コンデンサモジュール全体の短絡が起きないよう構成することができる。しかしながら、複数のセラミックコンデンサを直列に接続すると、静電容量を確保するのに必要な素子数が著しく増加してしまうため、コンデンサモジュールの体格が大きくなってしまうという問題がある。   A plurality of ceramic capacitors are electrically connected in series to the arrangement of the ceramic capacitors 12 in the capacitor module 10 according to the present embodiment, and when any of the ceramic capacitors is shorted, a short circuit occurs in the entire capacitor module. It can be configured not to. However, when a plurality of ceramic capacitors are connected in series, the number of elements required for securing the capacitance is significantly increased, and the size of the capacitor module is increased.

本実施形態に係るコンデンサモジュール10は、並列パターン21a、22aと、複数の直列パターン21b、22bと、複数のコンデンサ配置パターン21c、22cとを絶縁基板11に形成することにより、従来の問題を解消することができ、セラミックコンデンサの数が多くなっても、高い耐熱性を有し、コンデンサモジュールの体格を小型にすることができるという効果が得られる。   The capacitor module 10 according to the present embodiment solves the conventional problems by forming the parallel patterns 21a and 22a, the plurality of series patterns 21b and 22b, and the plurality of capacitor arrangement patterns 21c and 22c on the insulating substrate 11. Even if the number of ceramic capacitors is increased, it is possible to obtain the effect that the heat resistance is high and the size of the capacitor module can be reduced.

具体的には、図5に示すように、他の構造のコンデンサの体格と比較して著しく小型にすることができた。図5は、上段の横欄にコンデンサモジュールの静電容量(μF)を示し、左側の縦欄にコンデンサモジュールの構成を示している。   Specifically, as shown in FIG. 5, the size of the capacitor can be made significantly smaller than that of capacitors of other structures. FIG. 5 shows the capacitance (μF) of the capacitor module in the upper row, and the configuration of the capacitor module in the left column.

<現行フィルムコンデンサとの比較>
実施形態のセラミックコンデンサ12により構成されたコンデンサモジュール10は、現行フィルムコンデンサで構成されるコンデンサモジュールに対して、体格が50μFで56%小さくなり、100μFで46%小さくなり、500μFで26%小さくなり、1000μFで20%小さくなった。なお、比較対象の現行フィルムコンデンサは、誘電体フィルムがポリプロピレン(PP)で形成され、誘電率εが2.2、膜厚が2.3μmで構成され、コンデンサ素子の周りに耐湿目的の外装が5mmの厚みで被覆されている。
Comparison with current film capacitors
The capacitor module 10 configured with the ceramic capacitor 12 of the embodiment is 56% smaller at 50 μF, 46% smaller at 100 μF, and 26% smaller at 500 μF than the capacitor module configured with the current film capacitor. , Reduced by 20% at 1000 μF. The current film capacitor to be compared has a dielectric film made of polypropylene (PP), a dielectric constant ε of 2.2, a film thickness of 2.3 μm, and an exterior for moisture resistance around the capacitor element. It is coated with a thickness of 5 mm.

なお、実施形態に係るコンデンサモジュール10は、前述のように、第1の金属蒸着パターン21および第2の金属蒸着パターン22がアルミニウム(Al)からなり、セラミックコンデンサ12の近傍のアルミニウムパターンの幅が、0.3mm、シート抵抗が10Ωで形成されている。   In the capacitor module 10 according to the embodiment, as described above, the first metal vapor deposition pattern 21 and the second metal vapor deposition pattern 22 are made of aluminum (Al), and the width of the aluminum pattern in the vicinity of the ceramic capacitor 12 is , 0.3 mm, and the sheet resistance is 10 Ω.

<耐熱フィルムコンデンサとの比較>
実施形態のコンデンサモジュール10は、耐熱フィルムコンデンサで構成されるコンデンサモジュールに対して、体格が50μF、100μF、500μF、1000μFで、それぞれ著しく小さくなった。なお、耐熱フィルムコンデンサは、誘電体フィルムがポリフェニレンサルファイド(PPS)で形成され、誘電率εが3.0、膜厚が3.0μmで構成され、コンデンサ素子の周りに耐湿目的の外装が5mmの厚みで被覆されている。
Comparison with heat-resistant film capacitors
The capacitor module 10 according to the embodiment is significantly smaller in size than the capacitor module configured of the heat-resistant film capacitor with the sizes 50 μF, 100 μF, 500 μF, and 1000 μF, respectively. In the heat-resistant film capacitor, the dielectric film is made of polyphenylene sulfide (PPS), the dielectric constant ε is 3.0, the film thickness is 3.0 μm, and the exterior for moisture resistance is 5 mm around the capacitor element. It is covered with a thickness.

<セラミックコンデンサとの比較>
実施形態のコンデンサモジュール10は、セラミックコンデンサで構成されるコンデンサモジュールに対して、体格が50μF、100μF、500μF、1000μFで、それぞれ著しく小さくなった。
<Comparison with ceramic capacitors>
The capacitor module 10 according to the embodiment is significantly smaller in size than the capacitor module formed of a ceramic capacitor with 50 μF, 100 μF, 500 μF, and 1000 μF, respectively.

なお、セラミックコンデンサは、大きさがJIS規格の5750に相当し、6.0mm×5.0mm×5.0mmの立方体からなる。また、セラミックコンデンサは、耐電圧(V)が、630V、静電容量(μF)が負荷使用時で0.3μF、高誘電系セラミックコンデンサで構成され、2個の直列配置と必要数の並列配置がなされている。   The ceramic capacitor has a size of 5750 according to the JIS standard, and is a cube of 6.0 mm × 5.0 mm × 5.0 mm. The ceramic capacitor has a withstand voltage (V) of 630 V, an electrostatic capacity (μF) of 0.3 μF when using a load, and a high dielectric ceramic capacitor, and two series arrangement and necessary number of parallel arrangement Is being done.

以上、本発明の実施形態について詳述したが、本発明は、前記の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の精神を逸脱しない範囲で、種々の設計変更を行うことができるものである。   As mentioned above, although the embodiment of the present invention was explained in full detail, the present invention is not limited to the above-mentioned embodiment, and various designs are possible in the range which does not deviate from the spirit of the present invention described in the claim. It is possible to make changes.

10・・・コンデンサモジュール、11・・・絶縁基板、11a・・・上面、12・・・セラミックコンデンサ、21・・・第1の金属蒸着パターン、21a,22a・・・並列パターン、21b,22b・・・直列パターン、21c,22c・・・コンデンサ配置パターン、22・・・第2の金属蒸着パターン、31・・・セラミック誘電体、32,33・・・内部電極、34,35・・・外部電極 DESCRIPTION OF SYMBOLS 10 ... Capacitor module, 11 ... Insulating substrate, 11a ... Upper surface, 12 ... Ceramic capacitor, 21 ... 1st metal vapor deposition pattern, 21a, 22a ... Parallel pattern, 21b, 22b ... Series pattern, 21c, 22c ... Capacitor arrangement pattern, 22 ... Second metal deposition pattern, 31 ... Ceramic dielectric, 32, 33 ... Internal electrode, 34, 35 ... External electrode

Claims (1)

第1の金属蒸着パターンと第2の金属蒸着パターンとが形成された絶縁基板と、
前記第1の金属蒸着パターンに一方の電極が接続され、前記第2の金属蒸着パターンに他方の電極が接続された複数のセラミックコンデンサとを有し、
前記第1の金属蒸着パターンおよび前記第2の金属蒸着パターンが、互いに並列に配置された並列パターンと、前記並列パターンからそれぞれ延びた複数の直列パターンと、前記直列パターンから延びるとともに前記セラミックコンデンサの前記電極が配置された複数のコンデンサ配置パターンと、を有することを特徴とするコンデンサモジュール。
An insulating substrate on which a first metal deposition pattern and a second metal deposition pattern are formed;
A plurality of ceramic capacitors having one electrode connected to the first metal vapor deposition pattern and the other electrode connected to the second metal vapor deposition pattern;
The first metal vapor deposition pattern and the second metal vapor deposition pattern are parallel patterns arranged in parallel with each other, a plurality of series patterns extending respectively from the parallel patterns, and extending from the series patterns and the ceramic capacitor And a plurality of capacitor arrangement patterns in which the electrodes are arranged.
JP2017242291A 2017-12-19 2017-12-19 Capacitor module Pending JP2019110214A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017242291A JP2019110214A (en) 2017-12-19 2017-12-19 Capacitor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017242291A JP2019110214A (en) 2017-12-19 2017-12-19 Capacitor module

Publications (1)

Publication Number Publication Date
JP2019110214A true JP2019110214A (en) 2019-07-04

Family

ID=67180200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017242291A Pending JP2019110214A (en) 2017-12-19 2017-12-19 Capacitor module

Country Status (1)

Country Link
JP (1) JP2019110214A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019145771A (en) * 2018-02-22 2019-08-29 サムソン エレクトロ−メカニックス カンパニーリミテッド. Electronic component

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019145771A (en) * 2018-02-22 2019-08-29 サムソン エレクトロ−メカニックス カンパニーリミテッド. Electronic component
JP7159776B2 (en) 2018-02-22 2022-10-25 サムソン エレクトロ-メカニックス カンパニーリミテッド. electronic components

Similar Documents

Publication Publication Date Title
US7420795B2 (en) Multilayer capacitor
US9240281B2 (en) Multilayer ceramic capacitor and board for mounting the same
US9281126B2 (en) Multilayer ceramic capacitor and board for mounting the same
US7859820B2 (en) Multilayer capacitor with capacitor element body having laminated insulator layers
KR101963283B1 (en) Capacitor Component
US10128048B2 (en) Multilayer capacitor and board having the same
CN104810150B (en) Multilayer ceramic capacitor and the plate for being equipped with multilayer ceramic capacitor thereon
CN108400014A (en) Multilayer ceramic capacitor and plate with the multilayer ceramic capacitor
US11626248B2 (en) Multilayer ceramic capacitor
CN112309712B (en) Multilayer ceramic capacitor
JP2012195555A (en) Multilayer ceramic capacitor and manufacturing method for the same
US7558049B1 (en) Multilayer capacitor array
CN112185696A (en) Capacitor assembly
US7535694B2 (en) Feedthrough multilayer capacitor
JP4428446B2 (en) Multilayer capacitor
JP2019110214A (en) Capacitor module
JP4953989B2 (en) Multilayer capacitor and capacitor mounting board
JP6223736B2 (en) Multilayer ceramic capacitor and its mounting board
US10593484B2 (en) Electronic components
US8098477B2 (en) Feedthrough multilayer capacitor with capacitance components connected in parallel
KR101292775B1 (en) Package type multi layer thin film capacitor for high capacitance
JPH08288171A (en) Metallized film capacitor
US11955287B2 (en) Multilayer electronic component
US20230207218A1 (en) Multilayerr electronic component
US20240170222A1 (en) Multi-layer ceramic capacitor