JP2019105514A - Capacitance detection device - Google Patents
Capacitance detection device Download PDFInfo
- Publication number
- JP2019105514A JP2019105514A JP2017237818A JP2017237818A JP2019105514A JP 2019105514 A JP2019105514 A JP 2019105514A JP 2017237818 A JP2017237818 A JP 2017237818A JP 2017237818 A JP2017237818 A JP 2017237818A JP 2019105514 A JP2019105514 A JP 2019105514A
- Authority
- JP
- Japan
- Prior art keywords
- discharge
- switch
- reference capacitor
- elements
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
本発明は、静電容量検出装置に関する。 The present invention relates to a capacitance detection device.
自動車のドアの開閉を制御するシステム等において、人体等の物体の近接を静電容量の変化から検知するものがある。従来、こうしたシステムにおいて静電容量の変化を検出する静電容量検出装置として、特許文献１に記載の装置が知られている。同文献に記載の静電容量検出装置は、静電容量（変化）の検出対象となる被検出容量に直列接続された基準コンデンサと、同基準コンデンサを放電させる放電スイッチと、を備えている。こうした静電容量検出装置では、基準コンデンサの充放電により、基準コンデンサと被検出容量との間の電位（以下、中間電位と記載する）を初期電位とした後、被検出容量の充電、放電を繰り返す。そして、中間電位が初期電位から設定電位に低下するまでの充放電の繰り返しの回数を、被検出容量の静電容量の指標値として取得している。 2. Description of the Related Art Some systems for controlling the opening and closing of a door of an automobile detect the proximity of an object such as a human body from a change in capacitance. Conventionally, a device described in Patent Document 1 is known as a capacitance detection device that detects a change in capacitance in such a system. The electrostatic capacitance detection device described in the same document includes a reference capacitor connected in series to a capacitance to be detected which is a detection target of electrostatic capacitance (change), and a discharge switch which discharges the reference capacitor. In such an electrostatic capacitance detection device, charging and discharging of the detected capacitance are performed after the potential between the reference capacitor and the detected capacitance (hereinafter referred to as an intermediate potential) is set to the initial potential by charging and discharging the reference capacitor. repeat. Then, the number of repetitions of charge and discharge until the intermediate potential decreases from the initial potential to the set potential is acquired as the index value of the capacitance of the detected capacitance.
上記静電容量検出装置において基準コンデンサが放電した電流が流れる箇所に設置される部品には、放電中のピーク電流よりも許容最大電流の大きい部品を採用する必要がある。よって、基準コンデンサの放電中のピーク電流を抑えることで、許容最大電流の小さい、安価な部品の採用が可能となる。 It is necessary to adopt a component having a larger allowable maximum current than the peak current during discharge, as the component installed at the location where the current discharged from the reference capacitor flows in the above-mentioned capacitance detection device. Therefore, by suppressing the peak current during discharge of the reference capacitor, it becomes possible to adopt an inexpensive part with a small allowable maximum current.
基準コンデンサの放電中のピーク電流は、放電スイッチのオン時の抵抗（以下、オン抵抗と記載する）が大きいほど小さくなる。しかしながら、放電スイッチとしてオン抵抗の大きいスイッチング素子を採用すれば、基準コンデンサの放電収束時間が長くなってしまう。このように、基準コンデンサの放電収束時間と放電中のピーク電流とは相反する関係にあり、基準コンデンサの放電中のピーク電流の抑制を図れば、放電収束時間が増加してその分、検出の応答性が低下するという問題があった。 The peak current during discharging of the reference capacitor decreases as the on-resistance (hereinafter referred to as on-resistance) of the discharge switch increases. However, if a switching element having a large on-resistance is employed as the discharge switch, the discharge convergence time of the reference capacitor will be long. As described above, the discharge convergence time of the reference capacitor and the peak current during discharge are in a contradictory relationship, and if suppression of the peak current during discharge of the reference capacitor is attempted, the discharge convergence time is increased, There was a problem that responsiveness decreased.
本発明は、こうした実情に鑑みてなされたものであって、その解決しようとする課題は、基準コンデンサの放電中のピーク電流の低減に伴う検出の応答性の低下を抑えられる静電容量検出装置を提供することにある。 The present invention has been made in view of these circumstances, and the problem to be solved is an electrostatic capacitance detection device capable of suppressing a decrease in detection responsiveness due to a reduction in peak current during discharge of a reference capacitor. To provide.
上記課題を解決する静電容量検出装置は、静電容量の検出対象となる被検出容量に直列接続された基準コンデンサと、同基準コンデンサを放電させる放電スイッチと、を備える。同静電容量検出装置では、上記放電スイッチを、並列接続されたＮ個のスイッチング素子により構成している（Ｎは３以上の自然数）。ここで、上記Ｎ個のスイッチング素子のうちのオンとなっている素子の数をオン素子数とする。このとき、上記静電容量検出装置は、上記基準コンデンサの放電に際して、オン素子数が０からＮへと１ずつ増加するように時間差をつけて上記Ｎ個のスイッチング素子をオンとする放電制御部であって、オン素子数の増加から次の増加までの時間を、同オン素子数が多くなるほど短い時間とする放電制御部を備えている。 An electrostatic capacitance detection device which solves the above-mentioned subject is provided with a reference capacitor connected in series to a detected capacitance whose capacitance is to be detected, and a discharge switch which discharges the reference capacitor. In the same electrostatic capacitance detection device, the discharge switch is composed of N switching elements connected in parallel (N is a natural number of 3 or more). Here, the number of ON elements among the N switching elements is taken as the ON element number. At this time, the discharge control unit turns on the N switching elements with a time difference such that the number of ON elements increases by 1 each from 0 to N when discharging the reference capacitor. That is, the discharge control unit has a time from an increase in the number of on-elements to a next increase, which is shorter as the number of on-elements increases.
上記のような並列接続されたＮ個のスイッチング素子により構成された放電スイッチのオン抵抗は、オン素子数の増加に応じて小さくなる。よって、上記静電容量検出装置における放電スイッチのオン抵抗は、基準コンデンサの放電開始からの経過時間に応じて段階的に小さくなる。放電スイッチのオン抵抗が小さくなれば、基準コンデンサの放電が加速されるものの、放電電流は増加する。ただし、放電開始からの経過時間に応じて基準コンデンサの端子間電圧は低下するため、上記のように時間差をつけてオン素子数を順次増加させていけば、オン抵抗の減少に伴う放電電流の増加を抑えることが可能となる。 The on resistance of the discharge switch constituted by the N switching elements connected in parallel as described above decreases with the increase in the number of on elements. Therefore, the on resistance of the discharge switch in the electrostatic capacitance detection device gradually decreases in accordance with the elapsed time from the start of the discharge of the reference capacitor. If the on-resistance of the discharge switch is reduced, the discharge of the reference capacitor is accelerated but the discharge current is increased. However, since the voltage across the terminals of the reference capacitor decreases according to the elapsed time from the start of discharge, if the number of ON elements is sequentially increased with time lag as described above, the discharge current It is possible to suppress the increase.
なお、放電中のピーク電流を十分に抑えるには、オン素子数の増加から次の増加までの時間をある程度よりも長くする必要がある。一方、オン素子数が１増加したときの放電スイッチのオン抵抗の低下幅は、オン素子数の増加に応じて小さくなる。さらに、基準コンデンサの放電は、オン素子数の増加による放電スイッチのオン抵抗の減少に応じて加速される。そのため、オン素子数の増加から次の増加までの時間をオン素子数が多くなるほど短い時間としても、ピーク電流を一定の値以下に抑えることが可能となる。 In order to sufficiently suppress the peak current during discharge, it is necessary to make the time from the increase of the number of ON elements to the next increase longer than a certain level. On the other hand, the decrease width of the on resistance of the discharge switch when the number of on elements increases by 1 decreases as the number of on elements increases. Furthermore, the discharge of the reference capacitor is accelerated in response to the decrease in the on-resistance of the discharge switch due to the increase in the number of on-elements. Therefore, the peak current can be suppressed to a predetermined value or less even if the time from the increase of the number of on elements to the next increase is shortened as the number of on elements increases.
ちなみに、上記静電容量検出装置は、例えば、検出電極と同検出電極に近接した導体との間に形成される静電容量を上記被検出容量とし、上記検出電極への導体の近接による上記被検出容量の変化を検出するものとして具体化することができる。 Incidentally, in the above-mentioned electrostatic capacitance detection device, for example, the electrostatic capacitance formed between the detection electrode and the conductor close to the detection electrode is used as the above-mentioned detected capacitance, and the above-mentioned object by the proximity of the conductor to the above-mentioned detection electrode It can be embodied as one that detects changes in the detection volume.
本発明の静電容量検出装置によれば、基準コンデンサの放電中のピーク電流の低減に伴う検出の応答性の低下を抑えられる。 According to the capacitance detection device of the present invention, it is possible to suppress the decrease in detection responsiveness due to the reduction in peak current during discharge of the reference capacitor.
以下、静電容量検出装置の一実施の形態を、図１〜図６を参照して詳細に説明する。なお、本実施形態の静電容量検出装置は、車両のドアロックの開閉システムに組み込まれ、ドアハンドルへの人の手の近接を静電容量の変化から検出する装置として構成されている。 Hereinafter, one embodiment of a capacitance detection device will be described in detail with reference to FIGS. 1 to 6. In addition, the electrostatic capacitance detection apparatus of this embodiment is integrated in the opening / closing system of the door lock of a vehicle, and is comprised as an apparatus which detects proximity | contact of the human hand to a door handle from the change of electrostatic capacitance.
図１に示すように、本実施形態の静電容量検出装置は、ドアハンドルに内蔵された検出電極１０を備えている。検出電極１０は、人の手などの導体が近傍に位置する場合、その導体との間に静電容量を形成する。本実施形態の静電容量検出装置は、こうした検出電極１０と近傍の導体との間に形成される静電容量を検出対象とする被検出容量Ｃｘとし、同被検出容量Ｃｘの変化を検出する装置として構成されている。 As shown in FIG. 1, the electrostatic capacitance detection device of the present embodiment includes a detection electrode 10 incorporated in a door handle. When a conductor such as a human hand is located in the vicinity, the detection electrode 10 forms a capacitance with the conductor. The electrostatic capacitance detection device according to the present embodiment detects a change in the detected capacitance Cx, with the electrostatic capacitance formed between the detection electrode 10 and a nearby conductor as the detection target capacitance Cx. It is configured as an apparatus.
さらに、本実施形態の静電容量検出装置は、既定の静電容量（以下、基準容量Ｃｓと記載する）を有した基準コンデンサ１１を備えている。さらに、本実施形態の静電容量検出装置は、静電容量の検出にかかる電子回路が形成された基板であるスイッチモジュール１２と、静電容量検出装置を制御する汎用ロジック集積回路である電子制御部１３とを備えている。これら基準コンデンサ１１、スイッチモジュール１２、及び電子制御部１３は、検出電極１０と共にドアハンドルに内蔵されている。 Furthermore, the capacitance detection device of the present embodiment includes the reference capacitor 11 having a predetermined capacitance (hereinafter, referred to as a reference capacitance Cs). Furthermore, the electrostatic capacitance detection device according to the present embodiment includes a switch module 12 which is a substrate on which an electronic circuit for detecting electrostatic capacitance is formed, and electronic control which is a general-purpose logic integrated circuit for controlling the electrostatic capacitance detection device. And a unit 13. The reference capacitor 11, the switch module 12, and the electronic control unit 13 are incorporated in the door handle together with the detection electrode 10.
基準コンデンサ１１の一端は、電位が既定の基準電位Ｖｃｃとなった電源ライン１４に接続され、他端はスイッチモジュール１２を介して検出電極１０に接続されている。すなわち、基準コンデンサ１１は、被検出容量Ｃｘに直列接続された状態となっている。 One end of the reference capacitor 11 is connected to the power supply line 14 whose potential is the predetermined reference potential Vcc, and the other end is connected to the detection electrode 10 via the switch module 12. That is, the reference capacitor 11 is in a state of being connected in series to the detected capacitance Cx.
スイッチモジュール１２には、第１スイッチ１５、第２スイッチ１６、第３スイッチ１７の３つのスイッチが設けられている。第１スイッチ１５は、基準コンデンサ１１を放電させるための放電スイッチであり、同基準コンデンサ１１と並列接続されている。第２スイッチ１６は、これら並列接続された第１スイッチ１５及び基準コンデンサ１１と、検出電極１０との間に設けられている。さらに、第３スイッチ１７は、第２スイッチ１６と検出電極１０との間に一端が接続され、他端が接地（ＧＮＤ）された状態で設置されている。すなわち、第３スイッチ１７は、被検出容量Ｃｘに並列接続された状態となっている。 The switch module 12 is provided with three switches, a first switch 15, a second switch 16, and a third switch 17. The first switch 15 is a discharge switch for discharging the reference capacitor 11 and is connected in parallel to the reference capacitor 11. The second switch 16 is provided between the parallel-connected first switch 15 and the reference capacitor 11 and the detection electrode 10. Furthermore, one end of the third switch 17 is connected between the second switch 16 and the detection electrode 10, and the other end is grounded (GND). That is, the third switch 17 is connected in parallel to the detected capacitance Cx.
また、スイッチモジュール１２には、第１スイッチ１５を開閉駆動するための放電制御回路１８と、第２スイッチ１６及び第３スイッチ１７を開閉駆動するための組合／順序回路１９と、が設けられている。放電制御回路１８は、電子制御部１３から入力した放電信号ＳＷ１、及び遅延信号ＤＬＹに応じて第１スイッチ１５を開閉し、組合／順序回路１９は、電子制御部１３から入力した検出実施信号ＳＷ２３に応じて第２スイッチ１６及び第３スイッチ１７を開閉する。放電制御回路１８は、基本的には、放電信号ＳＷ１がオン出力となったときからオフ出力となるまでの期間、第１スイッチ１５をオン（閉状態）として、基準コンデンサ１１を放電させるように構成されている。一方、組合／順序回路１９は、検出実施信号ＳＷ２３がオン出力となってからオフ出力となるまでの期間、一定の周期毎に、第２スイッチ１６及び第３スイッチ１７を交互にオンとすることを繰り返すように構成されている。 Further, the switch module 12 is provided with a discharge control circuit 18 for opening and closing the first switch 15 and a combination / sequence circuit 19 for opening and closing the second switch 16 and the third switch 17. There is. The discharge control circuit 18 opens and closes the first switch 15 according to the discharge signal SW1 input from the electronic control unit 13 and the delay signal DLY, and the combination / sequence circuit 19 detects the detection execution signal SW23 input from the electronic control unit 13. The second switch 16 and the third switch 17 are opened and closed accordingly. Basically, the discharge control circuit 18 discharges the reference capacitor 11 with the first switch 15 turned on (closed state) during a period from when the discharge signal SW1 turns to an on output until it turns off. It is configured. On the other hand, the combination / ordering circuit 19 turns on the second switch 16 and the third switch 17 alternately at predetermined intervals during a period from when the detection execution signal SW23 turns on to becomes off. Is configured to repeat.
さらに、スイッチモジュール１２には、コンパレータ２０が設けられている。コンパレータ２０は、第１スイッチ１５及び基準コンデンサ１１と、検出電極１０との間の部分の電位（以下、中間電位Ｖｉｎと記載する）と、既定の設定電位Ｖｒｅｆとを比較する。そして、コンパレータ２０は、中間電位Ｖｉｎが設定電位Ｖｒｅｆよりも高いときにはオフ出力となり、中間電位Ｖｉｎが設定電位Ｖｒｅｆ以下のときにはオン出力となる比較信号ＣＯＭＰを電子制御部１３に出力する。ちなみに、設定電位Ｖｒｅｆは、電源ライン１４と接地側（ＧＮＤ）との間に直列接続された状態で配設された２つの抵抗２１、２２の間の部分から取り出されている。 Furthermore, the switch module 12 is provided with a comparator 20. The comparator 20 compares the potential of the portion between the first switch 15 and the reference capacitor 11 and the detection electrode 10 (hereinafter referred to as an intermediate potential Vin) with the predetermined set potential Vref. The comparator 20 outputs to the electronic control unit 13 a comparison signal COMP that is turned off when the intermediate potential Vin is higher than the set potential Vref and turned on when the intermediate potential Vin is less than the set potential Vref. Incidentally, the set potential Vref is taken out from a portion between the two resistors 21 and 22 disposed in series between the power supply line 14 and the ground side (GND).
本実施形態の静電容量検出装置は、下記の測定周期の繰り返しを通じて、ドアハンドルへの乗員の手の接触による被検出容量Ｃｘの変化を検出する。電子制御部１３は、測定周期の開始に当たり、放電制御回路１８に出力する放電信号ＳＷ１をオン出力とする。これにより、放電制御回路１８は、第１スイッチ１５を閉状態として、基準コンデンサ１１を放電させることで、中間電位Ｖｉｎを基準電位Ｖｃｃと等しい電位とする。その後、電子制御部１３は、放電信号ＳＷ１をオフ出力として、第１スイッチ１５をオフ（開状態）とする。さらに、電子制御部１３は、検出実施信号ＳＷ２３をオン出力とする。 The electrostatic capacitance detection device of the present embodiment detects a change in the detected capacitance Cx due to the contact of the hand of the occupant with the door handle through repetition of the measurement cycle described below. The electronic control unit 13 turns on the discharge signal SW1 output to the discharge control circuit 18 at the start of the measurement cycle. As a result, the discharge control circuit 18 closes the first switch 15 to discharge the reference capacitor 11, thereby making the intermediate potential Vin equal to the reference potential Vcc. Thereafter, the electronic control unit 13 turns the first switch 15 off (opened state) with the discharge signal SW1 as the off output. Further, the electronic control unit 13 turns on the detection execution signal SW23.
検出実施信号ＳＷ２３がオン出力となると、組合／順序回路１９は、第２スイッチ１６及び第３スイッチ１７を交互にオンとする。すなわち、第３スイッチ１７をオフとしたまま、第２スイッチ１６をオンとする状態と、第２スイッチ１６をオフとしたまま、第３スイッチ１７をオンとする状態と、を周期的に切り替える。これにより、被検出容量Ｃｘの充放電が繰り返され、その充放電毎に中間電位Ｖｉｎが次第に低下するようになる。 When the detection execution signal SW23 turns on, the combination / sequence circuit 19 turns on the second switch 16 and the third switch 17 alternately. That is, the state in which the second switch 16 is turned on while the third switch 17 is turned off, and the state in which the third switch 17 is turned on while the second switch 16 is turned off are switched periodically. As a result, the charge and discharge of the detected capacitance Cx are repeated, and the intermediate potential Vin is gradually lowered for each charge and discharge.
電子制御部１３は、比較信号ＣＯＭＰがオフ信号からオン信号に切り替わるまで、検出実施信号ＳＷ２３をオン出力に保持している。そして、電子制御部１３は、比較信号ＣＯＭＰがオフ信号からオン信号に切り替わった時点で、検出実施信号ＳＷ２３をオフ出力に切り替える。すなわち、中間電位Ｖｉｎが基準電位Ｖｃｃから設定電位Ｖｒｅｆに低下するまでの期間、被検出容量Ｃｘの充放電が繰り返される。充放電一回当たりの中間電位Ｖｉｎの低下量は、被検出容量Ｃｘが大きいほど大きくなる。よって、このときの被検出容量Ｃｘの充放電の繰り返し回数は、被検出容量Ｃｘの大きさに負の相関を有した値となる。電子制御部１３は、このときの充放電の繰り返し回数をカウントして、その値を測定結果として記憶することで、今回の測定周期を終了する。電子制御部１３は、こうした測定周期を繰り返し、上記充放電の繰り返し回数の変化から、乗員の手のドアハンドルへの接触や近接による被検出容量Ｃｘの変化を検出している。 The electronic control unit 13 holds the detection execution signal SW23 at the ON output until the comparison signal COMP switches from the OFF signal to the ON signal. Then, when the comparison signal COMP switches from the off signal to the on signal, the electronic control unit 13 switches the detection execution signal SW23 to the off output. That is, charge and discharge of the detected capacitance Cx are repeated in a period until the intermediate potential Vin decreases from the reference potential Vcc to the set potential Vref. The decrease amount of the intermediate potential Vin per one charge / discharge becomes larger as the detected capacitance Cx becomes larger. Therefore, the number of repetitions of charge and discharge of the detected capacitance Cx at this time is a value having a negative correlation with the size of the detected capacitance Cx. The electronic control unit 13 counts the number of repetitions of charging and discharging at this time, and stores the value as a measurement result to end the current measurement cycle. The electronic control unit 13 repeats such a measurement cycle, and detects a change in the detected capacitance Cx due to contact or proximity to the door handle of the occupant's hand from the change in the number of repetitions of the charge and discharge.
続いて、こうした本実施形態の静電容量検出装置において、基準コンデンサ１１を放電するための第１スイッチ１５及び放電制御回路１８の詳細を説明する。
図２に示すように、本実施形態の静電容量検出装置において、基準コンデンサ１１を放電する放電スイッチである第１スイッチ１５は、並列接続された４つスイッチング素子２３〜２６により構成されている。本実施形態では、これらのスイッチング素子２３〜２６として、ゲートにオフ信号が入力されているときにオン（閉状態）となり、同ゲートにオン信号が入力されているときにオフ（開状態）となる常閉式の電界効果トランジスタ（ＦＥＴ）を採用している。
Subsequently, details of the first switch 15 for discharging the reference capacitor 11 and the discharge control circuit 18 in the electrostatic capacitance detection device of the present embodiment will be described.
As shown in FIG. 2, in the electrostatic capacitance detection device of the present embodiment, the first switch 15 which is a discharge switch for discharging the reference capacitor 11 is configured by four switching elements 23 to 26 connected in parallel. . In this embodiment, the switching elements 23 to 26 are turned on (closed) when an off signal is input to the gate, and switched off (opened) when an on signal is input to the gate. And a normally closed field effect transistor (FET).
放電制御回路１８は、基準コンデンサ１１の放電に際して、上記４つのスイッチング素子２３〜２６を、時間差をつけて順次オンとするように構成されている。以下、こうした放電制御回路１８の詳細を説明する。 The discharge control circuit 18 is configured to sequentially turn on the four switching elements 23 to 26 with a time difference when the reference capacitor 11 is discharged. Hereinafter, the details of the discharge control circuit 18 will be described.
４つのスイッチング素子のうちの一つ（スイッチング素子２３）のゲートには、放電制御回路１８に設けられたインバータ２７によってオン／オフが反転された放電信号ＳＷ１が入力されている。すなわち、放電信号ＳＷ１がオン出力であるときには、ゲートにオフ出力が入力されてスイッチング素子２３はオン（閉状態）となり、放電信号ＳＷ１がオフ出力であるときには、ゲートにオン信号が入力されてスイッチング素子２３はオフ（開状態）となる。 The discharge signal SW1 whose ON / OFF is inverted by the inverter 27 provided in the discharge control circuit 18 is input to the gate of one of the four switching elements (the switching element 23). That is, when the discharge signal SW1 is an on output, the off output is input to the gate to turn on the switching element 23 (closed state), and when the discharge signal SW1 is an off output, the on signal is input to the gate to perform switching The element 23 is turned off (opened).
一方、放電制御回路１８には、シフトレジスタ２８が設けられている。シフトレジスタ２８は、電子制御部１３が出力した放電信号ＳＷ１をデータ信号として、遅延信号ＤＬＹをクロック信号として、それぞれ入力する。そして、シフトレジスタ２８は、放電信号ＳＷ１のオン出力を入力後、遅延信号ＤＬＹのオン出力を入力する毎に、出力端子から順次、オン出力を出力するように構成されている。なお、以下では、３つの出力端子の出力信号を、オン出力となる順番の早いものから順に、出力信号ＯＵＴ１、出力信号ＯＵＴ２、出力信号ＯＵＴ３と記載する。 On the other hand, the discharge control circuit 18 is provided with a shift register 28. The shift register 28 receives the discharge signal SW1 output from the electronic control unit 13 as a data signal and receives the delay signal DLY as a clock signal. The shift register 28 is configured to sequentially output an on output from the output terminal each time the on output of the delay signal DLY is input after the on output of the discharge signal SW1 is input. Hereinafter, the output signals of the three output terminals will be referred to as an output signal OUT1, an output signal OUT2 and an output signal OUT3 in the order of the on-output from the earliest.
さらに、放電制御回路１８には、３つの論理積回路２９〜３１が設けられている。論理積回路２９は、放電信号ＳＷ１と、シフトレジスタ２８の出力信号ＯＵＴ１とを入力し、それら２信号が共にオン出力となったときにオフ出力からオン出力となり、同２信号の少なくともいずれか一つがオフとなったときにオン出力からオフ出力となる出力信号ＳＷ１ｂを出力する。また、論理積回路３０は、放電信号ＳＷ１と、シフトレジスタ２８の出力信号ＯＵＴ２とを入力し、それら２信号が共にオンとなったときにオフ出力からオン出力となり、同２信号の少なくともいずれか一つがオフとなったときにオン出力からオフ出力となる出力信号ＳＷ１ｃを出力する。さらに、論理積回路３１は、放電信号ＳＷ１と、シフトレジスタ２８の出力信号ＯＵＴ３とを入力し、それら２信号が共にオンとなったときにオフ出力からオン出力となり、同２信号の少なくともいずれか一つがオフとなったときにオン出力からオフ出力となる出力信号ＳＷ１ｄを出力する。そして、スイッチング素子２４〜２６のゲートには、放電制御回路１８に設けられたインバータ３２〜３４によりオン／オフ反転された出力信号ＳＷ１ｂ、ＳＷ１ｃ、ＳＷ１ｄがそれぞれ入力されている。 Furthermore, the discharge control circuit 18 is provided with three AND circuits 29 to 31. The AND circuit 29 receives the discharge signal SW1 and the output signal OUT1 of the shift register 28, and when both of these two signals become an on output, the off output changes to an on output, and at least one of the two signals is output. An output signal SW1b is output from the on output to the off output when the one becomes off. Further, the AND circuit 30 receives the discharge signal SW1 and the output signal OUT2 of the shift register 28, and when both of these two signals are turned on, the off output is turned on and at least one of the two signals is output. An output signal SW1c that is turned off from the on output when one is turned off is output. Further, the AND circuit 31 receives the discharge signal SW1 and the output signal OUT3 of the shift register 28, and when both of these two signals are turned on, the off output is turned on and at least one of the two signals is output. An output signal SW1d that is turned off from the on output when one is turned off is output. The output signals SW1b, SW1c, and SW1d that are turned on / off and inverted by the inverters 32 to 34 provided in the discharge control circuit 18 are input to the gates of the switching elements 24 to 26, respectively.
図３に示すように、電子制御部１３は、基準コンデンサ１１の放電を開始する時刻ｔ１から、予め設定された既定の時間Ｔａが経過した時刻ｔ５までの期間、放電信号ＳＷ１をオン出力に保持している。時間Ｔａの長さは、基準コンデンサ１１の放電が確実に完了可能なように設定されている。なお、遅延信号ＤＬＹは、時刻ｔ１の時点では、オフ出力に保持されている。 As shown in FIG. 3, the electronic control unit 13 holds the discharge signal SW1 at the ON output during a period from time t1 at which the discharge of the reference capacitor 11 is started to time t5 when a preset predetermined time Ta has elapsed. doing. The length of time Ta is set to ensure that the discharge of reference capacitor 11 can be completed. The delay signal DLY is held at the off output at the time t1.
一方、電子制御部１３は、放電信号ＳＷ１をオフ信号からオン信号に切り替えてから既定の時間Ｔｂ（＜Ｔａ）が経過した時刻ｔ２に、遅延信号ＤＬＹを一時的にオン出力としている。さらに、電子制御部１３は、時刻ｔ２から上記時間Ｔｂの２分の１の時間（Ｔｂ／２）が経過した時刻ｔ３、及びさらにその時刻ｔ３から上記時間Ｔｂの４分の１の時間（Ｔｂ／４）が経過した時刻ｔ４にも、遅延信号ＤＬＹを一時的にオン出力としている。これに対して出力信号ＳＷ１ｂは時刻ｔ２から、出力信号ＳＷ１ｃは時刻ｔ３から、出力信号ＳＷ１ｄは時刻ｔ４から、それぞれオフ出力からオン出力に切り替わる。これら出力信号ＳＷ１ｂ、ＳＷ１ｃ、ＳＷ１ｄは、放電信号ＳＷ１がオン出力からオフ出力となった時刻ｔ５までオン出力に保持された後、同時刻ｔ５にオフ出力となる。 On the other hand, the electronic control unit 13 temporarily turns on the delay signal DLY at time t2 when a predetermined time Tb (<Ta) has elapsed after switching the discharge signal SW1 from the off signal to the on signal. Furthermore, the electronic control unit 13 calculates a time t3 when a half time (Tb / 2) of the time Tb has elapsed from the time t2, and a time (Tb) of one fourth of the time Tb from the time t3. At time t4 when / 4) has elapsed, the delay signal DLY is temporarily turned on. On the other hand, the output signal SW1b is switched from time t2, the output signal SW1c is switched from time t3, and the output signal SW1d is switched from off output to on output from time t4. The output signals SW1b, SW1c, and SW1d are turned on at time t5 until the time t5 when the discharge signal SW1 is turned off and then turned off, and then turned off at the same time t5.
上記のように、第１スイッチ１５のスイッチング素子２３は放電信号ＳＷ１に、スイッチング素子２４は出力信号ＳＷ１ｂに、スイッチング素子２５は出力信号ＳＷ１ｃに、スイッチング素子２６は出力信号ＳＷ１ｄに、それぞれ従って開閉する。ここで、スイッチング素子２３〜２６のうちのオンとなっている素子の数をオン素子数ｎとする。放電を開始する時刻ｔ１から時刻ｔ２までの期間のオン素子数ｎは１となっている。また、オン素子数ｎは、時刻ｔ２から時刻ｔ３までの期間は２となり、時刻ｔ３から時刻ｔ４までの期間は３となり、時刻ｔ４から放電を完了する時刻ｔ５までの期間は４となっている。 As described above, the switching element 23 of the first switch 15 opens and closes the discharge signal SW1, the switching element 24 opens the output signal SW1b, the switching element 25 opens the output signal SW1c, and the switching element 26 opens and closes the output signal SW1d. . Here, it is assumed that the number of switching elements 23 to 26 that are on is the number of on elements n. The number n of on elements in the period from time t1 to time t2 when the discharge is started is one. Further, the number of ON elements is 2 in the period from time t2 to time t3, 3 in the period from time t3 to time t4, and 4 in the period from time t4 to the time t5 of completing the discharge. .
上記のように本実施形態では、基準コンデンサ１１の放電に際して、それら４個のスイッチング素子２３〜２６を、オン素子数ｎが０から４へと１ずつ増加するように時間差をつけてオンとしている。また、オン素子数ｎの増加から次の増加までの時間を、同オン素子数ｎが多くなるほど短い時間としている。なお、本実施形態では、上記態様で放電中のスイッチング素子２３〜２６の開閉動作を制御する放電制御部が、放電制御回路１８及び電子制御部１３により構成されている。 As described above, in the present embodiment, when the reference capacitor 11 is discharged, the four switching elements 23 to 26 are turned on with a time difference such that the number n of on elements is increased by one from 0 to 4 . Further, the time from the increase of the number of on elements n to the next increase is made shorter as the number of on elements of the same increases. In the present embodiment, the discharge control unit that controls the open / close operation of the switching elements 23 to 26 during discharge in the above aspect is configured by the discharge control circuit 18 and the electronic control unit 13.
（作用効果）
上記のように、本実施形態の静電容量検出装置では、基準コンデンサ１１を放電するための放電スイッチである第１スイッチ１５を、並列接続された４個のスイッチング素子２３〜２６により構成している。そして、基準コンデンサ１１の放電に際して、時間差をつけてそれら４個のスイッチング素子２３〜２６をオンとするようにしている。なお、並列接続した４個のスイッチング素子２３〜２６からなる第１スイッチ１５全体のオン抵抗は、オン素子数ｎに反比例することになる。そのため、本実施形態では、放電中の第１スイッチ１５全体のオン抵抗が、オン素子数ｎの増加に応じて順次低下するようになる。
(Action effect)
As described above, in the electrostatic capacitance detection device according to the present embodiment, the first switch 15, which is a discharge switch for discharging the reference capacitor 11, is configured by the four switching elements 23 to 26 connected in parallel. There is. Then, when the reference capacitor 11 is discharged, the four switching elements 23 to 26 are turned on with a time difference. The on resistance of the entire first switch 15 composed of four switching elements 23 to 26 connected in parallel is inversely proportional to the number n of on elements. Therefore, in the present embodiment, the on-resistance of the entire first switch 15 during discharge is sequentially decreased according to the increase in the number n of on-elements.
ここで、上記のような放電スイッチを単一のスイッチング素子で構成することを考える。この場合、放電スイッチのオン時の抵抗（オン抵抗）は、放電の終始に亘って一定に保たれる。 Here, it is considered to configure the above-described discharge switch with a single switching element. In this case, the on-resistance (on-resistance) of the discharge switch is kept constant throughout the discharge.
図４に、単一のスイッチング素子により構成した放電スイッチにより、基準コンデンサ１１を放電したときの中間電位Ｖｉｎ及び放電電流の推移の一例を示す。なお、同図では、本実施形態において第１スイッチ１５に４個設けられたスイッチング素子２３〜２６の一つを上記単一のスイッチング素子として採用した場合を示している。同図に示すように、放電開始後、中間電位Ｖｉｎは、概ね一次遅れの曲線を描いて基準電位Ｖｃｃに収束していく。なお、同図では、このときの放電中の基準コンデンサ１１のピーク電流を「Ｉａ」、放電飽和時間を「ｔ」としている。 FIG. 4 shows an example of the transition of the intermediate potential Vin and the discharge current when the reference capacitor 11 is discharged by the discharge switch constituted by a single switching element. Note that FIG. 6 shows the case where one of the four switching elements 23 to 26 provided in the first switch 15 in the present embodiment is adopted as the single switching element. As shown in the figure, after the start of the discharge, the intermediate potential Vin draws a curve of substantially a first-order lag and converges to the reference potential Vcc. In the same figure, the peak current of the reference capacitor 11 during the discharge at this time is “Ia”, and the discharge saturation time is “t”.
図５は、放電スイッチを構成する単一のスイッチング素子として、オン抵抗が図４の場合の２分の１の素子を採用した場合の放電中の中間電位Ｖｉｎ及び放電電流の推移を示す。この場合には、放電スイッチのオン抵抗が低い分、基準コンデンサ１１はより急速に放電する。ただし、この場合には、放電スイッチのオン抵抗が低い分、放電中のピーク電流は大きくなる。例えば、基準コンデンサ１１の放電電流（Ｉ）及び端子間電圧（Ｖ）と放電スイッチのオン抵抗（Ｒ）との関係が単純にオームの法則（Ｉ＝Ｖ／Ｒ）に従うとした場合、放電飽和時間は図４の場合の２分の１となり、ピーク電流は図４の場合の２倍となる。 FIG. 5 shows the transition of the intermediate potential Vin and the discharge current during discharge in the case where a half switching element in the case of FIG. 4 is employed as a single switching element constituting the discharge switch. In this case, the reference capacitor 11 discharges more rapidly because the on resistance of the discharge switch is lower. However, in this case, the peak current during discharge increases as the on resistance of the discharge switch is low. For example, if the relationship between the discharge current (I) of the reference capacitor 11 and the voltage (V) between the terminals and the on resistance (R) of the discharge switch simply follows Ohm's law (I = V / R), discharge saturation The time is one half of that in FIG. 4 and the peak current is twice that in FIG.
図６に、本実施形態における基準コンデンサ１１の放電中の中間電位Ｖｉｎ及び放電電流の推移を示す。並列接続された４個のスイッチング素子２３〜２６により構成された第１スイッチ１５のオン抵抗は、オン素子数ｎの増加に応じて小さくなる。そして、本実施形態では、基準コンデンサ１１の放電に際し、オン素子数ｎが０から４へと１ずつ増加するように時間差をつけてそれら４個のスイッチング素子２３〜２６をオンとしている。そのため、放電中の第１スイッチ１５全体のオン抵抗は、放電開始からの経過時間に応じて段階的に小さくなる。第１スイッチのオン抵抗が小さくなれば、基準コンデンサ１１の放電が加速されるものの、放電電流は増加する。ただし、放電開始からの経過時間に応じて基準コンデンサ１１の端子間電圧は低下するため、上記のように時間差をつけてオン素子数ｎを順次増加させていけば、オン抵抗の減少に伴う放電電流の増加を抑えることが可能となる。 FIG. 6 shows the transition of the intermediate potential Vin and the discharge current during the discharge of the reference capacitor 11 in the present embodiment. The on resistance of the first switch 15 constituted by the four switching elements 23 to 26 connected in parallel decreases with an increase in the number n of on elements. Then, in the present embodiment, when the reference capacitor 11 is discharged, the four switching elements 23 to 26 are turned on with a time difference such that the number of ON elements n increases by one from 0 to 4. Therefore, the on-resistance of the entire first switch 15 during discharge gradually decreases in accordance with the elapsed time from the start of the discharge. If the on resistance of the first switch is reduced, the discharge of the reference capacitor 11 is accelerated but the discharge current is increased. However, since the voltage across the terminals of reference capacitor 11 decreases according to the elapsed time from the start of discharge, if the number n of on elements is sequentially increased with a time difference as described above, the discharge accompanying the decrease in on resistance It is possible to suppress the increase in current.
同図の場合、放電初期の第１スイッチ１５全体のオン抵抗は、図４の場合と同じである。そのため、放電中のピーク電流は図４の場合と同程度となる。一方、放電開始後に第１スイッチ１５のオン抵抗は段階的に低下するため、基準コンデンサ１１の放電飽和時間は、図５の場合よりは長いものの、図４の場合よりは短い時間となる。 In the case of this figure, the on resistance of the whole 1st switch 15 of the discharge initial stage is the same as the case of FIG. Therefore, the peak current during discharge is approximately the same as in the case of FIG. On the other hand, since the on resistance of the first switch 15 gradually decreases after the discharge starts, the discharge saturation time of the reference capacitor 11 is longer than in the case of FIG. 5 but shorter than that in the case of FIG.
なお、放電中のピーク電流を十分に抑えるには、オン素子数ｎの増加から次の増加までの時間をある程度よりも長くする必要がある。一方、オン素子数nが１増加したときの第１スイッチ１５全体のオン抵抗の低下幅は、オン素子数ｎの増加に応じて小さくなる。さらに、基準コンデンサ１１の放電は、オン素子数ｎの増加による第１スイッチ１５全体のオン抵抗の減少に応じて加速される。そのため、オン素子数ｎの増加から次の増加までの時間をオン素子数ｎが多くなるほど短い時間としても、ピーク電流を一定の値以下に抑えることが可能となる。そのため、本実施形態では、放電中のピーク電流が同じであれば、オン素子数ｎの増加から次の増加までの時間を一定とした場合よりも短い時間で基準コンデンサ１１の放電を完了できる。 In order to sufficiently suppress the peak current during discharge, it is necessary to make the time from the increase of the number of ON elements n to the next increase longer than a certain amount. On the other hand, the reduction width of the on resistance of the entire first switch 15 when the number n of on elements increases by 1 decreases as the number n of on elements increases. Furthermore, the discharge of the reference capacitor 11 is accelerated in response to the decrease in the on resistance of the entire first switch 15 due to the increase in the number of on elements n. Therefore, the peak current can be suppressed to a predetermined value or less even if the time from the increase of the number of on elements n to the next increase is shortened as the number of on elements n increases. Therefore, in the present embodiment, if the peak current during discharge is the same, the discharge of the reference capacitor 11 can be completed in a shorter time than in the case where the time from the increase of the number of ON elements to the next increase is constant.
以上説明した本実施形態によれば、次の効果を奏することができる。
（１）基準コンデンサ１１の放電中のピーク電流を低減できるため、放電電流が流れる部分の許容最大電流を小さくすることができ、製造コストを抑えられる。
According to the present embodiment described above, the following effects can be achieved.
(1) Since the peak current during discharge of the reference capacitor 11 can be reduced, the allowable maximum current of the portion through which the discharge current flows can be reduced, and the manufacturing cost can be suppressed.
（２）基準コンデンサ１１の放電飽和時間の増加を抑えつつ、放電中のピーク電流の低減が可能なため、ピーク電流の低減を図りつつも、静電容量変化の検出の応答性を確保することが可能となる。 (2) Since peak current during discharge can be reduced while suppressing increase in discharge saturation time of the reference capacitor 11, it is possible to secure responsiveness of detection of capacitance change while reducing peak current. Is possible.
（３）複数のスイッチング素子を電子制御部１３が直接開閉する場合、スイッチング素子の数だけ出力端子及び信号線が必要となる。これに対して本実施形態では、電子制御部１３は、第１スイッチ１５をオンとする期間を指示する放電信号ＳＷ１とオン素子数ｎを増加するタイミングを指示する遅延信号ＤＬＹとを出力している。そして、放電制御回路１８に設けられたシフトレジスタ２８や論理積回路２９〜３１により、時間差をつけてオンとなるように各スイッチング素子２３〜２６の駆動信号をそれぞれ生成するようにしていた。そのため、電子制御部１３を構成する汎用ロジック集積回路として出力端子の少ない集積回路を採用した場合にも、第１スイッチ１５を構成する多数のスイッチング素子を、時間差をつけて開閉することが可能となる。 (3) When the electronic control unit 13 directly opens and closes a plurality of switching elements, output terminals and signal lines are required as many as the number of switching elements. On the other hand, in the present embodiment, the electronic control unit 13 outputs the discharge signal SW1 instructing the period for turning on the first switch 15 and the delay signal DLY instructing the timing for increasing the number n of on elements. There is. The shift register 28 and the AND circuits 29 to 31 provided in the discharge control circuit 18 respectively generate drive signals of the switching elements 23 to 26 so as to be turned on with a time difference. Therefore, even when an integrated circuit with a small number of output terminals is adopted as a general-purpose logic integrated circuit constituting electronic control unit 13, it is possible to open and close a large number of switching elements constituting first switch 15 with time difference. Become.
なお、上記実施の形態は、以下のように変更して実施することもできる。
・電子制御部１３が、オン、オフのタイミングを指示する制御信号を各スイッチング素子２３〜２６に対して個別に出力して、基準コンデンサ１１の放電に際して時間差をつけて各スイッチング素子２３〜２６をオンとするようにしてもよい。その場合には、放電制御回路１８を、シフトレジスタ２８や論理積回路２９〜３１を省略した簡易な構成とすることができる。
The above embodiment can be modified as follows.
· The electronic control unit 13 individually outputs a control signal instructing the on / off timing to each of the switching elements 23 to 26 so that the switching elements 23 to 26 can be It may be turned on. In that case, the discharge control circuit 18 can have a simple configuration in which the shift register 28 and the logical product circuits 29 to 31 are omitted.
・第１スイッチ１５を構成する各スイッチング素子２３〜２６として、常閉式の電界効果トランジスタを採用していたが、例えばバイポーラトランジスタやサイリスタのような電界効果トランジスタ以外のスイッチング素子を採用してもよい。また、ゲートにオン信号が入力されているときにオン（閉状態）となり、同ゲートにオフ信号が入力されているときにオフ（開状態）となる常開式のスイッチング素子を採用してもよい。なお、常開式のスイッチング素子を採用する場合、放電制御回路１８におけるインバータ２７，３２〜３４の設置は不要となる。 -Although normally closed type field effect transistors are employed as the switching elements 23 to 26 constituting the first switch 15, switching elements other than field effect transistors such as bipolar transistors and thyristors may be employed, for example. . In addition, even if a normally open switching element is employed, it is turned on (closed) when the on signal is input to the gate and turned off (opened) when the off signal is input to the gate. Good. In the case of employing a normally open switching element, the installation of the inverters 27, 32 to 34 in the discharge control circuit 18 becomes unnecessary.
・上記実施形態では、第１スイッチ１５を並列接続された４個のスイッチング素子２３〜２６により構成していたが、並列接続された３個、或いは５個以上のスイッチング素子により第１スイッチ１５を構成するようにしてもよい。 In the above embodiment, the first switch 15 is configured by the four switching elements 23 to 26 connected in parallel, but the first switch 15 may be formed by three or five or more switching elements connected in parallel. It may be configured.
・上記実施形態の静電容量検出装置は、車両のドアハンドルに設けられた検出電極１０と同検出電極１０に近接した導体（人の手など）との間に形成される静電容量を被検出容量Ｃｘとし、検出電極１０への導体の近接による被検出容量Ｃｘの変化を検出するように構成されていた。車両のドアハンドル以外の部分に設けられた静電容量型の近接センサにおける静電容量（変化）を検出する装置として、上記実施形態の装置を採用してもよい。また、近接センサ以外の用途での静電容量検出装置においても、被検出容量に直列接続された基準コンデンサ、及びその基準コンデンサを放電させる放電スイッチを備えるものであれば、上記実施形態における放電スイッチ及びその放電制御部を適用することができる。そうした場合にも、その適用により、基準コンデンサの放電中のピーク電流の低減に伴う検出の応答性の低下を抑えられる。 The electrostatic capacitance detection device according to the above embodiment is configured to receive the electrostatic capacitance formed between the detection electrode 10 provided on the door handle of the vehicle and a conductor (such as a human hand) close to the detection electrode 10. The detection capacitance Cx is configured to detect a change in the detection capacitance Cx due to the proximity of the conductor to the detection electrode 10. The device of the above-described embodiment may be employed as a device for detecting the capacitance (change) in a capacitance type proximity sensor provided in a portion other than the door handle of the vehicle. Further, in the electrostatic capacitance detection device for applications other than the proximity sensor, if the reference capacitor connected in series to the detected capacitance and the discharge switch for discharging the reference capacitor are used, the discharge switch in the above embodiment And the discharge control part can be applied. Even in such a case, the application can suppress the decrease in detection responsiveness due to the reduction in peak current during discharge of the reference capacitor.
１０…検出電極、１１…基準コンデンサ、１２…スイッチモジュール、１３…電子制御部、１４…電源ライン、１５…第１スイッチ（放電スイッチ）、１６…第２スイッチ、１７…第３スイッチ、１８…放電制御回路、１９…組合／順序回路、２０…コンパレータ、２１，２２…抵抗、２３〜２６…スイッチング素子、２７，３２〜３４…インバータ、２８…シフトレジスタ、２９〜３１…論理積回路、Ｃｓ…基準容量、Ｃｘ…被検出容量、Ｖｃｃ…基準電位、Ｖｉｎ…中間電位、Ｖｒｅｆ…設定電位。
DESCRIPTION OF SYMBOLS 10 ... Detection electrode, 11 ... Reference capacitor, 12 ... Switch module, 13 ... Electronic control part, 14 ... Power supply line, 15 ... 1st switch (discharge switch), 16 ... 2nd switch, 17 ... 3rd switch, 18 ... Discharge control circuit 19 combination / sequence circuit 20 comparator 21, 22 resistance 22 to 26 switching element 27 32 to 34 inverter 28 shift register 29 to 31 logical product circuit Cs ... reference capacitance, Cx ... detected capacitance, Vcc ... reference potential, Vin ... intermediate potential, Vref ... set potential.
Claims (2)
Ｎを３以上の自然数としたとき、前記放電スイッチが並列接続されたＮ個のスイッチング素子により構成されており、
前記スイッチング素子のうちのオンとなっている素子の数をオン素子数としたとき、前記基準コンデンサの放電に際して、前記オン素子数が０からＮへと１ずつ増加するように時間差をつけて前記Ｎ個のスイッチング素子をオンとする放電制御部であって、前記オン素子数の増加から次の増加までの時間を、同オン素子数が多くなるほど短い時間とする放電制御部を備えている静電容量検出装置。 In a capacitance detection device comprising: a reference capacitor connected in series to a capacitance to be detected which is a detection target of capacitance; and a discharge switch for discharging the reference capacitor.
When N is a natural number of 3 or more, the discharge switches are configured by N switching elements connected in parallel,
When the number of on-elements among the switching elements is the on-element number, when the reference capacitor is discharged, the number of on-elements is increased by one from 0 to N at a time difference. A discharge control unit for turning on N switching elements, comprising: a discharge control unit that shortens the time from the increase of the number of on elements to the next increase as the number of on elements increases. Capacitance detection device.
請求項１に記載の静電容量検出装置。
The said electrostatic capacitance detection apparatus makes the electrostatic capacitance formed between the detection electrode and the conductor which adjoined to the detection electrode the said to-be-detected capacitance, and the said to-be-detected capacitance by proximity | contact of the said conductor to the said detection electrode The capacitance detection device according to claim 1, which detects a change.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017237818A JP7000830B2 (en) | 2017-12-12 | 2017-12-12 | Capacitance detector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017237818A JP7000830B2 (en) | 2017-12-12 | 2017-12-12 | Capacitance detector |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019105514A true JP2019105514A (en) | 2019-06-27 |
| JP7000830B2 JP7000830B2 (en) | 2022-01-19 |
Family
ID=67062364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017237818A Active JP7000830B2 (en) | 2017-12-12 | 2017-12-12 | Capacitance detector |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7000830B2 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005106665A (en) * | 2003-09-30 | 2005-04-21 | Aisin Seiki Co Ltd | Capacitance detector |
| JP2006207269A (en) * | 2005-01-28 | 2006-08-10 | Aisin Seiki Co Ltd | Capacitance detection device |
| JP2008542765A (en) * | 2005-06-03 | 2008-11-27 | シナプティクス インコーポレイテッド | Method and system for detecting capacitance using switched charge transfer method |
| JP2012227680A (en) * | 2011-04-19 | 2012-11-15 | Fujitsu Semiconductor Ltd | Switching circuit device and power supply device having the same |
| JP2017083402A (en) * | 2015-10-30 | 2017-05-18 | アイシン精機株式会社 | Capacitance detection device |
-
2017
- 2017-12-12 JP JP2017237818A patent/JP7000830B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005106665A (en) * | 2003-09-30 | 2005-04-21 | Aisin Seiki Co Ltd | Capacitance detector |
| JP2006207269A (en) * | 2005-01-28 | 2006-08-10 | Aisin Seiki Co Ltd | Capacitance detection device |
| JP2008542765A (en) * | 2005-06-03 | 2008-11-27 | シナプティクス インコーポレイテッド | Method and system for detecting capacitance using switched charge transfer method |
| JP2012227680A (en) * | 2011-04-19 | 2012-11-15 | Fujitsu Semiconductor Ltd | Switching circuit device and power supply device having the same |
| JP2017083402A (en) * | 2015-10-30 | 2017-05-18 | アイシン精機株式会社 | Capacitance detection device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7000830B2 (en) | 2022-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200355745A1 (en) | System and Method of Monitoring a Switching Transistor | |
| US7408483B2 (en) | Apparatus and method of generating DBI signal in semiconductor memory apparatus | |
| EP1906532B1 (en) | Circuit comprising a MOS transistor and a control circuit for the MOS transistor | |
| WO2015155962A1 (en) | Timing adjustment method for drive circuit and timing adjustment circuit for drive circuit | |
| JP4829143B2 (en) | Temperature detection circuit | |
| JP4728777B2 (en) | Power circuit | |
| US10161765B2 (en) | Capacitive sensor, the associated evaluation circuit and actuator for a motor vehicle | |
| US8248079B2 (en) | Sensing circuit for sensing electric fuse and sensing method thereof | |
| CN111541438A (en) | Intelligent semiconductor switch | |
| JP6387888B2 (en) | Inductive load drive | |
| US10168187B2 (en) | Evaluation circuit for a capacitive sensor, capacitive sensor, and actuator in a motor vehicle | |
| JP2010057230A (en) | Voltage generation circuit and operation control method therefor | |
| JP7000830B2 (en) | Capacitance detector | |
| JP6600471B2 (en) | Magnetic sensor device | |
| US10915387B2 (en) | Circuit assembly and method for monitoring a micro-controller based on a watchdog voltage | |
| US8049547B2 (en) | Semiconductor integrated circuit and signal adjusting method | |
| JP5792830B2 (en) | Pulse signal output device | |
| JP6277691B2 (en) | Control signal generation circuit and circuit device | |
| JP5780270B2 (en) | Switching element drive circuit | |
| CN108306647A (en) | Semiconductor device | |
| US20070210839A1 (en) | Output buffer circuit and method with self-adaptive driving capability | |
| US20180274950A1 (en) | Evaluation circuit for a capacitive sensor, capacitive sensor, and actuator in a motor vehicle | |
| JP5806604B2 (en) | Magnetic field detection circuit | |
| US20050179477A1 (en) | Integrated circuit and method for generating a ready signal | |
| JP2014211360A (en) | Semiconductor tester |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201118 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211014 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211207 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7000830 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |