JP2019103064A - Control apparatus of semiconductor device - Google Patents

Control apparatus of semiconductor device Download PDF

Info

Publication number
JP2019103064A
JP2019103064A JP2017234252A JP2017234252A JP2019103064A JP 2019103064 A JP2019103064 A JP 2019103064A JP 2017234252 A JP2017234252 A JP 2017234252A JP 2017234252 A JP2017234252 A JP 2017234252A JP 2019103064 A JP2019103064 A JP 2019103064A
Authority
JP
Japan
Prior art keywords
voltage
gate
circuit
semiconductor
voltages
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017234252A
Other languages
Japanese (ja)
Inventor
春日井　淳
Atsushi Kasugai
淳 春日井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2017234252A priority Critical patent/JP2019103064A/en
Publication of JP2019103064A publication Critical patent/JP2019103064A/en
Pending legal-status Critical Current

Links

Images

Abstract

To provide a technique without matching the number of detection parts of each semiconductor device with the number of the semiconductor devices connected in parallel.SOLUTION: A control apparatus of each semiconductor device is a control apparatus controlling a plurality of semiconductor devices connected in parallel, and comprises: one voltage detection circuit which is electrically connected to each of the plurality of semiconductor devices, and detects an ON-state voltage of each of the semiconductor devices while a gate voltage is applied from the plurality of semiconductor devices; and an adjustment part adjusting, when the plurality of ON-state voltages of the plurality of semiconductor devices having been detected are different, the gate voltage of a specified semiconductor device of which a relatively small ON-state voltage other than the maximum ON-state voltage among the plurality of ON-state voltages until the ON-state voltage of the specified semiconductor device is matched to the maximum ON-state voltage.SELECTED DRAWING: Figure 1

Description

本明細書では、互いに並列に接続される複数の半導体素子を制御する制御装置を開示する。   The present specification discloses a control device that controls a plurality of semiconductor devices connected in parallel to one another.

特許文献１に、互いに並列に接続される複数の半導体素子を制御する制御装置が開示されている。制御装置は、複数の電流検出部と、記憶部と、ゲート駆動制御部を備える。複数の電流検出部のそれぞれは、並列に接続されている複数の半導体素子のそれぞれに流れる電流を検出する。記憶部は、電流検出部で検出した電流を記憶する。ゲート駆動制御部は、並列に接続されている複数の半導体素子に流れる電流の差を解消するために、複数の半導体素子のそれぞれに印加するゲート電圧を調整する。   Patent Document 1 discloses a control device that controls a plurality of semiconductor elements connected in parallel to each other. The control device includes a plurality of current detection units, a storage unit, and a gate drive control unit. Each of the plurality of current detection units detects a current flowing through each of the plurality of semiconductor elements connected in parallel. The storage unit stores the current detected by the current detection unit. The gate drive control unit adjusts the gate voltage applied to each of the plurality of semiconductor elements in order to eliminate the difference in current flowing through the plurality of semiconductor elements connected in parallel.

特開２０１７−４６４３８号公報JP, 2017-46438, A

上記の制御装置では、並列に接続されている複数の半導体素子のそれぞれに、複数の電流検出部のそれぞれが接続されている。この構成では、並列に接続される半導体素子の個数に合わせて、電流検出部が配置される。   In the control device described above, each of the plurality of current detection units is connected to each of the plurality of semiconductor elements connected in parallel. In this configuration, the current detection unit is disposed in accordance with the number of semiconductor elements connected in parallel.

本明細書では、半導体素子の検出部の個数を、並列に接続される半導体素子の個数に合わせずに済む技術を提供する。   In the present specification, a technique is provided in which the number of detection portions of semiconductor devices does not need to be matched to the number of semiconductor devices connected in parallel.

本明細書によって開示される半導体素子の制御装置は、互いに並列に接続されている複数の半導体素子を制御する制御装置であって、前記複数の半導体素子のそれぞれに電気的に接続されており、前記複数の半導体素子のそれぞれについて、ゲート電圧を印加している間の当該半導体素子のオン電圧を検出する１個の電圧検出回路と、前記複数の半導体素子の検出済みの複数のオン電圧が異なる場合に、前記複数のオン電圧のうち、最大のオン電圧以外の比較的に小さいオン電圧が検出された特定の半導体素子のゲート電圧を、前記特定の半導体素子のオン電圧が前記最大のオン電圧に一致するまで調整する調整部を備える。   The control device of a semiconductor device disclosed by the present specification is a control device that controls a plurality of semiconductor devices connected in parallel with each other, and is electrically connected to each of the plurality of semiconductor devices, For each of the plurality of semiconductor elements, one voltage detection circuit that detects the on voltage of the semiconductor element while applying the gate voltage is different from the plurality of detected on voltages of the plurality of semiconductor elements. In the case where a relatively small on voltage other than the maximum on voltage is detected among the plurality of on voltages, the gate voltage of the specific semiconductor element is detected, and the on voltage of the specific semiconductor element is the maximum on voltage It has an adjustment part which adjusts until it corresponds to.

上記の構成では、互いに並列に接続されている複数の半導体素子のそれぞれのオン電圧を、１個の電圧検出回路で検出する。このため、並列に接続されている半導体素子の個数に合わせて、電圧検出回路を増加せずに済む。   In the above configuration, the on voltage of each of the plurality of semiconductor elements connected in parallel is detected by one voltage detection circuit. Therefore, it is not necessary to increase the number of voltage detection circuits in accordance with the number of semiconductor elements connected in parallel.

実施例の制御装置の構成を模式的に示すブロック図である。It is a block diagram showing composition of a control device of an example typically. 実施例の半導体素子におけるゲート電圧とオン電圧の相関関係を示すグラフである。It is a graph which shows the correlation of the gate voltage and the ON voltage in the semiconductor element of an Example. 実施例の制御装置が実行するゲート電圧決定処理を示すフローチャートである。It is a flowchart which shows the gate voltage determination process which the control apparatus of an Example performs. 図３に続くゲート電圧決定処理を示すフローチャートである。It is a flowchart which shows the gate voltage determination process following FIG.

まず、図１を参照して、制御装置１０について説明する。本実施例の制御装置１０は、例えば、電気自動車やハイブリッド自動車等の車両に搭載され、インバータやＤＣ−ＤＣコンバータ等の電力制御回路に組み込まれる。制御装置１０は、電力制御回路に配置される複数の半導体素子１４，１６を制御する。なお、図１には、並列に接続されている２個の半導体素子１４，１６が配置されているが、並列に接続されている半導体素子の個数は３個以上であってもよい。   First, the control device 10 will be described with reference to FIG. The control device 10 of the present embodiment is mounted, for example, on a vehicle such as an electric vehicle or a hybrid vehicle, and is incorporated in a power control circuit such as an inverter or a DC-DC converter. The controller 10 controls the plurality of semiconductor elements 14 and 16 disposed in the power control circuit. Although two semiconductor elements 14 and 16 connected in parallel are disposed in FIG. 1, the number of semiconductor elements connected in parallel may be three or more.

２個の半導体素子１４，１６は、スイッチング素子であり、絶縁ゲート型バイポーラトランジスタ（即ちInsulated Gate Bipolar Transistor：ＩＧＢＴ）の素子構造を有する。半導体素子１４は、ゲートＧ１と、コレクタＣ１と、エミッタＥ１を備え、半導体素子１６は、ゲートＧ２と、コレクタＣ２と、エミッタＥ２を備える。半導体素子１４，１６は、例えば、金属酸化物半導体電界効果トランジスタ（即ちMetal Oxide Semiconductor Field Effect Transistor：ＭＯＳＦＥＴ）であってもよい。   The two semiconductor elements 14 and 16 are switching elements, and have an element structure of an insulated gate bipolar transistor (that is, an insulated gate bipolar transistor: IGBT). The semiconductor device 14 includes a gate G1, a collector C1, and an emitter E1, and the semiconductor device 16 includes a gate G2, a collector C2, and an emitter E2. The semiconductor elements 14 and 16 may be, for example, metal oxide semiconductor field effect transistors (i.e., Metal Oxide Semiconductor Field Effect Transistors: MOSFETs).

制御装置１０は、電圧検出回路２２と、記憶回路２４と、調整部２６を備える。電圧検出回路２２は、半導体素子１４，１６のオン電圧Ｖｏ１，Ｖｏ２を検出するための回路である。電圧検出回路２２は、半導体素子１４，１６のそれぞれに対して、高電位側に電気的に接続されている。オン電圧Ｖｏ１は、半導体素子１４のゲートＧ１にゲート電圧Ｖｇ１が印加されている間に発生するコレクタＣ１とエミッタＥ１の間の電圧である。同様に、オン電圧Ｖｏ２は、半導体素子１６のゲートＧ２にゲート電圧Ｖｇ２が印加されている間に発生するコレクタＣ２とエミッタＥ２の間の電圧である。なお、ゲート電圧Ｖｇ１は、ゲートＧ１とエミッタＥ１の間の電圧であり、ゲート電圧Ｖｇ２は、ゲートＧ２とエミッタＥ２の間の電圧である。   The control device 10 includes a voltage detection circuit 22, a storage circuit 24, and an adjustment unit 26. The voltage detection circuit 22 is a circuit for detecting the on voltages Vo1 and Vo2 of the semiconductor elements 14 and 16. The voltage detection circuit 22 is electrically connected to the semiconductor elements 14 and 16 on the high potential side. The on voltage Vo1 is a voltage between the collector C1 and the emitter E1 generated while the gate voltage Vg1 is applied to the gate G1 of the semiconductor element 14. Similarly, the on voltage Vo2 is a voltage between the collector C2 and the emitter E2 generated while the gate voltage Vg2 is applied to the gate G2 of the semiconductor element 16. The gate voltage Vg1 is a voltage between the gate G1 and the emitter E1, and the gate voltage Vg2 is a voltage between the gate G2 and the emitter E2.

記憶回路２４は、電圧検出回路２２に接続されている。記憶回路２４は、電圧検出回路２２で検出されるオン電圧Ｖｏ１，Ｖｏ２を記憶する。また、図２に示されるように、記憶回路２４は、半導体素子１４，１６におけるゲート電圧とオン電圧の相関関係を予め記憶している。図２において、縦軸はオン電圧を示し、横軸はゲート電圧を示す。半導体素子１４，１６のゲートＧ１，Ｇ２のそれぞれに印加するゲート電圧Ｖｇ１，Ｖｇ２が高くなるほど、半導体素子１４，１６のオン電圧Ｖｏ１，Ｖｏ２は低くなる。   The storage circuit 24 is connected to the voltage detection circuit 22. The storage circuit 24 stores the on voltages Vo1 and Vo2 detected by the voltage detection circuit 22. Further, as shown in FIG. 2, the storage circuit 24 stores in advance the correlation between the gate voltage and the on voltage in the semiconductor elements 14 and 16. In FIG. 2, the vertical axis indicates the on voltage, and the horizontal axis indicates the gate voltage. As the gate voltages Vg1 and Vg2 applied to the gates G1 and G2 of the semiconductor elements 14 and 16 are higher, the on voltages Vo1 and Vo2 of the semiconductor elements 14 and 16 are lower.

調整部２６は、演算回路２８と、複数（本実施例では２個）のゲート駆動回路３０，３２を備える。演算回路２８は、記憶回路２４に接続されている。演算回路２８は、半導体素子１４，１６のゲートＧ１，Ｇ２のそれぞれに印加するゲート電圧Ｖｇ１，Ｖｇ２を決定し、ゲート駆動回路３０，３２に供給する。演算回路２８は、記憶回路２４に記憶されているオン電圧Ｖｏ１，Ｖｏ２と、ゲート電圧とオン電圧の相関関係を用いて、ゲート電圧Ｖｇ１，Ｖｇ２を調整する。演算回路２８で決定するゲート電圧Ｖｇ１，Ｖｇ２のそれぞれは、半導体素子１４，１６のゲートＧ１，Ｇ２のそれぞれの閾値電圧よりも高く、半導体素子１４，１６のゲートＧ１，Ｇ２のそれぞれをオフに切り換えるのに十分な値である。   The adjustment unit 26 includes an arithmetic circuit 28 and a plurality of (two in the present embodiment) gate drive circuits 30 and 32. The arithmetic circuit 28 is connected to the storage circuit 24. The arithmetic circuit 28 determines gate voltages Vg1 and Vg2 to be applied to the gates G1 and G2 of the semiconductor elements 14 and 16, respectively, and supplies the gate voltages to the gate drive circuits 30 and 32. The arithmetic circuit 28 adjusts the gate voltages Vg1 and Vg2 using the on voltages Vo1 and Vo2 stored in the storage circuit 24 and the correlation between the gate voltage and the on voltage. Each of the gate voltages Vg1 and Vg2 determined by the arithmetic circuit 28 is higher than the threshold voltage of each of the gates G1 and G2 of the semiconductor elements 14 and 16, and switches each of the gates G1 and G2 of the semiconductor elements 14 and 16 off. It is enough value for

演算回路２８は、ゲート駆動回路３０，３２のそれぞれに接続されている。ゲート駆動回路３０は、半導体素子１４のゲートＧ１に接続されている。ゲート駆動回路３０は、図１に示されないコントローラからの指令を受けて、半導体素子１４を駆動する。ゲート駆動回路３０は、演算回路２８で設定されたゲート電圧Ｖｇ１で、半導体素子１４をオンに切り換える。ゲート駆動回路３２は、ゲート駆動回路３０と同様の構成を有する。ゲート駆動回路３２は、半導体素子１６のゲートＧ２に接続されている。ゲート駆動回路３２は、図１に示されないコントローラからの指令を受けて、半導体素子１６を駆動する。ゲート駆動回路３２は、演算回路２８で設定されたゲート電圧Ｖｇ２で、半導体素子１６をオンに切り換える。   The arithmetic circuit 28 is connected to each of the gate drive circuits 30 and 32. The gate drive circuit 30 is connected to the gate G 1 of the semiconductor element 14. The gate drive circuit 30 drives the semiconductor element 14 in response to a command from a controller not shown in FIG. The gate drive circuit 30 turns on the semiconductor element 14 at the gate voltage Vg1 set by the arithmetic circuit 28. The gate drive circuit 32 has a configuration similar to that of the gate drive circuit 30. The gate drive circuit 32 is connected to the gate G 2 of the semiconductor element 16. The gate drive circuit 32 drives the semiconductor element 16 in response to a command from a controller not shown in FIG. The gate drive circuit 32 turns on the semiconductor element 16 at the gate voltage Vg2 set by the arithmetic circuit 28.

次に、図３及び図４に示されるフローチャートを参照して、制御装置１０が実行するゲート電圧決定処理について説明する。また、図４は、図３に示されるフローチャート中の「Ａ」に続くゲート電圧決定処置を示すフローチャートである。ゲート電圧決定処理は、車両の電源がオフからオンに切り替えられると開始される。ゲート電圧決定処理は、車両の電源がオフからオンに切り替えられる毎に実施される。まず、Ｓ１２では、ゲート駆動回路３０は、半導体素子１４のゲートＧ１にデフォルトで設定されているゲート電圧Ｖｇ１を印加する。これにより、半導体素子１４がオンに切り換えられる。Ｓ１２では、さらに、電圧検出回路２２は、半導体素子１４のオン電圧Ｖｏ１を検出して、記憶回路２４に記憶させる。続いて、Ｓ１４では、Ｓ１２と同様に、ゲート駆動回路３２は、半導体素子１６のゲートＧ２にデフォルトで設定されているゲート電圧Ｖｇ２を印加する。これにより、半導体素子１６がオンに切り換えられる。Ｓ１４では、さらに、電圧検出回路２２は、半導体素子１６のオン電圧Ｖｏ２を検出して、記憶回路２４に記憶させる。   Next, with reference to the flowcharts shown in FIG. 3 and FIG. 4, the gate voltage determination process performed by the control device 10 will be described. Further, FIG. 4 is a flowchart showing a gate voltage determination process following “A” in the flowchart shown in FIG. The gate voltage determination process is started when the power of the vehicle is switched from off to on. The gate voltage determination process is performed each time the power of the vehicle is switched from off to on. First, in S12, the gate drive circuit 30 applies a gate voltage Vg1 set by default to the gate G1 of the semiconductor element. Thereby, the semiconductor element 14 is switched on. In S12, the voltage detection circuit 22 further detects the on voltage Vo1 of the semiconductor element 14 and causes the storage circuit 24 to store the on voltage Vo1. Subsequently, in S14, the gate drive circuit 32 applies a gate voltage Vg2 set by default to the gate G2 of the semiconductor element 16 as in S12. Thereby, the semiconductor element 16 is switched on. In S14, the voltage detection circuit 22 further detects the on voltage Vo2 of the semiconductor element 16 and causes the storage circuit 24 to store the on voltage Vo2.

次に、Ｓ１６において、演算回路２８は、Ｓ１２及びＳ１４において記憶回路２４に記憶されたオン電圧Ｖｏ１，Ｖｏ２が一致するか否かを判断する。オン電圧Ｖｏ１，Ｖｏ２が一致する場合（Ｓ１６でＹＥＳ）、ゲート電圧決定処理を終了する。一方、オン電圧Ｖｏ１，Ｖｏ２が異なる場合（Ｓ１６でＮＯ）、Ｓ１８において、演算回路２８は、オン電圧Ｖｏ１がオン電圧Ｖｏ２よりも高いか否かを判断する。オン電圧Ｖｏ１がオン電圧Ｖｏ２より高い場合（Ｓ１８でＹＥＳ）、Ｓ２０において、演算回路２８は、記憶回路２４に記憶されたオン電圧Ｖｏ１，Ｖｏ２と、半導体素子１４，１６におけるゲート電圧とオン電圧の相関関係を用いて、ゲート電圧Ｖｇ２を決定する。具体的には、演算回路２８は、オン電圧Ｖｏ２がオン電圧Ｖｏ１に一致するように、低下されたゲート電圧Ｖｇ２を決定して、ゲート駆動回路３２に供給する。続いて、Ｓ２２において、ゲート駆動回路３２は、Ｓ２０において演算回路２８から取得したゲート電圧Ｖｇ２を、半導体素子１６のゲートＧ２に印加する。Ｓ２２では、さらに、電圧検出回路２２が、半導体素子１６のオン電圧Ｖｏ２を検出し、記憶回路２４に記憶させる。   Next, in S16, the arithmetic circuit 28 determines whether the on voltages Vo1 and Vo2 stored in the storage circuit 24 in S12 and S14 match. If the on voltages Vo1 and Vo2 match (YES in S16), the gate voltage determination process is ended. On the other hand, if the on voltages Vo1 and Vo2 are different (NO in S16), the arithmetic circuit 28 determines in S18 whether the on voltage Vo1 is higher than the on voltage Vo2. If the on voltage Vo1 is higher than the on voltage Vo2 (YES in S18), the arithmetic circuit 28 calculates the on voltages Vo1 and Vo2 stored in the memory circuit 24 and the gate voltage and the on voltage in the semiconductor elements 14 and 16 in S20. The correlation is used to determine the gate voltage Vg2. Specifically, the arithmetic circuit 28 determines the lowered gate voltage Vg2 so that the on voltage Vo2 matches the on voltage Vo1, and supplies it to the gate drive circuit 32. Subsequently, in S22, the gate drive circuit 32 applies the gate voltage Vg2 obtained from the arithmetic circuit 28 in S20 to the gate G2 of the semiconductor element 16. In S22, the voltage detection circuit 22 further detects the on voltage Vo2 of the semiconductor element 16 and causes the storage circuit 24 to store the on voltage Vo2.

次に、Ｓ２４において、演算回路２８は、Ｓ１２で記憶されたオン電圧Ｖｏ１と、Ｓ２２で記憶されたオン電圧Ｖｏ２が一致するか否かを判断する。オン電圧Ｖｏ１，Ｖｏ２が一致する場合（Ｓ２４でＹＥＳ）、ゲート電圧決定処理を終了する。一方、オン電圧Ｖｏ１，Ｖｏ２が異なる場合（Ｓ２４でＮＯ）、Ｓ２６において、演算回路２８は、オン電圧Ｖｏ１がオン電圧Ｖｏ２よりも低いか否かを判断する。   Next, in S24, the arithmetic circuit 28 determines whether the on voltage Vo1 stored in S12 matches the on voltage Vo2 stored in S22. If the on voltages Vo1 and Vo2 match (YES in S24), the gate voltage determination process is ended. On the other hand, if the on voltages Vo1 and Vo2 are different (NO in S24), the arithmetic circuit 28 determines in S26 whether the on voltage Vo1 is lower than the on voltage Vo2.

オン電圧Ｖｏ１がオン電圧Ｖｏ２よりも高い場合（Ｓ２６でＮＯ）、Ｓ２０に戻って、再度、ゲート電圧Ｖｇ２を決定する。一方、オン電圧Ｖｏ１がオン電圧Ｖｏ２よりも低い場合（Ｓ２６でＹＥＳ）、Ｓ２８において、演算回路２８は、ゲート電圧Ｖｇ２を再度決定する。具体的には、演算回路２８は、既に決定済みのゲート電圧Ｖｇ２よりも所定の値だけ高いゲート電圧Ｖｇ２を決定して、ゲート駆動回路３２に供給する。続いて、Ｓ３０において、ゲート駆動回路３２は、Ｓ２８において演算回路２８から取得したゲート電圧Ｖｇ２を、半導体素子１６のゲートＧ２に印加する。Ｓ３０では、さらに、電圧検出回路２２が、半導体素子１６のオン電圧Ｖｏ２を検出し、記憶回路２４に記憶させて、Ｓ２４に戻る。   When the on voltage Vo1 is higher than the on voltage Vo2 (NO in S26), the process returns to S20, and the gate voltage Vg2 is determined again. On the other hand, when on voltage Vo1 is lower than on voltage Vo2 (YES in S26), operation circuit 28 determines gate voltage Vg2 again in S28. Specifically, the arithmetic circuit 28 determines a gate voltage Vg2 higher by a predetermined value than the gate voltage Vg2 already determined, and supplies the gate drive circuit 32 with the gate voltage Vg2. Subsequently, in S30, the gate drive circuit 32 applies the gate voltage Vg2 obtained from the arithmetic circuit 28 in S28 to the gate G2 of the semiconductor element 16. In S30, the voltage detection circuit 22 further detects the on voltage Vo2 of the semiconductor element 16, stores the on voltage Vo2 in the storage circuit 24, and returns to S24.

オン電圧Ｖｏ１がオン電圧Ｖｏ２より低い場合（Ｓ１８でＮＯ）、Ｓ４０において、演算回路２８は、記憶回路２４に記憶されたオン電圧Ｖｏ１，Ｖｏ２と、半導体素子１４，１６におけるゲート電圧とオン電圧の相関関係を用いて、ゲート電圧Ｖｇ１を決定する。具体的には、演算回路２８は、オン電圧Ｖｏ１がオン電圧Ｖｏ２に一致するように、低下されたゲート電圧Ｖｇ１を決定して、ゲート駆動回路３０に供給する。続いて、Ｓ４２において、ゲート駆動回路３０は、Ｓ４０において演算回路２８から取得したゲート電圧Ｖｇ１を、半導体素子１４のゲートＧ１に印加する。Ｓ４２では、さらに、電圧検出回路２２が半導体素子１４のオン電圧Ｖｏ１を検出し、記憶回路２４に記憶させる。   When the on voltage Vo1 is lower than the on voltage Vo2 (NO in S18), in S40, the arithmetic circuit 28 compares the on voltages Vo1 and Vo2 stored in the memory circuit 24 with the gate voltage and the on voltage in the semiconductor elements 14 and 16. The correlation is used to determine the gate voltage Vg1. Specifically, the arithmetic circuit 28 determines the lowered gate voltage Vg1 so that the on voltage Vo1 matches the on voltage Vo2, and supplies it to the gate drive circuit 30. Subsequently, in S42, the gate drive circuit 30 applies the gate voltage Vg1 obtained from the arithmetic circuit 28 in S40 to the gate G1 of the semiconductor element 14. In S42, the voltage detection circuit 22 further detects the on voltage Vo1 of the semiconductor element 14 and causes the storage circuit 24 to store the on voltage Vo1.

次に、Ｓ４４において、演算回路２８は、Ｓ１４で記憶されたオン電圧Ｖｏ２と、Ｓ４２で記憶されたオン電圧Ｖｏ１が一致するか否かを判断する。オン電圧Ｖｏ１，Ｖｏ２が一致する場合（Ｓ４４でＹＥＳ）、ゲート電圧決定処理を終了する。一方、オン電圧Ｖｏ１，Ｖｏ２が異なる場合（Ｓ４４でＮＯ）、Ｓ４６において、演算回路２８は、オン電圧Ｖｏ１がオン電圧Ｖｏ２よりも高いか否かを判断する。   Next, in S44, the arithmetic circuit 28 determines whether the on voltage Vo2 stored in S14 matches the on voltage Vo1 stored in S42. If the on voltages Vo1 and Vo2 match (YES in S44), the gate voltage determination process is ended. On the other hand, when the on voltages Vo1 and Vo2 are different (NO in S44), the arithmetic circuit 28 determines in S46 whether the on voltage Vo1 is higher than the on voltage Vo2.

オン電圧Ｖｏ１がオン電圧Ｖｏ２よりも低い場合（Ｓ４６でＮＯ）、Ｓ４０に戻って、再度、ゲート電圧Ｖｇ１を決定する。一方、オン電圧Ｖｏ１がオン電圧Ｖｏ２よりも高い場合（Ｓ４６でＹＥＳ）、Ｓ４８において、演算回路２８は、ゲート電圧Ｖｇ１を再度決定する。具体的には、演算回路２８は、既に決定済みのゲート電圧Ｖｇ１よりも所定の値だけ高いゲート電圧Ｖｇ１を決定して、ゲート駆動回路３０に供給する。続いて、Ｓ５０において、ゲート駆動回路３０は、Ｓ４８において演算回路２８から取得したゲート電圧Ｖｇ１を、半導体素子１４のゲートＧ１に印加する。Ｓ５０では、さらに、電圧検出回路２２が、半導体素子１４のオン電圧Ｖｏ１を検出し、記憶回路２４に記憶させて、Ｓ４４に戻る。   If the on voltage Vo1 is lower than the on voltage Vo2 (NO in S46), the process returns to S40 to determine the gate voltage Vg1 again. On the other hand, if on voltage Vo1 is higher than on voltage Vo2 (YES in S46), operation circuit 28 determines gate voltage Vg1 again in S48. Specifically, the arithmetic circuit 28 determines a gate voltage Vg1 higher by a predetermined value than the already determined gate voltage Vg1, and supplies the gate drive circuit 30 with the gate voltage Vg1. Subsequently, in S50, the gate drive circuit 30 applies the gate voltage Vg1 obtained from the arithmetic circuit 28 in S48 to the gate G1 of the semiconductor element 14. In S50, the voltage detection circuit 22 further detects the on voltage Vo1 of the semiconductor element 14, stores the on voltage Vo1 in the storage circuit 24, and returns to S44.

上述したように、１個の電圧検出回路２２によって、互いに並列に接続されている複数の半導体素子１４，１６のオン電圧Ｖｏ１，Ｖｏ２が検出される。このため、並列に接続されている半導体素子の個数が増加した場合においても、新たに電圧検出回路を設置せずに済む。この構成によれば、半導体素子の個数に合わせて電圧検出回路を設置しなくても、複数の半導体素子１４，１６のオン電圧Ｖｏ１，Ｖｏ２を一致させるためにゲート電圧Ｖｇ１，Ｖｇ２を調整するゲート電圧決定処理を実行することができる。この結果、半導体素子の個数に合わせて電圧検出回路を設置せずに、複数の半導体素子１４，１６の間の電流アンバランスを抑制することができる。   As described above, one voltage detection circuit 22 detects the on voltages Vo1 and Vo2 of the plurality of semiconductor elements 14 and 16 connected in parallel to each other. For this reason, even when the number of semiconductor elements connected in parallel increases, it is not necessary to newly install a voltage detection circuit. According to this configuration, the gate voltages Vg1 and Vg2 are adjusted to match the on voltages Vo1 and Vo2 of the plurality of semiconductor elements 14 and 16 without installing the voltage detection circuit according to the number of semiconductor elements. A voltage determination process can be performed. As a result, it is possible to suppress current imbalance between the plurality of semiconductor elements 14 and 16 without installing a voltage detection circuit in accordance with the number of semiconductor elements.

また、車両の電源をオフからオンに切り替える毎に、ゲート電圧Ｖｇ１，Ｖｇ２を調整する。これにより、半導体素子１４，１６の長期間の使用に伴い、半導体素子１４，１６の性能が変化した場合でも、ゲート電圧Ｖｇ１，Ｖｇ２のそれぞれを適する値に調整することができる。   Further, each time the power supply of the vehicle is switched from off to on, the gate voltages Vg1 and Vg2 are adjusted. Thereby, even when the performance of the semiconductor devices 14 and 16 changes with the long-term use of the semiconductor devices 14 and 16, each of the gate voltages Vg1 and Vg2 can be adjusted to a suitable value.

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書又は図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。   As mentioned above, although the specific example of this invention was described in detail, these are only an illustration and do not limit a claim. The art set forth in the claims includes various variations and modifications of the specific examples illustrated above. The technical elements described in the present specification or the drawings exhibit technical usefulness singly or in various combinations, and are not limited to the combinations described in the claims at the time of application. In addition, the techniques illustrated in the present specification or the drawings can simultaneously achieve a plurality of purposes, and achieving one of the purposes itself has technical utility.

１０ ：制御装置
１４，１６：半導体素子
２２ ：電圧検出回路
２４ ：記憶回路
２６ ：調整部
２８ ：演算回路
３０，３２：ゲート駆動回路
Ｃ１，Ｃ２：コレクタ
Ｅ１，Ｅ２：エミッタ
Ｇ１，Ｇ２：ゲート
Ｖｇ１，Ｖｇ２：ゲート電圧
Ｖｏ１，Ｖｏ２：オン電圧 10: control device 14, 16: semiconductor element 22: voltage detection circuit 24: memory circuit 26: adjustment unit 28: arithmetic circuit 30, 32: gate drive circuit C1, C2: collector E1, E2: emitter G1, G2: gate Vg1 , Vg2: gate voltage Vo1, Vo2: on voltage

Claims (1)

互いに並列に接続されている複数の半導体素子を制御する制御装置であって、
前記複数の半導体素子のそれぞれに電気的に接続されており、前記複数の半導体素子のそれぞれについて、ゲート電圧を印加している間の当該半導体素子のオン電圧を検出する１個の電圧検出回路と、
前記複数の半導体素子の検出済みの複数のオン電圧が異なる場合に、前記複数のオン電圧のうち、最大のオン電圧以外の比較的に小さいオン電圧が検出された特定の半導体素子のゲート電圧を、前記特定の半導体素子のオン電圧が前記最大のオン電圧に一致するまで調整する調整部と、を備える、制御装置。 A control device for controlling a plurality of semiconductor elements connected in parallel with one another,
And one voltage detection circuit electrically connected to each of the plurality of semiconductor elements and detecting an on-voltage of the semiconductor element while applying a gate voltage to each of the plurality of semiconductor elements. ,
When a plurality of detected on voltages of the plurality of semiconductor elements are different, a gate voltage of a specific semiconductor element in which a relatively small on voltage other than the maximum on voltage is detected among the plurality of on voltages is detected. A controller configured to adjust the on-voltage of the specific semiconductor element until the on-voltage matches the maximum on-voltage.
JP2017234252A 2017-12-06 2017-12-06 Control apparatus of semiconductor device Pending JP2019103064A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017234252A JP2019103064A (en) 2017-12-06 2017-12-06 Control apparatus of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017234252A JP2019103064A (en) 2017-12-06 2017-12-06 Control apparatus of semiconductor device

Publications (1)

Publication Number Publication Date
JP2019103064A true JP2019103064A (en) 2019-06-24

Family

ID=66977295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017234252A Pending JP2019103064A (en) 2017-12-06 2017-12-06 Control apparatus of semiconductor device

Country Status (1)

Country Link
JP (1) JP2019103064A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021156007A1 (en) * 2020-02-07 2021-08-12 Eaton Intelligent Power Limited Drivers for power semiconductor switches using device feedback

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09289442A (en) * 1996-02-20 1997-11-04 Fuji Electric Co Ltd Current balance circuit for parallel-connected controllable semiconductor element
JP2002222920A (en) * 2001-01-24 2002-08-09 Mitsubishi Heavy Ind Ltd Protective device for parallel-connected mosfet
JP2016111836A (en) * 2014-12-08 2016-06-20 株式会社デンソー Electric power conversion system
US20160191046A1 (en) * 2014-07-24 2016-06-30 Eaton Corporation Methods and systems for operating hybrid power devices using multiple current-dependent switching patterns
JP2017158319A (en) * 2016-03-02 2017-09-07 株式会社日立製作所 Control circuit for power semiconductor devices, control method for power semiconductor devices, and power conversion apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09289442A (en) * 1996-02-20 1997-11-04 Fuji Electric Co Ltd Current balance circuit for parallel-connected controllable semiconductor element
JP2002222920A (en) * 2001-01-24 2002-08-09 Mitsubishi Heavy Ind Ltd Protective device for parallel-connected mosfet
US20160191046A1 (en) * 2014-07-24 2016-06-30 Eaton Corporation Methods and systems for operating hybrid power devices using multiple current-dependent switching patterns
JP2016111836A (en) * 2014-12-08 2016-06-20 株式会社デンソー Electric power conversion system
JP2017158319A (en) * 2016-03-02 2017-09-07 株式会社日立製作所 Control circuit for power semiconductor devices, control method for power semiconductor devices, and power conversion apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021156007A1 (en) * 2020-02-07 2021-08-12 Eaton Intelligent Power Limited Drivers for power semiconductor switches using device feedback

Similar Documents

Publication Publication Date Title
US10680604B2 (en) Multi-stage gate turn-off with dynamic timing
US11171638B2 (en) Electronic apparatus
US8680897B2 (en) Switching element control apparatus
US9083333B2 (en) Switching circuit
US9673807B2 (en) Gate voltage control apparatus configured to control a gate voltage of a switching device
US20160301351A1 (en) Gate driving circuit, inverter circuit, and motor control device
JP2019009914A (en) Semiconductor device, power conversion device, driving device, vehicle, and elevator
JP2021013259A (en) Gate drive device and power conversion device
US9041457B2 (en) Electronic apparatus having a diode connected to a control terminal of a switching element
JP6988670B2 (en) Drive circuit, power module and power conversion system
JP2009011013A (en) Power conversion equipment
JP2014166085A (en) Gate drive circuit and motor drive circuit
US10804802B2 (en) Direct charging with mutual active clamp
JP6164183B2 (en) Current control circuit
JP2019103064A (en) Control apparatus of semiconductor device
JP2016034178A (en) Power conversion apparatus and control method of the same
JP2011018958A (en) Switching element control device and motor driving device
US20210126449A1 (en) Electronic circuit and electronic apparatus
Li et al. Optimal algorithm design based on a digitalized active voltage gate driver for IGBT turn-on transition
JP2014212692A (en) Current switching device with igct
JP6969480B2 (en) Power converter
JP2010283987A (en) Drive device of switching element
WO2020035712A1 (en) Switching circuit
JP2016158071A (en) Current controller and power supply system
JP7063082B2 (en) Switching element control circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210323

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20211026