JP2019083284A - Compound semiconductor integrated circuit - Google Patents

Compound semiconductor integrated circuit Download PDF

Info

Publication number
JP2019083284A
JP2019083284A JP2017210968A JP2017210968A JP2019083284A JP 2019083284 A JP2019083284 A JP 2019083284A JP 2017210968 A JP2017210968 A JP 2017210968A JP 2017210968 A JP2017210968 A JP 2017210968A JP 2019083284 A JP2019083284 A JP 2019083284A
Authority
JP
Japan
Prior art keywords
protective film
bonding pad
compound semiconductor
integrated circuit
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017210968A
Other languages
Japanese (ja)
Inventor
井田　実
Minoru Ida
実 井田
美和 武藤
Yoshikazu Muto
美和 武藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2017210968A priority Critical patent/JP2019083284A/en
Publication of JP2019083284A publication Critical patent/JP2019083284A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Abstract

To suppress intrusion of moisture in a bonding pad while deterioration of high-speed performance is suppressed.SOLUTION: A first protective film 104 made of an inorganic material, a second protective film 105 made of an organic material, and a third protective film 106 made of an inorganic material are formed on a substrate 101. The first protective film 104, the second protective film 105, and the third protective film 106 are opened in a bonding region 121 of a bonding pad 103, and the surface of the bonding pad 103 is exposed.SELECTED DRAWING: Figure 1

Description

本発明は、ボンディングパッドを備える化合物半導体集積回路に関する。   The present invention relates to a compound semiconductor integrated circuit provided with a bonding pad.

化合物半導体を用いた高速に動作する集積回路で用いられる絶縁膜には、配線遅延を低減する目的で、低誘電率のポリイミドやベンゾシクロブテン（ＢＣＢ）といった有機絶縁膜がよく用いられる。しかし、酸化シリコンや窒化シリコンなどの無機絶縁膜と比べて、有機絶縁膜は吸湿性・透水性が高く、良好な耐湿性が得られにくい。このため、有機絶縁膜を用いた集積回路では、セラミックパッケージのような高価な気密封止実装が用いられることが多く、このことが低コスト化の大きな妨げとなっていた。   For insulating films used in integrated circuits operating at high speed using compound semiconductors, organic insulating films such as polyimide and benzocyclobutene (BCB) having a low dielectric constant are often used for the purpose of reducing wiring delay. However, compared to inorganic insulating films such as silicon oxide and silicon nitride, organic insulating films have high hygroscopicity and water permeability, and it is difficult to obtain good moisture resistance. For this reason, in the integrated circuit using the organic insulating film, an expensive hermetic sealing mounting such as a ceramic package is often used, which is a great obstacle to cost reduction.

これに対し、近年、化合物半導体を用いた超高速用途の集積回路においても、低コスト化への要求が高まり、安価なプラスチックパッケージの適用が課題となってきている。プラスチックパッケージを用いる場合には、パッケージで気密性を確保することができないため、集積回路のチップ自体で耐湿性を確保することが必須となる。   On the other hand, in recent years, even in integrated circuits for ultra-high-speed applications using compound semiconductors, the demand for cost reduction has increased, and the application of inexpensive plastic packages has become a problem. In the case of using a plastic package, since airtightness can not be secured by the package, it is essential to secure moisture resistance by the chip of the integrated circuit itself.

有機材料からなる絶縁膜を用いる場合、耐湿性を確保するためには、ほとんど水を透過しない窒化シリコンなどの無機材料による絶縁保護膜により、ボンディングパッド部以外の部分を覆う構成が一般的である。この構成例について、図３を用いて説明する。まず、化合物半導体から構成された集積回路の周縁部に、ボンディングパッド２０２が形成されている。また、基板２０１の上には、有機材料からなる有機絶縁保護膜２０３が形成され、有機絶縁保護膜２０３の上には、無機材料からなる無機絶縁保護膜２０４が形成されている。ボンディングパッド２０２は、金属配線２１１により、図示していない回路素子形成領域に接続している。   When using an insulating film made of an organic material, in order to ensure moisture resistance, it is common to cover the portion other than the bonding pad portion with an insulating protective film made of an inorganic material such as silicon nitride which hardly transmits water. . This configuration example will be described with reference to FIG. First, a bonding pad 202 is formed at the periphery of an integrated circuit made of a compound semiconductor. In addition, an organic insulating protective film 203 made of an organic material is formed on the substrate 201, and an inorganic insulating protective film 204 made of an inorganic material is formed on the organic insulating protective film 203. The bonding pad 202 is connected to a circuit element formation region (not shown) by a metal wire 211.

また、ボンディングパッド２０２のボンディング領域２１２においては、有機絶縁保護膜２０３および無機絶縁保護膜２０４が開口し、ボンディングパッド２０２の表面が露出している。この例では、有機絶縁保護膜２０３が、ボンディングパッド２０２の周縁部を覆ってボンディングパッド２０２の周縁部に接して形成されている。また、無機絶縁保護膜２０４は、有機絶縁保護膜２０３を被覆するとともに、ボンディングパッド２０２の周縁部に接して形成されている。金属配線２１１の上には、有機材料からなる有機絶縁保護膜２０３が接して形成された状態となる。なお、ボンディングパッド２０２は、ワイヤボンディングにより外部回路と接続する必要があるため、金（Ａｕ）などの酸化されにくい金属で作製することにより耐湿性は確保される。   Further, in the bonding area 212 of the bonding pad 202, the organic insulating protective film 203 and the inorganic insulating protective film 204 are opened, and the surface of the bonding pad 202 is exposed. In this example, the organic insulating protective film 203 is formed to cover the peripheral portion of the bonding pad 202 and to be in contact with the peripheral portion of the bonding pad 202. The inorganic insulating protective film 204 covers the organic insulating protective film 203 and is formed in contact with the peripheral portion of the bonding pad 202. An organic insulating protective film 203 made of an organic material is formed in contact with the metal wiring 211. Note that since the bonding pad 202 needs to be connected to an external circuit by wire bonding, moisture resistance is secured by manufacturing it using a metal that is not easily oxidized such as gold (Au).

特許５２７１２１４号公報Patent No. 5271214

上述した集積回路において、ボンディングパッドは配線と同様にＡｕで形成されることが多いが、一般に、窒化シリコンなどの無機材料とＡｕとの間では、良好な密着性が得られにくいことが知られている。ボンディングパッドと無機絶縁保護膜との間で充分な密着性が得られないと、密着性が不十分な部分から水分が侵入してしまう。一度、無機絶縁保護膜の内側に水分が侵入してしまうと、内部にある有機絶縁膜は透水性が高いため、水分は容易に回路素子形成領域にも到達し、充分な耐湿性が確保できないという問題が生じる。   In the integrated circuit described above, the bonding pad is often formed of Au as in the wiring, but it is generally known that good adhesion is hardly obtained between an inorganic material such as silicon nitride and Au. ing. If sufficient adhesion can not be obtained between the bonding pad and the inorganic insulating protective film, water will infiltrate from the portion where the adhesion is insufficient. Once water intrudes into the inside of the inorganic insulating protective film, the organic insulating film present inside has high water permeability, so the water easily reaches the circuit element formation region and sufficient moisture resistance can not be ensured. The problem arises.

安定して良好な密着性を得るには、ボンディングパッドを形成した直後に、続けて無機絶縁保護膜を形成することにより、密着面においてコンタミネーションが生じるのを極力抑制することが望ましい。しかしながら、ボンディングパッドを形成した直後に無機絶縁保護膜を堆積すると、金属配線の上にも直接接して無機絶縁保護膜が堆積されることになる。   In order to obtain stable and good adhesion, it is desirable to minimize the occurrence of contamination on the adhesion surface by forming an inorganic insulating protective film immediately after forming the bonding pad. However, if the inorganic insulating protective film is deposited immediately after forming the bonding pad, the inorganic insulating protective film is also deposited directly on the metal wiring.

金などによる金属配線は熱膨張係数が大きいため、温度変化によって容易に膨張・収縮するが、窒化シリコンなどによる無機絶縁保護膜が金属配線の上に接して堆積されていると、金属配線が膨張・収縮する際に無機絶縁保護膜に容易に亀裂が生じてしまう。亀裂が生じるとその部分から水分が内部に侵入してしまうため、耐湿性を保つことができなくなる（特許文献１参照）。   A metal wire made of gold or the like has a large thermal expansion coefficient, so it easily expands and contracts due to a temperature change, but if an inorganic insulating protective film made of silicon nitride or the like is deposited on the metal wire in contact, the metal wire expands. -When it shrinks, a crack will easily be generated in the inorganic insulating protective film. When a crack is generated, moisture intrudes from the portion into the inside, so that the moisture resistance can not be maintained (see Patent Document 1).

また、無機絶縁保護膜は誘電率が高いため、金属配線に接して形成すると、配線遅延時間が増大してしまうという問題も生じる。特に超高速動作用の化合物半導体による集積回路においては、配線遅延時間は極力小さくする必要がある。このため、金属配線上には、誘電率が低い有機絶縁膜を形成し、有機絶縁膜を介することで、ある程度金属配線と離れた状態で無機絶縁保護膜を形成することが望ましい。   In addition, since the inorganic insulating protective film has a high dielectric constant, when it is formed in contact with a metal wiring, there arises a problem that the wiring delay time is increased. In particular, in an integrated circuit based on a compound semiconductor for ultra high speed operation, the wiring delay time needs to be minimized. Therefore, it is desirable to form an organic insulating film having a low dielectric constant over the metal wiring, and to form an inorganic insulating protective film in a state of being separated from the metal wiring to some extent by interposing the organic insulating film.

しかしながら、有機絶縁膜を形成すると、ボンディングパッド表面には有機絶縁膜の形成工程にともなうコンタミネーションが生じる。このため、無機絶縁保護膜の形成時には、ボンディングパッド表面に上述したコンタミネーションが存在し、これが、無機絶縁保護膜とボンディングパッドとの密着性低下の一因となっている。   However, when the organic insulating film is formed, contamination is caused on the surface of the bonding pad in the process of forming the organic insulating film. Therefore, when the inorganic insulating protective film is formed, the above-mentioned contamination exists on the surface of the bonding pad, which contributes to the reduction in the adhesion between the inorganic insulating protective film and the bonding pad.

本発明は、以上のような問題点を解消するためになされたものであり、高速性能の劣化が抑制された状態で、ボンディングパッドにおける水分の侵入が抑制できるようにすることを目的とする。   The present invention has been made to solve the above-mentioned problems, and it is an object of the present invention to make it possible to suppress the entry of moisture in a bonding pad in a state in which the deterioration of high speed performance is suppressed.

本発明に係る化合物半導体集積回路は、化合物半導体から構成された基板と、基板の上に形成された化合物半導体からなる素子を備える回路素子形成領域と、基板の上に形成されて回路素子形成領域に接続するボンディングパッドと、ボンディングパッドの周縁部を覆ってボンディングパッドの周縁部に接して形成された無機材料からなる第１保護膜と、第１保護膜の上に接して形成された有機材料からなる第２保護膜と、第２保護膜の上に接して第２保護膜を被覆するとともにボンディングパッドの周縁部で第１保護膜の上に接して形成され、かつ回路素子形成領域を覆って形成された無機材料からなる第３保護膜とを備える。   A compound semiconductor integrated circuit according to the present invention comprises a substrate made of a compound semiconductor, a circuit element forming region including an element made of a compound semiconductor formed on the substrate, and a circuit element forming region formed on the substrate , A first protective film made of an inorganic material covering the peripheral portion of the bonding pad and formed in contact with the peripheral portion of the bonding pad, and an organic material formed in contact with the first protective film And covering the second protective film while being in contact with the second protective film and being formed on the first protective film at the peripheral portion of the bonding pad, and covering the circuit element formation region And a third protective film formed of an inorganic material.

上記化合物半導体集積回路において、第１保護膜の厚さは１００ｎｍ以下とされているとよい。   In the compound semiconductor integrated circuit, the thickness of the first protective film may be 100 nm or less.

上記化合物半導体集積回路において、第１保護膜および第３保護膜は、窒化シリコンまたは酸窒化シリコンの膜から構成されていればよい。   In the compound semiconductor integrated circuit, the first protective film and the third protective film may be made of a silicon nitride or silicon oxynitride film.

以上説明したように、本発明によれば、無機材料からなる第１保護膜を形成し、この上に、有機材料からなる第２保護膜を介して無機材料からなる第３保護膜を形成するようにしたので、高速性能の劣化が抑制された状態で、ボンディングパッドにおける水分の侵入が抑制できるという優れた効果が得られる。   As described above, according to the present invention, the first protective film made of the inorganic material is formed, and the third protective film made of the inorganic material is formed thereon via the second protective film made of the organic material. As a result, in the state in which the deterioration of high-speed performance is suppressed, the excellent effect that the penetration of water in the bonding pad can be suppressed can be obtained.

図１は、本発明の実施の形態における化合物半導体集積回路の構成を示す断面図である。FIG. 1 is a cross-sectional view showing the configuration of a compound semiconductor integrated circuit according to an embodiment of the present invention. 図２Ａは、本発明の実施の形態における化合物半導体集積回路の製造途中における一部構成を示す断面図である。FIG. 2A is a cross-sectional view showing a partial configuration in the middle of the production of the compound semiconductor integrated circuit in the embodiment of the present invention. 図２Ｂは、本発明の実施の形態における化合物半導体集積回路の製造途中における一部構成を示す断面図である。FIG. 2B is a cross-sectional view showing a partial configuration in the middle of the production of the compound semiconductor integrated circuit in the embodiment of the present invention. 図２Ｃは、本発明の実施の形態における化合物半導体集積回路の製造途中における一部構成を示す断面図である。FIG. 2C is a cross-sectional view showing a partial configuration in the middle of the production of the compound semiconductor integrated circuit in the embodiment of the present invention. 図２Ｄは、本発明の実施の形態における化合物半導体集積回路の製造途中における一部構成を示す断面図である。FIG. 2D is a cross-sectional view showing a partial configuration in the middle of the production of the compound semiconductor integrated circuit in the embodiment of the present invention. 図３は、ボンディングパッドを備える化合物半導体集積回路の一部構成を示す断面図である。FIG. 3 is a cross-sectional view showing a partial configuration of a compound semiconductor integrated circuit provided with a bonding pad.

以下、本発明の実施の形態における化合物半導体集積回路について図１を参照して説明する。この化合物半導体集積回路は、まず、化合物半導体から構成された基板１０１を備え、基板１０１の上には、化合物半導体からなる素子を備える回路素子形成領域（不図示）が形成されている。回路素子形成領域には、例えば、化合物半導体によるトランジスタ、薄膜抵抗、ＭＩＭキャパシタ、金属配線、層間絶縁膜などから構成されている。また、基板１０１の上には、回路素子形成領域に接続するボンディングパッド１０３が形成されている。ボンディングパッド１０３は、金属配線１１１により回路素子形成領域に電気的に接続している。金属配線１１１は、所謂多層配線構造とされていてもよい。   Hereinafter, a compound semiconductor integrated circuit according to an embodiment of the present invention will be described with reference to FIG. The compound semiconductor integrated circuit first includes a substrate 101 made of a compound semiconductor, and a circuit element forming region (not shown) including an element made of a compound semiconductor is formed on the substrate 101. In the circuit element formation region, for example, a compound semiconductor transistor, a thin film resistor, an MIM capacitor, a metal wiring, an interlayer insulating film, and the like are formed. Further, on the substrate 101, a bonding pad 103 connected to a circuit element formation region is formed. The bonding pad 103 is electrically connected to the circuit element formation region by the metal wiring 111. The metal wiring 111 may have a so-called multilayer wiring structure.

また、基板１０１の上には、第１保護膜１０４、第２保護膜１０５、第３保護膜１０６が形成されている。ボンディングパッド１０３のボンディング領域１２１においては、第１保護膜１０４、第２保護膜１０５、および第３保護膜１０６が開口し、ボンディングパッド１０３の表面が露出している。   Further, a first protective film 104, a second protective film 105, and a third protective film 106 are formed on the substrate 101. In the bonding region 121 of the bonding pad 103, the first protective film 104, the second protective film 105, and the third protective film 106 are opened, and the surface of the bonding pad 103 is exposed.

ここで、第１保護膜１０４は、無機材料から構成され、ボンディングパッド１０３の周縁部を覆ってボンディングパッド１０３の周縁部に接して形成されている。金属配線１１１の上には、第１保護膜１０４が接して形成された状態となる。   Here, the first protective film 104 is made of an inorganic material, covers the peripheral portion of the bonding pad 103, and is formed in contact with the peripheral portion of the bonding pad 103. The first protective film 104 is formed in contact with the metal wire 111.

また、第２保護膜１０５は、有機材料から構成され、第１保護膜１０４の上に接して形成されている。第２保護膜１０５は、例えば、ポリイミドやベンゾシクロブテン（ＢＣＢ）から構成されていればよい。第２保護膜１０５は、ボンディングパッド１０３および金属配線１１１には接触することなく形成されている。   Further, the second protective film 105 is made of an organic material and is formed on and in contact with the first protective film 104. The second protective film 105 may be made of, for example, polyimide or benzocyclobutene (BCB). The second protective film 105 is formed without contacting the bonding pad 103 and the metal wiring 111.

また、第３保護膜１０６は、無機材料から構成され、第２保護膜１０５の上に接して第２保護膜１０５を被覆するとともにボンディングパッド１０３の周縁部で第１保護膜１０４の上に接して形成されている。また、第３保護膜１０６は、回路素子形成領域を覆って形成されている。   The third protective film 106 is made of an inorganic material, covers the second protective film 105 in contact with the second protective film 105, and contacts the first protective film 104 at the peripheral portion of the bonding pad 103. It is formed. The third protective film 106 is formed to cover the circuit element formation region.

例えば、第１保護膜１０４および第３保護膜１０５は、窒化シリコンまたは酸窒化シリコンの膜から構成されていればよい。   For example, the first protective film 104 and the third protective film 105 may be made of a film of silicon nitride or silicon oxynitride.

上述したように、実施の形態によれば、ボンディングパッド１０３に接して形成されているのは、無機材料による第１保護膜１０４であり、これらの接触領域における第１保護膜１０４とボンディングパッド１０３との間には、有機材料によるコンタミネーションが存在することがない。このため、ボンディングパッド１０３と第１保護膜１０４との間には、良好な密着性が確保されている。   As described above, according to the embodiment, the first protective film 104 made of an inorganic material is formed in contact with the bonding pad 103, and the first protective film 104 and the bonding pad 103 in the contact region thereof are formed. There is no contamination with organic material between them. Therefore, good adhesion is secured between the bonding pad 103 and the first protective film 104.

また、実施の形態によれば、第１保護膜１０４の上に、無機材料からなる第３保護膜１０６を備えているので、水の侵入抑制には、第３保護膜１０６を厚く形成すればよく、第１保護膜１０４は、可能な範囲で薄くすることができる。この結果、配線遅延時間への影響が抑制できる。例えば、第１保護膜１０４の厚さは、１００ｎｍ以下とすれば、要求される高速性能が充分に得られるものとなる。また例えば、温度変化により金属配線１１１が膨張・収縮しても、第１保護膜１０４における亀裂の発生が抑制できる。   Further, according to the embodiment, since the third protective film 106 made of an inorganic material is provided on the first protective film 104, if the third protective film 106 is formed thick to suppress the intrusion of water. Well, the first protective film 104 can be made as thin as possible. As a result, the influence on the wiring delay time can be suppressed. For example, if the thickness of the first protective film 104 is 100 nm or less, the required high-speed performance can be sufficiently obtained. In addition, for example, even if the metal wiring 111 expands and contracts due to a temperature change, the generation of a crack in the first protective film 104 can be suppressed.

また、厚く形成する第３保護膜１０６は、有機材料からなる第２保護膜１０５を介して形成されるので、金属配線１１１から離して配置することが可能となり、速度性能の劣化が抑制できる。   Further, since the thick third protective film 106 is formed via the second protective film 105 made of an organic material, the third protective film 106 can be disposed apart from the metal wiring 111, and deterioration in speed performance can be suppressed.

以上に説明したように、実施の形態によれば、第１保護膜１０４は、配線遅延時間への影響はほとんどない程度まで薄くし、第３保護膜１０６は、水の侵入を充分に抑制できるように充分に厚くすることができる。この結果、高速性能の劣化を招くことなく水分が回路内部へ侵入するのを防ぐことが可能となり、集積回路チップ自体での耐湿性を確保することができるため、プラスチックパッケージの適用による低コスト化が可能となる。   As described above, according to the embodiment, the first protective film 104 can be thinned to such an extent that the wiring delay time is hardly affected, and the third protective film 106 can sufficiently suppress the entry of water. So as to be thick enough. As a result, it is possible to prevent moisture from entering the inside of the circuit without causing deterioration in high-speed performance, and it is possible to secure moisture resistance in the integrated circuit chip itself. Is possible.

次に、上述した実施の形態における化合物半導体集積回路の製造方法例について、図２Ａ〜図２Ｄを用いて説明する。   Next, an example of a method of manufacturing a compound semiconductor integrated circuit in the above-described embodiment will be described with reference to FIGS. 2A to 2D.

まず、図２Ａに示すように、化合物半導体からなる素子が形成されている基板１０１の上に、金属配線１１１に接続するボンディングパッド１０３を形成する。例えば、公知の電解めっき法などにより、金属配線１１１およびボンディングパッド１０３を形成すればよい。   First, as shown in FIG. 2A, a bonding pad 103 connected to a metal wiring 111 is formed on a substrate 101 on which an element made of a compound semiconductor is formed. For example, the metal wiring 111 and the bonding pad 103 may be formed by a known electrolytic plating method or the like.

次いで、基板１０１の上に、金属配線１１１およびボンディングパッド１０３を覆って第１保護膜１０４を形成する。例えば、プラズマＣＶＤ法など公知の堆積法により、窒化シリコンや酸窒化シリコンなどの無機絶縁材料を、基板１０１の全域に堆積することで、第１保護膜１０４を形成すればよい。ボンディングパッド１０３を形成した直後に第１保護膜１０４が形成されるので、これらの間の界面には、有機物などのコンタミネーションはほとんど無く良好な密着性が確保される。   Next, the first protective film 104 is formed on the substrate 101 so as to cover the metal wiring 111 and the bonding pad 103. For example, the first protective film 104 may be formed by depositing an inorganic insulating material such as silicon nitride or silicon oxynitride over the entire surface of the substrate 101 by a known deposition method such as plasma CVD. Since the first protective film 104 is formed immediately after the bonding pad 103 is formed, contamination with organic substances and the like hardly occurs at the interface between them, and good adhesion is secured.

次に、図２Ｂに示すように、第２保護膜１０５を形成する。第２保護膜１０５は、ボンディング領域を含む領域が開口した開口部１２２が形成された状態とする。例えば、ポリイミドやＢＣＢなどの有機材料を、スピンコートなどの塗布法により基板１０１の上に塗布して塗布膜を形成する。次に、形成した塗布膜をパターニングすることで、第２保護膜１０５を形成する。   Next, as shown in FIG. 2B, a second protective film 105 is formed. The second protective film 105 is in a state where an opening 122 is formed in which a region including a bonding region is opened. For example, an organic material such as polyimide or BCB is coated on the substrate 101 by a coating method such as spin coating to form a coating film. Next, the second coating film 105 is formed by patterning the formed coating film.

例えば、塗布膜を加熱して硬化した後、塗布膜の上に、公知のフォトリソグラフィー技術を用いてフォトレジストによるマスクパターンを形成し、次いで、反応性イオンエッチングなどによりマスクパターンをマスクとして塗布膜を選択的に除去することで、開口部１２２を備える第２保護膜１０５が形成できる。   For example, after the coating film is heated and cured, a mask pattern of a photoresist is formed on the coating film using a known photolithography technique, and then the coating film is formed using the mask pattern as a mask by reactive ion etching or the like. By selectively removing the second protective film 105, the second protective film 105 provided with the opening 122 can be formed.

また、感光性を有する有機材料を用いれば、ステッパーなどを用いたフォトリソグラフィー技術により塗布膜をパターニングすることで、開口部１２２を備える第２保護膜１０５が形成できる。この場合、塗布膜をパターニングした後で、加熱などにより第２保護膜１０５を硬化させる。   In addition, if an organic material having photosensitivity is used, the second protective film 105 having the opening 122 can be formed by patterning the coating film by a photolithography technique using a stepper or the like. In this case, after patterning the coating film, the second protective film 105 is cured by heating or the like.

次に、図２Ｃに示すように、基板１０１の上に、第１保護膜１０４、第２保護膜１０５など覆って第３保護膜１０６を形成する。例えば、プラズマＣＶＤ法など公知の堆積法により、窒化シリコンや酸窒化シリコンなどの無機絶縁材料を堆積することで、第３保護膜１０６を形成すればよい。第３保護膜１０６は、充分な耐湿性が得られるように、厚さ５００ｎｍ以上に形成するとよい。   Next, as shown in FIG. 2C, a third protective film 106 is formed on the substrate 101 so as to cover the first protective film 104, the second protective film 105, and the like. For example, the third protective film 106 may be formed by depositing an inorganic insulating material such as silicon nitride or silicon oxynitride by a known deposition method such as plasma CVD. The third protective film 106 may be formed to a thickness of 500 nm or more so that sufficient moisture resistance can be obtained.

ここで、例えば、有機材料からなる第２保護膜１０５の開口部１２２における第１保護膜１０４の表面には、第２保護膜１０５の形成時に発生したコンタミネーションが生じている。従って、第３保護膜１０６の形成では、開口部１２２などにおける第１保護膜１０４との間に、コンタミネーションが存在することになる。しかしながら、無機絶縁材料同志では、コンタミネーションなどが存在していても良好な密着性が得られやすい。従って、開口部１２２などにおける第１保護膜１０４と第３保護膜１０６との間での密着性に関しての問題は生じない。   Here, for example, contamination generated at the time of formation of the second protective film 105 is generated on the surface of the first protective film 104 in the opening 122 of the second protective film 105 made of an organic material. Therefore, in the formation of the third protective film 106, contamination is present between the opening 122 and the like with the first protective film 104. However, in the case of inorganic insulating materials, good adhesion can be easily obtained even if contamination or the like is present. Therefore, no problem occurs in the adhesion between the first protective film 104 and the third protective film 106 at the opening 122 and the like.

次に、図２Ｄに示すように、まず、公知のフォトリソグラフィー技術により、ボンディング領域１２１やスクライブラインなどが配置される周辺領域１２３に開口を備えるマスクパターン１３１を形成する。次いで、マスクパターン１３１をマスクとして第３保護膜１０６および第１保護膜１０４を選択的にエッチングし、ボンディング領域１２１のボンディングパッド１０３の表面を露出させ、周辺領域１２３の基板１０１を露出させる。この後、マスクパターン１３１を除去することで、図１を用いて説明した実施の形態における化合物半導体集積回路が得られる。   Next, as shown in FIG. 2D, first, a mask pattern 131 having an opening is formed in the peripheral area 123 where the bonding area 121 and the scribe line and the like are arranged by a known photolithography technique. Then, the third protective film 106 and the first protective film 104 are selectively etched using the mask pattern 131 as a mask to expose the surface of the bonding pad 103 in the bonding area 121 and expose the substrate 101 in the peripheral area 123. Thereafter, the mask pattern 131 is removed to obtain the compound semiconductor integrated circuit in the embodiment described with reference to FIG.

次に、上述した化合物半導体集積回路に対して実施した耐湿試験の結果について説明する。この試験では、耐湿性の改善効果を確認するために、実施の形態における化合物半導体集積回路と、図３を用いて説明した従来の化合物半導体集積回路とを試験対象とした。試験条件は環境温度８５℃、湿度８５％の中での１６００時間の保管試験とした。また、サンプル数は、それぞれ１５０個とした。   Next, the results of the moisture resistance test performed on the compound semiconductor integrated circuit described above will be described. In this test, the compound semiconductor integrated circuit in the embodiment and the conventional compound semiconductor integrated circuit described with reference to FIG. 3 were tested in order to confirm the effect of improving the moisture resistance. The test conditions were a storage test for 1600 hours at an ambient temperature of 85 ° C. and a humidity of 85%. The number of samples was 150 each.

上述した試験の結果、従来の化合物半導体集積回路では、試験後の光学顕微鏡観察で、窒化シリコンによる無機絶縁保護膜のボンディングパッドからの膜の浮き上がりが３９サンプルで確認された。一方、実施の形態における化合物半導体集積回路では、試験後の光学顕微鏡観察で、第１保護膜１０４、第３保護膜１０６のボンディングパッド１０３からの浮き上がりは全く観測されず、本発明における効果が確認された。   As a result of the test described above, in the conventional compound semiconductor integrated circuit, the floating of the film from the bonding pad of the inorganic insulating protective film made of silicon nitride was confirmed in 39 samples by optical microscope observation after the test. On the other hand, in the compound semiconductor integrated circuit according to the embodiment, floating of the first protective film 104 and the third protective film 106 from the bonding pad 103 is not observed at all by optical microscope observation after the test, and the effect of the present invention is confirmed It was done.

以上に説明したように、本発明によれば、無機材料からなる第１保護膜、有機材料からなる第２保護膜、無機材料からなる第３保護膜を用いるようにしたので、高速性能の劣化が抑制された状態で、ボンディングパッドにおける水分の侵入が抑制できるようになる。   As described above, according to the present invention, the first protective film made of an inorganic material, the second protective film made of an organic material, and the third protective film made of an inorganic material are used. In this state, the entry of moisture in the bonding pad can be suppressed.

なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。   The present invention is not limited to the embodiments described above, and many modifications and combinations can be made by those skilled in the art within the technical concept of the present invention. It is clear.

１０１…基板、１０３…ボンディングパッド、１０４…第１保護膜、１０５…第２保護膜、１０６…第３保護膜、１１１…金属配線、１２１…ボンディング領域。   DESCRIPTION OF SYMBOLS 101 ... board | substrate, 103 ... bonding pad, 104 ... 1st protective film, 105 ... 2nd protective film, 106 ... 3rd protective film, 111 ... metal wiring, 121 ... bonding area | region.

Claims (3)

化合物半導体から構成された基板と、
前記基板の上に形成された化合物半導体からなる素子を備える回路素子形成領域と、
前記基板の上に形成されて前記回路素子形成領域に接続するボンディングパッドと、
前記ボンディングパッドの周縁部を覆って前記ボンディングパッドの周縁部に接して形成された無機材料からなる第１保護膜と、
前記第１保護膜の上に接して形成された有機材料からなる第２保護膜と、
前記第２保護膜の上に接して前記第２保護膜を被覆するとともに前記ボンディングパッドの周縁部で前記第１保護膜の上に接して形成され、かつ前記回路素子形成領域を覆って形成された無機材料からなる第３保護膜と
を備えることを特徴とする化合物半導体集積回路。 A substrate composed of a compound semiconductor,
A circuit element formation region including an element made of a compound semiconductor formed on the substrate;
A bonding pad formed on the substrate and connected to the circuit element formation region;
A first protective film made of an inorganic material and formed in contact with the peripheral portion of the bonding pad so as to cover the peripheral portion of the bonding pad;
A second protective film made of an organic material formed in contact with the first protective film;
The second protective film is formed in contact with the second protective film, and is formed to be in contact with the first protective film at the peripheral portion of the bonding pad and to cover the circuit element formation region. And a third protective film made of an inorganic material. 請求項１記載の化合物半導体集積回路において、
前記第１保護膜の厚さは１００ｎｍ以下とされていることを特徴とする化合物半導体集積回路。 In the compound semiconductor integrated circuit according to claim 1,
The thickness of the said 1st protective film is 100 nm or less, The compound semiconductor integrated circuit characterized by the above-mentioned. 請求項１または２記載の化合物半導体集積回路において、
前記第１保護膜および前記第３保護膜は、窒化シリコンまたは酸窒化シリコンの膜から構成されていることを特徴とする化合物半導体集積回路。 In the compound semiconductor integrated circuit according to claim 1 or 2,
The compound semiconductor integrated circuit, wherein the first protective film and the third protective film are composed of a film of silicon nitride or silicon oxynitride.
JP2017210968A 2017-10-31 2017-10-31 Compound semiconductor integrated circuit Pending JP2019083284A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017210968A JP2019083284A (en) 2017-10-31 2017-10-31 Compound semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017210968A JP2019083284A (en) 2017-10-31 2017-10-31 Compound semiconductor integrated circuit

Publications (1)

Publication Number Publication Date
JP2019083284A true JP2019083284A (en) 2019-05-30

Family

ID=66671178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017210968A Pending JP2019083284A (en) 2017-10-31 2017-10-31 Compound semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JP2019083284A (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6384122A (en) * 1986-09-29 1988-04-14 Matsushita Electronics Corp Semiconductor device
JPH02105556A (en) * 1988-10-14 1990-04-18 Seiko Epson Corp Semiconductor device
WO2008120286A1 (en) * 2007-02-27 2008-10-09 Fujitsu Microelectronics Limited Semiconductor storage unit, process for manufacturing the same, and method of forming package resin
JP2013145805A (en) * 2012-01-13 2013-07-25 Sumitomo Electric Device Innovations Inc Semiconductor device manufacturing method
JP2015118950A (en) * 2012-04-04 2015-06-25 パナソニック株式会社 Semiconductor device and manufacturing method of the same
JP2016171183A (en) * 2015-03-12 2016-09-23 日本電信電話株式会社 Semiconductor integrated circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6384122A (en) * 1986-09-29 1988-04-14 Matsushita Electronics Corp Semiconductor device
JPH02105556A (en) * 1988-10-14 1990-04-18 Seiko Epson Corp Semiconductor device
WO2008120286A1 (en) * 2007-02-27 2008-10-09 Fujitsu Microelectronics Limited Semiconductor storage unit, process for manufacturing the same, and method of forming package resin
JP2013145805A (en) * 2012-01-13 2013-07-25 Sumitomo Electric Device Innovations Inc Semiconductor device manufacturing method
JP2015118950A (en) * 2012-04-04 2015-06-25 パナソニック株式会社 Semiconductor device and manufacturing method of the same
JP2016171183A (en) * 2015-03-12 2016-09-23 日本電信電話株式会社 Semiconductor integrated circuit

Similar Documents

Publication Publication Date Title
US8525354B2 (en) Bond pad structure and fabricating method thereof
CN101026120B (en) Semiconductor device
TWI541999B (en) Semiconductor device and method for forming the same
KR100659625B1 (en) Semiconductor device and method for manufacturing the same
US8790985B2 (en) High voltage resistance coupling structure
US8765531B2 (en) Method for manufacturing a metal pad structure of a die, a method for manufacturing a bond pad of a chip, a die arrangement and a chip arrangement
WO1982003727A1 (en) Method of making a semiconductor device having a projecting,plated electrode
CN103681597A (en) Interconnect structure and method
US9793106B2 (en) Reliability improvement of polymer-based capacitors by moisture barrier
JP5474534B2 (en) Passivation and contact surrounded by polyimide and method of manufacturing the same
US20150221698A1 (en) Thick bond pad for chip with cavity package
US10573602B2 (en) Semiconductor device and method of forming the same
US5719087A (en) Process for bonding pad protection from damage
JP6757293B2 (en) Compound semiconductor integrated circuit and its manufacturing method
JP2019083284A (en) Compound semiconductor integrated circuit
US8236703B2 (en) Methods for removing contaminants from aluminum-comprising bond pads and integrated circuits therefrom
KR100261826B1 (en) Semiconductor device and method for manufacturing the same
TW201631718A (en) Chip package and manufacturing method thereof
JPS59232424A (en) Semiconductor device and manufacture of the same
WO2022064551A1 (en) Semiconductor integrated circuit
JP2016207707A (en) Semiconductor device and manufacturing method of the same
JPH02125638A (en) Semiconductor integrated circuit device
TW201916194A (en) Method for forming metal wiring
US7833896B2 (en) Aluminum cap for reducing scratch and wire-bond bridging of bond pads
JP5847363B1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200923

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200917

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210413