JP2019067274A - 生成プログラム、生成方法、及び情報処理装置 - Google Patents
生成プログラム、生成方法、及び情報処理装置 Download PDFInfo
- Publication number
- JP2019067274A JP2019067274A JP2017194017A JP2017194017A JP2019067274A JP 2019067274 A JP2019067274 A JP 2019067274A JP 2017194017 A JP2017194017 A JP 2017194017A JP 2017194017 A JP2017194017 A JP 2017194017A JP 2019067274 A JP2019067274 A JP 2019067274A
- Authority
- JP
- Japan
- Prior art keywords
- program
- executed
- scenario
- memory
- change
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3668—Software testing
- G06F11/3672—Test management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3668—Software testing
- G06F11/3672—Test management
- G06F11/3684—Test management for test design, e.g. generating new test cases
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3668—Software testing
- G06F11/3672—Test management
- G06F11/3688—Test management for test execution, e.g. scheduling of test suites
Abstract
Description
図1を参照しながら、第1実施形態について説明する。
図1は、第1実施形態に係る情報処理装置及びシステムの一例を示した図である。なお、図1に示した情報処理装置10は、第1実施形態に係る情報処理装置の一例である。また、図1に示したシステム20は、第1実施形態に係るシステムの一例である。
記憶部12及びメモリ22は、例えば、RAM(Random Access Memory)などの揮発性記憶装置、或いは、HDD(Hard Disk Drive)やフラッシュメモリなどの不揮発性記憶装置である。プロセッサ11は、例えば、CPU(Central Processing Unit)、DSP(Digital Signal Processor)、ASIC(Application Specific Integrated Circuit)、FPGA(Field Programmable Gate Array)などである。実行部21は、例えば、CPU、DSP、ASIC、FPGAなどのプロセッサである。
図1の例では、プロセッサ11により、変化状況A、B、C、D、Eのそれぞれと変化状況Fとの類似性が評価され、類似性が基準を満たす変化状況の有無が判定される。プロセッサ11は、基準を満たす変化状況がなければ、実行したプログラムP3を含む新たなテストシナリオを生成する。一方、基準を満たす変化状況があれば、プロセッサ11は、実行したプログラムP3を含む新たなテストシナリオの生成を抑制する。
例えば、変化状況A、Fが類似する場合、プロセッサ11は、プログラムP3を含む新たなテストシナリオの生成を抑制する。一方、変化状況A、B、C、D、Eのいずれも変化状況Fと類似しない場合、プロセッサ11は、プログラムP3を含む新たなテストシナリオの生成を行う。
なお、第1実施形態に係る技術の適用範囲は図1の例に限定されず、情報処理装置10とシステム20とが1つの情報処理システムを形成し、その情報処理システムがテストシナリオの生成及び実行を行うようにしてもよい。また、プロセッサ11及び実行部21が同じプロセッサ又はプロセッサ群により実現されてもよい。また、記憶部12及びメモリ22が同じメモリ素子又はメモリ素子群により実現されてもよい。このような変形についても当然に第1実施形態の技術的範囲に属する。
次に、第2実施形態について説明する。
図2は、第2実施形態に係る情報処理システム及びシナリオ生成装置の一例を示したブロック図である。
情報処理システム100は、記憶部111、実行部112、及びメモリ管理部113を有する。記憶部111の機能は、上述したメモリ101により実現できる。実行部112及びメモリ管理部113の機能は、上述したプロセッサ102により実現できる。
図6の例は、状態#1、#2、#3、#4の間の遷移を示している。この例では、状態#1でプログラムP1が実行された場合、再び状態#1になる(状態維持)。状態#1でプログラムP2が実行されると状態#2に遷移する。状態#1でプログラムP3が実行されると状態#2に遷移する。この例では、メモリ101が状態#1にある場合、プログラムP2、P3による遷移先が同じになるため、プログラムP2、P3のいずれかで検証を実施すれば足りる。
シナリオ生成装置200は、記憶部211、初期化部212、実行制御部213、影響度計算部214、比較処理部215、及びシナリオ生成部216を有する。
(S109)シナリオ生成部216は、今回実行された未実行シナリオ(実行シナリオ)の末尾に1つのプログラムを追加したテストシナリオ(追加シナリオ)を生成する。
ここで、図15及び図16を参照しながら、差分評価値の計算に関する処理について、さらに説明する。
(S112)比較処理部215は、プログラムの実行により新規プロセスが発生したか否かを判定する。例えば、比較処理部215は、情報処理システム100から新規プロセスの発生有無を示す情報を取得する。新規プロセスが発生した場合、処理はS113へと進む。一方、新規プロセスが発生していない場合、処理はS114へと進む。
(S115、S128)比較処理部215は、ToDoリスト211fを参照し、過去に実行済みのテストシナリオ(実行済みシナリオ)を1つずつ選択しながら、未選択の実行済みシナリオがなくなるまでS115とS128との間の処理を繰り返し実行する(Loop L1)。S128で未選択の実行済みシナリオがなくなると、図15及び図16に示した一連の処理は終了する。
(S117、S124)比較処理部215は、メモリ101の先頭から順に、対象となるメモリ領域のメモリ番地を1つずつ選択しながら、未選択のメモリ番地がなくなるまでS117とS124との間の処理を繰り返し実行する(Loop L2)。S124で未選択のメモリ番地がなくなると、処理はS125へと進む。なお、対象となるメモリ領域は、例えば、メモリ101の全ての領域、或いは、定常状態でメモリ状態が変化する領域を除外したメモリ領域に設定されうる。
上記のように、第2実施形態では、プログラムの実行時に新規プロセスが発生したか否かで処理を分岐させ、新規プロセスが発生した場合には新規プロセスのメモリ領域とそれ以外のメモリ領域とで影響度に重み付けを変える。計算式で表現すると、差分評価値は、下記の式(1)及び式(2)で表現される。
既に述べたように、実行時にメモリ状態の変化状況が変わらないプログラムを追加した新たなテストシナリオを検証に用いても、追加前のテストシナリオによる検証と同様の結果となるため、新たなテストシナリオを追加するメリットは小さい。一方、このような新たなテストシナリオの追加を回避することで、重大なバグなどを見落とすリスクを抑制しつつ、情報処理システム100で実行すべきテストシナリオを減らすことができる。上述した第2実施形態の技術は、このようなテストシナリオの低減に寄与する。
11 プロセッサ
12 記憶部
12a 可搬記録媒体
20 システム
21 実行部
22 メモリ
31、32 テストシナリオ
P1、P2、P3、P4、…、P6、…、P9 プログラム
A、B、C、D、E、F 変化状況
Claims (4)
- テスト対象のシステムで実行される複数のプログラムのうち、選択された複数のプログラムの組み合わせであるテストシナリオの生成プログラムであって、
前記複数のプログラムのうち、いずれかのプログラムを実行して、該プログラムの実行により生じたメモリの内部状態の変化状況を取得し、
実行済みのテストシナリオに含まれるプログラムの実行により生じたメモリの内部状態の変化状況を記憶する記憶部を参照して、取得した前記変化状況との類似性が基準を満たす変化状況があるかどうかを判定し、
前記基準を満たす変化状況がなければ、実行した前記プログラムを含む新たなテストシナリオを生成し、前記基準を満たす変化状況があれば、実行した前記プログラムを含む新たなテストシナリオの生成を抑制する
処理をコンピュータに実行させることを特徴とする、生成プログラム。 - 実行した前記プログラムに対応するプロセスのメモリ領域については前記変化状況に第1の重みをつけ、該メモリ領域以外については前記変化状況に前記第1の重みより小さな第2の重みをつけて前記基準を満たすかを判定する
ことを特徴とする、請求項1に記載の生成プログラム。 - テスト対象のシステムで実行される複数のプログラムのうち、選択された複数のプログラムの組み合わせであるテストシナリオの生成方法であって、
前記複数のプログラムのうち、いずれかのプログラムを実行して、該プログラムの実行により生じたメモリの内部状態の変化状況を取得し、
実行済みのテストシナリオに含まれるプログラムの実行により生じたメモリの内部状態の変化状況を記憶する記憶部を参照して、取得した前記変化状況との類似性が基準を満たす変化状況があるかどうかを判定し、
前記基準を満たす変化状況がなければ、実行した前記プログラムを含む新たなテストシナリオを生成し、前記基準を満たす変化状況があれば、実行した前記プログラムを含む新たなテストシナリオの生成を抑制する
処理をコンピュータが実行することを特徴とする、生成方法。 - テスト対象のシステムで実行される複数のプログラムのうち、選択された複数のプログラムの組み合わせであるテストシナリオの生成処理を実行する情報処理装置であって、
前記複数のプログラムのうち、いずれかのプログラムを実行して、該プログラムの実行により生じたメモリの内部状態の変化状況を取得し、
実行済みのテストシナリオに含まれるプログラムの実行により生じたメモリの内部状態の変化状況を記憶する記憶部を参照して、取得した前記変化状況との類似性が基準を満たす変化状況があるかどうかを判定し、
前記基準を満たす変化状況がなければ、実行した前記プログラムを含む新たなテストシナリオを生成し、前記基準を満たす変化状況があれば、実行した前記プログラムを含む新たなテストシナリオの生成を抑制するプロセッサを有する
ことを特徴とする、情報処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017194017A JP6901685B2 (ja) | 2017-10-04 | 2017-10-04 | 生成プログラム、生成方法、及び情報処理装置 |
US16/149,200 US11055206B2 (en) | 2017-10-04 | 2018-10-02 | Non-transitory computer-readable storage medium, generation method, and information processing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017194017A JP6901685B2 (ja) | 2017-10-04 | 2017-10-04 | 生成プログラム、生成方法、及び情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019067274A true JP2019067274A (ja) | 2019-04-25 |
JP6901685B2 JP6901685B2 (ja) | 2021-07-14 |
Family
ID=65897883
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017194017A Active JP6901685B2 (ja) | 2017-10-04 | 2017-10-04 | 生成プログラム、生成方法、及び情報処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11055206B2 (ja) |
JP (1) | JP6901685B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113342627A (zh) * | 2021-05-31 | 2021-09-03 | 深圳前海微众银行股份有限公司 | 一种终端的应用服务监控方法及监控系统 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001101025A (ja) * | 1999-10-01 | 2001-04-13 | Mitsubishi Electric Corp | マイクロプロセッサ検証データ作成装置 |
JP2004213053A (ja) * | 2002-12-26 | 2004-07-29 | Toshiba Corp | オブジェクト状態分類方法とシステム、およびそのためのプログラム |
JP2011141631A (ja) * | 2010-01-06 | 2011-07-21 | Hitachi Omron Terminal Solutions Corp | 現金自動取引装置及び現金自動取引装置の更新プログラムのテスト方法 |
JP2014206807A (ja) * | 2013-04-11 | 2014-10-30 | 日本電信電話株式会社 | ソフトウェア検査方法及びプログラム |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6816924B2 (en) * | 2000-08-10 | 2004-11-09 | Infineon Technologies North America Corp. | System and method for tracing ATM cells and deriving trigger signals |
WO2005045673A2 (en) | 2003-11-04 | 2005-05-19 | Kimberly-Clark Worldwide, Inc. | Testing tool for complex component based software systems |
US20050120337A1 (en) * | 2003-12-01 | 2005-06-02 | Serrano Mauricio J. | Memory trace buffer |
US7702964B2 (en) * | 2004-05-11 | 2010-04-20 | Qualcomm Incorporated | Compression of data traces for an integrated circuit with multiple memories |
US8151248B1 (en) * | 2007-10-31 | 2012-04-03 | Sprint Communications Company L.P. | Method and system for software defect management |
CN101482815B (zh) * | 2008-01-10 | 2013-08-07 | 国际商业机器公司 | 生成软件系统的测试用例的方法和设备 |
US7512933B1 (en) * | 2008-01-27 | 2009-03-31 | International Business Machines Corporation | Method and system for associating logs and traces to test cases |
US20110078666A1 (en) * | 2009-05-26 | 2011-03-31 | University Of California | System and Method for Reproducing Device Program Execution |
JP2012080378A (ja) | 2010-10-04 | 2012-04-19 | Nec Commun Syst Ltd | プロトコル試験装置、プロトコル試験方法およびプロトコル試験プログラム |
US8819642B2 (en) * | 2012-05-17 | 2014-08-26 | Cognizant Technology Solutions India Pvt. Ltd. | Method and system for generating and processing black box test cases |
JP2015043198A (ja) * | 2013-07-22 | 2015-03-05 | 株式会社東芝 | 解析システム、解析方法および解析プログラム |
JP2016081256A (ja) | 2014-10-15 | 2016-05-16 | 富士通株式会社 | 検証支援方法、および検証支援プログラム |
GB201504373D0 (en) * | 2015-03-16 | 2015-04-29 | Left Shift It Ltd | Computer system testing |
-
2017
- 2017-10-04 JP JP2017194017A patent/JP6901685B2/ja active Active
-
2018
- 2018-10-02 US US16/149,200 patent/US11055206B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001101025A (ja) * | 1999-10-01 | 2001-04-13 | Mitsubishi Electric Corp | マイクロプロセッサ検証データ作成装置 |
JP2004213053A (ja) * | 2002-12-26 | 2004-07-29 | Toshiba Corp | オブジェクト状態分類方法とシステム、およびそのためのプログラム |
JP2011141631A (ja) * | 2010-01-06 | 2011-07-21 | Hitachi Omron Terminal Solutions Corp | 現金自動取引装置及び現金自動取引装置の更新プログラムのテスト方法 |
JP2014206807A (ja) * | 2013-04-11 | 2014-10-30 | 日本電信電話株式会社 | ソフトウェア検査方法及びプログラム |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113342627A (zh) * | 2021-05-31 | 2021-09-03 | 深圳前海微众银行股份有限公司 | 一种终端的应用服务监控方法及监控系统 |
Also Published As
Publication number | Publication date |
---|---|
US11055206B2 (en) | 2021-07-06 |
JP6901685B2 (ja) | 2021-07-14 |
US20190102283A1 (en) | 2019-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20180113742A1 (en) | Cognitive scheduler | |
KR20160124895A (ko) | 클라우드 릴리즈 파이프라인들의 진단 및 최적화 | |
US20160041844A1 (en) | Prediction of impact of workload migration | |
US20130263142A1 (en) | Control device, control method, computer readable recording medium in which program is recorded, and distributed processing system | |
US8606905B1 (en) | Automated determination of system scalability and scalability constraint factors | |
JP2019135598A (ja) | 性能評価プログラム、および性能評価方法 | |
US20110154127A1 (en) | Test support system, method and computer program product, which optimize test scenarios to minimize total test time | |
JP6299599B2 (ja) | 情報システム構築支援装置、情報システム構築支援方法および情報システム構築支援プログラム | |
JP6666555B2 (ja) | 情報処理装置、ジョブ投入方法、およびジョブ投入プログラム | |
JP6901685B2 (ja) | 生成プログラム、生成方法、及び情報処理装置 | |
US20140350996A1 (en) | Job monitoring support method and information processing apparatus | |
US10382311B2 (en) | Benchmarking servers based on production data | |
JP2009193205A (ja) | 自動チューニングシステム、自動チューニング装置、自動チューニング方法 | |
WO2019160008A1 (ja) | アプリケーション分割装置、方法およびプログラム | |
JPWO2016157826A1 (ja) | データ配置先決定装置、方法およびプログラム | |
US20230035666A1 (en) | Anomaly detection in storage systems | |
US11068250B2 (en) | Crowdsourced API resource consumption information for integrated development environments | |
JP5515117B2 (ja) | データ処理装置 | |
US20210342208A1 (en) | Cognitive control of runtime resource monitoring scope | |
JP5871018B2 (ja) | 性能予測装置、性能モデル生成方法およびプログラム | |
JP2021089591A (ja) | プロジェクト管理システム、プロジェクト管理方法、およびプログラム | |
US20130123950A1 (en) | Computer system performance management with control variables, performance metrics and/or desirability functions | |
JP5996747B1 (ja) | 生成装置、生成方法、及び生成プログラム | |
US20180336473A1 (en) | Detection of data offloading through instrumentation analysis | |
JP6515686B2 (ja) | 並列計算機システム、保守装置、保守方法、および保守プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200709 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20200722 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20200722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210518 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210519 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210531 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6901685 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |