JP2019037090A - パルス電源装置および当該パルス電源装置の波形調整方法 - Google Patents

Abstract

【課題】放電回路の半導体スイッチング素子についてその保安性を確保しつつ（素子破損を防止しつつ）、すべての分担電流波形を互いに一致するように合わせ込み、許容上限値に接近した電流勾配を実現する。【解決手段】充電回路Ｊkと放電回路Ｈkが１つずつ組み合わされた分岐回路Ｂkを複数組備える。充電回路は直列接続された保護抵抗素子Ｒkと容量素子Ｃkからなり、充電器Ｅ0に接続される。各容量素子の正負両端子と誘導性負荷Ｌ0への正負一対の出力端子との間に半導体スイッチング素子Ｔkが挿入される。各充電回路には容量素子に対する充電電圧を個別に調整可能な充電電圧調整手段（可変式保護抵抗素子Ｒk）が付加されている。各放電回路には線路のインダクタンスを個別に調整可能なインダクタンス調整手段（可変式インダクタンスＬk）が付加されている。【選択図】図１

Description

本発明は、充電回路と放電回路とが組み合された分岐回路を複数組備えたパルス電源装置および当該パルス電源装置の波形調整方法に関する。特に、充電回路が充電器に接続されるとともに、直列接続された保護抵抗素子と容量素子からなり、放電回路が前記充電回路における前記容量素子の正負両端子と外部の誘導性負荷への正負一対の出力端子との間に半導体スイッチング素子が挿入されて配線される分岐回路を備えたパルス電源装置および当該パルス電源装置の波形調整方法に関する。

上記構成のパルス電源装置の従来例を図８に示す。図８のパルス電源装置において、充電モードでは、充電器Ｅ₀ が駆動される一方、すべての分岐回路Ｂ₁ ，Ｂ₂ …Ｂ₈ においてサイリスタＴ₁ ，Ｔ₂ …Ｔ₈ はオフ状態とされている。よって、充電器Ｅ₀ から供給された電流は、充電回路Ｊ₁ ，Ｊ₂ …Ｊ₈ のそれぞれにおいて、保護抵抗素子Ｒ′₁ ，Ｒ′₂ …Ｒ′₈ を介してコンデンサＣ₁ ，Ｃ₂ …Ｃ₈ に充電される。一部の電流は均圧抵抗素子ｒ₁ ，ｒ₂ …ｒ₈ を介して誘導性負荷Ｌ₀ にも流れる。

コンデンサＣ₁ ，Ｃ₂ …Ｃ₈ に対する充電が満充電となって終了すると、充電モードを停止し、放電モードを起動する。すなわち、充電器Ｅ₀ を停止するとともに、すべての放電回路Ｈ₁ ，Ｈ₂ …Ｈ₈ においてサイリスタＴ₁ ，Ｔ₂ …Ｔ₈ のゲートにトリガ電流を与えてターンオンさせる。すると、個々のコンデンサＣ₁ ，Ｃ₂ …Ｃ₈ から放電が開始され、サイリスタＴ₁ ，Ｔ₂ …Ｔ₈ を介して誘導性負荷Ｌ₀ に電流が供給される。この場合、個々の分岐回路Ｂ₁ ，Ｂ₂ …Ｂ₈ では、それぞれの特性に従って生成される電流Ｉ₁ ，Ｉ₂ …Ｉ₈ が流れるが、誘導性負荷Ｌ₀ においてはそれらの電流Ｉ₁ ，Ｉ₂ …Ｉ₈ が合成された大電流値の合成電流Ｉ₀ （＝Ｉ₁ ＋Ｉ₂ ＋…＋Ｉ₈ ）が流れる。

サイリスタＴ_k は個々の放電回路Ｈ_k 中に挿入された半導体スイッチング素子であるが、旧来ではスイッチ手段としてイグナイトロンやギャップスイッチを用いていた。これを半導体スイッチング素子に切り替えたのは、次のような理由による。イグナイトロンは水銀電極を用いる関係で、メンテナンスが大きな負担となっている。すなわち、水銀は有害であり、その廃棄には環境上大きな課題があるとともに、液体ゆえに動作安定性にも課題がある。一方、ギャップスイッチはアーク放電を用いる関係から、大電流による電極損傷のほか炭素の生成の問題があり、またメンテナンス回数も多くて寿命的にも課題があり、コスト負担も大きい。

こういった事情により、近年ではメンテナンスフリーで、寿命交換の必要性がほとんどなく、長期にわたって動作安定性が保てるサイリスタなどの半導体スイッチに切り替えられるようになってきている。

誘導性負荷Ｌ₀ は例えば電磁コイルであるが、電磁コイルに所要の高強度の強磁場を生成させるに足る大電流を供給するために、充電器Ｅ₀ には複数の分岐回路Ｂ_k （ｋ＝１，２…ｎ；図示例ではｎ＝８）を並列に接続している。そのように分岐回路を複数並列接続するのは、サイリスタが電流耐性に弱点があり、誘導性負荷Ｌ₀ に供給すべき全電流を単一の回路のみで供給するように構成した場合、つまり１つのサイリスタだけで必要な全電流の通電を担当させるとなると、その大きな電流のためにサイリスタが破損されてしまうからである。分岐回路を複数並列に接続することは、分岐回路ごとに１つあるサイリスタに流れる電流を細分化するためであり、サイリスタの破損を防止している。

近時にあっては、誘導性負荷に対して、高い振動数と大きな瞬発力のための急峻な立ち上がり特性の、しかも波形精度が高品質な大電流を供給することが要請されている。図８に示す分流→合流方式は、このような事情を背景にして考案されたものである。すなわち、複数の分岐回路を用意し、それらを並列接続すると、個々の分岐回路に流れる電流は小さいものでよく、複数の分岐回路からの電流（分担電流）を合流すれば大電流が得られる。

それには、充分に大きな波高値と電流勾配（dI/dt）を確保する必要がある。振動数ｆ（角振動数ω）の増大化を図る必要もある。ところが、振動数を高くすると電流勾配も連動して増加してしまうという不都合がある。

充電回路と放電回路の両者に属するコンデンサの容量性と負荷の誘導性とから放電電流Ｉ_k の波形は正弦波Ａsin(ωt)となる（Ｉ_k ＝Ａsin(ωt)）。電流勾配は、dI_k /dt＝ωＡ・cos(ωt)の形となり、振動数が２倍になると電流勾配も２倍になり、振動数が３倍になると電流勾配も３倍になる。

特開２０００−１５２６６８号公報

ところで、サイリスタなどの半導体スイッチング素子の場合、ターンオン時には電流勾配が最大となるが、半導体スイッチング素子は破損しやすい性質をもつ関係上、電流勾配をあまり高くとることができない。しかし、一方で、強磁場生成等に必要な高い振動数と大きな瞬発力のための急峻な立ち上がり特性をユーザーから要請されている。

つまり、電流波高値や振動数の増大化を望む一方で、これらに伴う電流勾配の過度の増大化はサイリスタ破損の観点から好ましくない。そのため、半導体スイッチング素子を用いる場合には、電流勾配につき、素子破損に至る寸前（一歩手前のギリギリ）のところに抑制しなければならない。しかし、実際問題として、要請を満たすに足りる充分に大きな電流勾配のサイリスタは入手が困難である。加えて、各分岐回路の複数の各サイリスタについて、特性（特に電流勾配の電流勾配の許容上限値）を揃えることはきわめて難しい。

図９は理想的な状態での電流波形を示す。図９（ａ）は第１ないし第８の分岐回路Ｂ₁ ，Ｂ₂ …Ｂ₈ を流れる電流の波形β₁ ，β₂ …β₈ を示し、図９（ｂ）は第１ないし第８の分岐回路Ｂ₁ 〜Ｂ₈ からの電流を合成したもので誘導性負荷Ｌ₀ を流れる合成電流波形β_c を示す。理想的であるというのは、すべての分岐回路Ｂ₁ ，Ｂ₂ …Ｂ₈ での電流波形β₁ ，β₂ …β₈ が互いに全くの同形であり、その結果として、合成電流波形β_c においては、その波高値、周期（振動数）および位相が所望の値と高精度に合致しているということである。

一方、図１０は実際の状態での電流波形を示す。図１０（ａ）は図９（ａ）に対応し、図１０（ｂ）は図９（ｂ）に対応している。図１０において、破線は図９の理想的な波形と同じものを示す。このように実線での実際上の波形に対して破線の波形を一緒に示すのは、理想的な波形からのずれの状態を示すためである。

図１０（ｂ）の合成電流波形βc は、その波高値、周期（振動数）および位相が所望の値からずれている。

本発明が対象とするパルス電源装置は、その規模が比較的大きなものであり、それゆえに、複数の分岐回路Ｂ_k （ｋ＝１，２…８）において、配線系内の個々の要素の電気的特性値（回路定数）を互いに完全に均等なものとすることは非常に難しい。

ここで、配線系内の個々の要素とは、保護抵抗素子Ｒ′_k 、コンデンサＣ_k 、サイリスタＴ_k 、均圧抵抗素子ｒ_k 、逆方向ダイオードＤ_k （ｋ＝１，２…８））などであり、電気的特性値とは抵抗値、静電容量値、インダクタンス値などの回路の動作特性を決定する要素である。

放電回路Ｈ_k のインピーダンスと振動数（周期）はコンデンサＣ_k の静電容量値と配線インダクタンス値（放電回路Ｈ_k に接続される誘導性負荷Ｌ₀ を含む）で決まるが、パルス電源装置は規模が相当に大きく、その配線系は５〜６ｍにもなり、配線インダクタンス値は無視できない大きさになる。高周波ゆえに、１００μＨオーダーの配線インダクタンス値でも振動数に影響する。均等長の配線が困難であるし、浮遊インダクタンスの影響もあるので、複数の分岐回路Ｂ_k を高精度に等価に構成することは非常に難しい。

また、サイリスタなどの半導体スイッチング素子は大電流によって壊れやすいため、その取り扱いを慎重にしなければならない。大電流を確保しつつ破損を防止するには、電流勾配の許容上限値いっぱいのところで使う必要がある。イグナイトロンやギャップスイッチであれば、電流容量が大きく安全領域からのずれであるマージンがかなり大きくても破損することはないが、半導体スイッチング素子は電流容量が小さくマージンが極めて小さい。

いずれにしても、これまでのパルス電源装置にあっては、近時必要とされる高い振動数と大きな瞬発力のための急峻な立ち上がり特性の、しかも波形精度が高品質な大電流を得ることが難しい。

本発明はこのような事情に鑑みて創作したものであり、パルス電源装置に関して、放電回路の半導体スイッチング素子についてその保安性を確保しつつ（素子破損を防止しつつ）、すべての分担電流波形を互いに一致するように合わせ込み、許容上限値に接近した電流勾配を実現することを目的としている。

本発明は、次の手段を講じることにより上記の課題を解決する。

本発明によるパルス電源装置は、
直列接続された保護抵抗素子と容量素子からなり、充電器に接続される複数の充電回路と、
前記各充電回路における前記容量素子の正負両端子と外部の誘導性負荷への正負一対の出力端子との間に半導体スイッチング素子が挿入されて配線される複数の放電回路とを備え、
前記各充電回路と前記各放電回路とが１つずつ組み合わされた分岐回路を複数組備え、
さらに、
前記各充電回路には前記容量素子に対する充電電圧を個別に調整可能な充電電圧調整手段が付加され、
前記各放電回路には線路のインダクタンスを個別に調整可能なインダクタンス調整手段が付加されていることを特徴とする。

また、本発明によるパルス電源装置の波形調整方法は、上記のパルス電源装置を用いるものであって、
前記各充電電圧の振幅を検出する充電電圧検出工程と、
前記複数組の分岐回路の各々に流れる分担電流の波形を検出する分担電流検出工程と、
前記各充電回路の充電電圧調整手段により、前記充電電圧検出工程で検出された前記各充電電圧の振幅の大きさが互いに近似するまで合わせ込む充電電圧調整工程と、
前記充電電圧調整工程後に前記各放電回路のインダクタンス調整手段により、前記分担電流検出工程で検出された前記各分担電流の波形が互いに一致するように調整する分担電流調整工程とを備えることを特徴とする。

本発明の上記の構成によれば、次のような作用が発揮される。

充電モードにおいて充電器を駆動して、各充電回路の各容量素子に対して個別かつ同時に充電を行う。このとき、各保護抵抗素子は突入電流を抑制し、各容量素子を保護する。次に充電器を停止して放電モードに移行する。放電モードにおいて各放電回路の半導体スイッチング素子を個別かつ同時に導通状態とし、各放電回路から共通の誘導性負荷に分担電流を供給する。このとき、複数の分岐回路からの各分担電流が合成され、その合成電流が誘導性負荷に流れる。

複数の容量素子の相互間では静電容量に比較的大きな（数パーセント程度の）ばらつきがあるために、複数の分岐回路の各容量素子の充電電圧は原則的に区々となっている。そこで、充電電圧検出工程によって各容量素子に対する充電電圧の振幅を検出する。また、分担電流検出工程によって複数組の分岐回路の各々に流れる分担電流の波形を検出する。すなわち、誘導性負荷に供給される各分岐回路の分担電流について、その情報（電流波形）を確認する。そして、充電電圧調整工程によって、前記充電電圧検出工程で検出された各充電電圧の振幅の大きさが互いに近似するまで合わせ込む。つまり、各充電回路の充電電圧調整手段を用いて、それらの充電電圧が互いに等しくなるように調整を行う。ただし、単にこの調整だけでは分担電流波形の合わせ込み、ひいては電流勾配の半導体スイッチング素子に対する許容レベルの適正化は充分ではない。

さらに、分担電流調整工程において、各放電回路のインダクタンス調整手段により、分担電流検出工程で検出された前記各分担電流の波形が互いに一致するように調整する。調整前は通常は、各分岐回路の分担電流は等価にはなっていない。そこで、インダクタンス調整手段を用いて、それらの分担電流波形を一致するように合わせ込みを行う。この場合に、各分担電流波形の波高値、周期、位相などが互いに等しくなるように合わせ込みを行う。

ある分岐回路において、その分担電流波高値が許容上限値を下回っているとしても、別の分岐回路においてはその分担電流波高値が許容上限値を超えているという場合がある。許容上限値を超えている分岐回路が複数ある場合に、その超過の度合いが分岐回路ごとに異なっていることもある。また、合わせ込みは分担電流波高値についてだけでなく、全分岐回路それぞれの分担電流波形の周期、位相などについても合わせ込みを行うことが尚好ましい。

その合わせ込みの操作対象には、各分岐回路の各充電回路の各容量素子に対する充電電圧を個別に調整可能な充電電圧調整手段があり、さらに、各放電回路の線路のインダクタンスを個別に調整可能なインダクタンス調整手段がある。すべての分岐回路あるいはいくつかの分岐回路につき、充電電圧調整手段のみ、インダクタンス調整手段のみ、またはその両方の調整手段の操作を行う。これらの調整の操作は、トライアル・アンド・エラー（試行錯誤）方式で行われることが多い。つまり、充電モード→放電モード（放電による負荷である電気機器の駆動）→機器駆動結果および電流波形等のチェック→充電電圧調整手段・インダクタンス調整手段による合わせ込み、の一連手順を繰り返し行う。

上記の複数の分担電流波形の合わせ込みにおいては、なるべく多くの（理想的にはすべての）分担電流波形が高精度に重なり合うように調整操作を行う。このような合わせ込みにおいては、各分担電流波形の波高値、周期、位相などが互いに等しくなるように実施する。その結果として最終的に、全分岐回路の複数の放電回路から共通の誘導性負荷へ個別に供給される分担電流につき、電流波高値、周期、位相などを最適化しながら、いずれの分岐回路の半導体スイッチング素子においても許容上限値を下回っていることを前提条件にして、その許容上限値に接近した電流勾配を実現することが可能となる。

なお、複数の分担電流波形を合わせ込むに際しては、いくつかの方式がある。上述したように、すべての電流波高値のうち度数分布が最多（波高値の大きさに応じて複数の分担電流波形を所定の区間ごとに分類した場合に、最も多くの分担電流波形が分類される波高値区間）の典型的な分担電流波形に対して合わせ込みを行う方式もあれば、その度数分布の中央（波高値の大きさに応じて複数の分担電流波形を所定の区間ごとに分類した場合に、複数の区間のうち中央に位置する波高値区間）の分担電流波形に対して合わせ込みを行う方式もあり、あるいは全電流波形のうち波高値が最小値を示す分担電流波形に対して合わせ込みを行う方式もあり、そのいずれでもかまわないし、いくつかを組み合わせてもよい。特に、半導体スイッチング素子の破損を防止する観点からは、複数の分担電流波形のうち波高値が最小の分担電流波形を調整基準に合わせ込みを行うことが好ましい。

上記構成の本発明のパルス電源装置には、次のようないくつかの好ましい態様ないし変化・変形の態様がある。

〔１〕前記充電回路はそのすべてが共通の充電器に対して並列に接続されるように構成され、前記充電電圧調整手段は、前記各充電回路における前記保護抵抗素子を抵抗値可変の可変式保護抵抗素子とすることで構成されている、という態様がある。

〔２〕また、前記各充電回路における前記保護抵抗素子は抵抗値固定タイプに構成され、前記充電電圧調整手段は、前記充電回路と同数の前記充電器が前記各充電回路に１対１に接続され、かつ、これら各充電器を出力電圧可変の可変式充電器とすることで構成されている、という態様がある。この場合、充電電圧の調整には、出力電圧を調整するのでもよいし、出力時間を調整するのでもよい。

これら〔１〕、〔２〕のうち、〔２〕の場合は全分岐回路における個々の容量素子の充電電圧のばらつきを〔１〕の場合より少なくすることが可能となる。これに対して、〔１〕の場合は、充電回路と同数の可変式充電器を用意しなければならない〔２〕の場合に比べて、設備のコスト軽減、スペース削減に有利である。

〔３〕前記インダクタンス調整手段は、インダクタンス可変の可変式誘導素子で構成されている、という態様がある。

本発明によれば、個々の放電回路から共通の誘導性負荷への分担電流につき、電流波高値、周期、位相などを最適化しながら、いずれの放電回路の半導体スイッチング素子についてもその保安性を確保しつつ（素子破損を防止しつつ）、すべての分担電流波形を互いに一致するように合わせ込み、許容上限値に接近した電流勾配を実現することができる。すなわち、このパルス電源装置に対する負荷としての電気機器に対して、必要とされる高い振動数と大きな瞬発力のための急峻な立ち上がり特性の、しかも波形精度が高品質な大電流を供給することができる。

本発明の第１の実施例におけるパルス電源装置の構成を示す回路図 第１の実施例における満充電状態でのパルス電源装置の回路状態図 第１の実施例における放電モードでのパルス電源装置の回路状態図 第１の実施例のパルス電源装置における調整前の分担電流波形図（ａ）と（ａ）での波形頂部の拡大図（ｂ） 第１の実施例のパルス電源装置における調整後の分担電流波形図（ａ）と（ａ）での波形頂部の拡大図（ｂ） 第１の実施例における可変式保護抵抗素子による調整と可変式インダクタンスによる調整の組み合わせの説明図 本発明の第２の実施例におけるパルス電源装置の構成を示す回路図 従来のパルス電源装置の構成を示す回路図 従来のパルス電源装置について理想的な状態での電流波形図 従来のパルス電源装置について一般的な状態での電流波形図

以下、上記構成の本発明のパルス電源装置につき、その実施の形態を具体的な実施例のレベルで詳しく説明する。

〔第１の実施例〕
図１は本発明の第１の実施例におけるパルス電源装置の構成を示す回路図である。図１において、Ｂ₁ ，Ｂ₂ …Ｂ₈ は分岐回路、Ｊ₁ ，Ｊ₂ …Ｊ₈ は充電回路、Ｈ₁ ，Ｈ₂ …Ｈ₈ は放電回路、Ｅ₀ は充電器、Ｒ₁ ，Ｒ₂ …Ｒ₈ は抵抗値可変の可変式保護抵抗素子（充電電圧調整手段の例）、Ｃ₁ ，Ｃ₂ …Ｃ₈ は容量素子としてのコンデンサ、Ｔ₁ ，Ｔ₂ …Ｔ₈ は半導体スイッチング素子としてのサイリスタ、ｒ₁ ，ｒ₂ …ｒ₈ は均圧抵抗素子、Ｄ₁ ，Ｄ₂ …Ｄ₈ は整流素子としての逆方向ダイオード、Ｌ₁ ，Ｌ₂ …Ｌ₈ は可変式インダクタンス（可変式誘導素子、インダクタンス調整手段の例）、Ｌ₀ は誘導性負荷である。また、ＶＳは電圧センサ、ＡＳは電流センサ、ＯＳはオシロスコープである。

複数ｎ個（図示例ではｎ＝８）の分岐回路Ｂ_k （ｋ＝１，２…８）は、それぞれの入力側が共通の充電器Ｅ₀ に接続され、それぞれの出力側が共通の誘導性負荷Ｌ₀ に接続されている。

ｋ番目（ｋ＝１，２…８）の充電回路Ｊ_k とｋ番目の放電回路Ｈ_k との組み合わせによりｋ番目の分岐回路Ｂ_k が構成され、８個すべての分岐回路Ｂ₁ ，Ｂ₂ …Ｂ₈ は、それぞれの充電回路Ｊ₁ ，Ｊ₂ …Ｊ₈ が共通の充電器Ｅ₀ に接続され、それぞれの放電回路Ｈ₁ ，Ｈ₂ …Ｈ₈ が共通の誘導性負荷Ｌ₀ に接続されている。なお、参照符号のＪ₁ ，Ｊ₂ …Ｊ_n 等における添え字（サフィックス）の“ｎ”は２以上の整数である要素数を表し、“ｋ”は要素の順位を表している。

ｋ番目の分岐回路Ｂ_k における充電回路Ｊ_k は、直列接続された可変式保護抵抗素子Ｒ_k とコンデンサＣ_k を有し、共通の充電器Ｅ₀ の一対の出力端子間に接続されている。また、充電回路Ｊ_k におけるコンデンサＣ_k の正負両端子と外部の共通の誘導性負荷Ｌ₀ への正負一対の出力端子との間に、サイリスタＴ_k 、均圧抵抗素子ｒ_k 、逆方向ダイオードＤ_k の並列回路と可変式インダクタンスＬ_k との直列回路が挿入されて放電回路Ｈ_k が構成されている。可変式インダクタンスＬ_k は各放電回路Ｈ_k の線路のインダクタンスを調整するインダクタンス調整手段として構成されている。

ｋ番目の充電回路Ｊ_k における可変式保護抵抗素子Ｒ_k のそれぞれは、その抵抗値の調整によってｋ番目のコンデンサＣ_k に対する充電電圧Ｖ_k を個別に調整可能な充電電圧調整手段として構成されている。

次に、上記のように構成された本実施例のパルス電源装置の動作を説明する。

このパルス電源装置は、その動作モードとして、前半の充電モードと後半の放電モードとをセットとして、そのセットが繰り返されるようになっている。

充電モードにおいて、すべての分岐回路Ｂ₁ ，Ｂ₂ …Ｂ₈ におけるサイリスタＴ₁ ，Ｔ₂ …Ｔ₈ がオフとされた状態で、充電器Ｅ₀ が駆動され、充電モードが実行される。充電器Ｅ₀ から供給された電流は、すべての充電回路Ｊ₁ ，Ｊ₂ …Ｊ₈ に同時的に供給され、可変式保護抵抗素子Ｒ₁ ，Ｒ₂ …Ｒ₈ を介してコンデンサＣ₁ ，Ｃ₂ …Ｃ₈ に対し充電が行われる。可変式保護抵抗素子Ｒ_k （ｋ＝１，２…８）の存在により、充電初期におけるコンデンサＣ_k への突入電流は抑制される。一部の電流は均圧抵抗素子ｒ₁ ，ｒ₂ …ｒ₈ を介して誘導性負荷Ｌ₀ にも流れるが、均圧抵抗素子ｒ_k の抵抗値は可変式保護抵抗素子Ｒ_k の抵抗値に比べると非常に大きいため、誘導性負荷Ｌ₀ に流れる電流はわずかである。

コンデンサＣ₁ ，Ｃ₂ …Ｃ₈ に対する充電が満充電状態となったときのパルス電源装置の回路状態が図２に示される。満充電に限らず充電時にはサイリスタＴ_k および逆方向ダイオードＤ_k （ｋ＝１，２…８）は非導通の開放状態にある。そして、満充電状態では、コンデンサＣ_k は線路から切り離されたのと実質的に同じ状態（開放）とみなしてよく、可変式インダクタンスＬ_k と誘導性負荷Ｌ₀ は、電流が満充電状態では、実質的に短絡と同じ状態とみなしてよい。図２ではこのことを強調するため、対象の素子であるサイリスタＴ_k 、逆方向ダイオードＤ_k 、コンデンサＣ_k を破線で表し、可変式インダクタンスＬ_k と誘導性負荷Ｌ₀ は図示を省略している。

コンデンサＣ_k の充電電圧Ｖ_k は、充電器Ｅ₀ の出力電圧をＶ₀ として、
Ｖ_k ＝Ｖ₀ ・ｒ_k ／（Ｒ_k ・＋ｒ_k ）
＝Ｖ₀ ／｛（Ｒk／ｒ_k ）＋１｝
であり、ｒ_k はＲ_k に比べて充分に大きく、Ｒ_k ／ｒ_k ≒０とすると、
Ｖ_k ≒Ｖ₀
となり、満充電状態ではコンデンサＣ_k の充電電圧Ｖ_k は、充電器Ｅ₀ の出力電圧Ｖ₀ とほぼ等しくなる。

充電器Ｅ₀ の駆動を停止すれば、複数のコンデンサＣ₁ ，Ｃ₂ …Ｃ₈ に対する充電電流の供給が一斉に終了する。しかし、個々のコンデンサＣ₁ ，Ｃ₂ …Ｃ₈ には静電容量値にばらつきがあるため、１つあるいはいくつかのコンデンサが満充電となっていても、残りのコンデンサでは満充電に至らない場合がある。したがって、個々のコンデンサＣ₁ ，Ｃ₂ …Ｃ₈ についての充電電圧Ｖ₁ ，Ｖ₂ …Ｖ₈ にも差が生じる。

満充電状態となって充電モードが終了すると、充電モードを停止し、代わって放電モードを起動する。放電モードでのパルス電源装置の回路状態が図３に示される。

すなわち、充電器Ｅ₀ を停止するとともに、すべての放電回路Ｈ₁ ，Ｈ₂ …Ｈ₈ においてサイリスタＴ₁ ，Ｔ₂ …Ｔ₈ のゲートに同時にトリガ電流を与えてターンオンさせる。すると、個々のコンデンサＣ₁ ，Ｃ₂ …Ｃ₈ から放電が開始され、サイリスタＴ₁ ，Ｔ₂ …Ｔ₈ を介して誘導性負荷Ｌ₀ に電流が供給される。この場合、図３に示すように、放電回路Ｈ_k に対して充電回路Ｊ_k は実質的な開放状態にある。この意味でコンデンサＣ_k を除く充電回路Ｊ_k は図示を省略している。

個々の分岐回路Ｂ₁ ，Ｂ₂ …Ｂ₈ では、それぞれの特性に従って生成される分担電流Ｉ₁ ，Ｉ₂ …Ｉ₈ が流れるが、誘導性負荷Ｌ₀ においてはそれらの電流Ｉ₁ ，Ｉ₂ …Ｉ₈ が合成された大電流値の合成電流Ｉ₀ （＝Ｉ₁ ＋Ｉ₂ ＋…＋Ｉ₈ ）が流れる。

図２と図３の対比で分かるように、可変式保護抵抗素子Ｒ_k と均圧抵抗素子ｒ_k は充電モードでのみ寄与し、可変式インダクタンスＬ_k と逆方向ダイオードＤ_k は放電モードでのみ寄与する。

以上のようにして、複数の分岐回路Ｂ₁ ，Ｂ₂ …Ｂ₈ からの各分担電流Ｉ₁ ，Ｉ₂ …Ｉ₈ が誘導性負荷Ｌ₀ に対して大電流値の合成電流Ｉ₀ として供給される。複数の分岐回路Ｂ₁ ，Ｂ₂ …Ｂ₈ には、各コンデンサＣ₁ ，Ｃ₂ …Ｃ₈ の充電電圧Ｖ₁ ，Ｖ₂ …Ｖ₈ の電圧センサＶＳが設けられており、これらの充電電圧Ｖ₁ ，Ｖ₂ …Ｖ₈ を検出してオシロスコープＯＳに表示するようになっている。また、各分岐回路Ｂ₁ ，Ｂ₂ …Ｂ₈ に設けた電流センサＡＳにより、分担電流Ｉ₁ ，Ｉ₂ …Ｉ₈ を検出し、その電流波形をオシロスコープＯＳに表示する。

作業者は、オシロスコープＯＳを用いてコンデンサＣ₁ ，Ｃ₂ …Ｃ₈ の充電電圧Ｖ₁ ，Ｖ₂ …Ｖ₈ の振幅の検出を行う。これが充電電圧検出工程である。また、分岐回路Ｂ₁ ，Ｂ₂ …Ｂ₈ の各々に流れる分担電流Ｉ₁ ，Ｉ₂ …Ｉ₈ の波形の検出を行う。これが分担電流検出工程である。さらに、オシロスコープＯＳに適宜重ね表示した分担電流Ｉ₁ ，Ｉ₂ …Ｉ₈ の波形を観察しながら、充電電圧調整手段である可変式保護抵抗素子Ｒ₁ ，Ｒ₂ …Ｒ₈ のいずれかを操作し、前記の充電電圧検出工程で検出された各充電電圧Ｖ₁ ，Ｖ₂ …Ｖ₈ の振幅の大きさが互いに近似するまで合わせ込む。これが充電電圧調整工程である。また、インダクタンス調整手段である可変式インダクタンスＬ₁ ，Ｌ₂ …Ｌ₈ のいずれかを操作して、前記の分担電流検出工程で検出された分担電流Ｉ₁ ，Ｉ₂ …Ｉ₈ の波形が互いに一致するように調整する。つまり、分担電流波形の最適化であり、これが分担電流調整工程である。

上記２種類の調整手段のうち可変式保護抵抗素子Ｒ₁ ，Ｒ₂ …Ｒ₈ の操作によって充電電圧Ｖ₁ ，Ｖ₂ …Ｖ₈ の振幅の大きさを互いに近似するまで合わせ込む。ただし、充電電圧の振幅の大きさは高精度な合わせ込みが難しく、通常は数パーセントのばらつきが残る。充電電圧Ｖ₁ ，Ｖ₂ …Ｖ₈ の振幅の大きさの調整は、分担電流Ｉ₁ ，Ｉ₂ …Ｉ₈ の波形の波高値に反映される。

充電電圧に振幅ばらつきが残るので、もう１つの調整手段である可変式インダクタンスＬ₁ ，Ｌ₂ …Ｌ₈ の操作によって、分担電流Ｉ₁ ，Ｉ₂ …Ｉ₈ の波形についての複数のパラメータである波高値、周期・位相を可及的に一致するように合わせ込む。

ところで、電流勾配（dI/dt）の大きさは半導体スイッチング素子であるサイリスタＴ₁ ，Ｔ₂ …Ｔ₈ の保安性能に大きな影響を与える。つまり、電流勾配の大きさが許容上限値を超えると、サイリスタが破損するおそれがある。複数のサイリスタＴ₁ ，Ｔ₂ …Ｔ₈ の相互間では、電流勾配の大きさの許容上限値にばらつきが生じるのは避けがたい。そこで、理念としては、最も小さい許容上限値のサイリスタを見つけ、その許容上限値最小のサイリスタを有する分岐回路での分担電流の電流波形を基準にして、残りのすべての分岐回路の分担電流について、前記基準の電流波形に対して合わせ込みを行えばよい、と想定される。

しかしながら、複数のサイリスタの中から許容上限値が最も小さいサイリスタを見つけ出すことは、実際問題として不可能である。そこで、複数の分岐回路Ｂ₁ ，Ｂ₂ …Ｂ₈ の分担電流Ｉ₁ ，Ｉ₂ …Ｉ₈ をオシロスコープＯＳに重ね表示した状態で、電流立ち上がり時のいくつかの周期分の電流波形の重なり具合、ずれ具合を観察しながら、調整基準として最も適正と思われるいずれかの分担電流を定める。その定め方としては、複数の正弦波状波形のうちで、波高値が最小の分担電流波形を調整基準とする方式が好ましい。

オシロスコープＯＳに表示されている分担電流Ｉ₁ ，Ｉ₂ …Ｉ₈ の波形群を見ながら、調整基準の分担電流波形（ここではティピカル波形）からのずれの大きな分担電流波形に対応した分岐回路のインダクタンス調整手段である可変式インダクタンスを操作して、その操作対象の分担電流波形が調整基準の分担電流波形に近づくように調整する。この操作を、残りの分担電流波形についても同様に行う。その結果、すべての分担電流波形が調整基準の分担電流波形にほぼ一致するようになる。

具体例を図４、図５を用いて説明する。図４（ａ）は調整前の分担電流波形を示し、図４（ｂ）は図４（ａ）で円弧Ａで示す波形頂部の拡大図である。図５（ａ）は調整後の分担電流波形を示し、図５（ｂ）は図５（ａ）で円弧Ａで示す波形頂部の拡大図である。

分担電流波形β_x1，β_x2，β_x3 ，β_x4は、８つの分岐回路Ｂ_{1 ，}Ｂ₂ …Ｂ₈ から誘導性負荷Ｌ₀ に供給される分担電流Ｉ₁ ，Ｉ₂ …Ｉ₈ からピックアップした４つの分担電流波形である。図４では、残りの４つの分担電流波形は煩雑を避けるため、図示を省略している。図示した４つの分担電流波形β_x1，β_x2，β_x3，β_x4は、その波高値において大きなばらつきをもっている。

１番目の分担電流波形β_x1は波高値が最大であり、電流勾配も最大となっている。２番目の分担電流波形β_x2は波高値が第２位であり、電流勾配も第２位となっている。３番目の分担電流波形β_x3は波高値が第３位であり、電流勾配も第３位となっている。４番目の分担電流波形β_x4は波高値が第４位であり、電流勾配も第４位となっている。

この場合には、波高値の順位と電流勾配の順位とが同じとなっているが、これは単なる一例であり、波高値の順位と電流勾配の順位との間には様々な組み合わせがある。

図４の例では、波高値が最小の４番目の分担電流波形β_x4を調整基準の分担電流波形に設定する。ここで、波高値が最小というのは、８つすべての分担電流波形において最小という意味である。波高値が最小の分担電流波形を基準の分担電流波形に設定するのは、その分担電流波形の電流勾配も最小であろうと、作業者が推定しているからである。一般に、電流勾配の大小関係の把握は難しいので、このような推定のもとで基準の分担電流波形を設定するようにしている。

そして、この４番目の分担電流波形β_x4に対して、他の３つの分担電流波形β_x1，β_x2，β_x3を合わせ込む。この合わせ込みで得られた分担電流波形が図５に示されている。ピックアップしていない残りの分担電流波形についても同様の合わせ込みを行う。

電流勾配が最小であろうと推定した基準の分担電流波形（ここではβ_x4）に他のすべての分担電流波形を合わせ込んだので、いずれのサイリスタＴ_{1 ，}Ｔ₂ …Ｔ₈ においても、分担電流波形の電流勾配（dI/dt）が過大ゆえの破損は防止される。

図４、図５の例では、調整後の分担電流波形がすべてほぼ一致する高品質な調整が実現されている（図５参照）。波高値も周期も位相も高精度に一致している。しかし、ケースによっては、波高値が最小ゆえに電流勾配も最小であろうと推定して設定した基準の分担電流波形を用いると、複数の分担電流波形相互間において、波形のずれ（歪）、波高値のずれ、周期のずれ、位相のずれに起因して、最適な分担電流波形群を形成できなくなる場合もある。

このような場合には、基準の分担電流波形の次の候補として、波高値が２番目に小さくて電流勾配も２番目に小さいと推定される分担電流波形を調整基準の分担電流波形に設定することになる。なお、この過程では、状況に応じて、可変式保護抵抗素子Ｒ₁ ，Ｒ₂ …Ｒ₈ の調整操作を行うこともある。

また、電流勾配の許容上限値は、個々のサイリスタＴ_k ごとに区々であり、実際にそのサイリスタが属する分岐回路に流れる分担電流も分岐回路ごとに区々である。ある分岐回路において、その分担電流波高値が許容上限値を下回っているとしても、別の分岐回路においてはその分担電流波高値が許容上限値を超えているという場合がある。許容上限値を超えている分岐回路が複数ある場合に、その超過の度合いが分岐回路ごとに異なっていることもある。

上記した具体例では、複数の分担電流波形のうち波高値が最小の（もしくは２番目に小さい）分担電流波形を調整基準として合わせ込みを行ったが、これに限定されず、すべての電流波高値のうち度数分布が最多（波高値の大きさに応じて複数の分担電流波形を所定の区間ごとに分類した場合に、最も多くの分担電流波形が分類される波高値区間）の典型的な分担電流波形に対して合わせ込みを行ってもよい。また、度数分布の中央（波高値の大きさに応じて複数の分担電流波形を所定の区間ごとに分類した場合に、複数の区間のうち中央に位置する波高値区間）に属する分担電流波形に対して合わせ込みを行ってもよい。あるいは波高値が最小の（もしくは２番目に小さい）分担電流波形を調整基準として合わせ込みを行う方式を含め、上記した方式のいくつかを組み合わせてもよい。

図６は可変式保護抵抗素子Ｒ₁ による調整と可変式インダクタンスＬ₁ による調整の組み合わせによって、分担電流Ｉ₁ の波高値を最適値にセットすることの説明図である。図６（ｅ） は図６（ａ）〜（ｄ）をまとめたものである。

図６（ａ）は、可変式保護抵抗素子Ｒ₁ の操作によってコンデンサＣ₁ の充電電圧Ｖ₁ をＶ_1-1 にセットし、かつ、可変式インダクタンスＬ₁ の操作によって放電回路Ｈ₁ のインダクタンスＬ₁ をＬ_1-1 にセットし、この組み合わせ（Ｖ_1-1 ，Ｌ_1-1 ）の結果で、分担電流Ｉ₁ の波高値を希望の波高値Ｉ_1-0 に調整したものである。

図６（ｂ）は、可変式保護抵抗素子Ｒ₁ の操作によって充電電圧Ｖ₁ をＶ_1-2 にセットし、かつ、可変式インダクタンスＬ₁ の操作によってインダクタンスＬ₁ をＬ_1-2 にセットし、この組み合わせ（Ｖ_1-2 ，Ｌ_1-2 ）の結果で、分担電流Ｉ₁ の波高値を同じく希望の波高値Ｉ_1-0 に調整したものである。

図６（ｃ）は、可変式保護抵抗素子Ｒ₁ の操作によって充電電圧Ｖ₁ をＶ_1-3 にセットし、かつ、可変式インダクタンスＬ₁ の操作によってインダクタンスＬ₁ をＬ_1-3 にセットし、この組み合わせ（Ｖ_1-3 ，Ｌ_1-3 ）の結果で、分担電流Ｉ₁ の波高値を同じく希望の波高値Ｉ_1-0 に調整したものである。

図６（ｄ）は、可変式保護抵抗素子Ｒ₁ の操作によって充電電圧Ｖ₁ をＶ_1-4 にセットし、かつ、可変式インダクタンスＬ₁ の操作によってインダクタンスＬ₁ をＬ_1-4 にセットし、この組み合わせ（Ｖ_1-4 ，Ｌ_1-4 ）の結果で、分担電流Ｉ₁ の波高値を同じく希望の波高値Ｉ_1-0 に調整したものである。

このように、希望の波高値Ｉ_1-0 に調整するのに、充電電圧Ｖ₁ とインダクタンスＬ₁ の組み合わせ（Ｖ₁ ，Ｌ₁ ）には様々なパターンがある。その様々な組み合わせ（Ｖ₁ ，Ｌ₁ ）のパターンを適切に選択することにより、すでに説明した、電流波高値の最適化とともに、サイリスタの破損防止のための許容上限値に接近した電流勾配を実現することができるのである。

なお、可変式保護抵抗素子Ｒ_{1 ，}Ｒ₂ …Ｒ₈ は、すべての分岐回路Ｂ_{1 ，}Ｂ₂ …Ｂ₈ におけるコンデンサＣ_{1 ，}Ｃ₂ …Ｃ₈ の充電電圧Ｖ_k を均等化（Ｖ₁ ＝Ｖ₂ ＝……＝Ｖ₈ ）するものではない。充電電圧とインダクタンスの組み合わせ（Ｖ_k ，Ｌ_k ）によって電流Ｉ_k を均等化することが狙いである。つまり、（Ｖ₁ ，Ｌ₁ ）によって電流Ｉ₁ の波形を決定し、（Ｖ₂ ，Ｌ₂ ）によって電流Ｉ₂ の波形を決定し、（Ｖ₃ ，Ｌ₃ ）によって電流Ｉ₃ の波形を決定し、以下同様にして（Ｖ₈ ，Ｌ₈ ）によって電流Ｉ₈ の波形を決定するが、この調整の結果として、すべての分岐回路におけるサイリスタ電流Ｉ₁ ，Ｉ₂ …Ｉ₈ の波形を互いに近似ないし一致させるものである。

換言すると、Ｖ₁ ＝Ｖ₂ ＝……＝Ｖ₈ を目指すのではなく、むしろＶ₁ ＝Ｖ₂ ＝……＝Ｖ₈ は追求せずに、Ｖ_k とＬ_k との組み合わせ（ｋ＝１，２…８）を調整することを通じてすべての分岐回路におけるサイリスタ電流Ｉ_k の波形の均等化を追及するのである。その結果、すべての分岐回路を流れて、負荷のインダクタンスＬ₀ において合成される全合成電流は、波高値、周期、立ち上がり特性を含めてその電流波形を最適な波形にすることが可能となる。

いずれにしても、電流波高値、周期、位相などを最適化しながら、サイリスタＴ_{1 ，}Ｔ₂ …Ｔ₈ のいずれについてもその保安性を確保しつつ（素子破損防止）、すべての分担電流波形を互いに一致するように合わせ込み、許容上限値に接近した電流勾配を実現することができる。その結果、負荷の電気機器に対して、必要とされる高い振動数と大きな瞬発力のための急峻な立ち上がり特性の、しかも波形精度が高品質な大電流を供給することができる。

〔第２の実施例〕
図７は本発明の第２の実施例におけるパルス電源装置の構成を示す回路図である。

本実施例にあっては、各充電回路Ｊ₁ ，Ｊ₂ …Ｊ₈ における各保護抵抗素子Ｒ′₁ ，Ｒ′₂ …Ｒ′₈ は抵抗値固定タイプに構成されている。そして、その代わりに、充電回路Ｊ₁ ，Ｊ₂ …Ｊ₈ と同数の充電器Ｅ₁ ，Ｅ₂ …Ｅ₈ が各充電回路Ｊ₁ ，Ｊ₂ …Ｊ₈ に個別に接続され、かつ、これら各充電器Ｅ₁ ，Ｅ₂ …Ｅ₈ が出力電圧可変の可変式充電器に構成されている。この複数の可変式充電器Ｅ_{1 ，}Ｅ₂ …Ｅ₈ が本実施例の充電電圧調整手段となっている。

本実施例においても、上記第１の実施例と同様の作用効果が発揮される。

なお、上記実施例では半導体スイッチング素子としてサイリスタを用いたが、これ以外にＩＧＢＴ(絶縁ゲートバイポーラトランジスタ)など任意の半導体素子を採用することができる。

本発明は、パルス電源装置に関して、分担電流の波高値、周期、位相などの最適化と、許容上限値に充分に迫る大きな電流勾配を実現しながらの半導体スイッチング素子の破損防止を担保しつつ、複数の分担電流波形を可及的に一致させた波形精度の高品質な大電流を得る技術として有用である。

Ｂ₁ ，Ｂ₂ …Ｂ₈ 分岐回路
Ｃ₁ ，Ｃ₂ …Ｃ₈ コンデンサ（容量素子）
Ｄ₁ ，Ｄ₂ …Ｄ₈ 逆方向ダイオード（整流素子）
Ｅ₀ 充電器
Ｅ₁ ，Ｅ₂ …Ｅ₈ 可変式充電器
Ｈ₁ ，Ｈ₂ …Ｈ₈ 放電回路
Ｊ₁ ，Ｊ₂ …Ｊ₈ 充電回路
Ｌ₀ 誘導性負荷
Ｒ₁ ，Ｒ₂ …Ｒ₈ 可変式保護抵抗素子
Ｒ′₁ ，Ｒ′₂ …Ｒ′₈ 保護抵抗素子
ｒ₁ ，ｒ₂ …ｒ₈ 均圧抵抗素子
Ｔ₁ ，Ｔ₂ …Ｔ₈ サイリスタ（半導体スイッチング素子）

Claims (5)

1. 直列接続された保護抵抗素子と容量素子からなり、充電器に接続される複数の充電回路と、
   前記各充電回路における前記容量素子の正負両端子と外部の誘導性負荷への正負一対の出力端子との間に半導体スイッチング素子が挿入されて配線される複数の放電回路とを備え、
   前記各充電回路と前記各放電回路とが１つずつ組み合わされた分岐回路を複数組備え、
   さらに、
   前記各充電回路には前記容量素子に対する充電電圧を個別に調整可能な充電電圧調整手段が付加され、
   前記各放電回路には線路のインダクタンスを個別に調整可能なインダクタンス調整手段が付加されているパルス電源装置。
2. 前記充電回路はそのすべてが共通の充電器に対して並列に接続されるように構成され、
   前記充電電圧調整手段は、前記各充電回路における前記保護抵抗素子を抵抗値可変の可変式保護抵抗素子とすることで構成されている請求項１に記載のパルス電源装置。
3. 前記各充電回路における前記保護抵抗素子は抵抗値固定タイプに構成され、
   前記充電電圧調整手段は、前記充電回路と同数の前記充電器が前記各充電回路に１対１に接続され、かつ、これら各充電器を出力電圧可変の可変式充電器とすることで構成されている請求項１に記載のパルス電源装置。
4. 前記インダクタンス調整手段は、インダクタンス可変の可変式誘導素子で構成されている請求項１から請求項３までのいずれかに記載のパルス電源装置。
5. 請求項１ないし請求項４のいずれかに記載のパルス電源装置の波形調整方法であって、
   前記各充電電圧の振幅を検出する充電電圧検出工程と、
   前記複数組の分岐回路の各々に流れる分担電流の波形を検出する分担電流検出工程と、
   前記各充電回路の充電電圧調整手段により、前記充電電圧検出工程で検出された前記各充電電圧の振幅の大きさが互いに近似するまで合わせ込む充電電圧調整工程と、
   前記充電電圧調整工程後に前記各放電回路のインダクタンス調整手段により、前記分担電流検出工程で検出された前記各分担電流の波形が互いに一致するように調整する分担電流調整工程と
   を備えることを特徴とするパルス電源装置の波形調整方法。

Images