JP2019036280A5 - Graphics processing unit - Google Patents
Graphics processing unit Download PDFInfo
- Publication number
- JP2019036280A5 JP2019036280A5 JP2018033052A JP2018033052A JP2019036280A5 JP 2019036280 A5 JP2019036280 A5 JP 2019036280A5 JP 2018033052 A JP2018033052 A JP 2018033052A JP 2018033052 A JP2018033052 A JP 2018033052A JP 2019036280 A5 JP2019036280 A5 JP 2019036280A5
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- gate
- storage circuit
- drain
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910044991 metal oxide Inorganic materials 0.000 claims 2
- 150000004706 metal oxides Chemical class 0.000 claims 2
- 239000002184 metal Substances 0.000 claims 1
Claims (2)
前記演算部の上方に、前記第1の記憶回路が配置され、
前記第1の記憶回路の上方に、前記第2の記憶回路が配置され、
前記第1の記憶回路は、キャッシュメモリとしての機能を有し、
前記第1の記憶回路は、複数の第1のメモリセルを有し、
前記第2の記憶回路は、複数の第2のメモリセルを有し、
前記第2のメモリセルは、第1のトランジスタと、第2のトランジスタと、第1の容量と、を有し、
前記第1のメモリセルは、第3のトランジスタと、第4のトランジスタと、第5のトランジスタと、第6のトランジスタと、第7のトランジスタと、第8のトランジスタと、第9のトランジスタと、第10のトランジスタと、第2の容量と、第3の容量と、を有し、
前記第1のトランジスタのソース又はドレインは、前記第2のトランジスタのゲートと、前記第1の容量と、に電気的に接続され、
前記第3のトランジスタのソース又はドレインは、前記第7のトランジスタのソース又はドレインと、前記第9のトランジスタのソース又はドレインと、前記第8のトランジスタのゲートと、前記第10のトランジスタのゲートと、に電気的に接続され、
前記第4のトランジスタのソース又はドレインは、前記第8のトランジスタのソース又はドレインと、前記第10のトランジスタのソース又はドレインと、前記第7のトランジスタのゲートと、前記第9のトランジスタのゲートと、に電気的に接続され、
前記第2の容量は、前記第5のトランジスタを介して、前記第9のトランジスタのゲートと電気的に接続され、
前記第3の容量は、前記第6のトランジスタを介して、前記第10のトランジスタのゲートと電気的に接続され、
前記第1のトランジスタは、バックゲートを有し、ゲートとバックゲートとは電気的に接続されており、チャネルに金属酸化物を含み、
前記第3のトランジスタと、前記第4のトランジスタと、前記第5のトランジスタと、前記第6のトランジスタとは、バックゲートを有し、バックゲートにはゲートと異なる信号が入力され、チャネルに金属酸化物を含む、グラフィックスプロセッシングユニット。 A graphics processing unit having an arithmetic unit, a first storage circuit, and a second storage circuit.
The first storage circuit is arranged above the calculation unit.
The second storage circuit is arranged above the first storage circuit.
The first storage circuit has a function as a cache memory and has a function as a cache memory.
The first storage circuit has a plurality of first memory cells.
The second storage circuit has a plurality of second memory cells.
The second memory cell has a first transistor, a second transistor, and a first capacitance.
The first memory cell includes a third transistor, a fourth transistor, a fifth transistor, a sixth transistor, a seventh transistor, an eighth transistor, a ninth transistor, and the like. It has a tenth transistor, a second capacitance, and a third capacitance.
The source or drain of the first transistor is electrically connected to the gate of the second transistor and the first capacitance.
The source or drain of the third transistor includes the source or drain of the seventh transistor, the source or drain of the ninth transistor, the gate of the eighth transistor, and the gate of the tenth transistor. Electrically connected to,
The source or drain of the fourth transistor includes the source or drain of the eighth transistor, the source or drain of the tenth transistor, the gate of the seventh transistor, and the gate of the ninth transistor. Electrically connected to,
The second capacitance is electrically connected to the gate of the ninth transistor via the fifth transistor.
The third capacitance is electrically connected to the gate of the tenth transistor via the sixth transistor.
The first transistor has a back gate, the gate and the back gate are electrically connected, and the channel contains a metal oxide.
The third transistor, the fourth transistor, the fifth transistor, and the sixth transistor have a back gate, a signal different from the gate is input to the back gate, and a metal is input to the channel. Graphics processing unit containing oxides.
前記演算部は、積和演算を行う機能を有し、第11のトランジスタを有し、
前記第11のトランジスタのチャネルは金属酸化物を含む、グラフィックスプロセッシングユニット。 In claim 1,
The calculation unit has a function of performing a product-sum calculation, and has an eleventh transistor.
The channel of the eleventh transistor is a graphics processing unit containing a metal oxide.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017156222 | 2017-08-11 | ||
JP2017156222 | 2017-08-11 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2019036280A JP2019036280A (en) | 2019-03-07 |
JP2019036280A5 true JP2019036280A5 (en) | 2021-03-18 |
JP7004453B2 JP7004453B2 (en) | 2022-01-21 |
Family
ID=65637753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018033052A Active JP7004453B2 (en) | 2017-08-11 | 2018-02-27 | Graphics processing unit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7004453B2 (en) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7241068B2 (en) * | 2018-05-02 | 2023-03-16 | 株式会社半導体エネルギー研究所 | semiconductor equipment |
JP7123860B2 (en) | 2019-06-17 | 2022-08-23 | 株式会社東芝 | Arithmetic unit |
WO2021009586A1 (en) * | 2019-07-12 | 2021-01-21 | 株式会社半導体エネルギー研究所 | Semiconductor device comprising multiply-accumulate circuitry and storage device, electronic component, and electronic equipment |
JPWO2021024083A1 (en) | 2019-08-08 | 2021-02-11 | ||
KR20220076458A (en) * | 2019-10-04 | 2022-06-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | semiconductor device |
WO2021130591A1 (en) * | 2019-12-27 | 2021-07-01 | 株式会社半導体エネルギー研究所 | Semiconductor device |
KR20220143668A (en) * | 2020-02-21 | 2022-10-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | semiconductor device |
WO2021186279A1 (en) * | 2020-03-18 | 2021-09-23 | 株式会社半導体エネルギー研究所 | Semiconductor device |
US20230176818A1 (en) * | 2020-05-22 | 2023-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
CN116097274A (en) * | 2020-08-03 | 2023-05-09 | 株式会社半导体能源研究所 | Semiconductor device with a semiconductor device having a plurality of semiconductor chips |
JP2023028793A (en) * | 2021-08-20 | 2023-03-03 | ソニーグループ株式会社 | Memory system and method |
WO2023047228A1 (en) * | 2021-09-22 | 2023-03-30 | 株式会社半導体エネルギー研究所 | Electronic device and display system |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009277334A (en) * | 2008-04-14 | 2009-11-26 | Hitachi Ltd | Information processing device and semiconductor storage device |
US9378793B2 (en) * | 2012-12-20 | 2016-06-28 | Qualcomm Incorporated | Integrated MRAM module |
JP6717604B2 (en) * | 2015-02-09 | 2020-07-01 | 株式会社半導体エネルギー研究所 | Semiconductor device, central processing unit and electronic equipment |
US9716852B2 (en) * | 2015-04-03 | 2017-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Broadcast system |
-
2018
- 2018-02-27 JP JP2018033052A patent/JP7004453B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2019036280A5 (en) | Graphics processing unit | |
JP2018063435A5 (en) | Display device | |
JP2012256834A5 (en) | ||
JP2016212944A5 (en) | Semiconductor device and electronic component | |
JP2012256400A5 (en) | ||
JP2012146965A5 (en) | Semiconductor device | |
JP2015018594A5 (en) | Storage device | |
JP2011129896A5 (en) | Semiconductor device | |
JP2012252329A5 (en) | Display device | |
JP2013243657A5 (en) | ||
JP2012256813A5 (en) | Semiconductor device | |
JP2012069932A5 (en) | Semiconductor device | |
JP2012186797A5 (en) | ||
JP2012256814A5 (en) | ||
JP2016076285A5 (en) | Semiconductor device | |
JP2012256404A5 (en) | Signal processing circuit | |
JP2013084333A5 (en) | Shift register circuit, display device and electronic device | |
JP2014158250A5 (en) | ||
JP2012256815A5 (en) | ||
JP2012257188A5 (en) | Latch circuit | |
JP2014209714A5 (en) | Semiconductor device | |
JP2013029830A5 (en) | ||
JP2011249782A5 (en) | ||
JP2013141212A5 (en) | Signal processing circuit | |
JP2011181908A5 (en) |