JP2019032687A - Input device - Google Patents

Input device Download PDF

Info

Publication number
JP2019032687A
JP2019032687A JP2017153045A JP2017153045A JP2019032687A JP 2019032687 A JP2019032687 A JP 2019032687A JP 2017153045 A JP2017153045 A JP 2017153045A JP 2017153045 A JP2017153045 A JP 2017153045A JP 2019032687 A JP2019032687 A JP 2019032687A
Authority
JP
Japan
Prior art keywords
wiring
input device
resistance
portions
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017153045A
Other languages
Japanese (ja)
Inventor
真一 樋口
Shinichi Higuchi
真一 樋口
橋田 淳二
Junji Hashida
淳二 橋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2017153045A priority Critical patent/JP2019032687A/en
Publication of JP2019032687A publication Critical patent/JP2019032687A/en
Pending legal-status Critical Current

Links

Landscapes

  • Position Input By Displaying (AREA)

Abstract

To provide an input device capable of suppressing a cost increase without an adverse effect to a detection area when an element to suppress noises is provided.SOLUTION: An input device according to an aspect of the present invention includes: a plurality of electrode parts provided at a detection area of a substrate; and a wiring part which is electrically connected to the plurality of electrode parts and extends outwardly relative to the detection area. The input device further includes a low-pass filter that includes a resistance part and a capacitance part. In the low-pass filter, the resistance part is provided in the halfway of the wiring part, and the capacitance part is provided between the wiring part and a ground part.SELECTED DRAWING: Figure 3

Description

本発明は入力装置に関し、特に指などが接近した位置を検出するタッチセンサを備えた入力装置に関する。   The present invention relates to an input device, and more particularly to an input device including a touch sensor that detects a position where a finger or the like approaches.

入力装置として多く利用されるタッチパネルは、検出領域に指などが接近(以下、接近には接触を含むものとする。)した位置を検出するタッチセンサを備えている。例えば、相互容量方式のタッチパネルにおいては、駆動側の電極と出力側の電極とが設けられており、駆動側の電極にドライブパルスを与え、指などの接近による容量変化を出力側の電極で検出している。タッチパネルでは、静電容量の変化によって位置を検出するため、電極および電極と導通する配線にノイズが混入すると誤検出の原因となる。   A touch panel often used as an input device includes a touch sensor that detects a position where a finger or the like approaches a detection area (hereinafter, the approach includes contact). For example, a mutual capacitive touch panel has a drive electrode and an output electrode, and a drive pulse is applied to the drive electrode to detect a change in capacitance due to the approach of a finger or the like with the output electrode. doing. In the touch panel, since the position is detected by a change in capacitance, if noise is mixed in the electrode and the wiring that is electrically connected to the electrode, it may cause a false detection.

特許文献1には、高周波干渉信号の影響を低減するタッチスクリーンが開示されている。このタッチスクリーンでは、タッチパネルのメタルトレース経路内に透明導電体抵抗器を挿入してローパスフィルタを構成している。   Patent Document 1 discloses a touch screen that reduces the influence of a high-frequency interference signal. In this touch screen, a transparent conductor resistor is inserted into the metal trace path of the touch panel to form a low-pass filter.

特許文献2には、回路規模および消費電力の増大を伴わずに低ノイズ特性を実現し、S/N比の高い正確な容量検出が可能な静電容量検出回路が開示されている。この静電容量検出回路は、タッチパネルに含まれる容量型タッチセンサの容量変化を電圧信号に変換する連続時間型CV変換回路と、連続時間型CV変換回路からの出力信号を同期検波信号により検波する同期検波回路と、同期検波回路からの出力信号の帯域制限を行うローパスフィルタ回路と、同期検波信号を生成する制御部とを備えている。   Patent Document 2 discloses a capacitance detection circuit that realizes low noise characteristics without increasing the circuit scale and power consumption and enables accurate capacitance detection with a high S / N ratio. This capacitance detection circuit detects a continuous-time CV conversion circuit that converts a capacitance change of a capacitive touch sensor included in a touch panel into a voltage signal, and an output signal from the continuous-time CV conversion circuit using a synchronous detection signal. A synchronous detection circuit, a low-pass filter circuit that limits the band of an output signal from the synchronous detection circuit, and a control unit that generates a synchronous detection signal are provided.

特許文献3には、センサ付近のディスプレイデバイスなど、外部からの迷走電磁放射線の影響を抑制する静電容量センサが開示される。この静電容量センサでは、受動回路要素を静電容量センサと一体化している。   Patent Document 3 discloses a capacitance sensor that suppresses the influence of stray electromagnetic radiation from the outside, such as a display device near the sensor. In this capacitance sensor, the passive circuit element is integrated with the capacitance sensor.

特開2008−310818号公報JP 2008-310818 A 特開2015−075984号公報Japanese Patent Application Laid-Open No. 2015-075984 特表2013−525918号公報Special table 2013-525918 gazette

タッチパネルのような入力装置において、ノイズ抑制のための抵抗やコンデンサなどの素子要素を配線に接続する場合、素子要素の設置場所や大きさなど、検出領域の面積に影響を与えないようにすることが望まれる。また、ノイズ抑制のための素子要素を設けることでレイアウトの制約を受けたり、製造工数の増加などでコストアップになったりすることも避けたい。   In input devices such as touch panels, when connecting element elements such as resistors and capacitors for noise suppression to the wiring, make sure that the area of the detection area, such as the installation location and size of the element elements, is not affected. Is desired. It is also desirable to avoid layout restrictions due to the provision of element elements for noise suppression and increase in cost due to an increase in the number of manufacturing steps.

本発明は、ノイズ抑制のための素子要素を設けるにあたり検出領域に影響を与えず、レイアウトの制約やコストアップを抑制できる入力装置を提供することを目的とする。   SUMMARY OF THE INVENTION An object of the present invention is to provide an input device capable of suppressing layout restrictions and cost increase without affecting the detection region when providing element elements for noise suppression.

上記課題を解決するため、本発明の一態様は、基材の検出領域に設けられた複数の電極部と、複数の電極部と導通し検出領域の外側へ延びる配線部と、を備えた入力装置であって、抵抗部および容量部を有するローパスフィルタを備えている。このローパスフィルタの抵抗部は配線部の途中に設けられ、容量部は配線部と接地部との間に設けられたことを特徴とする。   In order to solve the above problems, one embodiment of the present invention provides an input including a plurality of electrode portions provided in a detection region of a base material and a wiring portion that is electrically connected to the plurality of electrode portions and extends to the outside of the detection region. The apparatus includes a low-pass filter having a resistance portion and a capacitance portion. The low-pass filter has a resistance portion provided in the middle of the wiring portion, and a capacitance portion provided between the wiring portion and the ground portion.

このような構成によれば、抵抗部および容量部によって構成されるローパスフィルタを備えた入力装置において、抵抗部が配線部の途中に設けられることで配線部の一部を抵抗部として利用することができる。ここで、容量部は、電極部からみて抵抗部よりも下流側に配置される。例えば、容量部は、配線部の途中に設けられた抵抗部と、配線部の端部(パッド部など)との間に設けられる。   According to such a configuration, in the input device including the low-pass filter configured by the resistance unit and the capacitance unit, the resistance unit is provided in the middle of the wiring unit so that a part of the wiring unit is used as the resistance unit. Can do. Here, the capacitance portion is disposed on the downstream side of the resistance portion as viewed from the electrode portion. For example, the capacitor portion is provided between a resistance portion provided in the middle of the wiring portion and an end portion (such as a pad portion) of the wiring portion.

上記入力装置において、配線部は、透光性導電材料で形成された第1配線層と、金属材料で形成された第2配線層とを備えた積層構造を有し、抵抗部は、第1配線層を備え、第2配線層を備えていない構造を有していてもよい。これにより、配線部は、第1配線層と第2配線層との積層構造によって低抵抗化され、抵抗部は、配線部の積層構造のうち第2配線層を備えていない構造によって、配線部の他の部分よりも高抵抗化される。また、抵抗部は、配線部に含まれる第1配線層を備えているため、配線部の一部として構成される。   In the input device, the wiring portion has a stacked structure including a first wiring layer formed of a light-transmitting conductive material and a second wiring layer formed of a metal material, and the resistance portion includes a first wiring layer. The wiring layer may be provided and the second wiring layer may not be provided. Thereby, the resistance of the wiring part is reduced by the laminated structure of the first wiring layer and the second wiring layer, and the resistance part is not provided with the second wiring layer in the laminated structure of the wiring part. The resistance is higher than other parts. Moreover, since the resistance part is provided with the 1st wiring layer contained in a wiring part, it is comprised as a part of wiring part.

上記入力装置において、抵抗部は、配線部の一部において線幅を細くした部分に設けられていてもよい。これにより、配線部の一部において線幅を細くすることで、配線部の他の部分よりも高抵抗化した抵抗部を構成することができる。   In the input device, the resistance portion may be provided in a portion where the line width is narrowed in a part of the wiring portion. As a result, by reducing the line width in a part of the wiring part, it is possible to configure a resistance part having a higher resistance than in other parts of the wiring part.

上記入力装置において、配線部と接地部とは基材の平面視において並置され、配線部と接地部とを覆うように容量部を構成する誘電体層が設けられていてもよい。このように配線部と設置部とが基材上に並置されている場合には、これらの配線部と設置部との間に誘電体層を設けることにより、容量部を容易に構成することができる。この場合において、配線部と設置部とが互いに同層に設けられている場合には、容量部を構成することがより容易となる。   In the above input device, the wiring portion and the ground portion may be juxtaposed in a plan view of the base material, and a dielectric layer constituting the capacitor portion may be provided so as to cover the wiring portion and the ground portion. Thus, when the wiring part and the installation part are juxtaposed on the base material, the capacitor part can be easily configured by providing a dielectric layer between the wiring part and the installation part. it can. In this case, when the wiring part and the installation part are provided in the same layer, it is easier to configure the capacitor part.

上記入力装置において、複数の配線部と、複数の接地部とを有し、複数の配線部のそれぞれと、複数の接地部のそれぞれとが基材の平面視において交互に配置されていてもよい。これにより、複数の配線部のそれぞれの間に容量部が構成される。   The input device may include a plurality of wiring units and a plurality of grounding units, and each of the plurality of wiring units and each of the plurality of grounding units may be alternately arranged in a plan view of the substrate. . As a result, a capacitor portion is formed between each of the plurality of wiring portions.

上記入力装置において、配線部と接地部とは互いに異なる層に設けられ、配線部と接地部との間の層に容量部を構成する誘電体層が設けられていてもよい。これにより、配線部と接地部との間に誘電体層を挟んだ積層構造の容量部が構成される。この場合において、複数の配線部が基材の平面視において並置され、複数の配線部を覆うように誘電体層が設けられていてもよい。   In the above input device, the wiring portion and the ground portion may be provided in different layers, and a dielectric layer constituting the capacitor portion may be provided in a layer between the wiring portion and the ground portion. As a result, a capacitor portion having a laminated structure in which a dielectric layer is sandwiched between the wiring portion and the ground portion is formed. In this case, a plurality of wiring portions may be juxtaposed in a plan view of the substrate, and a dielectric layer may be provided so as to cover the plurality of wiring portions.

本発明によれば、ノイズ抑制のための要素を設けるにあたり検出領域に影響を与えず、レイアウトの制約やコストアップを抑制できる入力装置を提供することが可能になる。   ADVANTAGE OF THE INVENTION According to this invention, it becomes possible to provide the input device which can suppress the restrictions of a layout and a cost increase, without affecting a detection area in providing the element for noise suppression.

(a)および(b)は、本実施形態に係る入力装置を例示する図である。(A) And (b) is a figure which illustrates the input device which concerns on this embodiment. 本実施形態に係る入力装置の使用例を示す模式図である。It is a schematic diagram which shows the usage example of the input device which concerns on this embodiment. ローパスフィルタの配置例を示す模式平面図である。It is a schematic plan view which shows the example of arrangement | positioning of a low-pass filter. 抵抗部の例(その1)を示す模式平面図である。It is a schematic plan view which shows the example (the 1) of a resistance part. (a)および(b)は、抵抗部の例(その2)を示す模式図である。(A) And (b) is a schematic diagram which shows the example (the 2) of a resistance part. 容量部の例(その1)を例示する模式断面図である。FIG. 6 is a schematic cross-sectional view illustrating an example (part 1) of a capacitor portion. (a)および(b)は、容量部の例(その2)を例示する模式図である。(A) And (b) is a schematic diagram which illustrates the example (the 2) of a capacity | capacitance part. (a)および(b)は、容量部の例(その3)を例示する模式図である。(A) And (b) is a schematic diagram which illustrates the example (the 3) of a capacity | capacitance part. 容量部の例(その4)を例示する模式平面図である。FIG. 6 is a schematic plan view illustrating an example (part 4) of a capacitor. 容量部の例(その5)を例示する模式平面図である。FIG. 10 is a schematic plan view illustrating an example (No. 5) of a capacitor unit.

以下、本発明の実施形態を図面に基づいて説明する。なお、以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following description, the same members are denoted by the same reference numerals, and the description of the members once described is omitted as appropriate.

(入力装置の構成)
図1(a)および(b)は、本実施形態に係る入力装置を例示する図で、(a)は平面図、(b)はローパスフィルタの一例を示す回路図である。
図2は、本実施形態に係る入力装置の使用例を示す模式図である。
(Configuration of input device)
1A and 1B are diagrams illustrating an input device according to the present embodiment, where FIG. 1A is a plan view and FIG. 1B is a circuit diagram illustrating an example of a low-pass filter.
FIG. 2 is a schematic diagram illustrating an example of use of the input device according to the present embodiment.

図1(a)に示すように、本実施形態に係る入力装置1は、例えば静電容量式のタッチセンサを備えたタッチパネルである。タッチセンサは、検出領域Sに指などが接近した場合の静電容量の変化によって位置検出を行う。本実施形態に係る入力装置1は、基材10の検出領域Sに設けられた第1電極11および第2電極12を備える。基材10は、PET(Polyethylene Terephthalate)、COP(cycloolefin polymer)などの透光性を有する可撓性フィルム、アクリル樹脂、ポリカーボネート樹脂などの硬質の透光性板材、ガラス板などで形成されている。   As shown to Fig.1 (a), the input device 1 which concerns on this embodiment is a touch panel provided with the capacitive touch sensor, for example. The touch sensor performs position detection based on a change in capacitance when a finger or the like approaches the detection region S. The input device 1 according to the present embodiment includes a first electrode 11 and a second electrode 12 provided in the detection region S of the base material 10. The base material 10 is formed of a light-transmitting flexible film such as PET (Polyethylene Terephthalate) or COP (cycloolefin polymer), a hard light-transmitting plate material such as acrylic resin or polycarbonate resin, or a glass plate. .

第1電極11は基材10の表面に沿ったX方向に延在し、第2電極12は基材10の表面に沿いX方向と直交するY方向に延在する。第1電極11および第2電極12は互い絶縁される。本実施形態では、Y方向に所定のピッチで複数の第1電極11が配置され、X方向に所定のピッチで複数の第2電極12が配置される。   The first electrode 11 extends in the X direction along the surface of the substrate 10, and the second electrode 12 extends in the Y direction perpendicular to the X direction along the surface of the substrate 10. The first electrode 11 and the second electrode 12 are insulated from each other. In the present embodiment, a plurality of first electrodes 11 are arranged at a predetermined pitch in the Y direction, and a plurality of second electrodes 12 are arranged at a predetermined pitch in the X direction.

第1電極11および第2電極12を構成する電極のパターンは各種あるが、本実施形態では、第1電極11および第2電極12のそれぞれは複数の島状電極部を有する。各島状電極部は例えば菱形に近い形状を有している。   Although there are various electrode patterns constituting the first electrode 11 and the second electrode 12, in the present embodiment, each of the first electrode 11 and the second electrode 12 has a plurality of island-shaped electrode portions. Each island-shaped electrode part has a shape close to, for example, a rhombus.

複数の第1電極11のそれぞれには検出領域Sの外側へ引き出される配線部として引き出し配線11aが接続される。また、複数の第2電極12のそれぞれにも検出領域Sの外側へ引き出される配線部として引き出し配線12aが接続される。すなわち、複数の第1電極11と引き出し配線11aとが導通し、複数の第2電極12と引き出し配線12aとが導通する。   A lead wiring 11 a is connected to each of the plurality of first electrodes 11 as a wiring portion that is led out of the detection region S. In addition, a lead wiring 12 a is connected to each of the plurality of second electrodes 12 as a wiring portion that is led out of the detection region S. That is, the plurality of first electrodes 11 and the lead wiring 11a are electrically connected, and the plurality of second electrodes 12 and the lead wiring 12a are electrically connected.

静電容量式のタッチセンサでは、各引き出し配線11aおよび12aを流れる電流の変化を図示しない検出回路で検出する。すなわち、第1電極11および第2電極12に所定の電位を与えた状態で、検出領域Sに指を近づけると、第1電極11および第2電極12のそれぞれと指との間に静電容量が生じる。この静電容量によって生じる電位低下を検出することで、指が接近した検出領域S内でのX,Y座標を判定する。   In the capacitive touch sensor, a change in current flowing through each of the lead wires 11a and 12a is detected by a detection circuit (not shown). That is, when a finger is brought close to the detection region S in a state where a predetermined potential is applied to the first electrode 11 and the second electrode 12, capacitance between each of the first electrode 11 and the second electrode 12 and the finger. Occurs. By detecting the potential drop caused by this capacitance, the X and Y coordinates in the detection region S where the finger approaches are determined.

また、本実施形態に係る入力装置1では、配線部である引き出し配線11aおよび12aの途中に抵抗部21が設けられる。抵抗部21は、引き出し配線11aおよび12aよりも高抵抗な部分である。   In the input device 1 according to the present embodiment, the resistance portion 21 is provided in the middle of the lead-out wirings 11a and 12a that are wiring portions. The resistance portion 21 is a portion having a higher resistance than the lead wires 11a and 12a.

さらに、本実施形態に係る入力装置1では、引き出し配線11aおよび12aと接地部(接地された配線)15との間に容量部22が設けられる。この抵抗部21および容量部22によって図1(b)に示すローパスフィルタ20が構成される。配線部にローパスフィルタ20を構成するため、容量部22は、配線部(引き出し配線11aおよび12a)の途中に設けられた抵抗部21よりも電極(第1電極11、第2電極12)からみて下流側において接地部15との間に設けられる。
ローパスフィルタ20は、基材10における検出領域Sの外側に設けられていることが好ましい。これにより、検出領域Sの面積や透光性に与える影響を抑制することができる。
Furthermore, in the input device 1 according to the present embodiment, the capacitor portion 22 is provided between the lead wires 11a and 12a and the ground portion (grounded wire) 15. The resistor portion 21 and the capacitor portion 22 constitute a low-pass filter 20 shown in FIG. Since the low-pass filter 20 is formed in the wiring portion, the capacitance portion 22 is viewed from the electrodes (first electrode 11 and second electrode 12) rather than the resistance portion 21 provided in the middle of the wiring portion (leading wires 11a and 12a). It is provided between the grounding unit 15 on the downstream side.
The low-pass filter 20 is preferably provided outside the detection region S in the base material 10. Thereby, the influence which it has on the area and translucency of the detection region S can be suppressed.

引き出し配線11aおよび12aにローパスフィルタ20が設けられることで、引き出し配線11aおよび12aに混入するノイズ(高周波成分)を除去することができ、ノイズによる誤検出を抑制することが可能となる。   By providing the low-pass filter 20 in the lead wires 11a and 12a, noise (high frequency component) mixed in the lead wires 11a and 12a can be removed, and erroneous detection due to noise can be suppressed.

図2に示すように、入力装置1であるタッチパネルは、液晶などの表示装置100の上に取り付けられる。したがって、タッチパネルの検出領域Sは、位置検出機能を備えるとともに、表示装置100によって表示される画像を透過できるように透光性を有している。このため、第1電極11および第2電極12には透光性導電材料(ITO(Indium Tin Oxide)、導電性ナノ材料、網目状に形成された金属材料など)が用いられる。   As shown in FIG. 2, the touch panel which is the input device 1 is attached on a display device 100 such as a liquid crystal. Therefore, the detection area S of the touch panel has a position detection function and has translucency so that an image displayed by the display device 100 can be transmitted. For this reason, a light-transmitting conductive material (ITO (Indium Tin Oxide), a conductive nano material, a metal material formed in a mesh shape, etc.) is used for the first electrode 11 and the second electrode 12.

一方、引き出し配線11aおよび12aは検出領域Sの外側に引き出される。検出領域Sの外側では透光性は必要ないため、引き出し配線11aおよび12aの検出領域Sの外側の部分では第1電極11および第2電極12よりも比抵抗の低い材料を用いることができる。   On the other hand, the lead wires 11a and 12a are drawn to the outside of the detection region S. Since the translucency is not required outside the detection region S, a material having a lower specific resistance than the first electrode 11 and the second electrode 12 can be used in a portion outside the detection region S of the lead-out wirings 11a and 12a.

本実施形態では、この引き出し配線11aおよび12aの途中において、引き出し配線11aおよび12aよりも高抵抗な部分を設けて抵抗部21を構成している。これにより、配線部(引き出し配線11aおよび12a)の一部を抵抗部21として利用することができる。また、検出領域Sの外側において、引き出し配線11aおよび12aにローパスフィルタ20を設けることで、ノイズ抑制のための要素(抵抗部21および容量部22)を設けるにあたり検出領域Sに与える影響(面積減少や配線レイアウトの制約など)を抑制することができる。   In the present embodiment, the resistance portion 21 is configured by providing a portion having a higher resistance than the lead wires 11a and 12a in the middle of the lead wires 11a and 12a. Thereby, a part of wiring part (leading wiring 11a and 12a) can be utilized as the resistance part 21. FIG. Further, by providing the low-pass filter 20 in the lead-out wirings 11a and 12a outside the detection region S, the influence (area reduction) on the detection region S in providing the noise suppression elements (resistor 21 and capacitor 22). And wiring layout restrictions).

図3は、ローパスフィルタの配置例を示す模式平面図である。
図3に示すように、ローパスフィルタ20は、検出領域Sの外側において引き出し配線11aおよび12aの途中に設けられる。この例では、複数の引き出し配線11aおよび12aのそれぞれと隣り合うように接地部15が設けられる。すなわち、複数の引き出し配線11aおよび12aのそれぞれと、複数の接地部15のそれぞれとが基材10の平面視において交互に配置されている。
FIG. 3 is a schematic plan view illustrating an arrangement example of the low-pass filter.
As shown in FIG. 3, the low-pass filter 20 is provided in the middle of the lead wires 11a and 12a outside the detection region S. In this example, the grounding portion 15 is provided so as to be adjacent to each of the plurality of lead wires 11a and 12a. That is, each of the plurality of lead wires 11 a and 12 a and each of the plurality of grounding portions 15 are alternately arranged in a plan view of the base material 10.

これらの引き出し配線11aおよび12aと、接地部15との間には誘電体層220が設けられており、これによって各引き出し配線11aおよび12aのそれぞれと、隣接する接地部15との間に容量部22が構成される。図3に示す例では、容量部22は、各引き出し配線11aおよび12aの端部に設けられたパッド部Pに近位な場所に配置され、引き出し線11aおよび接地部15や引き出し線12aおよび接地部15を覆うように誘電体層220が設けられて、容量部22が構成されている。また、抵抗部21は、各引き出し配線11aおよび12aの途中に設けられる。抵抗部21は、容量部22よりもパッド部Pから遠位な場所に配置されている。   A dielectric layer 220 is provided between the lead wires 11 a and 12 a and the ground portion 15, whereby a capacitor portion is provided between each of the lead wires 11 a and 12 a and the adjacent ground portion 15. 22 is configured. In the example shown in FIG. 3, the capacitor portion 22 is disposed at a location proximal to the pad portion P provided at the end of each of the lead wires 11a and 12a, and the lead wire 11a and the ground portion 15 or the lead wire 12a and the ground. A dielectric layer 220 is provided so as to cover the portion 15, and the capacitor portion 22 is configured. Further, the resistance portion 21 is provided in the middle of each of the lead wires 11a and 12a. The resistance portion 21 is disposed at a location farther from the pad portion P than the capacitance portion 22.

抵抗部21および容量部22が検出領域Sの外側に設けられていることで、検出領域Sの面積に影響を与えることなくローパスフィルタ20を構成することができる。また、引き出し配線11aおよび12aの一部を抵抗部21として利用しているため、別途に抵抗部21を設ける場合に比べて設置面積の増加を抑制できるとともに、引き出し配線11aおよび12aの製造工程に組み込んで抵抗部21を形成することができる。   Since the resistance portion 21 and the capacitance portion 22 are provided outside the detection region S, the low-pass filter 20 can be configured without affecting the area of the detection region S. In addition, since part of the lead wires 11a and 12a is used as the resistor portion 21, an increase in the installation area can be suppressed as compared with the case where the resistor portion 21 is separately provided, and the manufacturing process of the lead wires 11a and 12a can be suppressed. The resistor portion 21 can be formed by being incorporated.

図4は、抵抗部の例(その1)を示す模式平面図である。
図4に示す抵抗部21は、配線部である引き出し配線11aおよび12aの一部において線幅を細くした部分に設けられている。線幅を細くした部分は細くしていない部分に比べて高抵抗化される。この部分を抵抗部21として利用する。これにより、引き出し配線11aおよび12aを形成する工程と同じ工程で抵抗部21を形成することができる。また、引き出し配線11aおよび12aの途中に抵抗部21が設けられるため、別個に抵抗部21を形成する場合に比べて設置面積の増加を抑制することができる。
FIG. 4 is a schematic plan view showing an example (part 1) of the resistance portion.
The resistance portion 21 shown in FIG. 4 is provided in a portion where the line width is narrowed in a part of the lead wires 11a and 12a which are wiring portions. The portion where the line width is narrowed has a higher resistance than the non-thinned portion. This part is used as the resistance part 21. Thereby, the resistance part 21 can be formed in the same process as the process of forming the extraction wirings 11a and 12a. Moreover, since the resistance part 21 is provided in the middle of the lead-out wiring 11a and 12a, the increase in installation area can be suppressed compared with the case where the resistance part 21 is formed separately.

また、引き出し配線11aおよび12aを例えばフォトリソグラフィおよびエッチングによって形成する場合、露光パターンの設定で線幅を細くして抵抗部21を形成することができ、抵抗部21を形成するための製造工程の追加は不要である。   Further, when the lead-out wirings 11a and 12a are formed by, for example, photolithography and etching, the resistance portion 21 can be formed by narrowing the line width by setting an exposure pattern, which is a manufacturing process for forming the resistance portion 21. No addition is necessary.

一例として、引き出し配線11aおよび12aの線幅は例えば5μm〜50μm程度であり、これに対して抵抗部21の線幅はその1/50〜1/2程度(例えば1μm〜25μm程度)である。引き出し配線11aおよび12aの材料、線幅および長さによって抵抗部21の抵抗値を設定することができる。   As an example, the line widths of the lead wires 11a and 12a are, for example, about 5 μm to 50 μm, whereas the line width of the resistance portion 21 is about 1/50 to 1/2 (for example, about 1 μm to 25 μm). The resistance value of the resistance portion 21 can be set by the material, line width, and length of the lead wires 11a and 12a.

図5(a)および(b)は、抵抗部の例(その2)を示す模式図であり、(a)は平面図、(b)は(a)のA−A線断面図である。
図5に示す抵抗部21では、配線部である引き出し配線11aおよび12aと層構造が相違する。
すなわち、引き出し配線11aおよび12aは、透光性導電材料で形成された第1配線層L1と、金属材料で形成された第2配線層L2とを備えた積層構造を有する。透光性導電材料で形成された第1配線層L1は、例えば第1電極11および第2電極12と同じ透光性導電材料の電極層から延出したものである。引き出し配線11aおよび12aにおいて、検出領域Sの外側では低抵抗化を図るために第1配線層L1に金属材料の第2配線層L2が積層されている。
FIGS. 5A and 5B are schematic views showing an example (part 2) of the resistance portion, where FIG. 5A is a plan view and FIG. 5B is a cross-sectional view taken along line AA of FIG.
In the resistance portion 21 shown in FIG. 5, the layer structure is different from the lead-out wirings 11a and 12a which are wiring portions.
That is, the lead-out wirings 11a and 12a have a laminated structure including a first wiring layer L1 formed of a light-transmitting conductive material and a second wiring layer L2 formed of a metal material. The first wiring layer L1 formed of a light-transmitting conductive material extends from the same electrode layer of the light-transmitting conductive material as the first electrode 11 and the second electrode 12, for example. In the lead-out wirings 11a and 12a, a second wiring layer L2 made of a metal material is laminated on the first wiring layer L1 in order to reduce the resistance outside the detection region S.

抵抗部21は、第1配線層L1を備え、第2配線層L2を備えていない構造となっている。図5に示す例では、抵抗部21は引き出し配線11aおよび12aの一部において積層構造の第2配線層L2を備えていない構造となっている。例えば、抵抗部21は第1配線層L1のみの構造となっている。   The resistance portion 21 has a structure including the first wiring layer L1 and not including the second wiring layer L2. In the example shown in FIG. 5, the resistance portion 21 has a structure in which the second wiring layer L <b> 2 having a laminated structure is not provided in part of the lead-out wirings 11 a and 12 a. For example, the resistance portion 21 has a structure including only the first wiring layer L1.

これにより、抵抗部21は、引き出し配線11aおよび12aの一部において第2配線層L2を備えていない部分に構成されることになる。例えば、抵抗部21を形成するには、配線部である引き出し配線11aおよび12aの積層構造(第1配線層L1および第2配線層L2)を形成した後、積層構造の一部の第2配線層L2を除去する。この第2配線層L2が除去された部分が抵抗部21となる。   Thereby, the resistance part 21 is comprised in the part which is not provided with the 2nd wiring layer L2 in a part of extraction wiring 11a and 12a. For example, in order to form the resistance portion 21, after forming the laminated structure (first wiring layer L1 and second wiring layer L2) of the lead wires 11a and 12a, which are wiring portions, a part of the second wiring in the laminated structure is formed. Layer L2 is removed. The portion from which the second wiring layer L2 has been removed becomes the resistance portion 21.

なお、抵抗部21は、第1配線層L1と他の層(図示せず)を含む構造でもよい。例えば、引き出し配線11aおよび12aの一部において、第2配線層L2よりも高抵抗な材料を用いた配線層と第1配線層L1とを積層した構造でもよい。いずれの構造でも、引き出し配線11aおよび12aの積層構造よりも高抵抗な部分を設けて抵抗部21を構成すればよい。   The resistance unit 21 may have a structure including the first wiring layer L1 and another layer (not shown). For example, a structure in which a wiring layer using a material having higher resistance than the second wiring layer L2 and the first wiring layer L1 are stacked in a part of the lead wirings 11a and 12a may be used. In any structure, the resistance portion 21 may be configured by providing a portion having a higher resistance than the stacked structure of the lead wires 11a and 12a.

図4および図5のいずれの例に示す抵抗部21でも、配線部である引き出し配線11aおよび12aの一部が抵抗部21として構成されるため、別途の抵抗部21を設ける必要はない。これにより、ノイズ抑制のための素子要素を設けるにあたり検出領域Sの面積に影響を与えず、レイアウトの制約やコストアップを抑制することができる。   In the resistor portion 21 shown in any of the examples of FIGS. 4 and 5, a part of the lead-out wirings 11 a and 12 a that are wiring portions is configured as the resistor portion 21, so that it is not necessary to provide a separate resistor portion 21. Thereby, in providing the element element for noise suppression, the area of the detection region S is not affected, and layout restrictions and cost increase can be suppressed.

図6は、容量部の例(その1)を例示する模式断面図である。
図6には、図3に示す容量部22の断面構造が示される。
この容量部22では、基材10上の同層に、配線部(引き出し配線11aおよび12a)と接地部15とが並置され、具体的には、複数の配線部(引き出し配線11aおよび12a)と複数の接地部15とが交互に配置されている。そして、これらの配線部と接地部15との間およびこれらの上を覆うように誘電体層220が設けられている。誘電体層220としては、ポリフッ化ビニリデンなどが用いられる。これにより、互いに隣り合う配線部(引き出し配線11aおよび12a)と接地部15との間に容量部22が形成されることになる。この例では、互いに隣り合う配線部(引き出し配線11aおよび12a)と接地部15との間隔や、誘電体層220を構成する材料の誘電率によって容量を設定することができる。
FIG. 6 is a schematic cross-sectional view illustrating an example (part 1) of the capacitor portion.
FIG. 6 shows a cross-sectional structure of the capacitor 22 shown in FIG.
In the capacitor portion 22, the wiring portion (leading wires 11a and 12a) and the grounding portion 15 are juxtaposed in the same layer on the base material 10, and specifically, a plurality of wiring portions (leading wires 11a and 12a) and A plurality of grounding portions 15 are alternately arranged. A dielectric layer 220 is provided so as to cover between and above these wiring portions and the ground portion 15. As the dielectric layer 220, polyvinylidene fluoride or the like is used. As a result, the capacitor portion 22 is formed between the wiring portions adjacent to each other (the lead wires 11 a and 12 a) and the ground portion 15. In this example, the capacitance can be set according to the distance between the wiring portions adjacent to each other (leading wires 11 a and 12 a) and the ground portion 15 and the dielectric constant of the material constituting the dielectric layer 220.

図7(a)および(b)は、容量部の例(その2)を例示する模式図であり、(a)は平面図、(b)は(a)のB−B線断面図である。
図7に示す容量部22では、互いに異なる層に配線部(引き出し配線11aおよび12a)と接地部15とが設けられ、この配線部と接地部15との間に誘電体層220が設けられている。例えば、配線部(引き出し配線11aおよび12a)と接地部15とが互いに異なる層に設けられ、配線部(引き出し配線11aおよび12a)の一部に幅広となったパターン部WP1が設けられている。また、接地部15の一部に幅広となったパターン部WP2が設けられ、このパターン部WP2がパターン部WP1に対向するように配置される。そして、パターン部WP1とパターン部WP2との間に誘電体層220が設けられる。この積層構造によって容量部22が構成される。
FIGS. 7A and 7B are schematic views illustrating an example (part 2) of the capacitor portion, where FIG. 7A is a plan view and FIG. 7B is a cross-sectional view taken along line BB in FIG. .
In the capacitor portion 22 shown in FIG. 7, wiring portions (leading wires 11 a and 12 a) and a ground portion 15 are provided in different layers, and a dielectric layer 220 is provided between the wiring portion and the ground portion 15. Yes. For example, the wiring portion (leading wires 11a and 12a) and the grounding portion 15 are provided in different layers, and a wide pattern portion WP1 is provided in a part of the wiring portions (leading wires 11a and 12a). In addition, a wide pattern portion WP2 is provided in a part of the ground portion 15, and the pattern portion WP2 is disposed so as to face the pattern portion WP1. A dielectric layer 220 is provided between the pattern portion WP1 and the pattern portion WP2. The capacitor portion 22 is configured by this laminated structure.

図7に示す容量部22では、誘電体層220の材料の選択のほか、パターン部WP1およびパターン部WP2の大きさ(平面視面積)によって容量値を設定することができる。   In the capacitor portion 22 shown in FIG. 7, in addition to selecting the material of the dielectric layer 220, the capacitance value can be set by the size (area in plan view) of the pattern portion WP1 and the pattern portion WP2.

図8(a)および(b)は、容量部の例(その3)を例示する模式図であり、(a)は平面図、(b)は(a)のC−C線断面図である。
図8に示す容量部22は、図7に示す容量部22と同様に、互いに異なる層に設けられた配線部(引き出し配線11aおよび12a)と接地部15との間に誘電体層220を設けることで構成されている。一方、図8に示す容量部22では、複数の引き出し配線11aおよび12aが並置するように設けられ、これらの配線(複数の引き出し配線11aおよび12a)に対して一つのパターン部WP2が対向して設けられている。したがって、複数の引き出し配線11aおよび12aと一つのパターン部WP2との間に誘電体層220が設けられることにより、容量部22が構成されている。
FIGS. 8A and 8B are schematic views illustrating an example (part 3) of the capacitor portion, where FIG. 8A is a plan view and FIG. 8B is a cross-sectional view taken along the line CC of FIG. .
8 is provided with a dielectric layer 220 between the wiring portions (lead wirings 11a and 12a) provided in different layers and the grounding portion 15, similarly to the capacitive portion 22 shown in FIG. It is composed of that. On the other hand, in the capacitor portion 22 shown in FIG. 8, a plurality of lead wires 11a and 12a are provided in parallel, and one pattern portion WP2 is opposed to these wires (the plurality of lead wires 11a and 12a). Is provided. Accordingly, the dielectric layer 220 is provided between the plurality of lead wires 11a and 12a and one pattern portion WP2, thereby forming the capacitor portion 22.

図8に示す容量部22では、複数の引き出し配線11aおよび12aのそれぞれに対応した容量部22を構成するにあたり、複数の引き出し配線11aおよび12aの上に一括して配置される一つのパターン部WP2を形成することで対応可能となる。   In the capacitor unit 22 shown in FIG. 8, in configuring the capacitor unit 22 corresponding to each of the plurality of lead-out wirings 11a and 12a, one pattern unit WP2 disposed collectively on the plurality of lead-out wirings 11a and 12a. It becomes possible to respond by forming.

図9は、容量部の例(その4)を例示する模式平面図である。
図9に示す容量部22は、容量部22を構成するために1つの接地部15を2本の配線部(引き出し配線11aおよび12a)で共用した構成となっている。すなわち、隣り合う2本の配線部(引き出し配線11aおよび12a)と、これらの間に配置された1つの接地部15との間で容量部22を構成している。
FIG. 9 is a schematic plan view illustrating an example (part 4) of the capacitor unit.
9 has a configuration in which one grounding portion 15 is shared by two wiring portions (leading wires 11a and 12a) in order to form the capacitive portion 22. That is, the capacitor unit 22 is configured between two adjacent wiring units (lead wirings 11a and 12a) and one ground unit 15 disposed therebetween.

図9に示す例では、基材10の平面視において配線部(引き出し配線11aおよび12a)と接地部15とが並置されており、隣り合う2本の配線部(引き出し配線11aおよび12a)の間に1つの接地部15が設けられている。そして、これら2本の配線部(引き出し配線11aおよび12a)と1つの接地部15との間に誘電体層220が設けられる。例えば、誘電体層220は、2本の配線部(引き出し配線11aおよび12a)と1つの接地部15とを覆うように設けられる。これにより、2本の配線部(引き出し配線11aおよび12a)に対応して容量部22が2つ形成される。なお、誘電体層220は、複数の配線部(引き出し配線11aおよび12a)および複数の接地部15を一括して覆うように設けられていてもよい。   In the example shown in FIG. 9, the wiring portion (leading wires 11 a and 12 a) and the grounding portion 15 are juxtaposed in a plan view of the base material 10, and between two adjacent wiring portions (leading wires 11 a and 12 a). One grounding portion 15 is provided. A dielectric layer 220 is provided between the two wiring parts (lead wirings 11a and 12a) and one grounding part 15. For example, the dielectric layer 220 is provided so as to cover the two wiring portions (leading wires 11a and 12a) and one grounding portion 15. As a result, two capacitor portions 22 are formed corresponding to the two wiring portions (leading wires 11a and 12a). The dielectric layer 220 may be provided so as to collectively cover the plurality of wiring portions (leading wires 11a and 12a) and the plurality of grounding portions 15.

1つの接地部15を2本の配線部(引き出し配線11aおよび12a)で共用することにより、各配線部(引き出し配線11aおよび12a)に1対1で接地部15が設けられている場合に比べて接地部15の本数を減らすことができる。   One grounding part 15 is shared by two wiring parts (leading lines 11a and 12a), so that each wiring part (leading lines 11a and 12a) is provided with a grounding part 15 on a one-to-one basis. Thus, the number of grounding portions 15 can be reduced.

図10は、容量部の例(その5)を例示する模式平面図である。
図10に示す例では、引き出し配線11aおよび12aのうち、引き出し配線12aのみに容量部22が設けられている。引き出し配線11aは第1電極11と導通し、引き出し配線12aは第2電極12と導通している。例えば、第1電極11を駆動電極、第2電極12を受信電極とした相互容量型検出式の入力装置1では、受信電極である第2電極12と導通した引き出し配線12aに抵抗部21を設け、2つの引き出し配線12aの間に接地線15を設け、引き出し配線12aと接地線15との間に誘電体層220を設けて容量部22を構成すればよい。
FIG. 10 is a schematic plan view illustrating an example (part 5) of the capacitor unit.
In the example shown in FIG. 10, the capacitor 22 is provided only in the lead-out wiring 12a among the lead-out wirings 11a and 12a. The lead wire 11 a is electrically connected to the first electrode 11, and the lead wire 12 a is electrically connected to the second electrode 12. For example, in the mutual-capacitance detection type input device 1 in which the first electrode 11 is a drive electrode and the second electrode 12 is a reception electrode, the resistance portion 21 is provided in the lead-out wiring 12a that is electrically connected to the second electrode 12 that is the reception electrode. The capacitor portion 22 may be configured by providing the ground line 15 between the two lead lines 12 a and providing the dielectric layer 220 between the lead line 12 a and the ground line 15.

このように、引き出し配線12aのみに容量部22を構成する例では、第1電極11に接続された引き出し配線11aには抵抗部21や誘電体層220を設ける必要がなく、それゆえ、隣り合う2つの引き出し配線11aの間に接地部15を設ける必要もない。このため、配線部の小型化を図ることが可能となる。   As described above, in the example in which the capacitor portion 22 is formed only in the lead-out wiring 12a, it is not necessary to provide the resistance portion 21 and the dielectric layer 220 in the lead-out wiring 11a connected to the first electrode 11, and therefore adjacent to each other. There is no need to provide the ground portion 15 between the two lead wires 11a. For this reason, it is possible to reduce the size of the wiring portion.

以上説明したように、本実施形態によれば、ノイズ抑制のための素子要素(抵抗部21および容量部22)を設けるにあたり検出領域Sの面積や配線等のレイアウトに影響を与えないようにすることができる。また、引き出し配線11aおよび12aの一部に抵抗部21を設けることで、別途に抵抗部21を設ける場合に比べて製造工数の増加およびコストアップを抑制することができる。   As described above, according to the present embodiment, in providing the element elements (resistor 21 and capacitor 22) for noise suppression, the area of the detection region S and the layout of the wiring and the like are not affected. be able to. Further, by providing the resistance portion 21 in a part of the lead-out wirings 11a and 12a, it is possible to suppress an increase in manufacturing man-hours and an increase in cost compared to the case where the resistance portion 21 is separately provided.

なお、上記に本実施形態を説明したが、本発明はこれらの例に限定されるものではない。例えば、抵抗部21や容量部22の配置や材料、形状等は一例であり、これに限定されるものではない。また、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除、設計変更を行ったものや、各実施形態の特徴を適宜組み合わせたものも、本発明の要旨を備えている限り、本発明の範囲に包含される。   Although the present embodiment has been described above, the present invention is not limited to these examples. For example, the arrangement, material, shape, and the like of the resistance unit 21 and the capacitor unit 22 are examples, and are not limited thereto. In addition, those in which those skilled in the art appropriately added, deleted, and changed the design of the above-described embodiments, and combinations of the features of each embodiment as appropriate also include the gist of the present invention. As long as they are within the scope of the present invention.

1…入力装置
10…基材
11…第1電極
11a…引き出し配線
12…第2電極
12a…引き出し配線
15…接地部
20…ローパスフィルタ
21…抵抗部
22…容量部
100…表示装置
220…誘電体層
L1…第1配線層
L2…第2配線層
P…パッド部
S…検出領域
WP1…パターン部
WP2…パターン部
DESCRIPTION OF SYMBOLS 1 ... Input device 10 ... Base material 11 ... 1st electrode 11a ... Lead wire 12 ... 2nd electrode 12a ... Lead wire 15 ... Grounding part 20 ... Low pass filter 21 ... Resistance part 22 ... Capacitance part 100 ... Display apparatus 220 ... Dielectric Layer L1 ... first wiring layer L2 ... second wiring layer P ... pad portion S ... detection region WP1 ... pattern portion WP2 ... pattern portion

Claims (8)

基材の検出領域に設けられた複数の電極部と、前記複数の電極部と導通し前記検出領域の外側へ延びる配線部と、を備えた入力装置であって、
抵抗部および容量部を有するローパスフィルタを備え、
前記抵抗部は前記配線部の途中に設けられ、前記容量部は前記配線部と接地部との間に設けられたことを特徴とする入力装置。
An input device comprising: a plurality of electrode portions provided in a detection region of a substrate; and a wiring portion that is electrically connected to the plurality of electrode portions and extends to the outside of the detection region,
A low-pass filter having a resistance portion and a capacitance portion,
The input device according to claim 1, wherein the resistance portion is provided in the middle of the wiring portion, and the capacitance portion is provided between the wiring portion and a ground portion.
前記配線部は、透光性導電材料で形成された第1配線層と、金属材料で形成された第2配線層とを備えた積層構造を有し、
前記抵抗部は、前記第1配線層を備え、前記第2配線層を備えていない構造を有する、請求項1に記載の入力装置。
The wiring portion has a laminated structure including a first wiring layer formed of a translucent conductive material and a second wiring layer formed of a metal material,
The input device according to claim 1, wherein the resistance unit has a structure including the first wiring layer and not including the second wiring layer.
前記抵抗部は、前記配線部の一部において線幅を細くした部分に設けられた、請求項1に記載の入力装置。   The input device according to claim 1, wherein the resistance portion is provided in a portion where a line width is narrowed in a part of the wiring portion. 前記配線部と前記接地部とは、前記基材の平面視において並置され、
前記配線部と前記接地部とを覆うように前記容量部を構成する誘電体層が設けられた、請求項1から3のいずれか一項に記載の入力装置。
The wiring portion and the grounding portion are juxtaposed in a plan view of the base material,
4. The input device according to claim 1, wherein a dielectric layer constituting the capacitor unit is provided so as to cover the wiring unit and the ground unit. 5.
前記配線部と前記接地部とは互いに同層に設けられた、請求項4に記載の入力装置。   The input device according to claim 4, wherein the wiring portion and the grounding portion are provided in the same layer. 複数の前記配線部と、複数の前記接地部とを有し、
前記複数の配線部のそれぞれと、前記複数の接地部のそれぞれとが前記基材の平面視において交互に配置された、請求項4または5に記載の入力装置。
A plurality of the wiring portions, and a plurality of the grounding portions,
6. The input device according to claim 4, wherein each of the plurality of wiring portions and each of the plurality of grounding portions are alternately arranged in a plan view of the base material.
前記配線部と前記接地部とは互いに異なる層に設けられ、
前記配線部と前記接地部との間の層に前記容量部を構成する誘電体層が設けられた、
請求項1から3のいずれか一項に記載の入力装置。
The wiring part and the grounding part are provided in different layers,
A dielectric layer constituting the capacitor portion is provided in a layer between the wiring portion and the ground portion,
The input device according to any one of claims 1 to 3.
複数の前記配線部が前記基材の平面視において並置され、前記複数の配線部を覆うように前記誘電体層が設けられた、請求項7に記載の入力装置。
The input device according to claim 7, wherein a plurality of the wiring portions are juxtaposed in a plan view of the base material, and the dielectric layer is provided so as to cover the plurality of wiring portions.
JP2017153045A 2017-08-08 2017-08-08 Input device Pending JP2019032687A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017153045A JP2019032687A (en) 2017-08-08 2017-08-08 Input device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017153045A JP2019032687A (en) 2017-08-08 2017-08-08 Input device

Publications (1)

Publication Number Publication Date
JP2019032687A true JP2019032687A (en) 2019-02-28

Family

ID=65524302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017153045A Pending JP2019032687A (en) 2017-08-08 2017-08-08 Input device

Country Status (1)

Country Link
JP (1) JP2019032687A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020130950A (en) * 2019-02-26 2020-08-31 株式会社ニューギン Game machine
JP2020149563A (en) * 2019-03-15 2020-09-17 三菱電機株式会社 Touch screen, touch panel, display device and electronic apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020130950A (en) * 2019-02-26 2020-08-31 株式会社ニューギン Game machine
JP2020149563A (en) * 2019-03-15 2020-09-17 三菱電機株式会社 Touch screen, touch panel, display device and electronic apparatus
JP7308630B2 (en) 2019-03-15 2023-07-14 トライベイル テクノロジーズ, エルエルシー Touch screens, touch panels, displays and electronics

Similar Documents

Publication Publication Date Title
KR101598412B1 (en) Electrode sheet and touch input device
US9727196B2 (en) Wiring substrate
US10331267B2 (en) Touch detection method and touch detector performing the same
KR101452042B1 (en) Touch screen panel and touch screen apparatus
KR20150074350A (en) Touch panel and touchscreen apparatus including the same
US20150062449A1 (en) Touch panel
JP5472858B2 (en) Touch switch
US9760229B2 (en) Touch screen, touch panel, display, and electronic equipment
JP2016212766A (en) Touch screen, touch panel, display device, and electronic apparatus
JP2012022427A (en) Capacitance-type input device
JP2015102942A (en) Transparent conductive laminate, touch panel, and display device
US20150138453A1 (en) Touch panel
JP2019032687A (en) Input device
US9760230B2 (en) Touch screen, touch panel, display device, and electronic device
JP5888618B2 (en) Touch panel and touch screen device including the same
US20150153869A1 (en) Touchscreen device
JP6147469B2 (en) Touch sensor
JP6727094B2 (en) Touch screen panel, interface circuit, and information processing device
TWM486811U (en) Sensing layer circuit structure
JP2019095841A (en) Circuit board
JP2015210554A (en) Touch screen, touch panel, display device, and electronic apparatus
JP2015207144A (en) Touch screen, touch panel, display device and electronic apparatus
US9442616B2 (en) Touch screen, touch panel, and display device equipped therewith
JP2013156949A (en) Touch panel
JP2012190218A (en) Capacitance type input device