JP2019030042A - Electric power conversion system - Google Patents

Electric power conversion system Download PDF

Info

Publication number
JP2019030042A
JP2019030042A JP2017143884A JP2017143884A JP2019030042A JP 2019030042 A JP2019030042 A JP 2019030042A JP 2017143884 A JP2017143884 A JP 2017143884A JP 2017143884 A JP2017143884 A JP 2017143884A JP 2019030042 A JP2019030042 A JP 2019030042A
Authority
JP
Japan
Prior art keywords
gate signal
reactor
phase
short
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017143884A
Other languages
Japanese (ja)
Inventor
英児 野村
Hideji Nomura
英児 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Electric Manufacturing Ltd
Original Assignee
Toyo Electric Manufacturing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Electric Manufacturing Ltd filed Critical Toyo Electric Manufacturing Ltd
Priority to JP2017143884A priority Critical patent/JP2019030042A/en
Publication of JP2019030042A publication Critical patent/JP2019030042A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Inverter Devices (AREA)

Abstract

To increase a pressure rise rate and reduce a loss of a switching element, and suppress destabilization of an output of an inverter circuit.SOLUTION: An electric power conversion system 100 performs a pressure rise gate operation with a phase of which a two-phase modulation conversion voltage command generated by performing two-phase modulation conversion of a three-phase voltage command becomes the minimum or the maximum, and generates a gate signal using a limit short-circuit duty in which a short-circuit duty Du is limited by using a short-circuit duty limitation coefficient Lim_Du defined based on a current IL, a reactor minimum current value IL_lim_min, and a reactor maximum current value IL_lim_max, flowing in a reactor 13 of a Z source pressure rise circuit 2.SELECTED DRAWING: Figure 2

Description

本発明は、Zソース昇圧回路を備える電力変換装置に関する。   The present invention relates to a power conversion device including a Z source booster circuit.

図11は、従来のZソース昇圧回路を備える電力変換装置の回路構成例を示す図である(例えば、特許文献1参照)。   FIG. 11 is a diagram illustrating a circuit configuration example of a power conversion device including a conventional Z source booster circuit (see, for example, Patent Document 1).

図11に示す電力変換装置は、直流電源1と、Zソース昇圧回路2と、インバータ回路3とを備える。   The power conversion device shown in FIG. 11 includes a DC power source 1, a Z source booster circuit 2, and an inverter circuit 3.

Zソース昇圧回路2は、直流電源1の正極側にアノードが接続されたダイオード11と、ダイオード11のカソードに一端が接続されたリアクトル12と、直流電源1の負極側に一端が接続されたリアクトル13と、一端がリアクトル12の一端(入力側)に接続され、他端がリアクトル13の他端(出力側)に接続されたコンデンサ14と、一端がリアクトル12の他端(出力側)に接続され、他端がリアクトル13の一端に接続されたコンデンサ15とを備える。Zソース昇圧回路2の出力(リアクトル12,13の他端)にインバータ回路3が接続される。Zソース昇圧回路2は、直流電源1の出力直流電圧を昇圧して、インバータ回路3に出力する。   The Z source booster circuit 2 includes a diode 11 having an anode connected to the positive side of the DC power source 1, a reactor 12 having one end connected to the cathode of the diode 11, and a reactor having one end connected to the negative side of the DC power source 1. 13, one end connected to one end (input side) of the reactor 12, the other end connected to the other end (output side) of the reactor 13, and one end connected to the other end (output side) of the reactor 12. And a capacitor 15 having the other end connected to one end of the reactor 13. The inverter circuit 3 is connected to the output of the Z source booster circuit 2 (the other end of the reactors 12 and 13). The Z source booster circuit 2 boosts the output DC voltage of the DC power supply 1 and outputs it to the inverter circuit 3.

インバータ回路3は、スイッチング素子16〜21と、スイッチング素子16〜21それぞれに逆並列接続されるフリーホイールダイオード22〜27とを備える。スイッチング素子16,17は直列接続し、インバータ回路3のU相アームを構成する。スイッチング素子18,19は直列接続し、インバータ回路3のV相アームを構成する。スイッチング素子20,21は直列接続し、インバータ回路3のW相アームを構成する。各相(U相、V相、W相)の位相が互いに120度ずつずれるようにスイッチング素子16〜21のオン・オフを制御することにより、Zソース昇圧回路2の出力直流電圧が交流(3相交流電圧)に変換される。インバータ回路3は、生成した3相交流電圧を、インバータ回路3の出力(スイッチング素子16,17の接続点、スイッチング素子18,19の接続点およびスイッチング素子20,21の接続点)に接続されたモータ4に出力する。   The inverter circuit 3 includes switching elements 16 to 21 and free wheel diodes 22 to 27 connected in reverse parallel to the switching elements 16 to 21, respectively. Switching elements 16 and 17 are connected in series to form a U-phase arm of inverter circuit 3. Switching elements 18 and 19 are connected in series to form a V-phase arm of inverter circuit 3. Switching elements 20 and 21 are connected in series to constitute a W-phase arm of inverter circuit 3. By controlling on / off of the switching elements 16 to 21 so that the phases of the phases (U phase, V phase, W phase) are shifted from each other by 120 degrees, the output DC voltage of the Z source booster circuit 2 is changed to AC (3 Phase AC voltage). The inverter circuit 3 is connected to the output of the inverter circuit 3 (the connection point of the switching elements 16 and 17, the connection point of the switching elements 18 and 19, and the connection point of the switching elements 20 and 21) of the generated three-phase AC voltage. Output to the motor 4.

Zソース昇圧回路2は、インバータ回路3のU相、V相、W相のいずれかの相の上下のスイッチング素子が同時にオンして短絡動作になると、コンデンサ14,15の放電と、リアクトル12,13の充電とが行われる。次に、同時にオンしたスイッチング素子の一方がオフすると、リアクトル12,13の放電と、コンデンサ14,15の充電とが行われる。この結果、インバータ回路3に出力される電圧が上昇する。   When the upper and lower switching elements of any one of the U phase, V phase, and W phase of the inverter circuit 3 are simultaneously turned on to cause a short circuit operation, the Z source booster circuit 2 discharges the capacitors 14, 15 and the reactor 12, 13 charging is performed. Next, when one of the switching elements turned on at the same time is turned off, the reactors 12 and 13 are discharged and the capacitors 14 and 15 are charged. As a result, the voltage output to the inverter circuit 3 increases.

非特許文献1には、上述した短絡動作を、スイッチング素子がオンからオフに、または、オフからオンにスイッチングする際に行う技術が開示されている。   Non-Patent Document 1 discloses a technique for performing the above-described short-circuit operation when a switching element switches from on to off or from off to on.

また、特許文献2には、アーム短絡による出力電圧の低下を抑えるために、ゼロ電圧ベクトル期間中に短絡動作を行う技術が開示されている。   Patent Document 2 discloses a technique for performing a short-circuit operation during a zero voltage vector period in order to suppress a decrease in output voltage due to an arm short circuit.

米国特許出願公開第2003/0231518号公報US Patent Application Publication No. 2003/0231518 特開2009−141989号公報JP 2009-141989

IEEE TRANSACTIONS ON INDUSTRY APPLICATIONS, VOL.39, NO.2, MARCH/APRILL 2003 P504〜510IEEE TRANSACTIONS ON INDUSTRY APPLICATIONS, VOL.39, NO.2, MARCH / APRILL 2003 P504〜510

1キャリア周期において、電圧指令の絶対値がキャリアの絶対値より大きくなり、スイッチング素子が常時オンまたはオフとなる場合がある。この場合、非特許文献1に開示されている技術では、スイッチング素子のオンからオフへのスイッチング、または、オフからオンへのスイッチングが行われず、短絡動作を行うことができない。そのため、非特許文献1に開示されている技術では、電圧指令の絶対値がキャリアの絶対値より大きくならないように、電圧指令を制限する必要がある。   In one carrier cycle, the absolute value of the voltage command may be larger than the absolute value of the carrier, and the switching element may be always on or off. In this case, according to the technique disclosed in Non-Patent Document 1, switching of the switching element from on to off or switching from off to on is not performed, and a short circuit operation cannot be performed. Therefore, in the technique disclosed in Non-Patent Document 1, it is necessary to limit the voltage command so that the absolute value of the voltage command does not become larger than the absolute value of the carrier.

また、特許文献2に開示されている技術では、ゼロ電圧ベクトル期間の長さによっては、スイッチング素子の最小オン時間制限や最小オフ時間制限により、スイッチング素子を短絡させる期間の長さが制限されるために、短絡動作を行うことができないことがある。そのため、特許文献2に開示されている技術では、Zソース昇圧回路2による昇圧電圧値に制限がある。   In the technique disclosed in Patent Document 2, depending on the length of the zero voltage vector period, the length of the period in which the switching element is short-circuited is limited by the minimum on-time limit and the minimum off-time limit of the switching element. For this reason, the short circuit operation may not be performed. Therefore, in the technique disclosed in Patent Document 2, there is a limit to the boosted voltage value by the Z source booster circuit 2.

また、非特許文献1および特許文献2に開示されている技術では、昇圧動作のための短絡動作により、スイッチング素子16〜21の損失が増大し温度が上昇するために、インバータ回路3の出力可能容量が減少する。   Further, in the techniques disclosed in Non-Patent Document 1 and Patent Document 2, the loss of the switching elements 16 to 21 increases due to the short-circuit operation for the boost operation, and the temperature rises. Capacity is reduced.

また、Zソース昇圧回路2のリアクトル13に流れる電流が不連続になると、インバータ回路3の出力電圧が不安定になる。   Further, when the current flowing through the reactor 13 of the Z source booster circuit 2 becomes discontinuous, the output voltage of the inverter circuit 3 becomes unstable.

本発明の目的は、上述した課題を解決し、昇圧率の拡大およびスイッチング素子の損失の低減を図るとともに、インバータ回路の出力の不安定化を抑制することができる電力変換装置を提供することにある。   An object of the present invention is to solve the above-described problems, to provide a power conversion device that can increase the step-up rate and reduce the loss of the switching element, and can suppress the instability of the output of the inverter circuit. is there.

上記課題を解決するため、本発明に係る電力変換装置は、一端が直流電源の正極側に接続された第1のリアクトルと、一端が前記直流電源の負極側に接続された第2のリアクトルと、一端が前記第1のリアクトルの一端に接続され、他端が前記第2のリアクトルの他端に接続された第1のコンデンサと、一端が前記第2のリアクトルの他端に接続され、他端が前記第1のリアクトルの一端に接続された第2のコンデンサとを有するZソース昇圧回路と、複数のスイッチング素子を有し、前記Zソース昇圧回路の出力である前記第1のリアクトルの他端および前記第2のリアクトルの他端に接続され、前記複数のスイッチング素子のスイッチングにより前記Zソース昇圧回路の出力直流電圧を3相交流電圧に変換して交流電動機に出力するインバータ回路と、前記インバータ回路の出力電圧を指示する3相電圧指令を演算するとともに、有効電力指令を演算する3相電圧指令演算部と、前記交流電動機の回転角度に基づき、前記3相電圧指令演算部により演算された3相電圧指令を2相変調変換して、2相変調変換電圧指令を生成するとともに、前記2相変調変換電圧指令の状態を示す2相変調状態信号を生成する2相変調変換部と、前記2相変調変換部により生成された2相変調変換電圧指令および所定のキャリア信号に基づき、基本ゲート信号を生成する基本ゲート信号生成部と、前記第1のコンデンサの電圧と、前記第1のコンデンサの電圧の指令値とに基づき、前記Zソース昇圧回路の出力を短絡する時間である短絡デューティを演算する短絡デューティ演算部と、前記3相電圧指令演算部により演算された有効電力指令と、前記直流電源の電源電圧と、前記交流電動機の最大負荷電力とに基づき、前記第2のリアクトルに流す電流の最小値であるリアクトル最小電流値および前記第2のリアクトルに流す電流の最大値であるリアクトル最大電流値を演算する電流制限値演算部と、前記電流制限値演算部により演算されたリアクトル最小電流値およびリアクトル最大電流値と、前記第2のリアクトルに流れる電流とに基づき、前記短絡デューティの制限係数を演算する短絡デューティ制限係数演算部と、前記短絡デューティ演算部により演算された短絡デューティを、前記短絡デューティ制限係数演算部により演算された制限係数で制限した制限短絡デューティと、キャリア信号とに基づき、昇圧用ゲート信号を生成する昇圧用ゲート信号生成部と、前記2相変調変換部により生成された2相変調状態信号、および、前記昇圧用ゲート信号生成部により生成された昇圧用ゲート信号に基づき、前記スイッチング素子毎の昇圧用ゲート信号を生成するスイッチング素子別昇圧用ゲート信号生成部と、前記2相変調変換電圧指令が下限値または上限値となる相で昇圧ゲート動作が行われるように、前記基本ゲート信号生成部により生成された基本ゲート信号、および、前記スイッチング素子別昇圧用ゲート信号生成部により生成された前記スイッチング素子毎の昇圧用ゲート信号に基づき、前記スイッチング素子毎のゲート信号を生成する最終ゲート信号生成部と、を備える。   In order to solve the above problems, a power converter according to the present invention includes a first reactor having one end connected to a positive electrode side of a DC power source, and a second reactor having one end connected to a negative electrode side of the DC power source. One end connected to one end of the first reactor, the other end connected to the other end of the second reactor, one end connected to the other end of the second reactor, and the like. Other than the first reactor, which has a Z source booster circuit having a second capacitor connected to one end of the first reactor, and a plurality of switching elements and is an output of the Z source booster circuit And an input connected to the other end of the second reactor and converting the output DC voltage of the Z source booster circuit into a three-phase AC voltage by switching of the plurality of switching elements and outputting the same to an AC motor. A three-phase voltage command that calculates an output voltage of the inverter circuit, a three-phase voltage command calculation unit that calculates an active power command, and a rotation angle of the AC motor. Two-phase modulation conversion is performed on the three-phase voltage command calculated by the command calculation unit to generate a two-phase modulation conversion voltage command, and a two-phase modulation state signal indicating the state of the two-phase modulation conversion voltage command is generated 2 A phase modulation conversion unit; a basic gate signal generation unit that generates a basic gate signal based on a two-phase modulation conversion voltage command generated by the two-phase modulation conversion unit and a predetermined carrier signal; and a voltage of the first capacitor And a short-circuit duty calculation unit that calculates a short-circuit duty that is a time for short-circuiting the output of the Z-source booster circuit based on the command value of the voltage of the first capacitor, and the three-phase A reactor minimum current value which is a minimum value of a current flowing through the second reactor, based on an active power command calculated by a pressure command calculation unit, a power supply voltage of the DC power supply, and a maximum load power of the AC motor; A current limit value calculation unit that calculates a reactor maximum current value that is a maximum value of a current that flows through the second reactor; a reactor minimum current value and a reactor maximum current value that are calculated by the current limit value calculation unit; 2 based on the current flowing through the reactor 2, the short-circuit duty limit coefficient calculation unit that calculates the short-circuit duty limit coefficient, and the short-circuit duty calculated by the short-circuit duty calculation unit is calculated by the short-circuit duty limit coefficient calculation unit Generates a boost gate signal based on the limit short-circuit duty limited by the limit factor and the carrier signal. Based on the boosting gate signal generator, the two-phase modulation state signal generated by the two-phase modulation converter, and the boosting gate signal generated by the boosting gate signal generator. A boosting gate signal generating unit for each switching element that generates a boosting gate signal, and the basic gate signal generating unit so that the boosting gate operation is performed in a phase where the two-phase modulation conversion voltage command is a lower limit value or an upper limit value. The final gate signal generation for generating the gate signal for each switching element based on the basic gate signal generated by the switching element and the boosting gate signal for each switching element generated by the switching element-specific boosting gate signal generation unit A section.

また、本発明に係る電力変換装置において、前記基本ゲート信号生成部が用いるキャリア信号と前記昇圧用ゲート信号生成部が用いるキャリア信号とが異なることが望ましい。   In the power conversion device according to the present invention, it is desirable that a carrier signal used by the basic gate signal generation unit and a carrier signal used by the boosting gate signal generation unit are different.

また、本発明に係る電力変換装置において、前記スイッチング素子別昇圧用ゲート信号生成部は、同じ相を構成する複数のスイッチング素子のうち、1個以上のスイッチング素子分の昇圧用ゲート信号を生成することが望ましい。   Further, in the power conversion device according to the present invention, the switching element-specific boosting gate signal generation unit generates boosting gate signals for one or more switching elements among a plurality of switching elements constituting the same phase. It is desirable.

本発明に係る電力変換装置によれば、昇圧率の拡大およびスイッチング素子の損失の低減を図るとともに、インバータ回路の出力の不安定化を抑制することができる。   According to the power conversion device of the present invention, it is possible to increase the step-up rate and reduce the loss of the switching element, and to suppress instability of the output of the inverter circuit.

本発明の一実施形態に係る電力変換装置の構成例を示す図である。It is a figure which shows the structural example of the power converter device which concerns on one Embodiment of this invention. 図1に示す制御部の構成例を示す図である。It is a figure which shows the structural example of the control part shown in FIG. 図2に示す短絡デューティ制限係数演算部が生成する短絡デューティ制限係数の特性を示す図である。It is a figure which shows the characteristic of the short circuit duty limiting coefficient which the short circuit duty limiting coefficient calculating part shown in FIG. 2 produces | generates. 図2に示す3相電圧指令演算部の構成例を示す図である。It is a figure which shows the structural example of the three-phase voltage command calculating part shown in FIG. 図2に示す3相電圧指令演算部が出力する3相電圧指令の一例を示す図である。It is a figure which shows an example of the three-phase voltage command which the three-phase voltage command calculating part shown in FIG. 2 outputs. 図2に示す2相変調変換部が出力する2相変調変換電圧指令および2相変調状態信号の一例を示す図である。FIG. 3 is a diagram illustrating an example of a two-phase modulation conversion voltage command and a two-phase modulation state signal output by the two-phase modulation conversion unit illustrated in FIG. 2. 図2に示す基本ゲート信号生成部が出力する基本ゲート信号の一例を示す図である。It is a figure which shows an example of the basic gate signal which the basic gate signal generation part shown in FIG. 2 outputs. 図2に示す昇圧用ゲート信号生成部が出力する昇圧用ゲート信号の一例を示す図である。FIG. 3 is a diagram illustrating an example of a boosting gate signal output by a boosting gate signal generation unit illustrated in FIG. 2. 図2に示すスイッチング素子別昇圧用ゲート信号生成部が出力するスイッチング素子別昇圧用ゲート信号の一例を示す図である。FIG. 3 is a diagram illustrating an example of a switching element boosting gate signal output by a switching element boosting gate signal generation unit illustrated in FIG. 2; 図2に示す最終ゲート信号生成部が出力するゲート信号の一例を示す図である。It is a figure which shows an example of the gate signal which the last gate signal generation part shown in FIG. 2 outputs. 従来の電力変換装置の構成例を示す図である。It is a figure which shows the structural example of the conventional power converter device.

以下、本発明の実施の形態について説明する。   Embodiments of the present invention will be described below.

図1は、本発明の一実施形態に係る電力変換装置100の構成例を示す図である。   FIG. 1 is a diagram illustrating a configuration example of a power conversion device 100 according to an embodiment of the present invention.

図1に示す電力変換装置100は、直流電源1と、Zソース昇圧回路2と、インバータ回路3と、電圧センサ5,10と、電流センサ6,7,9と、回転角度センサ8と、制御部31とを備える。   1 includes a DC power source 1, a Z-source booster circuit 2, an inverter circuit 3, voltage sensors 5, 10, current sensors 6, 7, 9, a rotation angle sensor 8, and a control. Part 31.

Zソース昇圧回路2は、ダイオード11と、リアクトル12,13と、コンデンサ14,15とを備える。   The Z source booster circuit 2 includes a diode 11, reactors 12 and 13, and capacitors 14 and 15.

ダイオード11は、アノードが直流電源1の正極側に接続される。リアクトル12(第1のリアクトル)は、一端がダイオード11のカソードに接続てる。すなわち、リアクトル12は、ダイオード11を介して、直流電源1の正極側に接続される。リアクトル13(第2のリアクトル)は、一端が直流電源1の負極側に接続される。   The anode of the diode 11 is connected to the positive electrode side of the DC power source 1. One end of the reactor 12 (first reactor) is connected to the cathode of the diode 11. That is, the reactor 12 is connected to the positive electrode side of the DC power source 1 through the diode 11. One end of the reactor 13 (second reactor) is connected to the negative electrode side of the DC power supply 1.

コンデンサ14(第1のコンデンサ)は、一端がリアクトル12の一端(入力側)に接続され、他端がリアクトル13の他端(出力側)に接続される。コンデンサ15(第2のコンデンサ)は、一端がリアクトル13の一端(入力側)に接続され、他端がリアクトル12の他端(出力側)に接続される。Zソース昇圧回路2の出力(リアクトル12の他端およびリアクトル13の他端)にインバータ回路3が接続される。   Capacitor 14 (first capacitor) has one end connected to one end (input side) of reactor 12 and the other end connected to the other end (output side) of reactor 13. Capacitor 15 (second capacitor) has one end connected to one end (input side) of reactor 13 and the other end connected to the other end (output side) of reactor 12. The inverter circuit 3 is connected to the outputs of the Z source booster circuit 2 (the other end of the reactor 12 and the other end of the reactor 13).

インバータ回路3は、スイッチング素子16〜21と、スイッチング素子16〜21それぞれに逆並列接続されるフリーホイールダイオード22〜27とを備える。スイッチング素子16,17は直列接続し、インバータ回路3のU相アームを構成する。スイッチング素子18,19は直列接続し、インバータ回路3のV相アームを構成する。スイッチング素子20,21は直列接続し、インバータ回路3のW相アームを構成する。また、スイッチング素子16,17の接続点、スイッチング素子18,19の接続点およびスイッチング素子20,21の接続点には、モータ4(交流電動機)が接続される。各相(U相、V相、W相)の位相が互いに120度ずつずれるようにスイッチング素子16〜21のオン・オフを制御することにより、Zソース昇圧回路2の出力直流電圧が交流(3相交流電圧)に変換され、モータ4に出力される。   The inverter circuit 3 includes switching elements 16 to 21 and free wheel diodes 22 to 27 connected in reverse parallel to the switching elements 16 to 21, respectively. Switching elements 16 and 17 are connected in series to form a U-phase arm of inverter circuit 3. Switching elements 18 and 19 are connected in series to form a V-phase arm of inverter circuit 3. Switching elements 20 and 21 are connected in series to constitute a W-phase arm of inverter circuit 3. A motor 4 (AC motor) is connected to a connection point of the switching elements 16 and 17, a connection point of the switching elements 18 and 19, and a connection point of the switching elements 20 and 21. By controlling on / off of the switching elements 16 to 21 so that the phases of the phases (U phase, V phase, W phase) are shifted from each other by 120 degrees, the output DC voltage of the Z source booster circuit 2 is changed to AC (3 Phase AC voltage) and output to the motor 4.

インバータ回路3のU相、V相、W相のいずれかの相の上下のスイッチング素子が同時にオンして短絡動作になると、コンデンサ14,15の放電と、リアクトル12,13の充電とが行われる。次に、同時にオンしたスイッチング素子の一方がオフすると、リアクトル12,13の放電と、コンデンサ14,15の充電とが行われる。この結果、インバータ回路3に出力される電圧が上昇する。   When the upper and lower switching elements of any one of the U-phase, V-phase, and W-phase of the inverter circuit 3 are turned on at the same time, the capacitors 14 and 15 are discharged and the reactors 12 and 13 are charged. . Next, when one of the switching elements turned on at the same time is turned off, the reactors 12 and 13 are discharged and the capacitors 14 and 15 are charged. As a result, the voltage output to the inverter circuit 3 increases.

電圧センサ5は、コンデンサ14に印加される電圧Vcを検出し、検出結果を制御部31に出力する。   The voltage sensor 5 detects the voltage Vc applied to the capacitor 14 and outputs the detection result to the control unit 31.

電流センサ6,7は、モータ4に流れるモータ電流Iu,Iwを検出し、検出結果を制御部31に出力する。   The current sensors 6 and 7 detect motor currents Iu and Iw flowing through the motor 4 and output detection results to the control unit 31.

回転角度センサ8は、モータ4の回転角度θを検出し、検出結果を制御部31に出力する。   The rotation angle sensor 8 detects the rotation angle θ of the motor 4 and outputs the detection result to the control unit 31.

電流センサ9は、リアクトル13を流れる電流ILを検出し、検出結果を制御部31に出力する。   The current sensor 9 detects the current IL flowing through the reactor 13 and outputs the detection result to the control unit 31.

電圧センサ10は、直流電源1の電源電圧Veを検出し、検出結果を制御部31に出力する。   The voltage sensor 10 detects the power supply voltage Ve of the DC power supply 1 and outputs the detection result to the control unit 31.

制御部31は、電圧センサ5により検出された電圧Vc、電流センサ6,7により検出されたモータ電流Iu,Iw、回転角度センサ8により検出されたθ、電流センサ9により検出された電流IL、電圧センサ10により検出された電源電圧Veなどに基づき、スイッチング素子16〜21それぞれのオン・オフを制御するゲート信号Gup,Gun,Gvp,Gvn,Gwp,Gwnを生成し、スイッチング素子16〜21に出力する。   The control unit 31 includes a voltage Vc detected by the voltage sensor 5, motor currents Iu and Iw detected by the current sensors 6 and 7, θ detected by the rotation angle sensor 8, a current IL detected by the current sensor 9, Based on the power supply voltage Ve detected by the voltage sensor 10 and the like, gate signals Gup, Gun, Gvp, Gvn, Gwp, and Gwn for controlling on / off of the switching elements 16 to 21 are generated, and the switching elements 16 to 21 are generated. Output.

図2は、制御部31の構成例を示す図である。   FIG. 2 is a diagram illustrating a configuration example of the control unit 31.

図2に示す制御部31は、3相電圧指令演算部32と、2相変調変換部33と、基本ゲート信号生成部34と、減算器35と、短絡デューティ演算部36と、昇圧用ゲート信号生成部37と、スイッチング素子別昇圧用ゲート信号生成部38と、最終ゲート信号生成部39と、電流制限値演算部51と、短絡デューティ制限係数演算部52と、乗算器53とを備える。   2 includes a three-phase voltage command calculation unit 32, a two-phase modulation conversion unit 33, a basic gate signal generation unit 34, a subtractor 35, a short-circuit duty calculation unit 36, and a boosting gate signal. A generation unit 37, a switching element-specific boosting gate signal generation unit 38, a final gate signal generation unit 39, a current limit value calculation unit 51, a short-circuit duty limit coefficient calculation unit 52, and a multiplier 53 are provided.

3相電圧指令演算部32は、電流センサ6,7により検出されたモータ電流Iu,Iwと、回転角度センサ8により検出された回転角度θと、外部より入力されるモータ4の出力トルクを指示するモータトルク指令とに基づき、インバータ回路3の出力電圧を指示する3相電圧指令Vu,Vv,Vwを生成し、2相変調変換部33に出力する。また、3相電圧指令演算部32は、有効電力指令Pを演算し、電流制限値演算部51を出力する。なお、有効電力指令Pの詳細については後述する。 The three-phase voltage command calculation unit 32 instructs the motor currents Iu and Iw detected by the current sensors 6 and 7, the rotation angle θ detected by the rotation angle sensor 8, and the output torque of the motor 4 input from the outside. Based on the motor torque command to be generated, three-phase voltage commands Vu * , Vv * , Vw * for instructing the output voltage of the inverter circuit 3 are generated and output to the two-phase modulation conversion unit 33. Further, the three-phase voltage command calculation unit 32 calculates an active power command P * and outputs a current limit value calculation unit 51. Details of the active power command P * will be described later.

2相変調変換部33は、回転角度センサ8により検出された回転角度θに基づき、3相電圧指令演算部32により生成された3相電圧指令Vu,Vv,Vwに対する2相変調変換を行い、2相変調変換電圧指令Vu**,Vv**,Vw**を生成する。2相変調変換部33は、生成した2相変調変換電圧指令Vu**,Vv**,Vw**を基本ゲート信号生成部34に出力する。また、2相変調変換部33は、2相変調変換電圧指令Vu**,Vv**,Vw**の状態を示す2相変調状態信号Vu**min,Vu**max,Vv**min,Vv**max,Vw**min,Vw**maxを生成する。具体的には、2相変調変換部33は、2相変調変換電圧指令Vu**,Vv**,Vw**が電圧下限値となったときに、2相変調状態信号Vu**min,Vv**min,Vw**minをハイレベルとし、2相変調変換電圧指令Vu**,Vv**,Vw**が電圧上限値となったときに、2相変調状態信号Vu**max,Vv**max,Vw**maxをハイレベルとする。2相変調変換部33は、生成した2相変調状態信号Vu**min,Vu**max,Vv**min,Vv**max,Vw**min,Vw**maxをスイッチング素子別昇圧用ゲート信号生成部38に出力する。 The two-phase modulation conversion unit 33 performs two-phase modulation conversion on the three-phase voltage commands Vu * , Vv * and Vw * generated by the three-phase voltage command calculation unit 32 based on the rotation angle θ detected by the rotation angle sensor 8. To generate two-phase modulation conversion voltage commands Vu ** , Vv ** , and Vw ** . The two-phase modulation conversion unit 33 outputs the generated two-phase modulation conversion voltage commands Vu ** , Vv ** , and Vw ** to the basic gate signal generation unit 34. Further, the two-phase modulation conversion unit 33 is a two-phase modulation state signal Vu ** min, Vu ** max, Vv ** min indicating the state of the two-phase modulation conversion voltage commands Vu ** , Vv ** , Vw **. , Vv ** max, Vw ** min, Vw ** max. Specifically, the two-phase modulation conversion unit 33 receives the two-phase modulation state signals Vu ** min when the two-phase modulation conversion voltage commands Vu ** , Vv ** , and Vw ** become the voltage lower limit value. Two-phase modulation status signal Vu ** max when Vv ** min and Vw ** min are set to high level and the two-phase modulation conversion voltage commands Vu ** , Vv ** and Vw ** reach the voltage upper limit value. , Vv ** max, Vw ** max are set to the high level. The two-phase modulation conversion unit 33 uses the generated two-phase modulation state signals Vu ** min, Vu ** max, Vv ** min, Vv ** max, Vw ** min, Vw ** max for boosting each switching element. The data is output to the gate signal generation unit 38.

基本ゲート信号生成部34は、2相変調変換部33により生成された3相電圧指令Vu,Vv,Vwと、所定のキャリア信号aとに基づき、基本ゲート信号Gup0,Gun0,Gvp0,Gvn0,Gwp0,Gwn0を生成し、最終ゲート信号生成部39に出力する。 The basic gate signal generation unit 34 is based on the three-phase voltage commands Vu * , Vv * , Vw * generated by the two-phase modulation conversion unit 33 and a predetermined carrier signal a, and the basic gate signals Gup0, Gun0, Gvp0, Gvn0, Gwp0, Gwn0 are generated and output to the final gate signal generation unit 39.

減算器35は、コンデンサ14の両端の電圧を指示する直流電圧指令Vc(指令値)から電圧センサ5により検出された電圧Vcを減算し、偏差ΔVcを短絡デューティ演算部36に出力する。 The subtractor 35 subtracts the voltage Vc detected by the voltage sensor 5 from the DC voltage command Vc * (command value) indicating the voltage across the capacitor 14 and outputs the deviation ΔVc to the short-circuit duty calculator 36.

短絡デューティ演算部36は、減算器35により生成された偏差ΔVcに基づき、昇圧に必要な短絡時間である短絡デューティDuを演算する。短絡デューティ演算部36は、演算した短絡デューティDuを乗算器53に出力する。   The short-circuit duty calculator 36 calculates a short-circuit duty Du that is a short-circuit time required for boosting based on the deviation ΔVc generated by the subtractor 35. The short-circuit duty calculation unit 36 outputs the calculated short-circuit duty Du to the multiplier 53.

昇圧用ゲート信号生成部37は、後述する乗算器53から出力される制限短絡デューティDu_limと、所定のキャリア信号aとに基づき、昇圧用ゲート信号Gzを生成する。昇圧用ゲート信号生成部37は、例えば、キャリア信号aを三角波とし、制限短絡デューティDu_limとキャリア信号aとを比較する三角波比較方式により、昇圧用ゲート信号Gzを生成する。   The boosting gate signal generation unit 37 generates a boosting gate signal Gz based on a limited short-circuit duty Du_lim output from a multiplier 53 described later and a predetermined carrier signal a. For example, the boosting gate signal generation unit 37 generates the boosting gate signal Gz by a triangular wave comparison method in which the carrier signal a is a triangular wave and the limited short-circuit duty Du_lim is compared with the carrier signal a.

スイッチング素子別昇圧用ゲート信号生成部38は、インバータ回路3を構成するスイッチング素子16〜21それぞれに対応する論理積演算器を備えている。スイッチング素子別昇圧用ゲート信号生成部38は、各論理演算器により、2相変調変換部33により生成された2相変調状態信号Vu**min,Vu**max,Vv**min,Vv**max,Vw**min,Vw**maxそれぞれと昇圧用ゲート信号生成部37により生成された昇圧用ゲート信号Gzとの論理積を演算する。スイッチング素子別昇圧用ゲート信号生成部38は、各論理積演算器の演算結果を、スイッチング素子別昇圧用ゲート信号Gzup,Gzun,Gzvp,Gzvn,Gzwp,Gzwnとして最終ゲート信号生成部39に出力する。 The switching element boosting gate signal generation unit 38 includes a logical product calculator corresponding to each of the switching elements 16 to 21 constituting the inverter circuit 3. The switching element-specific boosting gate signal generation unit 38 includes two-phase modulation state signals Vu ** min, Vu ** max, Vv ** min, Vv ** generated by the two-phase modulation conversion unit 33 by each logical operation unit . * Max, Vw ** min, Vw ** max, and the boost gate signal Gz generated by the boost gate signal generator 37 are calculated. The switching element-specific boost gate signal generation unit 38 outputs the calculation result of each AND operator to the final gate signal generation unit 39 as the switching element-specific boost gate signals Gzup, Gzun, Gzvp, Gzvn, Gzwp, Gzwn. .

最終ゲート信号生成部39は、インバータ回路3を構成するスイッチング素子16〜21それぞれに対応する論理和演算器を備えている。最終ゲート信号生成部39は、スイッチング素子別昇圧用ゲート信号生成部38により生成されたスイッチング素子別昇圧用ゲート信号Gzup,Gzun,Gzvp,Gzvn,Gzwp,Gzwnと、基本ゲート信号生成部34により生成された基本ゲート信号Gup0,Gun0,Gvp0,Gvn0,Gwp0,Gwn0との論理和を演算する。最終ゲート信号生成部39は、各論理和演算器の演算結果を、ゲート信号Gup,Gun,Gvp,Gvn,Gwp,Gwnとして、スイッチング素子16〜21に出力する。   The final gate signal generation unit 39 includes a logical sum calculator corresponding to each of the switching elements 16 to 21 constituting the inverter circuit 3. The final gate signal generation unit 39 is generated by the switching gate boosting gate signal Gzup, Gzun, Gzvp, Gzvn, Gzwp, Gzwn generated by the switching device boosting gate signal generation unit 38 and the basic gate signal generation unit 34. The logical sum of the basic gate signals Gup0, Gun0, Gvp0, Gvn0, Gwp0, Gwn0 is calculated. The final gate signal generation unit 39 outputs the operation result of each logical sum calculator to the switching elements 16 to 21 as the gate signals Gup, Gun, Gvp, Gvn, Gwp, Gwn.

電流制限値演算部51は、3相電圧指令演算部32により演算された有効電力指令Pと、電圧センサ10により検出された電源電圧Veと、外部から入力された負荷最大電力Pmaxとに基づき、以下に示す式(1)〜(3)に従い、リアクトル13に流れる電流の最小値を示すリアクトル最小電流値IL_lim_minと、リアクトル13に流れる電流の最大値を示すリアクトル最大電流値IL_lim_maxとを演算する。 The current limit value calculation unit 51 is based on the active power command P * calculated by the three-phase voltage command calculation unit 32, the power supply voltage Ve detected by the voltage sensor 10, and the load maximum power Pmax input from the outside. Then, according to the following equations (1) to (3), a reactor minimum current value IL_lim_min indicating the minimum value of the current flowing through the reactor 13 and a reactor maximum current value IL_lim_max indicating the maximum value of the current flowing through the reactor 13 are calculated. .

Figure 2019030042
Figure 2019030042

式(1)〜(3)において、K1,K2は定数である。電流制限値演算部51は、演算したリアクトル最小電流値IL_lim_minおよびリアクトル最大電流値IL_lim_maxを短絡デューティ制限係数演算部52に出力する。   In the expressions (1) to (3), K1 and K2 are constants. Current limit value calculation unit 51 outputs calculated reactor minimum current value IL_lim_min and reactor maximum current value IL_lim_max to short-circuit duty limit coefficient calculation unit 52.

短絡デューティ制限係数演算部52は、電流制限値演算部51により演算されたリアクトル最小電流値IL_lim_minおよびリアクトル最大電流値IL_lim_maxと、電流センサ9により検出された電流ILとに基づき、以下の式(4),(5)に従い、短絡デューティDuを制限するための短絡デューティ制限係数Lim_Duを演算する。   The short-circuit duty limit coefficient calculation unit 52 is based on the following equation (4) based on the reactor minimum current value IL_lim_min and the reactor maximum current value IL_lim_max calculated by the current limit value calculation unit 51 and the current IL detected by the current sensor 9. ), (5), the short-circuit duty limit coefficient Lim_Du for limiting the short-circuit duty Du is calculated.

Figure 2019030042
Figure 2019030042

図3は、短絡デューティ制限係数Lim_Duの特性を示す図である。   FIG. 3 is a diagram illustrating characteristics of the short-circuit duty limit coefficient Lim_Du.

図3に示すように、電流ILがリアクトル最小電流値IL_lim_minより小さい場合には、短絡デューティ制限係数Lim_Duは1となる。また、電流ILがリアクトル最小電流値IL_lim_min以上であり、リアクトル最大電流値IL_lim_maxより小さい場合には、短絡デューティ制限係数Lim_Duは、電流ILが大きい程、1から0の間で小さな値となる。また、電流ILがリアクトル最大電流値IL_lim_max以上である場合には、短絡デューティ制限係数Lim_Duは0となる。   As shown in FIG. 3, when the current IL is smaller than the reactor minimum current value IL_lim_min, the short-circuit duty limit coefficient Lim_Du is 1. When current IL is equal to or greater than reactor minimum current value IL_lim_min and smaller than reactor maximum current value IL_lim_max, short-circuit duty limit coefficient Lim_Du becomes a smaller value between 1 and 0 as current IL is larger. When current IL is equal to or greater than reactor maximum current value IL_lim_max, short-circuit duty limit coefficient Lim_Du is zero.

図2を再び参照すると、短絡デューティ制限係数演算部52は、演算した短絡デューティ制限係数Lim_Duを乗算器53に出力する。   Referring back to FIG. 2, the short-circuit duty limit coefficient calculation unit 52 outputs the calculated short-circuit duty limit coefficient Lim_Du to the multiplier 53.

乗算器53は、短絡デューティ演算部36により演算された短絡デューティDuと、短絡デューティ制限係数演算部52により演算された短絡デューティ制限係数Lim_Duとを乗算し、制限短絡デューティDu_limとして昇圧用ゲート信号生成部37に出力する。   The multiplier 53 multiplies the short-circuit duty Du calculated by the short-circuit duty calculator 36 by the short-circuit duty limit coefficient Lim_Du calculated by the short-circuit duty limit coefficient calculator 52, and generates a boost gate signal as the limited short-circuit duty Du_lim. To the unit 37.

図4は、3相電圧指令演算部32の構成例を示す図である。   FIG. 4 is a diagram illustrating a configuration example of the three-phase voltage command calculation unit 32.

図4に示す3相電圧指令演算部32は、3相−dq座標変換部41と、電流指令生成部42と、減算器43,44と、PI制御部45,46と、dq座標−3相変換部47と、有効電力指令演算部48とを備える。   The three-phase voltage command calculation unit 32 shown in FIG. 4 includes a three-phase-dq coordinate conversion unit 41, a current command generation unit 42, subtractors 43 and 44, PI control units 45 and 46, and a dq coordinate-3 phase. A conversion unit 47 and an active power command calculation unit 48 are provided.

3相−dq座標変換部41は、回転角度センサ8により検出されたモータ4の回転角度θに基づき、電流センサ6,7により検出されたモータ電流Iu,Iwを、dq座標系の電流Id,Iqに変換する。3相−dq座標変換部41は、電流Idを減算器43に出力し、電流Iqを減算器44に出力する。   The three-phase-dq coordinate conversion unit 41 converts the motor currents Iu and Iw detected by the current sensors 6 and 7 based on the rotation angle θ of the motor 4 detected by the rotation angle sensor 8 into currents Id, Convert to Iq. The three-phase-dq coordinate conversion unit 41 outputs the current Id to the subtractor 43 and outputs the current Iq to the subtractor 44.

電流指令生成部42は、外部から入力されるモータトルク指令に基づき、モータ4に流れる電流を指示するdq座標系の電流指令Id,Iqを生成する。電流指令生成部42は、生成した電流指令Idを減算器43および有効電力指令演算部48に出力し、生成した電流指令Iqを減算器44および有効電力指令演算部48に出力する。 The current command generation unit 42 generates current commands Id * and Iq * in the dq coordinate system for instructing a current flowing through the motor 4 based on a motor torque command input from the outside. The current command generator 42 outputs the generated current command Id * to the subtractor 43 and the active power command calculator 48, and outputs the generated current command Iq * to the subtractor 44 and the active power command calculator 48.

減算器43は、電流指令生成部42により生成された電流指令Idから3相−dq座標変換部41により生成された電流Idを減算し、偏差ΔIdをPI制御部45に出力する。減算器44は、電流指令生成部42により生成された電流指令Iqから3相−dq座標変換部41により生成された電流Iqを減算し、偏差ΔIqをPI制御部46に出力する。 The subtractor 43 subtracts the current Id generated by the three-phase-dq coordinate conversion unit 41 from the current command Id * generated by the current command generation unit 42 and outputs a deviation ΔId to the PI control unit 45. The subtracter 44 subtracts the current Iq generated by the three-phase-dq coordinate conversion unit 41 from the current command Iq * generated by the current command generation unit 42 and outputs a deviation ΔIq to the PI control unit 46.

PI制御部45は、減算器43から出力された偏差ΔIdに基づき、PI演算を行い、電圧指令Vdを生成する。PI制御部45は、生成した電圧指令Vdをdq座標−3相変換部47および有効電力指令演算部48に出力する。PI制御部46は、減算器44から出力された偏差ΔIqに基づき、PI演算を行い、電圧指令Vqを生成する。PI制御部46は、生成した電圧指令Vqをdq座標−3相変換部47および有効電力指令演算部48に出力する。 The PI control unit 45 performs a PI calculation based on the deviation ΔId output from the subtracter 43 and generates a voltage command Vd * . The PI control unit 45 outputs the generated voltage command Vd * to the dq coordinate-3 phase conversion unit 47 and the active power command calculation unit 48. The PI control unit 46 performs a PI calculation based on the deviation ΔIq output from the subtractor 44 and generates a voltage command Vq * . The PI control unit 46 outputs the generated voltage command Vq * to the dq coordinate-3 phase conversion unit 47 and the active power command calculation unit 48.

dq座標−3相変換部47は、モータ4の回転角度θに基づき、PI制御部45から出力された電圧指令VdおよびPI制御部46から出力された電圧指令Vqを、3相座標系の電圧指令である3相電圧指令Vu,Vv,Vwに変換し、2相変調変換部33に出力する。 The dq coordinate / three-phase conversion unit 47 generates a voltage command Vd * output from the PI control unit 45 and a voltage command Vq * output from the PI control unit 46 based on the rotation angle θ of the motor 4 in a three-phase coordinate system. Is converted to a three-phase voltage command Vu * , Vv * , Vw * , which is a voltage command for the two-phase modulation conversion unit 33.

有効電力指令演算部48は、電流指令生成部42により生成された電流指令Id,Iqと、PI制御部45,46により生成された電圧指令Vd,Vqに基づき、以下の式(6)に従い、有効電力指令Pを演算し、電流制限値演算部51に出力する。 Based on the current commands Id * and Iq * generated by the current command generator 42 and the voltage commands Vd * and Vq * generated by the PI controllers 45 and 46, the active power command calculator 48 is expressed by the following formula ( According to 6), the active power command P * is calculated and output to the current limit value calculation unit 51.

Figure 2019030042
Figure 2019030042

次に、本実施形態に係る電力変換装置100の動作について説明する。   Next, operation | movement of the power converter device 100 which concerns on this embodiment is demonstrated.

図5は、3相電圧指令演算部32が出力する3相電圧指令Vu,Vv,Vwを示す図である。 FIG. 5 is a diagram illustrating the three-phase voltage commands Vu * , Vv * , and Vw * output from the three-phase voltage command calculation unit 32.

図5に示すように、3相電圧指令演算部32は、各相の位相がずれた3相電圧指令Vu,Vv,Vwを2相変調変換部33に出力する。 As shown in FIG. 5, the three-phase voltage command calculation unit 32 outputs the three-phase voltage commands Vu * , Vv * , Vw * in which the phases of the phases are shifted to the two-phase modulation conversion unit 33.

図6は、2相変調変換部33が出力する2相変調変換電圧指令Vu**,Vv**,Vw**、および、2相変調状態信号Vu**min,Vu**max,Vv**min,Vv**max,Vw**min,Vw**maxを示す図である。 FIG. 6 shows two-phase modulation conversion voltage commands Vu ** , Vv ** , Vw ** output from the two-phase modulation conversion unit 33, and two-phase modulation state signals Vu ** min, Vu ** max, Vv *. It is a figure which shows * min, Vv ** max, Vw ** min, Vw ** max.

図6に示すように、2相変調変換部33は、3相電圧指令Vu,Vv,Vwを2相変調変換して、U相、V相、W相のいずれかが常に、下限値または上限値となるような2相変調変換電圧指令Vu**,Vv**,Vw**を生成する。また、2相変調変換部33は、2相変調変換電圧指令Vu**が下限値である場合には、2相変調状態信号Vu**minをハイレベルとし、2相変調変換電圧指令Vu**が上限値である場合には、2相変調状態信号Vu**maxをハイレベルとし、2相変調変換電圧指令Vv**が下限値である場合には、2相変調状態信号Vv**minをハイレベルとし、2相変調変換電圧指令Vv**が上限値である場合には、2相変調状態信号Vv**maxをハイレベルとし、2相変調変換電圧指令Vw**が下限値である場合には、2相変調状態信号Vw**minをハイレベルとし、2相変調変換電圧指令Vw**が上限値である場合には、2相変調状態信号Vw**maxをハイレベルとする。 As shown in FIG. 6, the two-phase modulation conversion unit 33 performs two-phase modulation conversion on the three-phase voltage commands Vu * , Vv * , and Vw * so that any one of the U phase, the V phase, and the W phase is always the lower limit. Two-phase modulation conversion voltage commands Vu ** , Vv ** , and Vw ** are generated so that the value or upper limit value is reached. Further, when the two-phase modulation conversion voltage command Vu ** is a lower limit value, the two-phase modulation conversion unit 33 sets the two-phase modulation state signal Vu ** min to a high level and sets the two-phase modulation conversion voltage command Vu *. When * is the upper limit value, the two-phase modulation state signal Vu ** max is set to the high level, and when the two-phase modulation conversion voltage command Vv ** is the lower limit value, the two-phase modulation state signal Vv ** If min is high and the two-phase modulation conversion voltage command Vv ** is the upper limit, the two-phase modulation state signal Vv ** max is high and the two-phase modulation conversion voltage command Vw ** is the lower limit. When the two-phase modulation state signal Vw ** min is high level, and the two-phase modulation conversion voltage command Vw ** is the upper limit value, the two-phase modulation state signal Vw ** max is high level. And

図7は、基本ゲート信号生成部34が出力する基本ゲート信号の一例を示す図である。なお、図7においては、U相を構成する上側のスイッチング素子16に対応する基本ゲート信号Gup0およびU相を構成する下側のスイッチング素子17に対応する基本ゲート信号Gun0を示している。   FIG. 7 is a diagram illustrating an example of a basic gate signal output from the basic gate signal generation unit 34. In FIG. 7, the basic gate signal Gup0 corresponding to the upper switching element 16 constituting the U phase and the basic gate signal Gun0 corresponding to the lower switching element 17 constituting the U phase are shown.

基本ゲート信号生成部34は、2相変調変換電圧指令Vu**が下限値になったときに、基本ゲート信号Gup0をオフ固定とし、基本ゲート信号Gun0をオン固定とする。また、基本ゲート信号生成部34は、2相変調変換電圧指令Vu**が上限値になったときに、基本ゲート信号Gup0をオン固定とし、基本ゲート信号Gun0をオフ固定とする。 When the two-phase modulation conversion voltage command Vu ** reaches the lower limit value, the basic gate signal generation unit 34 fixes the basic gate signal Gup0 and fixes the basic gate signal Gun0 on. Further, when the two-phase modulation conversion voltage command Vu ** reaches the upper limit value, the basic gate signal generation unit 34 fixes the basic gate signal Gup0 on and fixes the basic gate signal Gun0 off.

図8は、昇圧用ゲート信号生成部37が出力する昇圧用ゲート信号Gzの一例を示す図である。   FIG. 8 is a diagram illustrating an example of the boosting gate signal Gz output from the boosting gate signal generation unit 37.

昇圧用ゲート信号生成部37は、キャリア信号aに基づき、昇圧用ゲート信号Gzのキャリア周波数を決定し、乗算器53から出力される制限短絡デューティDu_limに基づき、昇圧用ゲート信号Gzのデューティ比を決定する。   The boosting gate signal generation unit 37 determines the carrier frequency of the boosting gate signal Gz based on the carrier signal a, and sets the duty ratio of the boosting gate signal Gz based on the limited short-circuit duty Du_lim output from the multiplier 53. decide.

図9は、スイッチング素子別昇圧用ゲート信号生成部38が出力するスイッチング素子別昇圧用ゲート信号の一例を示す図である。図9においては、U相アームを構成するスイッチング素子16に対応するスイッチング素子別昇圧用ゲート信号GzupおよびU相アームを構成するスイッチング素子17に対応するスイッチング素子別昇圧用ゲート信号Gzunを示している。   FIG. 9 is a diagram illustrating an example of the boosting gate signal for each switching element output from the boosting gate signal generation unit for each switching element 38. FIG. 9 shows switching element-specific boost gate signal Gzup corresponding to switching element 16 constituting the U-phase arm and switching element-specific boost gate signal Gzun corresponding to switching element 17 constituting the U-phase arm. .

図9に示すように、スイッチング素子別昇圧用ゲート信号生成部38は、図6に示す2相変調状態信号Vu**minがハイレベルであり、かつ、図8に示す昇圧用ゲート信号Gzがハイレベルである場合には、スイッチング素子別昇圧用ゲート信号Gzupをハイレベルとし、他の場合には、ローレベルとする。また、スイッチング素子別昇圧用ゲート信号生成部38は、図6に示す2相変調状態信号Vu**maxがハイレベルであり、かつ、図8に示す昇圧用ゲート信号Gzがハイレベルである場合には、スイッチング素子別昇圧用ゲート信号Gzunをハイレベルとし、他の場合には、ローレベルとする。 As shown in FIG. 9, the switching element-specific boosting gate signal generation unit 38 has the two-phase modulation state signal Vu ** min shown in FIG. 6 at a high level and the boosting gate signal Gz shown in FIG. When it is at a high level, the switching element-specific boosting gate signal Gzup is at a high level, and at other times, it is at a low level. Further, the switching element boosting gate signal generation unit 38 has a case where the two-phase modulation state signal Vu ** max shown in FIG. 6 is at a high level and the boosting gate signal Gz shown in FIG. 8 is at a high level. The switching element-specific boosting gate signal Gzun is set to the high level, and in other cases, the boosting gate signal Gzun is set to the low level.

図10は、最終ゲート信号生成部39が出力するゲート信号の一例を示す図である。図10においては、U相アームを構成するスイッチング素子16に対応するゲート信号GupおよびU相アームを構成するスイッチング素子17に対応するゲート信号Gunを示している。   FIG. 10 is a diagram illustrating an example of the gate signal output from the final gate signal generation unit 39. FIG. 10 shows gate signal Gup corresponding to switching element 16 constituting the U-phase arm and gate signal Gun corresponding to switching element 17 constituting the U-phase arm.

図10に示すように、最終ゲート信号生成部39は、図7に示す基本ゲート信号Gup0がハイレベルの場合、および、図9に示すスイッチング素子別昇圧用ゲート信号Gzupがハイレベルの場合には、ゲート信号Gupをハイレベルとする。また、最終ゲート信号生成部39は、図7に示す基本ゲート信号Gun0がハイレベルの場合、および、図9に示すスイッチング素子別昇圧用ゲート信号Gzunがハイレベルの場合には、ゲート信号Gunをハイレベルとする。   As shown in FIG. 10, the final gate signal generation unit 39 is in the case where the basic gate signal Gup0 shown in FIG. 7 is at a high level and when the switching element-specific boost gate signal Gzup shown in FIG. 9 is at a high level. The gate signal Gup is set to the high level. Further, the final gate signal generation unit 39 generates the gate signal Gun when the basic gate signal Gun0 shown in FIG. 7 is at a high level and when the switching element-specific boost gate signal Gzun shown in FIG. 9 is at a high level. High level.

本実施形態においては、3相電圧指令Vu,Vv,Vwを2相変調変換し、U相、V相、W相のいずれかが常に、下限値または上限値となるような2相変調変換電圧指令Vu**,Vv**,Vw**を生成する。そして、下限値または上限値となる相に対応するスイッチング素子を短絡させることで、Zソース昇圧回路2の出力を昇圧する昇圧ゲート動作を行う。そのため、常にいずれかの相に対応するスイッチング素子を用いて昇圧ゲート動作を行うことができるため、昇圧率の拡大を図ることができる。また、インバータ回路3を構成するスイッチング素子の1つのオンまたはオフが継続されるので、スイッチング損失の低減を図ることができる。 In the present embodiment, two-phase modulation conversion is performed on the three-phase voltage commands Vu * , Vv * , and Vw * so that any one of the U-phase, V-phase, and W-phase always becomes the lower limit value or the upper limit value. Modulation conversion voltage commands Vu ** , Vv ** , and Vw ** are generated. Then, the switching gate operation for boosting the output of the Z source booster circuit 2 is performed by short-circuiting the switching element corresponding to the phase that is the lower limit value or the upper limit value. Therefore, the boosting gate operation can always be performed using the switching element corresponding to any phase, so that the boosting rate can be increased. In addition, since one of the switching elements constituting the inverter circuit 3 is continuously turned on or off, switching loss can be reduced.

さらに、本実施形態においては、図3に示す短絡デューティ制限係数Lim_Duを生成し、その短絡デューティ制限係数Lim_Duに基づき短絡デューティDuを制限した制限短絡デューティDu_limを用いて昇圧用ゲート信号Gzを生成する。そのため、リアクトル13に流れる電流ILがリアクトル最小電流値IL_lim_minより小さい場合には、短絡デューティ制限係数Lim_Duが1となり、短絡デューティDuがそのまま制限短絡デューティDu_limとして用いられて、昇圧用ゲート信号Gzが生成される。電流ILがリアクトル最小電流値IL_lim_min以上となると、電流ILが大きい程、短絡デューティ制限係数Lim_Duが小さくなり、制限短絡デューティDu_limも小さくなる。そして、電流ILがリアクトル最大電流値IL_lim_max以上となると、短絡デューティ制限係数Lim_Duがゼロとなり、制限短絡デューティDu_limもゼロとなる。この場合、基本ゲート信号Gup0,Gun0,Gvp0,Gvn0,Gwp0,Gwn0に応じて生成されたゲート信号Gup,Gun,Gvp,Gvn,Gwp,Gwnに基づき、インバータ回路3のスイッチング素子16〜21が制御される。   Further, in the present embodiment, the short-circuit duty limit coefficient Lim_Du shown in FIG. 3 is generated, and the boost gate signal Gz is generated using the limited short-circuit duty Du_lim that limits the short-circuit duty Du based on the short-circuit duty limit coefficient Lim_Du. . Therefore, when the current IL flowing through the reactor 13 is smaller than the reactor minimum current value IL_lim_min, the short-circuit duty limit coefficient Lim_Du becomes 1, and the short-circuit duty Du is used as it is as the limited short-circuit duty Du_lim to generate the boost gate signal Gz. Is done. When the current IL becomes equal to or greater than the reactor minimum current value IL_lim_min, the short circuit duty limit coefficient Lim_Du decreases as the current IL increases, and the limited short circuit duty Du_lim also decreases. When current IL becomes equal to or greater than reactor maximum current value IL_lim_max, short-circuit duty limit coefficient Lim_Du becomes zero, and limit short-circuit duty Du_lim also becomes zero. In this case, the switching elements 16 to 21 of the inverter circuit 3 are controlled based on the gate signals Gup, Gun, Gvp, Gvn, Gwp, and Gwn generated according to the basic gate signals Gup0, Gun0, Gvp0, Gvn0, Gwp0, and Gwn0. Is done.

そのため、本実施形態に係る電力変換装置100は、リアクトル13に常に一定以上の電流が流れる連続モード(CCM:Continuous Current Mode)で動作することができる。電力変換装置100が連続モードで動作することで、Zソース昇圧回路2のコンデンサ14の電圧(コンデンサ電圧)を安定化し、インバータ回路3の出力の不安定化を抑制することができる。   Therefore, the power converter device 100 according to the present embodiment can operate in a continuous mode (CCM: Continuous Current Mode) in which a current of a certain level or more always flows through the reactor 13. By operating the power conversion device 100 in the continuous mode, the voltage (capacitor voltage) of the capacitor 14 of the Z source booster circuit 2 can be stabilized, and the output of the inverter circuit 3 can be prevented from becoming unstable.

このように本実施形態によれば、電力変換装置100は、直流電源1の出力直流電圧を昇圧して出力するZソース昇圧回路2と、Zソース昇圧回路2の出力直流電圧を3相交流電圧に変換してモータ4(交流電動機)に出力するインバータ回路3と、3相電圧指令Vu,Vv,Vwを演算するとともに、有効電力指令Pを演算する3相電圧指令演算部32と、モータ4の回転角度θに基づき、3相電圧指令Vu,Vv,Vwを2相変調変換して、2相変調変換電圧指令Vu**,Vv**,Vw**を生成するとともに、2相変調変換電圧指令Vu**,Vv**,Vw**の状態を示す2相変調状態信号Vu**min,Vu**max,Vv**min,Vv**max,Vw**min,Vw**maxを生成する2相変調変換部33と、2相変調変換電圧指令Vu**,Vv**,Vw**および所定のキャリア信号に基づき、基本ゲート信号Gup0,Gun0,Gvp0,Gvn0,Gwp0,Gwn0を生成する基本ゲート信号生成部34と、Zソース昇圧回路2のコンデンサ14の電圧Vcと、直流電圧指令Vcとに基づき、短絡デューティDuを演算する短絡デューティ演算部36と、有効電力指令Pと、直流電源1の電源電圧Veと、モータ4の最大負荷電力とに基づき、Zソース昇圧回路2のリアクトル13に流す電流の最小値であるリアクトル最小電流値IL_lim_minおよびリアクトル13に流す電流の最大値であるリアクトル最大電流値IL_lim_maxを演算する電流制限値演算部51と、リアクトル最小電流値IL_lim_minおよびリアクトル最大電流値IL_lim_maxと、リアクトル13に流れる電流ILとに基づき、短絡デューティ制限係数Lim_Duを演算する短絡デューティ制限係数演算部52と、短絡デューティDuを短絡デューティ制限係数Lim_Duで制限した制限短絡デューティDu_limと、キャリア信号とに基づき、昇圧用ゲート信号Gzを生成する昇圧用ゲート信号生成部37と、2相変調状態信号Vu**min,Vu**max,Vv**min,Vv**max,Vw**min,Vw**max、および、昇圧用ゲート信号Gzに基づき、スイッチング素子別昇圧用ゲート信号Gzup,Gzun,Gzvp,Gzvn,Gzwp,Gzwnを生成するスイッチング素子別昇圧用ゲート信号生成部38と、2相変調変換電圧指令Vu**,Vv**,Vw**が下限値または上限値となる相で昇圧ゲート動作が行われるように、基本ゲート信号Gup0,Gun0,Gvp0,Gvn0,Gwp0,Gwn0、および、スイッチング素子毎の昇圧用ゲート信号Gzup,Gzun,Gzvp,Gzvn,Gzwp,Gzwnに基づき、スイッチング素子毎のゲート信号を生成する最終ゲート信号生成部39と、を備える。 As described above, according to the present embodiment, the power conversion apparatus 100 boosts the output DC voltage of the DC power source 1 and outputs it, and the output DC voltage of the Z source booster circuit 2 is converted into a three-phase AC voltage. And a three-phase voltage command calculation unit 32 that calculates the three-phase voltage commands Vu * , Vv * , and Vw * and calculates the active power command P *. And two-phase modulation conversion of the three-phase voltage commands Vu * , Vv * , Vw * based on the rotation angle θ of the motor 4 to generate two-phase modulation conversion voltage commands Vu ** , Vv ** , Vw ** And two-phase modulation state signals Vu ** min, Vu ** max, Vv ** min, Vv ** max, Vw indicating the states of the two-phase modulation conversion voltage commands Vu ** , Vv ** , Vw **. ** min, Vw ** Based on the two-phase modulation conversion unit 33 that generates max, the two-phase modulation conversion voltage commands Vu ** , Vv ** , Vw **, and a predetermined carrier signal, the basic gate signals Gup0, Gun0, Gvp0, Gvn0, Gwp0, A basic gate signal generator 34 for generating Gwn0, a short-circuit duty calculator 36 for calculating a short-circuit duty Du based on the voltage Vc of the capacitor 14 of the Z-source booster circuit 2 and the DC voltage command Vc * , and an active power command Based on P * , power supply voltage Ve of DC power supply 1, and maximum load power of motor 4, reactor minimum current value IL_lim_min, which is the minimum value of current flowing through reactor 13 of Z source booster circuit 2, and current flowing through reactor 13 Current limit value calculation unit 51 for calculating reactor maximum current value IL_lim_max which is the maximum value of Based on the minimum reactor current value IL_lim_min, the maximum reactor current value IL_lim_max, and the current IL flowing through the reactor 13, the short-circuit duty limit coefficient calculation unit 52 that calculates the short-circuit duty limit coefficient Lim_Du, and the short-circuit duty Du in the short-circuit duty limit coefficient Lim_Du Based on the limited short-circuit duty Du_lim and the carrier signal, the boosting gate signal generation unit 37 that generates the boosting gate signal Gz, and the two-phase modulation state signals Vu ** min, Vu ** max, Vv ** min , Vv ** max, Vw ** min, Vw ** max, and switching for generating boosting gate signals Gzup, Gzun, Gzvp, Gzvn, Gzwp, Gzwn for each switching element based on the boosting gate signal Gz The basic gate signal so that the boost gate operation is performed in the phase where the element-specific boost gate signal generation unit 38 and the two-phase modulation conversion voltage commands Vu ** , Vv ** , and Vw ** become the lower limit value or the upper limit value. Based on Gup0, Gun0, Gvp0, Gvn0, Gwp0, Gwn0, and boosting gate signals Gzup, Gzun, Gzvp, Gzvn, Gzwp, Gzwn for each switching element, a final gate signal generation unit that generates a gate signal for each switching element 39.

3相電圧指令Vu,Vv,Vwを2相変調変換して得られる2相変調変換電圧指令Vu**,Vv**,Vw**が下限値または上限値となる相に対応するスイッチング素子を短絡させて昇圧ゲート動作を行うことで、常にいずれかの相に対応するスイッチング素子を用いて昇圧ゲート動作を行うことができる。そのため、昇圧率の拡大を図ることができる。また、インバータ回路3を構成するスイッチング素子の1つのオンまたはオフが継続されるので、スイッチング損失の低減を図ることができる。 Corresponds to the phase for which the two-phase modulation conversion voltage commands Vu ** , Vv ** , and Vw ** obtained by performing two-phase modulation conversion on the three-phase voltage commands Vu * , Vv * , and Vw * are the lower limit value or the upper limit value. By performing the boosting gate operation by short-circuiting the switching element, the boosting gate operation can always be performed using the switching element corresponding to one of the phases. Therefore, it is possible to increase the boosting rate. In addition, since one of the switching elements constituting the inverter circuit 3 is continuously turned on or off, switching loss can be reduced.

また、リアクトル最小電流値IL_lim_minおよびリアクトル最大電流値IL_lim_maxと、リアクトル13を流れる電流ILとに基づき短絡デューティ制限係数Lim_Duを決定し、その短絡デューティ制限係数Lim_Duにより短絡デューティDuを制限することで、電力変換装置100は、リアクトル13に常に一定以上の電流が流れる連続モードで動作することができる。電力変換装置100が連続モードで動作することで、Zソース昇圧回路2のコンデンサ14の電圧(コンデンサ電圧)を安定化し、インバータ回路3の出力の不安定化を抑制することができる。   Further, the short-circuit duty limit coefficient Lim_Du is determined based on the minimum reactor current value IL_lim_min, the maximum reactor current value IL_lim_max, and the current IL flowing through the reactor 13, and the short-circuit duty limit coefficient Lim_Du is used to limit the short-circuit duty Du. The converter 100 can operate in a continuous mode in which a constant current or more always flows through the reactor 13. By operating the power conversion device 100 in the continuous mode, the voltage (capacitor voltage) of the capacitor 14 of the Z source booster circuit 2 can be stabilized, and the output of the inverter circuit 3 can be prevented from becoming unstable.

なお、本実施形態においては、基本ゲート信号生成部34と昇圧用ゲート信号生成部37とが同じキャリア信号aを用いる例を説明したが、これに限られるものではなく、基本ゲート信号生成部34と昇圧用ゲート信号生成部37とは、異なるキャリア信号(例えば、周波数が異なるキャリア信号)を用いてもよい。こうすることで、スイッチング損失をさらに低減することができる。   In the present embodiment, the example in which the basic gate signal generation unit 34 and the boosting gate signal generation unit 37 use the same carrier signal a has been described. However, the present invention is not limited to this, and the basic gate signal generation unit 34 is not limited thereto. The boosting gate signal generator 37 may use different carrier signals (for example, carrier signals having different frequencies). By doing so, switching loss can be further reduced.

また、スイッチング素子別昇圧用ゲート信号生成部38は、U相、V相、W相の各相を構成する複数(2個)のスイッチング素子のうち、1個以上のスイッチング素子分の昇圧用ゲート信号を生成するようにしてもよい。例えば、スイッチング素子別昇圧用ゲート信号生成部38は、U相を構成するスイッチング素子16,17のうち、スイッチング素子16分の昇圧用ゲート信号Gzupを生成し、V相を構成するスイッチング素子18,19分の昇圧用ゲート信号Gzvp,Gzvnを生成し、W相を構成するスイッチング素子20,21のうち、スイッチング素子21分の昇圧用ゲート信号Gzwnを生成するようにしてもよい。こうすることで、スイッチング損失をさらに低減することができる。   The switching element-specific boosting gate signal generation unit 38 includes boosting gates for one or more switching elements among a plurality (two) of switching elements constituting each of the U-phase, V-phase, and W-phase. A signal may be generated. For example, the switching element boosting gate signal generation unit 38 generates the boosting gate signal Gzup for the switching element 16 out of the switching elements 16 and 17 constituting the U phase, and the switching element 18 constituting the V phase. The 19-minute boost gate signals Gzvp and Gzvn may be generated, and the boost gate signal Gzwn for the switching element 21 among the switching elements 20 and 21 constituting the W phase may be generated. By doing so, switching loss can be further reduced.

本発明を図面および実施形態に基づき説明してきたが、当業者であれば本開示に基づき種々の変形または修正を行うことが容易であることに注意されたい。したがって、これらの変形または修正は本発明の範囲に含まれることに留意されたい。例えば、各ブロックなどに含まれる機能などは論理的に矛盾しないように再配置可能であり、複数のブロックを1つに組み合わせたり、或いは分割したりすることが可能である。   Although the present invention has been described based on the drawings and embodiments, it should be noted that those skilled in the art can easily make various variations or modifications based on the present disclosure. Therefore, it should be noted that these variations or modifications are included in the scope of the present invention. For example, functions included in each block or the like can be rearranged so that there is no logical contradiction, and a plurality of blocks can be combined into one or divided.

1 直流電源
2 Zソース昇圧回路
3 インバータ回路
4 モータ
5,10 電圧センサ
6,7,9 電流センサ
8 回転角度センサ
11 ダイオード
12,13 リアクトル
14,15 コンデンサ
16〜21 スイッチング素子
22〜27 フリーホイールダイオード
31 制御部
32 3相電圧指令演算部
33 2相変調変換部
34 基本ゲート信号生成部
35 減算器
36 短絡デューティ演算部
37 昇圧用ゲート信号生成部
38 スイッチング素子別昇圧用ゲート信号生成部
39 最終ゲート信号生成部
51 電流制限値演算部
52 短絡デューティ制限係数演算部
53 乗算器
41 3相−dq座標変換部
42 電流指令生成部
43,44 減算器
45,46 PI制御部
47 dq座標−3相変換部
48 有効電力指令演算部
DESCRIPTION OF SYMBOLS 1 DC power supply 2 Z source booster circuit 3 Inverter circuit 4 Motor 5, 10 Voltage sensor 6, 7, 9 Current sensor 8 Rotation angle sensor 11 Diode 12, 13 Reactor 14, 15 Capacitor 16-21 Switching element 22-27 Freewheel diode 31 Control Unit 32 Three-Phase Voltage Command Calculation Unit 33 Two-Phase Modulation Conversion Unit 34 Basic Gate Signal Generation Unit 35 Subtractor 36 Short-Cut Duty Calculation Unit 37 Boosting Gate Signal Generation Unit 38 Switching Element-Specific Boosting Gate Signal Generation Unit 39 Final Gate Signal generator 51 Current limit value calculator 52 Short-circuit duty limit coefficient calculator 53 Multiplier 41 3-phase-dq coordinate converter 42 Current command generator 43, 44 Subtractor 45, 46 PI controller 47 dq coordinate-3 phase conversion 48 Active power command calculator

Claims (3)

一端が直流電源の正極側に接続された第1のリアクトルと、一端が前記直流電源の負極側に接続された第2のリアクトルと、一端が前記第1のリアクトルの一端に接続され、他端が前記第2のリアクトルの他端に接続された第1のコンデンサと、一端が前記第2のリアクトルの他端に接続され、他端が前記第1のリアクトルの一端に接続された第2のコンデンサとを有するZソース昇圧回路と、
複数のスイッチング素子を有し、前記Zソース昇圧回路の出力である前記第1のリアクトルの他端および前記第2のリアクトルの他端に接続され、前記複数のスイッチング素子のスイッチングにより前記Zソース昇圧回路の出力直流電圧を3相交流電圧に変換して交流電動機に出力するインバータ回路と、
前記インバータ回路の出力電圧を指示する3相電圧指令を演算するとともに、有効電力指令を演算する3相電圧指令演算部と、
前記交流電動機の回転角度に基づき、前記3相電圧指令演算部により演算された3相電圧指令を2相変調変換して、2相変調変換電圧指令を生成するとともに、前記2相変調変換電圧指令の状態を示す2相変調状態信号を生成する2相変調変換部と、
前記2相変調変換部により生成された2相変調変換電圧指令および所定のキャリア信号に基づき、基本ゲート信号を生成する基本ゲート信号生成部と、
前記第1のコンデンサの電圧と、前記第1のコンデンサの電圧の指令値とに基づき、前記Zソース昇圧回路の出力を短絡する時間である短絡デューティを演算する短絡デューティ演算部と、
前記3相電圧指令演算部により演算された有効電力指令と、前記直流電源の電源電圧と、前記交流電動機の最大負荷電力とに基づき、前記第2のリアクトルに流す電流の最小値であるリアクトル最小電流値および前記第2のリアクトルに流す電流の最大値であるリアクトル最大電流値を演算する電流制限値演算部と、
前記電流制限値演算部により演算されたリアクトル最小電流値およびリアクトル最大電流値と、前記第2のリアクトルに流れる電流とに基づき、前記短絡デューティの制限係数を演算する短絡デューティ制限係数演算部と、
前記短絡デューティ演算部により演算された短絡デューティを、前記短絡デューティ制限係数演算部により演算された制限係数で制限した制限短絡デューティと、キャリア信号とに基づき、昇圧用ゲート信号を生成する昇圧用ゲート信号生成部と、
前記2相変調変換部により生成された2相変調状態信号、および、前記昇圧用ゲート信号生成部により生成された昇圧用ゲート信号に基づき、前記スイッチング素子毎の昇圧用ゲート信号を生成するスイッチング素子別昇圧用ゲート信号生成部と、
前記2相変調変換電圧指令が下限値または上限値となる相で昇圧ゲート動作が行われるように、前記基本ゲート信号生成部により生成された基本ゲート信号、および、前記スイッチング素子別昇圧用ゲート信号生成部により生成された前記スイッチング素子毎の昇圧用ゲート信号に基づき、前記スイッチング素子毎のゲート信号を生成する最終ゲート信号生成部と、を備えることを特徴とする電力変換装置。
A first reactor having one end connected to the positive electrode side of the DC power source, a second reactor having one end connected to the negative electrode side of the DC power source, one end connected to one end of the first reactor, and the other end Is connected to the other end of the second reactor, one end is connected to the other end of the second reactor, and the other end is connected to one end of the first reactor. A Z-source booster circuit having a capacitor;
A plurality of switching elements, connected to the other end of the first reactor and the other end of the second reactor, which are outputs of the Z source booster circuit, and the Z source booster is switched by switching the plurality of switching elements; An inverter circuit that converts the output DC voltage of the circuit into a three-phase AC voltage and outputs it to an AC motor;
A three-phase voltage command calculation unit for calculating a three-phase voltage command for instructing an output voltage of the inverter circuit, and for calculating an active power command;
Based on the rotation angle of the AC motor, the three-phase voltage command calculated by the three-phase voltage command calculation unit is subjected to two-phase modulation conversion to generate a two-phase modulation conversion voltage command, and the two-phase modulation conversion voltage command A two-phase modulation conversion unit for generating a two-phase modulation state signal indicating the state of
A basic gate signal generation unit that generates a basic gate signal based on the two-phase modulation conversion voltage command generated by the two-phase modulation conversion unit and a predetermined carrier signal;
A short-circuit duty calculating unit that calculates a short-circuit duty, which is a time for short-circuiting the output of the Z-source booster circuit, based on the voltage of the first capacitor and the command value of the voltage of the first capacitor;
Reactor minimum which is the minimum value of the current flowing through the second reactor based on the active power command calculated by the three-phase voltage command calculation unit, the power supply voltage of the DC power supply, and the maximum load power of the AC motor A current limit value calculating unit that calculates a current value and a reactor maximum current value that is a maximum value of a current flowing through the second reactor;
A short-circuit duty limit coefficient calculator that calculates a short-circuit duty limit coefficient based on the reactor minimum current value and the reactor maximum current value calculated by the current limit value calculator and the current flowing through the second reactor;
A boosting gate that generates a boosting gate signal based on a limited short-circuit duty obtained by limiting the short-circuit duty calculated by the short-circuit duty calculating unit with a limiting coefficient calculated by the short-circuit duty limiting coefficient calculating unit and a carrier signal A signal generator;
A switching element that generates a boosting gate signal for each switching element based on the two-phase modulation state signal generated by the two-phase modulation conversion unit and the boosting gate signal generated by the boosting gate signal generation unit A separate boosting gate signal generator,
The basic gate signal generated by the basic gate signal generation unit, and the switching element-specific boost gate signal so that the boost gate operation is performed in a phase in which the two-phase modulation conversion voltage command is a lower limit value or an upper limit value. And a final gate signal generation unit that generates a gate signal for each of the switching elements based on the boosting gate signal for each of the switching elements generated by the generation unit.
請求項1に記載の電力変換装置において、
前記基本ゲート信号生成部が用いるキャリア信号と前記昇圧用ゲート信号生成部が用いるキャリア信号とが異なることを特徴とする電力変換装置。
The power conversion device according to claim 1,
The power conversion apparatus according to claim 1, wherein a carrier signal used by the basic gate signal generation unit is different from a carrier signal used by the boosting gate signal generation unit.
請求項1または2に記載の電力変換装置において、
前記スイッチング素子別昇圧用ゲート信号生成部は、同じ相を構成する複数のスイッチング素子のうち、1個以上のスイッチング素子分の昇圧用ゲート信号を生成することを特徴とする電力変換装置。
In the power converter device according to claim 1 or 2,
The switching element boosting gate signal generator generates a boosting gate signal for one or more switching elements among a plurality of switching elements constituting the same phase.
JP2017143884A 2017-07-25 2017-07-25 Electric power conversion system Pending JP2019030042A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017143884A JP2019030042A (en) 2017-07-25 2017-07-25 Electric power conversion system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017143884A JP2019030042A (en) 2017-07-25 2017-07-25 Electric power conversion system

Publications (1)

Publication Number Publication Date
JP2019030042A true JP2019030042A (en) 2019-02-21

Family

ID=65478974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017143884A Pending JP2019030042A (en) 2017-07-25 2017-07-25 Electric power conversion system

Country Status (1)

Country Link
JP (1) JP2019030042A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110277951A (en) * 2019-06-18 2019-09-24 湖南大学 A kind of motor in electric automobile driving Z-source inverter buck control method
CN113949298A (en) * 2021-10-25 2022-01-18 国网天津市电力公司电力科学研究院 Current non-uniform and circulating current restraining method for interleaved parallel inverters

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110277951A (en) * 2019-06-18 2019-09-24 湖南大学 A kind of motor in electric automobile driving Z-source inverter buck control method
CN110277951B (en) * 2019-06-18 2021-06-29 湖南大学 Voltage boosting and reducing control method for Z-source inverter for driving motor of electric vehicle
CN113949298A (en) * 2021-10-25 2022-01-18 国网天津市电力公司电力科学研究院 Current non-uniform and circulating current restraining method for interleaved parallel inverters

Similar Documents

Publication Publication Date Title
US10804811B2 (en) Control device for direct power converter for reduction of harmonic distortion
KR101621994B1 (en) Control apparatus for regenerative medium voltage inverter
JP5967702B2 (en) Power converter
US8441225B2 (en) Direct-current to three-phase alternating-current inverter system
US10523128B1 (en) Reactive AFE power control
JP2011147233A (en) Z source boost circuit
KR20140031763A (en) Regenarative inverter device and inverter device using power cell unit
JPWO2016125682A1 (en) DC / DC converter
JP2018088750A (en) Power conversion device
CN111656665B (en) Power conversion device
JP5516107B2 (en) Three-phase power converter
JP2019030042A (en) Electric power conversion system
JP6131360B1 (en) Power converter
JP5017911B2 (en) Power converter
WO2014167719A1 (en) Power convertor, motor driver equipped with power convertor, blower and compressor equipped with motor driver, and air conditioner, refrigerator, and freezer equipped with blower and compressor
JP2014007820A (en) Electric power conversion system
JP2019118172A (en) Power conversion device
JP2010226806A (en) Power conversion device
JP2016052167A (en) Power conversion device
JP5540699B2 (en) Power converter
JP2008109790A (en) Power conversion apparatus
JP2019030039A (en) Wind power generation device
JP2014135878A (en) Controller of three-phase converter and electric power conversion system using the same
JP6463976B2 (en) Power conversion device and solar power generation system thereof
CN114514690B (en) Motor control method and motor control device