JP2019015983A - Display device, method of controlling display of display device, and control program - Google Patents

Display device, method of controlling display of display device, and control program Download PDF

Info

Publication number
JP2019015983A
JP2019015983A JP2018196156A JP2018196156A JP2019015983A JP 2019015983 A JP2019015983 A JP 2019015983A JP 2018196156 A JP2018196156 A JP 2018196156A JP 2018196156 A JP2018196156 A JP 2018196156A JP 2019015983 A JP2019015983 A JP 2019015983A
Authority
JP
Japan
Prior art keywords
display
image
image data
arithmetic processing
processing circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018196156A
Other languages
Japanese (ja)
Inventor
水野 公靖
Kimiyasu Mizuno
公靖 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2018196156A priority Critical patent/JP2019015983A/en
Publication of JP2019015983A publication Critical patent/JP2019015983A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

To provide a display device, a method for controlling the display device, a control program, and an electronic apparatus that can suppress electricity consumption to improve driving time for an electronic apparatus while satisfactorily providing various types of information to users.SOLUTION: In an electronic apparatus 10, two operating circuit parts 100 and 200 with different processing capacities are connected to a driver circuit 420 via individual interfaces I/F(A) and I/F(B). The driver circuit 420 is configured to sequentially overwrite image data separately written from the operating circuit parts 100 and 200. Further, a predetermined image is displayed in a display panel 410 on the basis of image data generated by the operating circuit part 100. Moreover, a specific image involving continuous update or change is displayed in a specific region 416 of the display region of the display panel 410 on the basis of image data generated by the operating circuit part 200, and the operating circuit part 100 is set to be in an electric power saving mode during the display of the specific image.SELECTED DRAWING: Figure 2

Description

本発明は、各種の情報を表示する表示装置に関し、特に、利用者が装着又は携帯する電子機器に備えられる表示装置及びその表示制御方法、制御プログラムに関する。   The present invention relates to a display device that displays various types of information, and more particularly, to a display device provided in an electronic device worn or carried by a user, a display control method thereof, and a control program.

近年、人体に装着して、ランニングやサイクリング、スイミング、トレッキング等の運動時や、日常生活における各種のデータを記録して分析するための様々な製品が開発され、市販されている。また、携帯電話機やスマートフォン(高機能型携帯電話機)、タブレット端末等の携帯型の電子機器も広く普及している。このような機器の大半は、利用者に各種の情報を提供するための表示装置を備えている。   2. Description of the Related Art In recent years, various products have been developed and marketed for wearing on the human body and recording and analyzing various data during exercise such as running, cycling, swimming, trekking, and daily life. Portable electronic devices such as mobile phones, smartphones (high-function mobile phones), and tablet terminals are also widely used. Most of such devices are equipped with a display device for providing various information to the user.

例えば特許文献1や特許文献2には、利用者の身体に装着し、運動時に収集したり、分析したりした各種のデータを、表示装置に表示して利用者に提供する機能を備えた、いわゆるスポーツウォッチが開示されている。   For example, Patent Literature 1 and Patent Literature 2 are equipped with a function to display various data collected on the user's body, collected during exercise, or analyzed on a display device and provided to the user. A so-called sports watch is disclosed.

特開2013−143996号公報JP 2013-143996 A 特開2013−140158号公報JP 2013-140158 A

上述したスポーツウォッチやスマートフォンをはじめ、近年の装着型や携帯型の電子機器においては、例えば加速度センサやジャイロセンサ(角速度センサ)、GPS(Global Positioning System;全地球測位システム)による測位センサ等のセンサ類や、各種のデータ通信機能等を備えている。これらのセンサ類や通信機能は、電子機器の携帯時や使用時には、常時動作を行うように設定され、また、それらにより取得された各種の情報が、表示装置を介して利用者に様々な表示形態で随時提供される。これにより、利用者は自己の運動状態や移動経路等を、容易に把握することができる。   In recent wearable and portable electronic devices such as the above-mentioned sports watches and smart phones, sensors such as acceleration sensors, gyro sensors (angular velocity sensors), and positioning sensors such as GPS (Global Positioning System) And various data communication functions. These sensors and communication functions are set to always operate when the electronic device is carried or used, and various information acquired by the sensors is displayed to the user through the display device. Provided from time to time in form. Thereby, the user can grasp | ascertain an own exercise state, a movement path | route, etc. easily.

しかしながら、このような電子機器において、表示装置に最新情報等を頻繁に表示したり、滑らかな動画やアニメーション等を表示したりする場合、一般に、表示装置を駆動制御する演算処理回路(プロセッサ)における処理負担が増大して消費電力が増加する。そのため、バッテリにより駆動するスポーツウォッチ等の電子機器の駆動時間が非常に短くなってしまうという問題を有していた。   However, in such an electronic device, when the latest information or the like is frequently displayed on the display device or when a smooth moving image or animation is displayed, generally, in an arithmetic processing circuit (processor) that drives and controls the display device. Processing load increases and power consumption increases. Therefore, there has been a problem that the driving time of an electronic device such as a sports watch driven by a battery becomes very short.

そこで、本発明は、上述した問題点に鑑みて、利用者に各種の情報を良好に提供しつつ、電力の消費を抑制して電子機器の駆動時間を改善することができる表示装置及びその表示制御方法、制御プログラムを提供することを目的とする。   Accordingly, in view of the above-described problems, the present invention provides a display device capable of suppressing power consumption and improving the driving time of an electronic device while providing various kinds of information to users, and the display thereof. An object is to provide a control method and a control program.

本発明の一態様は、
画像データを表示する表示部(400)と、
第1の演算処理回路(100)と、
前記第1の演算処理回路(100)よりも消費電力の少ない第2の演算処理回路(200)と、
前記第1の演算処理回路(100)と前記第2の演算処理回路(200)の各々から、個別の信号線により接続され、規格の異なる第1のインターフェース(A)、第2のインターフェース(B)を介してアクセスされるフレームメモリを内蔵したドライバ回路(420)と、を備え、
前記ドライバ回路(420)は、前記第1の演算処理回路(100)及び前記第2の演算処理回路(200)のいずれか一方からの画像データが前記フレームメモリに書き込まれている状態で、他方から画像データが書き込まれると、後者の画像データが有効になるように上書き保存し、前記画像データの書き込み時にアドレスを指定することにより、前記フレームメモリに既に書き込まれている画像データのうち、対応するアドレスの画像データのみが上書きされるように構成され、
前記第1の演算処理回路(100)により生成された1画面分の画像データが、前記第1のインターフェース(A)を介して順次送信されて前記ドライバ回路(420)の前記フレームメモリに保存され、該フレームメモリに保存された前記画像データは、前記ドライバ回路(420)により前記表示部(400)の表示領域全域に所定の画像が表示される第1の表示状態と、
前記第1の演算処理回路(100)は、アプリケーション又は入力操作に応じ前記所定の画像が切り替えられる際に、切り替えられた後の画像が、所定より容量が少ない画像又は、画面表示の更新回数若しくは変化が所定より少ない画像である場合には、画像データを生成して前記ドライバ回路(420)に書き込む動作を含む大半の機能を休止した省電力状態に移行し、前記第2の演算処理回路(200)は、前記表示部(400)の表示領域全域に表示された画像のうちの、継続して更新又は変化を伴う特定画像が表示される特定領域について画像データを生成し、アドレスを指定して前記第2のインターフェース(B)を介して前記ドライバ回路(420)の前記フレームメモリに順次書き込み、前記フレームメモリに指定されたアドレスの画像データが上書きされて、前記表示部(400)の表示領域のうちの特定領域についてのみ画像が書き替えられる第2の表示状態と、
を有することを特徴とする表示装置である。
One embodiment of the present invention provides:
A display unit (400) for displaying image data;
A first arithmetic processing circuit (100);
A second arithmetic processing circuit (200) that consumes less power than the first arithmetic processing circuit (100);
The first arithmetic processing circuit (100) and the second arithmetic processing circuit (200) are connected to each other by individual signal lines, and the first interface (A) and the second interface (B) having different standards are connected. A driver circuit (420) having a built-in frame memory accessed via
The driver circuit (420) is in a state where image data from one of the first arithmetic processing circuit (100) and the second arithmetic processing circuit (200) is written in the frame memory. From the image data already written in the frame memory, the latter is overwritten so that the latter image data becomes valid and the address is specified when the image data is written. Configured so that only the image data of the address to be overwritten is overwritten,
Image data for one screen generated by the first arithmetic processing circuit (100) is sequentially transmitted via the first interface (A) and stored in the frame memory of the driver circuit (420). The image data stored in the frame memory includes a first display state in which a predetermined image is displayed on the entire display area of the display unit (400) by the driver circuit (420);
When the predetermined image is switched according to an application or an input operation, the first arithmetic processing circuit (100) is configured such that the image after the switching is an image having a capacity smaller than a predetermined number, If the change is less than a predetermined image, the image processing device generates an image data and shifts to a power saving state in which most functions including the operation of writing to the driver circuit (420) are suspended, and the second arithmetic processing circuit ( 200) generates image data for a specific area in which a specific image that is continuously updated or changed is displayed among the images displayed in the entire display area of the display unit (400), and designates an address. Sequentially write to the frame memory of the driver circuit (420) via the second interface (B), and add the address specified in the frame memory. Scan image data is overwritten, and a second display state in which the image is rewritten only for a specific area in the display area of the display unit (400),
It is a display device characterized by having.

本発明によれば、利用者に各種の情報を良好に提供しつつ、電力の消費を抑制して電子機器の駆動時間を改善することができる。   ADVANTAGE OF THE INVENTION According to this invention, while providing various information favorably to a user, consumption of electric power can be suppressed and the drive time of an electronic device can be improved.

本発明に係る表示装置を備えた電子機器の具体例を示す概略斜視図である。It is a schematic perspective view which shows the specific example of the electronic device provided with the display apparatus which concerns on this invention. 本発明に係る表示装置を備えた電子機器の第1の実施形態を示す概略ブロック図である。It is a schematic block diagram which shows 1st Embodiment of the electronic device provided with the display apparatus which concerns on this invention. 第1の実施形態に係る表示装置の制御方法の一例を示すタイミングチャート、及び、各タイミングにおける表示パネルの画面表示の例を示す図である。It is a timing chart which shows an example of the control method of the display apparatus which concerns on 1st Embodiment, and a figure which shows the example of the screen display of the display panel in each timing. 第1の実施形態に係る表示装置における表示パネルの画面表示の他の例を示す図である。It is a figure which shows the other example of the screen display of the display panel in the display apparatus which concerns on 1st Embodiment. 第1の実施形態の作用効果を説明するための比較例を示す概略ブロック図である。It is a schematic block diagram which shows the comparative example for demonstrating the effect of 1st Embodiment. 比較例における制御方法を示すタイミングチャート、及び、画面表示の例を示す図である。It is a timing chart which shows the control method in a comparative example, and a figure which shows the example of a screen display. 本発明に係る表示装置を備えた電子機器の第2の実施形態を示す概略ブロック図である。It is a schematic block diagram which shows 2nd Embodiment of the electronic device provided with the display apparatus which concerns on this invention. 第2の実施形態に係る表示装置における画面表示の例を示す図である。It is a figure which shows the example of the screen display in the display apparatus which concerns on 2nd Embodiment.

以下に、本発明に係る表示装置及びその表示制御方法、制御プログラムについて、表示装置を備えた電子機器の実施形態を示して詳しく説明する。
<第1の実施形態>
(表示装置、電子機器)
図1は、本発明に係る表示装置を備えた電子機器の具体例を示す概略斜視図である。また、図2は、本発明に係る表示装置を備えた電子機器の第1の実施形態を示す概略ブロック図である。
Hereinafter, a display device, a display control method thereof, and a control program according to the present invention will be described in detail with reference to an embodiment of an electronic apparatus including the display device.
<First Embodiment>
(Display device, electronic equipment)
FIG. 1 is a schematic perspective view showing a specific example of an electronic apparatus provided with a display device according to the present invention. FIG. 2 is a schematic block diagram showing a first embodiment of an electronic apparatus provided with a display device according to the present invention.

本発明に係る表示装置を備えた電子機器10は、例えば図1(a)〜(c)に示すように、少なくとも各種の情報を表示するための表示パネル40を備えた構成を有している。ここで、電子機器10は、例えば図1(a)に示すように、腕時計型やリストバンド型の外観を有し、ユーザ(利用者)の身体に装着されるスポーツウォッチやスマートウォッチであってもよい。また、電子機器10は、例えば図1(b)に示すようなスマートフォンや携帯電話機であってもよいし、図1(c)に示すようなアウトドアで使用する各種の携帯機器(例えばGPSロガー)であってもよい。なお、図1(a)〜(c)において、20はボタンスイッチ等の入力操作部であり、30はスピーカやブザー等の出力部である。   An electronic apparatus 10 including a display device according to the present invention has a configuration including a display panel 40 for displaying at least various kinds of information, as shown in FIGS. . Here, for example, as shown in FIG. 1A, the electronic device 10 is a sports watch or smart watch having a wristwatch type or wristband type appearance and worn on the body of a user (user). Also good. Further, the electronic device 10 may be, for example, a smartphone or a mobile phone as shown in FIG. 1B, or various mobile devices (for example, GPS logger) used outdoors as shown in FIG. 1C. It may be. 1A to 1C, reference numeral 20 denotes an input operation unit such as a button switch, and reference numeral 30 denotes an output unit such as a speaker or a buzzer.

本実施形態に係る電子機器10は、具体的には、例えば図2に示すように、2組の演算回路部(第1の演算処理回路)100と演算回路部(第2の演算処理回路)200とを有している。演算回路部100には、少なくとも入力操作部(検出部)120と、メモリ部140と、光源部300と、表示部400とが接続されている。また、演算回路部200には、少なくともセンサ部(検出部)210と、入力操作部(検出部)220と、出力部230と、メモリ部240と、表示部400とが接続されている。   Specifically, the electronic apparatus 10 according to the present embodiment, for example, as illustrated in FIG. 2, includes two sets of arithmetic circuit units (first arithmetic processing circuits) 100 and an arithmetic circuit unit (second arithmetic processing circuits). 200. At least an input operation unit (detection unit) 120, a memory unit 140, a light source unit 300, and a display unit 400 are connected to the arithmetic circuit unit 100. Further, at least a sensor unit (detection unit) 210, an input operation unit (detection unit) 220, an output unit 230, a memory unit 240, and a display unit 400 are connected to the arithmetic circuit unit 200.

演算回路部100は、CPU(中央演算処理装置)やMPU(マイクロプロセッサ)等の演算装置であって、所定の制御プログラムやアルゴリズムプログラムを実行することにより、入力操作部120における操作信号に応じた制御や、後述する表示部400における各種の情報の表示等を制御する。また、演算回路部100は、例えばMIPI(Mobile Industry Processor Interface)等のシリアルインターフェースや、各種のパラレルインターフェース等の、データ転送速度が比較的速い規格に対応したインターフェースを介して表示部400に接続され、演算回路部100において生成した画像データを含む所定の信号を表示部400に送受信することにより、表示部400に所定の画像を表示する。また、演算回路部100は、連携通信部150を備え、後述する演算回路部200との間で所定の連携信号を送受信することにより、演算回路部200と連携かつ同期して、少なくとも表示部400の表示状態を制御する。連携通信部150は、例えばUART(Universal Asynchronous Receiver Transmitter)やIC(Inter-Integrated Circuit)等の同期シリアル通信規格の接続ポートを有し、後述する連携通信部250に接続することにより、少なくとも表示部400における表示状態を制御するための所定の連携信号を送受信する。 The arithmetic circuit unit 100 is an arithmetic device such as a CPU (central processing unit) or MPU (microprocessor), and executes a predetermined control program or algorithm program in accordance with an operation signal in the input operation unit 120. Control, display of various types of information on the display unit 400 described later, and the like are controlled. The arithmetic circuit unit 100 is connected to the display unit 400 via an interface corresponding to a standard having a relatively high data transfer speed, such as a serial interface such as MIPI (Mobile Industry Processor Interface) or various parallel interfaces. Then, by transmitting / receiving a predetermined signal including image data generated in the arithmetic circuit unit 100 to / from the display unit 400, a predetermined image is displayed on the display unit 400. In addition, the arithmetic circuit unit 100 includes a cooperative communication unit 150, and transmits and receives a predetermined cooperative signal to and from the arithmetic circuit unit 200, which will be described later, so that at least the display unit 400 cooperates and synchronizes with the arithmetic circuit unit 200. Control the display state of. The cooperative communication unit 150 has a connection port of a synchronous serial communication standard such as UART (Universal Asynchronous Receiver Transmitter) and I 2 C (Inter-Integrated Circuit), for example. A predetermined cooperation signal for controlling the display state on the display unit 400 is transmitted and received.

ここで、本実施形態に適用される演算回路部100は、少なくとも、表示部400における高機能な表示を制御することができる程度の処理能力を有している。ここで、本実施形態において、高機能な表示とは、例えば、高精細なカラー画像や、滑らかな動画やアニメーション表示、トランジションエフェクト等の視覚効果等の、画像データの容量が大きい画像や、画面表示の更新回数(更新頻度)や変化(動き)が多い画像の表示をいう。すなわち、演算回路部100は、比較的処理能力が高い演算回路が適用される。このような演算回路は、一般に高い動作周波数で各種の処理動作を実行するため消費電力が大きなものとなる。これは換言すると、演算回路部100として、比較的処理能力が高く、かつ、消費電力の高い演算回路(ハイパワー、ハイパフォーマンスのプロセッサ)を適用する必要があることを意味する。本実施形態においては、演算回路部100として、例えば30fpsや60fpsの比較的高いフレームレートでの画像の書き込みを実現するため、例えば数百MHz〜1GHz程度の、比較的高い動作周波数を有するものを適用する。ここで、演算回路部100において実行される制御プログラムやアルゴリズムプログラムは、メモリ部140に保存されているものであってもよいし、演算回路部100の内部に予め組み込まれているものであってもよい。   Here, the arithmetic circuit unit 100 applied to the present embodiment has at least a processing capability capable of controlling high-performance display on the display unit 400. Here, in the present embodiment, high-functional display means, for example, an image or screen with a large capacity of image data, such as a high-definition color image, a smooth moving image or animation display, or a visual effect such as a transition effect. This refers to the display of images with a large number of display updates (update frequency) and changes (movements). That is, an arithmetic circuit having a relatively high processing capability is applied to the arithmetic circuit unit 100. Such an arithmetic circuit generally consumes a large amount of power because various processing operations are performed at a high operating frequency. In other words, this means that an arithmetic circuit (high power, high performance processor) having a relatively high processing capacity and high power consumption needs to be applied as the arithmetic circuit unit 100. In the present embodiment, the arithmetic circuit unit 100 has a relatively high operating frequency of, for example, about several hundred MHz to 1 GHz in order to realize image writing at a relatively high frame rate of, for example, 30 fps or 60 fps. Apply. Here, the control program and algorithm program executed in the arithmetic circuit unit 100 may be stored in the memory unit 140 or may be incorporated in the arithmetic circuit unit 100 in advance. Also good.

入力操作部120は、後述する表示部400に設けられる表示パネル(図1(a)〜(c)に示した表示パネル40に相当する)の視野側に配置されたタッチパネル等の入力手段であり、ユーザの入力操作に起因する各種の操作信号を演算回路部100に出力する。これにより、演算回路部100において、表示部400に表示する項目や情報の選択や設定等が行われる。   The input operation unit 120 is an input unit such as a touch panel disposed on the visual field side of a display panel (corresponding to the display panel 40 shown in FIGS. 1A to 1C) provided in the display unit 400 described later. Various operation signals resulting from user input operations are output to the arithmetic circuit unit 100. Thereby, in the arithmetic circuit unit 100, selection and setting of items and information to be displayed on the display unit 400 are performed.

メモリ部140は、演算回路部100において所定の制御プログラムやアルゴリズムプログラムを実行する際に使用するデータやその際に生成されるデータ、表示部400に表示するためのデータ等を保存する。また、メモリ部140は、演算回路部100において実行される制御プログラムやアルゴリズムプログラムが保存されるものであってもよい。なお、メモリ部140は、その一部又は全部が、例えばメモリカード等のリムーバブル記憶媒体としての形態を有し、電子機器10に対して着脱可能に構成されているものであってもよい。   The memory unit 140 stores data used when a predetermined control program or algorithm program is executed in the arithmetic circuit unit 100, data generated at that time, data to be displayed on the display unit 400, and the like. The memory unit 140 may store a control program or an algorithm program executed in the arithmetic circuit unit 100. Note that a part or all of the memory unit 140 may have a form as a removable storage medium such as a memory card, and may be configured to be detachable from the electronic device 10.

演算回路部200は、上述した演算回路部100と同様に、CPUやMPU等の演算装置であって、所定の制御プログラムやアルゴリズムプログラムを実行することにより、センサ部210におけるセンシング動作や、入力操作部220における操作信号に応じた処理動作、出力部230における各種の情報の提供、後述する表示部400における各種の情報の表示等を制御する。また、演算回路部200は、例えばSPI(Serial Peripheral Interface)等のデータ伝送速度が比較的遅い規格に対応したインターフェースを介して表示部400に接続され、演算回路部200において生成した画像データを含む所定の信号を表示部400に送受信することにより、表示部400に所定の画像を表示する。また、演算回路部200は、上述した演算回路部100に設けられた連携通信部150と同等の構成を有する連携通信部250を備え、上述した演算回路部100との間で所定の連携信号を送受信することにより、演算回路部100と連携かつ同期して、少なくとも表示部400における表示状態を制御する。   Similar to the arithmetic circuit unit 100 described above, the arithmetic circuit unit 200 is an arithmetic device such as a CPU or MPU, and by executing a predetermined control program or algorithm program, a sensing operation or input operation in the sensor unit 210 is performed. The processing operation according to the operation signal in the unit 220, the provision of various types of information in the output unit 230, the display of various types of information in the display unit 400 described later, and the like are controlled. The arithmetic circuit unit 200 is connected to the display unit 400 via an interface corresponding to a standard with a relatively low data transmission speed, such as SPI (Serial Peripheral Interface), and includes image data generated by the arithmetic circuit unit 200. By transmitting / receiving a predetermined signal to / from the display unit 400, a predetermined image is displayed on the display unit 400. The arithmetic circuit unit 200 includes a cooperative communication unit 250 having a configuration equivalent to that of the cooperative communication unit 150 provided in the arithmetic circuit unit 100 described above, and sends a predetermined cooperative signal to the arithmetic circuit unit 100 described above. By transmitting and receiving, at least the display state of the display unit 400 is controlled in cooperation with and in synchronization with the arithmetic circuit unit 100.

ここで、本実施形態に適用される演算回路部200は、周期的にセンシング動作を行うセンサ部210等を制御することができる程度の処理能力を有していればよい。すなわち、演算回路部200は、比較的処理能力が低い演算回路を適用することができる。このような演算回路は、一般に低い動作周波数で処理動作を実行すればよいため消費電力を低く抑えることができる。これは換言すると、演算回路部200として、常時動作を継続する時計等の用途のために電子機器10に既に備えられた、比較的処理能力が低く、かつ、消費電力の低い演算回路(ローパワー、ローパフォーマンスのプロセッサ)を適用することができることを意味する。本実施形態においては、演算回路部200として、例えばセンサ部210における良好なセンシング動作を実現するため、例えば数MHz〜数十MHz程度の、比較的低い動作周波数を有するものを適用する。すなわち、演算回路部200は、演算回路部100よりも動作周波数が低いものが適用され、これにより、演算回路部200と演算回路部100を同一条件で動作させた場合の、演算回路部200の消費電力が低くなる。ここで、演算回路部200において実行される制御プログラムやアルゴリズムプログラムは、メモリ部240に保存されているものであってもよいし、演算回路部200の内部に予め組み込まれているものであってもよい。   Here, the arithmetic circuit part 200 applied to this embodiment should just have the processing capability of the grade which can control the sensor part 210 etc. which perform a sensing operation periodically. That is, the arithmetic circuit unit 200 can use an arithmetic circuit with relatively low processing capability. Since such an arithmetic circuit generally has only to execute a processing operation at a low operating frequency, power consumption can be kept low. In other words, as the arithmetic circuit unit 200, an arithmetic circuit (low power) that is already provided in the electronic device 10 for uses such as a watch that continues to operate at all times and has relatively low processing capability and low power consumption. Means that a low performance processor) can be applied. In the present embodiment, as the arithmetic circuit unit 200, for example, in order to realize a good sensing operation in the sensor unit 210, one having a relatively low operating frequency, for example, about several MHz to several tens MHz is applied. That is, the arithmetic circuit unit 200 has a lower operating frequency than that of the arithmetic circuit unit 100, and thus the arithmetic circuit unit 200 when the arithmetic circuit unit 200 and the arithmetic circuit unit 100 are operated under the same conditions. Power consumption is reduced. Here, the control program and the algorithm program executed in the arithmetic circuit unit 200 may be stored in the memory unit 240 or may be incorporated in the arithmetic circuit unit 200 in advance. Also good.

センサ部210は、例えば、加速度センサやジャイロセンサ、地磁気センサ、気圧センサ、温湿度センサ、脈拍センサ、心拍センサ等のセンサ手段や、GPS受信部を備えた測位手段であり、ユーザの運動中や日常生活における物理的、生体的、地理的な各種のデータ(以下、「センサデータ」と総称する)を取得して演算回路部200に出力する。ここで、加速度センサやジャイロセンサ、地磁気センサ等のセンサ類は、ユーザの運動中、例えば毎秒100回以上の周期(100Hz以上のサンプリング周波数)でセンシング動作を実行してセンサデータを演算回路部200に出力する。また、GPSによる測位手段は、例えば1〜数秒に1回程度の周期でセンシング動作を実行して測位データを演算回路部200に出力する。   The sensor unit 210 is, for example, a sensor unit such as an acceleration sensor, a gyro sensor, a geomagnetic sensor, an atmospheric pressure sensor, a temperature / humidity sensor, a pulse sensor, a heart rate sensor, or a positioning unit including a GPS receiver, Various physical, biological, and geographical data in daily life (hereinafter collectively referred to as “sensor data”) are acquired and output to the arithmetic circuit unit 200. Here, the sensors such as an acceleration sensor, a gyro sensor, and a geomagnetic sensor execute a sensing operation at a cycle of 100 times or more per second (a sampling frequency of 100 Hz or more), for example, during the user's movement, and the sensor circuit 200 Output to. Moreover, the positioning means by GPS executes a sensing operation at a cycle of about once every 1 to several seconds, for example, and outputs positioning data to the arithmetic circuit unit 200.

入力操作部220は、例えば電子機器10の筐体に設けられたボタンスイッチやスライドスイッチ、マイク等の入力手段(図1(a)〜(c)に示した入力操作部20に相当する)であり、ユーザの入力操作に起因する各種の操作信号を演算回路部200に出力する。これにより、演算回路部200において、上述したセンサ部210におけるセンシング動作の設定や制御、表示部400に表示する項目や情報の選択や設定等が行われる。   The input operation unit 220 is input means such as a button switch, a slide switch, or a microphone provided in the casing of the electronic device 10 (corresponding to the input operation unit 20 shown in FIGS. 1A to 1C). Yes, various operation signals resulting from user input operations are output to the arithmetic circuit unit 200. Thereby, in the arithmetic circuit unit 200, setting and control of the sensing operation in the sensor unit 210 described above, selection and setting of items and information displayed on the display unit 400, and the like are performed.

出力部230は、ブザーやスピーカ等の音響手段や、振動モータや振動子等の振動手段であり、所定の音色や音パターン、音声メッセージ等の音情報、あるいは、所定の振動パターンやその強弱等の振動情報を発生することにより、聴覚や触覚を通してユーザに各種の情報を提供又は報知する。ここで、出力部230は、後述する表示部400に表示される各種の情報等に連動して、所定の音情報や振動情報を発生させるものであってもよい。   The output unit 230 is an acoustic unit such as a buzzer or a speaker, or a vibrating unit such as a vibration motor or a vibrator. The output unit 230 is a predetermined tone color or sound pattern, sound information such as a voice message, or a predetermined vibration pattern or its strength. By generating the vibration information, various information is provided or notified to the user through hearing or touch. Here, the output unit 230 may generate predetermined sound information and vibration information in conjunction with various types of information displayed on the display unit 400 described later.

メモリ部240は、センサ部210により取得したセンサデータ等を所定の記憶領域に保存する。また、メモリ部240は、演算回路部200において所定の制御プログラムやアルゴリズムプログラムを実行する際に使用するデータやその際に生成されるデータ等を保存する。また、メモリ部240は、演算回路部200において実行される制御プログラムやアルゴリズムプログラムが保存されるものであってもよい。なお、メモリ部240は、上述した演算回路部100に接続されたメモリ部140と一体的に構成されているものであってもよい。   The memory unit 240 stores sensor data and the like acquired by the sensor unit 210 in a predetermined storage area. The memory unit 240 stores data used when a predetermined control program or algorithm program is executed in the arithmetic circuit unit 200, data generated at that time, and the like. The memory unit 240 may store a control program or an algorithm program executed in the arithmetic circuit unit 200. Note that the memory unit 240 may be configured integrally with the memory unit 140 connected to the arithmetic circuit unit 100 described above.

光源部300は、図示を省略するが、バックライトと、バックライト駆動回路とを備え、後述する表示部400における表示状態や入力操作部120、220におけるユーザの入力操作に応じて、バックライトの発光状態を制御する。バックライトは透過型の表示パネルの背面側(ユーザの視野側とは反対側)に配置され、例えば、複数のLED(発光素子)と、導光板や光拡散フィルム等の各種の光学部材とを用いた面光源が適用される。バックライト駆動回路は、演算回路部100から出力される制御信号に基づいて、バックライトの点灯(ON)、消灯(OFF)状態及び発光輝度を制御する。なお、バックライト駆動回路は、演算回路部100からの制御信号のほかに、演算回路部100と連携して動作する演算回路部200からの制御信号に基づいて、バックライトの発光状態を制御するものであってもよい。   Although not shown, the light source unit 300 includes a backlight and a backlight driving circuit. The light source unit 300 includes a backlight and a backlight driving circuit. The light source unit 300 includes a backlight and a backlight driving circuit. Controls the light emission state. The backlight is disposed on the back side of the transmissive display panel (on the side opposite to the user's field of view). For example, the backlight includes a plurality of LEDs (light emitting elements) and various optical members such as a light guide plate and a light diffusion film. The surface light source used is applied. Based on the control signal output from the arithmetic circuit unit 100, the backlight driving circuit controls the lighting (ON) and extinguishing (OFF) states of the backlight and the light emission luminance. Note that the backlight drive circuit controls the light emission state of the backlight based on a control signal from the arithmetic circuit unit 200 that operates in cooperation with the arithmetic circuit unit 100 in addition to the control signal from the arithmetic circuit unit 100. It may be a thing.

表示部400は、図2に示すように、透過型の表示パネル(第1の表示パネル)410と、フレームメモリを内蔵したドライバ回路(図中では、「ドライバIC」と表記)420とを備えている。表示パネル410は、例えば透過型のTFT(Thin Film Transistor)カラー液晶パネルを適用することができ、演算回路部100及び演算回路部200において生成される各種の情報を所定の形態で表示する。ここで、本実施形態においては、表示パネル410は、ドライバ回路420により高機能な表示が実現されるように制御される。また、ドライバ回路420は、演算回路部100及び演算回路部200の各々から、個別の信号線を介して画像データを含む所定の信号を受信するための複数のインターフェースを有している。具体的には、ドライバ回路420は、例えばMIPI等のシリアルインターフェースやパラレルインターフェース(図中、「I/F(A)」と表記)を介して演算回路部100に接続され、また、例えばSPI等のシリアルインターフェース(図中、「I/F(B)」と表記)を介して演算回路部200に接続される。特に、本実施形態においては、ドライバ回路420は、上記の個別のインターフェースを介して送信された画像データ等が、内蔵するフレームメモリに順次上書き保存される。すなわち、演算回路部100及び演算回路部200のいずれか一方からの画像データがフレームメモリに書き込まれている状態で、他方から画像データが書き込まれると、後者の画像データが有効になるように上書き保存される。ここで、画像データの書き込み時にアドレスを指定することにより、フレームメモリに既に書き込まれている画像データのうち、対応するアドレスの画像データのみが上書きされる。なお、演算回路部100及び演算回路部200の各々から、ドライバ回路420に画像データを送信するタイミングは、演算回路部100と演算回路部200との間で連携信号を送受信して相互に連携かつ同期することにより制御される。   As shown in FIG. 2, the display unit 400 includes a transmissive display panel (first display panel) 410 and a driver circuit (indicated as “driver IC” in the figure) 420 incorporating a frame memory. ing. As the display panel 410, for example, a transmissive TFT (Thin Film Transistor) color liquid crystal panel can be applied, and various kinds of information generated in the arithmetic circuit unit 100 and the arithmetic circuit unit 200 are displayed in a predetermined form. Here, in the present embodiment, the display panel 410 is controlled by the driver circuit 420 so as to realize a highly functional display. The driver circuit 420 has a plurality of interfaces for receiving predetermined signals including image data from each of the arithmetic circuit unit 100 and the arithmetic circuit unit 200 via individual signal lines. Specifically, the driver circuit 420 is connected to the arithmetic circuit unit 100 via a serial interface such as MIPI or a parallel interface (denoted as “I / F (A)” in the drawing), and also, for example, an SPI or the like. Are connected to the arithmetic circuit unit 200 via a serial interface (denoted as “I / F (B)” in the figure). In particular, in the present embodiment, the driver circuit 420 sequentially overwrites and saves image data and the like transmitted via the individual interfaces in a built-in frame memory. That is, when image data from one of the arithmetic circuit unit 100 and the arithmetic circuit unit 200 is written in the frame memory and image data is written from the other, the latter image data is overwritten so that it becomes valid. Saved. Here, by designating an address when writing image data, only the image data at the corresponding address is overwritten among the image data already written in the frame memory. Note that the timing at which image data is transmitted from each of the arithmetic circuit unit 100 and the arithmetic circuit unit 200 to the driver circuit 420 is that the arithmetic circuit unit 100 and the arithmetic circuit unit 200 transmit and receive a cooperative signal to cooperate with each other. It is controlled by synchronizing.

これにより、本実施形態においては、透過型のカラー表示パネルの特性に基づいて、表示パネル410に演算回路部100により生成された画像データに基づく所定のカラー画像や動画等を表示した状態で、背面側に設けられたバックライトを点灯することにより、高輝度なカラー画像等が投影されてユーザにより視認される。そして、表示パネル410に表示される画像のデータ容量が少ない(小さい)場合や、画面表示の更新回数(更新頻度)や変化(動き)の少ない状態では、当該表示状態に応じて演算回路部100及び演算回路部200が連携かつ同期して、演算回路部200により生成された画像データに基づく特定の画像(特定画像)が、アドレスを指定した特定の表示領域(特定領域)に表示される。なお、表示部400における画像の表示方法については、詳しく後述する。   Thus, in the present embodiment, based on the characteristics of the transmissive color display panel, in a state where a predetermined color image or a moving image based on the image data generated by the arithmetic circuit unit 100 is displayed on the display panel 410, By turning on the backlight provided on the back side, a high-luminance color image or the like is projected and visually recognized by the user. When the data capacity of the image displayed on the display panel 410 is small (small), or when the number of screen display updates (update frequency) or change (movement) is small, the arithmetic circuit unit 100 according to the display state. And the arithmetic circuit unit 200 cooperates and synchronizes, and the specific image (specific image) based on the image data generated by the arithmetic circuit unit 200 is displayed in the specific display area (specific area) in which the address is specified. The method for displaying an image on the display unit 400 will be described in detail later.

そして、上述した各構成は、図2に示すように、電源部500から供給される駆動電力によりそれぞれの機能を実現する。ここで、電源部500は、携帯型の電子機器10においては、例えば市販のコイン型電池やボタン型電池等の一次電池、リチウムイオン電池やニッケル水素電池等の二次電池が適用される。また、電源部500は、上記の一次電池や二次電池のほか、振動や光、熱、電磁波等のエネルギーにより発電する環境発電(エナジーハーベスト)技術による電源等を単独で、あるいは、併用して適用するものであってもよい。   And each structure mentioned above implement | achieves each function with the drive electric power supplied from the power supply part 500, as shown in FIG. Here, in the portable electronic device 10, for example, a primary battery such as a commercially available coin-type battery or button-type battery, or a secondary battery such as a lithium ion battery or a nickel metal hydride battery is applied to the power source unit 500. In addition to the primary battery and secondary battery described above, the power supply unit 500 can be used alone or in combination with a power source using energy harvesting technology that generates power using energy such as vibration, light, heat, and electromagnetic waves. You may apply.

なお、本実施形態においては、図2に示したように、演算回路部100と演算回路部200とを、別個の構成として図示したが、本発明はこの構成に限定されるものではない。演算回路部100と演算回路部200とは、例えば、システムオンチップ(System-on-a-chip;SOC)の形態で、単一の半導体上に搭載されて一体化されたものであってもよい。この場合においても、それぞれの演算回路部100、200と表示部400とを接続して所定の信号を送受信するためのインターフェースI/F(A)、I/F(B)が個別に設けられる。   In the present embodiment, as shown in FIG. 2, the arithmetic circuit unit 100 and the arithmetic circuit unit 200 are illustrated as separate configurations, but the present invention is not limited to this configuration. The arithmetic circuit unit 100 and the arithmetic circuit unit 200 may be, for example, in the form of a system-on-a-chip (SOC) and mounted and integrated on a single semiconductor. Good. Also in this case, interfaces I / F (A) and I / F (B) for connecting the respective arithmetic circuit units 100 and 200 and the display unit 400 and transmitting and receiving predetermined signals are individually provided.

また、上述した実施形態(図2)においては図示を省略したが、演算回路部100や演算回路部200には、電子機器10の外部に設けられた機器(以下、「外部機器」と記す)との間で、有線や無線を用いた所定の通信方式により、各種のデータや信号を送受信する通信インターフェース部(以下、「通信I/F部」と略記する)を備えるものであってもよい。ここで、(ハイパワー、ハイパフォーマンスの)演算回路部100に通信I/F部を設け、無線通信により外部機器(例えばスマートフォンやパーソナルコンピュータ等の高機能の情報処理装置)との間でデータ等を送受信する場合には、ブルートゥース(Bluetooth(登録商標))通信やワイファイ(Wi-Fi;wireless fidelity(登録商標))通信等の、比較的容量の大きいデータを高速で送受信することができる無線通信方式が適用される。一方、(ローパワー、ローパフォーマンスの)演算回路部200に通信I/F部を設け、無線通信により外部機器(例えば身体の他の部位に装着したセンサ機器)との間でデータ等を送受信する場合には、例えばブルートゥースローエナジー(Bluetooth(登録商標) low energy(LE))通信等の、低消費電力の無線通信方式が適用される。   Although not shown in the above-described embodiment (FIG. 2), the arithmetic circuit unit 100 and the arithmetic circuit unit 200 include devices provided outside the electronic device 10 (hereinafter referred to as “external devices”). And a communication interface unit (hereinafter abbreviated as “communication I / F unit”) that transmits and receives various data and signals by a predetermined communication method using wired or wireless communication. . Here, a communication I / F unit is provided in the (high-power, high-performance) arithmetic circuit unit 100, and data and the like are exchanged with an external device (for example, a high-performance information processing device such as a smartphone or a personal computer) by wireless communication. Wireless communication system that can transmit and receive relatively large amounts of data at high speed, such as Bluetooth (registered trademark) communication and Wi-Fi (wireless fidelity (registered trademark)) communication. Applies. On the other hand, a communication I / F unit is provided in the arithmetic circuit unit 200 (of low power and low performance), and data and the like are transmitted to and received from an external device (for example, a sensor device attached to another part of the body) by wireless communication. In this case, for example, a low-power-consumption wireless communication method such as Bluetooth® low energy (LE) communication is applied.

(表示装置の制御方法)
次に、本実施形態に係る電子機器に適用される表示装置の制御方法について説明する。ここでは、図1に示したような携帯型の電子機器10をユーザが身体に装着又は携帯して、ランニングやウォーキング等の運動や日常生活を行った場合において、各種の情報を表示パネル40に表示して提供する際の制御方法について説明する。ここで、以下に示す一連の処理動作は、演算回路部100及び演算回路部200において所定のアルゴリズムプログラムを実行することにより実現される。
(Control method of display device)
Next, a display device control method applied to the electronic apparatus according to the present embodiment will be described. Here, when the user wears or carries the portable electronic device 10 as shown in FIG. 1 and performs exercise such as running or walking and daily life, various information is displayed on the display panel 40. A control method for displaying and providing will be described. Here, a series of processing operations shown below is realized by executing a predetermined algorithm program in the arithmetic circuit unit 100 and the arithmetic circuit unit 200.

図3は、本実施形態に係る表示装置の制御方法の一例を示すタイミングチャート、及び、各タイミングにおける表示パネルの画面表示の例を示す図である。ここでは、上述した電子機器の構成(図2参照)を適宜参照しながら説明する。また、図4は、本実施形態に係る表示装置における表示パネルの画面表示の他の例を示す図である。   FIG. 3 is a timing chart showing an example of the control method of the display device according to the present embodiment, and a diagram showing an example of screen display on the display panel at each timing. Here, description will be made with reference to the configuration of the electronic device (see FIG. 2) as appropriate. FIG. 4 is a diagram showing another example of the screen display of the display panel in the display device according to the present embodiment.

本実施形態に係る表示装置の制御方法においては、まず、ユーザの身体に装着(又は携帯)された電子機器10において、動作電源が投入されると電源部500から駆動電力が供給されて、例えば図3下段のタイミングチャートの(a)に示すように、高機能表示を行う通常動作が実行される。この通常動作においては、演算回路部100により生成された表示パネル410の1画面分の画像データが、インターフェースI/F(A)を介して順次送信されてドライバ回路420のフレームメモリに保存される。フレームメモリに保存された画像データは、ドライバ回路420により所定のフレームレートで表示パネル410に出力されて、表示パネル410の表示領域全域に所定の高機能画像が表示される。ここで、高機能表示においては、例えば図3上段の画面表示の(a)に示すように、高機能画像412が表示される。また、このとき、演算回路部100により、表示パネル410の背面側に設けられた光源部300のバックライトが点灯状態に制御される。これにより、表示パネル410の背面側からバックライトの光が照射されることにより、表示パネル410に表示された高機能画像412がユーザの視野側に投影されて視認される。   In the control method of the display device according to the present embodiment, first, in the electronic device 10 worn (or carried) on the user's body, when the operation power is turned on, the driving power is supplied from the power supply unit 500, for example, As shown in (a) of the timing chart in the lower part of FIG. 3, a normal operation for performing high function display is executed. In this normal operation, image data for one screen of the display panel 410 generated by the arithmetic circuit unit 100 is sequentially transmitted via the interface I / F (A) and stored in the frame memory of the driver circuit 420. . The image data stored in the frame memory is output to the display panel 410 by the driver circuit 420 at a predetermined frame rate, and a predetermined high function image is displayed on the entire display area of the display panel 410. Here, in the high function display, for example, as shown in (a) of the screen display in the upper part of FIG. 3, a high function image 412 is displayed. At this time, the arithmetic circuit unit 100 controls the backlight of the light source unit 300 provided on the back side of the display panel 410 to be in a lighting state. As a result, when the backlight light is irradiated from the back side of the display panel 410, the high-function image 412 displayed on the display panel 410 is projected onto the user's visual field side and viewed.

次いで、上述した高機能表示において、図3下段のタイミングチャートの(b)及び図3上段の画面表示の(b)に示すように、例えば電子機器10において実行されているアプリケーションや、ユーザによる入力操作(図3中では「ユーザ操作」と略記)により画像の切り替えが発生した場合には、演算回路部100は、当該アプリケーションや入力操作に応じた所定の画像を表示する。ここで、ユーザによる入力操作とは、例えばユーザが入力操作部120のタッチパネルや入力操作部220のボタンスイッチ等を意識的に操作した場合や、静止状態(例えばテーブル上に静止して置いた状態)にある電子機器10を持ち上げたり、特定の振動や衝撃、傾斜等を与えたりする動作に相当する。入力操作部120のタッチパネルにおける操作は、演算回路部100により直接検出される。また、入力操作部220のボタンスイッチ等における操作は、演算回路部200により検出されて、その検出結果が連携信号により演算回路部100に送信される。また、電子機器10を持ち上げたり、特定の振動や衝撃、傾斜等を与えたりする動作は、センサ部210の各種センサ(例えば加速度センサ等)からの出力が演算回路部200により監視されて、その監視結果が連携信号により演算回路部100に送信される。   Next, in the above-described high function display, as shown in (b) of the timing chart in the lower part of FIG. 3 and (b) of the screen display in the upper part of FIG. 3, for example, an application executed in the electronic device 10 or an input by the user When an image is switched by an operation (abbreviated as “user operation” in FIG. 3), the arithmetic circuit unit 100 displays a predetermined image corresponding to the application or input operation. Here, the input operation by the user is, for example, when the user consciously operates the touch panel of the input operation unit 120, the button switch of the input operation unit 220, or the like, or is in a stationary state (for example, a state where the user is stationary on the table) It corresponds to an operation of lifting the electronic device 10 in the above) or giving a specific vibration, impact, inclination or the like. The operation on the touch panel of the input operation unit 120 is directly detected by the arithmetic circuit unit 100. Further, an operation on a button switch or the like of the input operation unit 220 is detected by the arithmetic circuit unit 200, and the detection result is transmitted to the arithmetic circuit unit 100 by a cooperation signal. The operation of lifting the electronic device 10 or giving a specific vibration, impact, tilt, etc. is monitored by the arithmetic circuit unit 200 by monitoring outputs from various sensors (for example, an acceleration sensor) of the sensor unit 210. The monitoring result is transmitted to the arithmetic circuit unit 100 by the cooperation signal.

この画像の切り替えタイミングにおいては、演算回路部100は、アプリケーションや入力操作に応じた1画面分の画像データを生成して、インターフェースI/F(A)を介してドライバ回路420のフレームメモリに書き込む。これにより、図3下段のタイミングチャートの(c)に示すように、表示パネル410の表示領域全域に、アプリケーションや入力操作に応じた所定の画像が表示される、全体表示を行う通常動作が実行される。ここで、(ハイパワー、ハイパフォーマンスの)演算回路部100により画像データを生成して表示パネル410に所定の画像を表示する制御を行っているので、表示パネル410に表示された画像が、上述した高機能画像412からアプリケーションや入力操作に応じた所定の画像に瞬時に切り替えられる。   At this image switching timing, the arithmetic circuit unit 100 generates image data for one screen corresponding to the application and input operation, and writes it to the frame memory of the driver circuit 420 via the interface I / F (A). . Thereby, as shown in (c) of the timing chart in the lower part of FIG. 3, the normal operation for performing the entire display is executed in which a predetermined image corresponding to the application and the input operation is displayed in the entire display area of the display panel 410. Is done. Here, since the image data is generated by the arithmetic circuit unit 100 (of high power and high performance) and a predetermined image is displayed on the display panel 410, the image displayed on the display panel 410 is the above-described one. The high function image 412 is instantly switched to a predetermined image corresponding to an application or input operation.

演算回路部100により切り替えられた後の画像が、例えば比較的画像データの容量が少ない画像や、画面表示の更新回数や変化の少ない画像(以下、便宜的に「簡易な画像」と総称する)である場合には、演算回路部100は、動作状態の移行を通知する連携信号を、連携通信部150を介して演算回路部200に送信する。これにより、演算回路部100は、画像データを生成してドライバ回路420に書き込む動作を含む大半の機能を休止した状態に移行する。ここで、図3上段の画面表示の(c)においては、簡易な画像414の例として、いわゆるデジタル時計表示に用いられる「12:05:01」の時分秒の画像を示す。また、演算回路部100の省電力状態への移行は、演算回路部100又は演算回路部200により、例えば電源部500における演算回路部100への駆動電力の供給を遮断又は抑制することにより実現される。ここで、省電力状態とは、必要最小限の構成要素にのみ電力を供給するように制御された状態のことであり、例えば電源制御と構成要素に関する公開された統一規格であるACPI(Advanced Configuration and Power Interface)で定めるスリーピングモードS0〜S5のうちS1やS3のスタンバイやスリープと呼ばれる状態のことである。なお、省電力状態は、スタンバイモード、スリープモード、休止状態等と呼ばれることがある。一方、演算回路部100により切り替えられた後の画像が、高機能画像である場合や、表示パネル410の表示領域のうち、比較的広い領域が頻繁に更新や変化する画像である場合には、演算回路部100は、演算回路部200に対して連携信号を送信せず、高機能表示を行う通常動作を維持して省電力状態に移行しない。   The image after being switched by the arithmetic circuit unit 100 is, for example, an image with a relatively small amount of image data, an image with a small number of screen display updates or changes (hereinafter referred to as a “simple image” for convenience). In this case, the arithmetic circuit unit 100 transmits a cooperative signal for notifying the transition of the operation state to the arithmetic circuit unit 200 via the cooperative communication unit 150. Thereby, the arithmetic circuit unit 100 shifts to a state where most of the functions including the operation of generating the image data and writing the image data to the driver circuit 420 are suspended. Here, (c) of the screen display in the upper part of FIG. 3 shows an image of “12:05:01” hour / minute / second used for so-called digital clock display as an example of a simple image 414. Moreover, the transition to the power saving state of the arithmetic circuit unit 100 is realized by blocking or suppressing the supply of driving power to the arithmetic circuit unit 100 in the power supply unit 500 by the arithmetic circuit unit 100 or the arithmetic circuit unit 200, for example. The Here, the power saving state is a state in which power is controlled so as to supply power only to the minimum necessary components. For example, ACPI (Advanced Configuration, which is an open unified standard related to power control and components) Among the sleeping modes S0 to S5 defined by (and Power Interface), this is a state called S1 or S3 standby or sleep. The power saving state may be referred to as a standby mode, a sleep mode, a hibernation state, or the like. On the other hand, when the image after being switched by the arithmetic circuit unit 100 is a high-function image, or when a relatively wide area of the display area of the display panel 410 is an image that is frequently updated or changed, The arithmetic circuit unit 100 does not transmit a cooperation signal to the arithmetic circuit unit 200, maintains a normal operation for performing high function display, and does not shift to the power saving state.

そして、演算回路部100から連携信号を受信した演算回路部200は、表示パネル410の表示領域全域に表示された画像のうちの、継続して更新や変化を伴う特定画像が表示される特定領域について画像データを生成し、アドレスを指定してインターフェースI/F(B)を介してドライバ回路420のフレームメモリに順次書き込む。ここで、特定領域は、例えば表示パネル410の表示領域全域に比較して十分狭い表示領域に設定されている。これにより、図3下段のタイミングチャートの(d)に示すように、フレームメモリに指定されたアドレスの画像データが上書きされて、表示パネル410の表示領域のうちの特定領域についてのみ画像が書き替えられる、領域表示を行う通常動作が継続して実行される。また、上述した演算回路部100における全体表示よりドライバ回路420のフレームメモリに書き込まれた画像データは、上書きされた上記の特定領域の画像データ以外は、そのまま保持されているので、表示パネル410の表示領域のうちの特定領域を除く領域全域には、従前(全体表示の際)の画像が表示された状態が保持される。この領域表示は、表示パネル410に表示される画像が、表示パネル410の表示領域のうち、比較的広い領域の更新や変化を生じるまで継続する。具体的には、領域表示においては、例えば図3上段の画面表示の(d)に示すように、図3上段の画面表示の(c)に示した時分秒の簡易な画像414のうち、時分表示の領域については、ドライバ回路420のフレームメモリに書き込まれた画像データがそのまま保持されるため画像は変化しない。一方、時分秒の簡易な画像414のうち、1秒ごとに表示が変化する秒表示の領域(特定領域)416については、演算回路部200により画像データを生成してドライバ回路420のフレームメモリに書き込むことにより、表示パネル410の秒表示を1秒ごとに「01」→「02」→・・・→「59」の順に書き替える。   And the arithmetic circuit part 200 which received the cooperation signal from the arithmetic circuit part 100 is the specific area | region where the specific image accompanying an update or a change is continuously displayed among the images displayed on the whole display area of the display panel 410. Image data is generated, and an address is designated and sequentially written into the frame memory of the driver circuit 420 via the interface I / F (B). Here, the specific area is set to a sufficiently narrow display area as compared with the entire display area of the display panel 410, for example. As a result, as shown in (d) of the timing chart in the lower part of FIG. 3, the image data at the address specified in the frame memory is overwritten, and the image is rewritten only in a specific area of the display area of the display panel 410. The normal operation for displaying the area is continuously executed. Further, the image data written to the frame memory of the driver circuit 420 from the entire display in the arithmetic circuit unit 100 described above is retained as it is except for the overwritten image data of the specific area. A state in which the previous image is displayed is maintained in the entire area of the display area excluding the specific area. This area display continues until an image displayed on the display panel 410 is updated or changed in a relatively wide area of the display area of the display panel 410. Specifically, in the area display, for example, as shown in (d) of the screen display in the upper part of FIG. 3, among the simple images 414 in the hour, minute, and second shown in (c) of the screen display of the upper part of FIG. In the hour / minute display area, the image data written in the frame memory of the driver circuit 420 is held as it is, so the image does not change. On the other hand, for the second display area (specific area) 416 whose display changes every second in the simple image 414 of hour, minute, second, image data is generated by the arithmetic circuit unit 200 and the frame memory of the driver circuit 420 is displayed. Is written in the order of “01” → “02” →... → “59” every second.

そして、表示パネル410に表示される画像が上記の特定領域416よりも広い領域の更新や変化を生じる場合、例えば図3上段の画面表示の(d)において、秒表示に加え、1分ごとに表示が変化する時分表示に変化が生じる場合には、演算回路部200は、動作状態の移行を通知する連携信号を、連携通信部250を介して演算回路部100に送信する。これにより、演算回路部200は、特定領域416の画像データを生成してドライバ回路420に書き込む動作を一時停止又は中断する。一方、演算回路部200から連携信号を受信した演算回路部100は、図3下段のタイミングチャートの(e)に示すように、省電力状態から復帰して、時分秒表示を有する表示領域全域の画像データを生成してドライバ回路420に書き込む全体表示を行う。ここで、演算回路部100の省電力状態から通常動作への復帰は、演算回路部100又は演算回路部200により、例えば電源部500から演算回路部100に駆動電力を供給又は回復させることにより実現される。すなわち、時分秒表示を有する簡易な画像414の秒表示が「59」に到達した場合には、演算回路部200は、次の秒表示「00」の画像データの生成、書込みを行わない。一方、演算回路部100は、図3上段の画面表示の(e)に示すように、秒表示に加え、時分表示を含む画像データを生成してドライバ回路420のフレームメモリに書き込むことにより、表示パネル410の表示領域全域に「12:06:00」の画像を表示する。このような表示パネル410における時分秒表示は、1分ごとに「12:06:00」→「12:07:00」→・・・のように順次書き替えられる。その後、演算回路部100は、演算回路部200に連携信号を送信して、再び省電力状態に移行する。すなわち、演算回路部100は、理論上、59秒間省電力状態に設定されることになる。演算回路部200は、演算回路部100から連携信号を受信することにより、図3下段のタイミングチャートの(f)に示すように、上述した図3下段のタイミングチャートの(d)と同様に、表示パネル410の表示領域のうち、秒表示を行う特定領域416についてのみ画像を書き替える領域表示を行う。   When the image displayed on the display panel 410 is updated or changed in an area wider than the specific area 416, for example, in (d) of the screen display in the upper part of FIG. When a change occurs in the hourly display when the display changes, the arithmetic circuit unit 200 transmits a cooperative signal notifying the transition of the operation state to the arithmetic circuit unit 100 via the cooperative communication unit 250. Thereby, the arithmetic circuit unit 200 temporarily stops or interrupts the operation of generating the image data of the specific area 416 and writing it in the driver circuit 420. On the other hand, the arithmetic circuit unit 100 that has received the cooperation signal from the arithmetic circuit unit 200 returns from the power saving state and has the entire display area having an hour, minute, and second display as shown in (e) of the timing chart in the lower part of FIG. Image data is generated and written to the driver circuit 420 for overall display. Here, the return from the power saving state of the arithmetic circuit unit 100 to the normal operation is realized by supplying or recovering driving power from the power source unit 500 to the arithmetic circuit unit 100 by the arithmetic circuit unit 100 or the arithmetic circuit unit 200, for example. Is done. That is, when the second display of the simple image 414 having the hour / minute / second display reaches “59”, the arithmetic circuit unit 200 does not generate or write the image data of the next second display “00”. On the other hand, as shown in (e) of the screen display in the upper part of FIG. 3, the arithmetic circuit unit 100 generates image data including the hour and minute display in addition to the second display and writes it in the frame memory of the driver circuit 420. An image “12:06:00” is displayed in the entire display area of the display panel 410. The hour / minute / second display on the display panel 410 is rewritten in order of “12:06:00” → “12:07:00” →. Thereafter, the arithmetic circuit unit 100 transmits a cooperation signal to the arithmetic circuit unit 200 and shifts again to the power saving state. That is, the arithmetic circuit unit 100 is theoretically set to the power saving state for 59 seconds. As shown in (f) of the timing chart in the lower part of FIG. 3, the arithmetic circuit part 200 receives the cooperation signal from the arithmetic circuit part 100, as in (d) of the timing chart in the lower part of FIG. Of the display area of the display panel 410, the area display for rewriting the image is performed only for the specific area 416 for performing the second display.

次いで、上述した領域表示において、図3下段のタイミングチャートの(g)及び図3上段の画面表示の(g)に示すように、例えば電子機器10において実行されているアプリケーションや、ユーザによる入力操作により画像の切り替えが発生した場合には、演算回路部200は、動作状態の移行を通知する連携信号を、連携通信部250を介して演算回路部100に送信する。これにより、演算回路部200は、特定領域416の画像データを生成してドライバ回路420に書き込む動作を停止又は中断する。一方、演算回路部200から連携信号を受信した演算回路部100は、図3下段のタイミングチャートの(h)に示すように、省電力状態から復帰して、アプリケーションや入力操作に応じた画像データを生成して、ドライバ回路420のフレームメモリに書き込む。これにより、表示パネル410の表示領域全域に、アプリケーションや入力操作に応じた所定の画像を表示する全体表示が実行される。この場合においても、(ハイパワー、ハイパフォーマンスの)演算回路部100により画像データを生成して表示パネル410に画像を表示する制御を行っているので、表示パネル410に表示された画像が、アプリケーションや入力操作に応じた所定の画像に瞬時に切り替えられる。   Next, in the area display described above, as shown in the timing chart (g) in the lower part of FIG. 3 and the screen display (g) in the upper part of FIG. 3, for example, an application executed in the electronic device 10 or an input operation by the user When the switching of the images occurs, the arithmetic circuit unit 200 transmits a cooperative signal notifying the transition of the operation state to the arithmetic circuit unit 100 via the cooperative communication unit 250. As a result, the arithmetic circuit unit 200 stops or interrupts the operation of generating the image data of the specific area 416 and writing it to the driver circuit 420. On the other hand, the arithmetic circuit unit 100 that has received the cooperation signal from the arithmetic circuit unit 200 recovers from the power saving state as shown in (h) of the timing chart in the lower part of FIG. Is written into the frame memory of the driver circuit 420. Thereby, the whole display which displays the predetermined | prescribed image according to an application or input operation is performed in the whole display area of the display panel 410. FIG. Also in this case, since the control circuit unit 100 (of high power and high performance) generates image data and performs control to display the image on the display panel 410, the image displayed on the display panel 410 can be displayed as an application or The image can be instantly switched to a predetermined image corresponding to the input operation.

ここで、演算回路部100により切り替えられた後の画像が、図3上段の画面表示の(h)に示すように、高機能画像412である場合や、表示パネル410の表示領域のうち、比較的広い領域が頻繁に更新や変化する画像である場合には、演算回路部100は、高機能表示を行う通常動作を継続して実行する。一方、演算回路部100により切り替えられた後の画像が、簡易な画像である場合には、演算回路部100は、演算回路部200に対して連携信号を送信して、上述した図3下段のタイミングチャートの(d)、(f)と同様に、演算回路部200により表示パネル410の表示領域のうち、特定領域416についてのみ画像を書き替える領域表示を行う。   Here, the image after being switched by the arithmetic circuit unit 100 is a high function image 412 as shown in (h) of the screen display in the upper part of FIG. When the target wide area is an image that is frequently updated or changed, the arithmetic circuit unit 100 continues to perform the normal operation for performing the high function display. On the other hand, when the image after being switched by the arithmetic circuit unit 100 is a simple image, the arithmetic circuit unit 100 transmits a cooperation signal to the arithmetic circuit unit 200, and the above-described lower part of FIG. Similar to (d) and (f) of the timing chart, the arithmetic circuit unit 200 displays an area in which an image is rewritten only for the specific area 416 in the display area of the display panel 410.

本実施形態においては、上述した一連の処理動作が繰り返し実行される。ここで、演算回路部100、200は、上述した一連の処理動作の実行中、処理動作を中断又は終了させる入力操作や動作状態の変化を常時監視して、当該入力操作や状態変化を検出した場合には、処理動作を強制的に終了する。具体的には、演算回路部100、200は、ユーザによる動作電源の遮断(OFF)操作や、電源部500における電池残量の低下、実行中の機能やアプリケーションの異常等を検出して、一連の処理動作を強制的に中断して終了する。   In the present embodiment, the above-described series of processing operations are repeatedly executed. Here, during the execution of the series of processing operations described above, the arithmetic circuit units 100 and 200 constantly monitor the input operation and the change in the operation state that interrupt or end the processing operation, and detect the input operation and the state change. In the case, the processing operation is forcibly terminated. Specifically, the arithmetic circuit units 100 and 200 detect a series of operations such as an operation power-off (OFF) operation by the user, a decrease in the remaining battery level in the power source unit 500, an abnormality in a function or application being executed, and the like. The processing operation is forcibly interrupted and terminated.

また、上述した一連の処理動作において、演算回路部200は、演算回路部100が高機能表示を行っている状態や、省電力状態から通常動作に復帰した状態においては、少なくとも画像データを生成してドライバ回路420に書き込む動作を停止又は中断して、センサ部210におけるセンシング動作等を低消費電力で行う通常動作を実行する。   In the series of processing operations described above, the arithmetic circuit unit 200 generates at least image data in a state where the arithmetic circuit unit 100 is performing a high function display or in a state where the power saving state returns to the normal operation. Then, the operation of writing to the driver circuit 420 is stopped or interrupted, and the normal operation of performing the sensing operation or the like in the sensor unit 210 with low power consumption is executed.

なお、本実施形態においては、画面表示の例として、表示パネル410に、いわゆるデジタル時計表示のような時分秒表示を含む簡易な画像414を表示し、秒表示を行う特定領域416について、演算回路部200により画像データを生成して、表示パネル410の秒表示を順次書き替える場合(図3)について説明したが、本発明はこれに限るものではない。本発明に係る画面表示の他の例は、例えば図4(a)に示すように、表示パネル410に、アナログ時計表示のような時分秒針(Hh、Hm、Hs)からなる簡易な画像414を表示し、秒針Hsを表示する特定領域416について、演算回路部200により画像データを生成して、表示パネル410の秒表示を1秒ごとに書き替える。また、時針Hh及び分針Hmの表示については、演算回路部100により画像データを生成して、表示パネル410の表示領域全域を1分ごとに書き替えるようにしてもよい。この場合、特定領域416は、表示パネル410の表示領域に対して移動又は変化する領域となる。すなわち、特定領域416は、上述した実施形態に示したように、表示パネル410の表示領域内の固定された領域である必要はなく、位置が変化する領域であってもよい。   In the present embodiment, as an example of screen display, a simple image 414 including hour / minute / second display such as a so-called digital clock display is displayed on the display panel 410, and a calculation is performed for a specific region 416 for performing second display. Although the case where image data is generated by the circuit unit 200 and the second display on the display panel 410 is sequentially rewritten has been described (FIG. 3), the present invention is not limited to this. As another example of the screen display according to the present invention, as shown in FIG. 4A, for example, a simple image 414 composed of hour / minute / second hands (Hh, Hm, Hs) such as an analog clock display is displayed on the display panel 410. For the specific area 416 where the second hand Hs is displayed, image data is generated by the arithmetic circuit unit 200 and the second display on the display panel 410 is rewritten every second. In addition, regarding the display of the hour hand Hh and the minute hand Hm, image data may be generated by the arithmetic circuit unit 100 and the entire display area of the display panel 410 may be rewritten every minute. In this case, the specific area 416 is an area that moves or changes relative to the display area of the display panel 410. That is, the specific area 416 does not have to be a fixed area in the display area of the display panel 410 as shown in the above-described embodiment, and may be an area whose position changes.

また、上述した実施形態(図3)に示したデジタル時計表示等の時分秒表示を含む画面表示や、図4(a)に示したアナログ時計表示等の時分秒針からなる画面表示の例においては、秒表示や秒針の表示のみを特定領域として、処理能力の低い演算回路部200により表示を書き替える場合について説明したが、本発明はこれに限るものではない。すなわち、処理能力の低い演算回路部200による表示の書き替えタイミングを僅かにずらすことにより、1秒ごとの秒表示の書き替え動作の合間に、時分表示についても処理能力の低い演算回路部200により表示を書き替えるものであってもよい。これによれば、処理能力の高い演算回路部100をより長い時間(例えば表示パネル410に時計表示が継続している期間)、省電力状態に設定しておくことができる。   Further, examples of screen display including hour / minute / second display such as digital clock display shown in the above-described embodiment (FIG. 3) and screen display including hour / minute / second hands such as analog clock display shown in FIG. In the above description, a case has been described in which only the second display or the second hand display is used as the specific area, and the display is rewritten by the arithmetic circuit unit 200 having a low processing capability. That is, by slightly shifting the display rewriting timing of the arithmetic circuit unit 200 having a low processing capability, the arithmetic circuit unit 200 having a low processing capability also for the hour / minute display between the rewriting operations of the second display every second. The display may be rewritten. According to this, it is possible to set the arithmetic circuit unit 100 having a high processing capability to a power saving state for a longer time (for example, a period in which clock display is continued on the display panel 410).

また、本発明に係る画面表示のさらに他の例は、例えば図4(b)、(c)に示すように、まず、表示パネル410の表示領域全域に、演算回路部100により生成した画像データに基づくカラー画像等の高機能画像412を表示する。そして、当該高機能画像412の画面表示の更新回数や変化の少ない状態では、表示パネル410の表示領域に比較して十分狭い領域であって、かつ、データ容量が少なく、継続して更新や変化を伴う(すなわち、更新頻度が高い)文字や図形、マーク等の特定画像が表示される特定領域416、418について、演算回路部200により画像データを生成して画像を順次書き替えるものであってもよい。この場合においても、演算回路部100によりドライバ回路420のフレームメモリに書き込まれた画像データに基づいて、特定領域416、418を除く表示パネル410の表示領域全域に、例えば地図画像や報知画像等の各種の高機能画像412を表示した状態が保持される。また、演算回路部200により順次書き込まれた画像データに基づいて、上記の高機能画像412が表示されている表示パネル410の特定領域416、418に、例えば移動距離やペース等を示す文字、天気情報や動作状態等を示すマーク等の、継続して更新や変化を伴う各種の特定画像が書き替えられる。   Still another example of the screen display according to the present invention is, as shown in FIGS. 4B and 4C, for example, first, image data generated by the arithmetic circuit unit 100 over the entire display area of the display panel 410. A high-function image 412 such as a color image based on is displayed. In the state where the number of updates and changes in the screen display of the high function image 412 are small, the area is sufficiently narrow as compared with the display area of the display panel 410 and has a small data capacity, and is continuously updated or changed. For specific areas 416 and 418 in which specific images such as characters, graphics, marks, etc., that are accompanied by (that is, updated frequently) are displayed, image data is generated by the arithmetic circuit unit 200 and the images are sequentially rewritten. Also good. Even in this case, on the basis of the image data written in the frame memory of the driver circuit 420 by the arithmetic circuit unit 100, for example, a map image, a notification image, or the like is displayed over the entire display area of the display panel 410 except for the specific areas 416 and 418. The state in which various high function images 412 are displayed is maintained. In addition, based on the image data sequentially written by the arithmetic circuit unit 200, the specific areas 416 and 418 of the display panel 410 on which the high-function image 412 is displayed are displayed, for example, characters indicating movement distance, pace, etc., weather Various specific images that are continuously updated or changed, such as marks indicating information and operation states, are rewritten.

また、本実施形態においては、演算回路部200により画像が順次書き替えられる特定領域について、例えば時分秒表示における秒表示の領域のように、表示パネル410の表示領域全域に比較して十分狭い表示領域である場合について説明したが、本発明はこれに限定されるものではない。すなわち、特定領域は、ローパワー、ローパフォーマンスの演算回路部200により生成した画像データを、データ転送速度の遅いインターフェースI/F(B)を介してドライバ回路420に書き込んで、表示パネル410に画像を表示した場合に、ユーザに当該画像の乱れや途切れを生じることなく良好に視認される程度の大きさの表示領域を有するものであればよい。したがって、特定領域に表示される画像(特定画像)のデータ容量が少ない場合や、画面表示の更新回数や変化が少ない場合には、特定領域を表示パネル410の表示領域に対して広く設定するものであってもよい。   In the present embodiment, the specific area in which images are sequentially rewritten by the arithmetic circuit unit 200 is sufficiently narrow as compared with the entire display area of the display panel 410, such as a second display area in hour / minute / second display. Although the case of the display area has been described, the present invention is not limited to this. That is, in the specific area, the image data generated by the low-power, low-performance arithmetic circuit unit 200 is written to the driver circuit 420 via the interface I / F (B) having a low data transfer speed, and the image is displayed on the display panel 410. It is only necessary that the display area is large enough to be visually recognized by the user without causing disturbance or interruption of the image. Therefore, when the data capacity of the image (specific image) displayed in the specific area is small, or when the number of screen display updates and changes are small, the specific area is set wider than the display area of the display panel 410. It may be.

(作用効果の検証)
次に、本実施形態に係る表示装置を備えた電子機器及びその制御方法における作用効果について、比較例を示して具体的に説明する。
図5は、本実施形態の作用効果を説明するための比較例を示す概略ブロック図であり、図6は、その制御方法を示すタイミングチャート、及び、画面表示の例を示す図である。ここでは、本実施形態と比較例との構成や制御方法の比較を明瞭にするために、本実施形態と同等の構成や制御方法については同等の符号を付して説明する。
(Verification of effects)
Next, the effects of the electronic apparatus including the display device according to the present embodiment and the control method thereof will be specifically described with reference to a comparative example.
FIG. 5 is a schematic block diagram showing a comparative example for explaining the operational effects of the present embodiment, and FIG. 6 is a timing chart showing the control method and an example of screen display. Here, in order to clarify the comparison of the configuration and the control method between the present embodiment and the comparative example, the same configuration and control method as the present embodiment will be described with the same reference numerals.

比較例における表示装置は、例えば図5に示すように、大別して、演算回路部100Pと、表示部400Pと、を有し、表示部400Pは透過型の表示パネル410Pと、フレームメモリを内蔵したドライバ回路420Pとを備えている。また、図示を省略するが、透過型の表示パネル410Pの背面側にはバックライト(光源部)が配置されている。このような表示装置においては、上述した本実施形態と同様に、アプリケーションや入力操作に応じて演算回路部100Pにより生成された画像データを、ドライバ回路420のフレームメモリに書き込むことにより、表示パネル410の表示領域全域に所定の画像が表示される。そして、表示パネル410Pの背面側からバックライトの光を照射することにより、表示パネル410Pに表示された画像がユーザの視野側に投影されて視認される。   As shown in FIG. 5, for example, the display device in the comparative example is roughly divided into an arithmetic circuit unit 100P and a display unit 400P. The display unit 400P includes a transmissive display panel 410P and a frame memory. And a driver circuit 420P. Although not shown, a backlight (light source unit) is disposed on the back side of the transmissive display panel 410P. In such a display device, as in the above-described embodiment, the image data generated by the arithmetic circuit unit 100P in accordance with the application or input operation is written in the frame memory of the driver circuit 420, thereby the display panel 410. A predetermined image is displayed over the entire display area. And by irradiating the light of a backlight from the back side of the display panel 410P, the image displayed on the display panel 410P is projected and visually recognized on the user's visual field side.

ここで、表示パネル410に、上述したような高精細なカラー画像や、滑らかな動画やアニメーション等の高機能画像を表示するためには、演算回路部100Pとして、比較的処理能力が高く、かつ、消費電力の高い演算回路(ハイパワー、ハイパフォーマンスのプロセッサ)を適用する必要がある。加えて、演算回路部100Pとドライバ回路420Pとを、例えばMIPIやパラレルインターフェース等の、データ転送速度が比較的速い規格に対応したインターフェースI/F(P)により接続する必要がある。   Here, in order to display the above-described high-definition color image or a high-function image such as a smooth moving image or animation on the display panel 410, the arithmetic circuit unit 100P has a relatively high processing capability and It is necessary to apply a high power consumption arithmetic circuit (high power, high performance processor). In addition, it is necessary to connect the arithmetic circuit unit 100P and the driver circuit 420P by an interface I / F (P) corresponding to a standard with a relatively high data transfer speed, such as MIPI or a parallel interface.

このような表示装置においては、例えば図6(c)に示すように、表示パネル410Pに簡易な画像414を表示する場合であっても、継続して更新や変化を伴う画像(例えば図中の秒表示)を含んでいる場合には、演算回路部100Pにより表示パネル410Pの表示領域全域の画像データを生成し、インターフェースI/F(P)を介してドライバ回路420Pに書き込む動作を続ける必要がある。そのため、演算回路部100Pを省電力状態に移行させることができない。一方、例えば図6(a)や(e)に示すように、表示パネル410Pに画面表示の更新回数や変化の少ない画像(例えば地図や運動支援画像)を一定期間表示する場合には、その画像が高機能画像412であっても、演算回路部100Pにより生成され、ドライバ回路420Pに書き込まれた画像データがフレームメモリに保持されるため、当該画像の表示中は、次の画像データの生成要求があるまでは演算回路部100Pを省電力状態に移行させることができる。なお、図6に示したタイミングと画面表示の例は、上述した本発明の実施形態と同様に、高機能画像412を表示している期間中に、ユーザによる入力操作等により時分秒表示を含む簡易な画像414に切り替わった場合の制御方法を説明するものである。   In such a display device, for example, as shown in FIG. 6C, even when a simple image 414 is displayed on the display panel 410P, an image (for example, in the figure) that is continuously updated or changed. 2nd display), it is necessary to continue the operation of generating the image data of the entire display area of the display panel 410P by the arithmetic circuit unit 100P and writing it to the driver circuit 420P via the interface I / F (P). is there. Therefore, the arithmetic circuit unit 100P cannot be shifted to the power saving state. On the other hand, for example, as shown in FIGS. 6 (a) and 6 (e), when a display panel 410P displays an image (e.g., a map or an exercise support image) with a small number of screen display updates and changes for a certain period, the image is displayed. Is the high-function image 412, the image data generated by the arithmetic circuit unit 100P and written in the driver circuit 420P is held in the frame memory. Therefore, while the image is being displayed, the next image data generation request Until there is, the arithmetic circuit unit 100P can be shifted to the power saving state. In the example of timing and screen display shown in FIG. 6, as in the embodiment of the present invention described above, the hour / minute / second display is performed by an input operation or the like by the user during the period when the high-function image 412 is displayed. A control method in the case of switching to a simple image 414 including the image will be described.

このように、比較例における表示装置においては、演算回路部100P単体で表示部400Pの表示状態を制御しているため、頻繁に更新や変化を伴う画像を表示する場合には、演算回路部100Pにより頻繁に画像データを生成してドライバ回路420Pに書き込み続ける必要がある。そのため、演算回路部100Pは、このような画像の表示中は省電力状態に移行することができず、演算回路部100Pの消費電力を十分に削減することができない。また、表示パネル410Pに簡易な画像414を表示する場合であっても、(ハイパワー、ハイパフォーマンスの)演算回路部100Pを使用する必要があるため、演算回路部100Pの処理能力が余剰状態になり、演算回路部100Pを有効に利用することができない。   As described above, in the display device in the comparative example, the arithmetic circuit unit 100P alone controls the display state of the display unit 400P. Therefore, when displaying an image frequently updated or changed, the arithmetic circuit unit 100P. Therefore, it is necessary to generate image data more frequently and continue writing to the driver circuit 420P. Therefore, the arithmetic circuit unit 100P cannot shift to the power saving state during display of such an image, and the power consumption of the arithmetic circuit unit 100P cannot be sufficiently reduced. Further, even when a simple image 414 is displayed on the display panel 410P, it is necessary to use the (high power, high performance) arithmetic circuit unit 100P, so that the processing capability of the arithmetic circuit unit 100P becomes a surplus state. Therefore, the arithmetic circuit unit 100P cannot be used effectively.

これに対して、上述した本実施形態においては、処理能力の異なる2つの演算回路部100、200を備え、各々が個別のインターフェースI/F(A)、I/F(B)を介して表示部400のドライバ回路420に接続されている。また、ドライバ回路420は、フレームメモリを内蔵し、演算回路部100、200から個別に書き込まれる画像データを順次上書きするように構成されている。そして、表示パネル410に高機能画像412を表示する場合には、処理能力が高い演算回路部100により画像データが生成されてインターフェースI/F(A)を介してドライバ回路420に書き込まれる。一方、表示パネル410に簡易な画像414を表示する場合には、演算回路部100及び演算回路部200が連携して、表示パネル410の表示領域のうちの、継続して更新や変化を伴う(更新頻度が高い)特定画像、又は、データ容量が小さい特定画像が表示される特定領域416について、処理能力が低い演算回路部200により画像データが生成されてインターフェースI/F(B)を介してドライバ回路420に順次書き込まれる。そして、この期間においては、演算回路部100は省電力状態に移行して、その状態を維持する。   In contrast, the present embodiment described above includes two arithmetic circuit units 100 and 200 having different processing capabilities, each of which is displayed via an individual interface I / F (A) or I / F (B). The driver circuit 420 of the unit 400 is connected. The driver circuit 420 includes a frame memory, and is configured to sequentially overwrite image data individually written from the arithmetic circuit units 100 and 200. When the high-function image 412 is displayed on the display panel 410, image data is generated by the arithmetic circuit unit 100 having a high processing capability and written to the driver circuit 420 via the interface I / F (A). On the other hand, when the simple image 414 is displayed on the display panel 410, the arithmetic circuit unit 100 and the arithmetic circuit unit 200 cooperate with each other to continuously update or change the display area of the display panel 410 ( For a specific area 416 where a specific image having a high update frequency or a specific image having a small data capacity is displayed, image data is generated by the arithmetic circuit unit 200 having a low processing capacity and is transmitted via the interface I / F (B). Data is sequentially written in the driver circuit 420. In this period, the arithmetic circuit unit 100 shifts to the power saving state and maintains the state.

このように、本実施形態においては、高精細なカラー画像や、滑らかな動画やアニメーション表示等の高機能画像を、処理能力の高い演算回路部100により良好に表示して、ユーザに各種の情報を良好に提供することができる。また、画像データの容量の少ない画像や、画面表示の更新回数や変化の少ない画像等の簡易な画像を、処理能力の低い演算回路部200を連携させることにより良好に表示することができるとともに、処理能力の高い演算回路部100を極力省電力状態に移行させることができる。したがって、本実施形態によれば、表示部400における画像表示に係る処理負担が比較的小さい状態では、処理能力が高い演算回路部100に替わって、処理能力は低いが常時動作を継続している演算回路部200により機能の一部を実行して、演算回路部100が省電力状態に設定されている期間を極力長くすることができるので、演算回路部100における消費電力を削減することができ、電子機器の駆動時間を改善することができる。   As described above, in this embodiment, a high-definition color image, a high-function image such as a smooth moving image or animation display is favorably displayed by the arithmetic circuit unit 100 having a high processing capability, and various information is presented to the user. Can be provided satisfactorily. In addition, a simple image such as an image with a small amount of image data or an image with a small number of screen display updates and changes can be displayed well by linking the arithmetic circuit unit 200 with a low processing capability, The arithmetic circuit unit 100 having a high processing capability can be shifted to the power saving state as much as possible. Therefore, according to the present embodiment, in a state where the processing load related to image display on the display unit 400 is relatively small, instead of the arithmetic circuit unit 100 having a high processing capability, the processing capability is low but the operation is always continued. Since a part of the function is executed by the arithmetic circuit unit 200 and the period during which the arithmetic circuit unit 100 is set to the power saving state can be made as long as possible, power consumption in the arithmetic circuit unit 100 can be reduced. The driving time of the electronic device can be improved.

<第2の実施形態>
次に、本発明に係る表示装置を備えた電子機器の第2の実施形態について、図面を参照して詳しく説明する。
図7は、本発明に係る表示装置を備えた電子機器の第2の実施形態を示す概略ブロック図である。ここで、上述した第1の実施形態と同等の構成については、同等の符号を付してその説明を簡略化する。図8は、本実施形態に係る表示装置における画面表示の例を示す図である。
<Second Embodiment>
Next, a second embodiment of an electronic apparatus including the display device according to the present invention will be described in detail with reference to the drawings.
FIG. 7 is a schematic block diagram showing a second embodiment of an electronic apparatus provided with the display device according to the present invention. Here, about the structure equivalent to 1st Embodiment mentioned above, the same code | symbol is attached | subjected and the description is simplified. FIG. 8 is a diagram illustrating an example of screen display in the display device according to the present embodiment.

第1の実施形態においては、表示部400に表示パネル410が1個のみ設けられ、複数のインターフェースを有するドライバ回路420に接続された演算回路部100及び演算回路部200により表示パネル410の表示状態を制御する構成について説明した。第2の実施形態においては、表示部400に表示パネルが複数(ここでは2個)設けられ、演算回路部100により第1の表示パネルの表示状態を制御し、演算回路部200により第2の表示パネルの表示状態を制御する表示パターンと、演算回路部100及び演算回路部200により第1の表示パネルの表示状態を制御する表示パターンとを有していることを特徴としている。   In the first embodiment, only one display panel 410 is provided in the display unit 400, and the display state of the display panel 410 is calculated by the arithmetic circuit unit 100 and the arithmetic circuit unit 200 connected to the driver circuit 420 having a plurality of interfaces. The configuration for controlling the above has been described. In the second embodiment, a plurality of display panels (here, two) are provided in the display unit 400, the display state of the first display panel is controlled by the arithmetic circuit unit 100, and the second display panel is controlled by the arithmetic circuit unit 200. A display pattern for controlling the display state of the display panel and a display pattern for controlling the display state of the first display panel by the arithmetic circuit unit 100 and the arithmetic circuit unit 200 are provided.

第2の実施形態に係る電子機器10は、例えば図7に示すように、概略、処理能力が異なる2組の演算回路部100及び演算回路部200と、2組の表示パネル(第1の表示パネル)410及び表示パネル(第2の表示パネル)430を備えた表示部400とを有している。ここで、本実施形態において、図7に示した他の構成については、上述した第1の実施形態と同等であるのでその説明を省略する。   As shown in FIG. 7, for example, the electronic device 10 according to the second embodiment schematically includes two sets of arithmetic circuit units 100 and 200 having different processing capabilities, and two sets of display panels (first display). Panel) 410 and a display unit 400 provided with a display panel (second display panel) 430. Here, in the present embodiment, the other configuration shown in FIG. 7 is the same as that of the above-described first embodiment, and thus the description thereof is omitted.

表示部400は、表示パネル410に画像を表示するためのフレームメモリを内蔵したドライバ回路420と、表示パネル430に画像を表示するためのフレームメモリを内蔵したドライバ回路440が設けられている。ここで、表示パネル410とドライバ回路420は、第1の実施形態と同様の構成及び機能を有し、ドライバ回路420が、それぞれ、データ転送速度が異なるインターフェースI/F(A)、I/F(B)を介して、演算回路部100及び演算回路部200に接続されている。すなわち、表示パネル410は、演算回路部100及び演算回路部200により生成される画像データに基づいて所定の画像が表示される。また、ドライバ回路440は、例えばSPI等のデータ転送速度が比較的遅い規格に対応したインターフェースI/F(C)を介して、演算回路部200に接続されている。すなわち、表示パネル430は、演算回路部200により生成される画像データに基づいて所定の画像が表示される。なお、演算回路部200により生成される画像データは、表示部400における表示パターンに応じて、ドライバ回路420又はドライバ回路440のいずれか一方に選択的に書込みが行われるように制御される。   The display unit 400 is provided with a driver circuit 420 having a built-in frame memory for displaying an image on the display panel 410 and a driver circuit 440 having a built-in frame memory for displaying an image on the display panel 430. Here, the display panel 410 and the driver circuit 420 have the same configurations and functions as those of the first embodiment, and the driver circuit 420 has interfaces I / F (A) and I / F having different data transfer rates, respectively. It is connected to the arithmetic circuit unit 100 and the arithmetic circuit unit 200 via (B). That is, the display panel 410 displays a predetermined image based on the image data generated by the arithmetic circuit unit 100 and the arithmetic circuit unit 200. The driver circuit 440 is connected to the arithmetic circuit unit 200 via an interface I / F (C) corresponding to a standard with a relatively low data transfer rate such as SPI. That is, the display panel 430 displays a predetermined image based on the image data generated by the arithmetic circuit unit 200. Note that image data generated by the arithmetic circuit unit 200 is controlled to be selectively written to either the driver circuit 420 or the driver circuit 440 in accordance with the display pattern on the display unit 400.

また、本実施形態において、表示パネル410、430は、少なくともいずれか一方に透過型の表示パネルが適用され、透過型の表示パネルの背面側には、光源部300のバックライトが配置されている。ここで、表示パネル410、430は、ユーザの視野側から見て、平面的に重なることなく並列的に、又は、独立して配置された構成を有するものであってもよい。また、表示パネル410、430がいずれも透過型の表示パネルである場合には、例えば平面的に重なるように配置され、最背面側にバックライトが配置された構成を有しているものであってもよい。   In this embodiment, at least one of the display panels 410 and 430 is a transmissive display panel, and the backlight of the light source unit 300 is disposed on the back side of the transmissive display panel. . Here, the display panels 410 and 430 may have a configuration in which the display panels 410 and 430 are arranged in parallel or independently without overlapping in plan view as viewed from the user's visual field side. Further, when both of the display panels 410 and 430 are transmissive display panels, for example, the display panels 410 and 430 have a configuration in which the display panels 410 and 430 are arranged so as to overlap in a plan view and the backlight is arranged on the backmost side. May be.

表示パネル410の表示状態を制御する演算回路部100は、上述した第1の実施形態に示したように、比較的処理能力が高い演算回路(ハイパワー、ハイパフォーマンスのプロセッサ)が適用される。これにより、表示パネル410は、高機能な表示を実現できる表示パネルを適用することができる。具体的には、表示パネル410として、上述した第1の実施形態と同様に、例えば透過型のTFTカラー液晶パネル等を適用することができる。   As shown in the first embodiment, the arithmetic circuit unit 100 that controls the display state of the display panel 410 is an arithmetic circuit (high power, high performance processor) having a relatively high processing capability. Thereby, the display panel 410 can be applied to a display panel that can realize high-functional display. Specifically, as the display panel 410, for example, a transmissive TFT color liquid crystal panel or the like can be applied as in the first embodiment described above.

一方、表示パネル410又は表示パネル430の表示状態を制御する演算回路部200は、上述した第1の実施形態に示したように、比較的処理能力が低い演算回路(ローパワー、ローパフォーマンスのプロセッサ)が適用される。ここで、演算回路部200は、表示部400における表示パターンに応じて、表示パネル410又は表示パネル430のいずれか一方の表示状態を選択的に制御する。これにより、表示パネル430は、比較的低消費電力で表示駆動することができる表示パネルや、低消費電力で表示することができる画面表示が適用される。具体的には、表示パネル430として、例えば高反射で屋外視認性に優れるPN(Polymer Network)型やPD(Polymer Dispersed)型の液晶パネル、電子ペーパーに用いられる表示パネル等を良好に適用することができる。あるいは、表示パネル430には、低消費電力で表示駆動することができる、時計表示や簡易な図形表示、静止画や画面表示の更新回数や変化が少ない画像等が表示される。後者の場合には、表示パネル430は、PN型やPD型の液晶パネル、電子ペーパー等に限定されるものではなく、表示パネル410と同様に、TFTカラー液晶パネル等を適用するものであってもよい。   On the other hand, as shown in the first embodiment, the arithmetic circuit unit 200 that controls the display state of the display panel 410 or the display panel 430 is an arithmetic circuit (low power, low performance processor) having relatively low processing capability. ) Applies. Here, the arithmetic circuit unit 200 selectively controls the display state of either the display panel 410 or the display panel 430 according to the display pattern on the display unit 400. Accordingly, the display panel 430 is applied to a display panel that can be driven for display with relatively low power consumption or a screen display that can be displayed with low power consumption. Specifically, as the display panel 430, for example, a PN (Polymer Network) type or PD (Polymer Dispersed) type liquid crystal panel having high reflection and excellent outdoor visibility, a display panel used for electronic paper, and the like are preferably applied. Can do. Alternatively, the display panel 430 displays an image that can be driven with low power consumption, a clock display, a simple graphic display, a still image or a screen display with a small number of updates and changes, and the like. In the latter case, the display panel 430 is not limited to a PN-type or PD-type liquid crystal panel, electronic paper, or the like, and a TFT color liquid crystal panel or the like is applied in the same manner as the display panel 410. Also good.

このような構成を有する表示装置においては、演算回路部100により表示パネル410に高機能な表示を行い、演算回路部200により表示パネル430に簡易な表示を行う第1の表示パターンと、上述した第1の実施形態に示したように、演算回路部100及び演算回路部200により表示パネル410に簡易な画像を表示する際に低消費電力で表示を行う第2の表示パターンとが選択的に実行されるように制御される。そして、このような表示部400における表示パターンの制御においては、演算回路部100と演算回路部200とが、連携通信部150、250を介して連携信号を送受信することにより相互に連携かつ同期して、各表示パネル410、420の表示状態に応じて、演算回路部100及び演算回路部200により生成する画像データや、当該画像データの書込み先が決定される。すなわち、第1の表示パターンにおいては、演算回路部100により生成された画像データがインターフェースI/F(A)を介してドライバ回路420に書き込まれ、演算回路部200により生成された画像データがインターフェースI/F(C)を介してドライバ回路440に書き込まれる。一方、第1の表示パターンにおいては、演算回路部100により生成された画像データがインターフェースI/F(A)を介してドライバ回路420に書き込まれ、演算回路部200により生成された画像データがインターフェースI/F(B)を介してドライバ回路420に書き込まれる。ここで、ドライバ回路420は、演算回路部100及び演算回路部200から送信される画像データがフレームメモリに順次上書き保存される。   In the display device having such a configuration, the arithmetic circuit unit 100 performs high-performance display on the display panel 410, and the arithmetic circuit unit 200 performs simple display on the display panel 430. As shown in the first embodiment, when a simple image is displayed on the display panel 410 by the arithmetic circuit unit 100 and the arithmetic circuit unit 200, the second display pattern that performs display with low power consumption is selectively used. Controlled to be executed. In such display pattern control in the display unit 400, the arithmetic circuit unit 100 and the arithmetic circuit unit 200 cooperate and synchronize with each other by transmitting and receiving a cooperation signal via the cooperation communication units 150 and 250. Thus, the image data generated by the arithmetic circuit unit 100 and the arithmetic circuit unit 200 and the writing destination of the image data are determined in accordance with the display state of each of the display panels 410 and 420. That is, in the first display pattern, the image data generated by the arithmetic circuit unit 100 is written to the driver circuit 420 via the interface I / F (A), and the image data generated by the arithmetic circuit unit 200 is the interface. Data is written to the driver circuit 440 via the I / F (C). On the other hand, in the first display pattern, the image data generated by the arithmetic circuit unit 100 is written to the driver circuit 420 via the interface I / F (A), and the image data generated by the arithmetic circuit unit 200 is interfaced. Data is written to the driver circuit 420 via the I / F (B). Here, the driver circuit 420 sequentially overwrites and saves the image data transmitted from the arithmetic circuit unit 100 and the arithmetic circuit unit 200 in the frame memory.

これにより、第1の表示パターンにおいては、例えば図8(a)〜(c)に示すような表示状態が実現され、第2の表示パターンにおいては、例えば図8(d)に示すような表示状態が実現される。なお、図8においては、表示パネル410及び表示パネル430がいずれも透過型の表示パネルであって、表示パネル430がユーザの視野側に、表示パネル410が背面側に配置されて平面的に重なるように構成されている場合の画面表示を概念的に示す。   Thereby, in the first display pattern, for example, the display state as shown in FIGS. 8A to 8C is realized, and in the second display pattern, for example, the display as shown in FIG. A state is realized. In FIG. 8, both the display panel 410 and the display panel 430 are transmissive display panels, and the display panel 430 is disposed on the user's visual field side and the display panel 410 is disposed on the rear surface side so as to overlap with each other. The screen display in the case of being configured as described above is conceptually shown.

図8(a)に示す表示状態においては、演算回路部100により表示パネル410には何も表示されないように制御され(図8(a)下段)、演算回路部200により生成された画像データに基づいて、表示パネル430に簡易な画像414が表示される(図8(a)中段)。このような表示状態においては、図8(a)上段に示すように、視野側に配置された表示パネル430に表示された簡易な画像414がユーザに直接視認される。また、この表示状態においては、演算回路部200により低消費電力で表示パネル430の表示状態を制御することができるとともに、演算回路部100を省電力状態に設定することができるので、電子機器10の消費電力を大幅に抑制することができる。   In the display state shown in FIG. 8A, the arithmetic circuit unit 100 is controlled so that nothing is displayed on the display panel 410 (lower part of FIG. 8A), and the image data generated by the arithmetic circuit unit 200 is displayed. Based on this, a simple image 414 is displayed on the display panel 430 (middle of FIG. 8A). In such a display state, as shown in the upper part of FIG. 8A, a simple image 414 displayed on the display panel 430 arranged on the visual field side is directly visually recognized by the user. Further, in this display state, the arithmetic circuit unit 200 can control the display state of the display panel 430 with low power consumption, and the arithmetic circuit unit 100 can be set in a power saving state. Power consumption can be greatly reduced.

また、図8(b)に示す表示状態においては、演算回路部100により生成された画像データに基づいて、表示パネル410にカラー画像等の高機能画像412が表示され(図8(b)下段)、演算回路部200により表示パネル430には何も表示されない(実際には全透過状態に設定される)ように制御される(図8(b)中段)。このような表示状態においては、図8(b)上段に示すように、背面側に配置された表示パネル410に表示された高機能画像412が、表示パネル430を透過してユーザに視認される。また、この表示状態においては、演算回路部200により画像データを生成してドライバ回路440に書き込む動作を停止又は中断することができるので、演算回路部200を低消費電力で動作させることができるとともに、表示パネル430及びドライバ回路440における消費電力を抑制することができ、電子機器10の消費電力を抑制することができる。   Further, in the display state shown in FIG. 8B, a high function image 412 such as a color image is displayed on the display panel 410 based on the image data generated by the arithmetic circuit unit 100 (the lower part of FIG. 8B). ), And is controlled so that nothing is displayed on the display panel 430 by the arithmetic circuit unit 200 (actually, it is set to the full transmission state) (middle stage in FIG. 8B). In such a display state, as shown in the upper part of FIG. 8B, the high function image 412 displayed on the display panel 410 disposed on the back side is visible to the user through the display panel 430. . Further, in this display state, the operation of generating image data and writing to the driver circuit 440 by the arithmetic circuit unit 200 can be stopped or interrupted, so that the arithmetic circuit unit 200 can be operated with low power consumption. The power consumption in the display panel 430 and the driver circuit 440 can be suppressed, and the power consumption of the electronic device 10 can be suppressed.

また、図8(c)に示す表示状態においては、演算回路部100により生成された画像データに基づいて、表示パネル410にカラー画像等の高機能画像412が表示され(図8(c)下段)、演算回路部200により生成された画像データに基づいて、表示パネル430に簡易な画像414が表示される(図8(c)中段)。このような表示状態においては、図8(c)上段に示すように、表示パネル410に表示された高機能画像412が、表示パネル430を透過する際に、表示パネル430に表示された簡易な画像414と合成されて(又は重ね合わされて)多様な表示形態の画像がユーザに視認される。   Further, in the display state shown in FIG. 8C, a high-function image 412 such as a color image is displayed on the display panel 410 based on the image data generated by the arithmetic circuit unit 100 (the lower part of FIG. 8C). ), A simple image 414 is displayed on the display panel 430 based on the image data generated by the arithmetic circuit unit 200 (middle of FIG. 8C). In such a display state, as shown in the upper part of FIG. 8C, when the high function image 412 displayed on the display panel 410 is transmitted through the display panel 430, the simple image displayed on the display panel 430 is displayed. The user can visually recognize images of various display forms combined with (or superimposed on) the image 414.

また、図8(d)に示す表示状態においては、演算回路部100により生成された画像データに基づいて、表示パネル410の表示領域の全域にカラー画像等の高機能画像412が表示され、演算回路部200により生成された画像データに基づいて、表示パネル410の表示領域のうちの特定領域416、418に、継続して更新や変化を伴う文字や図形、マーク等の特定画像が表示される(図8(d)下段)。すなわち、表示パネル410には、上述した第1の実施形態と同様に、特定画像を含む所定の画像が表示される。また、演算回路部200により表示パネル430には何も表示されない(実際には全透過状態に設定される)ように制御される(図8(d)中段)。このような表示状態においては、図8(d)上段に示すように、背面側に配置された表示パネル410に表示された特定画像を含む高機能画像412が、表示パネル430を透過してユーザに視認される。また、この表示状態においては、1個の表示パネル410のみで、図8(c)に示した合成画像と同等の多様な表示形態の画像を表示することができるとともに、演算回路部200により特定画像を表示している期間中は演算回路部100を省電力状態に設定することができるので、電子機器10の消費電力を大幅に抑制することができる。   Further, in the display state shown in FIG. 8D, based on the image data generated by the arithmetic circuit unit 100, a high-function image 412 such as a color image is displayed over the entire display area of the display panel 410. Based on the image data generated by the circuit unit 200, specific images such as characters, figures, and marks that are continuously updated or changed are displayed in the specific regions 416 and 418 in the display region of the display panel 410. (FIG. 8 (d) bottom). That is, a predetermined image including a specific image is displayed on the display panel 410 as in the first embodiment described above. The arithmetic circuit unit 200 controls the display panel 430 so that nothing is displayed (actually, it is set to the full transmission state) (middle stage in FIG. 8D). In such a display state, as shown in the upper part of FIG. 8D, a high-function image 412 including a specific image displayed on the display panel 410 arranged on the back side is transmitted through the display panel 430 and transmitted to the user. Visible to. Further, in this display state, only one display panel 410 can display images having various display forms equivalent to the composite image shown in FIG. 8C and are specified by the arithmetic circuit unit 200. Since the arithmetic circuit unit 100 can be set in the power saving state during the period during which the image is displayed, the power consumption of the electronic device 10 can be significantly suppressed.

このように、本実施形態においては、2個の表示パネル410、430を備えることにより、より多様な表示形態の画像を表示して、ユーザに各種の情報を良好に提供することができる。また、上述した第1の実施形態と同様に、表示部400における画像表示に係る処理負担が比較的小さい状態では、処理能力が高い演算回路部100に替わって、処理能力は低いが常時動作を継続している演算回路部200により機能の一部を実行して、演算回路部100を省電力状態に移行させることができる。これにより、演算回路部100における省電力状態の期間を極力長くすることができるので、演算回路部100における消費電力を削減することができ、電子機器の駆動時間を改善することができる。   As described above, in the present embodiment, by providing the two display panels 410 and 430, it is possible to display various types of images and to provide various kinds of information to the user satisfactorily. Similarly to the first embodiment described above, in a state where the processing load related to image display on the display unit 400 is relatively small, the processing circuit is low but the normal operation is performed instead of the arithmetic circuit unit 100 having high processing capability. A part of the function can be executed by the continued arithmetic circuit unit 200 to shift the arithmetic circuit unit 100 to the power saving state. Thereby, since the period of the power saving state in the arithmetic circuit unit 100 can be made as long as possible, the power consumption in the arithmetic circuit unit 100 can be reduced, and the driving time of the electronic device can be improved.

以上、本発明のいくつかの実施形態について説明したが、本発明は、上述した実施形態に限定されるものではなく、特許請求の範囲に記載された発明とその均等の範囲を含むものである。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
As mentioned above, although some embodiment of this invention was described, this invention is not limited to embodiment mentioned above, It includes the invention described in the claim, and its equivalent range.
Hereinafter, the invention described in the scope of claims of the present application will be appended.

(付記)
[1]
第1の演算処理回路と、
第2の演算処理回路と、
フレームメモリを備え、前記第1の演算処理回路により生成される第1の画像データ、及び、前記第2の演算処理回路により生成される第2の画像データが前記フレームメモリに上書き保存されるドライバ回路と、
前記フレームメモリに保存された前記第1の画像データ及び前記第2の画像データに基づいて、所定の画像が表示される第1の表示パネルと、
を有し、
前記第1の演算処理回路及び前記第2の演算処理回路は相互に連携して、前記第1の画像データ及び前記第2の画像データを前記フレームメモリに順次上書き保存するとともに、前記第1の表示パネルに前記第2の画像データに基づく画像が表示されている場合には、前記第1の演算処理回路を省電力状態に設定することを特徴とする表示装置。
(Appendix)
[1]
A first arithmetic processing circuit;
A second arithmetic processing circuit;
A driver having a frame memory and overwriting and saving the first image data generated by the first arithmetic processing circuit and the second image data generated by the second arithmetic processing circuit in the frame memory Circuit,
A first display panel on which a predetermined image is displayed based on the first image data and the second image data stored in the frame memory;
Have
The first arithmetic processing circuit and the second arithmetic processing circuit cooperate with each other to sequentially overwrite and store the first image data and the second image data in the frame memory. When the image based on said 2nd image data is displayed on the display panel, the said 1st arithmetic processing circuit is set to a power saving state, The display apparatus characterized by the above-mentioned.

[2]
前記ドライバ回路は、前記第1の画像データに基づく第1の画像を表示する前記第1の表示パネルの表示領域よりも狭い領域に前記第2の画像データに基づく第2の画像を表示することを特徴とする[1]に記載の表示装置。
[2]
The driver circuit displays a second image based on the second image data in an area narrower than a display area of the first display panel that displays the first image based on the first image data. [1] The display device according to [1].

[3]
前記第2の画像は、前記第1の画像よりも更新頻度が高い又は画像データの容量が小さい画像であることを特徴とする[2]に記載の表示装置。
[3]
The display device according to [2], wherein the second image is an image having a higher update frequency or a smaller image data capacity than the first image.

[4]
前記第2の演算処理回路により表示状態が制御される第2の表示パネルをさらに有し、
前記第2の演算処理回路は、前記第1の表示パネル及び前記第2の表示パネルの表示状態を選択的に制御することを特徴とする[1]乃至[3]のいずれかに記載の表示装置。
[4]
A second display panel whose display state is controlled by the second arithmetic processing circuit;
The display according to any one of [1] to [3], wherein the second arithmetic processing circuit selectively controls display states of the first display panel and the second display panel. apparatus.

[5]
前記第2の演算処理回路は、前記第1の演算処理回路よりも動作周波数が低いことを特徴とする[1]乃至[4]のいずれかに記載の表示装置。
[5]
The display device according to any one of [1] to [4], wherein the second arithmetic processing circuit has an operating frequency lower than that of the first arithmetic processing circuit.

[6]
前記第2の演算処理回路は、前記第1の演算処理回路よりも同一条件で動作させた場合の消費電力が低いことを特徴とする[1]乃至[4]のいずれかに記載の表示装置。
[6]
The display device according to any one of [1] to [4], wherein the second arithmetic processing circuit has lower power consumption when operated under the same conditions as the first arithmetic processing circuit. .

[7]
第1の演算処理回路と、
第2の演算処理回路と、
フレームメモリを備え、前記第1の演算処理回路により生成される第1の画像データ、及び、前記第2の演算処理回路により生成される第2の画像データが前記フレームメモリに上書き保存されるドライバ回路と、
前記フレームメモリに保存された前記第1の画像データ及び前記第2の画像データに基づいて、所定の画像が表示される第1の表示パネルと、
利用者の入力操作に関連する信号を検出する検出部と、
を有し、
前記第1の演算処理回路及び前記第2の演算処理回路は、前記第1の表示パネルにおける前記画像の表示状態、又は、前記利用者による入力操作の有無に応じて、相互に連携して、前記第1の画像データ及び前記第2の画像データを前記フレームメモリに順次上書き保存するとともに、前記第1の表示パネルに前記第2の画像データに基づく画像が表示されている場合には、前記第1の演算処理回路を省電力状態に設定することを特徴とする電子機器。
[7]
A first arithmetic processing circuit;
A second arithmetic processing circuit;
A driver having a frame memory and overwriting and saving the first image data generated by the first arithmetic processing circuit and the second image data generated by the second arithmetic processing circuit in the frame memory Circuit,
A first display panel on which a predetermined image is displayed based on the first image data and the second image data stored in the frame memory;
A detection unit for detecting a signal related to a user's input operation;
Have
The first arithmetic processing circuit and the second arithmetic processing circuit cooperate with each other depending on the display state of the image on the first display panel or the presence or absence of an input operation by the user, When the first image data and the second image data are sequentially overwritten and stored in the frame memory, and an image based on the second image data is displayed on the first display panel, An electronic apparatus, wherein the first arithmetic processing circuit is set in a power saving state.

[8]
前記第2の演算処理回路により表示状態が制御される第2の表示パネルをさらに有し、
前記第2の演算処理回路は、前記第1の表示パネル及び前記第2の表示パネルの表示状態を選択的に制御することを特徴とする[7]に記載の電子機器。
[8]
A second display panel whose display state is controlled by the second arithmetic processing circuit;
The electronic apparatus according to [7], wherein the second arithmetic processing circuit selectively controls display states of the first display panel and the second display panel.

[9]
前記第2の演算処理回路は、前記第1の演算処理回路よりも動作周波数が低いことを特徴とする[7]又は[8]に記載の電子機器。
[9]
The electronic device according to [7] or [8], wherein the second arithmetic processing circuit has an operating frequency lower than that of the first arithmetic processing circuit.

[10]
前記第2の演算処理回路は、前記第1の演算処理回路よりも同一条件で動作させた場合の消費電力が低いことを特徴とする[7]又は[8]に記載の電子機器。
[10]
The electronic device according to [7] or [8], wherein the second arithmetic processing circuit has lower power consumption when operated under the same conditions as the first arithmetic processing circuit.

[11]
第1の演算処理回路と、第2の演算処理回路と、フレームメモリを備え、前記第1の演算処理回路又は前記第2の演算処理回路により生成される画像データが前記フレームメモリに上書き保存されるドライバ回路と、前記フレームメモリに保存された前記画像データに基づいて、所定の画像が表示される第1の表示パネルと、を有し、
前記第1の演算処理回路及び前記第2の演算処理回路を相互に連携させて、前記第1の画像データ及び前記第2の画像データを前記フレームメモリに順次上書き保存し、
前記第2の演算処理回路により生成される前記第2の画像データに基づいて、前記第1の表示パネルの前記第1の画像データに基づく第1の画像が表示されている領域よりも狭い領域に第2の画像を表示し、
前記第1の表示パネルに前記第2の画像が表示されている場合には、前記第1の演算処理回路を省電力状態に設定することを特徴とする表示装置の制御方法。
[11]
A first arithmetic processing circuit, a second arithmetic processing circuit, and a frame memory are provided, and image data generated by the first arithmetic processing circuit or the second arithmetic processing circuit is overwritten and stored in the frame memory. A driver circuit, and a first display panel on which a predetermined image is displayed based on the image data stored in the frame memory,
Linking the first arithmetic processing circuit and the second arithmetic processing circuit to each other, sequentially overwriting and storing the first image data and the second image data in the frame memory;
A region narrower than a region where the first image based on the first image data of the first display panel is displayed based on the second image data generated by the second arithmetic processing circuit. To display the second image,
A method for controlling a display device, wherein when the second image is displayed on the first display panel, the first arithmetic processing circuit is set in a power saving state.

[12]
前記第2の演算処理回路により表示状態が制御される第2の表示パネルをさらに有し、
前記第2の演算処理回路により前記第1の表示パネル及び前記第2の表示パネルの表示状態を選択的に制御することを特徴とする[11]に記載の表示装置の制御方法。
[12]
A second display panel whose display state is controlled by the second arithmetic processing circuit;
The display device control method according to [11], wherein display states of the first display panel and the second display panel are selectively controlled by the second arithmetic processing circuit.

[13]
第1の演算処理回路と、第2の演算処理回路と、フレームメモリを備え、前記第1の演算処理回路又は前記第2の演算処理回路により生成される画像データが前記フレームメモリに上書き保存されるドライバ回路と、前記フレームメモリに保存された前記画像データに基づいて、所定の画像が表示される第1の表示パネルと、を有し、
前記第1の演算処理回路及び前記第2の演算処理回路を備えるコンピュータに、
前記第1の演算処理回路及び前記第2の演算処理回路を相互に連携させて、前記第1の画像データ及び前記第2の画像データを前記フレームメモリに順次上書き保存させ、
前記第2の演算処理回路により生成される前記第2の画像データに基づいて、前記第1の表示パネルの前記第1の画像データに基づく第1の画像が表示されている領域よりも狭い領域に第2の画像を表示させ、
前記第1の表示パネルに前記第2の画像が表示されている場合には、前記第1の演算処理回路を省電力状態に設定させることを特徴とする表示装置の制御プログラム。
[13]
A first arithmetic processing circuit, a second arithmetic processing circuit, and a frame memory are provided, and image data generated by the first arithmetic processing circuit or the second arithmetic processing circuit is overwritten and stored in the frame memory. A driver circuit, and a first display panel on which a predetermined image is displayed based on the image data stored in the frame memory,
In a computer comprising the first arithmetic processing circuit and the second arithmetic processing circuit,
The first arithmetic processing circuit and the second arithmetic processing circuit are linked to each other, and the first image data and the second image data are sequentially overwritten and stored in the frame memory,
A region narrower than a region where the first image based on the first image data of the first display panel is displayed based on the second image data generated by the second arithmetic processing circuit. To display the second image,
A control program for a display device, wherein when the second image is displayed on the first display panel, the first arithmetic processing circuit is set to a power saving state.

[14]
前記第2の演算処理回路により表示状態が制御される第2の表示パネルをさらに有し、
前記第2の演算処理回路により前記第1の表示パネル及び前記第2の表示パネルの表示状態を選択的に制御させることを特徴とする[13]に記載の表示装置の制御プログラム。
[14]
A second display panel whose display state is controlled by the second arithmetic processing circuit;
The display apparatus control program according to [13], wherein the second arithmetic processing circuit selectively controls display states of the first display panel and the second display panel.

10 電子機器
40 表示パネル
100、200 演算回路部
120、220 入力操作部
140、240 メモリ部
150、250 連携通信部
210 センサ部
300 光源部
400 表示部
410、430 表示パネル
412 高機能画像
414 簡易な画像
416、418 特定領域
420、440 ドライバ回路
500 電源部
I/F(A)〜I/F(C) インターフェース
DESCRIPTION OF SYMBOLS 10 Electronic device 40 Display panel 100, 200 Arithmetic circuit part 120, 220 Input operation part 140, 240 Memory part 150, 250 Cooperation communication part 210 Sensor part 300 Light source part 400 Display part 410, 430 Display panel 412 High functional image 414 Simple Image 416, 418 Specific area 420, 440 Driver circuit 500 Power supply I / F (A) to I / F (C) Interface

しかしながら、このような電子機器において、表示装置に最新情報等を頻繁に表示したり、滑らかな動画やアニメーション等を表示したりする場合、一般に、表示装置を駆動制御する演算処理回路(プロセッサ)における処理負担が増大する。 However, in such an electronic device, when the latest information or the like is frequently displayed on the display device or when a smooth moving image or animation is displayed, generally, in an arithmetic processing circuit (processor) that drives and controls the display device. The processing burden increases .

そこで、本発明は、上述した問題点に鑑みて、利用者に各種の情報を良好に提供することができる表示装置及びその表示制御方法、制御プログラムを提供することを目的とする。 Accordingly, the present invention is, in view of the problems described above, a display device and a display control method thereof Rukoto satisfactorily Hisage Kyosu various information to the user, and to provide a control program.

本発明の一態様は、
示部と、
前記表示部と第1のインターフェースによって前記表示部に表示される表示内容に係るデータを送信する第1の演算処理と、
前記表示部と第2のインターフェースによって前記表示部に表示される表示内容に係るデータを送信する第2の演算処理、を備え、
前記第1の演算処理部は、前記第1のインターフェースによって前記表示部に表示される表示内容に係るデータを送信する動作状態において、前記表示部の表示タイプの変化前に前記第2の演算処理部に所定の第1通知信号を送信し、
前記第2の演算処理部は、前記第1通知信号を受信後に、前記第2のインターフェースによって前記表示部に表示される表示内容に係るデータを送信する動作状態へ遷移する、
とを特徴とする表示装置である。
One embodiment of the present invention provides:
And Table radical 113,
A first arithmetic processing unit for transmitting data relating to display contents displayed on the display unit by the display unit and the first interface ;
And a second arithmetic processing unit that transmits the data according to the display contents displayed on the display unit by the display unit and the second interface,
The first arithmetic processing unit is configured to transmit the second arithmetic processing before changing the display type of the display unit in an operation state in which data related to display contents displayed on the display unit is transmitted by the first interface. Send a predetermined first notification signal to the
The second arithmetic processing unit, after receiving the first notification signal, transits to an operation state in which data related to display content displayed on the display unit is transmitted by the second interface.
It is a display device comprising a call.

本発明によれば、利用者に各種の情報を良好に提供することができる。 According to the present invention, it is Rukoto satisfactorily Hisage Kyosu various information to the user.

Claims (14)

画像データを表示する表示部(400)と、
第1の演算処理回路(100)と、
前記第1の演算処理回路(100)よりも消費電力の少ない第2の演算処理回路(200)と、
前記第1の演算処理回路(100)と前記第2の演算処理回路(200)の各々から、個別の信号線により接続され、規格の異なる第1のインターフェース(A)、第2のインターフェース(B)を介してアクセスされるフレームメモリを内蔵したドライバ回路(420)と、を備え、
前記ドライバ回路(420)は、前記第1の演算処理回路(100)及び前記第2の演算処理回路(200)のいずれか一方からの画像データが前記フレームメモリに書き込まれている状態で、他方から画像データが書き込まれると、後者の画像データが有効になるように上書き保存し、前記画像データの書き込み時にアドレスを指定することにより、前記フレームメモリに既に書き込まれている画像データのうち、対応するアドレスの画像データのみが上書きされるように構成され、
前記第1の演算処理回路(100)により生成された1画面分の画像データが、前記第1のインターフェース(A)を介して順次送信されて前記ドライバ回路(420)の前記フレームメモリに保存され、該フレームメモリに保存された前記画像データは、前記ドライバ回路(420)により前記表示部(400)の表示領域全域に所定の画像が表示される第1の表示状態と、
前記第1の演算処理回路(100)は、アプリケーション又は入力操作に応じ前記所定の画像が切り替えられる際に、切り替えられた後の画像が、所定より容量が少ない画像又は、画面表示の更新回数若しくは変化が所定より少ない画像である場合には、画像データを生成して前記ドライバ回路(420)に書き込む動作を含む大半の機能を休止した省電力状態に移行し、前記第2の演算処理回路(200)は、前記表示部(400)の表示領域全域に表示された画像のうちの、継続して更新又は変化を伴う特定画像が表示される特定領域について画像データを生成し、アドレスを指定して前記第2のインターフェース(B)を介して前記ドライバ回路(420)の前記フレームメモリに順次書き込み、前記フレームメモリに指定されたアドレスの画像データが上書きされて、前記表示部(400)の表示領域のうちの特定領域についてのみ画像が書き替えられる第2の表示状態と、
を有することを特徴とする表示装置。
A display unit (400) for displaying image data;
A first arithmetic processing circuit (100);
A second arithmetic processing circuit (200) that consumes less power than the first arithmetic processing circuit (100);
The first arithmetic processing circuit (100) and the second arithmetic processing circuit (200) are connected to each other by individual signal lines, and the first interface (A) and the second interface (B) having different standards are connected. A driver circuit (420) having a built-in frame memory accessed via
The driver circuit (420) is in a state where image data from one of the first arithmetic processing circuit (100) and the second arithmetic processing circuit (200) is written in the frame memory. From the image data already written in the frame memory, the latter is overwritten so that the latter image data becomes valid and the address is specified when the image data is written. Configured so that only the image data of the address to be overwritten is overwritten,
Image data for one screen generated by the first arithmetic processing circuit (100) is sequentially transmitted via the first interface (A) and stored in the frame memory of the driver circuit (420). The image data stored in the frame memory includes a first display state in which a predetermined image is displayed on the entire display area of the display unit (400) by the driver circuit (420);
When the predetermined image is switched according to an application or an input operation, the first arithmetic processing circuit (100) is configured such that the image after the switching is an image having a capacity smaller than a predetermined number, If the change is less than a predetermined image, the image processing device generates an image data and shifts to a power saving state in which most functions including the operation of writing to the driver circuit (420) are suspended, and the second arithmetic processing circuit ( 200) generates image data for a specific area in which a specific image that is continuously updated or changed is displayed among the images displayed in the entire display area of the display unit (400), and designates an address. Sequentially write to the frame memory of the driver circuit (420) via the second interface (B), and add the address specified in the frame memory. Scan image data is overwritten, and a second display state in which the image is rewritten only for a specific area in the display area of the display unit (400),
A display device comprising:
前記第2の表示状態において、前記特定領域について生成された画像データを、前記フレームメモリに順次書き込み、前記フレームメモリに指定されたアドレスの画像データが上書きされて、前記表示部(400)の表示領域のうちの特定領域についてのみ画像が書き替えられ、さらに、前記表示部(400)の表示領域のうちの特定領域を除く領域全域には、従前の画像が表示された状態が保持される、請求項1に記載の表示装置。   In the second display state, the image data generated for the specific area is sequentially written in the frame memory, and the image data at the address specified in the frame memory is overwritten, and the display of the display unit (400) The image is rewritten only for the specific area of the area, and the state where the previous image is displayed is maintained in the entire area except for the specific area of the display area of the display unit (400). The display device according to claim 1. 前記特定領域は、前記表示部の表示領域全域に比較して十分狭い表示領域に設定されている、請求項1または2に記載の表示装置。   The display device according to claim 1, wherein the specific area is set to a display area that is sufficiently narrow as compared with an entire display area of the display unit. 前記第2の表示状態は、時計表示状態である、請求項1〜3いずれか1項に記載の表示装置。   The display device according to claim 1, wherein the second display state is a clock display state. 前記第2の表示状態は、前記特定画像として時分秒の表示を行なうものであり、時分秒の画像(414)のうち、1秒ごとに表示が変化する秒表示の特定領域(416)については、前記第2の演算処理回路(200)により画像データを生成して前記ドライバ回路(420)の前記フレームメモリに書き込むことにより、前記表示部(400)の表示領域のうち、秒表示を行う特定領域(416)についてのみ画像を書き替え、秒表示を1秒ごとに書き替える、請求項4に記載の表示装置。   In the second display state, hour / minute / second display is performed as the specific image. Of the hour / minute / second image (414), the second display specific region (416) whose display changes every second. With respect to the display area of the display unit (400), second display is performed by generating image data by the second arithmetic processing circuit (200) and writing it into the frame memory of the driver circuit (420). 5. The display device according to claim 4, wherein the image is rewritten only for the specific area (416) to be performed, and the second display is rewritten every second. 前記第2の表示状態により前記特定画像として時分秒の表示を行なうものは、時計のアナログ表示であり、前記秒表示の特定領域(416)は、アナログ表示の秒針(Hh)である、請求項4に記載の表示装置。   What displays hour, minute and second as the specific image in the second display state is an analog display of a clock, and the specific area (416) of the second display is a second hand (Hh) of analog display. Item 5. The display device according to Item 4. アプリケーション又はユーザによる入力操作により画像の切り替えが発生した場合には、前記第2の演算処理回路(200)は、動作状態の移行を前記第1の演算処理回路(100)に送信し、前記第1の演算処理回路(100)は前記省電力状態から復帰し、前記第2の演算処理回路(200)は、前記特定領域(416)の画像データを生成して前記ドライバ回路(420)に書き込む動作を停止又は中断する、請求項1に記載の表示装置。   When switching of images occurs due to an input operation by an application or a user, the second arithmetic processing circuit (200) transmits an operation state transition to the first arithmetic processing circuit (100), and The first arithmetic processing circuit (100) returns from the power saving state, and the second arithmetic processing circuit (200) generates image data of the specific area (416) and writes it to the driver circuit (420). The display device according to claim 1, wherein the operation is stopped or interrupted. 前記第1のインターフェース(A)は相対的に転送速度が速く、前記第2のインターフェース(B)は相対的に転送速度が遅い、請求項1記載の表示装置。   The display device according to claim 1, wherein the first interface (A) has a relatively high transfer rate, and the second interface (B) has a relatively low transfer rate. 前記第1のプロセッサの省電力状態は、ACPI(Advanced Configuration and Power Interface)で定めるスリーピングモードである、請求項1に記載の表示装置。   The display device according to claim 1, wherein the power saving state of the first processor is a sleeping mode determined by an ACPI (Advanced Configuration and Power Interface). 前記第1の演算処理回路(100)と前記第2の演算処理回路(200)はシステムオンチップの形態で単一の半導体上に搭載されている、請求項1に記載の表示装置。   The display device according to claim 1, wherein the first arithmetic processing circuit (100) and the second arithmetic processing circuit (200) are mounted on a single semiconductor in a system-on-chip form. 前記表示部(400)は、第1の表示部(410)と第2の表示部(430)とを備え、
前記第1の演算処理回路(100)により前記第1の表示部(410)の表示状態を制御し、前記第2の演算処理回路(200)により前記第2の表示部(430)の表示状態を制御する第1の表示パターンと、
前記第1の演算処理回路(100)及び前記第2の演算処理回路(200)により前記第1の表示部(410)の表示状態を制御する第2の表示パターンと、
を有することを特徴とする請求項1に記載の表示装置。
The display unit (400) includes a first display unit (410) and a second display unit (430),
The display state of the first display unit (410) is controlled by the first arithmetic processing circuit (100), and the display state of the second display unit (430) is controlled by the second arithmetic processing circuit (200). A first display pattern for controlling
A second display pattern for controlling a display state of the first display unit (410) by the first arithmetic processing circuit (100) and the second arithmetic processing circuit (200);
The display device according to claim 1, comprising:
前記表示部(400)は、第1の表示部(410)と第2の表示部(430)とを備え、
前記第1の演算処理回路(100)により生成された画像データに基づいて、前記第1の表示部(410)の表示領域の全域に画像(412)が表示され、前記第2の演算処理回路(200)により生成された画像データに基づいて、前記第1の表示部(410)の表示領域のうちの特定領域(416、418)に、継続して更新や変化を伴う文字や図形、マーク等の特定画像が表示される第3の表示パターン
を有することを特徴とする請求項1に記載の表示装置。
The display unit (400) includes a first display unit (410) and a second display unit (430),
Based on the image data generated by the first arithmetic processing circuit (100), an image (412) is displayed over the entire display area of the first display unit (410), and the second arithmetic processing circuit. On the basis of the image data generated in (200), characters, figures, and marks that are continuously updated or changed in the specific area (416, 418) of the display area of the first display unit (410). The display device according to claim 1, wherein the display device has a third display pattern on which a specific image is displayed.
画像データを表示する表示部(400)と、第1の演算処理回路(100)と、前記第1の演算処理回路(100)よりも消費電力の少ない第2の演算処理回路(200)と、前記第1の演算処理回路(100)と前記第2の演算処理回路(200)の各々から、個別の信号線により接続され、規格の異なる第1のインターフェース(A)、第2のインターフェース(B)を介してアクセスされるフレームメモリを内蔵したドライバ回路(420)と、を備えた表示装置の表示制御方法であって、
前記ドライバ回路(420)は、前記第1の演算処理回路(100)及び前記第2の演算処理回路(200)のいずれか一方からの画像データが前記フレームメモリに書き込まれている状態で、他方から画像データが書き込まれると、後者の画像データが有効になるように上書き保存し、前記画像データの書き込み時にアドレスを指定することにより、前記フレームメモリに既に書き込まれている画像データのうち、対応するアドレスの画像データのみが上書きされ、
前記第1の演算処理回路(100)により生成された1画面分の画像データが、前記第1のインターフェース(A)を介して順次送信されて前記ドライバ回路(420)の前記フレームメモリに保存され、該フレームメモリに保存された前記画像データは、前記ドライバ回路(420)により前記表示部(400)の表示領域全域に所定の画像が表示される第1の表示状態と、
前記第1の演算処理回路(100)は、アプリケーション又は入力操作に応じ前記所定の画像が切り替えられる際に、切り替えられた後の画像が、所定より容量が少ない画像又は、画面表示の更新回数若しくは変化が所定より少ない画像である場合には、画像データを生成して前記ドライバ回路(420)に書き込む動作を含む大半の機能を休止した省電力状態に移行し、前記第2の演算処理回路(200)は、前記表示部(400)の表示領域全域に表示された画像のうちの、継続して更新又は変化を伴う特定画像が表示される特定領域について画像データを生成し、アドレスを指定して前記第2のインターフェース(B)を介して前記ドライバ回路(420)の前記フレームメモリに順次書き込み、前記フレームメモリに指定されたアドレスの画像データが上書きされて、前記表示部(400)の表示領域のうちの特定領域についてのみ画像が書き替えられる第2の表示状態と、
を含むことを特徴とする表示制御方法。
A display unit (400) for displaying image data, a first arithmetic processing circuit (100), a second arithmetic processing circuit (200) that consumes less power than the first arithmetic processing circuit (100), The first arithmetic processing circuit (100) and the second arithmetic processing circuit (200) are connected to each other by individual signal lines, and the first interface (A) and the second interface (B) having different standards are connected. And a driver circuit (420) with a built-in frame memory accessed via
The driver circuit (420) is in a state where image data from one of the first arithmetic processing circuit (100) and the second arithmetic processing circuit (200) is written in the frame memory. From the image data already written in the frame memory, the latter is overwritten so that the latter image data becomes valid and the address is specified when the image data is written. Only the image data of the address to be overwritten,
Image data for one screen generated by the first arithmetic processing circuit (100) is sequentially transmitted via the first interface (A) and stored in the frame memory of the driver circuit (420). The image data stored in the frame memory includes a first display state in which a predetermined image is displayed on the entire display area of the display unit (400) by the driver circuit (420);
When the predetermined image is switched according to an application or an input operation, the first arithmetic processing circuit (100) is configured such that the image after the switching is an image having a capacity smaller than a predetermined number, If the change is less than a predetermined image, the image processing device generates an image data and shifts to a power saving state in which most functions including the operation of writing to the driver circuit (420) are suspended, and the second arithmetic processing circuit ( 200) generates image data for a specific area in which a specific image that is continuously updated or changed is displayed among the images displayed in the entire display area of the display unit (400), and designates an address. Sequentially write to the frame memory of the driver circuit (420) via the second interface (B), and add the address specified in the frame memory. Scan image data is overwritten, and a second display state in which the image is rewritten only for a specific area in the display area of the display unit (400),
A display control method comprising:
請求項13に記載の表示制御方法をコンピュータに実行させるためのプログラム。   A program for causing a computer to execute the display control method according to claim 13.
JP2018196156A 2018-10-17 2018-10-17 Display device, method of controlling display of display device, and control program Pending JP2019015983A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018196156A JP2019015983A (en) 2018-10-17 2018-10-17 Display device, method of controlling display of display device, and control program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018196156A JP2019015983A (en) 2018-10-17 2018-10-17 Display device, method of controlling display of display device, and control program

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014178975A Division JP6421920B2 (en) 2014-09-03 2014-09-03 Display device, display control method thereof, and control program

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020045101A Division JP2020101834A (en) 2020-03-16 2020-03-16 Display device, method of controlling display of display device, and control program

Publications (1)

Publication Number Publication Date
JP2019015983A true JP2019015983A (en) 2019-01-31

Family

ID=65357858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018196156A Pending JP2019015983A (en) 2018-10-17 2018-10-17 Display device, method of controlling display of display device, and control program

Country Status (1)

Country Link
JP (1) JP2019015983A (en)

Similar Documents

Publication Publication Date Title
JP6421920B2 (en) Display device, display control method thereof, and control program
JP6146594B1 (en) Display device, control method therefor, and control program
US11024068B2 (en) Implementing time display on a watch based on whether a wearer has looked at the watch
JP6895101B2 (en) Display module, display device and its control method, control program
JP6432767B2 (en) Electronic device, control method therefor, and control program
JP2016059751A (en) Display device, electronic tool, and control method and control program thereof
JP6699166B2 (en) Display control device, display control method, and program
JP2017146614A (en) Display device, electronic tool, and control method and control program thereof
JP2019015983A (en) Display device, method of controlling display of display device, and control program
JP2020101834A (en) Display device, method of controlling display of display device, and control program
JP6439827B2 (en) Display device, control method therefor, and control program
KR102640049B1 (en) Electronic device and method for driving display thereof

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190909

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191023

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191217