JP2019008687A - 演算装置、ログ記録装置、ログ記録システム - Google Patents
演算装置、ログ記録装置、ログ記録システム Download PDFInfo
- Publication number
- JP2019008687A JP2019008687A JP2017125882A JP2017125882A JP2019008687A JP 2019008687 A JP2019008687 A JP 2019008687A JP 2017125882 A JP2017125882 A JP 2017125882A JP 2017125882 A JP2017125882 A JP 2017125882A JP 2019008687 A JP2019008687 A JP 2019008687A
- Authority
- JP
- Japan
- Prior art keywords
- event
- time
- unit
- buffer
- timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title abstract description 36
- 238000012546 transfer Methods 0.000 claims description 97
- 238000004891 communication Methods 0.000 claims description 19
- 238000013518 transcription Methods 0.000 claims description 8
- 230000035897 transcription Effects 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims 1
- 239000000872 buffer Substances 0.000 abstract description 181
- 238000004904 shortening Methods 0.000 abstract 1
- 230000004048 modification Effects 0.000 description 27
- 238000012986 modification Methods 0.000 description 27
- 238000000034 method Methods 0.000 description 23
- 230000008569 process Effects 0.000 description 21
- 230000010354 integration Effects 0.000 description 19
- 230000000694 effects Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 15
- 230000006870 function Effects 0.000 description 10
- 230000004043 responsiveness Effects 0.000 description 7
- 230000000875 corresponding effect Effects 0.000 description 5
- 239000000284 extract Substances 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3013—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system is an embedded system, i.e. a combination of hardware and software dedicated to perform a certain function in mobile devices, printers, automotive or aircraft systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
- G06F11/3476—Data logging
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B23/00—Testing or monitoring of control systems or parts thereof
- G05B23/02—Electric testing or monitoring
- G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
- G05B23/0218—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults
- G05B23/0221—Preprocessing measurements, e.g. data collection rate adjustment; Standardization of measurements; Time series or signal analysis, e.g. frequency analysis or wavelets; Trustworthiness of measurements; Indexes therefor; Measurements using easily measured parameters to estimate parameters difficult to measure; Virtual sensor creation; De-noising; Sensor fusion; Unconventional preprocessing inherently present in specific fault detection methods like PCA-based methods
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B23/00—Testing or monitoring of control systems or parts thereof
- G05B23/02—Electric testing or monitoring
- G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
- G05B23/0218—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterised by the fault detection method dealing with either existing or incipient faults
- G05B23/0224—Process history based detection method, e.g. whereby history implies the availability of large amounts of data
- G05B23/0227—Qualitative history assessment, whereby the type of data acted upon, e.g. waveforms, images or patterns, is not relevant, e.g. rule based assessment; if-then decisions
- G05B23/0235—Qualitative history assessment, whereby the type of data acted upon, e.g. waveforms, images or patterns, is not relevant, e.g. rule based assessment; if-then decisions based on a comparison with predetermined threshold or range, e.g. "classical methods", carried out during normal operation; threshold adaptation or choice; when or how to compare with the threshold
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/86—Event-based monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Debugging And Monitoring (AREA)
- Testing And Monitoring For Control Systems (AREA)
Abstract
Description
本発明の第2の態様によるログ記録装置は、複数のイベントの内容が発生順に記録された第1情報、および複数のイベントの発生時刻が記録された第2情報を受信する通信部と、前記通信部が受信した前記第1情報と前記第2情報との対応付けてログを生成する対応付け部と、前記対応付け部が生成した前記ログを記録する記憶部とを備える。
本発明の第3の態様によるログ記録システムは、制御装置、時刻記録装置、および上述するログ記録装置を備え、前記制御装置は、イベントが発生すると前記イベントの内容を発生順に記録するイベント記録部と、イベントが発生すると前記時刻記録装置に記録指令を出力する記録指令部と、前記イベント記録部が記録した前記イベントの内容を前記第1情報として前記ログ記録装置に送信する制御装置通信部とを備え、前記時刻記録装置は、前記記録指令を受信すると時刻情報を記録するタイマと、前記タイマが記録した前記時刻情報を前記第2情報として前記ログ記録装置に送信する時刻記録装置通信部とを備える。
以下、図1〜図7を参照して、本発明にかかる演算装置であるECUの第1の実施の形態を説明する。
図1は、制御装置であるECU(電子制御装置、Electronic Control Unit)の構成を表すブロック図である。ECU100は、演算装置であるCPU110、主記憶領域であるメモリ120、および時刻情報を管理するタイマ130を備える。
イベントが発生した際のECU100の動作を図5〜図7を参照して説明する。記録対象のイベントが発生すると、CPU110は、タイマ130に対して現在の時刻値131を時刻バッファ132に格納させるために、時刻取得トリガ133をアサートする(図5のS501)。アサートの方法は、たとえば前述したように、特定のアドレスへのメモリアクセスである。次にCPU110は、発生したイベントの種類および、そのイベントに関する情報をイベントバッファ126に格納する(S502)。なお、イベントバッファ126がリングバッファのような構造であり、イベントバッファ126の全てに書き込み済みである場合など、必要に応じてイベントバッファ126内の最古の情報を削除してもよい。
(1)ECU100は、記録指令、すなわち時刻取得トリガ133へのアサートに基づきイベントの発生時刻を時刻転写バッファ127に記録するタイマと、イベントが発生するとイベントの内容をイベントバッファ126に記録するとともにタイマ130の時刻取得トリガ133をアサートするCPU110(図5のS501、S502)と、イベントの内容とイベントの発生時刻との対応付けを行うCPU110(図7のS521)とを備える。
CPU110は、図5に示すS502の処理を遅延させて、複数回分のイベントの情報をまとめて記録してもよい。割り込みの発生と割り込みハンドラ処理の完了を例にあげれば、割り込みハンドラ処理の完了時において、その前に割り込みが発生したことは明らである。すなわち割り込みの発生時には、CPU110は図5に示すS501の処理のみを実行し、割り込みハンドラ処理の完了時に、発生したイベントと完了時のイベントの二つのログをイベントバッファ126に追記する。この変形例1によれば、前述した割り込み発生時の応答性をさらに向上させることができる。
図6に示すS512において、時刻バッファ132がいっぱいであるか否かを判断する代わりに、時刻バッファ132の空きが予め定めた量、またはあらかじめ定めた割合以下であることを条件としてもよい。この変形例2によれば、イベントの発生が短期間で連続した場合に、時刻バッファ132の転送が完了する前に、新たな時刻値131の格納が必要となった場合でも、時刻バッファ132の空き領域に格納することができ、時刻値131の記録を取りこぼすことを防ぐことができる。
図6に示すS515において、転写完了時に時刻バッファ132をクリアすることで空き領域を確保するとした。しかし、時刻バッファ132が複数面のバッファを有する場合は、S515においてこれを切り替えることでクリアの代替処理としてもよい。この変形例3によれば、空き容量を即座に確保することができ、変形例2と同様の効果を得ることができる。
CPU110は、図7に示した処理をCPU110の処理負荷が低い場合に実行してもよい。換言するとCPU110は、DMAエンジン134による時刻転写バッファ127へのイベント発生時刻の転写が完了しても、即座に図7に示す処理を実行しなくてもよい。本変形例によれば、CPU110の処理負荷を平準化することができる。
図8〜図9を参照して、本発明にかかる演算装置であるECUの第2の実施の形態を説明する。以下の説明では、第1の実施の形態と同じ構成要素には同じ符号を付して相違点を主に説明する。特に説明しない点については、第1の実施の形態と同じである。本実施の形態では、主に、タイマ130がDMAエンジンを備えない点で、第1の実施の形態と異なる。すなわち本実施の形態では、ECU100はCPU110によるデータ転送を行う。
第2の実施の形態におけるECU100の構成は、第1の実施の形態からDMAエンジン134が省略された構成である。それ以外の構成は第1の実施の形態と同様である。ただしECU100の不図示のROMに格納されるプログラムの動作およびタイマ130に実装されたハードウエア回路の動作が第1の実施の形態と異なる。
第1の実施の形態との動作フローの相違点を図8〜図9を参照して説明する。なお時刻バッファ132は、CPU110からロード命令もしくは特定の命令によってアクセス可能である。図8〜図9は、イベント発生時のCPU110およびタイマ130の動作フローの一例を示したものであり、第1の実施の形態における図6〜図7に対応する。すなわち図7に示したイベントが発生した際のCPU110の動作は第1の実施の形態と同様であり、ここでは説明を省略する。
本実施の形態では、S621およびS522において、時刻バッファ132から時刻転写バッファ127への転写および時刻転写バッファ127から統合ログ128への転写をCPU110が行うと説明した。しかし、S521における対応付けが明らかな形であるならば、すなわち、たとえば時刻バッファ132の各行とイベントバッファ126の各行が先頭から順に対応するのであれば、時刻バッファ132から統合ログ128の「時刻」列への転写を、時刻転写バッファ127を介さずに直接行ってもよい。本変形例によれば、転写回数を減らし、対応付けに必要なCPU110の処理および必要なメモリ120の量をさらに削減する効果が得られる。
図10〜図13を参照して、本発明にかかる演算装置であるECUの第3の実施の形態を説明する。以下の説明では、第1の実施の形態と同じ構成要素には同じ符号を付して相違点を主に説明する。特に説明しない点については、第1の実施の形態と同じである。本実施の形態では、主に、イベントバッファおよび時刻転写バッファが後述する直接統合ログの領域内に設定される点で、第1の実施の形態と異なる。
図10は、第3の実施の形態におけるECU100の構成を示すブロック図である。メモリ120に備えられるログ記録部121は、直接統合ログ723を備える。またDMAエンジン134は、CPU110もしくはタイマ130から設定可能な転送先アドレス735の情報を有する。転送先アドレス735は、DMAエンジン134が転写するメモリ領域の宛先のメモリアドレスを指定するものである。DMAエンジン134は、タイマ130からの動作指示により、時刻バッファ132の内容を転送先アドレス735に対して転写する。
図11は、直接統合ログ723の一例を示す図である。直接統合ログ723の各レコードが有するフィールド、および各フィールドに格納される情報は、統合ログ128と同様である。ただし統合ログ128および直接統合ログ723は、情報が書き込まれるタイミングおよび情報を書き込む主体が異なる。すなわち直接統合ログ723はイベントのログ記録時にもCPU110により書き込みが行われる。また直接統合ログ723は、第1の実施の形態におけるイベントバッファ126および時刻転写バッファ127を包含するものである。すなわち、直接統合ログ723のイベントおよびイベント情報のフィールドが第1の実施の形態におけるイベントバッファ126に相当する。また直接統合ログ723の時刻のフィールドが第1の実施の形態における時刻転写バッファ127に相当する。前述のとおり、転送先アドレス735はDMAエンジン134が転写するメモリ領域の宛先のメモリアドレスを指定するので、転送先アドレス735はDMAエンジン134が時刻情報を転記する時刻転写バッファ127の詳細な位置を示すものとも言える。
ECU100の動作を図11を参照して説明する。CPU110は、最初のイベントが発生すると、転送先アドレス735を時刻723aに設定する(S901)。そしてCPU110は、タイマ130の時刻取得トリガ133をアサートする(S902)。次にCPU110は、第1レコードの「イベント」フィールドにEventA、「イベント情報」フィールドにParamX:100を格納する(S903)。タイマ130は、時刻取得トリガ133がアサートされたときの時刻値131の値100を時刻バッファ132に格納する(S911)。さらにタイマ130は、DMAエンジン134を用いて、時刻バッファ132の値100を直接統合ログ723の第1レコードの「時刻」フィールドに転写する。これによって、第1レコードが完成する。次のイベント(EventB)が発生すると、CPU110は転送先アドレス735を時刻723bに設定し、同様の処理を行う。図11に示す状態では、第3のイベント(EventC)が発生し、CPU110はイベントおよびイベント情報の格納(S903)までを終えており、タイマ130はS911まで完了しS912を実行する前の状態を表している。
(1)時刻転写バッファ127とイベントバッファ126は同一の物理メモリ内に確保される。タイマ130は、時刻取得トリガ133がアサートされた時刻がイベントの発生時刻として記録される時刻バッファ132と、時刻バッファ132に記録されたイベントの発生時刻を時刻転写バッファ127に転記するDMAエンジン134とを備える。CPU110は、DMAエンジン134が時刻情報を書き込む時刻転写バッファ127の詳細な位置を転送先アドレス735としてDMAエンジン134に指定することで対応付けを行う。
DMAエンジン134の転写元として時刻値131を指定することができる場合は、図13に示した処理を以下のように変更してもよい。すなわち、図13のS911を省略し、図13のS912を時刻値131から転送先アドレスに転写するように変更する。この変形例によれば、時刻バッファ132に対する転写を省略することができ、さらなる時間短縮の効果が得られる。
CPU110はさらに直接統合ログ723のレコードごとに完成したことを判断してもよい。すなわちCPU110は、直接統合ログ723のそれぞれのレコードについて、全てのフィールドに書き込みがされるとそのレコードが完成したと判断する。なお、CPU110の動作とタイマ130およびDMAエンジン134の動作は並行しているため、「時刻」フィールドのみが埋まり、「イベント」と「イベント情報」のフィールドが空欄である場合もありうる。
短期間に多数のイベントが発生すると、S912の処理が完了する前に、新たなイベントが発生してしまう場合が考えられる。このような場合は、次の2つのいずれかの対策を行ってもよい。第1の対策は、DMAエンジン134の転写完了までCPU110が待機し、転送が完了するとCPU110が次のS901の処理を開始するものである。第2の対策は、DMAチェーンを利用するものである。すなわち転送先アドレス735に直接統合ログ723のさらに次のレコードの「時刻」フィールドのアドレスもあわせて格納し、DMAエンジン134に複数の転送を次々に実行させる。第1の対策では、短期間の多数のイベント発生に対応可能ではあるが、DMAエンジン134の転写が完了するまでCPU110が待ち状態となり、応答性を悪化させる恐れがある。第2の対策では、CPU110はDMAエンジン134の転写を待つことなく次の処理へ進むことができるため、イベントが短期間で多く発生するような場合でも、応答性を損なわない効果が得られる。
直接統合ログ723が格納されるメモリのアドレスが規則性を有する場合は、転送先アドレス735の設定をDMAエンジン134自身が行ってもよい。この場合はCPU110は、初期化処理などにおいて直接統合ログ723の第1レコードの「時刻」フィールドのアドレス、および上述した規則性に基づきレコードごとのオフセット値を設定する。そしてDMAエンジン134は、転写を実行するたびに転送先アドレス735を設定されたオフセット値だけ増価させる。本変形例によれば、イベント発生のたびにCPU110が転送先アドレス735を設定する必要がない。すなわち、CPU110のイベント発生時のログ記録の処理を短縮し、応答性を向上させる効果が得られる。
図14〜図15を参照して、本発明にかかる演算装置であるECUの第4の実施の形態を説明する。以下の説明では、第1の実施の形態と同じ構成要素には同じ符号を付して相違点を主に説明する。特に説明しない点については、第1の実施の形態と同じである。本実施の形態では、主に、タイマ130に時刻情報を記録するタイミングを通知する方法が第1の実施の形態と異なる。
図14は、第4の実施の形態におけるECU100の構成を示す図である。ECU100は、第1の実施の形態における構成に加えて、出力信号ポート1040を備える。出力信号ポート1040は、CPU110から制御が可能であり、ECU100の外部へ信号を出力するポートである。出力信号ポート1040から信号を出力するための制御は、時刻取得トリガ133と同様に、たとえば特定のメモリアドレスへのストア命令や、特定のCPU110の命令である。また後述するように、不図示のROMに格納されるプログラムの動作が第1の実施の形態と異なる。
図15は、イベント発生時のCPU110の動作を示すフローチャートである。図15は、第1の実施の形態における図5に相当する。CPU110は、イベントが発生すると出力信号ポート1040からHigh信号を出力し(S1101)、次に第1の実施の形態と同様にS502を実行する。そしてCPU110は、出力信号ポート1040からLow信号を出力して図15に示す処理を終了する。なお、第1の実施の形態における図6および図7に相当する動作に変更はない。
(1)タイマ130は記録指令を受け付けるトリガ信号ポート1034を備える。ECU100は、トリガ信号ポート1034へ記録指令を出力する出力信号ポート1040を備える。CPU110は、出力信号ポート1040を介してタイマ130に記録指令を出力する。そのため、タイマ130の時刻値131から時刻バッファ132への転写のトリガが外部ポートとしてのみ存在し、CPU110から直接アサートすることができないECU100であっても、第1の実施の形態と同様の効果を得ることができる。
上述した第4の実施の形態では、トリガ信号ポート1034に対する信号が確実に伝わるように、S502を挟んでS1101の処理とS1103の処理とを実行した。これは、信号レベルをHighからLowに戻すのに一定の時間を要すること一般に必要だからである。しかし、実際の物理特性に応じ、HighとLow信号出力の間隔が短くてよい場合には、S1103をS502の前に実行してもよいし、S502の実行よりも長い間隔が必要であれば、S1103の前に適切な時間の待ちを挿入してもよい。
以下、図16〜図19を参照して、本発明にかかるログ記録装置およびログ記録システム1の第5の実施の形態を説明する。以下の説明では、第1の実施の形態と同じ構成要素には同じ符号を付して相違点を主に説明する。特に説明しない点については、第1の実施の形態と同じである。本実施の形態では、主に、ネットワークを介して接続された装置を構成に含む点で、第1の実施の形態と異なる。
図16は、ログ記録システム1の構成を表すブロック図である。ログ記録システム1は、ECU1200と、時刻記録装置1230と、ログ記録装置1260とを備える。ECU1200、時刻記録装置1230、ログ記録装置1260は、通信ネットワークバス1280によって接続されており相互に通信可能である。ただし図16にはECUは1台しか記載されていないが、2台以上のECUが通信ネットワークバス1280に接続されてもよい。
ログ記録対象のイベントがECU1200において発生した場合のログ記録システム1の動作を説明する。まず、ECU1200のCPU1205は、イベントが発生した際に、CPU1205およびそのイベントを識別するための識別子を生成する。この識別子は、たとえば予め決めてあった一意となるECU1200の識別子とそのECU1200内でのイベントに対する通番を組み合わせたものである。次にCPU1205は、第1IF1220を介して、時刻記録装置1230に対して時刻記録の指示を表すデータを、生成した識別子とともに送信する。そして、発生したイベントの種類、イベントの情報および識別子をシステムイベントバッファ1211の末尾に格納する。すなわちシステムイベントバッファ1211には、イベントの内容がその発生順に記録される。
(1)ログ記録装置1260は、複数のイベントの内容が発生順に記録されたシステムイベントバッファ1211の記録情報、および複数のイベントの発生時刻が記録されたシステム時刻バッファ1241の記録情報を受信する第3IF1275と、第3IF1275が受信したシステムイベントバッファ1211の記録情報とシステム時刻バッファ1241の記録情報とを対応付けてログを生成するCPU1265と、CPU1265が生成したシステム統合ログ1273を記録するメモリ1270とを備える。そのためログ記録装置1260は、受信したイベント情報と時刻情報を統合して記録することができる。
通信ネットワークバス1280にECUが1台しか接続されない場合、または1台のECUのログしか記録しない場合は、ECU1200は識別子を生成しなくてもよい。この場合は、図17〜図19に示したシステムイベントバッファ1211、システム時刻バッファ1241、およびシステム統合ログ1273から識別子のフィールドを削除する。本変形例によれば、それぞれのメモリの消費量およびネットワークを介した通信量を削減することができる。
上述した実施の形態では、ECU1200からログ記録装置1260へのシステムイベントバッファ1211の転送、および時刻記録装置1230からログ記録装置1260へのシステム時刻バッファ1241の転送の契機をそれぞれのバッファがいっぱいになったタイミングとした。しかし、それぞれのCPUがアイドル状態である時、また、ネットワークの通信が少ない時などに上述した転送を行ってもよい。本変形例によれば、転送処理が演算リソースやネットワークリソースを占有することによる他の処理への悪影響、具体的にはリソースを奪い合い実行の遅延を生じさせる弊害を防止できる。
ECU1200から時刻記録装置1230への時刻記録の指示と、システムイベントバッファ1211およびシステム時刻バッファ1241の転送とを異なるネットワークにより実現してもよい。たとえば、時刻記録装置1230からログ記録装置1260に対する通信において、RDMAと呼ばれる機能を備えたネットワークインタフェースを用いることで、ログ記録装置1260の時刻転写バッファ1272あるいはシステム統合ログ1273に対して直接転送を行う。そしてECU1200から時刻記録装置1230への時刻記録の指示には異なるネットワークインタフェースを用いる。これにより、ネットワークの特性を生かした構成とすることができる。
ECU1200、時刻記録装置1230、ログ記録装置1260を独立した装置として記述したが、これらのうち2つが実際には同一の装置であってもよい。これにより、特にログの量が比較的少ない場合に、システムのコストを削減できる効果が得られる。
識別子はイベントが発生したECUのみを特定するものでもよい。換言すると、同一のECUにおいて発生したイベントは識別子により識別できなくてもよい。イベントは発生した順番に記録され、ECUごとに発生したイベントの順番でシステム時刻バッファ1241とシステムイベントバッファ1211とを対応付けることができるからである。本変形例によれば、それぞれのECUにおいて識別子が固定値となるので識別子を随時生成する必要がなくなり、処理を高速化することができる。
121…ログ記録部
126…イベントバッファ
127…時刻転写バッファ
128…統合ログ
130、1250…タイマ
132…時刻バッファ
133…時刻取得トリガ
134…DMAエンジン
723…直接統合ログ
735…転送先アドレス
1034…トリガ信号ポート
1040…出力信号ポート
1211…システムイベントバッファ
1230…時刻記録装置
1241…システム時刻バッファ
1260…ログ記録装置
1271…イベント転写バッファ
1272…時刻転写バッファ
1273…システム統合ログ
1280…通信ネットワークバス
Claims (9)
- 記録指令に基づきイベントの発生時刻を第1の記憶領域に記録するタイマと、
前記イベントが発生すると前記イベントの内容を第2の記憶領域に記録するとともに前記タイマに前記記録指令を出力する演算部と、
前記イベントの内容と前記イベントの発生時刻との対応付けを行う対応付け部とを備える演算装置。 - 請求項1に記載の演算装置において、
前記タイマは、前記イベントの発生時刻を前記第1の記憶領域に発生した順番に記録し、
前記演算部は、前記イベントの内容を前記第2の記憶領域に発生した順番に記録し、
前記対応付け部は、記録された順番に基づき前記イベントの発生時刻と前記イベントの内容とを対応付ける演算装置。 - 請求項1に記載の演算装置において、
前記タイマは、
前記記録指令を受けた時間が前記イベントの発生時刻として記録されるローカル記憶部と、
前記ローカル記憶部に記録された前記イベントの発生時刻を前記第1の記憶領域に転記する転記部とを備え、
前記転記部は、前記ローカル記憶部の空き容量が所定の容量以下になると前記転記を行い、前記ローカル記憶部から前記イベントの発生時刻を消去する演算装置。 - 請求項3に記載の演算装置において、
前記対応付け部は、前記転記部による前記転記が行われると前記対応付けを行い、前記第1の記憶領域に記録された前記イベントの発生時刻および前記第2の記憶領域に記録された前記イベントの内容を消去する演算装置。 - 請求項1に記載の演算装置において、
前記第1の記憶領域と前記第2の記憶領域は同一の物理メモリ内に確保され、
前記タイマは、
前記記録指令を受けた時間が前記イベントの発生時刻として記録されるローカル記憶部と、
前記ローカル記憶部に記録された前記イベントの発生時刻を前記第1の記憶領域に転記する転記部とを備え、
前記対応付け部は、前記転記部が前記イベントの発生時刻を書き込む前記第1の記憶領域内の詳細な位置を前記転記部に指定することで前記対応付けを行う演算装置。 - 請求項1に記載の演算装置において、
前記タイマは前記記録指令を受け付けるトリガ入力部を備え、
前記演算装置は、前記トリガ入力部へ前記記録指令を出力する指令出力部をさらに備え、
前記演算部は、前記指令出力部を介して前記タイマに前記記録指令を出力する演算装置。 - 複数のイベントの内容が発生順に記録された第1情報、および複数のイベントの発生時刻が記録された第2情報を受信する通信部と、
前記通信部が受信した前記第1情報と前記第2情報とを対応付けてログを生成する対応付け部と、
前記対応付け部が生成した前記ログを記録する記憶部とを備えるログ記録装置。 - 請求項7に記載のログ記録装置において、
前記第1情報および前記第2情報には、イベントが発生した装置を示す識別子が含まれ、
前記対応付け部は、前記識別子に基づいて装置ごとに前記対応付けを行うログ記録装置。 - 制御装置、時刻記録装置、および請求項7に記載のログ記録装置を備えるログ記録システムであって、
前記制御装置は、
イベントが発生すると前記イベントの内容を発生順に記録するイベント記録部と、
イベントが発生すると前記時刻記録装置に記録指令を出力する記録指令部と、
前記イベント記録部が記録した前記イベントの内容を前記第1情報として前記ログ記録装置に送信する制御装置通信部とを備え、
前記時刻記録装置は、
前記記録指令を受信すると時刻情報を記録するタイマと、
前記タイマが記録した前記時刻情報を前記第2情報として前記ログ記録装置に送信する時刻記録装置通信部とを備えるログ記録システム。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017125882A JP6869823B2 (ja) | 2017-06-28 | 2017-06-28 | 演算装置 |
PCT/JP2018/022091 WO2019003863A1 (ja) | 2017-06-28 | 2018-06-08 | 演算装置、ログ記録装置、ログ記録システム |
DE112018002505.5T DE112018002505T5 (de) | 2017-06-28 | 2018-06-08 | Recheneinheit, Logaufzeichnungsvorrichtung, Logaufzeichnungssystem |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017125882A JP6869823B2 (ja) | 2017-06-28 | 2017-06-28 | 演算装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019008687A true JP2019008687A (ja) | 2019-01-17 |
JP6869823B2 JP6869823B2 (ja) | 2021-05-12 |
Family
ID=64741441
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017125882A Active JP6869823B2 (ja) | 2017-06-28 | 2017-06-28 | 演算装置 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6869823B2 (ja) |
DE (1) | DE112018002505T5 (ja) |
WO (1) | WO2019003863A1 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002182948A (ja) * | 2000-12-08 | 2002-06-28 | Hitachi Ltd | トレース取得方法および装置 |
JP2005222446A (ja) * | 2004-02-09 | 2005-08-18 | Matsushita Electric Ind Co Ltd | オンボードデバッグ装置および半導体回路装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4860327B2 (ja) * | 2006-03-31 | 2012-01-25 | 株式会社エヌ・ティ・ティ・データ | 時刻証明装置及びプログラム |
-
2017
- 2017-06-28 JP JP2017125882A patent/JP6869823B2/ja active Active
-
2018
- 2018-06-08 WO PCT/JP2018/022091 patent/WO2019003863A1/ja active Application Filing
- 2018-06-08 DE DE112018002505.5T patent/DE112018002505T5/de active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002182948A (ja) * | 2000-12-08 | 2002-06-28 | Hitachi Ltd | トレース取得方法および装置 |
JP2005222446A (ja) * | 2004-02-09 | 2005-08-18 | Matsushita Electric Ind Co Ltd | オンボードデバッグ装置および半導体回路装置 |
Also Published As
Publication number | Publication date |
---|---|
DE112018002505T5 (de) | 2020-03-19 |
JP6869823B2 (ja) | 2021-05-12 |
WO2019003863A1 (ja) | 2019-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11237728B2 (en) | Method for accessing extended memory, device, and system | |
JP4225851B2 (ja) | データ処理装置用トレース要素生成システム | |
US8447897B2 (en) | Bandwidth control for a direct memory access unit within a data processing system | |
JP4834362B2 (ja) | メモリ制御装置。 | |
US20200081864A1 (en) | Instructions for Performing Multi-Line Memory Accesses | |
CN110119304B (zh) | 一种中断处理方法、装置及服务器 | |
CN114902198B (zh) | 用于异构存储器系统的信令 | |
CN114580344A (zh) | 测试激励生成方法、验证方法、验证系统及相关设备 | |
EP3036648B1 (en) | Enhanced data transfer in multi-cpu systems | |
CN116089343A (zh) | 一种基于axi的数据存储方法、装置、存储介质及设备 | |
JP5637145B2 (ja) | バスモニタ回路及びバスモニタ方法 | |
JP2008287319A (ja) | 半導体デバイス、電子装置及びアクセスログ取得方法 | |
US10216634B2 (en) | Cache directory processing method for multi-core processor system, and directory controller | |
CN115509959A (zh) | 处理系统、控制方法、芯片及计算机可读存储介质 | |
CN107250995B (zh) | 存储器管理设备 | |
JP2010211322A (ja) | ネットワークプロセッサ、受信コントローラ、及びデータ受信処理方法 | |
US20070050553A1 (en) | Processing modules with multilevel cache architecture | |
JP6869823B2 (ja) | 演算装置 | |
US9092486B2 (en) | Extensible I/O activity logs | |
KR102576707B1 (ko) | 전자 시스템 및 그 동작 방법 | |
US20070150653A1 (en) | Processing of cacheable streaming data | |
JPWO2012108024A1 (ja) | 中継装置、中継履歴記録方法、及びデータ処理装置 | |
US20130173862A1 (en) | Method for cleaning cache of processor and associated processor | |
CN108234147B (zh) | Gpdsp中基于主机计数的dma广播数据传输方法 | |
CN107807888B (zh) | 一种用于soc架构的数据预取系统及其方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210324 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210406 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210414 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6869823 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |